JP2002124537A - 半導体チップの接合構造およびその構造を備えた表示装置 - Google Patents
半導体チップの接合構造およびその構造を備えた表示装置Info
- Publication number
- JP2002124537A JP2002124537A JP2000316348A JP2000316348A JP2002124537A JP 2002124537 A JP2002124537 A JP 2002124537A JP 2000316348 A JP2000316348 A JP 2000316348A JP 2000316348 A JP2000316348 A JP 2000316348A JP 2002124537 A JP2002124537 A JP 2002124537A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- power supply
- wiring
- dummy
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 液晶表示パネルに搭載される長方形状の半導
体チップの幅を小さくする。 【解決手段】 下ガラス基板２の上ガラス基板３から突
出された突出部２ａの上面には２つの半導体チップ搭載
領域１１が直列的に設けられている。半導体チップ搭載
領域１１内の左辺部には３個の電源端子１５、１５ａが
設けられ、右辺部には１個の中継電源端子４１が設けら
れている。所定の２個の電源端子１５および中継電源端
子４１は、電源配線１７、４２を介して、その右側の半
導体チップ搭載領域内に設けられた３個の電源端子に接
続されている。残りの１個の電源端子１５ａは、半導体
チップ搭載領域１１に搭載される半導体チップに設けら
れた中継電源配線を介して中継電源端子４１に接続され
る。この場合、中継電源配線に相当する電源配線を半導
体チップ搭載領域１１内を通るように設ける必要はな
く、それに対応する分だけ半導体チップ搭載領域１１の
幅を小さくすることができる。
体チップの幅を小さくする。 【解決手段】 下ガラス基板２の上ガラス基板３から突
出された突出部２ａの上面には２つの半導体チップ搭載
領域１１が直列的に設けられている。半導体チップ搭載
領域１１内の左辺部には３個の電源端子１５、１５ａが
設けられ、右辺部には１個の中継電源端子４１が設けら
れている。所定の２個の電源端子１５および中継電源端
子４１は、電源配線１７、４２を介して、その右側の半
導体チップ搭載領域内に設けられた３個の電源端子に接
続されている。残りの１個の電源端子１５ａは、半導体
チップ搭載領域１１に搭載される半導体チップに設けら
れた中継電源配線を介して中継電源端子４１に接続され
る。この場合、中継電源配線に相当する電源配線を半導
体チップ搭載領域１１内を通るように設ける必要はな
く、それに対応する分だけ半導体チップ搭載領域１１の
幅を小さくすることができる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体チップの接
合構造およびその構造を備えた表示装置に関する。
合構造およびその構造を備えた表示装置に関する。
【０００２】
【従来の技術】図１７は従来の液晶表示装置の一例の平
面図を示し、図１８は図１７に示す液晶表示装置の右辺
部の拡大平面図を示したものである。この液晶表示装置
はアクティブマトリクス型の液晶表示パネル１を備えて
いる。液晶表示パネル１は、下ガラス基板２と上ガラス
基板３とがほぼ方形枠状のシール材（図示せず）を介し
て貼り合わされ、その間に液晶（図示せず）が封入され
たものからなっている。この場合、下ガラス基板２の右
辺部および下辺部は上ガラス基板３から突出されてい
る。
面図を示し、図１８は図１７に示す液晶表示装置の右辺
部の拡大平面図を示したものである。この液晶表示装置
はアクティブマトリクス型の液晶表示パネル１を備えて
いる。液晶表示パネル１は、下ガラス基板２と上ガラス
基板３とがほぼ方形枠状のシール材（図示せず）を介し
て貼り合わされ、その間に液晶（図示せず）が封入され
たものからなっている。この場合、下ガラス基板２の右
辺部および下辺部は上ガラス基板３から突出されてい
る。
【０００３】下ガラス基板２の右側の突出部２ａの上面
の所定の２箇所に直列的に設けられた長方形状の半導体
チップ搭載領域１１（図１９および図２０参照）には長
方形状の半導体チップ４が異方性導電接着剤（図示せ
ず）を介して搭載されている。下ガラス基板２の下側の
突出部２ｂの上面の所定の３箇所に直列的に設けられた
長方形状の半導体チップ搭載領域には長方形状の半導体
チップ５が異方性導電接着剤（図示せず）を介して搭載
されている。半導体チップ４、５は、液晶駆動用のＬＳ
Ｉなどからなっている。
の所定の２箇所に直列的に設けられた長方形状の半導体
チップ搭載領域１１（図１９および図２０参照）には長
方形状の半導体チップ４が異方性導電接着剤（図示せ
ず）を介して搭載されている。下ガラス基板２の下側の
突出部２ｂの上面の所定の３箇所に直列的に設けられた
長方形状の半導体チップ搭載領域には長方形状の半導体
チップ５が異方性導電接着剤（図示せず）を介して搭載
されている。半導体チップ４、５は、液晶駆動用のＬＳ
Ｉなどからなっている。
【０００４】下ガラス基板２の上面において二点鎖線で
囲まれた表示領域６には、図示していないが、複数の走
査線が左右方向に延びて設けられているとともに、複数
のデータ線が上下方向に延びて設けられている。走査線
の右端部は、下ガラス基板２の上面の所定の箇所に設け
られた出力配線７を介して右側の２つの半導体チップ４
に接続されている。したがって、右側の半導体チップ４
は複数の走査線に電圧を供給する走査線駆動用のもので
ある。データ線の下端部は、下ガラス基板２の上面の所
定の箇所に設けられた出力配線（図示せず）を介して下
側の３つの半導体チップ５に接続されている。したがっ
て、下側の半導体チップ５は複数のデータ線に電圧を供
給するデータ線駆動用のものである。
囲まれた表示領域６には、図示していないが、複数の走
査線が左右方向に延びて設けられているとともに、複数
のデータ線が上下方向に延びて設けられている。走査線
の右端部は、下ガラス基板２の上面の所定の箇所に設け
られた出力配線７を介して右側の２つの半導体チップ４
に接続されている。したがって、右側の半導体チップ４
は複数の走査線に電圧を供給する走査線駆動用のもので
ある。データ線の下端部は、下ガラス基板２の上面の所
定の箇所に設けられた出力配線（図示せず）を介して下
側の３つの半導体チップ５に接続されている。したがっ
て、下側の半導体チップ５は複数のデータ線に電圧を供
給するデータ線駆動用のものである。
【０００５】下ガラス基板２の下側の突出部２ｂの上面
において半導体チップ５搭載領域の外側にはフレキシブ
ル配線基板８の一端部下面が異方性導電接着剤（図示せ
ず）を介して接合されている。フレキシブル配線基板８
と右側の２つの半導体チップ４とは、下ガラス基板２の
右側の突出部２ａの上面の所定の箇所に設けられた入力
配線９を介して後で詳述するように接続されている。フ
レキシブル配線基板８と下側の３つの半導体チップ５と
は、下ガラス基板２の下側の突出部２ｂの上面の所定の
箇所に設けられた入力配線（図示せず）を介して接続さ
れている。
において半導体チップ５搭載領域の外側にはフレキシブ
ル配線基板８の一端部下面が異方性導電接着剤（図示せ
ず）を介して接合されている。フレキシブル配線基板８
と右側の２つの半導体チップ４とは、下ガラス基板２の
右側の突出部２ａの上面の所定の箇所に設けられた入力
配線９を介して後で詳述するように接続されている。フ
レキシブル配線基板８と下側の３つの半導体チップ５と
は、下ガラス基板２の下側の突出部２ｂの上面の所定の
箇所に設けられた入力配線（図示せず）を介して接続さ
れている。
【０００６】次に、図１９は図１８に示す液晶表示パネ
ル１の上側の半導体チップ４搭載領域の部分の一部の拡
大透過平面図を示し、図２０は図１８に示す液晶表示パ
ネル１の下側の半導体チップ４搭載領域の部分の一部の
拡大透過平面図を示したものである。図１９および図２
０において、下ガラス基板２の突出部２ａの上面におい
て一点鎖線で囲まれた領域１１は、半導体チップ４が搭
載される半導体チップ搭載領域である。
ル１の上側の半導体チップ４搭載領域の部分の一部の拡
大透過平面図を示し、図２０は図１８に示す液晶表示パ
ネル１の下側の半導体チップ４搭載領域の部分の一部の
拡大透過平面図を示したものである。図１９および図２
０において、下ガラス基板２の突出部２ａの上面におい
て一点鎖線で囲まれた領域１１は、半導体チップ４が搭
載される半導体チップ搭載領域である。
【０００７】図１９および図２０に示す半導体チップ搭
載領域１１内の基本的な構造は同じであるので、この基
本的な構造について図１９を参照して説明する。図１９
において、半導体チップ搭載領域１１内の上辺部の左側
を除く部分には、複数の出力配線７の一部からなる出力
端子１２が２列で千鳥状に設けられている。出力配線７
は、下ガラス基板２の突出部２ａの端面まで延ばされて
いる。
載領域１１内の基本的な構造は同じであるので、この基
本的な構造について図１９を参照して説明する。図１９
において、半導体チップ搭載領域１１内の上辺部の左側
を除く部分には、複数の出力配線７の一部からなる出力
端子１２が２列で千鳥状に設けられている。出力配線７
は、下ガラス基板２の突出部２ａの端面まで延ばされて
いる。
【０００８】ここで、出力配線７を下ガラス基板２の突
出部２ａの端面まで延ばしている理由について説明す
る。液晶表示パネル１を製造する場合、複数個の下ガラ
ス基板２に対応する大きさの大型ガラス基板を用意し、
この大型ガラス基板の下ガラス基板２形成領域の周囲に
陽極酸化用給電線を出力配線７に接続させて設け、陽極
酸化処理を行うことにより、特に、出力配線７に接続さ
れた走査線の表面に陽極酸化膜を形成し、これにより絶
縁耐圧の向上を図ることがある。このような場合、大型
ガラス基板を切断して個々の下ガラス基板２を得ると、
出力配線７は下ガラス基板２の突出部２ａの端面まで延
ばされる。
出部２ａの端面まで延ばしている理由について説明す
る。液晶表示パネル１を製造する場合、複数個の下ガラ
ス基板２に対応する大きさの大型ガラス基板を用意し、
この大型ガラス基板の下ガラス基板２形成領域の周囲に
陽極酸化用給電線を出力配線７に接続させて設け、陽極
酸化処理を行うことにより、特に、出力配線７に接続さ
れた走査線の表面に陽極酸化膜を形成し、これにより絶
縁耐圧の向上を図ることがある。このような場合、大型
ガラス基板を切断して個々の下ガラス基板２を得ると、
出力配線７は下ガラス基板２の突出部２ａの端面まで延
ばされる。
【０００９】図１９において、半導体チップ搭載領域１
１内の下辺部の左側を除く部分には複数のダミー端子１
３が１列に設けられている。ダミー端子１３の役目につ
いては、後で説明する。
１内の下辺部の左側を除く部分には複数のダミー端子１
３が１列に設けられている。ダミー端子１３の役目につ
いては、後で説明する。
【００１０】図１９において、半導体チップ搭載領域１
１内の左辺部の上側および左側には複数（図示の場合、
６個）の入力端子１４が設けられている。半導体チップ
搭載領域１１内の左辺部の下側および左側には複数（図
示の場合、３個）の電源端子１５が設けられている。そ
して、図１９に示す６個の入力端子１４および３個の電
源端子１５は、その左側に設けられた６本の入力配線１
６および３本の電源配線１７を介して図２０に示す６個
の入力端子１４および３個の電源端子１５に接続されて
いる。この場合、６本の入力配線１６および３本の電源
配線１７は、図２０に示す半導体チップ搭載領域１１内
の幅方向ほぼ中央部を通るように設けられている。
１内の左辺部の上側および左側には複数（図示の場合、
６個）の入力端子１４が設けられている。半導体チップ
搭載領域１１内の左辺部の下側および左側には複数（図
示の場合、３個）の電源端子１５が設けられている。そ
して、図１９に示す６個の入力端子１４および３個の電
源端子１５は、その左側に設けられた６本の入力配線１
６および３本の電源配線１７を介して図２０に示す６個
の入力端子１４および３個の電源端子１５に接続されて
いる。この場合、６本の入力配線１６および３本の電源
配線１７は、図２０に示す半導体チップ搭載領域１１内
の幅方向ほぼ中央部を通るように設けられている。
【００１１】図２０に示す６個の入力端子１４および３
個の電源端子１５は、その左側に設けられた６本の入力
配線１８および３本の電源配線１９を介して図１８に示
すフレキシブル配線基板８に接続されている。したがっ
て、図１８に示す入力配線９は、両半導体チップ搭載領
域１１内の入力端子１４および電源端子１５と、入力配
線１６、１８と、電源配線１７、１９とからなってい
る。なお、図１９および図２０において、入力配線１６
および電源配線１７は出力配線７と交差するが、出力配
線７は絶縁膜３１（図２３参照）下に設けられ、入力配
線１６および電源配線１７は同絶縁膜３１上に設けられ
ているので、ショートすることはない。
個の電源端子１５は、その左側に設けられた６本の入力
配線１８および３本の電源配線１９を介して図１８に示
すフレキシブル配線基板８に接続されている。したがっ
て、図１８に示す入力配線９は、両半導体チップ搭載領
域１１内の入力端子１４および電源端子１５と、入力配
線１６、１８と、電源配線１７、１９とからなってい
る。なお、図１９および図２０において、入力配線１６
および電源配線１７は出力配線７と交差するが、出力配
線７は絶縁膜３１（図２３参照）下に設けられ、入力配
線１６および電源配線１７は同絶縁膜３１上に設けられ
ているので、ショートすることはない。
【００１２】次に、図２１は図１９および図２０に示す
液晶表示パネル１の半導体チップ搭載領域１１に搭載さ
れる半導体チップ４のバンプ電極位置を示すための拡大
透過平面図を示したものである。半導体チップ４の下面
の上辺部の左側を除く部分には複数の出力電極２１が２
列で千鳥状に設けられ、下辺部の左側を除く部分には複
数のダミー電極２２が１列に設けられ、左辺部の上側お
よび左側には６組の入力電極２３が設けられ、左辺部の
下側および左側には３組の電源電極２４が設けられてい
る。そして、半導体チップ４を半導体チップ搭載領域１
１に異方性導電接着剤（図示せず）を介して搭載した状
態では、半導体チップ４の各電極２１〜２４は、半導体
チップ搭載領域１１内の各端子１２〜１５に接続されて
いる。なお、ダミー電極２２の役目については、後で説
明する。
液晶表示パネル１の半導体チップ搭載領域１１に搭載さ
れる半導体チップ４のバンプ電極位置を示すための拡大
透過平面図を示したものである。半導体チップ４の下面
の上辺部の左側を除く部分には複数の出力電極２１が２
列で千鳥状に設けられ、下辺部の左側を除く部分には複
数のダミー電極２２が１列に設けられ、左辺部の上側お
よび左側には６組の入力電極２３が設けられ、左辺部の
下側および左側には３組の電源電極２４が設けられてい
る。そして、半導体チップ４を半導体チップ搭載領域１
１に異方性導電接着剤（図示せず）を介して搭載した状
態では、半導体チップ４の各電極２１〜２４は、半導体
チップ搭載領域１１内の各端子１２〜１５に接続されて
いる。なお、ダミー電極２２の役目については、後で説
明する。
【００１３】次に、半導体チップ４を半導体チップ搭載
領域１１に異方性導電接着剤を介して搭載した状態にお
ける半導体チップ４のダミー電極２２および下ガラス基
板２のダミー端子１３の部分について、図２２および図
２３を参照して説明する。下ガラス基板２の上面には出
力配線７が設けられ、その上面全体には絶縁膜３１が設
けられ、その上面にダミー端子１３が設けられている。
半導体チップ４のダミー電極２２の根元下には下地金属
層３２が設けられている。異方性導電接着剤３３は、接
着剤３４中に導電性粒子３５を混入したものからなって
いる。そして、半導体チップ４を半導体チップ搭載領域
１１に異方性導電接着剤３３を介して搭載（熱圧着）す
ると、ダミー電極２２がダミー端子１３に導電性粒子３
５を介して導電接続されるとともに、半導体チップ４が
半導体チップ搭載領域１１に接着剤３４を介して接着さ
れる。
領域１１に異方性導電接着剤を介して搭載した状態にお
ける半導体チップ４のダミー電極２２および下ガラス基
板２のダミー端子１３の部分について、図２２および図
２３を参照して説明する。下ガラス基板２の上面には出
力配線７が設けられ、その上面全体には絶縁膜３１が設
けられ、その上面にダミー端子１３が設けられている。
半導体チップ４のダミー電極２２の根元下には下地金属
層３２が設けられている。異方性導電接着剤３３は、接
着剤３４中に導電性粒子３５を混入したものからなって
いる。そして、半導体チップ４を半導体チップ搭載領域
１１に異方性導電接着剤３３を介して搭載（熱圧着）す
ると、ダミー電極２２がダミー端子１３に導電性粒子３
５を介して導電接続されるとともに、半導体チップ４が
半導体チップ搭載領域１１に接着剤３４を介して接着さ
れる。
【００１４】ここで、ダミー電極２２およびダミー端子
１３の役目について説明する。その役目とは、半導体チ
ップ４を半導体チップ搭載領域１１に異方性導電接着剤
３３を介して搭載するときの圧力が半導体チップ４下の
異方性導電接着剤３３に均一に加わるようにすることで
ある。すなわち、ダミー電極２２およびダミー端子１３
は、出力電極２１および出力端子１２と協働して、搭載
時の圧力バランスを均等にするためのものである。
１３の役目について説明する。その役目とは、半導体チ
ップ４を半導体チップ搭載領域１１に異方性導電接着剤
３３を介して搭載するときの圧力が半導体チップ４下の
異方性導電接着剤３３に均一に加わるようにすることで
ある。すなわち、ダミー電極２２およびダミー端子１３
は、出力電極２１および出力端子１２と協働して、搭載
時の圧力バランスを均等にするためのものである。
【００１５】ところで、上記構成の液晶表示装置では、
図２０に示すように、６本の入力配線１６および３本の
電源配線１７を半導体チップ搭載領域１１内の幅方向ほ
ぼ中央部を通るように設けているので、下ガラス基板２
の突出部２ａの幅（結果的には額縁の幅）を小さくする
ことができる。
図２０に示すように、６本の入力配線１６および３本の
電源配線１７を半導体チップ搭載領域１１内の幅方向ほ
ぼ中央部を通るように設けているので、下ガラス基板２
の突出部２ａの幅（結果的には額縁の幅）を小さくする
ことができる。
【００１６】
【発明が解決しようとする課題】しかしながら、従来の
このような液晶表示装置では、下ガラス基板２の突出部
２ａの幅を小さくすることができる反面、６本の入力配
線１６および３本の電源配線１７を半導体チップ搭載領
域１１内の幅方向ほぼ中央部を通るように設けているの
で、半導体チップ搭載領域１１の幅が大きくなり、ひい
ては半導体チップ４の幅が大きくなってしまうという問
題があった。この発明の課題は、半導体チップ搭載領域
の幅つまり半導体チップの幅を小さくすることである。
このような液晶表示装置では、下ガラス基板２の突出部
２ａの幅を小さくすることができる反面、６本の入力配
線１６および３本の電源配線１７を半導体チップ搭載領
域１１内の幅方向ほぼ中央部を通るように設けているの
で、半導体チップ搭載領域１１の幅が大きくなり、ひい
ては半導体チップ４の幅が大きくなってしまうという問
題があった。この発明の課題は、半導体チップ搭載領域
の幅つまり半導体チップの幅を小さくすることである。
【００１７】
【課題を解決するための手段】請求項１に記載の発明
は、一辺部上に半導体チップ搭載領域を有し、かつ、複
数の第一の配線および絶縁膜を介して前記第一の配線と
交差する方向に延出された複数の第二の配線を有する配
線基板と、前記配線基板の前記半導体チップ搭載領域に
搭載され前記各第一の配線に接続される複数の第一の電
極、前記各第二の配線に接続される複数の第二の電極、
および前記第一の配線および第二の配線のいずれにも接
続されない複数のダミー電極を有する半導体チップとを
備えた半導体装置の接合構造において、前記半導体チッ
プに、少なくとも一部が前記ダミー電極が配列された配
列領域に平面的に重合され、前記配線基板の第一の配線
のいずれかに接続される中継配線を設けたものである。
請求項２に記載の発明は、請求項１に記載の発明におい
て、前記中継配線の少なくとも一部を前記ダミー電極よ
りも幅広としたものである。請求項３に記載の発明は、
請求項１または２に記載の発明において、前記中継配線
の近傍に、前記ダミー電極に接続され、かつ、他のいず
れの回路にも接続されない下地金属層を設けたものであ
る。請求項４に記載の発明は、請求項３に記載の発明に
おいて、前記下地金属層を前記中継配線の両側に対向し
て設けたものである。請求項５に記載の発明は、請求項
３に記載の発明において、前記中継配線を前記複数のダ
ミー電極の根元下を除く部分に設けたものである。請求
項６に記載の発明は、請求項３に記載の発明において、
前記中継配線を前記下地金属層と同一の材料によって形
成したものである。請求項７に記載の発明は、一辺部上
に半導体チップ搭載領域を有し、かつ、複数の電源配線
および絶縁膜を介して前記電源配線と交差する方向に延
出された複数の出力配線を有する表示パネルと、前記表
示パネルの前記半導体チップ搭載領域に搭載され、前記
各電源配線に接続される複数の電源電極、前記各出力配
線に接続される複数の出力電極、および前記電源配線お
よび出力配線のいずれにも接続されない複数のダミー電
極を有する半導体チップとを備えた表示装置において、
前記半導体チップに、少なくとも一部が前記ダミー電極
が配列された配列領域に平面的に重合され、かつ、前記
表示パネルの電源配線のいずれかに接続される中継電源
配線を設けたものである。請求項８に記載の発明は、請
求項７に記載の発明において、前記半導体チップの前記
中継電源配線の近傍に前記各ダミー電極に接続される下
地金属層を設けたものである。請求項９に記載の発明
は、請求項８に記載の発明において、前記下地金属層を
他のいずれの回路にも接続しないようにしたものであ
る。請求項１０に記載の発明は、請求項７に記載の発明
において、前記中継電源配線の少なくとも一部を前記ダ
ミー電極より幅広としたものである。請求項１１に記載
の発明は、請求項７に記載の発明において、前記表示パ
ネルの一辺部上に、前記各半導体チップの出力電極に接
続される出力配線を当該一辺部の端面まで延ばして設け
たものである。請求項１２に記載の発明は、請求項１１
に記載の発明において、前記出力配線に陽極酸化用配線
を兼ねさせたものである。請求項１３に記載の発明は、
請求項１１または１２に記載の発明において、前記表示
パネルの前記半導体チップ搭載領域上に、前記半導体チ
ップの各ダミー電極に接続される複数のダミー端子を設
け、前記出力配線を相隣接する前記ダミー端子間に設け
たものである。そして、この発明によれば、半導体チッ
プに中継配線（中継電源配線）を設けているので、中継
配線（中継電源配線）に相当する配線を配線基板（表示
パネル）の半導体チップ搭載内を通るように設ける必要
がなく、したがってそれに対応する分だけ半導体チップ
搭載領域の幅つまり半導体チップの幅を小さくすること
ができる。
は、一辺部上に半導体チップ搭載領域を有し、かつ、複
数の第一の配線および絶縁膜を介して前記第一の配線と
交差する方向に延出された複数の第二の配線を有する配
線基板と、前記配線基板の前記半導体チップ搭載領域に
搭載され前記各第一の配線に接続される複数の第一の電
極、前記各第二の配線に接続される複数の第二の電極、
および前記第一の配線および第二の配線のいずれにも接
続されない複数のダミー電極を有する半導体チップとを
備えた半導体装置の接合構造において、前記半導体チッ
プに、少なくとも一部が前記ダミー電極が配列された配
列領域に平面的に重合され、前記配線基板の第一の配線
のいずれかに接続される中継配線を設けたものである。
請求項２に記載の発明は、請求項１に記載の発明におい
て、前記中継配線の少なくとも一部を前記ダミー電極よ
りも幅広としたものである。請求項３に記載の発明は、
請求項１または２に記載の発明において、前記中継配線
の近傍に、前記ダミー電極に接続され、かつ、他のいず
れの回路にも接続されない下地金属層を設けたものであ
る。請求項４に記載の発明は、請求項３に記載の発明に
おいて、前記下地金属層を前記中継配線の両側に対向し
て設けたものである。請求項５に記載の発明は、請求項
３に記載の発明において、前記中継配線を前記複数のダ
ミー電極の根元下を除く部分に設けたものである。請求
項６に記載の発明は、請求項３に記載の発明において、
前記中継配線を前記下地金属層と同一の材料によって形
成したものである。請求項７に記載の発明は、一辺部上
に半導体チップ搭載領域を有し、かつ、複数の電源配線
および絶縁膜を介して前記電源配線と交差する方向に延
出された複数の出力配線を有する表示パネルと、前記表
示パネルの前記半導体チップ搭載領域に搭載され、前記
各電源配線に接続される複数の電源電極、前記各出力配
線に接続される複数の出力電極、および前記電源配線お
よび出力配線のいずれにも接続されない複数のダミー電
極を有する半導体チップとを備えた表示装置において、
前記半導体チップに、少なくとも一部が前記ダミー電極
が配列された配列領域に平面的に重合され、かつ、前記
表示パネルの電源配線のいずれかに接続される中継電源
配線を設けたものである。請求項８に記載の発明は、請
求項７に記載の発明において、前記半導体チップの前記
中継電源配線の近傍に前記各ダミー電極に接続される下
地金属層を設けたものである。請求項９に記載の発明
は、請求項８に記載の発明において、前記下地金属層を
他のいずれの回路にも接続しないようにしたものであ
る。請求項１０に記載の発明は、請求項７に記載の発明
において、前記中継電源配線の少なくとも一部を前記ダ
ミー電極より幅広としたものである。請求項１１に記載
の発明は、請求項７に記載の発明において、前記表示パ
ネルの一辺部上に、前記各半導体チップの出力電極に接
続される出力配線を当該一辺部の端面まで延ばして設け
たものである。請求項１２に記載の発明は、請求項１１
に記載の発明において、前記出力配線に陽極酸化用配線
を兼ねさせたものである。請求項１３に記載の発明は、
請求項１１または１２に記載の発明において、前記表示
パネルの前記半導体チップ搭載領域上に、前記半導体チ
ップの各ダミー電極に接続される複数のダミー端子を設
け、前記出力配線を相隣接する前記ダミー端子間に設け
たものである。そして、この発明によれば、半導体チッ
プに中継配線（中継電源配線）を設けているので、中継
配線（中継電源配線）に相当する配線を配線基板（表示
パネル）の半導体チップ搭載内を通るように設ける必要
がなく、したがってそれに対応する分だけ半導体チップ
搭載領域の幅つまり半導体チップの幅を小さくすること
ができる。
【００１８】
【発明の実施の形態】図１はこの発明の第１実施形態に
おける液晶表示装置の平面図を示し、図２は図１に示す
液晶表示装置の右辺部の拡大平面図を示し、図３は図２
に示す液晶表示パネルの上側の半導体チップ搭載領域の
部分の一部の拡大透過平面図を示し、図４は図２に示す
液晶表示パネルの下側の半導体チップ搭載領域の部分の
一部の拡大透過平面図を示したものである。なお、これ
らの図において、説明の便宜上、図１７〜図２０に示す
従来のものと同一名称部分には同一の符号を付して説明
することとする。
おける液晶表示装置の平面図を示し、図２は図１に示す
液晶表示装置の右辺部の拡大平面図を示し、図３は図２
に示す液晶表示パネルの上側の半導体チップ搭載領域の
部分の一部の拡大透過平面図を示し、図４は図２に示す
液晶表示パネルの下側の半導体チップ搭載領域の部分の
一部の拡大透過平面図を示したものである。なお、これ
らの図において、説明の便宜上、図１７〜図２０に示す
従来のものと同一名称部分には同一の符号を付して説明
することとする。
【００１９】図１および図２に示すように、この液晶表
示装置はアクティブマトリクス型の液晶表示パネル１を
備えている。液晶表示パネル１は、下ガラス基板２と上
ガラス基板３とがほぼ方形枠状のシール材（図示せず）
を介して貼り合わされ、その間に液晶（図示せず）が封
入されたものからなっている。この場合、下ガラス基板
２の右辺部および下辺部は上ガラス基板３から突出され
ている。
示装置はアクティブマトリクス型の液晶表示パネル１を
備えている。液晶表示パネル１は、下ガラス基板２と上
ガラス基板３とがほぼ方形枠状のシール材（図示せず）
を介して貼り合わされ、その間に液晶（図示せず）が封
入されたものからなっている。この場合、下ガラス基板
２の右辺部および下辺部は上ガラス基板３から突出され
ている。
【００２０】下ガラス基板（配線基板）２の右側の突出
部２ａの上面の所定の２箇所に直列的に設けられた長方
形状の半導体チップ搭載領域１１（図３および図４参
照）には長方形状の半導体チップ４が異方性導電接着剤
（図示せず）を介して搭載されている。下ガラス基板２
の下側の突出部２ｂの上面の所定の３箇所に直列的に設
けられた長方形状の半導体チップ搭載領域には長方形状
の半導体チップ５が異方性導電接着剤（図示せず）を介
して搭載されている。半導体チップ４、５は、液晶駆動
用のＬＳＩなどからなっている。
部２ａの上面の所定の２箇所に直列的に設けられた長方
形状の半導体チップ搭載領域１１（図３および図４参
照）には長方形状の半導体チップ４が異方性導電接着剤
（図示せず）を介して搭載されている。下ガラス基板２
の下側の突出部２ｂの上面の所定の３箇所に直列的に設
けられた長方形状の半導体チップ搭載領域には長方形状
の半導体チップ５が異方性導電接着剤（図示せず）を介
して搭載されている。半導体チップ４、５は、液晶駆動
用のＬＳＩなどからなっている。
【００２１】下ガラス基板２の上面において二点鎖線で
囲まれた表示領域６には、図示していないが、複数の走
査線が左右方向に延びて設けられているとともに、複数
のデータ線が上下方向に延びて設けられている。走査線
の右端部は、下ガラス基板２の上面の所定の箇所に設け
られた出力配線７を介して右側の２つの半導体チップ４
に接続されている。したがって、右側の半導体チップ４
は複数の走査線に電圧を供給する走査線駆動用のもので
ある。データ線の下端部は、下ガラス基板２の上面の所
定の箇所に設けられた出力配線（図示せず）を介して下
側の３つの半導体チップ５に接続されている。したがっ
て、下側の半導体チップ５は複数のデータ線に電圧を供
給するデータ線駆動用のものである。
囲まれた表示領域６には、図示していないが、複数の走
査線が左右方向に延びて設けられているとともに、複数
のデータ線が上下方向に延びて設けられている。走査線
の右端部は、下ガラス基板２の上面の所定の箇所に設け
られた出力配線７を介して右側の２つの半導体チップ４
に接続されている。したがって、右側の半導体チップ４
は複数の走査線に電圧を供給する走査線駆動用のもので
ある。データ線の下端部は、下ガラス基板２の上面の所
定の箇所に設けられた出力配線（図示せず）を介して下
側の３つの半導体チップ５に接続されている。したがっ
て、下側の半導体チップ５は複数のデータ線に電圧を供
給するデータ線駆動用のものである。
【００２２】下ガラス基板２の下側の突出部２ｂの上面
において半導体チップ５搭載領域の外側にはフレキシブ
ル配線基板８の一端部下面が異方性導電接着剤（図示せ
ず）を介して接合されている。フレキシブル配線基板８
と右側の２つの半導体チップ４とは、下ガラス基板２の
右側の突出部２ａの上面の所定の箇所に設けられた入力
配線９を介して後で詳述するように接続されている。フ
レキシブル配線基板８と下側の３つの半導体チップ５と
は、下ガラス基板２の下側の突出部２ｂの上面の所定の
箇所に設けられた入力配線（図示せず）を介して接続さ
れている。
において半導体チップ５搭載領域の外側にはフレキシブ
ル配線基板８の一端部下面が異方性導電接着剤（図示せ
ず）を介して接合されている。フレキシブル配線基板８
と右側の２つの半導体チップ４とは、下ガラス基板２の
右側の突出部２ａの上面の所定の箇所に設けられた入力
配線９を介して後で詳述するように接続されている。フ
レキシブル配線基板８と下側の３つの半導体チップ５と
は、下ガラス基板２の下側の突出部２ｂの上面の所定の
箇所に設けられた入力配線（図示せず）を介して接続さ
れている。
【００２３】次に、図３および図４に示すように、下ガ
ラス基板２の突出部２ａの上面において一点鎖線で囲ま
れた領域１１は、半導体チップ４が搭載される半導体チ
ップ搭載領域である。この場合も、図３および図４に示
す半導体チップ搭載領域１１内の基本的な構造は同じで
あるので、この基本的な構造について図３を参照して説
明する。図３において、半導体チップ搭載領域１１内の
上辺部の左側を除く部分には、複数の出力配線（第二の
配線）７の一部からなる出力端子１２が２列で千鳥状に
設けられている。出力配線７は、下ガラス基板２の突出
部２ａの端面まで延ばされている。
ラス基板２の突出部２ａの上面において一点鎖線で囲ま
れた領域１１は、半導体チップ４が搭載される半導体チ
ップ搭載領域である。この場合も、図３および図４に示
す半導体チップ搭載領域１１内の基本的な構造は同じで
あるので、この基本的な構造について図３を参照して説
明する。図３において、半導体チップ搭載領域１１内の
上辺部の左側を除く部分には、複数の出力配線（第二の
配線）７の一部からなる出力端子１２が２列で千鳥状に
設けられている。出力配線７は、下ガラス基板２の突出
部２ａの端面まで延ばされている。
【００２４】図３において、半導体チップ搭載領域１１
内の下辺部の左側を除く部分には複数のダミー端子１３
が１列に設けられている。なお、この場合、後でも説明
するが、相隣接するダミー端子１３間には出力配線７が
２本ずつ設けられている。また、図４に示す半導体チッ
プ搭載領域１１の場合には、その内部の下辺部の右側に
中継電源端子４１が設けられている。
内の下辺部の左側を除く部分には複数のダミー端子１３
が１列に設けられている。なお、この場合、後でも説明
するが、相隣接するダミー端子１３間には出力配線７が
２本ずつ設けられている。また、図４に示す半導体チッ
プ搭載領域１１の場合には、その内部の下辺部の右側に
中継電源端子４１が設けられている。
【００２５】図３において、半導体チップ搭載領域１１
内の左辺部の上側および左側には複数（図示の場合、６
個）の入力端子１４が設けられている。半導体チップ搭
載領域１１内の左辺部の下側および左側には複数（図示
の場合、３個）の電源端子１５、１５ａが設けられてい
る。そして、図３に示す６個の入力端子１４および所定
の２個の電源端子１５は、その左側に設けられた６本の
入力配線１６および２本の電源配線（第一の配線）１７
を介して図４に示す６個の入力端子１４および所定の２
個の電源端子１５に接続されている。この場合、６本の
入力配線１６および２本の電源配線１７は、図４に示す
半導体チップ搭載領域１１内の幅方向ほぼ中央部を通る
ように設けられている。
内の左辺部の上側および左側には複数（図示の場合、６
個）の入力端子１４が設けられている。半導体チップ搭
載領域１１内の左辺部の下側および左側には複数（図示
の場合、３個）の電源端子１５、１５ａが設けられてい
る。そして、図３に示す６個の入力端子１４および所定
の２個の電源端子１５は、その左側に設けられた６本の
入力配線１６および２本の電源配線（第一の配線）１７
を介して図４に示す６個の入力端子１４および所定の２
個の電源端子１５に接続されている。この場合、６本の
入力配線１６および２本の電源配線１７は、図４に示す
半導体チップ搭載領域１１内の幅方向ほぼ中央部を通る
ように設けられている。
【００２６】図３に示す残りの１個の電源端子（第一の
配線）１５ａは、その左側に設けられた分断電源配線４
２を介して図４に示す中継電源端子４１に接続されてい
る。したがって、この場合、図３に示す残りの１個の電
源端子１５ａは、図４に示す残りの１個の電源端子１５
ａと直接的には接続されていない。
配線）１５ａは、その左側に設けられた分断電源配線４
２を介して図４に示す中継電源端子４１に接続されてい
る。したがって、この場合、図３に示す残りの１個の電
源端子１５ａは、図４に示す残りの１個の電源端子１５
ａと直接的には接続されていない。
【００２７】図４に示す６個の入力端子１４および所定
の２個の電源端子１５は、その左側に設けられた６本の
入力配線１８および２本の電源配線１９を介して図２に
示すフレキシブル配線基板８に接続されている。図４に
示す残りの１個の電源端子１５ａは、その左側に設けら
れた分断電源配線４３を介して図２に示すフレキシブル
配線基板８に接続されている。したがって、図２に示す
入力配線９は、両半導体チップ搭載領域１１内の入力端
子１４、電源端子１５、１５ａおよび中継電源端子４１
と、入力配線１６、１８と、電源配線１７、１９と、分
断電源配線４２、４３とからなっている。なお、図３お
よび図４において、入力配線１６および電源配線１７は
出力配線７と交差するが、出力配線７は絶縁膜３１（図
８参照）下に設けられ、入力配線１６および電源配線１
７は同絶縁膜３１上に設けられているので、ショートす
ることはない。
の２個の電源端子１５は、その左側に設けられた６本の
入力配線１８および２本の電源配線１９を介して図２に
示すフレキシブル配線基板８に接続されている。図４に
示す残りの１個の電源端子１５ａは、その左側に設けら
れた分断電源配線４３を介して図２に示すフレキシブル
配線基板８に接続されている。したがって、図２に示す
入力配線９は、両半導体チップ搭載領域１１内の入力端
子１４、電源端子１５、１５ａおよび中継電源端子４１
と、入力配線１６、１８と、電源配線１７、１９と、分
断電源配線４２、４３とからなっている。なお、図３お
よび図４において、入力配線１６および電源配線１７は
出力配線７と交差するが、出力配線７は絶縁膜３１（図
８参照）下に設けられ、入力配線１６および電源配線１
７は同絶縁膜３１上に設けられているので、ショートす
ることはない。
【００２８】次に、図５および図６はそれぞれ図３およ
び図４に示す液晶表示パネル１の半導体チップ搭載領域
１１に搭載される半導体チップ４のバンプ電極位置を示
すための拡大透過平面図を示したものである。この場
合、図５および図６に示す半導体チップ４の基本的な構
造は同じであるので、この基本的な構造について図５を
参照して説明する。図５において、半導体チップ４の下
面の上辺部の左側を除く部分には複数の出力電極（第二
の電極）２１が２列で千鳥状に設けられ、下辺部の左側
を除く部分には複数のダミー電極２２が１列に設けら
れ、左辺部の上側および左側には６組の入力電極２３が
設けられ、左辺部の下側および左側には３組の電源電極
（第一の電極）２４、２４ａが設けられている。そし
て、半導体チップ４を半導体チップ搭載領域１１に異方
性導電接着剤（図示せず）を介して搭載した状態では、
半導体チップ４の各電極２１〜２４、２４ａは、半導体
チップ搭載領域１１内の各端子１２〜１５、１５ａに接
続されている。
び図４に示す液晶表示パネル１の半導体チップ搭載領域
１１に搭載される半導体チップ４のバンプ電極位置を示
すための拡大透過平面図を示したものである。この場
合、図５および図６に示す半導体チップ４の基本的な構
造は同じであるので、この基本的な構造について図５を
参照して説明する。図５において、半導体チップ４の下
面の上辺部の左側を除く部分には複数の出力電極（第二
の電極）２１が２列で千鳥状に設けられ、下辺部の左側
を除く部分には複数のダミー電極２２が１列に設けら
れ、左辺部の上側および左側には６組の入力電極２３が
設けられ、左辺部の下側および左側には３組の電源電極
（第一の電極）２４、２４ａが設けられている。そし
て、半導体チップ４を半導体チップ搭載領域１１に異方
性導電接着剤（図示せず）を介して搭載した状態では、
半導体チップ４の各電極２１〜２４、２４ａは、半導体
チップ搭載領域１１内の各端子１２〜１５、１５ａに接
続されている。
【００２９】図６に示す半導体チップ４の場合には、以
上の各電極２１〜２４、２４ａのほかに、その下面の下
辺部の右側に１組の中継電源電極４４が設けられ、複数
のダミー電極２２の根元下に、所定の１組の電源電極２
４ａと１組の中継電源電極４４とを接続する中継電源配
線（中継配線）４５が設けられている。そして、この半
導体チップ４を半導体チップ搭載領域１１に異方性導電
接着剤（図示せず）を介して搭載した状態では、特に、
半導体チップ４の中継電源電極４４は、図４に示す半導
体チップ搭載領域１１内の中継電源端子４１に接続さ
れ、半導体チップ４の所定の電源電極２４ａは、図４に
示す半導体チップ搭載領域１１内の所定の電源端子１５
ａに接続されている。したがって、この状態では、図３
に示す所定の電源端子１５ａは、分断電源配線４２、図
４に示す中継電源端子４１、図６に示す中継電源電極４
４、中継電源配線４５、所定の電源電極２４ａ、図４に
示す所定の電源端子１５ａ、分断電源配線４３を介し
て、図２に示すフレキシブル配線基板８に接続されてい
る。
上の各電極２１〜２４、２４ａのほかに、その下面の下
辺部の右側に１組の中継電源電極４４が設けられ、複数
のダミー電極２２の根元下に、所定の１組の電源電極２
４ａと１組の中継電源電極４４とを接続する中継電源配
線（中継配線）４５が設けられている。そして、この半
導体チップ４を半導体チップ搭載領域１１に異方性導電
接着剤（図示せず）を介して搭載した状態では、特に、
半導体チップ４の中継電源電極４４は、図４に示す半導
体チップ搭載領域１１内の中継電源端子４１に接続さ
れ、半導体チップ４の所定の電源電極２４ａは、図４に
示す半導体チップ搭載領域１１内の所定の電源端子１５
ａに接続されている。したがって、この状態では、図３
に示す所定の電源端子１５ａは、分断電源配線４２、図
４に示す中継電源端子４１、図６に示す中継電源電極４
４、中継電源配線４５、所定の電源電極２４ａ、図４に
示す所定の電源端子１５ａ、分断電源配線４３を介し
て、図２に示すフレキシブル配線基板８に接続されてい
る。
【００３０】次に、図６に示す半導体チップ４を半導体
チップ搭載領域１１に異方性導電接着剤を介して搭載し
た状態における半導体チップ４のダミー電極２２および
下ガラス基板２のダミー端子１３の部分について、図７
および図８を参照して説明する。下ガラス基板２の上面
には出力配線７が設けられ、その上面全体には絶縁膜３
１が設けられ、その上面にダミー端子１３が設けられて
いる。この場合、相隣接するダミー端子１３間には出力
配線７が２本ずつ設けられているが、その理由について
は後で説明する。半導体チップ４の下面の下辺部の所定
の箇所には下地金属層を兼ねた中継電源配線４５が設け
られ、その下面全体には所定の箇所に開口部４６を有す
る絶縁膜４７が設けられ、絶縁膜４７の開口部４６を介
して露出された中継電源配線４５の下面にはダミー電極
２２が設けられている。中継電源配線４５は、図６に図
示されるようにダミー電極２２の配列方向に沿って、ダ
ミー電極２２の幅よりも幅広に形成されている。異方性
導電接着剤３３は、接着剤３４中に導電性粒子３５を混
入したものからなっている。そして、半導体チップ４を
半導体チップ搭載領域１１に異方性導電接着剤３３を介
して搭載（熱圧着）すると、ダミー電極２２がダミー端
子１３に導電性粒子３５を介して導電接続されるととも
に、半導体チップ４が半導体チップ搭載領域１１に接着
剤３４を介して接着される。
チップ搭載領域１１に異方性導電接着剤を介して搭載し
た状態における半導体チップ４のダミー電極２２および
下ガラス基板２のダミー端子１３の部分について、図７
および図８を参照して説明する。下ガラス基板２の上面
には出力配線７が設けられ、その上面全体には絶縁膜３
１が設けられ、その上面にダミー端子１３が設けられて
いる。この場合、相隣接するダミー端子１３間には出力
配線７が２本ずつ設けられているが、その理由について
は後で説明する。半導体チップ４の下面の下辺部の所定
の箇所には下地金属層を兼ねた中継電源配線４５が設け
られ、その下面全体には所定の箇所に開口部４６を有す
る絶縁膜４７が設けられ、絶縁膜４７の開口部４６を介
して露出された中継電源配線４５の下面にはダミー電極
２２が設けられている。中継電源配線４５は、図６に図
示されるようにダミー電極２２の配列方向に沿って、ダ
ミー電極２２の幅よりも幅広に形成されている。異方性
導電接着剤３３は、接着剤３４中に導電性粒子３５を混
入したものからなっている。そして、半導体チップ４を
半導体チップ搭載領域１１に異方性導電接着剤３３を介
して搭載（熱圧着）すると、ダミー電極２２がダミー端
子１３に導電性粒子３５を介して導電接続されるととも
に、半導体チップ４が半導体チップ搭載領域１１に接着
剤３４を介して接着される。
【００３１】以上のように、この液晶表示装置では、下
ガラス基板２の突出部２ａ上において２つの半導体チッ
プ搭載領域１１のうち前段側のつまり図４に示す半導体
チップ搭載領域１１の前段側（図４において左側）およ
び２つの半導体チップ搭載領域１１内の互いに隣接する
部分間に分断電源配線４３、４２を設け、２つの半導体
チップ４のうち前段側のつまり図６に示す半導体チップ
４の下面側にその両側における分断電源配線４３、４２
を接続するための中継電源配線４５を設けているので、
中継電源配線４５に相当する電源配線を前段側のつまり
図４に示す半導体チップ搭載領域１１内を通るように設
ける必要がなく、したがってそれに対応する分だけ半導
体チップ搭載領域１１の幅つまり半導体チップ４の幅を
小さくすることができる。また、半導体チップ搭載領域
１１の幅つまり半導体チップ４の幅を小さくした分だ
け、下ガラス基板２の突出部２ａの幅（結果的には額縁
の幅）を小さくすることができる。
ガラス基板２の突出部２ａ上において２つの半導体チッ
プ搭載領域１１のうち前段側のつまり図４に示す半導体
チップ搭載領域１１の前段側（図４において左側）およ
び２つの半導体チップ搭載領域１１内の互いに隣接する
部分間に分断電源配線４３、４２を設け、２つの半導体
チップ４のうち前段側のつまり図６に示す半導体チップ
４の下面側にその両側における分断電源配線４３、４２
を接続するための中継電源配線４５を設けているので、
中継電源配線４５に相当する電源配線を前段側のつまり
図４に示す半導体チップ搭載領域１１内を通るように設
ける必要がなく、したがってそれに対応する分だけ半導
体チップ搭載領域１１の幅つまり半導体チップ４の幅を
小さくすることができる。また、半導体チップ搭載領域
１１の幅つまり半導体チップ４の幅を小さくした分だ
け、下ガラス基板２の突出部２ａの幅（結果的には額縁
の幅）を小さくすることができる。
【００３２】ここで、図３、図４、図７および図８に示
すように、相隣接するダミー端子１３間に出力配線７を
２本ずつ設けている理由について説明する。図８に示す
ように、絶縁膜４７の開口部４６を介して露出された中
継電源配線４５の下面に設けられたダミー電極２２は、
導電性粒子３５を介してダミー端子１３に導電接続され
ている。したがって、ダミー端子１３は中継電源配線４
５と同電位となっている。このため、図２３に示す従来
の場合のように、ダミー端子１３の近傍に出力配線７を
設けると、両者間の電圧差が高いことから、電気的リー
クを起こしてしまう。これに対し、この実施形態の場合
には、相隣接するダミー端子１３間に出力配線７を２本
ずつ設け、出力配線７をダミー端子１３からなるべく離
しているので、電気的リークが起こらないようにするこ
とができる。
すように、相隣接するダミー端子１３間に出力配線７を
２本ずつ設けている理由について説明する。図８に示す
ように、絶縁膜４７の開口部４６を介して露出された中
継電源配線４５の下面に設けられたダミー電極２２は、
導電性粒子３５を介してダミー端子１３に導電接続され
ている。したがって、ダミー端子１３は中継電源配線４
５と同電位となっている。このため、図２３に示す従来
の場合のように、ダミー端子１３の近傍に出力配線７を
設けると、両者間の電圧差が高いことから、電気的リー
クを起こしてしまう。これに対し、この実施形態の場合
には、相隣接するダミー端子１３間に出力配線７を２本
ずつ設け、出力配線７をダミー端子１３からなるべく離
しているので、電気的リークが起こらないようにするこ
とができる。
【００３３】しかしながら、出力配線７（つまり半導体
チップ４の出力電極２１）のピッチが小さくなり、出力
配線７とダミー端子１３との水平方向の間隔が３０μｍ
程度以下と小さくなった場合には、出力配線７がダミー
端子１３に接触したり、両者の間隔が実質的な接触状態
となり、電気的リークを起こしてしまうことがある。そ
こで、次に、このような不都合を解消することができる
この発明の第２〜第５実施形態について説明する。
チップ４の出力電極２１）のピッチが小さくなり、出力
配線７とダミー端子１３との水平方向の間隔が３０μｍ
程度以下と小さくなった場合には、出力配線７がダミー
端子１３に接触したり、両者の間隔が実質的な接触状態
となり、電気的リークを起こしてしまうことがある。そ
こで、次に、このような不都合を解消することができる
この発明の第２〜第５実施形態について説明する。
【００３４】図９はこの発明の第２実施形態における図
７同様の拡大平面図を示し、図１０は図９のＢ−Ｂ線に
沿う断面図を示したものである。この実施形態では、半
導体チップ４の下面の下辺部の所定の箇所に中継電源配
線４５が設けられ、その下面全体に絶縁膜４７が設けら
れ、中継電源配線４５下の絶縁膜４７の下面に下地金属
層３２およびダミー電極２２が設けられている。下地金
属層３２は、ダミー電極２２とほぼ同一サイズの形状お
よび面積を有しており、それぞれが他の回路とは切り離
されて独立したオープン状態とされている。このように
すると、ダミー電極２２は中継電源配線４５と電気的に
絶縁されているので、仮に、出力配線７とダミー端子１
３が実質的な接触状態となったとしても、ダミー端子１
３と出力配線７との間で電気的リークが起こらないよう
にすることができる。
７同様の拡大平面図を示し、図１０は図９のＢ−Ｂ線に
沿う断面図を示したものである。この実施形態では、半
導体チップ４の下面の下辺部の所定の箇所に中継電源配
線４５が設けられ、その下面全体に絶縁膜４７が設けら
れ、中継電源配線４５下の絶縁膜４７の下面に下地金属
層３２およびダミー電極２２が設けられている。下地金
属層３２は、ダミー電極２２とほぼ同一サイズの形状お
よび面積を有しており、それぞれが他の回路とは切り離
されて独立したオープン状態とされている。このように
すると、ダミー電極２２は中継電源配線４５と電気的に
絶縁されているので、仮に、出力配線７とダミー端子１
３が実質的な接触状態となったとしても、ダミー端子１
３と出力配線７との間で電気的リークが起こらないよう
にすることができる。
【００３５】次に、図１１はこの発明の第３実施形態に
おける図７同様の拡大平面図を示し、図１２は図１１の
Ｃ−Ｃ線に沿う断面図を示したものである。この実施形
態では、半導体チップ４の下面の下辺部の所定の箇所に
中継電源配線４５が設けられている。この実施形態にお
いても、中継電源配線は４５はダミー電極２２の配列方
向に沿って、該ダミー電極の配列領域に平面的に重合す
るように形成されている。ここで、ダミー電極の配列領
域とは、図１１において、ダミー電極２２の上縁部相互
を結んだ直線と下縁部相互を結んだ直線との間の領域と
定義する。しかし、この場合、中継電源配線４５のダミ
ー電極２２に対応する部分における両側は切り欠かれ、
切欠部５１となっている。すなわち、中継電源配線４５
の幅は、ダミー電極２２間では各ダミー電極２２の幅よ
りも広く形成されているが、ダミー電極２２と対応する
部分の幅は他の部分よりも狭く形成されており、当該幅
狭の部分はダミー電極２２の根元下のほぼ中央部に配置
されている。
おける図７同様の拡大平面図を示し、図１２は図１１の
Ｃ−Ｃ線に沿う断面図を示したものである。この実施形
態では、半導体チップ４の下面の下辺部の所定の箇所に
中継電源配線４５が設けられている。この実施形態にお
いても、中継電源配線は４５はダミー電極２２の配列方
向に沿って、該ダミー電極の配列領域に平面的に重合す
るように形成されている。ここで、ダミー電極の配列領
域とは、図１１において、ダミー電極２２の上縁部相互
を結んだ直線と下縁部相互を結んだ直線との間の領域と
定義する。しかし、この場合、中継電源配線４５のダミ
ー電極２２に対応する部分における両側は切り欠かれ、
切欠部５１となっている。すなわち、中継電源配線４５
の幅は、ダミー電極２２間では各ダミー電極２２の幅よ
りも広く形成されているが、ダミー電極２２と対応する
部分の幅は他の部分よりも狭く形成されており、当該幅
狭の部分はダミー電極２２の根元下のほぼ中央部に配置
されている。
【００３６】半導体チップ４の下面の切欠部５１の部分
には下地金属層３２が設けられている。下地金属層３２
は、中継電源配線４５の幅方向両側において、連結部３
２ａで相互に接続されてはいるが、他の回路とは切り離
されたオープン状態とされている。相対向する下地金属
層３２の相対向する部分を除く下面全体には絶縁膜４７
が設けられている。すなわち、中継電源配線４５の表面
および連結部３２ａの表面は絶縁膜４７で覆われてい
る。相対向する下地金属層３２の各下面およびその間に
おける絶縁膜４７の下面にはダミー電極２２が設けられ
ている。この場合、中継電源配線４５の幅方向で相対向
する下地金属層３２は分離されているが、電解メッキに
よりメッキ層が等方的に形成されるので、絶縁膜４７の
下面にもダミー電極２２が形成される。そして、この場
合も、ダミー電極２２は中継電源配線４５と電気的に絶
縁されており、また、ダミー電極２２が接続されている
下地金属層３２は、他の回路から切り離されたオープン
状態とされているので、仮に、出力配線７とダミー端子
１３が実質的な接触状態となったとしても、ダミー端子
１３と出力配線７との間で電気的リークが起こらないよ
うにすることができる。
には下地金属層３２が設けられている。下地金属層３２
は、中継電源配線４５の幅方向両側において、連結部３
２ａで相互に接続されてはいるが、他の回路とは切り離
されたオープン状態とされている。相対向する下地金属
層３２の相対向する部分を除く下面全体には絶縁膜４７
が設けられている。すなわち、中継電源配線４５の表面
および連結部３２ａの表面は絶縁膜４７で覆われてい
る。相対向する下地金属層３２の各下面およびその間に
おける絶縁膜４７の下面にはダミー電極２２が設けられ
ている。この場合、中継電源配線４５の幅方向で相対向
する下地金属層３２は分離されているが、電解メッキに
よりメッキ層が等方的に形成されるので、絶縁膜４７の
下面にもダミー電極２２が形成される。そして、この場
合も、ダミー電極２２は中継電源配線４５と電気的に絶
縁されており、また、ダミー電極２２が接続されている
下地金属層３２は、他の回路から切り離されたオープン
状態とされているので、仮に、出力配線７とダミー端子
１３が実質的な接触状態となったとしても、ダミー端子
１３と出力配線７との間で電気的リークが起こらないよ
うにすることができる。
【００３７】ここで、図１０に示す第２実施形態の場合
には、絶縁膜４７の下面に下地金属層３２を介してダミ
ー電極２２を設けているので、ダミー電極２２の剪断強
度が低下するおそれがある。これに対し、図１２に示す
第３実施形態の場合には、半導体チップ４の下面に下地
金属層３２を介してダミー電極２２を設けているので、
ダミー電極２２の剪断強度を向上することができる。ま
た、図１０に示す第２実施形態の場合には、中継電源配
線４５と下地金属層３２とを別々の工程で形成すること
となるが、図１２に示す第３実施形態の場合には、中継
電源配線４５を下地金属層３２と同一の材料によって下
地金属層３２の形成と同時に形成することができる。な
お、第３実施形態において、各下地金属層３２は、連結
部３２ａで連結せず、個々に独立した島状に形成しても
よい。
には、絶縁膜４７の下面に下地金属層３２を介してダミ
ー電極２２を設けているので、ダミー電極２２の剪断強
度が低下するおそれがある。これに対し、図１２に示す
第３実施形態の場合には、半導体チップ４の下面に下地
金属層３２を介してダミー電極２２を設けているので、
ダミー電極２２の剪断強度を向上することができる。ま
た、図１０に示す第２実施形態の場合には、中継電源配
線４５と下地金属層３２とを別々の工程で形成すること
となるが、図１２に示す第３実施形態の場合には、中継
電源配線４５を下地金属層３２と同一の材料によって下
地金属層３２の形成と同時に形成することができる。な
お、第３実施形態において、各下地金属層３２は、連結
部３２ａで連結せず、個々に独立した島状に形成しても
よい。
【００３８】次に、図１３はこの発明の第４実施形態に
おける図７同様の拡大平面図を示し、図１４は図１３の
Ｄ−Ｄ線に沿う断面図を示したものである。この実施形
態では、半導体チップ４の下面の下辺部の所定の箇所に
中継電源配線４５が設けられている。この場合、中継電
源配線４５のダミー電極２２に対応する部分における所
定の一方側は切り欠かれ、切欠部５２となっている。す
なわち、中継電源配線４５は複数のダミー電極２２の根
元下を除く部分に設けられている。中継電源配線４５の
表面は絶縁膜４７によって覆われている。半導体チップ
４の下面の切欠部５２の部分には下地金属層３２および
ダミー電極２２が設けられている。下地金属層３２は、
中継電源配線４５の幅方向一方側に設けられた連結部３
２ａで相互に接続されている。したがって、この場合
も、ダミー電極２２は中継電源配線４５と電気的に絶縁
されている。また、中継電源配線４５を下地金属層３２
と同一の材料によって下地金属層３２の形成と同時に形
成することができる。
おける図７同様の拡大平面図を示し、図１４は図１３の
Ｄ−Ｄ線に沿う断面図を示したものである。この実施形
態では、半導体チップ４の下面の下辺部の所定の箇所に
中継電源配線４５が設けられている。この場合、中継電
源配線４５のダミー電極２２に対応する部分における所
定の一方側は切り欠かれ、切欠部５２となっている。す
なわち、中継電源配線４５は複数のダミー電極２２の根
元下を除く部分に設けられている。中継電源配線４５の
表面は絶縁膜４７によって覆われている。半導体チップ
４の下面の切欠部５２の部分には下地金属層３２および
ダミー電極２２が設けられている。下地金属層３２は、
中継電源配線４５の幅方向一方側に設けられた連結部３
２ａで相互に接続されている。したがって、この場合
も、ダミー電極２２は中継電源配線４５と電気的に絶縁
されている。また、中継電源配線４５を下地金属層３２
と同一の材料によって下地金属層３２の形成と同時に形
成することができる。
【００３９】次に、図１５はこの発明の第５実施形態に
おける図７同様の拡大平面図を示し、図１６は図１５の
Ｅ−Ｅ線に沿う断面図を示したものである。この実施形
態では、半導体チップ４の下面の下辺部の所定の箇所に
中継電源配線４５が設けられている。この場合、中継電
源配線４５のダミー電極２２に対応する部分には開口部
５３が設けられている。すなわち、中継電源配線４５は
複数のダミー電極２２の根元下を除く部分に設けられて
いる。中継電源配線４５の表面は絶縁膜４７によって覆
われている。半導体チップ４の下面の開口部５３の部分
には下地金属層３２およびダミー電極２２が設けられて
いる。したがって、この場合も、ダミー電極２２は中継
電源配線４５と電気的に絶縁されている。
おける図７同様の拡大平面図を示し、図１６は図１５の
Ｅ−Ｅ線に沿う断面図を示したものである。この実施形
態では、半導体チップ４の下面の下辺部の所定の箇所に
中継電源配線４５が設けられている。この場合、中継電
源配線４５のダミー電極２２に対応する部分には開口部
５３が設けられている。すなわち、中継電源配線４５は
複数のダミー電極２２の根元下を除く部分に設けられて
いる。中継電源配線４５の表面は絶縁膜４７によって覆
われている。半導体チップ４の下面の開口部５３の部分
には下地金属層３２およびダミー電極２２が設けられて
いる。したがって、この場合も、ダミー電極２２は中継
電源配線４５と電気的に絶縁されている。
【００４０】なお、上記第２〜第５実施形態において、
中継電源配線４５とダミー端子１３は電気的に絶縁され
ているので、出力配線７を、図１８および図１９に示す
従来の場合と同様に配置するようにしてもよい。また、
上記説明では、中継電源配線４５を幅広の１本とした場
合について説明したが、これに限らず、複数本に分割す
るようにしてもよい。このようにした場合には、絶縁膜
４７にクラックが発生するのを防止することができる。
また、ダミー電極が複数列に形成されている半導体チッ
プでは、該半導体チップに中継電源配線を複数本設ける
ことができる。また、上記説明では、この発明を液晶表
示パネル１の図１における右辺部の部分に適用した場合
について説明したが、これに限らず、液晶表示パネル１
の図１における下辺部の部分にも適用することが可能で
あるし、また、中継電源配線を半導体チップの一方にの
み設ける場合で説明したが、すべての半導体チップが中
継電源配線を有するものであっても構わない。さらに、
この半導体チップの接合構造は、表示パネルの場合に限
らず、相互に直交する方向に延出された配線を有する配
線基板に対して適用することが可能である。
中継電源配線４５とダミー端子１３は電気的に絶縁され
ているので、出力配線７を、図１８および図１９に示す
従来の場合と同様に配置するようにしてもよい。また、
上記説明では、中継電源配線４５を幅広の１本とした場
合について説明したが、これに限らず、複数本に分割す
るようにしてもよい。このようにした場合には、絶縁膜
４７にクラックが発生するのを防止することができる。
また、ダミー電極が複数列に形成されている半導体チッ
プでは、該半導体チップに中継電源配線を複数本設ける
ことができる。また、上記説明では、この発明を液晶表
示パネル１の図１における右辺部の部分に適用した場合
について説明したが、これに限らず、液晶表示パネル１
の図１における下辺部の部分にも適用することが可能で
あるし、また、中継電源配線を半導体チップの一方にの
み設ける場合で説明したが、すべての半導体チップが中
継電源配線を有するものであっても構わない。さらに、
この半導体チップの接合構造は、表示パネルの場合に限
らず、相互に直交する方向に延出された配線を有する配
線基板に対して適用することが可能である。
【００４１】
【発明の効果】以上説明したように、この発明によれ
ば、半導体チップに中継配線（中継電源配線）を設けて
いるので、中継配線（中継電源配線）に相当する配線を
配線基板（表示パネル）の半導体チップ搭載内を通るよ
うに設ける必要がなく、したがってそれに対応する分だ
け半導体チップ搭載領域の幅つまり半導体チップの幅を
小さくすることができる。
ば、半導体チップに中継配線（中継電源配線）を設けて
いるので、中継配線（中継電源配線）に相当する配線を
配線基板（表示パネル）の半導体チップ搭載内を通るよ
うに設ける必要がなく、したがってそれに対応する分だ
け半導体チップ搭載領域の幅つまり半導体チップの幅を
小さくすることができる。
【図１】この発明の第１実施形態における液晶表示装置
の平面図。
の平面図。
【図２】図１に示す液晶表示装置の右辺部の拡大平面
図。
図。
【図３】図２に示す液晶表示パネルの右辺部の上側の半
導体チップ搭載領域の部分の一部の拡大透過平面図。
導体チップ搭載領域の部分の一部の拡大透過平面図。
【図４】図２に示す液晶表示パネルの右辺部の下側の半
導体チップ搭載領域の部分の一部の拡大透過平面図。
導体チップ搭載領域の部分の一部の拡大透過平面図。
【図５】図３に示す液晶表示パネルの半導体チップ搭載
領域に搭載される半導体チップのバンプ電極位置を示す
ための拡大透過平面図。
領域に搭載される半導体チップのバンプ電極位置を示す
ための拡大透過平面図。
【図６】図４に示す液晶表示パネルの半導体チップ搭載
領域に搭載される半導体チップのバンプ電極位置を示す
ための拡大透過平面図。
領域に搭載される半導体チップのバンプ電極位置を示す
ための拡大透過平面図。
【図７】図６に示す半導体チップを半導体チップ搭載領
域に搭載した状態における半導体チップのダミー電極お
よび下ガラス基板のダミー端子の部分の拡大平面図。
域に搭載した状態における半導体チップのダミー電極お
よび下ガラス基板のダミー端子の部分の拡大平面図。
【図８】図７のＡ−Ａ線に沿う断面図。
【図９】この発明の第２実施形態における図７同様の拡
大平面図。
大平面図。
【図１０】図９のＢ−Ｂ線に沿う断面図。
【図１１】この発明の第３実施形態における図７同様の
拡大平面図。
拡大平面図。
【図１２】図１１のＣ−Ｃ線に沿う断面図。
【図１３】この発明の第４実施形態における図７同様の
拡大平面図。
拡大平面図。
【図１４】図１３のＤ−Ｄ線に沿う断面図。
【図１５】この発明の第５実施形態における図７同様の
拡大平面図。
拡大平面図。
【図１６】図１５のＥ−Ｅ線に沿う断面図。
【図１７】従来の液晶表示装置の一例の平面図。
【図１８】図１７に示す液晶表示装置の右辺部の拡大平
面図。
面図。
【図１９】図１８に示す液晶表示パネルの右辺部の上側
の半導体チップ搭載領域の部分の一部の拡大透過平面
図。
の半導体チップ搭載領域の部分の一部の拡大透過平面
図。
【図２０】図１８に示す液晶表示パネルの右辺部の下側
の半導体チップ搭載領域の部分の一部の拡大透過平面
図。
の半導体チップ搭載領域の部分の一部の拡大透過平面
図。
【図２１】図１９および図２０に示す液晶表示パネルの
半導体チップ搭載領域に搭載される半導体チップのバン
プ電極位置を示すための拡大透過平面図。
半導体チップ搭載領域に搭載される半導体チップのバン
プ電極位置を示すための拡大透過平面図。
【図２２】半導体チップを半導体チップ搭載領域に搭載
した状態における半導体チップのダミー電極および下ガ
ラス基板のダミー端子の部分の拡大平面図。
した状態における半導体チップのダミー電極および下ガ
ラス基板のダミー端子の部分の拡大平面図。
【図２３】図２２のＦ−Ｆ線に沿う断面図。
１ 液晶表示パネル ２ 下ガラス基板 ３ 上ガラス基板 ４、５ 半導体チップ ６ 表示領域 ７ 出力配線 ８ フレキシブル配線基板 ９ 入力配線 １１ 半導体チップ搭載領域 １２ 出力端子 １３ ダミー端子 １４ 入力端子 １５、１５ａ 電源端子 ２１ 出力電極 ２２ ダミー電極 ２３ 入力電極 ２４、２４ａ 電源電極 ３２ 下地金属層 ３３ 異方性導電接着剤 ４１ 中継電源端子 ４２、４３ 分断電源配線 ４４ 中継電源電極 ４５ 中継電源配線 ４７ 絶縁膜
Claims (13)
- 【請求項１】 一辺部上に半導体チップ搭載領域を有
し、かつ、複数の第一の配線および絶縁膜を介して前記
第一の配線と交差する方向に延出された複数の第二の配
線を有する配線基板と、前記配線基板の前記半導体チッ
プ搭載領域に搭載され前記各第一の配線に接続される複
数の第一の電極、前記各第二の配線に接続される複数の
第二の電極、および前記第一の配線および第二の配線の
いずれにも接続されない複数のダミー電極を有する半導
体チップとを備えた半導体装置の接合構造において、前
記半導体チップに、少なくとも一部が前記ダミー電極が
配列された配列領域に平面的に重合され、前記配線基板
の第一の配線のいずれかに接続される中継配線が設けら
れていることを特徴とする半導体チップの接合構造。 - 【請求項２】 請求項１に記載の発明において、前記中
継配線は、少なくとも一部が前記ダミー電極よりも幅広
に設けられていることを特徴とする半導体チップの接合
構造。 - 【請求項３】 請求項１または２に記載の発明におい
て、前記中継配線の近傍に、前記ダミー電極に接続さ
れ、かつ、他のいずれの回路にも接続されない下地金属
層が設けられていることを特徴とする半導体チップの接
合構造。 - 【請求項４】 請求項３に記載の発明において、前記下
地金属層は前記中継配線の両側に対向して設けられてい
ることを特徴とする半導体チップの接合構造。 - 【請求項５】 請求項３に記載の発明において、前記中
継配線は前記複数のダミー電極の根元下を除く部分に設
けられていることを特徴とする半導体チップの接合構
造。 - 【請求項６】 請求項３に記載の発明において、前記中
継配線は前記下地金属層と同一の材料によって形成され
ていることを特徴とする半導体チップの接合構造。 - 【請求項７】 一辺部上に半導体チップ搭載領域を有
し、かつ、複数の電源配線および絶縁膜を介して前記電
源配線と交差する方向に延出された複数の出力配線を有
する表示パネルと、前記表示パネルの前記半導体チップ
搭載領域に搭載され、前記各電源配線に接続される複数
の電源電極、前記各出力配線に接続される複数の出力電
極、および前記電源配線および出力配線のいずれにも接
続されない複数のダミー電極を有する半導体チップとを
備えた表示装置において、前記半導体チップに、少なく
とも一部が前記ダミー電極が配列された配列領域に平面
的に重合され、かつ、前記表示パネルの電源配線のいず
れかに接続される中継電源配線が設けられていることを
特徴とする表示装置。 - 【請求項８】 請求項７に記載の発明において、前記半
導体チップの前記中継電源配線の近傍に前記各ダミー電
極に接続される下地金属層が設けられていることを特徴
とする表示装置。 - 【請求項９】 請求項８に記載の発明において、前記下
地金属層は他のいずれの回路にも接続されていないこと
を特徴とする表示装置。 - 【請求項１０】 請求項７に記載の発明において、前記
中継電源配線は、少なくとも一部が前記ダミー電極より
幅広に形成されていることを特徴とする表示装置。 - 【請求項１１】 請求項７に記載の発明において、前記
表示パネルの一辺部上に、前記各半導体チップの出力電
極に接続される出力配線が当該一辺部の端面まで延びて
設けられていることを特徴とする表示装置。 - 【請求項１２】 請求項１１に記載の発明において、前
記出力配線は陽極酸化用配線を兼ねていることを特徴と
する表示装置。 - 【請求項１３】 請求項１１または１２に記載の発明に
おいて、前記表示パネルの前記半導体チップ搭載領域上
に、前記半導体チップの各ダミー電極に接続される複数
のダミー端子が設けられ、前記出力配線は相隣接する前
記ダミー端子間に設けられていることを特徴とする表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000316348A JP3648596B2 (ja) | 2000-10-17 | 2000-10-17 | 半導体チップの接合構造およびその構造を備えた表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000316348A JP3648596B2 (ja) | 2000-10-17 | 2000-10-17 | 半導体チップの接合構造およびその構造を備えた表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124537A true JP2002124537A (ja) | 2002-04-26 |
| JP3648596B2 JP3648596B2 (ja) | 2005-05-18 |
Family
ID=18795312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000316348A Expired - Fee Related JP3648596B2 (ja) | 2000-10-17 | 2000-10-17 | 半導体チップの接合構造およびその構造を備えた表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3648596B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822164B2 (en) | 2002-01-25 | 2004-11-23 | Seiko Epson Corporation | Semiconductor device and electro-optical device including the same |
| JP2005181706A (ja) * | 2003-12-19 | 2005-07-07 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置、電子機器および半導体装置 |
| JP2006053338A (ja) * | 2004-08-11 | 2006-02-23 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2006276861A (ja) * | 2005-03-29 | 2006-10-12 | Samsung Electronics Co Ltd | 表示装置の回路基板及びこれを備える表示装置 |
| US7251010B2 (en) | 2004-03-16 | 2007-07-31 | Nec Corporation | Semiconductor chip and display device using the same |
| JP2009059957A (ja) * | 2007-08-31 | 2009-03-19 | Oki Electric Ind Co Ltd | 半導体装置及び基板 |
| JP2009081173A (ja) * | 2007-09-25 | 2009-04-16 | Oki Semiconductor Co Ltd | Ｃｏｆパッケージ及びそれに用いるテープ基板 |
| JP2010153797A (ja) * | 2008-12-24 | 2010-07-08 | Internatl Business Mach Corp <Ibm> | 半導体インターポーザ及びその製造方法（３次元チップ・スタックのためのシリコン・インターポーザのテスト） |
| US8188580B2 (en) | 2007-08-31 | 2012-05-29 | Oki Semiconductor Co., Ltd. | Semiconductor device, semiconductor element, and substrate |
| WO2014132799A1 (ja) * | 2013-02-26 | 2014-09-04 | シャープ株式会社 | 表示装置 |
-
2000
- 2000-10-17 JP JP2000316348A patent/JP3648596B2/ja not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822164B2 (en) | 2002-01-25 | 2004-11-23 | Seiko Epson Corporation | Semiconductor device and electro-optical device including the same |
| JP2005181706A (ja) * | 2003-12-19 | 2005-07-07 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置、電子機器および半導体装置 |
| US7251010B2 (en) | 2004-03-16 | 2007-07-31 | Nec Corporation | Semiconductor chip and display device using the same |
| JP2006053338A (ja) * | 2004-08-11 | 2006-02-23 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2006276861A (ja) * | 2005-03-29 | 2006-10-12 | Samsung Electronics Co Ltd | 表示装置の回路基板及びこれを備える表示装置 |
| US9502352B2 (en) | 2007-08-31 | 2016-11-22 | Lapis Semiconductor Co., Ltd. | Semiconductor wiring patterns |
| US8698314B2 (en) | 2007-08-31 | 2014-04-15 | Oki Semiconductor Co., Ltd. | Semiconductor wiring patterns |
| US9171802B2 (en) | 2007-08-31 | 2015-10-27 | Lapis Semiconductor Co., Ltd. | Semiconductor wiring patterns |
| JP4540697B2 (ja) * | 2007-08-31 | 2010-09-08 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| KR101443179B1 (ko) * | 2007-08-31 | 2014-09-19 | 라피스 세미컨덕터 가부시키가이샤 | 반도체장치 및 기판 |
| JP2009059957A (ja) * | 2007-08-31 | 2009-03-19 | Oki Electric Ind Co Ltd | 半導体装置及び基板 |
| US8154132B2 (en) | 2007-08-31 | 2012-04-10 | Oki Semiconductor Co., Ltd. | Semiconductor device comprising internal and external wiring |
| US8188580B2 (en) | 2007-08-31 | 2012-05-29 | Oki Semiconductor Co., Ltd. | Semiconductor device, semiconductor element, and substrate |
| US8058713B2 (en) | 2007-09-25 | 2011-11-15 | Oki Semiconductor Co., Ltd. | COF package and tape substrate used in same |
| TWI428071B (zh) * | 2007-09-25 | 2014-02-21 | Lapis Semiconductor Co Ltd | Ｃｏｆ封裝以及其使用的膠帶基板 |
| JP4588748B2 (ja) * | 2007-09-25 | 2010-12-01 | Ｏｋｉセミコンダクタ株式会社 | Ｃｏｆパッケージ |
| JP2009081173A (ja) * | 2007-09-25 | 2009-04-16 | Oki Semiconductor Co Ltd | Ｃｏｆパッケージ及びそれに用いるテープ基板 |
| JP2010153797A (ja) * | 2008-12-24 | 2010-07-08 | Internatl Business Mach Corp <Ibm> | 半導体インターポーザ及びその製造方法（３次元チップ・スタックのためのシリコン・インターポーザのテスト） |
| WO2014132799A1 (ja) * | 2013-02-26 | 2014-09-04 | シャープ株式会社 | 表示装置 |
| CN104969283A (zh) * | 2013-02-26 | 2015-10-07 | 夏普株式会社 | 显示装置 |
| JP5976195B2 (ja) * | 2013-02-26 | 2016-08-23 | シャープ株式会社 | 表示装置 |
| US9875699B2 (en) | 2013-02-26 | 2018-01-23 | Sharp Kabushiki Kaisha | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3648596B2 (ja) | 2005-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9576924B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JPH11305681A (ja) | 表示装置 | |
| JP4781097B2 (ja) | テープキャリアパッケージ及びそれを搭載した表示装置 | |
| CN111384066B (zh) | 阵列基板、显示装置 | |
| JPH0954333A (ja) | 表示装置及びこれに使用されるｉｃチップ | |
| JP3648596B2 (ja) | 半導体チップの接合構造およびその構造を備えた表示装置 | |
| JP2003100947A (ja) | 半導体装置及び半導体装置モジュール | |
| JP4071782B2 (ja) | 半導体装置 | |
| JPH1131717A (ja) | 半導体チップ及びそれを備えた表示装置 | |
| JP4714480B2 (ja) | 液晶表示素子 | |
| JP3580207B2 (ja) | 表示装置 | |
| JP2003195785A (ja) | マトリクスアレイ基板及びその製造方法 | |
| JPH11135555A (ja) | 半導体装置 | |
| JP3858135B2 (ja) | 半導体装置の接合構造 | |
| JPH05107551A (ja) | 液晶デイスプレイパネルの配線構造 | |
| JP3994637B2 (ja) | 液晶表示装置 | |
| JP3649050B2 (ja) | 半導体装置の接合構造 | |
| JP4770237B2 (ja) | 端子接合構造及び表示装置 | |
| JP2001215893A (ja) | 表示装置 | |
| JP2000321589A (ja) | 表示パネル | |
| JP2000315765A (ja) | 半導体装置とそれに用いる配線基板 | |
| JPH11297759A (ja) | 半導体チップの実装構造および液晶表示装置 | |
| JP2000171832A (ja) | 表示パネル及びその製造方法 | |
| JP2003075861A (ja) | 液晶表示装置 | |
| JP3113669B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |