JP2009059957A - 半導体装置及び基板 - Google Patents

半導体装置及び基板 Download PDF

Info

Publication number
JP2009059957A
JP2009059957A JP2007226812A JP2007226812A JP2009059957A JP 2009059957 A JP2009059957 A JP 2009059957A JP 2007226812 A JP2007226812 A JP 2007226812A JP 2007226812 A JP2007226812 A JP 2007226812A JP 2009059957 A JP2009059957 A JP 2009059957A
Authority
JP
Japan
Prior art keywords
wiring pattern
electrode
power supply
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007226812A
Other languages
English (en)
Other versions
JP4540697B2 (ja
Inventor
Akira Nakayama
中山　　晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007226812A priority Critical patent/JP4540697B2/ja
Priority to US12/049,417 priority patent/US8154132B2/en
Priority to KR1020080026759A priority patent/KR101443179B1/ko
Priority to CN2008100877130A priority patent/CN101378041B/zh
Priority to TW097118536A priority patent/TWI466246B/zh
Publication of JP2009059957A publication Critical patent/JP2009059957A/ja
Application granted granted Critical
Publication of JP4540697B2 publication Critical patent/JP4540697B2/ja
Priority to US13/404,243 priority patent/US8698314B2/en
Priority to US14/186,013 priority patent/US9171802B2/en
Priority to US14/863,756 priority patent/US9502352B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】半導体素子の性能を維持しつつ、小型化、及び設計の効率化が実現できる半導体装置及び基板を得る。
【解決手段】半導体素子１２に対し、表示装置を駆動させる信号を出力する半導体素子内部出力部３０Ａ〜３０Ｄの近傍にグランド端子電極５２ａ及び電源端子電極５２ｂを設ける一方、絶縁性フィルム１８に対し、従来より半導体素子１２の第１の辺に沿って設けられているグランド端子電極１４ａ及び電源端子電極１４ｂと、グランド端子電極５２ａ及び電源端子電極５２ｂとを接続する半導体素子上金属配線パターン５４を設ける。
【選択図】図１

Description

本発明は、半導体装置及び基板に関する。
一般的に液晶表示装置に搭載されるドライバは、半導体素子がテープで構成された基板上に封止された状態で表示装置に搭載される。近年の表示装置用ドライバでは、多階調化に伴ってデジタル信号をアナログ信号へ変換するＤ／Ａ変換器が半導体素子内で占める割合が非常に大きくなっている。また、表示装置の大型化や、表示装置へ搭載するドライバ数の削減に伴って、一つ当たりのドライバの出力端子数が７２０本を超えるようになってきている。これらの要求に応えるために近年のドライバは、非常に多くの配線領域を半導体素子の内部に形成する必要があるため、半導体素子の面積が著しく大きくなってしまう、という問題を各社が抱えている。
下記特許文献１には、半導体素子内の配線の増大、特に半導体素子の電気回路から外部へ信号を取り出す際に電気回路からバンプまで配線を張り巡らせなければならない課題に着目し、半導体装置の小型化及び軽量化を実現することを目的として、電気回路の出力である半導体素子の中央部に設けられた半導体素子表面バンプと、半導体素子外周部に設けられたバンプとを、基板上に設けられた配線パターンで接続する技術が開示されている。
この技術によれば、半導体素子回路と配線パターンとの接続を接続用配線でも行うことができるため、表面又は内部で引き回していた配線を接続用配線で代用することができる結果、半導体素子の小型化及び軽量化を実現することができる。
特開２００６−８０１６７号公報
しかしながら、上記特許文献１に開示されている技術では、電気回路からの出力に対しての配線を減らすことは可能となるものの、表示装置用ドライバにおいては、出力端子間での出力ＡＣ特性のバラツキを非常に考慮する必要があり、特に半導体素子内部出力部に対して均一に電源電力を供給する必要がある。そのため、半導体素子の内部全体に引き回す電源配線及びグランド配線は、インピーダンスを低くするために太くする必要があり、この結果として更に半導体素子の面積が更に大きくなってしまう。したがって、上記問題を考慮した上で小型化、及び軽量化を実現することが必要である。
また、表示装置用のドライバは、搭載する表示装置（表示パネル）のピン配置に応じて製造されるが、半導体素子上のピン配置と表示装置のピン配置が必ずしも一致しない場合がある。そういった場合には、既存の半導体素子を大幅に改良する必要性が生じてしまう。
本発明は、上記問題点を解決するためになされたものであり、半導体素子の性能、特に電源供給能力を維持しつつ、小型化、及び設計の効率化が実現できる半導体装置及び基板を提供することを目的とする。
上記目的を達成するために、請求項１に記載の半導体装置は、外部入力端子及び外部出力端子と、前記外部入力端子と前記外部出力端子の各々に接続された複数の配線パターンが形成された基板上に矩形の半導体素子を搭載する半導体装置であって、前記半導体素子は、表面の第１の辺に沿って形成された複数の第１電極と、前記表面の前記第１の辺に対向する辺に沿って形成された複数の第２電極と、機能ブロック近傍に形成された複数の第３電極と、前記第１電極と前記第３電極とを接続する内部配線と、を備え、前記基板は、前記外部入力端子と前記第１電極とを接続する第１配線パターンと、前記外部出力端子と前記第２電極とを接続する第２配線パターンと、前記第１電極と前記第３電極とを接続する第３配線パターンと、を備えたことを特徴とする。
なお、上記機能ブロック近傍とは、当該機能ブロックが、半導体素子に設けられている機能ブロックのうち、最も近くに存在する位置を意味する。
このように、請求項１に記載の半導体装置によれば、半導体素子に対し、従来から設けられている第１電極及び第２電極に加えて、機能ブロック近傍に第３電極を設け、基板に対し、前記第１電極と前記第３電極とを接続する第３配線パターンを設けているので、機能ブロックに均一に電源を供給することが可能となり、特に、精度が求められる機能ブロック近傍に第３電極を配置し、半導体素子の内部配線を削除することなく用い、表示装置用ドライバとしての特性が変化することを抑制することができるため、当該特性の変化に対応するための各種調整が不要となる結果、効率的に設計することができる。
一方、上記目的を達成するために、請求項２１に記載の基板は、半導体素子を搭載する矩形の搭載領域と、前記搭載領域外周に規定される非搭載領域とを備える基板であって、前記非搭載領域に設けられた外部入力端子と、前記非搭載領域に設けられた外部出力端子と、前記搭載領域の第１の辺に沿って設けられた第１接続ノードと、前記搭載領域の第１の辺に対向する辺に沿って設けられた第２接続ノードと、前記搭載領域であって、前記第１接続ノード及び前記第２接続ノードよりも内側に設けられた第３接続ノードと、前記外部入力端子と前記第１接続ノードを接続する第１配線パターンと、前記外部出力端子と前記第２接続ノードを接続する第２配線パターンと、前記第１接続ノードと前記第３接続ノードを接続する第３配線パターンと、を備えたことを特徴とする。
したがって、請求項２１に記載の基板によれば、請求項１に記載の基板と同様に用いることができるものであるため、請求項１に記載の半導体素子と組み合わせることによって、請求項１に記載の発明と同様の効果を奏することができる。
本発明の半導体装置及び基板によれば、半導体素子の性能、特に電源供給能力を維持しつつ、小型化、及び設計の効率化が実現できる、という効果が得られる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。
［第１の実施の形態］
図１及び図２には、表示装置用ドライバとしてＣＯＦ（Chip On Film）法を適用して作製された、本実施の形態に係る半導体装置１０Ａの構成が示されている。なお、図１は半導体装置１０Ａの構成を示す平面図であり、図２（Ａ）は半導体装置１０Ａのグランド配線に関する部分の構成を示す平面図であり、図２（Ｂ）は半導体装置１０Ａの電源配線に関する部分の構成を示す平面図である。
図１及び図２に示されるように、この半導体装置１０Ａは、ＩＣ（Integrated Circuit）チップとして構成された半導体素子１２と、基板として機能するフィルム（テープ）により構成された絶縁性フィルム１８とを有しており、半導体素子１２が絶縁性フィルム１８に搭載されることにより構成されている。
略矩形の半導体素子１２には、当該半導体素子１２の表面の第１の辺に沿って形成されたグランドレベル入力用の電極であるグランド端子電極（アルミパッド）１４ａと、グランド端子電極１４ａの表面上に設けられたＡｕ（金）バンプ１６ａと、当該半導体素子１２の上記第１の辺に沿って形成された電源入力用の電極である電源端子電極（アルミパッド）１４ｂと、電源端子電極１４ｂの表面上に設けられたＡｕバンプ１６ｂとが備えられている。グランド端子電極１４ａと電源端子電極１４ｂとを総称して第１電極１４と呼ぶ。また、半導体素子１２には、当該半導体素子１２の上記第１の辺の対辺に沿って形成された信号出力用の電極であるドライバ出力端子電極（アルミパッド）２５と、ドライバ出力端子電極２５の表面上に設けられたＡｕバンプ２６と、半導体素子内部グランド配線２８ａと、半導体素子内部電源配線２８ｂと、上記第１の辺の対辺に沿って形成され、各々予め定められた表示装置を駆動させる信号を出力する半導体素子内部出力部３０Ａ〜半導体素子内部出力部３０Ｄとが備えられている。半導体素子内部グランド配線２８ａと半導体素子内部電源配線２８ｂを総称して内部電源配線２８と呼ぶ。また、ドライバ出力端子電極２５を第２電極２５とも呼ぶ。なお、半導体素子内部グランド配線２８ａ及び半導体素子内部電源配線２８ｂは、半導体素子１２の全般に設けられており、そのうち半導体素子内部出力部３０近傍では上記第１の辺の対辺に沿っている。
一方、絶縁性フィルム１８には、半導体素子１２が搭載される搭載領域と、搭載領域の外周に規定される非搭載領域が定義されている。ここで、半導体素子１２が矩形であるため、ここで定義される搭載領域も矩形を意味する。特にドライバＩＣの場合、長方形型であることがほとんどであり、以下、長辺の方向を長手方向と定義する。
絶縁性フィルム１８上には、ドライバＩＣを制御する制御ＩＣ（例えばタイミングコントローラ等）からの信号が入力される入力側アウターリード（外部入力端子）２２と、表示装置（ＬＣＤパネル等）へ搭載され信号を出力する出力側アウターリード（外部出力端子）２４とが、非搭載領域に形成されている。
また、絶縁性フィルム１８上の搭載領域には、第１接続ノード１９ａ、第２接続ノード２０ａ、および第３接続ノード５４ａが形成されている。
ここで、第１接続ノード１９ａは、矩形の搭載領域に規定される第１の辺に沿って設けられている。また、第２接続ノード２０ａは、上記第１の辺の対辺に沿って設けられている。さらに、第３接続ノード５４ａは、搭載領域において、第１接続ノード１９ａおよび第２接続ノード２０ａの内側に設けられている。本実施の形態では、第３接続ノード５４ａは第２接続ノード２０ａ近傍に形成されているとも表現することができる。
さらに絶縁性フィルム１８上には、金属配線パターン（第１〜３接続パターン）１９，２０，５４が形成されている。金属配線パターン１９は、第１接続ノード１９ａと入力側アウターリード２２を接続する。金属配線パターン２０は、第２接続ノード２０ａと出力側アウターリード２４を接続する。金属配線パターン５４は、第１接続ノード１９ａと第３接続ノード５４ａを接続するものである。なお、各アウターリード、金属配線パターン及び接続ノードは、必要に応じて一体形成されるものである。
ここで、Ａｕバンプ１６ａ，１６ｂ，２６は、半導体素子１２の外周に沿って設けられた電極１４ａ，１４ｂ，２５上に設けられており、半導体素子１２が絶縁性フィルム１８に搭載された状態において、金属配線パターン１９，２０、及び当該金属配線パターン１９，２０の一部に設けられた第１接続ノード１９ａまたは第２接続ノード２０ａを介して、Ａｕバンプ１６ａ，１６ｂは入力側アウターリード２２に、Ａｕバンプ２６は出力側アウターリード２４に、各々電気的に接続される。このように、第１接続ノード１９ａは、半導体素子１２に設けられたＡｕバンプ及び当該Ａｕバンプが設けられた端子電極に電気的に接続されるものであるので、上記搭載領域に形成されると共に、半導体素子内部グランド配線２８ａ又は半導体素子内部電源配線２８ｂに電気的に接続される。
また、半導体素子１２では、各Ａｕバンプの下に設けられた端子電極と、半導体素子１２の内部回路とが、当該半導体素子１２の内部配線により電気的に接続されている。
また、グランド端子電極１４ａは半導体素子内部グランド配線２８ａに、電源端子電極１４ｂは半導体素子内部電源配線２８ｂに、各々電気的に接続されている。これにより、半導体素子内部グランド配線２８ａ及び半導体素子内部電源配線２８ｂは、第１接続ノード２０ａ及び金属配線パターン２０を介して入力側アウターリード２２に電気的に接続されている。
半導体装置１０Ａでは、入力側アウターリード２２より信号を入力し、半導体素子１２内において所定の変換を施した後、出力側アウターリード２４より変換後の信号を出力する。なお、図１及び図２では、錯綜を回避するために、半導体素子１２の内部回路（各機能ブロック）については半導体素子内部出力部３０Ａ〜半導体素子内部出力部３０Ｄのみを図示し、その他の内部回路（例えば、ロジック部、レベル変換部、ラッチ部、ＤＡ変換部、階調電圧生成部等）の図示は省略している。
また、半導体素子内部出力部３０Ａ〜半導体素子内部出力部３０Ｄは一般的にオペアンプを主構成要素として構成される。以下、出力部を総称して半導体素子内部出力部３０として、当該半導体素子内部出力部３０について説明する。
半導体素子内部出力部３０は一般的に、対応するドライバ出力端子電極２５の数と同等かそれ以上のオペアンプが設けられるものである。ドライバ出力端子電極２５の数が非常に多いため、設計上、半導体素子内部出力部３０Ａ〜Ｄのようにブロックに分けられている。７２０チャネルの出力を有するドライバＩＣの場合、４分割される結果、半導体素子内部出力部３０Ａは１８０チャネルに相当するオペアンプが設けられている。なお、正極及び負極の駆動を別々のオペアンプで行う場合は、チャネル数の数倍のオペアンプが形成されている場合もある。ここでは、上記オペアンプの集合体を一つの出力部として表している。半導体素子内部出力部３０は、ドライバ出力端子電極２５の近傍に設けられている。
なお、半導体素子内部出力部３０Ｂと半導体素子内部出力部３０Ｃとの間は図面上、他の半導体素子内部出力部３０間よりも広い空間が確保されているが、ここには、階調電圧生成回路等の各種機能ブロックが配置される。
ここで、本実施の形態に係る半導体素子１２には、その表面で、かつ半導体素子内部出力部３０Ａ〜３０Ｄの近傍に、グランド端子電極５２ａと、電源端子電極５２ｂとが形成されている。ここで、グランド端子電極５２ａ上にはグランド用半導体素子表面Ａｕバンプ５０ａが形成されており、電源端子電極５２ｂ上には電源用半導体素子表面Ａｕバンプ５０ｂが形成されている。なお、以下では、グランド端子電極５２ａ及び電源端子電極５２ｂを総称して第３電極５２という。なお、上記半導体素子内部出力部の近傍とは、最も近くに存在する機能ブロックが半導体素子内部出力部である位置や、半導体内部出力部の外周に位置することを意味する。
ここで、第３電極５２は、ドライバ出力端子電極２５の近傍に設けられているとも表現することが可能である。さらに言い換えると第３電極５２は、半導体素子内部出力部３０の外周に設けられている。また、場合によっては、半導体素子内部出力部３０Ａと半導体素子内部出力部３０Ｂのブロック間に設けられることもある。ここで、第３電極５２は、複数設けられている方が望ましい。複数の第３電極５２は、それぞれ金属配線パターン５４により、グランド端子電極５２ａ間、あるいは電源端子電極５２ｂ間で共通接続される。第３電極５２が複数設けられる位置としては、半導体素子１２の中央部と、出力部３０のブロック間、及び半導体素子１２の表面の短辺に相当する側辺近傍等である。半導体素子１２の長手方向の左右においてそれぞれ設けられることも望ましい。
ここで、上記共通接続された金属配線パターン５４は、長手方向に直線的に配置されている部分を有する。また、グランド端子電極５２ａ間を共通接続した金属配線パターン５４と、電源端子電極５２ｂ間を共通接続した金属配線パターン５４は、半導体素子内部出力部３０を挟むように配置されている。言い換えるとグランド端子電極５２ａ間を共通接続した金属配線パターン５４と、電源端子電極５２ｂ間を共通接続した金属配線パターン５４との間に出力部３０が位置する。さらに、共通接続した金属配線パターン５４は、半導体素子内部グランド配線２８ａ及び半導体素子内部電源配線２８ｂの近傍に配置されている。なお、半導体素子内部グランド配線２８ａ及び半導体素子内部電源配線２８ｂも長手方向に延在して設けられている。
第１電極であるグランド端子電極１４ａ及び電源端子電極１４ｂは、半導体素子１２の上記第１の辺に沿って複数設けられている。言い換えると、長手方向において、上記第１の辺を２分割した左右にそれぞれグランド端子電極１４ａ及び電源端子電極１４ｂが設けられている。ここで、電源端子電極１４ｂは、グランド端子電極１４ａよりも中央寄りに配置されている。また、電源端子電極１４ｂと接続される金属配線パターン５４は、半導体素子１２の中央近傍を経由して、電源端子電極５２ｂ間を共通接続した金属配線パターン５４と接続されている。
更に、グランド端子電極１４ａとグランド端子電極５２ａは半導体素子内部グランド配線２８ａにより接続され、電源端子電極１４ｂと電源端子電極５２ｂは半導体素子内部電源配線２８ｂにより接続されている。
一方、絶縁性フィルム１８には、半導体素子１２が搭載された状態で、当該半導体素子１２のＡｕバンプ１６ａとグランド用半導体素子表面Ａｕバンプ５０ａとの間を電気的に接続すると共に、Ａｕバンプ１６ｂと電源用半導体素子表面Ａｕバンプ５０ｂとの間を電気的に接続する金属配線パターン５４が形成されている。従って、半導体素子１２が絶縁性フィルム１８に搭載された状態で、金属配線パターン５４の一部に設けられた第３接続ノード５４ａがグランド端子電極５２ａ又は電源端子電極５２ｂに電気的に接続される結果、グランド端子電極１４ａとグランド端子電極５２ａ、及び電源端子電極１４ｂと電源端子電極５２ｂが電気的に接続される。なお、一般に、金属配線パターン５４は、Ｃｕ（銅）等の比較的導電率の高い導電性物質により形成されるので、当該金属配線パターン５４による抵抗は半導体素子の内部に形成されるアルミに比べて非常に低い。
なお、本実施の形態に係る半導体装置１０Ａの製造は、一例として特許文献１に開示されている技術等、従来既知の技術により行うことができるため、ここでの説明は省略する。
このように、本実施の形態によれば、半導体素子１２の機能ブロック近傍に第３電極５２を配置し、基板である絶縁フィルム１８に設けられた入力側アウターリード２２と接続された金属配線パターン１９及び金属配線パターン５４を設け、金属配線パターン５４と第３電極５２を接続することにより機能ブロックに均一に電源を供給することが可能となる。特に、精度が求められる半導体素子内部出力部３０近傍に第３電極５２を配置し、第３電極５２と内部電源配線２８とを接続することにより、第１電極１４から内部電源配線２８を介して出力部３０へ電源を供給する経路と第３電極５２から内部電源配線２８を介して出力部３０へ電源を供給する経路とを確保することができ、内部電源配線２８の領域を減らしたとしても実質的に抵抗値を同等又は低減することが可能となる。よって内部電源配線２８の低減による半導体素子１２の面積を小さくすることと、半導体素子１２の性能の維持とを実現することが可能となる。また、実質的に内部電源配線２８の抵抗値の低減により発熱量を低減することができる。
また、このとき、半導体素子１２内の電源配線を削除することなく用いており、表示装置用ドライバとしての特性が変化することを抑制することができるため、当該特性の変化に対応するための各種調整が不要となる結果、効率的に設計することができる。
また、電源端子電極５２ｂに接続される金属配線パターン５４を、ドライバ出力端子電極２５の近傍及び半導体素子内部出力部３０の近傍まで配置したことで、より効果的に電源電圧の変動を抑制することを可能とする。半導体素子１２の左右においてそれぞれ上記構成を設け、さらに共通接続することで、より一層内部電源配線２８の抵抗値を下げることを可能とし、均一に電源を供給できる効果が増す。金属配線パターン５４を半導体素子１２の中央部を経由させることにより、本実施の形態を実現可能とする。さらに半導体素子内部出力部３０近傍に第３電極５２を設け、金属配線パターン５４で接続していることにより、特に発熱量が高い半導体素子内部出力部３０の熱を伝導する役割が期待できる。
なお、本実施の形態の構成を有する絶縁性フィルム１８を用いることで効率的な設計を可能とする。
［第２の実施の形態］
図３及び図４には、表示装置用ドライバとしてＣＯＦ法を適用して作製された、本実施の形態に係る半導体装置１０Ｂの構成が示されている。なお、図３は半導体装置１０Ｂの構成を示す平面図であり、図４（Ａ）は半導体装置１０Ｂのグランド配線に関する部分の構成を示す平面図であり、図４（Ｂ）は半導体装置１０Ｂの電源配線に関する部分の構成を示す平面図である。なお、図３及び図４における図１及び図２と同一の構成要素については図１及び図２と同一の符号を付して、その説明を省略する。
半導体装置１０Ｂには、当該半導体素子１２の上記第１の辺に沿って形成された信号入力用の電極である第１接続端子６２ａ及び第２接続端子６２ｂと、第１接続端子６２ａの表面上に設けられたＡｕ（金）バンプ６０ａ及び第２接続端子６２ｂの表面上に設けられたＡｕ（金）バンプ６０ｂとが備えられている。なお、第１接続端子６２ａ及び第２接続端子６２ｂは電源端子電極１４ｂの近傍に設けられている。
一方、絶縁性フィルム１８上の搭載領域には、信号入力用接続ノード５４ｂが形成されている。信号入力用接続ノード５４ｂは、上記第１の辺に沿って設けられている。
さらに絶縁性フィルム１８上には、信号入力用接続ノード５４ｂと入力用アウターリード２２を接続する金属配線パターン１９及び金属配線パターン５４が形成されている。なお、入力アウターリード２２、各金属配線パターン及び信号入力用接続ノード５４ｂは、必要に応じて一体形成されるものである。
ここで、Ａｕバンプ６０ａ及びＡｕバンプ６０ｂは、半導体素子１２の外周に沿って設けられた第１接続端子６２ａ上及び第２接続端子６２ｂ上に設けられており、半導体素子１２が絶縁性フィルム１８に搭載された状態において、金属配線パターン１９、金属配線パターン５４、及び当該金属配線パターン５４の一部に設けられた信号入力用接続ノード５４ｂを介して入力側アウターリード２２に電気的に接続される。このように、信号入力用接続ノード５４ｂは、半導体素子１２に設けられたＡｕバンプ６０ａ，６０ｂ及び当該Ａｕバンプが設けられた第１接続端子６２ａ及び第２接続端子６２ｂに電気的に接続されるものであるので、上記搭載領域に形成される。
なお、半導体素子１２では、各Ａｕバンプ６０ａ，６０ｂの下に設けられた第１接続端子６２ａ及び第２接続端子６２ｂと、半導体素子１２の内部回路とが、当該半導体素子１２の内部配線により電気的に接続されている。
また、半導体装置１０Ｂでは、半導体素子の長手方向中央部より左側に、信号入力用接続ノード５４ｂと入力用アウターリード２２を接続する金属配線パターン１９及び金属配線パターン５４（以下、「左側入力信号配線パターン」という。）、第１接続端子６２ａ、グランド端子電極５２ａ、及び電源端子電極５２ｂが配置されると共に、長手方向中央部より右側に、信号入力用接続ノード５４ｂと入力用アウターリード２２を接続する金属配線パターン１９及び金属配線パターン５４（以下、「右側入力信号配線パターン」という。）、第２接続端子６２ｂ、グランド端子電極５２ａ、及び電源端子電極５２ｂが配置されている。
ここで、絶縁性フィルム１８では、左側入力信号配線パターンと、入力アウターリード２２と長手方向左側のグランド端子電極１４ａ及び電源端子電極１４ｂとを接続する金属配線パターンは列を成して配置されると共に、左側入力信号配線パターンが、入力アウターリード２２と長手方向左側のグランド端子電極１４ａ及び電源端子電極１４ｂとを接続する金属配線パターンの外側（左側）に配置されている。また、右側入力信号配線パターンと、入力アウターリード２２と長手方向右側のグランド端子電極１４ａ及び電源端子電極１４ｂとを接続する金属配線パターンは列を成して配置されると共に、右側入力信号配線パターンが、入力アウターリード２２と長手方向右側のグランド端子電極１４ａ及び電源端子電極１４ｂとを接続する金属配線パターンの外側（右側）に配置されている。
また、第１接続端子６２ａ及び第２接続端子６２ｂは、共にグランド端子電極１４ａ及び電源端子電極１４ｂよりも上記第１の辺の中央部側に配置されており、左側入力信号配線パターンは、上記第１の辺から見て、長手方向左側のグランド端子電極１４ａ及び電源端子電極１４ｂよりも外側（左側）に配置されており、右側入力信号配線パターンは、上記第１の辺から見て、長手方向右側のグランド端子電極１４ａ及び電源端子電極１４ｂよりも外側（右側）に配置されている。
ここで、絶縁性フィルム１８では、長手方向左側のグランド端子電極１４ａとグランド端子電極５２ａとを接続する金属配線パターン（以下、「左側グランド配線パターン」という。）と、長手方向左側の電源端子電極１４ｂと電源端子電極５２ｂとを接続する金属配線パターン（以下、「左側電源配線パターン」という。）が、左側入力信号配線パターンを迂回するように配置される一方、長手方向右側のグランド端子電極１４ａとグランド端子電極５２ａとを接続する金属配線パターン（以下、「右側グランド配線パターン」という。）と、長手方向右側の電源端子電極１４ｂと電源端子電極５２ｂとを接続する金属配線パターン（以下、「右側電源配線パターン」という。）が、右側入力信号配線パターンを迂回するように配置されている。
また、絶縁性フィルム１８では、左側グランド配線パターン及び左側電源配線パターンによるインピーダンスと、右側グランド配線パターン及び右側電源配線パターンによるインピーダンスとが互いに等しくなるように調整されている。
なお、図３及び図４（Ｂ）に示されるように、左側電源配線パターンを構成する金属配線パターン１９と金属配線パターン５４、及び右側電源配線パターンを構成する金属配線パターン１９と金属配線パターン５４は、一部で一体形成されると共に、上記非搭載領域上を経由して電源端子電極５２ｂに接続されている。
このように、本実施の形態の構成をとることで、第１の実施の形態の効果に加えて、既存のドライバＩＣのピン配置と搭載パネル側のピン配置が異なる場合でも、基板の設計のみで対応することが可能となる。言い換えると、従来の半導体素子１２のレイアウト設計等にかかっていた時間に比較して、設計にかかる時間を格段に短くすることが可能となる。特に、左側グランド配線パターン及び左側電源配線パターンが第１接続端子６２ａ及び左側入力信号配線パターンを迂回し、右側グランド配線パターン及び右側電源配線パターンが第２接続端子６２ｂ及び右側入力信号配線パターンを迂回することで、グランド端子電極５２ａ及び電源端子電極５２ｂとの接続が可能となる。また、半導体素子１２の左右で、それぞれ左側グランド配線パターン及び左側電源配線パターンによるインピーダンスと、右側グランド配線パターン及び右側電源配線パターンによるインピーダンスを揃えたことで、左右で均一に電源供給することを可能とし、ピン間のばらつきを、より一層低減することを可能とする。
［第３の実施の形態］
図５及び図６には、表示装置用ドライバとしてＣＯＦ法を適用して作製された、本実施の形態に係る半導体装置１０Ｃの構成が示されている。なお、図５は半導体装置１０Ｃの構成を示す平面図であり、図６（Ａ）は半導体装置１０Ｃのグランド配線に関する部分の構成を示す平面図であり、図６（Ｂ）は半導体装置１０Ｃの電源配線に関する部分の構成を示す平面図である。なお、図５及び図６における図１及び図２と同一の構成要素については図１及び図２と同一の符号を付して、その説明を省略する。
本実施の形態に係る半導体装置１０Ｃでは、グランド端子電極１４ａ及び電源端子電極１４ｂが、上記第１の辺に沿って交互に配置されている。詳細に説明すると、グランド端子電極１４ａと電源端子電極１４ｂは、２つが隣り合って配置される。隣り合って配置されるグランド端子電極１４ａと電源端子電極１４ｂを一組の電源電極対１５とすると、第１の辺の中央部から左右にそれぞれ２組の電源電極対１５が配置される。一組のグランド端子電極１４ａと電源端子電極１４ｂは、グランド端子電極１４ａより電源端子電極１４ｂの方が第１の辺の中央部に近く配置されている。左右のそれぞれ２組の電源電極対１５間は、他の電極が形成されてもよい。例えば基準電圧が入力される電極等である。
ここで、本実施の形態に係る絶縁性フィルム１８では、グランド端子電極１４ａとグランド端子電極５２ａとを接続する金属配線パターンが半導体内部出力部３０の外周を囲うように配置されると共に、電源端子電極１４ｂと電源端子電極５２ｂとを接続する金属配線パターンが半導体内部出力部３０の外周を囲うように配置されている。詳細には、半導体素子１２の長手方向における左右において、金属配線パターンはそれぞれ３つの部分から構成される。例えば、半導体素子１２の左側部分を例に説明する。第２電極２５と第３電極５２間に形成され、第２電極２５近傍に長手方向に直線的に形成された金属配線パターン５４の第１部分３１と、半導体素子１２の長手方向において左側に配置された２組の電源電極対１５のうち、第１の辺の中央部１７寄りのグランド端子電極１４ａと半導体素子１２の中央部１７を経由して第１部分３１と接続される第２部分３２と、半導体素子１２の長手方向において左側に配置された２組の電源電極対１５のうち他方であるグランド端子電極１４ａが搭載領域から非搭載領域を経由して第１部分３１と接続される第３部分３３から金属配線パターンは構成される。前述の第１〜３部分を総合すると出力部３０の外周を囲うように配置されている。なお、半導体素子１２の右側部分も同様に３つの部分から構成され、左右それぞれの第１部分３１は共通接続されている。
このように、本実施の形態をとることで、半導体素子１２の左右においてそれぞれ２組の電源電極対を有するピン配置であっても、第１の実施の形態の効果を得ることを可能とする。また、グランド端子電極１４ａとグランド端子電極５２ａとを接続する金属配線パターンが半導体内部出力部３０の外周を囲うように配置されると共に、電源端子電極１４ｂと電源端子電極５２ｂとを接続する金属配線パターンが半導体内部出力部３０の外周を囲うように配置されているので、均一に電源供給することを可能とし、ピン間のばらつきを、より一層低減することを可能とする。
［第４の実施の形態］
図７には、表示装置用ドライバとしてＣＯＦ法を適用して作製された、本実施の形態に係る半導体装置１０Ｄの概略構成が示されている。なお、同図における図１と同一の構成要素には図１と同一の符号を付して、その説明を省略する。
同図に示されるように、本実施の形態に係る半導体装置１０Ｄは、半導体素子１２の長手方向の略中央部に電圧生成部９０が設けられている。
この電圧生成部９０は、入力側アウターリード２２と、抵抗ラダー用接続パターン２１及び金属パターン５４とを介して印加された基準電圧間を抵抗ラダーによって分圧することにより、複数の階調電圧を生成するものである。
ここで、本実施の形態に係る半導体装置１０Ｄでは、半導体素子１２の周辺部に抵抗ラダー用の端子電極を設けることなく、抵抗ラダーの近傍に端子電極を設ける一方、絶縁性フィルム１８に対し、当該端子電極と入力側アウターリード２２とを、抵抗ラダー用接続パターン２１及び金属パターン５４を介して直接接続している。このため、半導体素子１２の周辺部に抵抗ラダー用の端子電極を設ける場合に比較して、半導体素子１２を小型化することができる。
なお、同図におけるデコーダ３１Ａ〜３１Ｄは、各々半導体素子内部出力部３０Ａ〜半導体素子内部出力部３０Ｄの何れか１つと１対１で対応し、電圧生成部９０によって生成された階調電圧を用いて、対応する半導体素子内部出力部で適用する信号を生成するものである。
図８には、電圧生成部９０の詳細構成が示されている。なお、同図における図１と同一の構成要素には図１と同一の符号を付して、その説明を省略する。
同図に示されるように、電圧生成部９０には、各々予め定められた位置に配置された４つの抵抗器８０ａ，８０ｂ，８０ｃ，８０ｄが直列接続されて構成され、当該半導体素子１２から表示装置に対して出力する出力電圧の基準となる階調電圧を生成する抵抗ラダー８０が備えられている。
ここで、電圧生成部９０には、抵抗ラダー８０の近傍に形成された５つの抵抗ラダー用電極８２ａ，８２ｂ，８２ｃ，８２ｄ，８２ｅが備えられている。また、電圧生成部９０には、抵抗ラダー用電極８２ａ及び抵抗ラダー用電極８２ｅと抵抗ラダー８０の上記直列接続の端部とを接続する半導体素子内部配線８６と、抵抗ラダー用電極８２ｂ〜８２ｄと抵抗ラダー８０の上記直列接続の中間接続部とを接続する半導体素子内部配線８８とが備えられている。なお、抵抗ラダー用電極８２ａの表面上にはＡｕ（金）バンプ８４ａが、抵抗ラダー用電極８２ｂの表面上にはＡｕバンプ８４ｂが、抵抗ラダー用電極８２ｃの表面上にはＡｕバンプ８４ｃが、抵抗ラダー用電極８２ｄの表面上にはＡｕバンプ８４ｄが、抵抗ラダー用電極８２ｅの表面上にはＡｕバンプ８４ｅが、各々設けられている。
一方、絶縁性フィルム１８には、上記搭載領域に形成され、対応する抵抗ラダー用電極８２ａ，８２ｂ，８２ｃ，８２ｄ，８２ｅに接続される抵抗ラダー用接続ノード２１ａと、上記非搭載領域から上記搭載領域にわたって形成され、入力側アウターリード２２と抵抗ラダー用接続ノード２１ａとを接続する抵抗ラダー用接続パターン２１及び金属配線パターン５４とが備えられている。
半導体装置１０Ｄでは、入力側アウターリード２２より信号を入力し、半導体素子１２内において所定の変換を施した後、出力側アウターリード２４より変換後の信号を出力する。なお、図８では、錯綜を回避するために、半導体素子１２の内部回路については抵抗ラダー８０のみを図示し、その他の内部回路（例えば、ロジック部、レベル変換部、ラッチ部、ＤＡ変換部、階調電圧生成部等の図示は省略している。
このように、本実施の形態によれば、Ａｕバンプ８４ａ〜８４ｅ、及びその下に各々設けられる抵抗ラダー用電極８２ａ〜８２ｅを、各々に接続される抵抗ラダー８０の近傍に配置し、入力側アウターリード２２とＡｕバンプ８４ａ〜８４ｅの接続状態を変化させないように半導体素子上金属配線パターン５４を回り込むように配線しているので、抵抗ラダー８０とＡｕバンプ８４ａ〜８４ｅの物理的距離を縮め、半導体素子内部配線８６及び半導体素子内部配線８８のインピーダンスを低下させることができる結果、半導体素子内部配線８６及び半導体素子内部配線８８の配線領域を縮小することができる。要するに、半導体素子１２の面積を小さくすることができる。言い換えれば、半導体素子内部出力部３０より出力される電圧の基となる電圧を生成する電圧生成部９０に入力される基準電圧を、より変動のない形で供給することを可能とし、更には、半導体素子内部の配線領域の縮小に寄与することで、半導体素子の面積を縮小することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施の形態に多様な変更または改良を加えることができ、当該変更または改良を加えた形態も本発明の技術的範囲に含まれる。
また、上記の実施の形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施の形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。前述した実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組み合わせにより種々の発明を抽出できる。実施の形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
例えば、上記第４の実施の形態では、本発明の半導体装置の一例として図８に示される半導体装置１０Ｄを適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、図９に示される半導体装置１０Ｅや、図１０に示される半導体装置１０Ｆを適用することもできる。図１０では、図８や図９とは異なって、基準電圧入力電極８３が設けられている。望ましくは設けられない方が、基準電圧入力電極８３を設けるための領域を確保する必要がなく、面積が少なくすむが、必要に応じて設けることを排除するものではないことを説明する図でもある。なお、図９及び図１０では、図８に示されるものと同一の役割を有するものには図８と同一の符号を付している。これらの場合にも、上記第４の実施の形態と同様の効果を奏することができる。
また、上記第１の実施の形態〜第４の実施の形態は、組み合わせて適用することができることは言うまでもない。
図１１には、上記第３の実施の形態と上記第４の実施の形態を組み合わせた場合の半導体装置の構成例が示されている。図１１では、テープ基板を図示していないが、図上に記載された配線はすべてテープ基板上に形成されているものである。
同図に示されるように、この構成例では、電圧生成部９０として、電圧生成部９０Ａ及び電圧生成部９０Ｂの２つが設けられている。電圧生成部９０の詳細は図８〜１０に示された内容である。電圧生成部９０Ａと電圧生成部９０Ｂとの間の領域９２は、出力部３０や電圧生成部９０を除く他の機能ブロックが配置される領域である。
ここで、半導体素子内部出力部３０Ａ〜ＤはそれぞれＰチャネルＭＯＳ−ＦＥＴにより構成されたＰデコーダとＮチャネルＭＯＳ−ＦＥＴにより構成されたＮデコーダのいずれかで選択された階調電圧を出力する。そして、電圧生成部９０Ａは上記ＰチャネルＭＯＳ−ＦＥＴにより構成されたデコーダに入力する階調電圧を生成するものとされており、電圧生成部９０Ｂは上記ＰチャネルＭＯＳ−ＦＥＴにより構成されたデコーダに入力する階調電圧を生成するものとされている。
一般に、８ビット（２５６階調）の表示が可能なドライバであれば、電圧生成部９０Ａ及び電圧生成部９０Ｂで、それぞれ２５６階調分の電圧が生成されており、各々に基準電圧が９個或いは１１個程度供給される。
また、この半導体素子１２には、第１の辺に沿って、出力用電極形成領域９８Ａ、入力用電極形成領域９８Ｂ、及び入力用電極非形成領域９８Ｃの３つの領域が設けられている。入力用電極非形成領域９８Ｃは、入力用電極形成領域９８Ｂ間に設けられるものである。特に入力用電極形成領域９８Ｂに設けられた第１電極（グランド端子電極又は電源端子電極）間に入力用電極非形成領域９８Ｃは設けられる。この場合、入力用電極非形成領域９８Ｃに対応する基板上の領域を介して、入力側アウターリードと抵抗ラダー用電極８２とを、金属配線パターン５４（ＶＧＭＡ）で接続することになる。
また、図１１に示す金属配線パターン５４は特徴的な形状をしている。特に電源端子電極１４ａと電源端子電極５２とを接続する金属配線パターン５４（Ｖｄｄ）について以下にその構造を説明する。金属配線パターン５４（Ｖｄｄ）は、出力部３０の近傍に配置された電源端子電極５２それぞれを共通接続する共通接続部９４と、電源端子電極１４ａと共通接続部９４とを接続し、内部電源配線のインピーダンスを調整するインピーダンス調整部９６とから構成される。インピーダンス調整部９６は、共通接続部９４との接続を最短距離で結ばず、半導体素子１２の角部から最も近い電源端子電極５２aに近づくように共通接続部９４と接続される。言い換えると、出力部３０のうち半導体素子１２の長手方向における端部の出力部３０Ｄ（又は半導体素子１２の左側の場合出力部３０Ａ）に近づくように共通接続部９４と接続される。本構成をとることにより、出力部３０Ｃと出力部３０Ｄとの電源の均一性をさらに高く保つことが可能となる。
なお、第１の実施の形態と第４の実施の形態を、同図に示されるように組み合わせた場合には、半導体素子１２の左右にそれぞれ配置された２個の電源電極対のいずれか一方を使用して第１の実施の形態に相当する配線パターン５４を配置することで実現が可能である。
同様に、上記第１の実施の形態〜第３の実施の形態の複数を組み合わせて適用することもできる。これらの場合、組み合わせた実施の形態によって奏することのできる全ての効果を得ることができる。
また、上記各実施の形態における各種Ａｕバンプの数は一例であり、他の数とすることができることも言うまでもない。この場合も、上記各実施の形態と同様の効果を奏することができる。
また、上記各実施の形態では、対象とする表示装置を特に限定しなかったが、当該表示装置として、液晶ディスプレイ装置、プラズマ・ディスプレイ装置、有機ＥＬディスプレイ装置等の各種ディスプレイ装置に適用することができる。
また、上記各実施の形態では、バンプの材質としてＡｕを適用した場合について説明したが、他の金属を適用することができることも言うまでもない。
また、上記第１〜第３の実施の形態では、半導体素子内部出力部を半導体素子内部出力部３０Ａ〜３０Ｄの４つのブロックに分けた場合について説明したが、本発明はこれに限定されるものではなく、他の数のブロックに分ける形態とすることができることも言うまでもない。この場合も、上記各実施の形態と同様の効果を奏することができる。
また、上記第４の実施の形態では、抵抗ラダーを４つのブロックに分けた場合について説明したが、本発明はこれに限定されるものではなく、他の数のブロックに分ける形態とすることができることも言うまでもない。この場合も、上記第４の実施の形態と同様の効果を奏することができる。
第１の実施の形態に係る半導体装置の全体構成を示す平面図である。 （Ａ）は第１の実施の形態に係る半導体装置のグランド配線に関する部分の構成を示す平面図であり、（Ｂ）は第１の実施の形態に係る半導体装置の電源配線に関する部分の構成を示す平面図である。 第２の実施の形態に係る半導体装置の全体構成を示す平面図である。 （Ａ）は第２の実施の形態に係る半導体装置のグランド配線に関する部分の構成を示す平面図であり、（Ｂ）は第２の実施の形態に係る半導体装置の電源配線に関する部分の構成を示す平面図である。 第３の実施の形態に係る半導体装置の全体構成を示す平面図である。 （Ａ）は第３の実施の形態に係る半導体装置のグランド配線に関する部分の構成を示す平面図であり、（Ｂ）は第３の実施の形態に係る半導体装置の電源配線に関する部分の構成を示す平面図である。 第４の実施の形態に係る半導体装置の概略構成を示す平面図である。 第４の実施の形態に係る半導体装置の詳細構成を示す平面図である。 第４の実施の形態に係る半導体装置の変形例を示す平面図である。 第４の実施の形態に係る半導体装置の変形例を示す平面図である。 実施の形態に係る半導体装置の複数を組み合わせた場合の構成例を示す平面図である。
符号の説明
１０Ａ〜１０Ｇ 半導体装置
１２ 半導体素子
１４ａ グランド端子電極（第１電極，第１グランド電極）
１４ｂ 電源端子電極（第１電極，第１電源電極）
１６ａ Ａｕバンプ
１６ｂ Ａｕバンプ
１８ 絶縁性フィルム（基板）
１９ 金属配線パターン（第１配線パターン）
１９ａ 第１接続ノード
２０ 金属配線パターン（第２接続パターン）
２０ａ 第２接続ノード
２１ 抵抗ラダー用接続パターン
２１ａ 抵抗ラダー用接続ノード
２２ 入力側アウターリード（外部入力端子）
２４ 出力側アウターリード（外部出力端子）
２５ ドライバ出力端子電極（第２電極）
２６ Ａｕバンプ
２８ａ 半導体素子内部グランド配線（グランド配線）
２８ｂ 半導体素子内部電源配線（電源配線）
３０Ａ〜３０Ｄ 半導体素子内部出力部（出力部）
５０ａ グランド用半導体素子表面Ａｕバンプ
５０ｂ 電源用半導体素子表面Ａｕバンプ
５２ａ グランド端子電極（第３電極，第２グランド電極）
５２ｂ 電源端子電極（第３電極，第２電源電極）
５４ 金属配線パターン（第３配線パターン，入力信号配線パターン）
５４ａ 第３接続ノード
５４ｂ 信号入力用接続ノード（信号入力ノード）
６２ａ 第１接続端子（信号入力電極）
６２ｂ 第２接続端子（信号入力電極）
８０ 抵抗ラダー
８０ａ〜８０ｄ 抵抗器
８２ａ〜８２ｅ 抵抗ラダー用電極
８４ａ〜８４ｅ Ａｕバンプ
８６ 半導体素子内部配線（端部用接続配線）
８８ 半導体素子内部配線（中間部用接続配線）

Claims (35)

  1. 外部入力端子及び外部出力端子と、前記外部入力端子と前記外部出力端子の各々に接続された複数の配線パターンが形成された基板上に矩形の半導体素子を搭載する半導体装置であって、
    前記半導体素子は、
    表面の第１の辺に沿って形成された複数の第１電極と、
    前記表面の前記第１の辺に対向する辺に沿って形成された複数の第２電極と、
    機能ブロック近傍に形成された複数の第３電極と、
    前記第１電極と前記第３電極とを接続する内部配線と、
    を備え、
    前記基板は、
    前記外部入力端子と前記第１電極とを接続する第１配線パターンと、
    前記外部出力端子と前記第２電極とを接続する第２配線パターンと、
    前記第１電極と前記第３電極とを接続する第３配線パターンと、
    を備えたことを特徴とする半導体装置。
  2. 前記半導体素子は、表示装置を駆動するドライバＩＣである
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記基板は、テープ基板である
    ことを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記複数の第１電極は、第１電源電極と第１グランド電極とから構成され、
    前記複数の第３電極は、第２電源電極と第２グランド電極とから構成され、
    前記機能ブロックは、オペアンプが形成される出力部である
    ことを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
  5. 前記第２電源電極と前記第２グランド電極は、前記出力部の外周に形成される
    ことを特徴とする請求項４に記載の半導体装置。
  6. 前記第２電源電極と前記第２グランド電極は、前記出力部と前記第２電極間に形成される
    ことを特徴とする請求項４又は請求項５に記載の半導体装置。
  7. 前記第２電源電極および／または前記第２グランド電極は、複数で構成され、
    それぞれの該第２電源電極間および／またはそれぞれの該第２グランド電極間は、前記第３配線パターンで接続されている
    ことを特徴とする請求項４〜請求項６の何れか１項に記載の半導体装置。
  8. 前記第２電源電極間および／または前記第２グランド電極間を接続する前記第３配線パターンは、前記半導体素子の長手方向に直線的に配置されている
    ことを特徴とする請求項７に記載の半導体装置。
  9. 前記第２電源電極間を接続する前記第３配線パターンと前記第２グランド電極間を接続する前記第３配線パターンは、前記出力部を挟んで配置されている
    ことを特徴とする請求項７又は請求項８に記載の半導体装置。
  10. 前記内部配線は、前記半導体素子の長手方向に延在する内部電源配線および内部グランド配線とから構成され、
    前記第２電源電極間を接続する前記第３配線パターンと前記第２グランド電極間を接続する前記第３配線パターンは、前記内部電源配線と前記内部グランド配線が形成される領域を避けて配置されている
    ことを特徴とする請求項７〜請求項９の何れか１項に記載の半導体装置。
  11. 前記第１の辺に沿って配置された前記第１電源電極と前記第１グランド電極のうち、前記第１の辺の中央部側に配置された一方の電極と接続される前記第３配線パターンは、前記半導体素子の中央部を経由して前記第３電極と接続される
    ことを特徴とする請求項４に記載の半導体装置。
  12. 前記半導体素子は、前記第１電極近傍であって、前記第１の辺に沿って形成された信号入力電極を更に有し、
    前記基板は、前記信号入力電極と前記外部入力端子とを接続する入力信号配線パターンを更に有し、
    前記第１配線パターンと前記入力信号配線パターンとは、列を成して配置されると共に、前記第１配線パターンの外側に前記入力信号配線パターンが配置され、
    前記信号入力電極は、前記第１電極よりも前記第１の辺の中央部側に配置され、
    前記入力信号配線パターンは、前記第１の辺から見て前記第１電極よりも外側を経由して前記信号入力電極と接続され、
    前記第３配線パターンは、前記入力信号配線パターンを迂回して前記第３電極と接続される
    ことを特徴とする請求項１または請求項４に記載の半導体装置。
  13. 前記半導体素子の長手方向の左右において、それぞれ前記入力信号配線パターン、前記信号入力電極、前記第１電極、および前記第３配線パターンが配置されている
    ことを特徴とする請求項１２に記載の半導体装置。
  14. 前記左右に配置された前記第３配線パターンは、互いのインピーダンスが等しくなるように調整されている
    ことを特徴とする請求項１３に記載の半導体装置。
  15. 前記第１配線パターンと前記第３配線パターンは、一部で一体形成されている
    ことを特徴とする請求項１２に記載の半導体装置。
  16. 前記基板は、前記半導体素子が搭載される搭載領域と、当該搭載領域外周に規定される非搭載領域とを有し、
    前記第３配線パターンが前記非搭載領域上を経由して前記第３電極と接続される
    ことを特徴とする請求項１２に記載の半導体装置。
  17. 前記複数の第１電極は、第１電源電極と第１グランド電極とから構成されると共に、前記第１電源電極と前記第１グランド電極の何れか一方が少なくとも複数で構成され、かつ前記第１電源電極と前記第１グランド電極が交互に配置され、
    前記第３配線パターンは、前記複数で構成された一方の電極と前記第３電極とを接続すると共に、前記機能ブロック外周を囲うように配置される
    ことを特徴とする請求項１または請求項４に記載の半導体装置。
  18. 前記半導体素子の長手方向の左右において、それぞれ前記第１電極、および前記第３配線パターンが配置されている
    ことを特徴とする請求項１７に記載の半導体装置。
  19. 前記左右の第３配線パターンは、共通接続されている
    ことを特徴とする請求項１８に記載の半導体装置。
  20. 前記第１の辺には、該第１の辺に沿って前記第１電極が複数隣り合って形成される入力電極形成領域と前記入力電極形成領域を挟む出力電極形成領域とを有し、
    前記出力電極形成領域には、前記第２電極が該第１の辺に沿って形成され、
    前記第２電極は、前記外部出力端子と前記第２配線パターンを介して接続される
    ことを特徴とする請求項１、請求項４、請求項１２、及び請求項１７の何れか１項に記載の半導体装置。
  21. 半導体素子を搭載する矩形の搭載領域と、前記搭載領域外周に規定される非搭載領域とを備える基板であって、
    前記非搭載領域に設けられた外部入力端子と、
    前記非搭載領域に設けられた外部出力端子と、
    前記搭載領域の第１の辺に沿って設けられた第１接続ノードと、
    前記搭載領域の第１の辺に対向する辺に沿って設けられた第２接続ノードと、
    前記搭載領域であって、前記第１接続ノード及び前記第２接続ノードよりも内側に設けられた第３接続ノードと、
    前記外部入力端子と前記第１接続ノードを接続する第１配線パターンと、
    前記外部出力端子と前記第２接続ノードを接続する第２配線パターンと、
    前記第１接続ノードと前記第３接続ノードを接続する第３配線パターンと、
    を備えたことを特徴とする基板。
  22. 前記第１配線パターンと前記第３配線パターンは、一体形成されている
    ことを特徴とする請求項２１に記載の基板。
  23. テープ基板であって、表示装置を駆動する半導体素子搭載用である
    ことを特徴とする請求項２２に記載の基板。
  24. 前記第３接続ノードは、前記第２接続ノード近傍に設けられている
    ことを特徴とする請求項２３に記載の基板。
  25. 前記第１接続ノードは、第１電源ノードと第１グランドノードから構成され、
    前記第３接続ノードは、複数の第２電源ノードと複数の第２グランドノードから構成され、
    前記第２電源ノードのそれぞれを接続する前記第３配線パターンは、前記搭載領域長手方向において直線状に構成され、
    前記第２グランドノードのそれぞれを接続する前記第３配線パターンは、前記搭載領域長手方向において直線状に構成される
    ことを特徴とする請求項２４に記載の基板。
  26. 前記第１電源ノードと前記第３接続ノードとの接続は、前記搭載領域上の中央を経由した前記第３配線パターンにより接続される
    ことを特徴とする請求項２５に記載の基板。
  27. 前記搭載領域の長手方向において、前記第１電源ノードは前記第１グランドノードより中央部側に配置されている
    ことを特徴とする請求項２５に記載の基板。
  28. 前記搭載領域上であって、前記第１接続ノード近傍かつ前記第１の辺に沿って配置された信号入力ノードと、
    前記信号入力ノードと前記外部入力端子とを接続する入力信号配線パターンと、を更に有し、
    前記第１配線パターンと前記入力信号配線パターンとは、列を成して配置されると共に、前記第１配線パターンの外側に前記入力信号配線パターンが配置され、
    前記信号入力ノードは、前記第１接続ノードよりも前記第１の辺の中央部側に配置され、
    前記入力信号配線パターンは、前記第１の辺から見て前記第１電極よりも外側を経由して前記信号入力ノードと接続され、
    前記第３配線パターンは、前記入力信号配線パターンを迂回して前記第３接続ノードと接続される
    ことを特徴とする請求項２４に記載の基板。
  29. 前記搭載領域の長手方向の左右において、それぞれ前記入力信号配線パターン、前記信号入力ノード、前記第１接続ノード、および前記第３配線パターンが配置されている
    ことを特徴とする請求項２８に記載の基板。
  30. 前記左右に配置された前記第３配線パターンは、互いのインピーダンスが等しくなるように調整されている
    ことを特徴とする請求項２９に記載の基板。
  31. 前記第１配線パターンと前記第３配線パターンは、一部で一体形成されている
    ことを特徴とする請求項２８に記載の基板。
  32. 前記第３配線パターンが前記非搭載領域上を経由して前記第３接続ノードと接続される
    ことを特徴とする請求項２８に記載の基板。
  33. 前記第１接続ノードは、第１電源ノードと第１グランドノードから構成されると共に、前記第１電源ノードと前記第１グランドノードのいずれか一方が少なくとも複数で構成され、かつ前記第１電源ノードと前記第１グランドノードが交互に配置され、
    前記第３配線パターンは、前記複数で構成された一方のノードと前記第３接続ノードとを接続すると共に、前記一方のノードのそれぞれが、前記第２接続ノード近傍で共通接続されている
    ことを特徴とする請求項２４に記載の基板。
  34. 前記搭載領域の長手方向の左右において、それぞれ前記第１接続ノード、および前記第３配線パターンが配置されている
    ことを特徴とする請求項３３に記載の基板。
  35. 前記左右の第３配線パターンは、共通接続されている
    ことを特徴とする請求項３４に記載の基板。
JP2007226812A 2007-08-31 2007-08-31 半導体装置 Active JP4540697B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007226812A JP4540697B2 (ja) 2007-08-31 2007-08-31 半導体装置
US12/049,417 US8154132B2 (en) 2007-08-31 2008-03-17 Semiconductor device comprising internal and external wiring
CN2008100877130A CN101378041B (zh) 2007-08-31 2008-03-24 半导体器件以及基板
KR1020080026759A KR101443179B1 (ko) 2007-08-31 2008-03-24 반도체장치 및 기판
TW097118536A TWI466246B (zh) 2007-08-31 2008-05-20 半導體裝置以及基板
US13/404,243 US8698314B2 (en) 2007-08-31 2012-02-24 Semiconductor wiring patterns
US14/186,013 US9171802B2 (en) 2007-08-31 2014-02-21 Semiconductor wiring patterns
US14/863,756 US9502352B2 (en) 2007-08-31 2015-09-24 Semiconductor wiring patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007226812A JP4540697B2 (ja) 2007-08-31 2007-08-31 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010108477A Division JP5554137B2 (ja) 2010-05-10 2010-05-10 テープ基板

Publications (2)

Publication Number Publication Date
JP2009059957A true JP2009059957A (ja) 2009-03-19
JP4540697B2 JP4540697B2 (ja) 2010-09-08

Family

ID=40406140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007226812A Active JP4540697B2 (ja) 2007-08-31 2007-08-31 半導体装置

Country Status (5)

Country Link
US (4) US8154132B2 (ja)
JP (1) JP4540697B2 (ja)
KR (1) KR101443179B1 (ja)
CN (1) CN101378041B (ja)
TW (1) TWI466246B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007292B2 (en) 2011-03-31 2015-04-14 Lapis Semiconductor Co., Ltd. Driver circuit and driver cell generating drive signal for display panel
JP2015150844A (ja) * 2014-02-18 2015-08-24 セイコーエプソン株式会社 液体吐出ヘッド及び液体吐出装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294423A (ja) * 2007-04-24 2008-12-04 Nec Electronics Corp 半導体装置
JP4540697B2 (ja) * 2007-08-31 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4472737B2 (ja) * 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板
US10189401B2 (en) * 2016-02-09 2019-01-29 Ford Global Technologies, Llc Vehicle light strip with optical element
CN111240114B (zh) * 2020-03-16 2021-06-01 深圳市华星光电半导体显示技术有限公司 阵列基板及液晶显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124537A (ja) * 2000-10-17 2002-04-26 Casio Comput Co Ltd 半導体チップの接合構造およびその構造を備えた表示装置
JP2002244580A (ja) * 2001-02-13 2002-08-30 Sharp Corp 表示素子駆動装置およびそれを用いた表示装置
JP2006080167A (ja) * 2004-09-07 2006-03-23 Sharp Corp 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
JP2518569B2 (ja) * 1991-09-19 1996-07-24 三菱電機株式会社 半導体装置
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
JPH0722469A (ja) 1993-07-05 1995-01-24 Mitsubishi Electric Corp Ｔａｂ用テープキャリア
US5854627A (en) 1994-11-11 1998-12-29 Hitachi, Ltd. TFT liquid crystal display device having a grayscale voltage generation circuit comprising the lowest power consumption resistive strings
JPH09237962A (ja) * 1995-12-28 1997-09-09 Sanyo Electric Co Ltd 電子回路装置
JP3577913B2 (ja) * 1997-02-27 2004-10-20 セイコーエプソン株式会社 半導体装置、およびこれを具備する電子機器
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
JP2001176911A (ja) * 1999-12-21 2001-06-29 Hitachi Ltd 半導体装置の製造方法
JP3661650B2 (ja) 2002-02-08 2005-06-15 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路及び表示装置
DE60327120D1 (de) 2002-02-25 2009-05-20 Nec Corp Differentialschaltung, Verstärkerschaltung, Treiberschaltung und Anzeigevorrichtung mit diesen Schaltungen
JP4271435B2 (ja) 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
JP4233967B2 (ja) 2003-09-30 2009-03-04 シャープ株式会社 表示パネル駆動装置および表示装置
JP2005338421A (ja) 2004-05-27 2005-12-08 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR100618898B1 (ko) * 2005-05-24 2006-09-01 삼성전자주식회사 리드 본딩시 크랙을 방지하는 테이프 패키지
JP4806313B2 (ja) 2006-08-18 2011-11-02 Ｎｅｃ液晶テクノロジー株式会社 テープキャリア、液晶表示装置用テープキャリア、及び液晶表示装置
JP4540697B2 (ja) * 2007-08-31 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4472737B2 (ja) * 2007-08-31 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置、半導体素子及び基板
JP4588748B2 (ja) * 2007-09-25 2010-12-01 Ｏｋｉセミコンダクタ株式会社 Ｃｏｆパッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124537A (ja) * 2000-10-17 2002-04-26 Casio Comput Co Ltd 半導体チップの接合構造およびその構造を備えた表示装置
JP2002244580A (ja) * 2001-02-13 2002-08-30 Sharp Corp 表示素子駆動装置およびそれを用いた表示装置
JP2006080167A (ja) * 2004-09-07 2006-03-23 Sharp Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007292B2 (en) 2011-03-31 2015-04-14 Lapis Semiconductor Co., Ltd. Driver circuit and driver cell generating drive signal for display panel
JP2015150844A (ja) * 2014-02-18 2015-08-24 セイコーエプソン株式会社 液体吐出ヘッド及び液体吐出装置

Also Published As

Publication number Publication date
US8154132B2 (en) 2012-04-10
KR20090023022A (ko) 2009-03-04
US9171802B2 (en) 2015-10-27
US9502352B2 (en) 2016-11-22
TWI466246B (zh) 2014-12-21
US20120146233A1 (en) 2012-06-14
KR101443179B1 (ko) 2014-09-19
CN101378041B (zh) 2012-09-19
CN101378041A (zh) 2009-03-04
US20160013132A1 (en) 2016-01-14
US20090057886A1 (en) 2009-03-05
TW200910554A (en) 2009-03-01
US8698314B2 (en) 2014-04-15
JP4540697B2 (ja) 2010-09-08
US20140167277A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
JP4472737B2 (ja) 半導体装置、半導体素子及び基板
JP4540697B2 (ja) 半導体装置
US7251010B2 (en) Semiconductor chip and display device using the same
JP4588748B2 (ja) Ｃｏｆパッケージ
JP2008003591A (ja) バイパスキャパシタが集積された表示基板、それを具備した表示装置及びバイパスキャパシタの製造方法
JP2010258101A (ja) 半導体装置及びそれを用いた表示装置のデータドライバ
JP5270497B2 (ja) 半導体装置およびその電力供給方法
JP5554137B2 (ja) テープ基板
JP6018660B2 (ja) 半導体装置
JP5139407B2 (ja) 半導体装置
JP5711198B2 (ja) 半導体装置
US20100194730A1 (en) Display driving semiconductor device
JP2005327903A (ja) 半導体装置
JP5253450B2 (ja) Ｃｏｆパッケージ
JP5117817B2 (ja) マルチレベル電圧発生器、データドライバ、及び液晶表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081224

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100622

R150 Certificate of patent or registration of utility model

Ref document number: 4540697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350