JPH06104373A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06104373A JPH06104373A JP4252490A JP25249092A JPH06104373A JP H06104373 A JPH06104373 A JP H06104373A JP 4252490 A JP4252490 A JP 4252490A JP 25249092 A JP25249092 A JP 25249092A JP H06104373 A JPH06104373 A JP H06104373A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- circuit element
- lead frame
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
(57)【要約】
【目的】 半導体回路素子外のリードフレーム上に外部
から与えられた電源電圧を変化させる機能を備えた半導
体装置を提供する。 【構成】 リードフレーム５，６を抵抗素子１１（抵抗
値Ｒ1）を介して接続し、リードフレーム６，５’とを
抵抗素子１２（抵抗値Ｒ2）を介してそれぞれ接続し
た。半導体装置に与えられた高電位の電源ＶDDはリード
フレーム５に、低電位の電源ＶSSはリードフレーム５’
にそれぞれ与えられ、ボンディングワイヤー３を介して
ボンディングパッド８に与えられる。 【効果】 半導体回路素子内に電圧降下回路を備える必
要がなくなり、そのために半導体素子回路の面積が増大
することがない。
から与えられた電源電圧を変化させる機能を備えた半導
体装置を提供する。 【構成】 リードフレーム５，６を抵抗素子１１（抵抗
値Ｒ1）を介して接続し、リードフレーム６，５’とを
抵抗素子１２（抵抗値Ｒ2）を介してそれぞれ接続し
た。半導体装置に与えられた高電位の電源ＶDDはリード
フレーム５に、低電位の電源ＶSSはリードフレーム５’
にそれぞれ与えられ、ボンディングワイヤー３を介して
ボンディングパッド８に与えられる。 【効果】 半導体回路素子内に電圧降下回路を備える必
要がなくなり、そのために半導体素子回路の面積が増大
することがない。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に外部より
供給される高電位の電源と低電位の電源との電位差（以
下単に電源電圧という）を変化させたものを内部の半導
体回路素子の電源電圧として利用する半導体装置に関す
るものである。
供給される高電位の電源と低電位の電源との電位差（以
下単に電源電圧という）を変化させたものを内部の半導
体回路素子の電源電圧として利用する半導体装置に関す
るものである。
【０００２】
【従来の技術】近年、半導体回路素子のプロセスの微細
化が進み、半導体回路素子のトランジスタサイズも細か
くなってきた。さまざまな半導体装置を組み合わせてシ
ステムを構築していくにあたり、半導体装置に与えられ
る電源電圧は従来通りの電源電圧を与えるように設計さ
れることが多い。使用電圧が変わらなければ、プロセス
微細化が進んだ半導体回路素子内部の電界は増大し、信
頼性に対する劣化ストレスとしては厳しいものとなって
いる。
化が進み、半導体回路素子のトランジスタサイズも細か
くなってきた。さまざまな半導体装置を組み合わせてシ
ステムを構築していくにあたり、半導体装置に与えられ
る電源電圧は従来通りの電源電圧を与えるように設計さ
れることが多い。使用電圧が変わらなければ、プロセス
微細化が進んだ半導体回路素子内部の電界は増大し、信
頼性に対する劣化ストレスとしては厳しいものとなって
いる。
【０００３】そのため、半導体回路素子のプロセス微細
化が進んだ半導体装置は半導体回路素子内部に電圧降下
回路を備え、その回路により発生させた電圧を半導体回
路素子内の回路を動作させる電源電圧として用いるよう
設計されている。
化が進んだ半導体装置は半導体回路素子内部に電圧降下
回路を備え、その回路により発生させた電圧を半導体回
路素子内の回路を動作させる電源電圧として用いるよう
設計されている。
【０００４】以下に従来の半導体装置について説明す
る。図３は従来の半導体装置の内部図の一部である。
る。図３は従来の半導体装置の内部図の一部である。
【０００５】図３において、１は半導体回路素子、２は
半導体回路素子内部の電圧降下回路部分、３、４はボン
ディングワイヤー、５、６はリードフレーム、７、８は
ボンディングパッドである。
半導体回路素子内部の電圧降下回路部分、３、４はボン
ディングワイヤー、５、６はリードフレーム、７、８は
ボンディングパッドである。
【０００６】半導体装置に与えられた高電位の電源
ＶDD，低電位の電源ＶSSはリードフレーム５、６からボ
ンディングワイヤー３、４がボンディングパッド７、８
を介して半導体回路素子内部の電圧降下回路２に供給さ
れ、その回路により発生された電圧ＶDDおよびＶSSは、
半導体回路素子の内部配線により、半導体回路素子内の
回路に供給される。
ＶDD，低電位の電源ＶSSはリードフレーム５、６からボ
ンディングワイヤー３、４がボンディングパッド７、８
を介して半導体回路素子内部の電圧降下回路２に供給さ
れ、その回路により発生された電圧ＶDDおよびＶSSは、
半導体回路素子の内部配線により、半導体回路素子内の
回路に供給される。
【０００７】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、半導体回路素子内部に電圧降下回路を備
えるために、その電圧降下回路の分、半導体回路素子面
積が増大するという欠点を有していた。電源電圧供給端
子を複数個備える半導体装置においてはその欠点はさら
に顕著なものとなる。
来の構成では、半導体回路素子内部に電圧降下回路を備
えるために、その電圧降下回路の分、半導体回路素子面
積が増大するという欠点を有していた。電源電圧供給端
子を複数個備える半導体装置においてはその欠点はさら
に顕著なものとなる。
【０００８】また、外部から与えられる電源電圧が半導
体回路素子内で使用される電圧と同じ場合、つまり電源
電圧の降下が必要でない場合と、電源電圧の降下が必要
である場合との双方に対応する機能を同一半導体回路素
子で実現しようとした場合には、さらにそのための回路
が必要となる。このため、その回路分の半導体回路素子
面積が増大する。
体回路素子内で使用される電圧と同じ場合、つまり電源
電圧の降下が必要でない場合と、電源電圧の降下が必要
である場合との双方に対応する機能を同一半導体回路素
子で実現しようとした場合には、さらにそのための回路
が必要となる。このため、その回路分の半導体回路素子
面積が増大する。
【０００９】本発明は上記従来の問題点を解決するもの
で、半導体回路素子外のリードフレーム上に外部から与
えられた電源電圧を変化させる機能を備えた半導体装置
を提供することを目的としたものである。
で、半導体回路素子外のリードフレーム上に外部から与
えられた電源電圧を変化させる機能を備えた半導体装置
を提供することを目的としたものである。
【００１０】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、半導体回路素子外のリードフ
レームは外部から与えられた電源電圧を変化させる機能
を備える構成を有している。
に本発明の半導体装置は、半導体回路素子外のリードフ
レームは外部から与えられた電源電圧を変化させる機能
を備える構成を有している。
【００１１】
【作用】本発明では上記の構成より、半導体回路素子外
のリードフレームに電圧降下回路を備え、その回路によ
り発生させた電圧を半導体回路素子内の回路を動作させ
る電源電圧として用いることにより、半導体回路素子面
積の増大を抑えることができる。
のリードフレームに電圧降下回路を備え、その回路によ
り発生させた電圧を半導体回路素子内の回路を動作させ
る電源電圧として用いることにより、半導体回路素子面
積の増大を抑えることができる。
【００１２】また、外部から与えられる電源電圧が半導
体回路素子内で使用される電圧と同じ場合、つまり電源
電圧の降下が必要でない場合と、電源電圧の降下が必要
である場合との双方に対応する機能を、同一半導体回路
素子で実現しようとする場合であっても、リードフレー
ムを外部から与えられた電源電圧を変化させる機能を備
えたものから、それを備えていないものへと交換する動
作だけで済み、半導体回路素子上に新たな回路を必要と
せず半導体回路素子面積の増大することはない。
体回路素子内で使用される電圧と同じ場合、つまり電源
電圧の降下が必要でない場合と、電源電圧の降下が必要
である場合との双方に対応する機能を、同一半導体回路
素子で実現しようとする場合であっても、リードフレー
ムを外部から与えられた電源電圧を変化させる機能を備
えたものから、それを備えていないものへと交換する動
作だけで済み、半導体回路素子上に新たな回路を必要と
せず半導体回路素子面積の増大することはない。
【００１３】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１４】図１は半導体装置の内部図の一部であり、
１は半導体回路素子、３、４はボンディングワイヤー、
７、８はボンディングパッド、５、５’、６はリードフ
レーム、１１、１２は抵抗素子である。
１は半導体回路素子、３、４はボンディングワイヤー、
７、８はボンディングパッド、５、５’、６はリードフ
レーム、１１、１２は抵抗素子である。
【００１５】以下にその動作を説明する。リードフレー
ム５とリードフレーム６とは抵抗素子１１（抵抗値
Ｒ1）を介して接続されており、リードフレーム６とリ
ードフレーム５’とは抵抗素子１２（抵抗値Ｒ2）を介
して接続されている。
ム５とリードフレーム６とは抵抗素子１１（抵抗値
Ｒ1）を介して接続されており、リードフレーム６とリ
ードフレーム５’とは抵抗素子１２（抵抗値Ｒ2）を介
して接続されている。
【００１６】半導体装置に与えられた高電位の電源ＶDD
はリードフレーム５に、低電位の電源ＶSSはリードフレ
ーム５’にそれぞれ与えられ、ボンディングワイヤー３
を介してボンディングパッド８に与えられる。
はリードフレーム５に、低電位の電源ＶSSはリードフレ
ーム５’にそれぞれ与えられ、ボンディングワイヤー３
を介してボンディングパッド８に与えられる。
【００１７】リードフレーム６より、ボンディングワイ
ヤー７を介して、抵抗素子１１と抵抗素子２２とにより
抵抗分割された電圧ＶDD1＝（ＶDD−ＶSS）×Ｒ2／（Ｒ
1＋Ｒ2）がボンディングパッド７に与えられる。
ヤー７を介して、抵抗素子１１と抵抗素子２２とにより
抵抗分割された電圧ＶDD1＝（ＶDD−ＶSS）×Ｒ2／（Ｒ
1＋Ｒ2）がボンディングパッド７に与えられる。
【００１８】こうして半導体回路素子に半導体装置に与
えられた電源電圧ＶDDを降下させたＶDD1が供給され
る。
えられた電源電圧ＶDDを降下させたＶDD1が供給され
る。
【００１９】よって半導体回路素子内に電圧降下回路を
備える必要がなくなり、そのために半導体素子回路の面
積が増大することがない。
備える必要がなくなり、そのために半導体素子回路の面
積が増大することがない。
【００２０】以下、本発明の別の一実施例について、図
面を参照しながら説明する。図２は半導体装置の内部の
構成の一部を示す。図において、１は半導体回路素子、
３、４はボンディングワイヤー、７、８はボンディング
パッド、５はリードフレーム、１３〜１７はリードフレ
ームの一部分、１８、１９は図中に示す斜線、網掛け模
様でリードフレームを構成する導体が別の種類であるこ
とを示している。
面を参照しながら説明する。図２は半導体装置の内部の
構成の一部を示す。図において、１は半導体回路素子、
３、４はボンディングワイヤー、７、８はボンディング
パッド、５はリードフレーム、１３〜１７はリードフレ
ームの一部分、１８、１９は図中に示す斜線、網掛け模
様でリードフレームを構成する導体が別の種類であるこ
とを示している。
【００２１】以下にその動作を説明する。ここに示され
ているリードフレーム５は導電率の異なる２種類の導体
１８、１９から構成されている。導体１８は導電率が高
く、導体１９は導電率が低い。リードフレーム５の領域
１６、１７の部分は導体１９であり、それ以外の部分は
導体１８で構成されている。
ているリードフレーム５は導電率の異なる２種類の導体
１８、１９から構成されている。導体１８は導電率が高
く、導体１９は導電率が低い。リードフレーム５の領域
１６、１７の部分は導体１９であり、それ以外の部分は
導体１８で構成されている。
【００２２】半導体装置に与えられた高電位の電源ＶDD
はリードフレーム５の領域１３の部分に、低電位の電源
ＶSSはリードフレーム４の領域１４の部分に与えられ、
ボンディングワイヤー３を介して、ボンディングパッド
７に与えられる。
はリードフレーム５の領域１３の部分に、低電位の電源
ＶSSはリードフレーム４の領域１４の部分に与えられ、
ボンディングワイヤー３を介して、ボンディングパッド
７に与えられる。
【００２３】領域１６の部分の抵抗値Ｒ3と領域１７の
部分の抵抗値Ｒ4により抵抗分割された電圧ＶDD2＝（Ｖ
DD−ＶSS）×Ｒ4／（Ｒ3＋Ｒ4）が、リードフレーム５
の領域１５の部分より、ボンディングワイヤー４を介し
てボンディングパッド８に与えられる。こうして半導体
回路素子に半導体装置に与えられた電源電圧ＶDDを降下
したＶDD2が供給される。
部分の抵抗値Ｒ4により抵抗分割された電圧ＶDD2＝（Ｖ
DD−ＶSS）×Ｒ4／（Ｒ3＋Ｒ4）が、リードフレーム５
の領域１５の部分より、ボンディングワイヤー４を介し
てボンディングパッド８に与えられる。こうして半導体
回路素子に半導体装置に与えられた電源電圧ＶDDを降下
したＶDD2が供給される。
【００２４】よって半導体回路素子内に電圧降下回路を
備える必要がなくなり、そのために半導体素子回路の面
積が増大することがない。
備える必要がなくなり、そのために半導体素子回路の面
積が増大することがない。
【００２５】
【発明の効果】以上のように本発明は、半導体装置に外
部から与えられた電源電圧を変化させる機能を半導体回
路素子の外に備える構成を有していることにより、半導
体回路素子の面積を増大させることがない優れた半導体
装置を実現できるものである。
部から与えられた電源電圧を変化させる機能を半導体回
路素子の外に備える構成を有していることにより、半導
体回路素子の面積を増大させることがない優れた半導体
装置を実現できるものである。
【図１】本発明の一実施例における半導体装置の構成の
主要部分を示す部分平面図
主要部分を示す部分平面図
【図２】本発明の他の実施例における半導体装置の構成
の主要部分を示す部分平面図
の主要部分を示す部分平面図
【図３】従来の半導体装置の構成の主要部分を示す部分
平面図
平面図
１ 半導体回路素子 ３、４ ボンディングワイヤー ５、５’、６ リードフレーム ７、８ ボンディングパッド １１、１２ 抵抗素子
Claims (2)
- 【請求項１】半導体回路素子と、前記半導体回路素子に
形成されたボンディングパッドと、前記ボンディングパ
ッドとボンディングワイヤーを介して接続された第１の
リードフレームと第２のリードフレームを備え、前記第
１のリードフレームと前記第２のリードフレームが抵抗
素子によって接続されていることを特徴とする半導体装
置。 - 【請求項２】前記第１のリードフレームと前記第２のリ
ードフレームとの接続に前記第１、２のリードフレーム
の抵抗率より高い第３のリードフレームを備えたことを
特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4252490A JPH06104373A (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4252490A JPH06104373A (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104373A true JPH06104373A (ja) | 1994-04-15 |
Family
ID=17238100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4252490A Pending JPH06104373A (ja) | 1992-09-22 | 1992-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104373A (ja) |
-
1992
- 1992-09-22 JP JP4252490A patent/JPH06104373A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05160292A (ja) | 多層パッケージ | |
| JP4588765B2 (ja) | 複数電圧用の分割型薄膜キャパシタ | |
| US6015723A (en) | Lead frame bonding distribution methods | |
| US6646342B2 (en) | Semiconductor chip and multi-chip module | |
| JPH0870090A (ja) | 半導体集積回路 | |
| JP2682397B2 (ja) | セルベース設計半導体集積回路装置 | |
| JPH1065146A (ja) | 半導体集積回路装置 | |
| US5670802A (en) | Semiconductor device | |
| JPH06104373A (ja) | 半導体装置 | |
| JPH08274228A (ja) | 半導体搭載基板、電力用半導体装置及び電子回路装置 | |
| JPS5954247A (ja) | 電子部品 | |
| JPH07118507B2 (ja) | バンプ実装を用いる半導体集積回路 | |
| JP2004221260A (ja) | 半導体装置 | |
| US5185652A (en) | Electrical connection between buses on a semiconductor integrated circuit | |
| JPH0629395A (ja) | 半導体集積回路装置 | |
| JPH01257348A (ja) | スタンダード・セル集積回路装置 | |
| JPS58110063A (ja) | 集積回路装置 | |
| JPH06268012A (ja) | 半導体集積回路装置 | |
| KR950013048B1 (ko) | 반도체 장치 | |
| JP2919265B2 (ja) | 半導体装置 | |
| US20020030979A1 (en) | Circuit board system for optiming contact pin layout in an integrated circuit | |
| JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 | |
| JP3189797B2 (ja) | 半導体集積回路の製造方法 | |
| JPH08316323A (ja) | 電源配線の形成方法及びそれを用いた回路装置 | |
| JP2968634B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |