JP4588765B2 - 複数電圧用の分割型薄膜キャパシタ - Google Patents

複数電圧用の分割型薄膜キャパシタ Download PDF

Info

Publication number
JP4588765B2
JP4588765B2 JP2007534780A JP2007534780A JP4588765B2 JP 4588765 B2 JP4588765 B2 JP 4588765B2 JP 2007534780 A JP2007534780 A JP 2007534780A JP 2007534780 A JP2007534780 A JP 2007534780A JP 4588765 B2 JP4588765 B2 JP 4588765B2
Authority
JP
Japan
Prior art keywords
electrodes
dielectric
substrate
contacts
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007534780A
Other languages
English (en)
Other versions
JP2008515237A (ja
Inventor
パランデュズ，センギズ
モズリー，ラリー
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2008515237A publication Critical patent/JP2008515237A/ja
Application granted granted Critical
Publication of JP4588765B2 publication Critical patent/JP4588765B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Power Sources (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

ここに記載される様々な実施形態は、概して、例えば集積回路などの電子デバイスとともに使用される薄膜キャパシタを含むキャパシタの設計に関する。
多くの電子デバイスは、電源によって常には適切に供給され得ず、局所的な電圧変化や場合によって誤った信号伝播をもたらす局所的な瞬時電流に関する要求を有する。電気デバイス及び電子デバイスにおける局所的な電力平滑化応用にキャパシタを使用することが知られている。しかしながら、特にマイクロプロセッサやメモリ等の集積回路デバイスにおいては、電子デバイスにおけるクロックサイクル速度はデバイスの小型化につれて速くなり続けており、近接して結合されたキャパシタの必要性が増している。さらに、電子デバイスの小型化につれ、電界をデバイスの信頼性が低下する臨界レベル未満に維持するために、デバイスのある一定の部分において動作電圧が低減される必要がある。電子デバイスの性能を維持しながらデバイスの信頼性が臨界的である部分の動作電圧を低減する一手法は、相異なる電源電圧レベルを有する２つの電源を用いて動作させることである。例えば、集積回路（すなわち、ＩＣ）の内部論理部分は可能な限り最速の動作スピードを得るために最小サイズのトランジスタを使用し、故に低電圧電源を必要とし、一方で、ＩＣ周辺の入力及び出力（すなわち、Ｉ／Ｏ）ドライバは、高い方の電圧の電源を必要とし且つ小型論理トランジスタが信頼性の低下なしで許容できる電圧レベルより高くまで耐えられる、より大型且つより高パワーのトランジスタを使用している。２つの電源電圧を使用する状況の結果として、同一集積回路チップに付随する２つの別個の近接結合キャパシタが必要となる。相異なる電源電圧レベルを有する２つの別個のキャパシタを用いることは、例えばＩＣパッケージ内など、電子デバイスにおける空間的な問題となる。故に、複数の電圧レベルに対して能力を有する単一のキャパシタに対するニーズが存在する。また、ノイズを分離するために２つの別個の電源を有するキャパシタに対するニーズも存在する。
本発明は、複数電圧用の分割型薄膜キャパシタを提供することを目的とする。
本発明の一実施形態に従った複数の電圧を供給する方法は、第１の導電性電極であり、誘電率を有する誘電体材料で第２の導電性電極から電気的に分離された第１の導電性電極；第１の導電性電極の第１部分であり、該第１の導電性電極の第２部分から電気的に分離された第１部分；並びに第１の導電性電極の第１部分に第１電圧を供給すること、第２の導電性電極に第２電圧を供給すること、及び第１の導電性電極の第２部分に第３電圧を供給すること；を有する。
本発明の他の一実施形態に従った薄膜キャパシタの形成方法は、基板を形成する工程；前記基板の頂面上で第１の複数の電極をパターニングする工程；第１の複数の電極上で第１の誘電体材料をパターニングする工程；第１の誘電体材料上で第２の複数の電極をパターニングする工程；第２の複数の電極上で第２の誘電体材料をパターニングする工程；第１及び第２の誘電体内に第２の複数の電極のパターンの隙間を通り抜ける複数のコンタクトホールを形成する工程；及び第２の誘電体材料上で第３の複数の電極をパターニングする工程；を有する。
本発明の他の一実施形態に従った半導体装置は、頂面、底面、前記頂面の選択部分を前記底面の選択部分に接続する複数の電気的ビア、及び少なくとも１つの外部電気回路に接続される複数の電気接続、を有する基板；及び少なくとも２つの複数の電極を有する少なくとも１つの表面であり、該複数の電極の各々は他方の複数の電極から少なくとも１つの誘電体層によって電気的に分離された少なくとも１つの表面；を有し、前記基板は、単結晶シリコン、ポリシリコン、ガラス、単結晶酸化物、半導体材料、金属箔、テープキャストセラミック、無機ポリマー、有機ポリマー及びこれらの混合物から本質的に成っている。
以下の詳細な説明では、説明の一部を為し、且つ本発明が最適に実施され得る具体的な実施形態が本発明原理の例示として示される図面を参照する。図面においては、様々な実施形態を通して、似通った符号は実質的に同様な構成要素を表す。これらの実施形態は当業者がその発明を実施することができる程度に十分詳細に記載される。ここに開示される原理の他の実施形態が用いられてもよく、ここに開示される実施形態には本発明の範囲及び原理を逸脱することなく様々な構造的及び材料的な変更が為され得る。
ここで使用される誘電率についての“高”及び“低”という用語（すなわち、高誘電率（high-k）及び低誘電率（low-k））は、誘電率を有する材料を、例えば二酸化シリコンや窒化シリコン等の標準的な誘電体と比較して称する相対語である。ここで電圧について“高”及び“低”という用語が使用される場合、それらは電源電圧の値の相対値を称するものであり、“グランド”という用語は参照電圧源を称するものである。“高”電圧は、これらの実施形態が実施され得る電気システムにおける様々な要因、例えば電気システム内に見られる集積回路の技術及び大きさや、他のこのような差異、に応じて変わるものである。例えば、ＩＣが小さくなるにつれ、ＩＣはＭＯＳＦＥＴにおけるゲート酸化膜の高電圧劣化、及びバイポーラ接合トランジスタにおける接合パンチスルーの影響を受けやすくなるため、デバイス寿命を延ばすために動作電圧が低減されることがしばしばである。
図１は薄膜キャパシタの内部構成の側面図を示している。この薄膜キャパシタは、典型的に標準的な誘電率材料又は低誘電率（すなわち、low-k）材料の何れかから成る基板100を有しており、基板100は上面に第２の誘電体層102を有している。第２の誘電体層102は、例えば上面から底面に直線的に貫通するなど、基板を様々な方向に横切る多数の電気的ビア及び複数の信号配線や、上面、中間面及び底面を用いてデバイスの別々の部分を接続し、また他の電気デバイス及びプリント回路基板（すなわち、ＰＣＢ）への外部電気接触を形成する横方向の導電配線におけるクロストークを低減するために、典型的にlow-k材料から成っている。この例示された実施形態においては、薄膜キャパシタ（すなわち、ＴＦＣ）の頂部プレートを形成し、且つこの頂部プレートを基板100の背面に接続する多数の電気配線及びビア104が断面内に示されている。また、第２の誘電体層102内に埋め込まれたＴＦＣの底部プレートを形成し、且つこの底部プレートを基板100の背面に接続する多数の電気配線及びビア106も示されている。キャパシタの２つのプレート104及び106は高誘電率（すなわち、high-k）誘電体108によって相隔てられており、大きい値のキャパシタを形成している。如何なるhigh-k材料も層108として使用され得る。high-k材料の典型例には、誘電体層100がテープキャストセラミックである場合に有用な、チタン酸バリウムストロンチウム、チタン酸バリウム、又はチタン酸ストロンチウムが含まれる。当業者にはこの他にも多数のhigh-k誘電体が周知であり、それらのhigh-k誘電体が具体的な用途にて使用される材料及びプロセスによる要求に応じて、この実施形態の実施に使用されてもよい。
図１に示された典型例は、頂面の部分をコンタクトパッドによって頂面又は底面の何れかの上にある外部電気デバイスの何れにも接続するため、及びある位置にあるＴＦＣの部分を基板100の他の位置に接続するため、例えば110等の縦方向の導電性配線を含むように拡張されてもよいことは明らかである。例えば、キャパシタの頂部電極プレートの全ては、１つの大きなキャパシタを形成するように、当業者に周知の方法によって、底面側の、頂面側の、又は基板100内に埋め込まれた、横方向の導電体を用いて互いに接続されてもよい。そして、接続された頂部プレートの電極配線は縦方向の導電体110、ひいては頂面又は底面上のコンタクトパッドを介して外部電源に接続されてもよい。他の例では、接続された頂部プレートの電極配線は、縦方向の接続体110を必要とせずに、基板100の底面に位置する接続パッドによって外部電気デバイスに接続されてもよい。同様に、埋め込まれた底部キャパシタプレートは、１つの大きなキャパシタプレートを形成するように上述と同様の手段によって互いに接続されてもよく、また、頂面又は底面の何れかの接続によって、例えばＩＣ又は電源などの外部電気デバイスに接続されてもよい。
図１に示された典型例は、基板の頂面に示された構造が底面にも形成され、キャパシタが取り付けられる電気デバイスの全使用面積を同一にしながら基本的に２倍の面積及びキャパシタンスを有するキャパシタを備える構成を含むように拡張されてもよい。また、理解されるべきは、縦方向の導電体110は図示されるようなキャパシタ周辺の単一列に限定されず、複数列の縦方向の接続体とコンタクトパッドを有してもよく、また流出／入する電流に対して抵抗及びインダクタンスを低減するように接続体のエリアアレイを形成していてもよいことである。故に、図１に示された典型的な実施形態において、頂部キャパシタプレート104の各々が、例えば縦方向接続110等の内包される導電体によって異なる電圧の電源に接続される一方で、下側のキャパシタプレート106の全てがグランド電圧と呼ばれ得る電圧を供給する参照電圧源に接続されてもよい。他の例では、下側のキャパシタプレート106は、グランドの跳ね返り（bounce）の分離などの様々な理由から、頂部キャパシタプレート104の分離と連関して別々の参照電圧源に接続されてもよい。このような構成により、相異なる２つの電源電圧を有する、例えばＩＣ等の電気回路を設けることが可能である。このような２つの電源電圧は、ＩＣ内部の最小サイズのトランジスタ論理部に低電圧レベルを供給する一方で、同一ＩＣのメモリキャッシュ又は入／出力（すなわち、Ｉ／Ｏ）部に高電圧レベルを供給するのに有用である。
図２の上側部分は、例示的に２つの別個の区画に分割された頂部キャパシタプレートを有する薄膜キャパシタ（すなわち、ＴＦＣ）の上面図を示している。この典型例においては、キャパシタの左側202は、このＴＦＣの頂面に直接的に搭載されたＩＣ等の、近接結合された電気デバイスのメモリキャッシュ部への動作電圧レベルを供給するように選択されている。例示されたＴＦＣの右側204は、電圧の影響を受けやすいＩＣの論理コアへの異なる動作電圧レベルを供給するように選択されている。他の例では、両側202及び204は、同時スイッチング問題又は他の設計上の理由から互いに電気的に分離される必要がある内部ＩＣ信号を個々に供給してもよい。
図２の下側の拡大側面図部分には、上側のキャパシタプレートの分離周辺の領域が示されている。この典型的な実施形態においては、頂部キャパシタプレートは２つの区画のみに分離されているとして示されており、下側のキャパシタプレート208は単一の導電体シートであるとして示されている。ここで説明される実施形態は、下側のキャパシタプレートが分割されている図１の典型例を参照して上述されたように、このように限定されないことは明らかである。キャパシタは基板210上に形成されており、high-k誘電体206に覆われた下側キャパシタプレート208を有している。この典型例では簡単のため、high-k誘電体206は連続しているとして示されている。誘電体206の選定はこの実施形態が使用される具体的な用途に依存する。例えば、低温同時焼成セラミック技術においては、high-k誘電体材料はチタン酸バリウムストロンチウム又は他の同様な材料に選定され得る。このhigh-k誘電体206は簡単のため連続した単一層であるとして示されているが、実施形態はこのように限定されるものではなく、high-k誘電体層は実施される具体的な用途に最も有用であるだけの数の別個の区画に分けられていてもよい。
図３は典型的な一実施形態を示しており、ＩＣの最小サイズトランジスタの論理コア領域への低電源電圧を供給するように選択された領域302と、同一ＩＣのメモリキャッシュ領域への異なる電源電圧レベルを供給するように選択された領域304とを有する上面図を含んでいる。この典型的な実施形態における領域302は、その拡大上面図において、例えばストライプ306とストライプ308とは異なる外部電源への接続を有しており、頂部キャパシタプレート導体の交互ストライプによってＩＣのコア領域の相異なる領域への相異なる２つの低電圧電源の値を供給するように配置されている。相異なる電源は同一の電圧レベルを有しながら、信号分離問題のために互いに分離されていてもよいし、あるいは、具体的な用途の要求に従った個々の領域のトランジスタの動作上の差異に応じて相異なる電圧レベルを供給してもよい。ＩＣのキャッシュ部による使用のために選択された領域304においても、同一の電源分離が行われてもよい。例えば、高電源電圧レベル領域304はキャッシュメモリ区画及びＩ／Ｏ区画に対して相異なる２つの電源電圧レベルを使用してもよい。ＢｉＣＭＯＳプロセスとして知られる場合のＩＣのＩ／Ｏ区画、又は他のＩ／Ｏ型のデバイスは、出力デバイスとしてバイポーラ接合トランジスタを用いてもよく、故に、キャッシュのＭＯＳトランジスタとは異なる電源レベルを必要としてもよい。
この典型的な実施形態の側面図に見られるように、頂部キャパシタプレート302の分離された導体ストライプ306及び308は、図３においては簡単のために連続した層として示されているhigh-k誘電体層310上に位置しているが、実施形態はここで示されるようには限定されない。下側のキャパシタプレート312を形成する下側導体は、この実施形態においては、各々が上側キャパシタプレート302の導体ストライプに結合された個々の導体ストライプに分離されているとして示されているが、多くの具体的な用途においては、参照電圧源（例えば、グランド）に取り付けられた途切れのない下側キャパシタプレートが好適な手法であることがある。下側のキャパシタプレート導体312は基板314上に形成されているが、基板314はまた、図１及び２の説明に関連して先述されたように、スルーホール導体、中間階層の横方向導体、及び／又は上述のように基板314の底部側に配置されたキャパシタ構造を有していてもよい。
このような構成によると、ＩＣのキャッシュ領域に高電源電圧レベルのキャパシタ304を供給する一方で、内部論理コア領域の部分に低電源電圧キャパシタ領域302の区画306及び308を用いて相異なる２つの低電源電圧レベルを供給することが可能である。低い区画302の相異なる部分に供給されるキャパシタの総量は、ストライプ308の大きさに対するストライプ306の相対的な大きさを変えることによって具体的な用途の要求に容易に調整され得る。
ＩＣの低電源電圧領域302又は高電源電圧領域304の何れかの相異なる部分に供給されるキャパシタンス総量を制御する代替方法が、図３の底部にある側面図に示されている。そこには、相異なる２つのhigh-k誘電体層310及び311を有する典型的な実施形態が示されている。ＩＣの相異なる部分に供給されるキャパシタンス総量は、先のように導体ストライプ306及び308の相対的な面積を変えることによってやはり制御され得るが、この典型的な構成を用いると、ここでは層311が他方のhigh-k誘電体層310より薄いとして図示されているように、２つのhigh-k誘電体層の厚さが変えられてもよいし、あるいはhigh-k誘電体として使用される材料が２つの層に対して異なるものとされてもよいし、この実施形態が実施される具体的な用途に適切なようにこれら２つの方法の組み合わせが用いられてもよい。
図３に示された典型的な実施形態における積層されたキャパシタ構成、基板314は、既述の特徴に加え、図１及び２並びに既述の隣り合ったストライプの実施形態に関して説明された、縦方向のスルーホール接続体、内部導体、及び両側の頂部及び底部に形成されたキャパシタ構造を有していてもよい。
図４は、直接的に搭載されたＩＣとともに使用されるＴＦＣの典型的な一実施形態を示している。一実施形態において有機基板404を有するＴＦＣキャパシタ402が示されている。有機基板404は、頂部側に形成されたキャパシタ406と底部側に形成されたキャパシタ408とを有する多層プリント回路基板であってもよい。キャパシタは基板に内蔵されていてもよい。頂部及び底部のキャパシタは様々な手法で接続されてもよく、例えば、互いに完全に分離されて搭載ＩＣ412の相異なる部分に設けられてもよいし、利用可能なキャパシタンス量を基本的に２倍にするように互いに接続されてもよいし、このＴＦＣが適用される具体的な用途に必要とされるような任意の組み合わせの接続であってもよい。
ＴＦＣキャパシタ402の底面は、外部コンタクトが接続される多数の接続パッドを有している。例えば、この典型的な実施形態は、スルーホール型のプリント回路基板との接続のためのピン410のエリアアレイを示している。代わりの接続には、表面実装用のガルウィング型リード、ボールグリッドアレイ、又は例えば図示されたフルグリッドソケット（すなわち、ＦＧＳ）等のソケットコネクタピンが含まれる。
この典型的な実施形態におけるＴＦＣキャパシタ402の頂面は、はんだボールアレイ414を用いてパッケージ化されたＩＣ412を受入れ且つはんだ付けするように配置された接続パッドのエリアアレイを有している。代わりの接続方法には、はんだめっき若しくは金バンプを用いた、パッケージ化されていないシリコンダイのフリップチップ接着、又はヒートシンクが搭載されたセラミックリードＩＣパッケージを表面実装することが含まれる。
このような構成により、如何なる所望数の相異なる電力供給電圧源及び参照供給電圧源に対しても、ＩＣ412はＴＦＣ402の様々な部分から短い電気的接続を有する。ＴＦＣ402はまた、有利には、電気的接続ピン410を用いたＩＣ412の電気デバイスへの取付手段を提供するために使用されてもよい。このような構成は、フルスピードでのＩＣ検査のために必要なキャパシタンスを適切に配置することによって、完成形の電子デバイスの組立に先立つＩＣ412のより完全な検査を可能にするという利点を有し得る。
図５は、例えば通信ネットワーク、コンピュータ、メモリシステム、磁気若しくは光ディスク、他の幾つかの情報記憶装置、及び／又は何れかの種類の電子デバイス若しくはシステム等の、様々な実施形態に従った製造品目502のブロック図である。品目502は、例えば、関連情報（例えば、コンピュータプログラム命令508及び／又は他のデータ）を記憶するメモリ506、及び、例えばバス若しくはケーブル512等の様々な手段によって外部の電気デバイス若しくは電子デバイスに接続された入／出力ドライバ510等の、機械アクセス可能媒体に結合されたプロセッサ504を有していてもよく、アクセスされると、数学的問題の解法を計算するなどの動作を実行する機械をもたらす。例えばプロセッサ504である品目502の要素のうちの様々な要素は瞬時電流問題を有することがあるが、この問題は、近接結合されたキャパシタを用いて電流変動を軽減・緩和する助けとなる本発明の実施形態の使用により利益を受け得る。典型的な実施形態として、プロセッサ504は有利にはセラミックパッケージ内で、図４にて先述されたようなＴＦＣの頂部に直接的にパッケージ化されてもよい。この実施形態はプロセッサ504だけでなく品目502の如何なる構成部品に適用されてもよい。
他の典型的な一例として、品目502は、バスケーブル512を介して他のネットワーク要素（明りょう化のために図示せず）に取り付けられた通信ネットワーク要素などのシステムであってもよい。通信ネットワークはケーブル512として図示されるようなバスによって相互接続された多数の結合ネットワーク要素を含んでいてもよい。ネットワーク要素は、有線ケーブル512の代わりに、あるいは併せて、ダイポールアンテナ、単一指向性アンテナ、又は他の形態の無線相互接続の可能性を含んでいてもよい。典型的な通信ネットワークにおいて見られる様々な要素の中にも、上述のＴＦＣの典型的な実施形態の使用による利益を受け得る電子回路が存在する。上述の近接結合ＴＦＣによる利益を受け得る通信ネットワーク内の電子回路又は電子回路群には、ローカルなマイクロプロセッサ504、及び信号をケーブル512に送信する例えば図示された入／出力ドライバ510等の外部配線ドライバが含まれる。この実施形態は、システムの具体的な用途又は使用法に応じて、図示されたシステムの個々の構成要素の何れにも有益となり得る。
他の典型的な一例として、品目502は代わりに、マイクロプロセッサ等の計算要素504、プログラムコード508を記憶するメモリ要素506、通信要素及び入／出力ドライバ要素510を含む多数の要素を有するコンピュータシステムであってもよく、またバス若しくはケーブル512を介して、あるいは無線接続（図示せず）によって他のコンピュータシステムに接続されていてもよい。これら要素の１つ以上は、特に、Ｉ／Ｏドライバ510及び／又は計算要素504は近接結合ＴＦＣが改善し得る瞬時電流問題を有するものであり、上述のＴＦＣの使用による利益を受け得る。この実施形態は使用法に応じて、システムの個々の構成要素の何れにも有益となり得る。この実施形態はまた上述の要素の各々に上述のキャパシタを２つ以上あるいは任意の数だけ用いて有用となり、上述の要素は多数の他のキャパシタ使用のうちの、電荷ポンプ、フィルタ、無線周波数応用、及び差分ＡＣカップラ等の要素も含んでもよい。
この一部を為す添付図面は、開示対象が実施され得る具体的な実施形態を、限定ではなく例示によって示している。例示された実施形態は、ここで開示された教示を当業者が実施可能なように十分に詳細に記載されている。これらの実施形態から他の実施形態が使用されたり、得られたりすることができ、本開示の範囲を逸脱することなく構造的及び論理的な置き換え及び変更が為され得る。故に、この詳細な説明は限定的に解されるべきではなく、様々な実施形態の範囲は添付の請求項の範囲によってのみ、請求項が権利を与えられる完全な範囲の均等物とともに定められるものである。
本発明対象のこのような実施形態は、実際に複数が開示されている場合に本出願の範囲を如何なる単一の発明又は発明概念に自発的に限定することなく、ここでは個々又は集合的に、単に便宜上の理由で用語“発明”によって参照されてもよい。故に、ここでは具体的な実施形態が例示、説明されているが、同一の目的を達成することが見込まれる如何なる構成も、示された具体的な実施形態の代わりとされ得ることは認識されるべきである。この開示は様々な実施形態の如何なる且つ全ての適応又は変形にも及ぶものである。上記記載を見直すことにより、上述の実施形態の組み合わせや、ここには具体的には記載されていない他の実施形態が当業者に明らかとなろう。
また、上述の詳細な説明においては、この開示を簡潔にするため及びその明りょう性を増すために、様々な特徴が共に単一の実施形態にグループ化されていることが分かる。開示のこの方法は、請求項記載の実施形態が各請求項に明示的に列挙されたものより多くの特徴を必要とするという意図を反映するものとして解釈されるべきではない。むしろ、請求項は、発明対象は単一の開示実施形態の全ての特徴より少ない特徴にあることを反映するものと解釈されるべきである。故に、請求項は詳細な説明に組み込まれるものであり、各請求項は別個の実施形態としてそれ自身に基づく。
本発明の典型的な一実施形態を示す側面図である。 本発明の典型的な他の一実施形態を示す上面図及び側面図である。 本発明の典型的な他の実施形態を示す上面図及び側面図である。 本発明の一実施形態を用いた組立体を示す側面図である。 本発明の一実施形態を用いたシステムを示すブロック図である。

Claims (20)

  1. 第１の複数の電極に第１電圧を供給すること；
    第２の複数の電極にグランド電圧を供給すること；及び
    第３の複数の電極に第２電圧を供給すること；
    を有する、複数の電圧を供給する方法であって：
    前記第１の複数の電極は、第１の誘電体によって前記第２の複数の電極から電気的に分離されており、前記第３の複数の電極は、第２の誘電体によって前記第２の複数の電極から電気的に分離されており、前記第２の複数の電極は、前記第１の複数の電極と前記第３の複数の電極との間にあり、
    複数のコンタクトが、前記第１及び第２の誘電体内にあり且つ前記第２の複数の電極の隙間を通り抜けており、前記第１の複数の電極のうちの少なくとも１つの電極が前記複数のコンタクトのうちの第１のコンタクトに接続され、且つ前記第３の複数の電極のうちの少なくとも１つの電極が前記複数のコンタクトのうちの第２のコンタクトに接続されている、
    方法。
  2. 前記第１及び第２の誘電体のうちの一方は窒化シリコンの誘電率より高い誘電率を有し、且つチタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウム及びこれらの混合物から本質的に成るグループから選択された１つ以上の材料を有する、請求項１に記載の方法。
  3. 前記第１電圧は第１の電源によって集積回路のキャッシュ部に供給され、前記グランド電圧は参照源によって供給され、且つ前記第２電圧は、前記第１電圧を供給する電源以外の電源によって集積回路の論理コア部に供給される、請求項１に記載の方法。
  4. 前記第１の複数の電極は、単結晶シリコン、ポリシリコン、ガラス、単結晶酸化物、半導体材料、金属箔、テープキャストセラミック、ポリマー及びこれらの混合物から本質的に成るグループから選択された１つ以上の材料から成る実質的に平坦な基板上に配置される、請求項１に記載の方法。
  5. 前記基板は、該基板の頂部側から底部側に電気信号を導くように配置された複数の導電性ビアを有する、請求項４に記載の方法。
  6. 基板を形成する工程；
    前記基板の頂面上で第１の複数の電極をパターニングする工程；
    前記第１の複数の電極上で第１の誘電体をパターニングする工程；
    前記第１の誘電体上で第２の複数の電極をパターニングする工程；
    前記第２の複数の電極上で第２の誘電体をパターニングする工程；
    前記第１及び第２の誘電体内に前記第２の複数の電極のパターンの隙間を通り抜ける複数のコンタクトを形成する工程；及び
    前記第２の誘電体上で第３の複数の電極をパターニングする工程；
    を有し、
    前記第１の複数の電極のうちの少なくとも１つの電極が前記複数のコンタクトのうちの第１のコンタクトに接続され、且つ前記第３の複数の電極のうちの少なくとも１つの電極が前記複数のコンタクトのうちの第２のコンタクトに接続される、
    薄膜キャパシタの形成方法。
  7. 前記第１の誘電体は、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウム及びこれらの混合物から本質的に成るグループから選択された１つ以上の材料を有する、請求項６に記載の方法。
  8. 前記基板は、単結晶シリコン、ポリシリコン、ガラス、単結晶酸化物、半導体材料、金属箔、テープキャストセラミック、ポリマー及びこれらの混合物から本質的に成るグループから選択された１つ以上の材料を有する、請求項６に記載の方法。
  9. 前記基板に、該基板の頂部側から底部側に電気信号を導くように配置された複数の導電性ビアを設ける工程、を更に有する請求項８に記載の方法。
  10. 前記基板の底面に形成されたキャパシタを更に有する、請求項９に記載の方法。
  11. 前記第１の複数の電極に第１電源電圧を供給すること；
    前記第２の複数の電極にグランド電圧を供給すること；及び
    前記第３の複数の電極に第２電源電圧を供給すること；
    を更に有する請求項６に記載の方法。
  12. 前記第３の複数の電極の頂面に複数のコンタクト位置を設ける設置工程であり、該複数のコンタクト位置の各々は、前記第１、第２及び第３の複数の電極の１つの選択された部分に電気的に接続され、且つ集積回路上の複数のフリップチップ接着バンプの選択された１つに電気的に接続するように配置される設置工程；及び
    前記基板に、前記複数の電極を外部回路に接続する複数の電気コンタクトピンを設ける設置工程であり、該電気コンタクトピンは電気接続体のエリアアレイの少なくとも１つを有し、該電気接続体の１つ以上は、ピン、はんだバンプ及びリード、並びに更なる列が第１の列に平行である少なくとも１つの列を有する周辺アレイから本質的に成るグループから選択される設置工程；
    を更に有する請求項６に記載の方法。
  13. 頂面、底面、前記頂面の選択部分を前記底面の選択部分に接続する複数の電気的ビア、及び少なくとも１つの外部電気回路に接続される複数の電気接続、を有する基板；並びに
    第１の複数の電極と、第１の誘電体層によって前記第１の複数の電極から電気的に分離された第２の複数の電極と、第２の誘電体層によって前記第２の複数の電極から電気的に分離された第３の複数の電極と、前記第１及び第２の誘電体層内にあり且つ前記第２の複数の電極の隙間を通り抜けている複数のコンタクトとを有する少なくとも１つの表面であり、前記第２の複数の電極は、前記第１の複数の電極と前記第３の複数の電極との間にあり、前記第１の複数の電極のうちの少なくとも１つの電極が前記複数のコンタクトのうちの第１のコンタクトに接続され、且つ前記第３の複数の電極のうちの少なくとも１つの電極が前記複数のコンタクトのうちの第２のコンタクトに接続されている、少なくとも１つの表面；
    を有する半導体装置であって：
    前記基板は、単結晶シリコン、ポリシリコン、ガラス、単結晶酸化物、半導体材料、金属箔、テープキャストセラミック、無機ポリマー、有機ポリマー及びこれらの混合物から本質的に成っている、半導体装置。
  14. 前記第１の複数の電極の電極は第１電源電圧に接続され、前記第２の複数の電極の電極はグランド電圧に接続され、前記第３の複数の電極の電極は第２電源電圧に接続される、請求項１３に記載の装置。
  15. 前記誘電体層の少なくとも１つは、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウム及びこれらの混合物から本質的に成るグループから選択された１つ以上の材料を有する高誘電率材料である、請求項１３に記載の装置。
  16. 少なくとも１つの外部電気回路に接続される前記複数の電気接続は個々に、集積回路上の複数のフリップチップ接着バンプの１つに電気的に接続され；且つ
    該電気接続は、ピン、はんだバンプ、リード及びこれらの結合体、並びにリードの少なくとも１つの集中的な列を有する周辺アレイから成るグループから選択された１つ以上の接続体を有するエリアアレイの少なくとも１つを含む；
    請求項１３に記載の装置。
  17. アンテナを含む複数の結合要素；
    頂面、底面、前記頂面の選択部分を前記底面の選択部分に接続する複数の電気的ビア、及び少なくとも１つの外部電気回路に接続される複数の電気接続、を有する基板；及び、
    第１の複数の電極と、第１の誘電体層によって前記第１の複数の電極から電気的に分離された第２の複数の電極と、第２の誘電体層によって前記第２の複数の電極から電気的に分離された第３の複数の電極と、前記第１及び第２の誘電体層内にあり且つ前記第２の複数の電極の隙間を通り抜けている複数のコンタクトとを有する少なくとも１つの表面であり、前記第２の複数の電極は、前記第１の複数の電極と前記第３の複数の電極との間にあり、前記第１の複数の電極のうちの少なくとも１つの電極が前記複数のコンタクトのうちの第１のコンタクトに接続され、且つ前記第３の複数の電極のうちの少なくとも１つの電極が前記複数のコンタクトのうちの第２のコンタクトに接続されている、少なくとも１つの表面；
    を有し、
    前記第１の複数の電極及び前記第３の複数の電極は異なる電源に接続される、
    通信システム。
  18. 前記誘電体層の少なくとも１つは、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウム及びこれらの混合物から本質的に成るグループから選択された１つ以上の材料を有する高誘電率材料である、請求項１７に記載のシステム。
  19. 少なくとも計算要素、メモリ要素、通信要素、及び入／出力要素を含む複数の要素であり、該要素の少なくとも１つは、頂面、底面、前記頂面の選択部分を前記底面の選択部分に接続する複数の電気的ビア、及び少なくとも１つの外部電気回路に接続するように配置された複数の電気接続を有する基板、を有する複数の要素；並びに
    第１の複数の電極と、第１の誘電体層によって前記第１の複数の電極から電気的に分離された第２の複数の電極と、第２の誘電体層によって前記第２の複数の電極から電気的に分離された第３の複数の電極と、前記第１及び第２の誘電体層内にあり且つ前記第２の複数の電極の隙間を通り抜けている複数のコンタクトとを有する少なくとも１つの表面であり、前記第２の複数の電極は、前記第１の複数の電極と前記第３の複数の電極との間にあり、前記第１の複数の電極のうちの少なくとも１つの電極が前記複数のコンタクトのうちの第１のコンタクトに接続され、且つ前記第３の複数の電極のうちの少なくとも１つの電極が前記複数のコンタクトのうちの第２のコンタクトに接続されている、少なくとも１つの表面；
    を有し、
    前記第１の複数の電極及び前記第３の複数の電極は異なる電源に接続される、
    コンピュータシステム。
  20. 前記誘電体層の少なくとも１つは、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウム及びこれらの混合物から本質的に成るグループから選択された１つ以上の材料を有する高誘電率材料である、請求項１９に記載のコンピュータシステム。
JP2007534780A 2004-09-29 2005-09-29 複数電圧用の分割型薄膜キャパシタ Expired - Fee Related JP4588765B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/954,644 US7216406B2 (en) 2004-09-29 2004-09-29 Method forming split thin film capacitors with multiple voltages
PCT/US2005/035089 WO2006039438A2 (en) 2004-09-29 2005-09-29 Split thin film capacitor for multiple voltages

Publications (2)

Publication Number Publication Date
JP2008515237A JP2008515237A (ja) 2008-05-08
JP4588765B2 true JP4588765B2 (ja) 2010-12-01

Family

ID=35636848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007534780A Expired - Fee Related JP4588765B2 (ja) 2004-09-29 2005-09-29 複数電圧用の分割型薄膜キャパシタ

Country Status (7)

Country Link
US (4) US7216406B2 (ja)
JP (1) JP4588765B2 (ja)
KR (1) KR100911784B1 (ja)
CN (2) CN105957712B (ja)
DE (1) DE112005002373T5 (ja)
TW (1) TWI292676B (ja)
WO (1) WO2006039438A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216406B2 (en) 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
US7724498B2 (en) * 2006-06-30 2010-05-25 Intel Corporation Low inductance capacitors, methods of assembling same, and systems containing same
US7553738B2 (en) * 2006-12-11 2009-06-30 Intel Corporation Method of fabricating a microelectronic device including embedded thin film capacitor by over-etching thin film capacitor bottom electrode and microelectronic device made according to the method
JP5079342B2 (ja) * 2007-01-22 2012-11-21 ルネサスエレクトロニクス株式会社 マルチプロセッサ装置
US20140177150A1 (en) * 2012-12-21 2014-06-26 Olufemi B. Oluwafemi Crosstalk cancelation in striplines
US9041148B2 (en) 2013-06-13 2015-05-26 Qualcomm Incorporated Metal-insulator-metal capacitor structures
DE102017219674A1 (de) 2017-11-06 2019-05-09 Audi Ag Halbleiter-Leistungsmodul mit integriertem Kondensator
US11688729B2 (en) * 2018-07-09 2023-06-27 Intel Corporation Integrated thin film capacitors on a glass core substrate
KR20230012639A (ko) * 2020-09-02 2023-01-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 반도체 디바이스의 온칩 커패시터 구조
US11908888B2 (en) 2021-09-23 2024-02-20 International Business Machines Corporation Metal-insulator-metal capacitor structure supporting different voltage applications

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130198A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Hybrid integrated circuit board for tuner
US4650923A (en) * 1984-06-01 1987-03-17 Narumi China Corporation Ceramic article having a high moisture proof
US5012153A (en) * 1989-12-22 1991-04-30 Atkinson Gary M Split collector vacuum field effect transistor
US5150019A (en) * 1990-10-01 1992-09-22 National Semiconductor Corp. Integrated circuit electronic grid device and method
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
GB9110858D0 (en) * 1991-05-20 1991-07-10 Shell Int Research Herbicidal compounds
US5572042A (en) * 1994-04-11 1996-11-05 National Semiconductor Corporation Integrated circuit vertical electronic grid device and method
US5586206A (en) * 1994-09-09 1996-12-17 Deacon Research Optical power splitter with electrically-controlled switching structures
US5745334A (en) * 1996-03-25 1998-04-28 International Business Machines Corporation Capacitor formed within printed circuit board
US6023408A (en) * 1996-04-09 2000-02-08 The Board Of Trustees Of The University Of Arkansas Floating plate capacitor with extremely wide band low impedance
JPH1027987A (ja) * 1996-07-10 1998-01-27 Hitachi Ltd 低ｅｍｉ回路基板及び低ｅｍｉケーブルコネクタ
US6075285A (en) * 1997-12-15 2000-06-13 Intel Corporation Semiconductor package substrate with power die
US6285050B1 (en) * 1997-12-24 2001-09-04 International Business Machines Corporation Decoupling capacitor structure distributed above an integrated circuit and method for making same
US6072690A (en) 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US6178082B1 (en) * 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
US6023407A (en) * 1998-02-26 2000-02-08 International Business Machines Corporation Structure for a thin film multilayer capacitor
US6461493B1 (en) * 1999-12-23 2002-10-08 International Business Machines Corporation Decoupling capacitor method and structure using metal based carrier
US6300161B1 (en) * 2000-02-15 2001-10-09 Alpine Microsystems, Inc. Module and method for interconnecting integrated circuits that facilitates high speed signal propagation with reduced noise
KR100359735B1 (ko) 2000-07-07 2002-11-07 이복균 산업용 탈수장치의 벨트식 여과포 세척장치
US6611419B1 (en) 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
JP2002075781A (ja) * 2000-08-25 2002-03-15 Kyocera Corp 薄膜コンデンサ
JP2002075783A (ja) * 2000-08-25 2002-03-15 Alps Electric Co Ltd 温度補償用薄膜コンデンサ
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
JP4174967B2 (ja) 2000-12-18 2008-11-05 船井電機株式会社 追記型光ディスクの記録方法
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
US6477034B1 (en) * 2001-10-03 2002-11-05 Intel Corporation Interposer substrate with low inductance capacitive paths
JP2003158378A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 多層回路基板を有する電子回路装置の製造方法
KR20040008955A (ko) * 2002-07-19 2004-01-31 (주)아녹시스 삼차원 입체 영상 표시 장치
JP4013734B2 (ja) * 2002-11-06 2007-11-28 松下電器産業株式会社 Ｍｉｍ容量
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP2004140403A (ja) * 2003-12-25 2004-05-13 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP4641396B2 (ja) * 2004-09-02 2011-03-02 Ｏｋｉセミコンダクタ株式会社 薄膜コンデンサとその製造方法
US7216406B2 (en) * 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
US7216409B1 (en) * 2005-12-12 2007-05-15 Ching-Su Chiu Gear puller
WO2007136435A2 (en) * 2006-02-06 2007-11-29 Olympus Communication Technology Of America, Inc. Power management

Also Published As

Publication number Publication date
CN101031995B (zh) 2016-08-17
US7216406B2 (en) 2007-05-15
US7586756B2 (en) 2009-09-08
US20070184609A1 (en) 2007-08-09
WO2006039438A2 (en) 2006-04-13
CN101031995A (zh) 2007-09-05
US20060285272A1 (en) 2006-12-21
KR100911784B1 (ko) 2009-08-12
KR20070048266A (ko) 2007-05-08
CN105957712B (zh) 2018-10-23
TW200627998A (en) 2006-08-01
US20060070219A1 (en) 2006-04-06
TWI292676B (en) 2008-01-11
CN105957712A (zh) 2016-09-21
US20090284944A1 (en) 2009-11-19
WO2006039438A3 (en) 2006-07-13
US7986532B2 (en) 2011-07-26
WO2006039438B1 (en) 2006-09-14
JP2008515237A (ja) 2008-05-08
US7810234B2 (en) 2010-10-12
DE112005002373T5 (de) 2007-08-23

Similar Documents

Publication Publication Date Title
JP4588765B2 (ja) 複数電圧用の分割型薄膜キャパシタ
US6346743B1 (en) Embedded capacitor assembly in a package
US7463492B2 (en) Array capacitors with voids to enable a full-grid socket
US6724611B1 (en) Multi-layer chip capacitor
JP2001024150A (ja) 半導体装置
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
US20220199581A1 (en) Multi-die package structure and multi-die co-packing method
US20020113287A1 (en) Semiconductor integrated circuit device with capacitor formed under bonding pad
JP2001007249A (ja) パッケージ基板及びこれを備えた半導体装置
TWI724510B (zh) 半導體裝置
US20090079074A1 (en) Semiconductor device having decoupling capacitor formed on substrate where semiconductor chip is mounted
US6791127B2 (en) Semiconductor device having a condenser chip for reducing a noise
US6794760B1 (en) Integrated circuit interconnect
JP2008124072A (ja) 半導体装置
US20220230991A1 (en) Multi-die package structure and multi-die co-packing method
US7183644B2 (en) Integrated circuit package with improved power signal connection
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
JP2002208776A (ja) バイパスコンデンサー付き半導体集積回路搭載用配線基板
US20030107116A1 (en) Windowframe capacitor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100908

R150 Certificate of patent or registration of utility model

Ref document number: 4588765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees