CN101031995A - 用于多电压的分裂式薄膜电容器 - Google Patents

用于多电压的分裂式薄膜电容器 Download PDF

Info

Publication number
CN101031995A
CN101031995A CNA2005800331130A CN200580033113A CN101031995A CN 101031995 A CN101031995 A CN 101031995A CN A2005800331130 A CNA2005800331130 A CN A2005800331130A CN 200580033113 A CN200580033113 A CN 200580033113A CN 101031995 A CN101031995 A CN 101031995A
Authority
CN
China
Prior art keywords
electrode
substrate
voltage
dielectric constant
isolated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800331130A
Other languages
English (en)
Other versions
CN101031995B (zh
Inventor
C·帕兰杜兹
L·莫斯利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201610550138.8A priority Critical patent/CN105957712B/zh
Publication of CN101031995A publication Critical patent/CN101031995A/zh
Application granted granted Critical
Publication of CN101031995B publication Critical patent/CN101031995B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Power Sources (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种用于形成分裂式薄膜电容器的设备和方法，可以用在空间受限的应用中，以及在电耗装置和电源之间需要非常紧密的电连接的应用中，分裂式薄膜电容器用于向诸如集成电路之类的电器件提供多个功率和参考电源电压电平。空间受限的应用和紧密耦合应用的实例都可以是诸如微处理器之类的集成电路(IC)。向微处理器提供并调节功率的电容器需要紧密耦合，以便响应可能在高时钟率的微处理器中出现的瞬时功率需求，并且微处理器封装中的空间非常受限。微处理器可以对微处理器的快速核心逻辑部中的最小尺寸快速晶体管使用低压电源电平，并对微处理器的高速缓存部件和I/O晶体管部件使用高于正常的电压电源电压电平。因而可以需要用具有多功率和参考电压电平的紧凑电容器来提供高频IC所需的功率。

Description

用于多电压的分裂式薄膜电容器
技术领域
在此描述的各种实施例涉及电容器设计，通常包括和诸如集成电路之类的电子器件一起使用的薄膜电容器。
背景技术
许多电子器件具有不是总能由电源适当地供给的局部瞬时电流需求，导致局部电压电平移动和可能错误的信号传播。在电气和电子器件的局部功率滤波应用中使用电容器是已知的。然而，当电子器件中的时钟周期率随着器件变小而持续增加时，特别是在诸如微处理器和存储器之类的集成电路器件中，则紧密耦合的电容器的需求增加。另外，随着电子器件变小，需要在该器件的某些部分减少操作电压，以把电场保持在器件可靠性降低的临界电平之下。在器件的临界可靠性部分中减少操作电压的同时保持电子器件性能的一种方法是用具有不同电源电压电平的两个电源进行操作。例如，集成电路(即，IC)的内部逻辑部分可以使用最小尺寸的晶体管，以便获得最快的可能操作速度，并且因而可能需要低压电源，而IC外围处的输入和输出(即，I/O)驱动器可以使用较大且更大功率的晶体管，这种晶体管需要高压电源，并且在不降低可靠性的情况下可以经受的电压电平比小逻辑晶体管可以容许的要高。作为刚刚讨论的两个电源电压情形的结果，可能存在对与同一集成电路芯片相关联的两个不同的紧密耦合电容器的需求。使用具有不同电源电平的两个不同的电容器可能发生例如在IC封装中的电子器件的空间问题，因而存在对于具有多电压电平能力的单个电容器的需求。也有对具有两个独立的电源以隔离噪声的电容器的需求。
附图说明
图1是本发明示意性实施例的侧视图；
图2是本发明另一示意性实施例的俯视图和侧视图；
图3是本发明其他示意性实施例的俯视图和侧视图；
图4是使用本发明实施例的部件的侧视图；
图5是使用本发明实施例的系统的框图。
具体实施方式
在下面的详细描述中，参考构成详细描述的一部分的附图，在附图中经由对本发明原理的说明，示出了本发明可被最佳实施的手段的具体实施例。在附图中，在实施例的全部各种视图中相同的数字基本上描述相似的组件。对这些实施例进行足够详细的描述以使得本领域技术人员能够实施本发明。可以使用这种公开的原理的其他实施例，并且在不脱离本发明精神和原理的情况下可以对在此公开的实施例进行各种结构和材料上的改变。
如在此用于介电常数(即，高k和低k)的术语“高”和“低”是涉及以下材料的相对术语，这些材料具有相对于诸如二氧化硅和氮化硅之类的的标准介电材料的介电常数。当术语“高”和“低”在此用于电压时，它们涉及电源电压值中的相对值，并且术语“接地”涉及参考电压电源。“高”电压的值将依赖于可以实施这些实施例的电气系统中的各种因素而变化，诸如在电气系统中发现的集成电路的工艺和尺寸，以及其他这样的区别。例如，当IC变小时，它们变得对MOSFET的栅氧化层和双极结晶体管的结击穿的高电压降低更灵敏，并且经常降低操作电压以增加器件寿命。
参考图1，示出了薄膜电容器的内部结构的侧视图，其具有通常由标准或低值介电材料(即，低k)制成的衬底100，并具有顶面上的第二介电层102，该第二介电层102通常由低k材料制成，以减少以诸如从顶面到底面的直线方向之类的各种方向穿过衬底的许多电通路和多个信号线中的信号串扰，连接器件不同部分的侧面导线利用顶面、内表面以及底面，并产生到其他电器件和印刷电路板(即，PCB)的外部电触点。在这个示意性实施例中在横截面上示出了形成薄膜电容器(即，TFC)的顶板并把顶板连接到衬底100的背面的许多电线和通路104。还示出了形成埋藏在第二介电层102中的TFC的底板并把底板连接到衬底100的背面的许多电线和通路106。用高介电值(即，高k)的介电材料108来隔离两个电容器板104和106，以形成高值电容器。任一高k材料可被用作层108。高k材料的示意性实例包括钛酸锶钡、钛酸钡、或钛酸锶，如果介电材料100是带状铸造陶瓷这是非常有用的。对于本领域技术人员来说众多其他的高k介电材料都是公知的，并且可以根据用在特定应用中的材料和工艺的需要而被用在本实施例的实施中。
图1中示出的示意性实施例可以被清楚地延伸到包括诸如110的垂直电导线，以把顶面部分连接到在顶面或底面上使用接触点的外部电子器件，并且把衬底100上的一位置上的部分TFC连接到其他位置。例如，通过本领域技术人员所公知的方法，通过利用底部、顶部的或埋藏在衬底100中的水平电导体，所有上面的电容器电极板部分104可以连接在一起，以形成一个大电容器。然后结合的顶板电极线可以连接到垂直导体110，并且因而经由顶面或底面上的接触点连接到外部电源。替换地，结合的顶板电极线可以通过位于衬底100的底面上的连接焊点连接到外部电子器件，而不需要垂直连接器110。按照类似的方式，通过上述那些类似的装置，埋藏的底部电容器板106可以被连接在一起，以形成一个大电容器，并通过顶面或底面上的连接被连接到诸如IC或电源的外部电子器件。
图1中示出的示意性实施例可以被延伸到包括这样的布置，其中还可以在底面上形成在衬底的顶面上所示出的结构，以在附着了电容器的电子器件的全部使用面积的相同大小中提供具有基本上两倍的面积和容量的电容器。还应当理解，垂直电导体110不限于示出的围绕在电容器外围的单行，而可以具有多行的垂直连接器和接触点，并可以形成连接器的区域阵列(area array)，以减少输出和输入的电流的电阻和电感。因而，在图1中示出的示意性实施例中，借助于包括的诸如垂直连接器110之类的电导体，上面的电容器板104中的每一个可以连接到不同的电压电源，同时下面的电容器板106可以都连接到参考电压，以提供可以被叫做地电压的参考电压。替换地，因诸如接地跳动隔离之类的种种原因，下面的电容器板106可以与上面的电容器板104相隔离地连接到单独的参考电压电源。通过这种布置，可以给诸如IC之类的电路提供两个不同的电源电压，这在诸如向IC的内部最小尺寸的晶体管逻辑部件提供的低电压电平，同时向同一IC的存储器高速缓存或输入/输出(即，I/O)部件提供高电压电平时是很有用的。
在图2中，在该图的上部示出了薄膜电容器(即，TFC)的俯视图，薄膜电容器具有被示意性分为两个独立部分的上面的电容器板。在这个示意性实例中，电容器的左侧202被选择为提供操作电压电平给紧密耦合的电子器件的存储器高速缓存部件，该电子器件诸如是直接安装在TFC的顶部的IC。示意性TFC的右侧204被选择为提供不同的操作电压电平给IC的电压敏感的逻辑核心。替换地，由于同步转换问题或其他设计原因，两侧202和204可以单独地提供需要相互电隔离的内部IC信号。
在图2下面的详细侧视图中，示出了上面的电容器板间隔周围的区域。在这个示意性实例中，上面的电容器板被示为仅被分成两部分，并且下面的电容器板208被示为电导体的单片。在此描述的实施例明显不是被限定为上面参考图1的示意性实例讨论的那样，其中下面的电容器板被分开。电容器被形成在衬底210上并且用高k介电材料206覆盖下面的电容器板208，为了简单起见，在这个示意性实例中把介电材料206示为连续的。介电材料206的选择将依赖于使用该实施例的具体应用。例如，在低温共同点火(co-fired)陶瓷领域中高k介电材料可以被选为钛酸锶钡或其他类似的材料。为了简单起见，高k介电206被示为连续的单层，但是实施例不被这样限制，并且当对于实施的具体应用来说最有用的时候，高k介电层也可以被分解为多个独立的部分。
在图3中示出了具有俯视图的示意性实施例，该俯视图具有被选择向IC的最小尺寸晶体管核心逻辑区提供较低电源电压电平的区域302，以及被选择向同一IC的存储器高速缓存区提供较高、或较低、或者不同的电源电压电平的区域304。在展开的顶视图中看到，借助于上面的电容器板导体的交替条纹，例如与条纹308相比具有到不同外部电源的连接的条纹306，在这个示意性实施例中对区域302进行布置，以向IC的核心区的不同区域提供两个不同的较低电源电压值。因为信号隔离问题，不同的电源可以具有相同的电压电平并且彼此独立，或者依据应用的具体需求，不同的电源可以响应各个区域晶体管的操作差别来提供不同的电压电平。电源的相同隔离也可以出现在为IC的高速缓存部件使用所选择的区域304中。例如，高压电源电平区304可以对高速缓存部件和I/O部件使用两个不同的电源电压电平。在已知为BiCMOS工艺的情况下的I/O部件、或者其他I/O类型的器件，可以使用双极结晶体管作为输出器件，并且因而可能需要不同于高速缓存MOS晶体管的电源电平。
如在示意性实施例的侧视图中可以看到的，上面的电容器板302的隔离导体条纹306和308，位于为了简单起见在图3中被示为连续层的高k介电层310上。该实施例不应被限制为上面示出的情况。在这个示意性实施例中形成下面的电容器板312的底部导体被示为分离成单独的导体条纹，每一条与上面的电容器板302的导体条纹相关联，但是在多种具体应用中附加了参考电压电源(例如，地)的不间断的下面的电容器板可以是优选的方法。下面的电容器板导体312被形成在衬底314上，如同先前连同图1和2的描述所公开的，衬底314也可以具有位于衬底314的底部上的通孔导体、内部水平导体、和/或另一电容器结构，就像刚刚描述过的那样。
通过这种布置，可以给IC的高速缓存区提供高电源电压电平电容器304，同时使用低电源电压电容器区302的部分306和308向内部核心逻辑区的部分提供两个不同的低压电源电平。借助于改变条纹306对条纹308的相对尺寸，可以很容易地把向较低部分302的不同部分提供的电容总量调整到具体应用的需求。
在图3底部的侧视图中示出了控制向IC的低压电源区302或高压电源区304的不同部分提供的电容总量的替换方法，其中示出了具有两个不同高k介电层310和311的示意性实施例。仍可以通过如前所述改变导体条纹306和308的相对面积来控制向IC的不同部分提供的电容总量，但是通过这种示意性布置，也可以改变两个高k介电层的厚度，如图所示，其中层311被示为比另一高k介电层310薄，或者对于两个层来说用作高k介电的材料可以不同，或者可以使用两种方法的组合来适合于实施该实施例的具体应用。
除已经讨论过的特征之外，在图3中示出的示意性实施例的堆叠的电容器布置、衬底314可以具有如前面已讨论过的关于图1和2和关于并排条纹实施例所讨论的垂直通孔连接器、内部导体以及两侧的顶部和底部形成的电容器结构。
在图4中，示出了以直接安装IC的方式使用的TFC的示意性实施例。TFC电容器402被示为具有有机衬底404并具有顶部形成的电容器406和底部形成的电容器408，有机衬底404可以是多层印刷电路板。电容器也可以被嵌入在衬底中。顶部和底部电容器可以以各种方式进行连接，例如它们可以相互之间完全隔离并适合安装的IC 412的不同部分，或者它们可以相互连接以基本上使可用电容量加倍，或者按照应用了TFC的特定应用所需要的任意连接组合。
TFC电容器402的底面具有可能连接外部触点的多个连接焊点。例如，示意性实施例示出了用于连接通孔印刷电路板的引脚410的区域阵列。可替换的连接可以包括用于表面安装应用的鸥翼导线、球形栅格阵列、或者诸如在图中所示的全栅格插口(即，FGS)之类的接插件引脚。
在这个示意性实施例中TFC电容器402的顶面具有连接焊点的面阵，连接焊点被布置为使用焊球阵列414来容纳并焊接封装好的IC 412。替换连接方法可以包括使用电镀焊锡或金焊盘的未封装硅芯片的倒装法安装、或者具有附着的散热片的陶瓷引线的IC封装的表面安装。
通过这种布置，IC 412具有从TFC 402的各个部分到任意期望数量的不同功率或参考电源电压源的短电连接。TFC 402也可以有利地被用来使用电连接引脚410提供把IC 412附着于电子器件上的装置。这种布置可以具有这样的好处，由于全速IC测试所需的电容量的适当放置，在装配在完整的电子器件中之前允许IC 412的更完整测试。
图5是依据各种实施例的产品502的框图，这些诸如是通信网络、计算机、存储器系统、磁盘或光盘、某些其他信息存储器件、和/或任意类型的电子器件或系统。产品502可以包括耦合到诸如存储相关信息(例如，计算机程序指令508、和/或其他数据)的存储器506的机器可访问介质的处理器504、以及通过诸如总线或电缆512的各种装置连接到外部电气器件或电子器件的输入/输出驱动器510，当被访问时，使机器执行诸如计算数学问题的答案之类的动作。产品502的各个元件，例如处理器504，可以具有受益于使用本实施例以使用紧密耦合电容器来减轻和缓和电流变化的瞬时电流问题。作为示意性实例，处理器504可以被有利地封装在直接位于TFC顶部的陶瓷封装中，如之前在图4中讨论和示出的。本实施例可以被应用到处理器504的产品502的任意组件部分。
作为另一示意性实例，产品502可以是诸如经由总线电缆512附着于其他网络元件(未明示)上的通信网络元件的系统。通信网络可以包括由诸如图中所示的电缆512之类的总线互连的多个耦合网络元件。网络元件可以包括代替或者与有线电缆512一起使用的偶极天线、单向天线、或者其他形式的无线互联能力。在示意性通信网络中出现的各种元件中，可以有受益于使用上述TFC的示意性实施例的电子电路。可以受益于描述的紧密耦合TFC的通信网络中的电子电路可以包括局部微处理器504、以及诸如在图中示出沿着电缆512发送信号的输入/输出驱动器510之类的外部线路驱动器。依赖于具体应用或系统的使用，本实施例对所示系统的任意单独的组件来说是有利的。
作为另一示意性实例，替换地，产品502可以是计算机系统，具有包括诸如微处理器之类的计算元件504、存储程序代码508的存储器元件506、通信元件和输入/输出驱动元件510的多个元件，并且可以经由总线或电缆512或者通过无线连接(未示出)连接到其他计算机系统。这些元件中的一个或多个可以受益于使用上述的TFC，特别是I/O驱动器510、和/或计算元件504，它们两个都可能具有紧密耦合TFC可以改进的瞬时电流问题。依赖于这种用途，本实施例对于系统中任意的独立组件均是有利的。在使用电容器的多个其他实例中，本实施例对于用在每一所述元件中的多于一个，或者任意数量的所述电容器也是有用的，所述元件也包括诸如电荷泵、滤波器、射频应用、以及差分AC耦合器之类的元件。
形成详细描述一部分的附图借助于说明而非限制示出了实施了公开的主题的具体实施例。说明的实施例以足够详细的方式进行了描述，以使得本领域技术人员能够实施在此公开的教导。从中也可以利用或获得其他实施例，使得在不脱离公开的精神的情况下，可以进行结构和逻辑替代以及变化。因此，这种详细的描述不被理解为限制意义，而是享有仅用附加权利要求和所有等价物所限定的各种实施例的精神的权利。
仅为了方便起见，这些创造性主题的实施例在此可以单独地或者共同地被称为术语“发明”，并且如果实际上公开了多于一个主题，则不想要随意地把这种应用的精神限制到任一单个发明或发明的概念。因而，尽管已在此说明和描述了具体实施例，但是应当理解，进行计算以达到相同目的的任意装置可以代替示出的特定实施例。这种公开想要覆盖各种实施例的任意和所有修改或变化。在此没有逐一描述的上述实施例的组合、以及其他实施例，对于本领域技术人员来说一看过上面的描述就能显而易见。
遵照37C.F.R.§1.72(b)，需要能允许读者快速确定技术公开的性质的摘要，提供公开的摘要。按照这种理解提交摘要不是用来解释或者限制权利要求的含义的精神。另外，在前面的详细描述中，为了公开的流畅性和增强其清楚性的目的，可以看到各种特征被集中在单个实施例中。公开的这种方法不被解释为反映下述目的，要求的实施例需要有比在每一权利要求中明确叙述的更多的特征。相反，按照下面的权利要求反映，发明主题在于少于单个公开的实施例的所有特征。因而，在此把下面的权利要求引入详细描述中，同时每一权利要求依赖于其自身作为单独的实施例。

Claims (33)

1.一种方法，包括：
利用具有介电常数的介电材料把第一导电电极与第二导电电极电隔离；
把第一导电电极的第一部分与第一导电电极的第二部分电隔离；以及
给第一导电电极的第一部分提供第一电压，给第二导电电极提供第二电压，给第一导电电极的第二部分提供第三电压。
2、如权利要求1所述的方法，其中介电材料具有比氮化硅的介电常数更高的介电常数，并且包括从基本上由钛酸锶钡、钛酸钡、钛酸锶及其混合物组成的组中选择的一种或更多种材料。
3、如权利要求1所述的方法，其中对于集成电路的高速缓存部件用第一电源提供第一电压，通过参考电源提供第二电压，并且对于集成电路的核心逻辑部件用不同于提供第一电压的第一电源的电源提供第三电压。
4、如权利要求1所述的方法，进一步把第二电极布置在基本平坦的衬底材料上，衬底材料中的一种或更多种是从基本上由单晶硅、多晶硅、玻璃、单晶体氧化物、半导体材料、金属箔、带状铸件陶瓷、聚合物及其混合物组成的组中选择的。
5、如权利要求4所述的方法，其中衬底材料具有把电信号从衬底的顶部传导到衬底的底部的多个导电通路。
6、如权利要求5所述的方法，其中所述多个导电通路包括：
把第一导电电极的第一部分电连接到衬底的底部的第一部分的第一多个通路；
把第二导电电极电连接到衬底的底部的第二部分的第二多个通路；
把第一导电电极的第二部分电连接到衬底的底部的第三部分的第三多个通路；以及
把衬底的顶部的第四多个触点位置电连接到衬底的底部的第五多个触点位置的第四多个通路，其中这些多个通路中的所选择的任一多个通路被布置为电连接到在集成电路上多个倒装法安装的焊盘中选择的一个。
7、如权利要求1所述的方法，进一步把第二导电电极电隔离成至少两个部分，并给每一部分提供单独的电源。
8、如权利要求7所述的方法，其中第二电极的每一电隔离部分被布置在与第一电极相关联的电隔离部分之下。
9、如权利要求4所述的方法，进一步包括布置在衬底的底部上的第三导电电极，用具有第二介电常数的介电材料把第三导电电极与第四导电电极隔离。
10、如权利要求9所述的方法，其中第二介电常数与第一介电常数相同，并且第四电极被电隔离成至少两个部分。
11、一种形成薄膜电容器的方法，包括：
形成衬底；
在衬底的顶面上形成第一多个电极的图案；
在第一多个电极上形成第一介电材料的图案；
在第一介电材料上形成第二多个电极的图案；
在第二多个电极上形成第二介电材料的图案；
在第二多个电极的图案上的第一和第二介电通过间隙中形成多个接触孔；以及
在第二介电材料上形成第三多个电极的图案。
12、如权利要求11所述的方法，其中第一介电材料包括从基本上由钛酸锶钡、钛酸钡、钛酸锶及其混合物组成的组中选择的一种或更多种材料。
13、如权利要求11所述的方法，衬底还包括从基本上由单晶硅、多晶硅、玻璃、单晶体氧化物、半导体材料、金属箔、带状铸件陶瓷、聚合物及其混合物组成的组中选择的一种或更多种材料。
14、如权利要求13所述的方法，进一步给衬底材料提供多个导电通路，该导电通路被布置为把电信号从衬底的顶部传导到衬底的底部。
15、如权利要求14所述的方法，进一步包括在衬底的底面上形成的电容器。
16、如权利要求11所述的方法，进一步给第一多个电极提供第一电源电压；
给第二多个电极提供地电压；以及
给第三多个电极提供第二电源电压。
17、如权利要求11所述的方法，进一步给第三多个电极的顶面提供多个触点位置，多个触点位置中的每一个电连接到第一、第二和第三多个电极之一的被选择的部分，并且被布置为电连接到在集成电路上的多个倒转法安装焊盘中被选择的一个。
18、如权利要求11所述的方法，进一步给衬底提供多个电接触引脚，所述多个电接触引脚被布置为把多个电极连接到外部电路。
19、如权利要求18所述的方法，其中电接触引脚包括电连接器的区域阵列，其中的一个或多个电连接器是从基本上由引脚、焊料块和导线组成的组中选择的。
20、如权利要求18所述的方法，其中电接触引脚包括具有至少一行的外围阵列，其中另外的行与第一行平行。
21、一种设备，包括：
衬底，其包括顶面、底面、把顶面的选定部分连接到底面的选定部分的多个电通路、以及被布置为连接至少一个外部电路的多个电连接器；以及
至少一个面包括至少两种多个电极，用至少一个介电层把每种多个电极与其他的多个电极电隔离。
22、如权利要求21所述的设备，其中多个电极的至少一个包括至少两个部分，每一部分连接到不同的电源。
23、如权利要求21所述的设备，其中至少一个介电层是高介电常数材料，该高介电常数材料包括从基本上由钛酸锶钡、钛酸钡、钛酸锶及其混合物组成的组中选择的一种或更多种材料。
24、如权利要求21所述的设备，其中被布置为连接至少一个外部电路的多个电连接器被单独电连接到集成电路上的多个倒装法安装焊盘中的一个。
25、如权利要求21所述的设备，其中电连接器包括一区域阵列，该区域阵列包括从由引脚、焊料块、导线及其混合物组成的组中选择一个或更多个电连接器。
26、如权利要求21所述的设备，其中电连接器包括具有至少一个同轴导线行的外围阵列。
27、如权利要求21所述的设备，其中衬底基本上由单晶硅、多晶硅、玻璃、单晶体氧化物、半导体材料、金属箔、带状铸件陶瓷、无机聚合物、有机聚合物及其混合物组成。
28、一种系统，包括：
多个耦合元件，其包括偶极天线；
包括衬底的电子电路，该衬底包括包括顶面、底面、把顶面的选定部分连接到底面的选定部分的多个电通路、以及被布置为连接至少一个外部电路的多个电连接器；以及
至少一个衬底包括至少两种多个电极，用至少一个介电层把每一种多个电极与其他的多个电极电隔离。
29、如权利要求28所述的系统，其中至少一种多个电极包括至少两个部分，每一部分连接到不同的电源。
30、如权利要求28所述的系统，其中至少一个介电层是高介电常数材料，该高介电常数材料包括从基本上由钛酸锶钡、钛酸钡、钛酸锶及其混合物组成的组中选择的一种或更多种材料。
31、一种计算机系统，包括：
多个元件，至少包括计算元件、存储器元件、通信元件和输入/输出元件，这些元件中的至少一个包括衬底，该衬底包括顶面、底面、把顶面的选定部分连接到底面的选定部分的多个电通路、以及被布置为连接到至少一个外部电路的多个电连接器；以及
至少一个面包括至少两种多个电极，用至少一个介电层把每一种多个电极与其他的多个电极电隔离。
32、如权利要求31所述的计算机系统，其中至少一种多个电极包括至少两个部分，每一部分连接到不同的电源。
33、如权利要求31所述的计算机系统，其中至少一个介电层是高介电常数材料，该高介电常数材料包括从基本上由钛酸锶钡、钛酸钡、钛酸锶及其混合物组成的组中选择的一种或更多种材料。
CN200580033113.0A 2004-09-29 2005-09-29 用于多电压的分裂式薄膜电容器 Expired - Fee Related CN101031995B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610550138.8A CN105957712B (zh) 2004-09-29 2005-09-29 用于多电压的分裂式薄膜电容器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/954,644 US7216406B2 (en) 2004-09-29 2004-09-29 Method forming split thin film capacitors with multiple voltages
US10/954,644 2004-09-29
PCT/US2005/035089 WO2006039438A2 (en) 2004-09-29 2005-09-29 Split thin film capacitor for multiple voltages

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610550138.8A Division CN105957712B (zh) 2004-09-29 2005-09-29 用于多电压的分裂式薄膜电容器

Publications (2)

Publication Number Publication Date
CN101031995A true CN101031995A (zh) 2007-09-05
CN101031995B CN101031995B (zh) 2016-08-17

Family

ID=35636848

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200580033113.0A Expired - Fee Related CN101031995B (zh) 2004-09-29 2005-09-29 用于多电压的分裂式薄膜电容器
CN201610550138.8A Expired - Fee Related CN105957712B (zh) 2004-09-29 2005-09-29 用于多电压的分裂式薄膜电容器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610550138.8A Expired - Fee Related CN105957712B (zh) 2004-09-29 2005-09-29 用于多电压的分裂式薄膜电容器

Country Status (7)

Country Link
US (4) US7216406B2 (zh)
JP (1) JP4588765B2 (zh)
KR (1) KR100911784B1 (zh)
CN (2) CN101031995B (zh)
DE (1) DE112005002373T5 (zh)
TW (1) TWI292676B (zh)
WO (1) WO2006039438A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216406B2 (en) 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
US7724498B2 (en) * 2006-06-30 2010-05-25 Intel Corporation Low inductance capacitors, methods of assembling same, and systems containing same
US7553738B2 (en) * 2006-12-11 2009-06-30 Intel Corporation Method of fabricating a microelectronic device including embedded thin film capacitor by over-etching thin film capacitor bottom electrode and microelectronic device made according to the method
JP5079342B2 (ja) * 2007-01-22 2012-11-21 ルネサスエレクトロニクス株式会社 マルチプロセッサ装置
US20140177150A1 (en) * 2012-12-21 2014-06-26 Olufemi B. Oluwafemi Crosstalk cancelation in striplines
US9041148B2 (en) 2013-06-13 2015-05-26 Qualcomm Incorporated Metal-insulator-metal capacitor structures
DE102017219674A1 (de) 2017-11-06 2019-05-09 Audi Ag Halbleiter-Leistungsmodul mit integriertem Kondensator
US11688729B2 (en) * 2018-07-09 2023-06-27 Intel Corporation Integrated thin film capacitors on a glass core substrate
CN112166501B (zh) * 2020-09-02 2024-01-09 长江存储科技有限责任公司 半导体器件中的片上电容器结构
US11908888B2 (en) 2021-09-23 2024-02-20 International Business Machines Corporation Metal-insulator-metal capacitor structure supporting different voltage applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US20040118602A1 (en) * 2002-12-24 2004-06-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded capacitors and manufacturing method thereof

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130198A (en) 1979-03-30 1980-10-08 Hitachi Ltd Hybrid integrated circuit board for tuner
US4650923A (en) * 1984-06-01 1987-03-17 Narumi China Corporation Ceramic article having a high moisture proof
US5012153A (en) * 1989-12-22 1991-04-30 Atkinson Gary M Split collector vacuum field effect transistor
US5150019A (en) * 1990-10-01 1992-09-22 National Semiconductor Corp. Integrated circuit electronic grid device and method
GB9110858D0 (en) * 1991-05-20 1991-07-10 Shell Int Research Herbicidal compounds
US5572042A (en) * 1994-04-11 1996-11-05 National Semiconductor Corporation Integrated circuit vertical electronic grid device and method
US5586206A (en) * 1994-09-09 1996-12-17 Deacon Research Optical power splitter with electrically-controlled switching structures
US5745334A (en) 1996-03-25 1998-04-28 International Business Machines Corporation Capacitor formed within printed circuit board
US6023408A (en) * 1996-04-09 2000-02-08 The Board Of Trustees Of The University Of Arkansas Floating plate capacitor with extremely wide band low impedance
JPH1027987A (ja) * 1996-07-10 1998-01-27 Hitachi Ltd 低ｅｍｉ回路基板及び低ｅｍｉケーブルコネクタ
US6075285A (en) 1997-12-15 2000-06-13 Intel Corporation Semiconductor package substrate with power die
US6285050B1 (en) 1997-12-24 2001-09-04 International Business Machines Corporation Decoupling capacitor structure distributed above an integrated circuit and method for making same
US6023407A (en) * 1998-02-26 2000-02-08 International Business Machines Corporation Structure for a thin film multilayer capacitor
US6178082B1 (en) * 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
US6461493B1 (en) * 1999-12-23 2002-10-08 International Business Machines Corporation Decoupling capacitor method and structure using metal based carrier
US6300161B1 (en) * 2000-02-15 2001-10-09 Alpine Microsystems, Inc. Module and method for interconnecting integrated circuits that facilitates high speed signal propagation with reduced noise
KR100359735B1 (ko) 2000-07-07 2002-11-07 이복균 산업용 탈수장치의 벨트식 여과포 세척장치
US6611419B1 (en) * 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
JP2002075783A (ja) * 2000-08-25 2002-03-15 Alps Electric Co Ltd 温度補償用薄膜コンデンサ
JP2002075781A (ja) * 2000-08-25 2002-03-15 Kyocera Corp 薄膜コンデンサ
US6577490B2 (en) 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
JP4174967B2 (ja) 2000-12-18 2008-11-05 船井電機株式会社 追記型光ディスクの記録方法
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
US6477034B1 (en) * 2001-10-03 2002-11-05 Intel Corporation Interposer substrate with low inductance capacitive paths
JP2003158378A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 多層回路基板を有する電子回路装置の製造方法
KR20040008955A (ko) 2002-07-19 2004-01-31 (주)아녹시스 삼차원 입체 영상 표시 장치
JP4013734B2 (ja) * 2002-11-06 2007-11-28 松下電器産業株式会社 Ｍｉｍ容量
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
JP2004140403A (ja) * 2003-12-25 2004-05-13 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP4641396B2 (ja) * 2004-09-02 2011-03-02 Ｏｋｉセミコンダクタ株式会社 薄膜コンデンサとその製造方法
US7216406B2 (en) 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
US7216409B1 (en) * 2005-12-12 2007-05-15 Ching-Su Chiu Gear puller
US7751357B2 (en) * 2006-02-06 2010-07-06 Olympus Corporation Power management

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US20040118602A1 (en) * 2002-12-24 2004-06-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded capacitors and manufacturing method thereof

Also Published As

Publication number Publication date
KR20070048266A (ko) 2007-05-08
WO2006039438B1 (en) 2006-09-14
US20060070219A1 (en) 2006-04-06
CN105957712A (zh) 2016-09-21
WO2006039438A3 (en) 2006-07-13
CN105957712B (zh) 2018-10-23
US20090284944A1 (en) 2009-11-19
DE112005002373T5 (de) 2007-08-23
KR100911784B1 (ko) 2009-08-12
TW200627998A (en) 2006-08-01
CN101031995B (zh) 2016-08-17
US7216406B2 (en) 2007-05-15
US7986532B2 (en) 2011-07-26
US7810234B2 (en) 2010-10-12
WO2006039438A2 (en) 2006-04-13
US20060285272A1 (en) 2006-12-21
US20070184609A1 (en) 2007-08-09
JP2008515237A (ja) 2008-05-08
JP4588765B2 (ja) 2010-12-01
TWI292676B (en) 2008-01-11
US7586756B2 (en) 2009-09-08

Similar Documents

Publication Publication Date Title
CN101031995A (zh) 用于多电压的分裂式薄膜电容器
US6346743B1 (en) Embedded capacitor assembly in a package
CN101355067B (zh) 多芯片模块的改进的电连接
CN100390969C (zh) 半导体器件
CN100511672C (zh) 芯片层叠型半导体装置
CN100407877C (zh) 用于减少多层电路板的层数的技术
CN101527199B (zh) 电容器装置和电路
JP2001024150A (ja) 半導体装置
CN1178602A (zh) 高性能的集成电路封装
CN104517952B (zh) 功率半导体模块和用于制造功率半导体模块的方法
JP2021077891A (ja) チップ電力供給システム、チップ、ｐｃｂ、およびコンピュータデバイス
JP2008124072A (ja) 半導体装置
US6664629B2 (en) Semiconductor device
KR100513422B1 (ko) 집적회로 모듈의 구조
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
CN218849479U (zh) 电子器件及电子设备
CN101246881A (zh) 电子封装结构
CN116613268A (zh) 显示面板及其驱动方法、显示装置
CN112616240A (zh) 芯片基板及主板
CN101521184B (zh) 半导体器件
CN116613269A (zh) 发光基板、显示模组及发光基板的制作方法
CN1414821A (zh) 具有高质良率的电路基板
CN1391272A (zh) 集成电路的多层基板及其介层孔排列方法
JP2000011124A (ja) Ｉｃカード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1111517

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1111517

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160817

Termination date: 20190929

CF01 Termination of patent right due to non-payment of annual fee