CN101246881A - 电子封装结构 - Google Patents

电子封装结构 Download PDF

Info

Publication number
CN101246881A
CN101246881A CN 200710162607 CN200710162607A CN101246881A CN 101246881 A CN101246881 A CN 101246881A CN 200710162607 CN200710162607 CN 200710162607 CN 200710162607 A CN200710162607 A CN 200710162607A CN 101246881 A CN101246881 A CN 101246881A
Authority
CN
China
Prior art keywords
electronic component
carrier
package structure
electron package
loading end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200710162607
Other languages
English (en)
Other versions
CN100552946C (zh
Inventor
陈大容
方崇训
吕保儒
林逸程
温兆均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cyntec Co Ltd
Qiankun Science and Technology Co Ltd
Original Assignee
Qiankun Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qiankun Science and Technology Co Ltd filed Critical Qiankun Science and Technology Co Ltd
Priority to CN 200710162607 priority Critical patent/CN100552946C/zh
Publication of CN101246881A publication Critical patent/CN101246881A/zh
Application granted granted Critical
Publication of CN100552946C publication Critical patent/CN100552946C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种电子封装结构，包括一第一承载器、至少一第一电子元件、至少一第二电子元件与一胶体。第一承载器具有彼此相对的一第一承载面与一第二承载面。第一电子元件配置于第一承载面上且电性连接至第一承载器。第二电子元件配置于第二承载面上且电性连接至第一承载器。胶体至少包覆第一电子元件、第二电子元件与部分第一承载器。因此，上述电子封装结构的第一承载器的空间利用率较高。

Description

电子封装结构
技术领域
本发明是有关于一种封装结构，且特别是有关于一种电子封装结构。
背景技术
电子封装结构是经由繁复的封装制程步骤后所形成的产品。各种不同的电子封装结构具有不同的电气性能(electrical performance)及散热性能(capacityof heat dissipation)，因此设计者可依照其设计需求而选用符合其电气性能及散热性能需求的电子封装结构。
请参考图1，其绘示现有的一种电子封装结构的示意图。现有电子封装结构100包括一印刷电路板(printed circuit board，PCB)110与多个电子元件(electronic element)120。这些电子元件120配置于印刷电路板110的一表面112上且与印刷电路板110电性连接。印刷电路板110具有多个接脚(pin)116，这些接脚116由印刷电路板110的另一表面114伸出，印刷电路板110可借由这些接脚116电性连接至下一层级的电子装置(例如主机板，但未绘示)。然而，由于现有电子封装结构100的这些电子元件120都是小型的初阶封装体(first-level package)，且印刷电路板110的表面112上有一定的布线面积，因此现有电子封装结构100的整体体积较大。此外，由于这些电子元件120需预先经由初阶的封装制程而成型，因此现有电子封装结构100的制造成本较高。另外，电子封装结构100必须以人工方式插入至下一层级的电子装置，因此电子封装结构100与下一层级的电子装置无法以自动化机台进行组装。
为了改进以上的缺点，现有的另一种电子封装结构被提出。请参考图2，其绘示现有的另一种电子封装结构的示意图。现有电子封装结构200包括一封装基板(package substrate)210与多个电子元件220。这些电子元件220配置于封装基板210的一表面212上，且这些电子元件220可借由打线接合技术(wire bonding technology)或表面粘着技术(surface mount technology)而电性连接至封装基板210。此外，现有电子封装结构200可借由锡膏(solder paste)或多个焊球(solder ball)(未绘示)而电性连接至下一层级的电子装置(例如主机板，但未绘示)。
与现有电子封装结构100相比之下，现有电子封装结构200虽然具有元件配置密度高、体积较小、制程简单、成本较低以及可以自动化方式置于下一层级的电子装置等优点。然而，现有电子封装结构200在运作而进行散热时，只能借由封装基板210内的导电孔道(conductive via)214将热以传导的方式传递至下一层级电子装置的导线上。因此，现有封装结构200的散热性(capacityof heat dissipation)较差。
此外，现有电子封装结构100的这些电子元件120皆配置于印刷电路板110的表面112上，且现有电子封装结构200的这些电子元件220皆配置于封装基板210的表面212上。因此，现有电子封装结构100与200中，印刷电路板110与封装基板210的空间利用率较低，且现有电子封装结构100与200的体积较大。
发明内容
本发明的目的是提供一种电子封装结构，其内部空间利用率较高。
本发明提出一种电子封装结构，其包括一第一承载器(carrier)、至少一第一电子元件、至少一第二电子元件与一胶体(encapsulant)。第一承载器具有彼此相对的一第一承载面(carrying surface)与一第二承载面。第一电子元件配置于第一承载面上且电性连接至第一承载器。第二电子元件配置于第二承载面上且电性连接至第一承载器。胶体至少包覆第一电子元件、第二电子元件与部分第一承载器。
在本发明的电子封装结构中，上述的第二电子元件的体积可大于第一电子元件的体积。
在本发明的电子封装结构中，上述的第一电子元件的数量可为多个。此外，该些第一电子元件的其中的一可为控制元件(control element)，该些第一电子元件的其中另一可为功率元件(power element)，且该第二电子元件可为储能元件(energy-storage element)。另外，该些第一电子元件的其中之一可为控制元件，该些第一电子元件的其中另一可为储能元件，且该第二电子元件可为功率元件。
在本发明的电子封装结构中，上述的第二电子元件的数量可为多个。此外，该第一电子元件可为控制元件，该些第二电子元件的其中之一可为储能元件，该些第二电子元件的其中另一可为功率元件。
在本发明的电子封装结构中，上述的电子封装结构还包括至少一第三电子元件，配置于该第一承载器的一侧面上，且该侧面连接该第一承载面与该第二承载面。此外，该第三电子元件可为储能元件，该第一电子元件可为控制元件，该第二电子元件可为功率元件。
在本发明的电子封装结构中，上述的第一承载器可为导线架(leadframe)。
在本发明的电子封装结构中，上述的电子封装结构还包括一第二承载器，其配置于第一承载面上且电性连接至第一承载器。此外，第一电子元件配置于第二承载器上且电性连接至第二承载器。此外，上述的电子封装结构还包括一底胶(underfill)，其配置于该第二承载器与该第一电子元件之间。另外，上述的第一电子元件的数量可为多个，部分这些第一电子元件配置于第二承载器上且电性连接至第二承载器，且其余部分这些第一电子元件配置于第一承载面上且电性连接至第一承载器。再者，上述第二承载器可为线路板(wiring board)。
在本发明的电子封装结构中，上述的第一电子元件可直接配置于第一承载面上，且第二电子元件可直接配置于第二承载面上。
基于上述，由于第二电子元件是配置于第一承载器的第二承载面上，且第一电子元件是配置于第一承载器的第一承载面上，因此第一承载器的承载空间可充分地被使用，进而使得本发明的电子封装结构内部所配置的这些电子元件的密度较高。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1绘示现有的一种电子封装结构的示意图。
图2绘示现有的另一种电子封装结构的示意图。
图3A绘示本发明第一实施例的一种电子封装结构的剖面示意图。
图3B绘示本发明第一实施例的导线架的引脚的可能延伸方式的示意图。
图3C绘示本发明第一实施例的另一种电子封装结构的剖面示意图。
图4绘示本发明第二实施例的一种电子封装结构的剖面示意图。
图5绘示本发明第三实施例的一种电子封装结构的剖面示意图。
图6绘示本发明第四实施例的一种电子封装结构的剖面示意图。
图7绘示本发明第五实施例的一种电子封装结构的剖面示意图。
主要元件符号说明如下：
100、200、300、300’、400、500、600、700：电子封装结构
110：印刷电路板
112、114、212：表面
116：接脚
120、220、320、330、320’、330’、420、520、530、620、630、720、730、
770：电子元件
210：封装基板
310、310’、410、460、510、560、610、660、710、760：承载器
312、314、412、512、514、612、614、712、714：承载面
316：引脚
340、440：胶体
350：焊线
450：凸块
470：底胶
716：侧面
C：间隙
具体实施方式
第一实施例
请参考图3A，其绘示本发明第一实施例的一种电子封装结构的剖面示意图。第一实施例的电子封装结构300包括一第一承载器310、至少一第一电子元件320(图3A示意地绘示4个)、至少一第二电子元件330(图3A示意地绘示1个)与一胶体340。第一承载器310具有彼此相对的一第一承载面312与一第二承载面314。这些第一电子元件320配置于第一承载面312上且电性连接至第一承载器310。第二电子元件330配置于第二承载面314上且电性连接至第一承载器310。
本实施例中，第二电子元件330的体积可大于第一电子元件320的体积，第一承载器310例如为导线架，其采用金属材质。本实施例中，第一电子元件320可直接配置于第一承载面312上，且第二电子元件330可直接配置于第二承载面314上。
由于设计者可将第二电子元件330配置于第一承载器310的第二承载面314上，且将第一电子元件320配置于第一承载器310的第一承载面312上，因此第一承载器310的承载空间(carrying space)可充分地被使用，进而使得电子封装结构300内部所配置的这些电子元件320、330的密度较高。
在第一实施例中，第二电子元件330可为储能元件，其用来储存电能。详言之，第二电子元件330可为抗流线圈(choke coil)，其可视为电感量(inductance)较大且体积较大的电感元件(inductive element)。此外，第一电子元件320的数量为多个，各个第一电子元件320可为逻辑控制元件、驱动元件或被动元件。被动元件例如为电容器(capacitor)、电感量较小的电感器(inductor)或电阻器(resistor)。各个第一电子元件320也可为包括金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field effect transistor，MOSFET)、绝缘栅极双极性晶体管(insulated gate bipolar transistor，IGBT)或二极管(diode)的功率元件。另外，第一实施例的电子封装结构300通常应用于电压调整器模组(voltage regulator module)、网络适配器(network adapter)或图形处理器(graphics processing unit)、电压-电压直流转换器(DC/DCConverter)或负载点(Point-of-Load，POL)转换器中。
第一实施例的胶体340至少包覆这些第一电子元件320、第二电子元件330与部分第一承载器310，以保护这些电子元件320、330。此外，第一承载器310(例如为导线架)的至少一引脚(lead)316(图3A示意地绘示两个)延伸至胶体340之外以电性连接至下一层级的电子装置(例如主机板，但未绘示)。本实施例，电子封装结构300可为一表面粘着型装置(Surface Mount Devices，SMD)，举例来说，可采用QFP封装(如图3A)或PLCC封装(如图3B(a))技术制成表面粘着型装置，且这些引脚316可借由表面粘着技术(Surface MountTechnology，SMT)电性连接至电子装置。必须说明的是，电子封装结构300的封装技术及这些引脚316的型式可依设计者的需求而有所改变，电子封装结构300并不限为表面粘着型装置。电子封装结构300也可为插件型装置(pin-through-hole device，PTH device)，举例来说：可采用DIP封装(如图3B(b))或SIP封装(如图3B(c))技术制成插件型装置。据此，第一实施例只是用以举例而非限定本发明。
进一步而言，在第一实施例中，就图3A所示的相对位置而言，电子封装结构300的这些第一电子元件320由左至右分别为逻辑控制元件、电容器、电阻器与包括金属氧化物半导体场效应晶体管的功率元件，且这些第一电子元件320皆可为管芯(die)型态，管芯为直接从晶圆片(wafer)上切割下来的且未经封装的结构体。例如为逻辑控制元件的第一电子元件320与例如为功率元件的第一电子元件320可分别借由多条焊线350而电性连接至第一承载器310。换言之，例如为逻辑控制元件的第一电子元件320与例如为功率元件的第一电子元件320可分别借由打线接合技术而电性连接至第一承载器310。当然，例如为逻辑控制元件的第一电子元件320与例如为功率元件的第一电子元件320也可分别借由多个凸块(bump)(未绘示)而电性连接至第一承载器310。换言之，例如为逻辑控制元件的第一电子元件320与例如为功率元件的第一电子元件320可分别借由覆晶接合技术(flip chip bonding technology)而电性连接至第一承载器310，但是并未以图面绘示。
此外，例如为电容器的第一电子元件320与例如为电阻器的第一电子元件320可分别借由锡膏(未绘示)而电性连接至第一承载器310。换言之，例如为电容器的第一电子元件320与例如为电阻器的第一电子元件320可分别借由表面粘着技术而电性连接至第一承载器310。在此必须说明的是，这些第一电子元件320接合至第一承载器310的方式可依照设计者的需求而有所改变，据此，第一实施例只是用以举例而非限定本发明。
另外，第二电子元件330亦可为管芯型态且借由打线接合技术、表面粘着技术或覆晶接合技术而电性连接至第一承载器310。
请参考图3C，其绘示本发明第一实施例的另一种电子封装结构的剖面示意图。电子封装结构300’与电子封装结构300的差别在于，电子封装结构300’的这些第一电子元件320’与第二电子元件330’可为芯片封装体(chip package)型态，芯片封装体是指从晶圆片上切割下来的管芯经过封装制程后的结构体。例如为芯片封装体型态的这些第一电子元件320’与第二电子元件330’可借由锡膏(未绘示)或导电胶(conductive paste)(未绘示)而电性连接至第一承载器310’。换言之，例如为芯片封装体型态的这些第一电子元件320’与第二电子元件330’可借由表面粘着技术而电性连接至第一承载器310’。在此必须强调的是，电子封装结构300’的这些第一电子元件320’的至少其中之一与第二电子元件330’亦可依照设计需求而为管芯型态。换言之，整体而言，电子封装结构300’可同时具有管芯型态与芯片封装体型态的电子元件，但是并未以图面绘示。
第二实施例
请参考图4，其绘示本发明第二实施例的一种电子封装结构的剖面示意图。第二实施例的电子封装结构400与第一实施例的电子封装结构300、300’的不同之处在于，电子封装结构400还包括一第二承载器460，且第一电子元件420的数量为多个。部分这些第一电子元件420配置于第二承载器460上且电性连接至第二承载器460，而第二承载器460配置于第一承载器410的第一承载面412上且电性连接至第一承载器410。换言之，本实施例中，部分这些第一电子元件420间接配置于第一承载面412上，且其余部分这些第一电子元件420(图4仅以最右边的第一电子元件420为例绘示)直接配置于第一承载面412上。此外，上述第二承载器460可为线路板(wiring board)。
例如是线路板的第二承载器460是由多个线路层(wiring layer)(未绘示)与多个介电层(dielectric layer)(未绘示)交替迭合而成，且至少两个线路层之间是借由至少一个导电孔道(未绘示)而相互电性连接。因此，例如是线路板的第二承载器460内部的布线密度通常较大且线路也较为复杂。在此必须说明的是，第一承载器410与第二承载器460的外型可依设计需求而有所改变，第二实施例是用以举例而非限定本发明。
值得注意的是，电子封装结构400还包括一底胶470，其配置于第二承载器460与这些第一电子元件420的其中之一(例如图4所示的最左边的第一电子元件420)之间。底胶470是非导电胶，其可填充于第二承载器460与最左边的第一电子元件420之间。当最左边的第一电子元件420借由这些凸块450而置于第二承载器460上时，第二承载器460与最左边的第一电子元件420之间会有间隙(clearance)C，而胶体440并无法填充于此间隙C。因此，底胶470可填充于此间隙C，且底胶470可避免受热而扩散的这些凸块450相接触而形成短路。此外，底胶470可承受部份应力，使得这些凸块450承受的应力减少，借以提升这些凸块450的寿命。
第三实施例
请参考图5，其绘示本发明第三实施例的一种电子封装结构的剖面示意图。在第三实施例的电子封装结构500中，例如为线路板的第二承载器560配置于例如为导线架的第一承载器510的第一承载面512上且电性连接至第一承载器510。第一电子元件520的数目为多个，这些第一电子元件520是透过第二承载器560间接配置于第一承载面512上。就图5所示的相对位置而言，配置于第二承载器560上的这些第一电子元件520由左至右分别可为电阻器、电容器、逻辑控制元件、电容器与电阻器。此外，第二电子元件530的数量为多个，配置于第一承载器510的第二承载面514上的这些第二电子元件530由左至右分别可为储能元件(例如为抗流线圈)与功率元件(例如为金属氧化物半导体场效应晶体管)。另外，这些第一电子元件520与这些第二电子元件530可为管芯型态或芯片封装体型态，且其电性连接方式可参考第一实施例所述，故于此不再赘述。
第四实施例
请参考图6，其绘示本发明第四实施例的一种电子封装结构的剖面示意图。在第四实施例的电子封装结构600中，例如为线路板的第二承载器660配置于例如为导线架的第一承载器610的第一承载面612上且电性连接至第一承载器610。就图6所示的相对位置而言，配置于第二承载器660上的这些第一电子元件620由左至右分别可为电阻器、逻辑控制元件与电容器。此外，电子封装结构600还包括配置于第一承载面612上的另一第一电子元件620，且此第一电子元件620可为储能元件(例如为抗流线圈)。
配置于第一承载器610的第二承载面614上的第二电子元件630可为功率元件(例如为金属氧化物半导体场效应晶体管)。这些第一电子元件620与第二电子元件630可为管芯型态或芯片封装体型态，且其电性连接方式可参考第一实施例所述，故于此不再赘述。
第五实施例
请参考图7，其绘示本发明第五实施例的一种电子封装结构的剖面示意图。在第五实施例的电子封装结构700中，例如为线路板的第二承载器760配置于例如为导线架的第一承载器710的第一承载面712上且电性连接至第一承载器710。就图7所示的相对位置而言，配置于第二承载器760上的这些第一电子元件720由左至右分别可为电阻器、逻辑控制元件与电容器。此外，配置于第一承载器710的第二承载面714上的第二电子元件730可为功率元件(例如为金属氧化物半导体场效应晶体管)。这些第一电子元件720与第二电子元件730可为管芯型态或芯片封装体型态，且其电性连接方式可参考第一实施例所述，故于此不再赘述。
值得注意的是，电子封装结构700还包括至少一第三电子元件770(图7示意地绘示1个)。第三电子元件770配置于第一承载器710的一侧面716上，且侧面716连接第一承载面712与第二承载面714。第三电子元件770可为储能元件，例如为抗流线圈。
第三实施例、第四实施例及第五实施例中，这些第一电子元件520、620、720也可直接配置于第一承载面512、612、712上，详细内容请参考图3A及相关内容，故于此不再赘述。
综上所述，本发明的电子封装结构至少具有以下的优点：
一、由于第二电子元件是配置于第一承载器的第二承载面上，且第一电子元件是配置于第一承载器的第一承载面上，因此第一承载器的承载空间可充分地被使用，进而使得本发明的电子封装结构内部所配置的这些电子元件的密度较高。
二、采用导线架为第一承载器，使得承载于第一承载器上的第一电子元件与第二电子元件，均可透过导线架提供的良好导热途径进行散热，借以提升电子封装结构的散热性。
三、当本发明的电子封装结构为表面粘着型装置时，本发明的电子封装结构可借由表面粘着技术而电性连接至下一层级的电子装置，因此本发明的电子封装结构可自动化组装至下一层级的电子装置，进而提高产率以及降低组装成本。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (16)

1.一种电子封装结构，其特征在于包括：
一第一承载器，具有彼此相对的一第一承载面与一第二承载面；
至少一第一电子元件，配置于该第一承载面上且电性连接至该第一承载器；
至少一第二电子元件，配置于该第二承载面上且电性连接至该第一承载器；以及
一胶体，至少包覆该第一电子元件、该第二电子元件与部分该第一承载器。
2.如权利要求1所述的电子封装结构，其特征在于，该第二电子元件的体积大于该第一电子元件的体积。
3.如权利要求1所述的电子封装结构，其特征在于，第一电子元件的数量为多个。
4.如权利要求3所述的电子封装结构，其特征在于，该些第一电子元件的其中之一为控制元件，该些第一电子元件的其中另一为功率元件，且该第二电子元件为储能元件。
5.如权利要求3所述的电子封装结构，其特征在于，该些第一电子元件的其中之一为控制元件，该些第一电子元件的其中另一为储能元件，且该第二电子元件为功率元件。
6.如权利要求1所述的电子封装结构，其特征在于，第二电子元件的数量为多个。
7.如权利要求6所述的电子封装结构，其特征在于，该第一电子元件为控制元件，该些第二电子元件的其中之一为储能元件，该些第二电子元件的其中另一为功率元件。
8.如权利要求1所述的电子封装结构，其特征在于，还包括至少一第三电子元件，配置于该第一承载器的一侧面上，其中该侧面连接该第一承载面与该第二承载面。
9.如权利要求8所述的电子封装结构，其特征在于，该第三电子元件为储能元件，该第一电子元件为控制元件，该第二电子元件为功率元件。
10.如权利要求1所述的电子封装结构，其特征在于，该第一承载器为导线架。
11.如权利要求1所述的电子封装结构，其特征在于，还包括一第二承载器，其配置于该第一承载面上且电性连接至该第一承载器。
12.如权利要求11所述的电子封装结构，其特征在于，该第一电子元件配置于该第二承载器上且电性连接至该第二承载器。
13.如权利要求12所述的电子封装结构，其特征在于，还包括一底胶，其配置于该第二承载器与该第一电子元件之间。
14.如权利要求11所述的电子封装结构，其特征在于，该第一电子元件的数量为多个，部分该些第一电子元件配置于该第二承载器上且电性连接至该第二承载器，且其余部分该些第一电子元件配置于该第一承载面上且电性连接至该第一承载器。
15.如权利要求11所述的电子封装结构，其特征在于，该第二承载器为线路板。
16.如权利要求1所述的电子封装结构，其特征在于，该第一电子元件直接配置于该第一承载面上，该第二电子元件直接配置于该第二承载面上。
CN 200710162607 2007-02-16 2007-09-26 电子封装结构 Active CN100552946C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710162607 CN100552946C (zh) 2007-02-16 2007-09-26 电子封装结构

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200710080295 2007-02-16
CN200710080295.8 2007-02-16
CN 200710162607 CN100552946C (zh) 2007-02-16 2007-09-26 电子封装结构

Publications (2)

Publication Number Publication Date
CN101246881A true CN101246881A (zh) 2008-08-20
CN100552946C CN100552946C (zh) 2009-10-21

Family

ID=39947219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710162607 Active CN100552946C (zh) 2007-02-16 2007-09-26 电子封装结构

Country Status (1)

Country Link
CN (1) CN100552946C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930700A (zh) * 2009-06-18 2010-12-29 立景光电股份有限公司 显示模块
WO2011137733A3 (zh) * 2011-04-29 2012-04-05 华为技术有限公司 电源模块及其封装集成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930700A (zh) * 2009-06-18 2010-12-29 立景光电股份有限公司 显示模块
WO2011137733A3 (zh) * 2011-04-29 2012-04-05 华为技术有限公司 电源模块及其封装集成方法

Also Published As

Publication number Publication date
CN100552946C (zh) 2009-10-21

Similar Documents

Publication Publication Date Title
EP1900022B1 (en) Complete power management system implemented in a single surface mount package
CN108447857B (zh) 三维空间封装结构及其制造方法
CN100438016C (zh) 采用接地拱顶进行引线接合焊球阵列的方法
US9209114B2 (en) Power module package with a fastening unit including a non-conductive portion
CN203882995U (zh) 半导体组件
US9202798B2 (en) Power module package and method for manufacturing the same
US11134570B2 (en) Electronic module with a magnetic device
US8004070B1 (en) Wire-free chip module and method
US7551455B2 (en) Package structure
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
JP2009543349A (ja) 完全なパワートレインのためのチップモジュール
US20080180921A1 (en) Electronic package structure
US20190043799A1 (en) Package structure and fabricating method thereof
CN111987053A (zh) 封装结构
CN105529916B (zh) 电子模块及其制造方法
US20080179722A1 (en) Electronic package structure
CN100552946C (zh) 电子封装结构
CN112236856A (zh) 导热电子封装
CN100505244C (zh) 封装结构
US20210175149A1 (en) Thermally conductive electronic packaging
CN102623442B (zh) 电子封装结构
CN102412241B (zh) 半导体芯片封装件及其制造方法
TWI485824B (zh) 封裝結構
CN116598265A (zh) 一种系统级封装sip模块及其组装方法
CN117040258A (zh) 一种智能功率模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant