TWI485824B - 封裝結構 - Google Patents

封裝結構 Download PDF

Info

Publication number
TWI485824B
TWI485824B TW098135970A TW98135970A TWI485824B TW I485824 B TWI485824 B TW I485824B TW 098135970 A TW098135970 A TW 098135970A TW 98135970 A TW98135970 A TW 98135970A TW I485824 B TWI485824 B TW I485824B
Authority
TW
Taiwan
Prior art keywords
carrier
package structure
electronic component
disposed
electrically connected
Prior art date
Application number
TW098135970A
Other languages
English (en)
Other versions
TW201010028A (en
Inventor
陳大容
林逸程
呂保儒
方怡旻
溫兆均
劉春條
Original Assignee
乾坤科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 乾坤科技股份有限公司 filed Critical 乾坤科技股份有限公司
Priority to TW098135970A priority Critical patent/TWI485824B/zh
Publication of TW201010028A publication Critical patent/TW201010028A/zh
Application granted granted Critical
Publication of TWI485824B publication Critical patent/TWI485824B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

封裝結構
本發明是有關於一種封裝結構，且特別是有關於一種具有多個承載器(carrier)的封裝結構。
封裝結構是經由繁複的封裝製程步驟後所形成的產品。各種不同的封裝結構具有不同的電氣性能(electrical performance)及散熱性能(capacity of heat dissipation)，因此設計者可依照其設計需求而選用符合其電氣性能及散熱性能需求的封裝結構。
請參考圖1，其繪示習知之一種封裝結構的示意圖。習知封裝結構100包括一印刷電路板(printed circuit board,PCB)110與多個電子元件120。這些電子元件120配置於印刷電路板110的一表面112上且與印刷電路板110電性連接。印刷電路板110具有多個接腳(pin)116，這些接腳116由印刷電路板110的另一表面114伸出，印刷電路板110可藉由這些接腳116電性連接至下一層級的電子裝置(例如主機板，但未繪示)。然而，由於習知封裝結構100的這些電子元件120都是小型的初階封裝體(first-level package)，且印刷電路板110的表面112上有一定的佈線面積，因此習知封裝結構100的整體體積較大。此外，由於這些電子元件120需預先經由初階的封裝製程而成型，因此習知封裝結構100的製造成本較高。另外，封裝結構100必須以人工方式插入至下一層級的電子裝置，因此封裝結構100與下一層級的電子裝置無法以自動化機台進行組裝。
為了改進以上的缺點，習知之另一種封裝結構被提出。請參考圖2，其繪示習知之另一種封裝結構的示意圖。習知封裝結構200包括一封裝基板(package substrate)210與多個電子元件220。這些電子元件220配置於封裝基板210的一表面212上，且這些電子元件220可藉由打線接合技術(wire bonding technology)或表面黏著技術(surface mount technology)而電性連接至封裝基板210。此外，習知封裝結構200可藉由錫膏(solder paste)或多個銲球(solder ball)(未繪示)而電性連接至下一層級的電子裝置(例如主機板，但未繪示)。
雖然習知封裝結構200具有元件配置密度高、體積較小、製程簡單、成本較低以及可以自動化方式置於下一層級的電子裝置等優點；然而，習知封裝結構200在運作而進行散熱時，只能藉由封裝基板210內的導電孔道(conductive via)214將熱以傳導的方式傳遞至下一層級電子裝置的導線上。因此，習知封裝結構200的散熱性(capacity of heat dissipation)較差。
本發明之目的是提供一種封裝結構，其具有多個承載器。
本發明提出一種封裝結構包括一第一承載器、一第二承載器、至少一第一電子元件、至少一第二電子元件以及一膠體。第一承載器具有多個焊墊，焊墊配置於第一承載器之一第一表面上。第二承載器與第一承載器電性連接，第一承載器配置於第二承載器旁。第二承載器具有相對之一第三表面及一第四表面。第一電子元件配置於第一承載器上且與第一承載器電性連接。第二電子元件配置於第二承載器的第三表面上且與第二承載器電性連接。膠體至少包覆第一電子元件、第二電子元件、部分第一承載器與部分第二承載器，使封裝結構暴露出焊墊與第二承載器的第四表面。
在本發明之一實施例中，配置於第一承載器之焊墊與第二承載器之第四表面位於同一平面。
在本發明之一實施例中，封裝結構更包括至少一焊線，其中第一承載器藉由焊線而與第二承載器電性連接。
基於上述，由於發熱功率較大的這些第二電子元件是配置於熱阻值較小的第二承載器上，因此封裝結構運作時，這些第二電子元件所產生的熱可直接藉由第二承載器傳遞至下一層的電子裝置，進而使得封裝結構不會過熱而能維持正常的運作功能。此外，由於第一承載器內部的佈線密度較大，因此這些第一電子元件配置於第一承載器上的數量可較多，進而充分利用第一承載器的配置空間。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
 第一實施例
請參考圖3，其繪示本發明第一實施例之封裝結構的剖面示意圖。第一實施例之封裝結構300包括一第一承載器310、一第二承載器320、至少一第一電子元件330(圖3例如繪示兩個)與至少一第二電子元件340(圖3例如繪示兩個)。第二承載器320與第一承載器310電性連接，且第一承載器310的熱阻值可大於第二承載器320的熱阻值。這些第一電子元件330配置於第一承載器310上且與第一承載器310電性連接。這些第二電子元件340配置於第二承載器上320且與第二承載器320電性連接，且各個第一電子元件330的發熱功率可小於各個第二電子元件340的發熱功率。
在第一實施例中，第一承載器310可配置於第二承載器320上。此外，封裝結構300更包括一膠體350，膠體350至少包覆這些第一電子元件330、這些第二電子元件340、部分第一承載器310與部分第二承載器320。由圖3可知，第二承載器320的部分區域是暴露於膠體350之外，其用以電性連接下一層級的電子裝置(例如主機板，但未繪示)。除了上述功能之外，當封裝結構300運作而產生熱時，第二承載器320亦可藉由暴露的區域將熱傳遞至下一層級的電子裝置。另外，膠體350可藉由一模具(mold)(未繪示)加以灌膠與加熱而形成，膠體350可保護所包覆的元件，以避免受到外界溫度、濕氣與雜訊的影響，並且可提供手持的形體。
在第一實施例中，這些第一電子元件330可為邏輯控制元件、驅動元件或被動元件，而這些第二電子元件340可為金氧半導體場效電晶體、絕緣閘極雙極性電晶體、二極體或抗流器(例如電感)。舉例而言，在圖3中，其中一個第二電子元件340(例如是金氧半導體場效電晶體)可藉由多條焊線360而分別與第一承載器310以及第二承載器320電性連接，換言之，其中一個第二電子元件340是藉由打線接合技術而與第二承載器320電性連接。在圖3中，另一個第二電子元件340(例如是抗流器)可藉由錫膏而與第二承載器320電性連接，換言之，另一個第二電子元件340是藉由表面黏著技術而與第二承載器320電性連接。在此必須說明的是，這些第二電子元件340可依設計需求而藉由打線接合技術、表面黏著技術或覆晶接合技術(flip chip bonding technology)以電性連接至第二承載器320。這些第一電子元件330亦可依照設計需求而藉由上述這些技術以電性連接至第一承載器310。據此，第一實施例是用以舉例而非限定本發明。
此外，第一承載器310可為線路板，而第二承載器320可為導線架(其材質例如為金屬)。其中，例如是線路板的第一承載器310是由多個線路層(wiring layer)312與多個介電層(dielectric layer)314交替疊合而成，且至少兩個線路層312之間是藉由至少一個導電孔道316而相互電性連接，因此例如是線路板的第一承載器310內部的佈線密度通常較大且線路也較為複雜。在此必須說明的是，第一承載器310與第二承載器320的外型可依設計需求而有所改變，第一實施例是用以舉例而非加以限定。
由上述可知，由於發熱功率較大的這些第二電子元件340是配置於熱阻值較小的第二承載器320上，因此封裝結構300運作時，這些第二電子元件340所產生的熱可直接藉由第二承載器320傳遞至下一層的電子裝置，進而使得封裝結構300不會過熱而能維持正常的運作功能。與習知封裝結構200(見圖2)相較，第一實施例的封裝結構300的散熱性較佳。此外，由於第一承載器310內部的佈線密度較大，因此這些第一電子元件330配置於第一承載器310上的數量可較多，進而充分利用第一承載器310的配置空間(disposing space)。與習知封裝結構100(見圖1)相較，第一實施例的封裝結構300的體積較小。
第二實施例
請參考圖3與圖4，其中圖4繪示本發明第二實施例之封裝結構的剖面示意圖。第二實施例之封裝結構400與第一實施例之封裝結構300的主要不同之處在於，這些第一電子元件430可配置於第一承載器410的相對兩表面412、414上。在第二實施例中，第一承載器410仍可配置於第二承載器420上。第二承載器420具有一第一承載部422與一第二承載部424與一連接部426，第一承載部422與第二承載部424不處於同一平面。連接部426連接第二承載部424的邊緣並彎折而連接至第一承載部422的邊緣，第一承載器410配置於第一承載部422上。進言之，就圖4所繪示的相對位置而言，第二承載部424與第一承載部422之間存有一高度差H。此外，第一承載器410配置於第一承載部422上，且第二電子元件440配置於第二承載部424上。
由於這些第一電子元件430配置於第一承載器410的相對兩表面412、414上，因此與第一實施例相較，第二實施例之這些第一電子元件430配置於第一承載器410上的數目更多，亦即第一承載器410的配置空間更大。
第三實施例
請參考圖3、圖4與圖5，其中圖5繪示本發明第三實施例之封裝結構的剖面示意圖。第三實施例之封裝結構500與上述這些實施例之封裝結構300、400的主要不同之處在於，第三實施例的第一承載器510可配置於第二承載器520旁。此外，封裝結構500更包括至少一焊線560(圖5繪示三條)，第一承載器510藉由這些焊線560的至少其中之一而與第二承載器520電性連接，一第一電子元件530配置於第一承載器510上且與第一承載器510電性連接。另外，第一承載器510可具有多個焊墊516，這些焊墊516配置於第一承載器510之一第一表面514上且暴露於膠體550之外。第二承載器520具有相對之一第三表面522及一第四表面524，一第二電子元件540配置於第二承載器520之第三表面522上且與第二承載器520電性連接。一膠體550包覆第一電子元件530、第二電子元件540、部分第一承載器510與部分第二承載器520，使封裝結構500暴露出焊墊516與第二承載器520的第四表面524。在本實施例中，配置於第一承載器510之焊墊516與第二承載器520之第四表面524位於同一平面。與上述這些實施例相較，第三實施例之暴露於膠體550之外的這些焊墊516可傳遞電性訊號於下一層級的電子裝置(例如主機板，但未繪示)，進而增加封裝結構500與下一層級之電子裝置之間電性連接的通道(channel)。
值得注意的是，請參考圖5與圖6，其中圖6繪示圖5之第一承載器與第二承載器在形成封裝結構前的連接關係的示意圖。在形成如圖5所繪示的封裝結構500之前，第一承載器510與第二承載器520之間可藉由銲接(welding)、熔接(soldering)或黏接(adhering)的方式而彼此連接，亦即第一承載器510與第二承載器520之間可以銲錫(solder)或膠材(glue)等材料作為彼此連接的媒介。第一承載器510與第二承載器520之所以彼此連接是為了方便進行後續製程步驟，例如黏晶(die bonding)、打線(wire bonding)與膠體成型(encapsulant forming)。
接著，通常在形成膠體550之後，進行剪切(trimming)製程步驟，使得第一承載器510與第二承載器520的原先連接部位被切離。經由上述步驟，封裝結構500即可完成。必須說明的是，封裝結構500的第一承載器510與第二承載器520之間最終藉由這些焊線560的至少其中之一而互相電性連接，且膠體550維持第一承載器510與第二承載器520之間的相對位置以及提供可手持的形體。
綜上所述，本發明之封裝結構至少具有下列的優點：
一、由於發熱功率較大的這些第二電子元件是配置於熱阻值較小的第二承載器上，因此封裝結構運作時，這些第二電子元件所產生的熱可直接藉由第二承載器傳遞至下一層的電子裝置，進而使得封裝結構不會過熱而能維持正常的運作功能。
二、由於第一承載器內部的佈線密度較大，因此這些第一電子元件配置於第一承載器上的數量可較多，進而充分利用第一承載器的配置空間。
三、由於充分利用第一承載器的配置空間，因此本發明的封裝結構的體積較小。
四、由於本發明的封裝結構可藉由表面黏著技術而電性連接至下一層級的電子裝置，因此本發明的封裝結構可自動化組裝至下一層級的電子裝置，進而提高產率以及降低組裝成本。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400、500．．．封裝結構
110．．．印刷電路板
112、114、212、412、414．．．表面
116．．．接腳
120、220．．．電子元件
210．．．封裝基板
214．．．導電孔道
310、410、510．．．第一承載器
312．．．線路層
314．．．介電層
316．．．導電孔道
320、420、520．．．第二承載器
330、430、530．．．第一電子元件
340、440、540．．．第二電子元件
350、550．．．膠體
360、560．．．焊線
422．．．第一承載部
424．．．第二承載部
426．．．連接部
514．．．第一表面
516．．．焊墊
522．．．第三表面
524．．．第四表面
H．．．高度差
圖1繪示習知之一種封裝結構的示意圖。
圖2繪示習知之另一種封裝結構的示意圖。
圖3繪示本發明第一實施例之封裝結構的剖面示意圖。
圖4繪示本發明第二實施例之封裝結構的剖面示意圖。
圖5繪示本發明第三實施例之封裝結構的剖面示意圖。
圖6繪示圖5之第一承載器與第二承載器在形成封裝結構前的連接關係的示意圖。
500．．．封裝結構
510．．．第一承載器
514．．．第一表面
516．．．焊墊
520．．．第二承載器
522．．．第三表面
524．．．第四表面
530．．．第一電子元件
540．．．第二電子元件
550．．．膠體
560．．．焊線

Claims (8)

  1. 一種封裝結構，包括：一第一承載器；一第二承載器，其中該第二承載器的熱阻小於該第一承載器的熱阻，以及該第二承載器與該第一承載器電性連接；至少一第一電子元件，配置於該第一承載器之一表面上且與該第一承載器電性連接；以及至少一第二電子元件，配置於該第二承載器上且與該第二承載器電性連接，其中該第二承載器之至少一部分在該第一承載器之該表面上無投影。
  2. 如申請專利範圍第1項所述之封裝結構，其中該第一承載器為一線路板，以及該第二承載器為一導線架。
  3. 如申請專利範圍第1項所述之封裝結構，其中該第一承載器具有複數個焊墊，其中該複數個焊墊配置於該第一承載器的下表面。
  4. 如申請專利範圍第3項所述之封裝結構，進一步包含一第三承載器，其中該第一承載器藉由該複數個焊墊電性連接至該第三承載器。
  5. 如申請專利範圍第3項所述之封裝結構，進一步包含一膠體，至少包覆該至少一第一電子元件、該至少一第二電子元件、部分該第一承載器和部分該第二承載器，使該封裝結構暴露出該複數個焊墊與該第二承載器的下表面。
  6. 如申請專利範圍第3項所述之封裝結構，其中該複數個焊墊和該第二承載器的下表面實質上位於同一平面。
  7. 如申請專利範圍第1項所述之封裝結構，其中該至少一第一電子元件的數目大於該至少一第二電子元件的數目。
  8. 如申請專利範圍第1項所述之封裝結構，其中該至少一第二電子元 件的發熱功率大於該至少一第一電子元件的發熱功率。
TW098135970A 2006-05-04 2006-05-04 封裝結構 TWI485824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098135970A TWI485824B (zh) 2006-05-04 2006-05-04 封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098135970A TWI485824B (zh) 2006-05-04 2006-05-04 封裝結構

Publications (2)

Publication Number Publication Date
TW201010028A TW201010028A (en) 2010-03-01
TWI485824B true TWI485824B (zh) 2015-05-21

Family

ID=44828038

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098135970A TWI485824B (zh) 2006-05-04 2006-05-04 封裝結構

Country Status (1)

Country Link
TW (1) TWI485824B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544880B (en) * 2001-10-26 2003-08-01 Advanced Semiconductor Eng Method for packaging a multi-chip module and multi-chip module package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW544880B (en) * 2001-10-26 2003-08-01 Advanced Semiconductor Eng Method for packaging a multi-chip module and multi-chip module package

Also Published As

Publication number Publication date
TW201010028A (en) 2010-03-01

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
US7928590B2 (en) Integrated circuit package with a heat dissipation device
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
US10593656B2 (en) Three-dimensional package structure
US7551455B2 (en) Package structure
US6528882B2 (en) Thermal enhanced ball grid array package
US6566164B1 (en) Exposed copper strap in a semiconductor package
TWI378550B (en) System in packages (sips) and fabrication methods thereof
KR102456366B1 (ko) 반도체 패키지
US7834436B2 (en) Semiconductor chip package
JPH07211816A (ja) パッケージした集積回路及びその製造方法
US20080180921A1 (en) Electronic package structure
US20020189853A1 (en) BGA substrate with direct heat dissipating structure
KR20140094081A (ko) 전기적인 신호라인과 방열 기능을 하는 방열판을 갖는 반도체 패키지 및 제조방법
JP4919689B2 (ja) モジュール基板
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
CN100505244C (zh) 封装结构
TWI645518B (zh) 封裝結構及其製法
TWI485824B (zh) 封裝結構
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
US11239141B2 (en) Lead frame package
TWI234865B (en) Electrically insulating heat sink and semiconductor package with the heat sink
TWI447869B (zh) 晶片堆疊封裝結構及其應用
JPH02280364A (ja) 半導体装置
TW201635456A (zh) 電子封裝件及其製法