JP2968634B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2968634B2 JP2968634B2 JP4428492A JP4428492A JP2968634B2 JP 2968634 B2 JP2968634 B2 JP 2968634B2 JP 4428492 A JP4428492 A JP 4428492A JP 4428492 A JP4428492 A JP 4428492A JP 2968634 B2 JP2968634 B2 JP 2968634B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrate potential
- signal
- substrate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に基板電位置換回路に関する。
関し、特に基板電位置換回路に関する。
【０００２】
【従来の技術】従来の半導体集積回路のうちメモリＩＣ
の置換回路は、ウェハー状態でアドレスデータを測定
し、動作しなかった異常アドレスに対して予備に備えら
れたアドレス回路を、ヒューズカット等を利用し、異常
アドレスから正常な予備アドレスに置換し動作させると
いうアドレス置換回路となっている。
の置換回路は、ウェハー状態でアドレスデータを測定
し、動作しなかった異常アドレスに対して予備に備えら
れたアドレス回路を、ヒューズカット等を利用し、異常
アドレスから正常な予備アドレスに置換し動作させると
いうアドレス置換回路となっている。
【０００３】
【発明が解決しようとする課題】この従来のアドレス置
換回路は、ウェハー状態で特定の基板電位発生時の異常
アドレスの置換のみ有効である為、基板電位を変化さ
せ、基板上の素子の特性及び電荷の容量での保持特性等
を変化させることで規格を満足する半導体集積回路を救
済することは不可能であった。
換回路は、ウェハー状態で特定の基板電位発生時の異常
アドレスの置換のみ有効である為、基板電位を変化さ
せ、基板上の素子の特性及び電荷の容量での保持特性等
を変化させることで規格を満足する半導体集積回路を救
済することは不可能であった。
【０００４】本発明の目的は、このような問題を解決
し、基板電位を変化させて素子特性を変化させ、素子の
規格を満足できるようにした半導体集積回路を提供する
ことにある。
し、基板電位を変化させて素子特性を変化させ、素子の
規格を満足できるようにした半導体集積回路を提供する
ことにある。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
装置の構成は、外部からの制御電圧によりオン・オフ信
号を出力する基板電位置換回路と、直列接続した偶数個
のダイオードの奇数番目の異なる接続点に発振信号を容
量を介して入力し端部のダイオードの先端からそれぞれ
異る基板電位を出力する複数の基板電位発生回路と、前
記基板電位置換回路の出力信号によって前記複数の基板
電位発生回路のうち１つに前記発振信号を選択して供給
する切換回路とを備えることを特徴とし、また抵抗を介
して接続したヒューズの接断によりオン・オフ信号を出
力する基板電位置換回路と、直列接続した偶数個のダイ
オードの奇数番目の異なる接続点に発振信号を容量を介
して入力することによりそれぞれ異る基板電位を出力す
る複数の基板電位発生回路と、前記基板電位置換回路の
出力信号によって前記複数の基板電位発生回路のうち１
つに前記発振信号を選択して供給する切換回路とを備え
ることを特徴とする。
装置の構成は、外部からの制御電圧によりオン・オフ信
号を出力する基板電位置換回路と、直列接続した偶数個
のダイオードの奇数番目の異なる接続点に発振信号を容
量を介して入力し端部のダイオードの先端からそれぞれ
異る基板電位を出力する複数の基板電位発生回路と、前
記基板電位置換回路の出力信号によって前記複数の基板
電位発生回路のうち１つに前記発振信号を選択して供給
する切換回路とを備えることを特徴とし、また抵抗を介
して接続したヒューズの接断によりオン・オフ信号を出
力する基板電位置換回路と、直列接続した偶数個のダイ
オードの奇数番目の異なる接続点に発振信号を容量を介
して入力することによりそれぞれ異る基板電位を出力す
る複数の基板電位発生回路と、前記基板電位置換回路の
出力信号によって前記複数の基板電位発生回路のうち１
つに前記発振信号を選択して供給する切換回路とを備え
ることを特徴とする。
【０００６】
【実施例】図１は本発明の第１の実施例の回路図であ
る。図において、Ｄ１〜Ｄ６はダイオード，Ｉ１，Ｉ
２，６はインバータ、４，５はＮＯＲ回路、Ｃ１〜Ｃ３
はコンデンサ、Ｒ１は抵抗、Ａはボンディングパッド、
ＶSUB は出力基板電位、φは発振信号である。また、抵
抗Ｒ１とボンディングパッドＡとで基板電位置換回路３
を、インバータＩ１，コンデンサＣ１とダイオードＤ
１，Ｄ２で第１の基板電位発生回路１を、インバータＩ
２，コンデンサＣ２，Ｃ３及びダイオードＤ３〜Ｄ６で
第２の基板電位発生回路２を構成している。
る。図において、Ｄ１〜Ｄ６はダイオード，Ｉ１，Ｉ
２，６はインバータ、４，５はＮＯＲ回路、Ｃ１〜Ｃ３
はコンデンサ、Ｒ１は抵抗、Ａはボンディングパッド、
ＶSUB は出力基板電位、φは発振信号である。また、抵
抗Ｒ１とボンディングパッドＡとで基板電位置換回路３
を、インバータＩ１，コンデンサＣ１とダイオードＤ
１，Ｄ２で第１の基板電位発生回路１を、インバータＩ
２，コンデンサＣ２，Ｃ３及びダイオードＤ３〜Ｄ６で
第２の基板電位発生回路２を構成している。
【０００７】ウェハー状態で、デバイスの回路動作を測
定する場合、外部からウェハーに基板電位を印加して、
基板電位が深い時に動作が正常となる場合、ボンディン
グパッドＡは電源電圧（以下ＶCCという）にボンディン
グ接続する。基板電位が浅い時に動作が正常となる場合
はボンディングパッドＡの電圧を接地電圧（以下ＧＮＤ
という）とする為、ボンディングしない。
定する場合、外部からウェハーに基板電位を印加して、
基板電位が深い時に動作が正常となる場合、ボンディン
グパッドＡは電源電圧（以下ＶCCという）にボンディン
グ接続する。基板電位が浅い時に動作が正常となる場合
はボンディングパッドＡの電圧を接地電圧（以下ＧＮＤ
という）とする為、ボンディングしない。
【０００８】ボンディングＡにボンディング接続しない
場合、ＮＯＲ回路４の出力は、入力の発振信号φの逆相
の信号を出力し、ＮＯＲ回路５の出力はＧＮＤとなる
為、第１の基板電位発振回路１のみ動作し、その結果ダ
イオードのスレッショルド電圧をＶT とすると、基板電
位ＶSUB は約−（ＶCC−２ＶT ）となる。ボンディング
パッドＡにＶCCを印加した場合、ＮＯＲ回路４の出力は
ＧＮＤとなり、ＮＯＲ回路５の出力は、入力の発振信号
φの逆相の信号を出力する為、第２の基板電位発生回路
２のみ動作し、その結果、基板電位ＶSUB は、約−２
（ＶCC−２ＶT ）となる。
場合、ＮＯＲ回路４の出力は、入力の発振信号φの逆相
の信号を出力し、ＮＯＲ回路５の出力はＧＮＤとなる
為、第１の基板電位発振回路１のみ動作し、その結果ダ
イオードのスレッショルド電圧をＶT とすると、基板電
位ＶSUB は約−（ＶCC−２ＶT ）となる。ボンディング
パッドＡにＶCCを印加した場合、ＮＯＲ回路４の出力は
ＧＮＤとなり、ＮＯＲ回路５の出力は、入力の発振信号
φの逆相の信号を出力する為、第２の基板電位発生回路
２のみ動作し、その結果、基板電位ＶSUB は、約−２
（ＶCC−２ＶT ）となる。
【０００９】すなわち、基板電位が深い時動作が正常と
なるデバイスは、組立時に、基板電位が深くなるよう
に、基板電位置換回路３のボンディングパッドＡにＶCC
からのボンディング接続することで回路動作を正常にす
ることができる。
なるデバイスは、組立時に、基板電位が深くなるよう
に、基板電位置換回路３のボンディングパッドＡにＶCC
からのボンディング接続することで回路動作を正常にす
ることができる。
【００１０】図２は本発明の第２の実施例の半導体集積
回路装置に回路図である。本実施例は、図１のＮＯＲ回
路４，５の代りにＮＡＮＤ回路７，８が用いられ、また
基板電位置換回路３ａも、電源接続の抵抗Ｒ１とヒュー
ズＦ１とから構成される。第１の実施例と同様、外部よ
りウェハーに基板電位を印加して基板電位が浅い時に回
路動作が正常な場合はヒューズＦ１をカットしない。逆
に、基板電位が深い時に動作が正常な場合、ウェハー状
態でヒューズＦ１をカットする。
回路装置に回路図である。本実施例は、図１のＮＯＲ回
路４，５の代りにＮＡＮＤ回路７，８が用いられ、また
基板電位置換回路３ａも、電源接続の抵抗Ｒ１とヒュー
ズＦ１とから構成される。第１の実施例と同様、外部よ
りウェハーに基板電位を印加して基板電位が浅い時に回
路動作が正常な場合はヒューズＦ１をカットしない。逆
に、基板電位が深い時に動作が正常な場合、ウェハー状
態でヒューズＦ１をカットする。
【００１１】前者の場合、ＮＡＮＤ回路７の出力は、入
力の発振信号φの逆相の信号となり、ＮＡＮＤ回路の出
力はＶCCとなる為、第１の基板電位発生回路１のみ動作
する。後者の場合、ＮＡＮＤ回路７の出力はＶCCとな
り、ＮＡＮＤ回路８の出力は入力の発振信号φの逆相の
信号となる為、第２の基板電位発生回路２のみ動作す
る。その結果第１の実施例と同様になる。すなわち、基
板電位が深い時動作が正常となるデバイスはウェハー状
態でヒューズＦ１をカットして基板電位を深くし、回路
動作を正常にすることができる。
力の発振信号φの逆相の信号となり、ＮＡＮＤ回路の出
力はＶCCとなる為、第１の基板電位発生回路１のみ動作
する。後者の場合、ＮＡＮＤ回路７の出力はＶCCとな
り、ＮＡＮＤ回路８の出力は入力の発振信号φの逆相の
信号となる為、第２の基板電位発生回路２のみ動作す
る。その結果第１の実施例と同様になる。すなわち、基
板電位が深い時動作が正常となるデバイスはウェハー状
態でヒューズＦ１をカットして基板電位を深くし、回路
動作を正常にすることができる。
【００１２】
【発明の効果】以上説明したように本発明は、製造後の
ボンディングの切換え、又はヒューズカットを行うこと
により、基板電位を変化させることが可能になり、製造
のバラツキで発生した基板上の素子の特性及び電荷の容
量での保持特性等が規格を満足しないデバイスを製造
後、基板電位を変化させて救済し、不良として廃棄する
デバイスを減らすことができ、すなわち製品の収率を向
上させ、基板上の素子の特性を向上させる効果を有す
る。
ボンディングの切換え、又はヒューズカットを行うこと
により、基板電位を変化させることが可能になり、製造
のバラツキで発生した基板上の素子の特性及び電荷の容
量での保持特性等が規格を満足しないデバイスを製造
後、基板電位を変化させて救済し、不良として廃棄する
デバイスを減らすことができ、すなわち製品の収率を向
上させ、基板上の素子の特性を向上させる効果を有す
る。
【図１】本発明の第１の実施例の回路図。
【図２】本発明の第２の実施例の回路図。
１，２ 基板電位発生回路 ４，５ ＮＯＲ回路 ６，Ｉ１，Ｉ２ インバータ ７，８ ＮＡＮＤ回路 Ａ ボンディングパッド Ｃ１〜Ｃ３ コンデンサ Ｄ１〜Ｄ６ ダイオード Ｆ１ ヒューズ Ｒ１ 抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66
Claims (2)
- 【請求項１】 外部からの制御電圧によりオン・オフ信
号を出力する基板電位置換回路と、直列接続した偶数個
のダイオードの奇数番目の異なる接続点に発振信号を容
量を介して入力し端部のダイオードの先端からそれぞれ
異る基板電位を出力する複数の基板電位発生回路と、前
記基板電位置換回路の出力信号によって前記複数の基板
電位発生回路のうち１つに前記発振信号を選択して供給
する切換回路とを備えることを特徴とする半導体集積回
路装置。 - 【請求項２】 抵抗を介して接続したヒューズの接断に
よりオン・オフ信号を出力する基板電位置換回路と、直
列接続した偶数個のダイオードの奇数番目の異なる接続
点に発振信号を容量を介して入力することによりそれぞ
れ異る基板電位を出力する複数の基板電位発生回路と、
前記基板電位置換回路の出力信号によって前記複数の基
板電位発生回路のうち１つに前記発振信号を選択して供
給する切換回路とを備えることを特徴とする半導体集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4428492A JP2968634B2 (ja) | 1992-03-02 | 1992-03-02 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4428492A JP2968634B2 (ja) | 1992-03-02 | 1992-03-02 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243360A JPH05243360A (ja) | 1993-09-21 |
| JP2968634B2 true JP2968634B2 (ja) | 1999-10-25 |
Family
ID=12687209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4428492A Expired - Fee Related JP2968634B2 (ja) | 1992-03-02 | 1992-03-02 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2968634B2 (ja) |
-
1992
- 1992-03-02 JP JP4428492A patent/JP2968634B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05243360A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1147818A (en) | Semiconductor integrated circuit device having control signal generating circuits | |
| KR100283030B1 (ko) | 반도체 장치의 레이 아웃 구조 | |
| JP2005039210A (ja) | ソフトエラー削減のための安定化構成セルを有するプログラマブルロジックデバイス | |
| EP0678919A1 (en) | Semiconductor device having input protection circuit | |
| US6015723A (en) | Lead frame bonding distribution methods | |
| JP2000174081A (ja) | 半導体チップのバーンイン試験方法、バーンイン試験装置及びバーンイン試験方法に使用する半導体チップ | |
| JPS60130157A (ja) | モノリシツク半導体集積回路 | |
| JP2968634B2 (ja) | 半導体集積回路装置 | |
| JP3581459B2 (ja) | 半導体記憶装置 | |
| JPH0682517A (ja) | 切換可能電圧発生回路 | |
| EP0068611A1 (en) | Substrate-bias voltage generator | |
| JPH10294429A (ja) | 半導体装置 | |
| JPH04123466A (ja) | 半導体装置 | |
| JP2741712B2 (ja) | 半導体集積回路装置 | |
| JP2746093B2 (ja) | 半導体装置 | |
| JPS63316917A (ja) | 集積半導体回路内の発生器回路 | |
| KR100426989B1 (ko) | 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른집적회로 패키지 구조 | |
| JP3031040B2 (ja) | 集積回路の製造方法 | |
| JP2806744B2 (ja) | 半導体集積回路 | |
| JP3682358B2 (ja) | 集積回路の誤動作防止回路 | |
| JP2003347415A (ja) | 半導体集積回路システム | |
| JP3076267B2 (ja) | 半導体集積回路 | |
| JP2001210788A (ja) | 半導体装置 | |
| JPS63276268A (ja) | 半導体装置 | |
| JP2002033436A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990721 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |