KR100426989B1 - 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른집적회로 패키지 구조 - Google Patents

패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른집적회로 패키지 구조 Download PDF

Info

Publication number
KR100426989B1
KR100426989B1 KR10-2001-0033086A KR20010033086A KR100426989B1 KR 100426989 B1 KR100426989 B1 KR 100426989B1 KR 20010033086 A KR20010033086 A KR 20010033086A KR 100426989 B1 KR100426989 B1 KR 100426989B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
pad
test
package
pin
Prior art date
Application number
KR10-2001-0033086A
Other languages
English (en)
Other versions
KR20020094702A (ko
Inventor
박용대
조욱래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0033086A priority Critical patent/KR100426989B1/ko
Priority to US10/034,320 priority patent/US6815230B2/en
Publication of KR20020094702A publication Critical patent/KR20020094702A/ko
Application granted granted Critical
Publication of KR100426989B1 publication Critical patent/KR100426989B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

생산성 향상을 위해 집적회로 칩을 패키징한 상태에서 상기 집적회로 칩내의 옵션 패드에 제어신호를 인가하는 방법이 개시된다. 그러한 방법은, 상기 집적회로 칩을 패키징한 집적회로 패키지에 할당된 복수의 전원인가용 핀들중 적어도 하나의 핀을, 상기 집적회로 칩내에 설치된 전원 패드에는 연결함이 없이 상기 옵션 패드에 독립적으로 연결하여 두고, 상기 옵션 패드와 연결된 상기 전원인가용 핀을 통해 외부에서 제어신호를 인가하는 것을 특징으로 한다.

Description

패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른 집적회로 패키지 구조{Control signal providing method using package power pins and IC package structure therefore}
본 발명은 스태틱 랜덤 억세스 메모리 등과 같은 반도체 집적회로 패키지 구성에 관한 것으로, 특히 패키지 레벨에서 추가 핀의 할당없이 테스트용 제어신호를 인가할 수 있는 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른 집적회로 패키지 구조에 관한 것이다.
일반적으로, 랜덤 억세스 메모리(RAM)소자 등과 같은 반도체 집적회로의 제조에 있어서, 소자(Device)의 각종 전기적 특성 확인 및 콘트롤을 행하기 위해, 소자의 동작에 필요한 패드외에 부가적인 옵션 패드(Option Pad)가 칩내에 형성되어진다. 그러한 옵션 패드는 패키지 조립공정에서 전원 패드인 접지전원전압(VSS)패드 또는 공급전원전압(VDD)패드와 본딩됨에 의해 전기적으로 쇼트된다. 상기 옵션 패드의 용도는 다양하다. 예컨대, 초기 불량을 스크린하여 칩의 신뢰성 보장을 위해 웨이퍼 레벨 상태에서 선택된 복수개의 메모리 셀들로 온도 및 전압 스트레스를 가하는 웨이퍼 번인(Burn-In)테스트, 다수개의 입출력(Input/Output)을 동시에 테스트하기 위한 머지드 데이터 출력 테스트(Merged-DQ test), 다수의 메모리 셀을 동시에 테스트하기 위한 병렬 비트 테스트(Parallel BIT Test)등을 수행하고자 할 경우에 상기 옵션 패드는 상기 다양한 테스트 모드들로 진입하기 위한 테스트 제어신호를 수신하는 패드로서 사용된다. 상기한 옵션 패드를 사용하여 각종 테스트를 수행하는 이유는 상기 옵션 패드를 사용하는 것이 테스트 효율성이 좋아서 반도체 제품의 생산성 향상이 달성되기 때문이다.
그러나, 상기 옵션 패드를 활용하여 각종 테스트를 수행할 수 있는 경우는 집적회로 칩들이 웨이퍼 상이 존재하는 웨이퍼 레벨 상태일 때다. 즉, 웨이퍼 레벨 상태에서는 상기 옵션 패드를 사용하여 설정된 테스트를 수행함에 의해 생산성을 향상시킬 수 있었으나, 웨이퍼 상의 칩들이 하나씩 패키지 화 되는 패키지 레벨 상태에서는 상기 옵션 패드가 패키지 레벨 상태에서는 노출되지 않으므로 각종 테스트가 제한된다. 왜냐하면, 패키지 조립 타입의 규격이 정해져 있기 때문에 각 패키지 핀(Pin)들의 기능도 정해져 있게 된다. 그러한 상태에서 상기 옵션 패드와 연결될 부가적인 옵션 핀을 추가로 패키지 상태에서 할당하는 것은 매우 어려운 문제가있다.
결국, 패키지 핀 구성이 규격화 되어 있고 타이트한 핀 배치 상태를 갖는 상황하에서는 옵션 패드와 연결될 옵션 핀을 패키지에 임의로 할당하는 것은 매우 어려운 일이며, 그에 따라 패키지 레벨 상태에서의 각종 테스트는 원활히 수행되지 못하여 제품 생산성이 떨어진다.
이하에서는 상기한 문제점에 대한 더욱 철저한 이해를 제공하기 위하여 도면을 참조하여 설명한다. 통상적인 집적회로 패키지의 구성을 보인 도 1을 참조하면, 집적회로 칩(10)내에는 내부회로로서의 수신파트(12), 웨이퍼 패드 파트(13)가 형성되고, 상기 집적회로 칩(10)을 리드 프레임에 장착하여 패키징한 집적회로 패키지는 패키지 핀 파트(21)를 포함한다. 상기 수신파트(12)에는 콘트롤 리시버(1), 옵션 리시버(2), 전원(VSS/VDD)라인(3)이 형성되고, 상기 웨이퍼 패드 파트(13)에는 콘트롤 패드 및 정전방전(ESD)회로(4), 옵션 패드(5), 복수의 전원 패드(6,7)이 형성된다. 상기 패키지 핀 파트(21)의 일부에는 콘트롤 핀(22), 상기 복수의 전원 패드(6,7)에 대응되어 연결되는 전원 핀(23,24)이 형성된다.
상기한 도면에서와 같은 구조에서, 웨이퍼 레벨 상태에서는 상기 옵션 패드(5)가 외부에 노출되어 있으므로 상기 옵션 패드(5)를 통해 설정된 제어신호가 옵션 리시버(2)에 제공되게 하여 원하는 테스트를 수행하는 것이 가능한다. 그러나 패키지 조립완료 후에는 상기 옵션 패드(5)와 연결되는 패키지 핀이 할당되어 있지 않기 때문에 원하는 테스트를 수행하지 못한다. 그러므로, 집적회로 패키지 레벨 상태에서, 상기 옵션 패드를 이용한 테스트가 수행되게 하려면 패키지상에 별도의패키지 핀을 할당하여야 한다. 그러나, 패키지 조립 타입의 규격이 정해져 있는 상태에서 상기 옵션 패드와 연결될 부가적인 옵션 핀을 추가로 패키지 상태에서 할당하는 것은 매우 어려운 문제를 유발한다.
따라서, 본 발명의 목적은 상기한 문제점들을 해결하는 제어신호 인가방법 및 그에 따른 집적회로 패키지 구조를 제공함에 있다.
본 발명의 다른 목적은 패키지 레벨에서 추가 핀의 할당없이 테스트용 제어신호를 인가할 수 있는 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른 집적회로 패키지 구조를 제공함에 있다.
본 발명의 또 다른 목적은 잉여의 VDD 또는 VSS 핀을 사용하여 패키지화된 상태에서 내부 제어옵션을 이용할 수 있는 방법을 제공함에 있다.
본 발명의 또 다른 목적은 테스트 타임 및 신뢰성 향상을 위해 테스트 단에서 디바이스를 제어할 수 있는 옵션 핀 구조를 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 양상(aspect)에 따라, 집적회로 칩을 패키징한 상태에서 상기 집적회로 칩내의 옵션 패드에 제어신호를 인가하는 방법은, 상기 집적회로 칩을 패키징한 집적회로 패키지에 할당된 복수의 전원인가용 핀들중 적어도 하나의 핀을, 상기 집적회로 칩내에 설치된 전원 패드에는 연결함이 없이 상기 옵션 패드에 독립적으로 연결하여 두고, 상기 옵션 패드와 연결된 상기 전원인가용 핀을 통해 외부에서 제어신호를 인가하는 것을 특징으로 한다.
본 발명의 다른 양상에 따라, 집적회로 칩을 패키징한 상태에서도 테스트용 제어신호를 외부에서 인가하는 것이 가능한 집적회로 패키지의 구조는, 상기 집적회로 패키지에 장착되며, 테스트를 위한 내부회로에 연결되는 옵션 패드 및 전원라인들에 연결되는 전원 패드들이 형성된 집적회로 칩과; 상기 집적회로 패키지에 할당되어 형성된 복수의 전원인가용 핀들중 상기 전원 패드들에 연결된 전원인가 그룹 핀들과; 상기 복수의 전원인가용 핀들중 상기 전원인가 그룹 핀들을 제외한 나머지 핀들 중에서 상기 옵션 패드에만 독립적으로 연결되어 상기 테스트용 제어신호를 상기 옵션 패드를 통해 상기 내부회로에 제공하는 적어도 하나의 신호인가 핀을 구비함을 특징으로 한다.
상기한 구성에 따르면, 패키지 레벨에서 추가 핀의 할당없이 옵션 패드에 테스트용 제어신호를 인가할 수 있게 된다.
도 1은 통상적인 집적회로 패키지의 구성도
도 2는 본 발명의 실시 예에 따른 집적회로 패키지의 구성도
도 3은 도 2중 전원핀 관련 연결구성을 보인 구체도
이하에서는 본 발명에 따른 구조에 대한 바람직한 실시 예가 첨부된 도면들을 참조하여 설명된다. 비록 다른 도면에 표시되어 있더라도 동일내지 유사한 기능을 수행하는 구성요소들은 동일한 참조부호로서 나타나 있다. 또한, 실시 예의 도면에서는 본 발명을 설명하기 위해 필요한 부분만이 도시된다.
본 발명에 따른 집적회로 패키지의 구성을 보인 도 2를 참조하면, 집적회로 칩(11)내에는 내부회로로서의 수신파트(12), 웨이퍼 패드 파트(13)가 형성되고, 상기 집적회로 칩(11)을 프린티드 회로 보오드에 장착하여 패키징한 집적회로 패키지는 패키지 핀 파트(21)를 포함한다. 상기 수신파트(12)에는 콘트롤 리시버(1), 옵션 리시버(2), 전원(VSS/VDD)라인(3)이 형성되고, 상기 웨이퍼 패드 파트(13)에는 콘트롤 패드 및 정전방전(ESD)회로(4), 키퍼회로(14, 옵션 패드 및 ESD 회로(15), 복수의 전원 패드(6,7)가 형성된다. 상기 패키지 핀 파트(21)의 일부에는 콘트롤 핀(22), 상기 옵션 패드 및 ESD 회로(15)에 연결된 전원 핀(25), 상기 복수의 전원 패드(6,7)에 대응되어 연결되는 전원 핀(23,24)이 형성된다.
본 발명의 실시 예에서는 상기 도면에서 보여지는 바와 같이, 패키지 레벨 상태에서 테스트를 위한 벤더 옵션 콘트롤(Vendor option control)을 행하기 위해 패키지 핀으로서 할당된 복수의 전원 핀들 예컨대 VDD 또는 VSS 핀들 중에서 별도의 하나의 핀을 분리하여 상기 옵션 패드(15)와 연결한 구성이 특징이다. 상기 전원 핀(25)은 설계시에 비록 전원 핀으로 할당되었지만 본 발명의 실시 예에서는 상기 옵션 패드(15)와 독립적으로 연결되어 테스트용 제어신호를 인가하는 용도로 사용된다.
결국, 도 2의 구조는 집적회로 칩을 패키징한 상태에서 상기 집적회로 칩(11)내의 옵션 패드(15)에 제어신호를 인가하기 위해, 상기 집적회로 칩을 패키징한 집적회로 패키지에 할당된 복수의 전원인가용 핀들(23,24,25)중 적어도 하나의 핀을, 상기 집적회로 칩내에 설치된 전원 패드(6,7)에는 연결함이 없이 상기 옵션 패드(15)에 독립적으로 연결하는 구조이다. 상기 집적회로 패키지는 볼 그리드 어레이 핀 배열을 가질 수 있다.
상기 옵션 패드(15)에 키퍼(Keeper)회로(14)를 연결한 것은 핀의 오픈시에디바이스의 오동작을 막기 위해서이다. 상기 키퍼회로(14)는 옵션 패드의 플로팅시 옵션 패드의 전압을 로우(또는 하이)레벨을 유지케 하는 기능을 한다. 여기서, 상기 키퍼 회로(14)의 출력과 상기 VSS(VDD)핀의 전압레벨이 동일한 레벨로 될 수 있도록 하는 것이 중요하다. 즉, 상기 옵션 패드(15)가 접지전원전압 핀(25)에 연결된 경우라면 상기 키퍼 회로(14)의 출력은 로우 레벨이 되도록 한다.
또한, 상기 옵션 패드(15)에는 ESD 기능을 가질 수 있도록 하기 위해 ESD 회로가 추가된다.
도 3에는 도 2중 전원핀 관련 연결구성을 보인 구체도가 도시된다. 도 3을 참조하면, 집적회로 칩(11)을 인쇄회로 기판에 장착하여 패키징한 상태에서도 테스트용 제어신호를 외부에서 인가하는 것이 가능하도록 하기 위해, 상기 집적회로 패키지(20)에 할당되어 형성된 복수의 전원인가용 핀들(23,24,25)중 상기 전원 패드들에 연결된 전원인가 그룹 핀들(23,24)과, 상기 복수의 전원인가용 핀들중 상기 전원인가 그룹 핀들을 제외한 나머지 핀들 중에서 상기 옵션 패드에만 독립적으로 연결되어 상기 테스트용 제어신호를 상기 옵션 패드를 통해 상기 내부회로에 제공하는 적어도 하나의 신호인가 핀(25)이 보여진다. 도면에서는 상기 전원인가 그룹 핀들(23,24)은 접지전압 핀들(VSSP1,VSSP2)로 되어있고 인쇄회로기판을 통해 접지 패드들(VSS1,VSS2)과 연결되어 있다. 또한, 상기 신호인가 핀(25)도 접지전압 핀(VSSP3)으로 되어있으며, 옵션 패드(OP1)에 연결된다. 상기 옵션 패드(OP1)와 접지간에는 ESD 회로로서 기능하는 엔형 모오스 트랜지스터(N1)가 연결된다. 또한, 상기 옵션 패드(OP1)와 접지간에는 상기 키퍼회로(14)로서 기능하는 저항(R1)이 연결되며, 상기 옵션 패드(OP1)에 입력단이 연결된 CMOS 인버터(2)가 입력 리시버회로로서 연결되어 있다.
상기한 바와 같은 핀 연결 구조를 가지는 본 발명의 실시 예에 따라, 상기 전원핀(25)을 통해 외부 테스트용 제어신호를 인가하여 테스트가 수행되어 지도록 하는 방법이 이하에서 예를 들어 설명된다.
컬럼(Column)방향으로 M개, 로우(Row)방향으로 N개, 총 MxN개의 패키지 디바이스를 하나의 보오드(Board)에 삽입한다. 상기 전원 핀(25)를 통해 번인 테스트용 제어신호를 하이레벨로서 인가한다. 상기 옵션 패드(OP1)에 수신된 하이 레벨은 옵션 리시버(2)를 통해 로우레벨로 출력된다. 상기 로우 레벨은 미도시된 번인 제어회로에 인가되어 번인 테스트가 수행되게 한다.
예를 들어, 16M DDR SRAM과 32M DDR SRAM의 핀 구성(Pin Configuration)을 비교해 보면, 16M DDR SRAM에서는 /G Pin이 32M DDR SRAM에서는 어드레스(Address )Pin으로 바뀌고, /G pin이 없다. 따라서, 16M DDR일 경우에는 /G 리시버를 /G 패드와 연결시켜주고, 32M DDR SRAM에서 테스트용으로 /G 핀을 이용할 수 있도록 32M 어드레스 리시버(Address Receiver)를 /G 패드에 연결시키고 /G 리시버를 VSS 패드에 연결시켜준다. /G 리시버에는 핀 플로팅(Pin floating) 오동작을 막을 수 있도록 VSS사이에 레벨 유지용 키퍼 회로를 설치하여 /G pin이 사용 가능토록 해준다.
상기한 바와 같이, 패키지 레벨에서 추가 핀의 할당없이 옵션 패드에 테스트용 제어신호를 인가할 수 있어, 핀 운영을 원활히 할 수 있고 패키지 레벨에서 각종 원하는 테스트를 효율적으로 행하여 생산성을 개선할 수 있다.
상기한 설명에서 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경 역시 본 발명의 범위에 속한다 할 것이다. 예를 들어, 사안이 다른 경우에 패드 및 회로의 연결구성을 변경시킬 수 있음은 물론이다.
상기한 바와 같은 본 발명에 따르면, 패키지 레벨에서 추가 핀의 할당없이 테스트용 제어신호를 옵션 패드에 인가할 수 있어 핀 운영을 원활히 할 수 있고 패키지 레벨에서 각종 원하는 테스트를 효율적으로 행하여 생산성을 개선할 수 있는 효과를 갖는다.

Claims (20)

  1. 집적회로 칩을 패키징한 상태에서 상기 집적회로 칩내의 옵션 패드에 제어신호를 인가하여 패키지 상태에서의 테스트를 수행하는 방법에 있어서:
    상기 집적회로 칩을 패키징한 집적회로 패키지에 할당되고 패키지 상태에서 노출되는 복수의 전원인가용 핀들중 적어도 하나의 핀을, 상기 집적회로 칩내에 설치된 전원 패드에는 연결함이 없이 웨이퍼 상태에서만 노출되는 상기 옵션 패드에 독립적으로 연결하여 두고, 상기 옵션 패드와 연결된 상기 전원인가용 핀을 통해 외부에서 제어신호를 인가함에 의해, 패키지 상태에서도 상기 집적회로 칩의 내부 회로에 대한 제어가 이루어지도록 하여, 상기 옵션 패드와 연결된 상기 전원인가용 핀을 희생핀으로 삼아 상기 집적회로 칩내의 설정된 테스트를 패키지 상태에서 수행하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 전원인가용 핀이 접지전압 핀인 경우에 상기 전원 패드는 접지전압 패드임을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 전원인가용 핀이 전원공급전압 핀인 경우에 상기 전원 패드는 전원공급전압 패드임을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 옵션 패드는 패키지 레벨에서의 번인 테스트가 행해지도록 하기 위한 패드임을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 제어신호는 패키지 레벨에서의 번인 테스트가 행해지도록 하기 위한 외부신호임을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 제어신호는 패키지 레벨에서의 번인 테스트, 입출력 테스트, 병렬비트 테스트중의 하나가 행해지도록 하기 위한 외부신호임을 특징으로 하는 방법.
  7. 제1항에 있어서, 상기 집적회로 패키지는 볼 그리드 어레이 핀들을 포함함을 특징으로 하는 방법.
  8. 제1항에 있어서, 상기 집적회로 칩은 스태틱 랜덤 억세스 메모리 소자임을 특징으로 하는 방법.
  9. 집적회로 칩을 패키징한 상태에서도 추가 핀의 할당없이 테스트용 제어신호를 외부에서 인가하는 것이 가능한 집적회로 패키지의 구조에 있어서:
    상기 집적회로 패키지에 장착되며, 테스트를 위한 내부회로에 연결되며 웨이퍼 상태에서만 외부로 노출되는 옵션 패드 및 전원라인들에 연결되는 전원 패드들이 형성된 집적회로 칩과;
    상기 집적회로 패키지에 할당되어 형성된 복수의 전원인가용 핀들중 상기 전원 패드들에 연결된 전원인가 그룹 핀들과;
    상기 복수의 전원인가용 핀들중 상기 전원인가 그룹 핀들을 제외한 나머지 핀들 중에서 상기 옵션 패드에만 독립적으로 연결되어 상기 테스트용 제어신호를 상기 옵션 패드를 통해 상기 내부회로에 제공하는 적어도 하나의 신호인가 핀을 구비함을 특징으로 하는 집적회로 패키지 구조.
  10. 제9항에 있어서, 상기 전원인가 그룹 핀들이 접지전압 핀들인 경우에 상기 전원 패드들은 접지전압 패드들임을 특징으로 하는 집적회로 패키지 구조.
  11. 제9항에 있어서, 상기 전원인가 그룹 핀들이 전원공급전압 핀들인 경우에 상기 전원 패드들은 전원공급전압 패드들임을 특징으로 하는 집적회로 패키지 구조.
  12. 제9항에 있어서, 상기 옵션 패드는 패키지 레벨에서의 번인 테스트가 행해지도록 하기 위한 패드임을 특징으로 하는 집적회로 패키지 구조.
  13. 제9항에 있어서, 상기 테스트용 제어신호는 패키지 레벨에서의 번인 테스트가 행해지도록 하기 위한 외부신호임을 특징으로 하는 집적회로 패키지 구조.
  14. 제9항에 있어서, 상기 테스트용 제어신호는 패키지 레벨에서의 번인 테스트, 입출력 테스트, 병렬비트 테스트중의 하나가 행해지도록 하기 위한 외부신호임을 특징으로 하는 집적회로 패키지 구조.
  15. 제9항에 있어서, 상기 집적회로 패키지는 볼 그리드 어레이 핀들을 포함함을 특징으로 하는 집적회로 패키지 구조.
  16. 제9항에 있어서, 상기 집적회로 칩은 스태틱 랜덤 억세스 메모리 소자임을 특징으로 하는 집적회로 패키지 구조.
  17. 제9항에 있어서, 상기 옵션 패드에는 정전방전 회로가 더 연결된 것을 특징으로 하는 집적회로 패키지 구조.
  18. 제10항에 있어서, 상기 옵션 패드에는 핀 오픈시에 디바이스 오동작을 막기 위한 키퍼회로가 더 연결된 것을 특징으로 하는 집적회로 패키지 구조.
  19. 제10항에 있어서, 상기 내부회로는 인버터 구조의 옵션 리시버로 이루어짐을 특징으로 하는 집적회로 패키지 구조.
  20. (삭제)
KR10-2001-0033086A 2001-06-13 2001-06-13 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른집적회로 패키지 구조 KR100426989B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0033086A KR100426989B1 (ko) 2001-06-13 2001-06-13 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른집적회로 패키지 구조
US10/034,320 US6815230B2 (en) 2001-06-13 2001-12-28 Control signal transmitting method with package power pin and related integrated circuit package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0033086A KR100426989B1 (ko) 2001-06-13 2001-06-13 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른집적회로 패키지 구조

Publications (2)

Publication Number Publication Date
KR20020094702A KR20020094702A (ko) 2002-12-18
KR100426989B1 true KR100426989B1 (ko) 2004-04-13

Family

ID=19710752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0033086A KR100426989B1 (ko) 2001-06-13 2001-06-13 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른집적회로 패키지 구조

Country Status (2)

Country Link
US (1) US6815230B2 (ko)
KR (1) KR100426989B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397646C (zh) * 2005-05-10 2008-06-25 北京中星微电子有限公司 具有多版本电路选择的集成电路结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283361A (ja) * 1994-04-15 1995-10-27 Toshiba Corp 半導体装置
KR19980085777A (ko) * 1997-05-30 1998-12-05 문정환 반도체 칩의 내부신호 측정회로
KR100206874B1 (ko) * 1995-12-14 1999-07-01 구본준 반도체 칩 구조
KR20000053459A (ko) * 1999-01-12 2000-08-25 가네꼬 히사시 패키징 이후의 번-인 테스트에 사용되는 파워 메이크업회로를 구비한 반도체 집적 회로 장치 및 테스트 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051615A (en) * 1989-07-20 1991-09-24 Teledyne Industries Monolithic resistor comparator circuit
US5043943A (en) * 1990-06-18 1991-08-27 Motorola, Inc. Cache memory with a parity write control circuit
DE69326284T2 (de) * 1992-06-10 2000-03-23 Nec Corp Halbleiteranordnung mit anschlusswählender Schaltung
US5767583A (en) * 1995-05-01 1998-06-16 Hyundai Electronics Industries, Inc. Semiconductor chip I/O and power pin arrangement
US5568610A (en) * 1995-05-15 1996-10-22 Dell Usa, L.P. Method and apparatus for detecting the insertion or removal of expansion cards using capacitive sensing
US5768173A (en) * 1995-11-11 1998-06-16 Samsung Electronics Co., Ltd. Memory modules, circuit substrates and methods of fabrication therefor using partially defective memory devices
US6515505B1 (en) * 1995-12-26 2003-02-04 Cypress Semiconductor Corp. Functionality change by bond optioning decoding
US5946257A (en) * 1996-07-24 1999-08-31 Micron Technology, Inc. Selective power distribution circuit for an integrated circuit
US5880596A (en) * 1996-11-05 1999-03-09 Altera Corporation Apparatus and method for configuring integrated circuit option bits with different bonding patterns
US5920227A (en) * 1997-06-16 1999-07-06 Advanced Micro Devices, Inc. Zero current draw circuit for use during a bonding option
US6427222B1 (en) * 1997-09-30 2002-07-30 Jeng-Jye Shau Inter-dice wafer level signal transfer methods for integrated circuits
TW417267B (en) * 1997-11-20 2001-01-01 Davicom Semiconductor Inc Structure of bonding option
US6351040B1 (en) * 1998-01-22 2002-02-26 Micron Technology, Inc. Method and apparatus for implementing selected functionality on an integrated circuit device
JP2000011641A (ja) * 1998-06-24 2000-01-14 Hitachi Ltd 半導体記憶装置
DE19852071C2 (de) * 1998-11-11 2000-08-24 Siemens Ag Integrierter Halbleiterchip mit über Bondpads voreingestellter Dateneingabe-/Datenausgabe-Organisationsform
KR100308214B1 (ko) * 1998-12-30 2001-12-17 윤종용 듀얼칩반도체집적회로장치
US6355980B1 (en) * 1999-07-15 2002-03-12 Nanoamp Solutions Inc. Dual die memory
JP2001053243A (ja) * 1999-08-06 2001-02-23 Hitachi Ltd 半導体記憶装置とメモリモジュール
JP2001067898A (ja) * 1999-08-30 2001-03-16 Mitsubishi Electric Corp 半導体記憶装置
JP2002033363A (ja) * 2000-07-19 2002-01-31 Hitachi Ltd 半導体ウエハ、半導体チップ、および半導体装置の製造方法
US6545497B2 (en) * 2001-03-15 2003-04-08 Micron Technology, Inc. Method and apparatus of testing memory device power and ground pins in an array assembly platform

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283361A (ja) * 1994-04-15 1995-10-27 Toshiba Corp 半導体装置
KR100206874B1 (ko) * 1995-12-14 1999-07-01 구본준 반도체 칩 구조
KR19980085777A (ko) * 1997-05-30 1998-12-05 문정환 반도체 칩의 내부신호 측정회로
KR20000053459A (ko) * 1999-01-12 2000-08-25 가네꼬 히사시 패키징 이후의 번-인 테스트에 사용되는 파워 메이크업회로를 구비한 반도체 집적 회로 장치 및 테스트 방법

Also Published As

Publication number Publication date
US20020192846A1 (en) 2002-12-19
US6815230B2 (en) 2004-11-09
KR20020094702A (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
US5294776A (en) Method of burning in a semiconductor device
US7309999B2 (en) Electronic device having an interface supported testing mode
US7466160B2 (en) Shared memory bus architecture for system with processor and memory units
US6519171B2 (en) Semiconductor device and multichip module
US7076705B2 (en) Semiconductor integrated circuit having bonding optional function
JP4103010B2 (ja) 半導体ウエハ
KR100200916B1 (ko) 웨이퍼 테스트 신호 발생기를 가지는 반도체 메모리 장치
US4725985A (en) Circuit for applying a voltage to a memory cell MOS capacitor of a semiconductor memory device
US6991970B2 (en) Method and apparatus for circuit completion through the use of ball bonds or other connections during the formation of semiconductor device
KR100192575B1 (ko) 유니버셜 번-인 보오드
US6798679B2 (en) Semiconductor memory module
US6909649B2 (en) Semiconductor device and semiconductor integrated circuit
US5896039A (en) Configurable probe pads to facilitate parallel testing of integrated circuit devices
US6859067B2 (en) Semiconductor apparatus
KR100426989B1 (ko) 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른집적회로 패키지 구조
US20080093597A1 (en) Semiconductor device
JP2011100898A (ja) 半導体デバイス
US6222211B1 (en) Memory package method and apparatus
JP3963259B2 (ja) 半導体装置
US20020008235A1 (en) Integrated circuit with test mode, and test configuration for testing an integrated circuit
US6727584B2 (en) Semiconductor module
KR100228148B1 (ko) 임피던스 정합 커패시터를 갖는 메모리 모듈
KR100331262B1 (ko) Bga패키지의 접속상태 테스트회로
US20080270856A1 (en) Semiconductor memory device
US20050116314A1 (en) Semiconductor memory integrated circuit and layout method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090316

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee