KR100228148B1 - 임피던스 정합 커패시터를 갖는 메모리 모듈 - Google Patents

임피던스 정합 커패시터를 갖는 메모리 모듈 Download PDF

Info

Publication number
KR100228148B1
KR100228148B1 KR1019970003078A KR19970003078A KR100228148B1 KR 100228148 B1 KR100228148 B1 KR 100228148B1 KR 1019970003078 A KR1019970003078 A KR 1019970003078A KR 19970003078 A KR19970003078 A KR 19970003078A KR 100228148 B1 KR100228148 B1 KR 100228148B1
Authority
KR
South Korea
Prior art keywords
memory
module
memory module
unit memory
unit
Prior art date
Application number
KR1019970003078A
Other languages
English (en)
Other versions
KR19980067183A (ko
Inventor
박종진
김용현
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970003078A priority Critical patent/KR100228148B1/ko
Publication of KR19980067183A publication Critical patent/KR19980067183A/ko
Application granted granted Critical
Publication of KR100228148B1 publication Critical patent/KR100228148B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance

Abstract

본 발명은 단위 메모리 소자의 발달로 새로운 메모리 소자가 개발된 경우 기존의 메모리 모듈에 보다 적은 수의 새로운 단위 메모리 소자를 실장한 메모리 모듈이 기존 메모리 모듈을 사용하는 시스템에 적합하게 사용될 수 있는 메모리 모듈로서, 복수의 단위 메모리 소자와, 상기 단위 메모리 소자가 실장되는 소자 실장 영역과, 외부와 전기적으로 연결되는 복수의 모듈 단자와, 상기 복수의 모듈 단자와 상기 단위 메모리 소자를 전기적으로 연결하기 위한 배선을 갖는 기판을 구비하며, 상기 기판에는 상기 배선의 입력 임피던스를 정합시키기 위한 임피던스 정합 회로가 상기 배선 사이에 연결되어 있는 것을 특징으로 한다.

Description

임피던스 정합 커패시터를 갖는 메모리 모듈
본 발명은 메모리 모듈에 관한 것으로서 보다 구체적으로는 입력 임피던스 정합을 위한 커패시터를 갖는 메모리 모듈에 관한 것이다.
현재, 디램 (DRAM; Dynamic Random Access Memory)과 같은 단위 메모리 소자는 4배씩 메모리 용량이 증가되고 있다. 메모리 소자의 용량을 증가시키기 위한 방법으로는 단위 메모리 소자를 하나의 회로 기판에 여러 개 실장하여 메모리 모듈로 구현하는 방법이 있다.
도1은 일반적인 메모리 모듈의 평면도이다. 메모리 모듈(10)의 회로기판(2)에는 여러 개, 예컨대 12개의 단위 메모리 소자(4)가 실장되어 있다. 단위 메모리 소자(4)는 모두 조립공정에 의해 패키지가 완료된 소자이다. 12개의 단위 메모리 소자를 외부 회로와 전기적으로 연결시키기 위해서 회로기판(2)에는 복잡한 배선회로가 형성되어야 하는데, 여기서는 도면을 간단히 하기 위해서 하나의 배선(8)만 나타낸다. 배선(8)의 한쪽은 메모리 소자(4)의 해당 핀과 연결되며, 다른 한쪽은 모듈 단자(6)와 연결되어 있고, 모듈 단자(6)는 외부 기판 (예컨대, 시스템의 주기판)의 소켓이 삽입되어 메모리 소자가 외부 기판과 전기적 신호를 주고받을 수 있는 통로 역할을 한다.
한편, 새로운 메모리 소자의 개발로 단위 메모리 소자의 메모리 용량이 증가하면, 보다 적은 수의 단위 메모리 소자를 사용하여 동일한 메모리 용량을 갖는 메모리 모듈을 구현하는 것이 가능하다. 예를 들어서, 도1의 메모리 모듈이 4M×1 단위 메모리 소자 12개를 장착한 4M×12 메모리 모듈인 경우, 도2에 나타낸 것처럼 16M (예컨대, 4M×4) 단위 메모리 소자 3개를 사용하여 동일한 기능과 용량을 갖는 메모리 모듈(20)을 구현하는 것이 가능하다. 기판(12)에 실장된 단위 메모리 소자(14)들은 배선(18)과 모듈 단자(16)를 통해 외부와 전기적으로 연결된다.
그런데 도1의 메모리 모듈(10)은 단위 메모리 소자(4)를 많이 가지고 있기 때문에 하나의 모듈 단자(6)에 대한 배선(8)이 길어서 배선의 정전용량과 메모리 모듈 전체의 정전용량이 도2의 메모리 모듈(20)의 경우에 비해 상당히 크다. 한편, 이러한 배선 및 모듈의 정전용량값은 메모리 모듈을 사용하는 시스템 설계자가 미리 계산하여 이 메모리 모듈과 전기적 신호를 주고받는 다른 기판과 임피던스 정합이 이루어지도록 해야 한다. 그런데, 집적회로 소자 기술의 발달로 단위 메모리 소자의 용량이 증가하여 도2와 같이 적은 수의 단위 메모리 소자를 사용한 메모리 모듈이 개발된 경우, 기존 시스템에서 메모리 모듈을 새로운 것으로 교체하게 되면 배선 및 모듈의 정전용량이 틀려지고 이미 맞추어 놓은 임피던스가 정합되지 않아 시스템 내에서 정확한 신호의 전달이 되지 않는 문제가 생기게 된다.
본 발명의 목적은 입력 임피던스를 정합을 위한 회로를 구비한 메모리 모듈을 제공하는 것이다.
본 발명의 또 다른 목적은 메모리 모듈을 사용하는 시스템에, 보다 적은 수의 단위 메모리 소자를 사용하면서도 기존 메모리 모듈과 동일한 용량을 갖는 메모리 모듈을 그대로 적용하기 위한 것이다.
도1은 일반적인 메모리 모듈의 평면도.
도2는 도1의 메모리 모듈에 사용된 단위 소자보다 용량이 더 큰 단위 메모리 소자를 사용한 메모리 모듈의 평면도.
도3은 본 발명에 따른 메모리 모듈의 부분 평면도.
도4는 본 발명에 따른 임피던스 정합회로의 블록 회로도.
<도면의 주요 부호에 대한 설명>
30; 임피던스 정합 커패시터31; 패드
32; 회로기판34; 단위 메모리 소자
36; 모듈 단자37, 38; 배선
이러한 목적을 달성하기 위하여 본 발명에 따른 메모리 모듈은 모듈 단자와 단위 메모리 소자를 전기적으로 연결하는 배선 사이에 임피던스 정합회로를 설치하는 것을 특징으로 한다.
이 임피던스 정합회로는 배선과 접지 사이에 연결되는 커패시터를 구비하며, 이 커패시터의 용량은 새로운 단위 메모리 소자를 이용하고자 하는 메모리 모듈과 기존의 메모리 모듈 사이의 입력 임피던스의 차이를 보상해 줄 수 있는 값을 가져야 한다.
도3은 본 발명에 따른 메모리 모듈의 부분 평면도이다. 모듈 기판(32)에는 단위 메모리 소자(34)가 미리 설계되어진 소자 실장 영역에 여러 개 실장되어 있다. 이 메모리 소자(34)는 예컨대, 24핀 4M×4, 즉 16M 메모리 소자이다. 메모리 소자(34)의 핀 2, 3, 22, 23들은 데이터의 입출력을 위한 단자 DQ0 - DQ3이고, 모두 12개의 번지 신호 A0 - A11이 입력된다. 전원 전압 Vcc와 Vss는 핀 1, 12, 13, 24를 통해 각각 공급된다. 제어신호 OE (Output Enable), RAS (Row Address Strobe), W (Write enable)는 메모리 소자(34)의 내부 동작을 제어하기 위한 신호로서 모듈 단자(36)를 통해 시스템에서 주어지는 신호이다. 한편, CS (Chip Select) 신호는 하나의 기판(32)에 실장된 여러 메모리 소자 중 특정 메모리 소자를 선택하기 위한 신호이다. 메모리 소자의 모든 핀들은 배선(37, 38)을 통해 모듈 단자(36)와 전기적으로 연결되어 있어서 외부와 신호를 주고받을 수 있는데, 도3에서는 설명의 편의상 RAS 제어신호의 입력을 위한 배선만 도시하였다.
한편, 본 발명에 따른 메모리 모듈에는 입력 임피던스의 정합을 위한 회로가 구비되어 있는데, 예컨대 도3에 나타낸 것처럼, 모듈 단자(36)의 RAS 단자와 연결된 배선(38)과 메모리 소자(34)의 핀 5와 연결되어 있는 배선(37) 사이에 커패시터(30)를 연결하여 배선의 정전용량을 높게 한다. 커패시터(30)를 패드(31) 사이에 연결하고 패드(31) 한쪽은 배선(37,38)과 연결하고 나머지 한쪽은 접지 GND와 연결되어 있다.
도4는 본 발명에 따른 임피던스 정합회로의 블록 회로도이다. 여기서 커패시터 C2는 배선이 갖는 정전용량을 나타내는 입력 커패시터이고 커패시터 C1은 임피던스 정합을 위해 모듈 기판에 형성한 임피던스 정합용 커패시터이다. 커패시터 C1의 용량은 기존 단위 메모리 소자를 사용한 메모리 모듈의 입력 임피던스와 큰 용량을 갖는 새로운 단위 메모리 소자를 사용하여 구현한 메모리 모듈의 입력 임피던스의 차이를 보상해 줄 수 있는 값으로 정해진다.
예컨대 기존 메모리 모듈의 RAS 신호 전달을 위한 입력 배선의 임피던스가 60pF이고, 보다 적은 수의 메모리 소자를 사용하여 구현된 새로운 메모리 모듈의 RAS 신호 전달을 위한 입력 배선의 임피던스가 40pF라면 커패시터 C1의 정전용량은 20pF이 될 것이다.
이상 설명한 바와 같이 본 발명의 메모리 모듈은 임피던스 정합을 위한 회로를 구비하고 있기 때문에 새로 개발되는 단위 메모리 소자를 기존의 메모리 모듈에 그대로 적용하는 것이 가능하다.

Claims (2)

  1. 복수의 단위 메모리 소자와,
    상기 단위 메모리 소자가 실장되는 소자 실장 영역과, 외부와 전기적으로 연결되는 복수의 모듈 단자와, 상기 복수의 모듈 단자와 상기 단위 메모리 소자를 전기적으로 연결하기 위한 배선을 갖는 기판을 구비하며,
    상기 기판에는 상기 배선의 입력 임피던스를 정합시키기 위한 임피던스 정합 회로가 상기 배선 사이에 연결되어 있는 것을 특징으로 하는 메모리 모듈.
  2. 제1 항에 있어서, 상기 임피던스 정합 회로는 상기 배선과 연결되는 제1 단자와 접지와 연결되는 제2 단자를 갖는 커패시터를 구비하는 것을 특징으로 하는 메모리 모듈.
KR1019970003078A 1997-01-31 1997-01-31 임피던스 정합 커패시터를 갖는 메모리 모듈 KR100228148B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970003078A KR100228148B1 (ko) 1997-01-31 1997-01-31 임피던스 정합 커패시터를 갖는 메모리 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970003078A KR100228148B1 (ko) 1997-01-31 1997-01-31 임피던스 정합 커패시터를 갖는 메모리 모듈

Publications (2)

Publication Number Publication Date
KR19980067183A KR19980067183A (ko) 1998-10-15
KR100228148B1 true KR100228148B1 (ko) 1999-11-01

Family

ID=19496173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970003078A KR100228148B1 (ko) 1997-01-31 1997-01-31 임피던스 정합 커패시터를 갖는 메모리 모듈

Country Status (1)

Country Link
KR (1) KR100228148B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420818B2 (en) 2005-03-30 2008-09-02 Samsung Electronics Co., Ltd. Memory module having a matching capacitor and memory system having the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448717B1 (ko) * 2002-08-02 2004-09-13 삼성전자주식회사 메모리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420818B2 (en) 2005-03-30 2008-09-02 Samsung Electronics Co., Ltd. Memory module having a matching capacitor and memory system having the same

Also Published As

Publication number Publication date
KR19980067183A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US7466160B2 (en) Shared memory bus architecture for system with processor and memory units
US7309999B2 (en) Electronic device having an interface supported testing mode
KR100454123B1 (ko) 반도체 집적 회로 장치 및 그것을 구비한 모듈
US5319591A (en) Memory module
US5768173A (en) Memory modules, circuit substrates and methods of fabrication therefor using partially defective memory devices
US20020088633A1 (en) Multi-chip memory devices, modules and control methods including independent control of memory chips
US20070115712A1 (en) Apparatus and method for mounting microelectronic devices on a mirrored board assembly
US7561481B2 (en) Memory controllers and pad sequence control methods thereof
KR950012290B1 (ko) 메모리 모듈
US5440519A (en) Switched memory expansion buffer
US20040201968A1 (en) Multi-bank memory module
KR100228148B1 (ko) 임피던스 정합 커패시터를 갖는 메모리 모듈
KR100582912B1 (ko) 집적 회로를 수용하는 하우징을 갖는 전자 회로 장치
US5338981A (en) Semiconductor device having a decoding circuit for selection chips
US5177573A (en) Semiconductor integrated circuit device
US6727581B2 (en) Semiconductor module
US6826067B2 (en) Double capacity stacked memory and fabrication method thereof
JP2005332407A (ja) 半導体メモリ装置の改善されたミラーモード動作システム及びその装置、並びにその方法
GB2170657A (en) Semiconductor memory device
JPS60240140A (ja) チップへの信号供給方法
KR100426989B1 (ko) 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른집적회로 패키지 구조
KR940004998Y1 (ko) 메모리모듈
JPH0758172A (ja) 半導体装置試験用ユニバーサルバーンインボード
KR100315022B1 (ko) 리페어기능을갖는메모리모듈
JPH02141813A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070801

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee