KR100448717B1 - 메모리 시스템 - Google Patents

메모리 시스템 Download PDF

Info

Publication number
KR100448717B1
KR100448717B1 KR10-2002-0045914A KR20020045914A KR100448717B1 KR 100448717 B1 KR100448717 B1 KR 100448717B1 KR 20020045914 A KR20020045914 A KR 20020045914A KR 100448717 B1 KR100448717 B1 KR 100448717B1
Authority
KR
South Korea
Prior art keywords
memory module
type memory
simm
dimm
transmission line
Prior art date
Application number
KR10-2002-0045914A
Other languages
English (en)
Other versions
KR20040012366A (ko
Inventor
이재준
소병세
박면주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0045914A priority Critical patent/KR100448717B1/ko
Priority to US10/629,866 priority patent/US7254675B2/en
Publication of KR20040012366A publication Critical patent/KR20040012366A/ko
Application granted granted Critical
Publication of KR100448717B1 publication Critical patent/KR100448717B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination

Abstract

본 발명은 메모리 시스템에 관한 것으로, 복수의 메모리 장치를 갖는 SIMM형 메모리 모듈과 복수의 메모리 장치를 갖는 DIMM형 메모리 모듈이 혼재하는 메모리 시스템에 있어서, SIMM형 메모리 모듈 내의 메모리 장치의 수와 DIMM형 메모리 모듈 내의 메모리 장치의 수의 차이에 의해 생기는 부하의 비대칭 구조를 보상할 수 있도록 SIMM형 메모리 모듈 내의 전송선의 길이를 DIMM형 메모리 모듈 내의 전송선의 길이보다 길게 만들어 신호 충실도를 향상시키는 것을 특징으로 한다. 또한, 본 발명에 따른 메모리 시스템은 SIMM형 메모리 모듈이 꽂히는 소켓과 DIMM형 메모리 모듈이 꽂히는 소켓 사이에 존재하는 전송선에 기인한 신호지연을 보상하고 신호 충실도를 향상시키는 것을 특징으로 한다.
본 발명에 따른 메모리 시스템에 의하면, SIMM형 메모리 모듈 내의 전송선의 길이와 DIMM형 메모리 모듈 내의 전송선의 길이를 달리 함으로써, 메모리 버스 채널 상의 신호 충실도를 향상시킬 수 있다. 또한, 본 발명에 따른 메모리 시스템은 고주파 잡음이 줄어들고 보다 높은 동작속도에서 안정적으로 동작할 수 있다.

Description

메모리 시스템{MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로, 특히 SIMM(Single In-line Memory Module)형 메모리 모듈과 DIMM(Dual In-line Memory Module)형 메모리 모듈이 혼재하는 메모리 시스템에 있어서, 메모리 버스 채널상의 신호 충실도(Signal Integrity)를 향상시킬 수 있는 메모리 시스템에 관한 것이다.
일반적으로, 컴퓨터 메모리 시스템은 메모리 컨트롤러 칩셋과 실제 메모리가 장착되는 복수개의 메모리 슬롯을 중심으로 하여 이들을 상호 연결하는 컴퓨터 메인보드상의 회로배선과 각종 저항들로 구성된다. 그런데, 메모리 시스템에서 메모리 모듈의 형태로 메모리 시스템에 장착되는 각 메모리 소자들은 메모리 컨트롤러 칩셋과 메모리 사이의 데이터 전송통로인 버스선로에 부하로 작용하여 채널의 전기적 특성을 악화시킬 수 있다. 즉, 각 소자의 기생성분들에 의해 채널의 대역폭이 감소하며 채널의 임피던스 부정합 등이 야기되고, 특히 고속 동작시 채널을 통과하는 신호의 왜곡 및 변형을 가져오는 신호 충실도의 저하 현상이 나타난다.
고속 동작시, 채널 특성의 열화 및 이로 인한 채널 충실도의 저하를 방지하기 위해 여러 가지 채널 구조가 사용되고 있다. 이들 중 한가지는 메모리의 DQ 채널로 사용되고 있는 스텁형 채널이다. 스텁형 채널에서는 메모리 컨트롤러와 첫 번째 모듈 사이에 직렬 저항이나 병렬 커패시터를 부착하고, 메모리 채널이 끝나는 종단부에는 채널 종단 저항을 부착한다. 이와 같이 구성된 버스 채널을 사용하면, 임피던스 부정합에 의한 반사파가 크게 줄어들기 때문에 채널의 잡음이 감소하고 신호 충실도는 향상되는 효과가 있다.
그러나, 이와 같이 구성된 버스 채널로 SIMM형 메모리 모듈과 DIMM형 메모리모듈이 혼재하는 메모리 시스템의 신호 충실도를 향상시키는 데는 한계가 있다. 모듈마다 부하의 수가 다름에도 불구하고 기존의 스텁형 메모리 채널을 가지는 메모리 시스템에서는 SIMM형 메모리 모듈과 DIMM형 메모리 모듈의 채널 구조와 채널 길이가 서로 같기 때문에 신호가 각 모듈의 메모리에 도착하는 데 걸리는 시간이 서로 다르게 된다. 종래의 채널 구조를 사용하면, SIMM형 메모리 모듈 또는 DIMM형 메모리 모듈 한가지만으로 구성된 메모리 시스템에서보다 SIMM형 메모리 모듈과 DIMM형 메모리 모듈이 혼재하는 메모리 시스템에서 신호의 충실도가 크게 저하된다. 메모리 시스템이 점점 고속화됨에 따라, 신호의 충실도 문제는 그 중요성이 더해진다.
본 발명의 목적은 SIMM형 메모리 모듈과 DIMM형 메모리 모듈이 혼재하는 메모리 시스템에 있어서, SIMM형 메모리 모듈 내의 전송선의 길이와 DIMM형 메모리 모듈 내의 전송선의 길이를 달리 함으로써, 메모리 버스 채널 상의 신호 충실도를 향상시킬 수 있는 메모리 시스템을 제공하는 것이다.
도 1은 SIMM형 메모리 모듈과 DIMM형 메모리 모듈을 모두 가지는 본 발명에 따른 메모리 시스템을 나타내는 도면이다.
도 2는 SIMM형 메모리 모듈과 DIMM형 메모리 모듈에 대해 전송선의 길이가 동일하게 한 경우, 도 1의 메모리 시스템의 신호 충실도에 대한 시뮬레이션 결과 파형을 나타내는 도면이다.
도 3은 SIMM형 메모리 모듈과 DIMM형 메모리 모듈에 대해 전송선의 길이를 다르게 한 경우, 도 1의 메모리 시스템의 신호 충실도에 대한 시뮬레이션 결과 파형을 나타내는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 메모리 컨트롤러 20 : SIMM형 메모리 모듈
22, 42, 44 : 메모리 장치 40 : DIMM형 메모리 모듈
52, 54 : 소켓 Rstub : 스텁저항
TL1, TL2, TL3, TL4, TL5, TL6, TL7 : 전송선
본 발명에 따른 메모리 시스템은 복수의 메모리 장치를 갖는 SIMM형 메모리 모듈과 복수의 메모리 장치를 갖는 DIMM형 메모리 모듈이 혼재하는 메모리 시스템에 있어서, 상기 SIMM형 메모리 모듈 내의 메모리 장치의 수와 상기 DIMM형 메모리 모듈 내의 메모리 장치의 수의 차이에 의해 생기는 부하의 비대칭 구조를 보상할 수 있도록 상기 SIMM형 메모리 모듈 내의 전송선의 길이를 상기 DIMM형 메모리 모듈 내의 전송선의 길이보다 길게 만들어 신호 충실도를 향상시키는 것을 특징으로 한다. 또한, 본 발명에 따른 메모리 시스템은 상기 SIMM형 메모리 모듈이 꽂히는 소켓과 상기 DIMM형 메모리 모듈이 꽂히는 소켓 사이에 존재하는 전송선에 기인한 신호지연을 보상하고 신호 충실도를 향상시키는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 메모리 시스템에 대해 설명한다.
도 1은 SIMM형 메모리 모듈과 DIMM형 메모리 모듈을 모두 가지는 본 발명에 따른 메모리 시스템을 나타내는 도면으로서, 1 개의 SIMM형 메모리 모듈과 1개의 DIMM형 메모리 모듈을 가지는 메모리 시스템을 예로 도시하였다. 메모리 장치들은 복수로 존재하지만, 여기서는 DQ 채널에 연결된 반도체 장치만을 도시하였다.
도 1의 메모리 시스템은 메모리 컨트롤러(10)와 소켓들(52, 54), SIMM형 메모리 모듈(20), DIMM형 메모리 모듈(40), 메모리 컨트롤러(10)와 소켓(52) 사이에서 데이터를 전송하는 전송선(TL1, TL2), 메모리 컨트롤러(10)와 소켓(52) 사이에 존재하고 임피던스를 맞추기 위한 저항(Rs), 및 소켓(52)과 소켓(54) 사이에서 데이터를 전송하는 전송선(TL3)을 구비한다. SIMM형 메모리 모듈(20)은 메모리 장치(22), 메모리 장치(22)와 소켓(52) 사이에서 데이터를 전송하는 전송선(TL4, TL5), 및 메모리 장치(22)와 소켓(52) 사이에 존재하고 임피던스를 맞추기 위한 스텁저항(Rstub)을 구비한다. DIMM형 메모리 모듈(40)은 메모리 장치들(42, 44), 메모리 장치들(42, 44)과 소켓(54) 사이에서 데이터를 전송하는 전송선(TL6, TL7), 및 메모리 장치들(42, 44)과 소켓(54) 사이에 존재하고 임피던스를 맞추기 위한 스텁저항(Rstub)을 구비한다.
도 1에 도시된 본 발명에 따른 메모리 시스템은 메모리 모듈에 따라 부하로서 작용하는 메모리 장치의 수가 다르기 때문에, 메모리 모듈에 따라 신호 지연시간이 다르게 된다. 본 발명에서는, SIMM형 메모리 모듈(20)이 DIMM형 메모리 모듈(40)보다 신호 지연시간이 짧기 때문에 SIMM형 메모리 모듈(20) 내부의 전송선(TL4 또는 TL5)의 길이를 DIMM형 메모리 모듈(40) 내부의 전송선(TL6, TL7)의 길이보다 길게 만들어서 신호 지연시간을 보상하였다. 이렇게 신호 지연시간을 보상하면, SIMM형 메모리 모듈 내의 메모리 장치의 수와 상기 DIMM형 메모리 모듈 내의 메모리 장치의 수의 차이에 기인한 신호 지연시간의 차이를 보상하고 신호 충실도를 향상시킬 수 있다. 또한, SIMM형 메모리 모듈이 꽂히는 소켓과 상기 DIMM형 메모리 모듈이 꽂히는 소켓 사이에 존재하는 전송선에 기인한 신호지연이 보상되고 신호 충실도가 향상된다.
도 2와 도 3은 각각 SIMM형 메모리 모듈과 DIMM형 메모리 모듈의 전송선의 길이를 서로 동일하게 만든 경우와 서로 다르게 만든 경우에 도 1에 도시된 메모리 시스템의 신호 충실도를 나타내는 시뮬레이션 결과 파형이다.
신호 충실도는 도 1에 도시된 메모리 시스템이 533 Mbps로 라이트(write) 동작할 때 메모리 장치의 칩 내부에 있는 패드에서 측정된다. 시뮬레이션시, 메모리 장치들(22, 42, 44)의 입력 커패시턴스(Cin)를 각각 4 pF, 전원전압을 1.8 V, 그리고 소켓(52)과 소켓(54) 사이의 간격은 0.45 inch로 설정하였다.
도 2는 SIMM형 메모리 모듈과 DIMM형 메모리 모듈의 전송선의 길이를 서로동일하게 만든 경우에 도 1에 도시된 메모리 시스템의 신호 충실도를 나타내는 시뮬레이션 결과 파형으로서, 도 2(a)는 SIMM형 메모리 모듈(20)에 대한 신호 충실도의 파형을 나타내고, 도 2(b)는 DIMM형 메모리 모듈(40)에 대한 신호 충실도의 파형을 나타낸다. 도 1의 메모리 시스템의 전송선(TL6)의 길이는 전송선(TL4)의 길이와 동일하게 0.8 inch로 만들고 전송선(TL5)과 전송선(TL7)의 길이는 동일하게 만들었다. 또한, SIMM형 메모리 모듈(20)과 DIMM형 메모리 모듈(40)의 스텁저항(Rstub)의 저항값은 서로 동일하게 하였다. 도 2(a) 및 도 2(b)에서 알 수 있듯이, SIMM형 메모리 모듈(20)과 DIMM형 메모리 모듈(40)이 혼재하는 메모리 시스템에서는 파형의 스큐가 크다. 즉, 신호 충실도가 좋지 않음을 알 수 있다. 0.9 V에서 측정한 신호의 스큐는 SIMM형 메모리 모듈(20)에 대해서는 44 ps, DIMM형 메모리 모듈(40)에 대해서는 72 ps 가 되었다. 이와 같이, 메모리 장치의 수 즉, 부하의 수의 차이에 기인한 신호 충실도의 저하는 매우 크다.
도 3은 SIMM형 메모리 모듈과 DIMM형 메모리 모듈의 전송선의 길이를 서로 다르게 만든 경우에 도 1에 도시된 메모리 시스템의 신호 충실도를 나타내는 시뮬레이션 결과 파형으로서, 도 3(a)는 SIMM형 메모리 모듈(20)에 대한 신호 충실도의 파형을 나타내고, 도 3(b)는 DIMM형 메모리 모듈(40)에 대한 신호 충실도의 파형을 나타낸다. 도 1의 메모리 시스템의 전송선(TL6)의 길이는 0.8 inch로, 전송선(TL4)의 길이는 1.8 inch로 만들고 전송선(TL5)과 전송선(TL7)의 길이는 동일하게 만들었다. 또한, SIMM형 메모리 모듈(20)과 DIMM형 메모리 모듈(40)의 스텁저항(Rstub)의 저항값은 서로 동일하게 하였다. 도 3(a) 및 도 3(b)에서 알 수 있듯이, SIMM형 메모리 모듈(20)과 DIMM형 메모리 모듈(40)이 혼재하는 메모리 시스템에서 SIMM형 메모리 모듈(20) 내부의 전송선(TL4)의 저항을 DIMM형 메모리 모듈(40) 내부의 전송선의 저항(TL6)보다 길게 만들었기 때문에, 파형의 스큐가 크게 감소한다. 즉, 신호 충실도는 많이 개선되었다. 0.9 V에서 측정한 신호의 스큐는 SIMM형 메모리 모듈(20)에 대해서는 18 ps, DIMM형 메모리 모듈(40)에 대해서는 50 ps 가 되어, 도 2의 시뮬레이션 결과와 비교할 때, SIMM형 메모리 모듈(20)에 대해서는 26 ps, DIMM형 메모리 모듈(40)에 대해서는 22 ps 만큼 스큐가 감소하였다.
한편, SIMM형 메모리 모듈(20)과 DIMM형 메모리 모듈(40)이 혼재하는 메모리 시스템에서 SIMM형 메모리 모듈(20) 내부의 전송선(TL8)의 길이를 DIMM형 메모리 모듈(40) 내부의 전송선의 길이보다 길게 만들면, SIMM형 메모리 모듈이 꽂히는 소켓과 상기 DIMM형 메모리 모듈이 꽂히는 소켓 사이에 존재하는 전송선에 기인한 신호 지연시간이 보상되고 신호 충실도도 향상된다. 종래에는 이 문제를 해결하기 위해 T형 분기를 사용하였다. 실제로, SIMM형 메모리 모듈과 DIMM형 메모리 모듈은 설계를 다르게 하기 때문에, SIMM형 메모리 모듈 내의 전송선의 길이와 DIMM형 메모리 모듈 내의 전송선의 길이를 다르게 설계할 수가 있다.
상기에서는, 1개의 SIMM형 메모리 모듈과 1 개의 DIMM형 메모리 모듈을 가지는 메모리 모듈에 대해 설명하였지만, 본 발명은 복수의 SIMM형 메모리 모듈과 복수의 DIMM형 메모리 모듈이 혼재하는 메모리 시스템에 대해 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 따른 메모리 시스템에 의하면, SIMM형 메모리 모듈 내의 전송선의 길이와 DIMM형 메모리 모듈 내의 전송선의 길이를 달리 함으로써, 메모리 버스 채널 상의 신호 충실도를 향상시킬 수 있다. 또한, 본 발명에 따른 메모리 시스템에 의하면, 메모리 시스템의 고주파 잡음이 줄어들고 보다 높은 동작속도에서 안정적으로 동작할 수 있다.

Claims (2)

  1. 복수의 메모리 장치를 갖는 SIMM형 메모리 모듈과 복수의 메모리 장치를 갖는 DIMM형 메모리 모듈이 혼재하는 메모리 시스템에 있어서,
    상기 SIMM형 메모리 모듈 내의 메모리 장치의 수와 상기 DIMM형 메모리 모듈 내의 메모리 장치의 수의 차이에 의해 생기는 신호 지연 시간을 보상할 수 있도록 상기 SIMM형 메모리 모듈 내의 전송선의 길이를 상기 DIMM형 메모리 모듈 내의 전송선의 길이보다 길게 만들어 신호 충실도를 향상시키는 것을 특징으로 하는 메모리 시스템.
  2. 제 1 항에 있어서, 상기 메모리 시스템은
    상기 SIMM형 메모리 모듈이 꽂히는 소켓과 상기 DIMM형 메모리 모듈이 꽂히는 소켓 사이에 존재하는 전송선에 기인한 신호 지연시간의 차이를 보상하고 신호 충실도를 향상시키는 것을 특징으로 하는 메모리 시스템.
KR10-2002-0045914A 2002-08-02 2002-08-02 메모리 시스템 KR100448717B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0045914A KR100448717B1 (ko) 2002-08-02 2002-08-02 메모리 시스템
US10/629,866 US7254675B2 (en) 2002-08-02 2003-07-30 Memory system having memory modules with different memory device loads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0045914A KR100448717B1 (ko) 2002-08-02 2002-08-02 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20040012366A KR20040012366A (ko) 2004-02-11
KR100448717B1 true KR100448717B1 (ko) 2004-09-13

Family

ID=31185795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0045914A KR100448717B1 (ko) 2002-08-02 2002-08-02 메모리 시스템

Country Status (2)

Country Link
US (1) US7254675B2 (ko)
KR (1) KR100448717B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570103B1 (ko) * 2005-03-30 2006-04-11 삼성전자주식회사 정합 커패시터를 구비한 메모리 모듈 및 메모리 시스템
KR100723486B1 (ko) * 2005-05-12 2007-05-30 삼성전자주식회사 심/딤 구조를 가지는 메모리 모듈 및 메모리 시스템
US20080162801A1 (en) * 2006-12-29 2008-07-03 Ripan Das Series termination for a low power memory interface
US20090019204A1 (en) * 2007-07-13 2009-01-15 International Business Machines Corporation Self-healing noise dispersion system for high performance multidrop systems
US10236032B2 (en) * 2008-09-18 2019-03-19 Novachips Canada Inc. Mass data storage system with non-volatile memory modules
KR20150031963A (ko) * 2013-09-17 2015-03-25 삼성전자주식회사 메모리 모듈 및 그것의 제조 방법
CN106771628B (zh) * 2016-12-13 2019-11-15 环旭电子股份有限公司 负载测试装置及负载测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08286793A (ja) * 1995-04-17 1996-11-01 Hitachi Ltd 情報処置装置
KR19980067183A (ko) * 1997-01-31 1998-10-15 김광호 임피던스 정합 커패시터를 갖는 메모리 모듈
JPH1139854A (ja) * 1997-07-16 1999-02-12 Nec Corp 情報処理装置における拡張システム及びそれに使用する拡張モジュール
US5896346A (en) * 1997-08-21 1999-04-20 International Business Machines Corporation High speed and low cost SDRAM memory subsystem
KR20000023198A (ko) * 1998-09-17 2000-04-25 포만 제프리 엘 고주파 메모리 모듈
KR20010069192A (ko) * 1999-05-12 2001-07-23 가나이 쓰토무 방향성 결합식 메모리 모듈
JP2001256175A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd メモリシステム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
US6144576A (en) * 1998-08-19 2000-11-07 Intel Corporation Method and apparatus for implementing a serial memory architecture
US6081862A (en) * 1998-08-26 2000-06-27 International Business Machines Corporation Switching system for optimization of signal reflection
JP2002117000A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd メモリシステムおよび接続部材
JP2002298953A (ja) * 2001-03-30 2002-10-11 Nec Corp コネクタ
US6725314B1 (en) * 2001-03-30 2004-04-20 Sun Microsystems, Inc. Multi-bank memory subsystem employing an arrangement of multiple memory modules
US6714433B2 (en) * 2001-06-15 2004-03-30 Sun Microsystems, Inc. Memory module with equal driver loading
JP2003085122A (ja) * 2001-09-13 2003-03-20 Nec Corp コンピュータシステムおよびスイッチコネクタ
US7222224B2 (en) * 2004-05-21 2007-05-22 Rambus Inc. System and method for improving performance in computer memory systems supporting multiple memory access latencies

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08286793A (ja) * 1995-04-17 1996-11-01 Hitachi Ltd 情報処置装置
KR19980067183A (ko) * 1997-01-31 1998-10-15 김광호 임피던스 정합 커패시터를 갖는 메모리 모듈
JPH1139854A (ja) * 1997-07-16 1999-02-12 Nec Corp 情報処理装置における拡張システム及びそれに使用する拡張モジュール
US5896346A (en) * 1997-08-21 1999-04-20 International Business Machines Corporation High speed and low cost SDRAM memory subsystem
KR20000023198A (ko) * 1998-09-17 2000-04-25 포만 제프리 엘 고주파 메모리 모듈
KR20010069192A (ko) * 1999-05-12 2001-07-23 가나이 쓰토무 방향성 결합식 메모리 모듈
JP2001256175A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd メモリシステム

Also Published As

Publication number Publication date
KR20040012366A (ko) 2004-02-11
US20040024966A1 (en) 2004-02-05
US7254675B2 (en) 2007-08-07

Similar Documents

Publication Publication Date Title
US7646212B2 (en) Memory system including a power divider on a multi module memory bus
US6026456A (en) System utilizing distributed on-chip termination
US6970369B2 (en) Memory device
US9086874B2 (en) Above motherboard interposer with quarter wavelength electrical paths
US7205789B1 (en) Termination arrangement for high speed data rate multi-drop data bit connections
US7111108B2 (en) Memory system having a multiplexed high-speed channel
US8134239B2 (en) Address line wiring structure and printed wiring board having same
US6927992B1 (en) Trace-impedance matching at junctions of multi-load signal traces to eliminate termination
US6522173B1 (en) Electronic device
US8195855B2 (en) Bi-directional multi-drop bus memory system
KR100471162B1 (ko) 고속 메모리 시스템
KR100448717B1 (ko) 메모리 시스템
US6449166B1 (en) High capacity memory module with higher density and improved manufacturability
US20020167331A1 (en) Middle pull-up point-to-point transceiving bus structure
US6840808B2 (en) Connector for a plurality of switching assemblies with compatible interfaces
US7420818B2 (en) Memory module having a matching capacitor and memory system having the same
KR100533561B1 (ko) 반도체 메모리 장치
KR100355714B1 (ko) 모듈러 버스 구조를 갖는 디지털 정보 처리 시스템
US7307862B2 (en) Circuit and system for accessing memory modules
US6963941B1 (en) High speed bus topology for expandable systems
Park et al. Advanced Fly-By Routing Topology for Gbps DDR5 Systems
KR100541544B1 (ko) 신호 충실도가 개선된 메모리 시스템
US20040225807A1 (en) Method and assembly having a matched filter connector
KR100574940B1 (ko) 서로 다른 높이와 간격의 탭들을 포함하는 모듈
KR20020092679A (ko) 신호 충실도를 향상시킬 수 있는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee