JP2002298953A - コネクタ - Google Patents
コネクタInfo
- Publication number
- JP2002298953A JP2002298953A JP2001098946A JP2001098946A JP2002298953A JP 2002298953 A JP2002298953 A JP 2002298953A JP 2001098946 A JP2001098946 A JP 2001098946A JP 2001098946 A JP2001098946 A JP 2001098946A JP 2002298953 A JP2002298953 A JP 2002298953A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- wiring
- pins
- connecting portion
- fitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/7082—Coupling device supported only by cooperation with PCB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
- H01R12/721—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures cooperating directly with the edge of the rigid printed circuits
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Connector Housings Or Holding Contact Members (AREA)
Abstract
(57)【要約】
【課題】 複数の電子部品を搭載することができるコネ
クタを提供する。 【解決手段】 コネクタは、複数の電子部品２０１、２
０２，２０３および２０４がそれぞれ嵌合する複数の嵌
合口１２１、１２２、１２３および１２４と、この複数
の嵌合口を連結する連結部１１０と、一部に集約されて
設けられた複数の電気的接続用ピン１３０とを含む。
クタを提供する。 【解決手段】 コネクタは、複数の電子部品２０１、２
０２，２０３および２０４がそれぞれ嵌合する複数の嵌
合口１２１、１２２、１２３および１２４と、この複数
の嵌合口を連結する連結部１１０と、一部に集約されて
設けられた複数の電気的接続用ピン１３０とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、コネクタに関し、
特に、複数の電子部品が嵌合されるコネクタに関する。
特に、複数の電子部品が嵌合されるコネクタに関する。
【０００２】
【従来の技術】従来この種のコネクタは、１つの電子部
品が１つのコネクタに挿入されていた。このような電子
部品には、例えば、Ｄｕａｌ Ｉｎｌｉｎｅ Ｍｅｍｏ
ｒｙＭｏｄｕｌｅ（ＤＩＭＭ）がある。
品が１つのコネクタに挿入されていた。このような電子
部品には、例えば、Ｄｕａｌ Ｉｎｌｉｎｅ Ｍｅｍｏ
ｒｙＭｏｄｕｌｅ（ＤＩＭＭ）がある。
【０００３】図６を参照すると、従来のコネクタ９００
はプリント基板３００に実装されている。コネクタ９０
０の各々は唯一の嵌合口を有しており、該嵌合口に１つ
のＤＩＭＭ２００が嵌合される。このような従来のコネ
クタを用いて複数のＤＩＭＭ２００をプリント基板３０
０に実装する場合、ＤＩＭＭ２００をコネクタ９００に
嵌合した組を複数設けていた。
はプリント基板３００に実装されている。コネクタ９０
０の各々は唯一の嵌合口を有しており、該嵌合口に１つ
のＤＩＭＭ２００が嵌合される。このような従来のコネ
クタを用いて複数のＤＩＭＭ２００をプリント基板３０
０に実装する場合、ＤＩＭＭ２００をコネクタ９００に
嵌合した組を複数設けていた。
【０００４】
【発明が解決しようとする課題】上述の従来のコネクタ
を用いて複数のＤＩＭＭをプリント基板３００に実装す
る場合、コネクタ９００に嵌合されたそれぞれのＤＩＭ
Ｍ２００同士を接続する電気的配線や、ＤＩＭＭ２００
とプリント基板３００上の他の電子部品とを接続する電
気的配線は、複数のコネクタ９００が設けられた領域の
下部または周辺部において、プリント基板３００上また
は内部に形成していた。具体的には、図６に示すよう
に、複数のＤＩＭＭ２００が実装されるプリント基板３
００の領域において、１つのコネクタのピンと他のコネ
クタのピンとを接続する配線３１０や、コネクタのピン
に接続され他の電子部品の端子まで延びる配線３２０を
プリント基板３００上または内部に形成していた。この
ため、上述の従来技術においては、複数のＤＩＭＭ２０
０の直下のプリント基板３００の領域は、上記の配線に
より占有されていたため、プリント基板３００上の配線
領域が減少してしまうという問題がある。
を用いて複数のＤＩＭＭをプリント基板３００に実装す
る場合、コネクタ９００に嵌合されたそれぞれのＤＩＭ
Ｍ２００同士を接続する電気的配線や、ＤＩＭＭ２００
とプリント基板３００上の他の電子部品とを接続する電
気的配線は、複数のコネクタ９００が設けられた領域の
下部または周辺部において、プリント基板３００上また
は内部に形成していた。具体的には、図６に示すよう
に、複数のＤＩＭＭ２００が実装されるプリント基板３
００の領域において、１つのコネクタのピンと他のコネ
クタのピンとを接続する配線３１０や、コネクタのピン
に接続され他の電子部品の端子まで延びる配線３２０を
プリント基板３００上または内部に形成していた。この
ため、上述の従来技術においては、複数のＤＩＭＭ２０
０の直下のプリント基板３００の領域は、上記の配線に
より占有されていたため、プリント基板３００上の配線
領域が減少してしまうという問題がある。
【０００５】そこで、本発明の目的は、複数の電子部品
を搭載することができるコネクタを提供することにあ
る。
を搭載することができるコネクタを提供することにあ
る。
【０００６】また、本発明の他の目的は、実装基板上の
配線領域の占有が少ないコネクタを提供することにあ
る。
配線領域の占有が少ないコネクタを提供することにあ
る。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明のコネクタは、複数の電子部品がそれぞれ嵌合
する複数の嵌合口と、この複数の嵌合口を連結する連結
部と、一部に集約されて設けられた複数の電気的接続用
ピンとを含む。
に本発明のコネクタは、複数の電子部品がそれぞれ嵌合
する複数の嵌合口と、この複数の嵌合口を連結する連結
部と、一部に集約されて設けられた複数の電気的接続用
ピンとを含む。
【０００８】また、本発明の他のコネクタは、前記連結
部は、前記複数の嵌合口に嵌合される前記複数の電子部
品間を接続する配線を含むことを特徴とする。
部は、前記複数の嵌合口に嵌合される前記複数の電子部
品間を接続する配線を含むことを特徴とする。
【０００９】さらに、本発明の他のコネクタは、前記配
線は、前記コネクタが実装される実装基板のインピーダ
ンスと同一または類似のインピーダンスを有しているこ
とを特徴とする。
線は、前記コネクタが実装される実装基板のインピーダ
ンスと同一または類似のインピーダンスを有しているこ
とを特徴とする。
【００１０】また、本発明の他のコネクタは、前記連結
部は、前記配線が形成された基板を含む。
部は、前記配線が形成された基板を含む。
【００１１】さらに、本発明の他のコネクタは、前記コ
ネクタが実装される実装基板のインピーダンスと同一ま
たは類似のインピーダンスを有していることを特徴とす
る。
ネクタが実装される実装基板のインピーダンスと同一ま
たは類似のインピーダンスを有していることを特徴とす
る。
【００１２】また、本発明の他のコネクタは、前記連結
部は、内部に形成された容量性素子を含むことを特徴と
する。
部は、内部に形成された容量性素子を含むことを特徴と
する。
【００１３】さらに、本発明の他のコネクタは、前記コ
ネクタの下面に設けられた電気的接続に寄与しない搭載
用ピンをさらに含む。
ネクタの下面に設けられた電気的接続に寄与しない搭載
用ピンをさらに含む。
【００１４】本発明のコネクタは、上面に分散して配置
されそれぞれ電子部品が嵌合される複数の嵌合口にそれ
ぞれ設けられた複数の端子と、下面の一部に集約されて
設けられた複数のピンと、前記複数の端子と前記複数の
ピンとを接続する配線網とを含む。
されそれぞれ電子部品が嵌合される複数の嵌合口にそれ
ぞれ設けられた複数の端子と、下面の一部に集約されて
設けられた複数のピンと、前記複数の端子と前記複数の
ピンとを接続する配線網とを含む。
【００１５】
【発明の実施の形態】次に本発明のコネクタの実施の形
態について図面を参照して詳細に説明する。
態について図面を参照して詳細に説明する。
【００１６】図１を参照すると、本発明のコネクタ１０
０は、連結部１１０と、複数の嵌合口１２１、１２２、
１２３および１２４と、複数のピン１３０、搭載用ピン
１４０とを含む。
０は、連結部１１０と、複数の嵌合口１２１、１２２、
１２３および１２４と、複数のピン１３０、搭載用ピン
１４０とを含む。
【００１７】連結部１１０は、複数の嵌合口１２１、１
２２、１２３および１２４を１つのコネクタとして連結
している。連結部１１０は複数の配線を含む。
２２、１２３および１２４を１つのコネクタとして連結
している。連結部１１０は複数の配線を含む。
【００１８】図２を参照すると、複数の嵌合口１２１、
１２２、１２３および１２４のそれぞれは、対応する電
子部品を嵌合する。電子部品は、例えば、Ｄｕａｌ Ｉ
ｎｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ（ＤＩＭＭ）
等のメモリモジュール２０１、２０２、２０３および２
０４である。それぞれの嵌合口１２１、１２２、１２３
および１２４は、連結部１１０の上方に延びた部分の上
面に穿穴されている。すなわち、連結部１１０は、嵌合
口１２１、１２２、１２３および１２４が形成されてい
る部分が他の部分に比べて突出し凸状を呈している。嵌
合口１２１、１２２、１２３および１２４は、対応する
１つのメモリモジュール２０１、２０２、２０３および
２０４をそれぞれ受け入れる。嵌合口１２１、１２２、
１２３および１２４に挿入されたメモリモジュール２０
１、２０２、２０３および２０４は、嵌合口１２１、１
２２、１２３および１２４に沿って内部に進入し、メモ
リモジュール２０１、２０２、２０３および２０４のそ
れぞれの電極が連結部１１０内のコネクタ端子に接触し
て止まる。
１２２、１２３および１２４のそれぞれは、対応する電
子部品を嵌合する。電子部品は、例えば、Ｄｕａｌ Ｉ
ｎｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ（ＤＩＭＭ）
等のメモリモジュール２０１、２０２、２０３および２
０４である。それぞれの嵌合口１２１、１２２、１２３
および１２４は、連結部１１０の上方に延びた部分の上
面に穿穴されている。すなわち、連結部１１０は、嵌合
口１２１、１２２、１２３および１２４が形成されてい
る部分が他の部分に比べて突出し凸状を呈している。嵌
合口１２１、１２２、１２３および１２４は、対応する
１つのメモリモジュール２０１、２０２、２０３および
２０４をそれぞれ受け入れる。嵌合口１２１、１２２、
１２３および１２４に挿入されたメモリモジュール２０
１、２０２、２０３および２０４は、嵌合口１２１、１
２２、１２３および１２４に沿って内部に進入し、メモ
リモジュール２０１、２０２、２０３および２０４のそ
れぞれの電極が連結部１１０内のコネクタ端子に接触し
て止まる。
【００１９】図１、２および３を参照すると、ピン１３
０は連結部１１０の下面に複数設けられている。ピン１
３０は、コネクタ１００をプリント基板３００に実装す
るために使用されるとともに、プリント基板３００に設
けられた配線とモジュール２００とを電気的に接続する
ために使用される。ピン１３０は、プリント基板３００
の対応する貫通孔にそれぞれ挿入される。複数のピン１
３０は、コネクタ１００の唯一の側の下部に列状に並べ
られて設けられている。コネクタ１００の下部の１つの
辺に沿った領域を除いた部分にはピン１３０は設けられ
ていない。本実施例では、ピン１３０の列は嵌合口１２
１、１２２、１２３および１２４の長辺と平行である。
０は連結部１１０の下面に複数設けられている。ピン１
３０は、コネクタ１００をプリント基板３００に実装す
るために使用されるとともに、プリント基板３００に設
けられた配線とモジュール２００とを電気的に接続する
ために使用される。ピン１３０は、プリント基板３００
の対応する貫通孔にそれぞれ挿入される。複数のピン１
３０は、コネクタ１００の唯一の側の下部に列状に並べ
られて設けられている。コネクタ１００の下部の１つの
辺に沿った領域を除いた部分にはピン１３０は設けられ
ていない。本実施例では、ピン１３０の列は嵌合口１２
１、１２２、１２３および１２４の長辺と平行である。
【００２０】搭載用ピン１４０は、コネクタ１００の下
面のピン１３０の列が設けられた側の反対側に設けられ
ている。搭載用ピン１４０は、コネクタ１００に搭載さ
れるメモリモジュール２００とプリント基板３００との
間の電気的接続には寄与せず、コネクタ１００をプリン
ト基板３００に物理的に接続するために使用されるもの
である。本実施例では、搭載用ピン１４０は２本であ
り、コネクタ１００の下面の角に設けられている。した
がって、コネクタ１００の下面の２つの搭載用ピン１４
０の間には、ピン状を呈するものは設けられていない。
本実施例では、コネクタ１００の下面において、ピン状
を呈する部材が設けられている領域は、コネクタ１００
の１つの側面に沿った領域とこの側面と反対側の側面の
両端の領域戸からなる。
面のピン１３０の列が設けられた側の反対側に設けられ
ている。搭載用ピン１４０は、コネクタ１００に搭載さ
れるメモリモジュール２００とプリント基板３００との
間の電気的接続には寄与せず、コネクタ１００をプリン
ト基板３００に物理的に接続するために使用されるもの
である。本実施例では、搭載用ピン１４０は２本であ
り、コネクタ１００の下面の角に設けられている。した
がって、コネクタ１００の下面の２つの搭載用ピン１４
０の間には、ピン状を呈するものは設けられていない。
本実施例では、コネクタ１００の下面において、ピン状
を呈する部材が設けられている領域は、コネクタ１００
の１つの側面に沿った領域とこの側面と反対側の側面の
両端の領域戸からなる。
【００２１】図４を参照すると、連結部１１０は、配線
１１１１、１１１２、．．．および１１１７を含む。連
結部１１０は、コネクタ端子１１２１、１１２２、１１
２３、１１２４、１１２５、１１２６、１１２７、１１
２８、１１３１、１１３２、１１３３、１１３４、１１
３５、１１３６、１１３７および１１３８を含む。ピン
１３０は、ピン１３１、１３２、．．．および１３７を
含む。
１１１１、１１１２、．．．および１１１７を含む。連
結部１１０は、コネクタ端子１１２１、１１２２、１１
２３、１１２４、１１２５、１１２６、１１２７、１１
２８、１１３１、１１３２、１１３３、１１３４、１１
３５、１１３６、１１３７および１１３８を含む。ピン
１３０は、ピン１３１、１３２、．．．および１３７を
含む。
【００２２】コネクタ端子１１２１、１１２２、１１３
１および１１３２は、嵌合口１２１にメモリモジュール
２０１が嵌合されたとき、メモリモジュール２０１の対
応する電極と接続される。コネクタ端子１１２３、１１
２４、１１３３および１１３４は、嵌合口１２２にメモ
リモジュール２０２が嵌合されたとき、メモリモジュー
ル２０２の対応する電極と接続される。コネクタ端子１
１２５、１１２６、１１３５および１１３６は、嵌合口
１２３にメモリモジュール２０３が嵌合されたとき、メ
モリモジュール２０３の対応する電極と接続される。コ
ネクタ端子１１２７、１１２８、１１３７および１１３
８は、嵌合口１２４にメモリモジュール２０４が嵌合さ
れたとき、メモリモジュール２０４の対応する電極と接
続される。
１および１１３２は、嵌合口１２１にメモリモジュール
２０１が嵌合されたとき、メモリモジュール２０１の対
応する電極と接続される。コネクタ端子１１２３、１１
２４、１１３３および１１３４は、嵌合口１２２にメモ
リモジュール２０２が嵌合されたとき、メモリモジュー
ル２０２の対応する電極と接続される。コネクタ端子１
１２５、１１２６、１１３５および１１３６は、嵌合口
１２３にメモリモジュール２０３が嵌合されたとき、メ
モリモジュール２０３の対応する電極と接続される。コ
ネクタ端子１１２７、１１２８、１１３７および１１３
８は、嵌合口１２４にメモリモジュール２０４が嵌合さ
れたとき、メモリモジュール２０４の対応する電極と接
続される。
【００２３】配線１１１１は、コネクタ端子１１２１、
１１２３、１１２５およｂ１１２７を互いに接続すると
ともに、これらとピン１３１とを接続する。配線１１１
２は、コネクタ端子１１２２、１１２４、１１２６およ
び１１２８を互いに接続するとともに、これらとピン１
３２とを接続する。配線１１１３は、コネクタ端子１１
３１、１１３３、１１３５および１１３７を互いに接続
するとともに、これらとピン１３３とを接続する。この
ように、配線１１１１、１１１２および１１１３は、各
嵌合口１２１、１２２、１２３および１２４の対応する
コネクタ端子を数珠繋ぎに接続する。
１１２３、１１２５およｂ１１２７を互いに接続すると
ともに、これらとピン１３１とを接続する。配線１１１
２は、コネクタ端子１１２２、１１２４、１１２６およ
び１１２８を互いに接続するとともに、これらとピン１
３２とを接続する。配線１１１３は、コネクタ端子１１
３１、１１３３、１１３５および１１３７を互いに接続
するとともに、これらとピン１３３とを接続する。この
ように、配線１１１１、１１１２および１１１３は、各
嵌合口１２１、１２２、１２３および１２４の対応する
コネクタ端子を数珠繋ぎに接続する。
【００２４】配線１１１４はコネクタ端子１１３２とピ
ン１３４とを接続する。配線１１１５はコネクタ端子１
１３４とピン１３５とを接続する。配線１１１６はコネ
クタ端子１１３６とピン１３６とを接続する。配線１１
１７はコネクタ端子１１３８とピン１３７とを接続す
る。このように、配線１１１４、１１１５、１１１６お
よび１１１７は、コネクタ端子とピンとを１対１に接続
する。配線１１１４、１１１５、１１１６および１１１
７は、プリント基板３００上のＬａｒｇｅ Ｓｃａｌｅ
Ｉｎｔｅｇｒａｔｉｏｎ（ＬＳＩ）のピンと１対１に
接続するものである。
ン１３４とを接続する。配線１１１５はコネクタ端子１
１３４とピン１３５とを接続する。配線１１１６はコネ
クタ端子１１３６とピン１３６とを接続する。配線１１
１７はコネクタ端子１１３８とピン１３７とを接続す
る。このように、配線１１１４、１１１５、１１１６お
よび１１１７は、コネクタ端子とピンとを１対１に接続
する。配線１１１４、１１１５、１１１６および１１１
７は、プリント基板３００上のＬａｒｇｅ Ｓｃａｌｅ
Ｉｎｔｅｇｒａｔｉｏｎ（ＬＳＩ）のピンと１対１に
接続するものである。
【００２５】本実施例では、配線１１１１、１１１
２、．．．および１１１７は、配線ケーブルである。配
線１１１１、１１１２、．．．および１１１７は、プリ
ント基板３００のインピーダンスと同一または類似のイ
ンピーダンスを有するように形成される。例えば、配線
１１１１、１１１２、．．．および１１１７のインピー
ダンス値は、一般的なプリント基板インピーダンスであ
る約５０〜７０オームである。
２、．．．および１１１７は、配線ケーブルである。配
線１１１１、１１１２、．．．および１１１７は、プリ
ント基板３００のインピーダンスと同一または類似のイ
ンピーダンスを有するように形成される。例えば、配線
１１１１、１１１２、．．．および１１１７のインピー
ダンス値は、一般的なプリント基板インピーダンスであ
る約５０〜７０オームである。
【００２６】このように、本発明では、連結部１１０
に、複数の嵌合部１２１、１２２、１２３および１２４
と、これらの嵌合部に嵌合されるメモリモジュール２０
１、２０２、２０３および２０４の電極を所望の対応付
で接続する配線とを設けた。このため、本願発明では、
コネクタ１００は複数の電子部品を搭載することができ
る。
に、複数の嵌合部１２１、１２２、１２３および１２４
と、これらの嵌合部に嵌合されるメモリモジュール２０
１、２０２、２０３および２０４の電極を所望の対応付
で接続する配線とを設けた。このため、本願発明では、
コネクタ１００は複数の電子部品を搭載することができ
る。
【００２７】また、本発明では、連結部１１０が複数の
メモリモジュール間を接続する配線を有し、ピン１３０
をコネクタ１００の下面の一部に集約したため、実装基
板３００上の配線領域の占有が少ない。
メモリモジュール間を接続する配線を有し、ピン１３０
をコネクタ１００の下面の一部に集約したため、実装基
板３００上の配線領域の占有が少ない。
【００２８】次に、本発明の第２の実施の形態について
図面を参照して詳細に説明する。本発明の第２の実施の
形態は、連結部１１０に容量性素子が形成されている点
で第１の実施の形態と異なる。他の構成は、第１の実施
例と同様である。
図面を参照して詳細に説明する。本発明の第２の実施の
形態は、連結部１１０に容量性素子が形成されている点
で第１の実施の形態と異なる。他の構成は、第１の実施
例と同様である。
【００２９】図５を参照すると、連結部１１０は、配線
１１１８および１１１９を含む。連結部１１０は、コネ
クタ端子１１４１、１１４２、１１４３、１１４４、１
１５１、１１５２、１１５３および１１５４を含む。連
結部１１０は、コンデンサ１１９１、１１９２および１
１９３を含む。配線１１１８は、メモリモジュール２０
１、２０２、２０３および２０４のそれぞれの電源ピン
に接続される。配線１１１９は、メモリモジュール２０
１、２０２、２０３および２０４のそれぞれのグランド
（ＧＮＤ）ピンに接続される。
１１１８および１１１９を含む。連結部１１０は、コネ
クタ端子１１４１、１１４２、１１４３、１１４４、１
１５１、１１５２、１１５３および１１５４を含む。連
結部１１０は、コンデンサ１１９１、１１９２および１
１９３を含む。配線１１１８は、メモリモジュール２０
１、２０２、２０３および２０４のそれぞれの電源ピン
に接続される。配線１１１９は、メモリモジュール２０
１、２０２、２０３および２０４のそれぞれのグランド
（ＧＮＤ）ピンに接続される。
【００３０】コネクタ端子１１４１および１１５１は、
嵌合口１２１にメモリモジュール２０１が嵌合されたと
き、メモリモジュール２０１の対応する電極と接続され
る。コネクタ端子１１４２および１１５２は、嵌合口１
２２にメモリモジュール２０２が嵌合されたとき、メモ
リモジュール２０２の対応する電極と接続される。コネ
クタ端子１１４３および１１５３は、嵌合口１２３にメ
モリモジュール２０３が嵌合されたとき、メモリモジュ
ール２０３の対応する電極と接続される。コネクタ端子
１１４４および１１５４は、嵌合口１２４にメモリモジ
ュール２０４が嵌合されたとき、メモリモジュール２０
４の対応する電極と接続される。
嵌合口１２１にメモリモジュール２０１が嵌合されたと
き、メモリモジュール２０１の対応する電極と接続され
る。コネクタ端子１１４２および１１５２は、嵌合口１
２２にメモリモジュール２０２が嵌合されたとき、メモ
リモジュール２０２の対応する電極と接続される。コネ
クタ端子１１４３および１１５３は、嵌合口１２３にメ
モリモジュール２０３が嵌合されたとき、メモリモジュ
ール２０３の対応する電極と接続される。コネクタ端子
１１４４および１１５４は、嵌合口１２４にメモリモジ
ュール２０４が嵌合されたとき、メモリモジュール２０
４の対応する電極と接続される。
【００３１】配線１１１８は、コネクタ端子１１４１、
１１４２、１１４３および１１４４を互いに接続すると
ともに、これらとピン１３８とを接続する。ピン１３８
は、プリント基板３００の電源配線に接続される。配線
１１１９は、コネクタ端子１１５１、１１５２、１１５
３および１１５４を互いに接続するとともに、これらと
ピン１３９とを接続する。ピン１３９は、プリント基板
３００のＧＮＤ配線に接続される。
１１４２、１１４３および１１４４を互いに接続すると
ともに、これらとピン１３８とを接続する。ピン１３８
は、プリント基板３００の電源配線に接続される。配線
１１１９は、コネクタ端子１１５１、１１５２、１１５
３および１１５４を互いに接続するとともに、これらと
ピン１３９とを接続する。ピン１３９は、プリント基板
３００のＧＮＤ配線に接続される。
【００３２】配線１１１８と配線１１１９とはコンデン
サ１１９１、１１９２および１１９３を介して互いに接
続されている。
サ１１９１、１１９２および１１９３を介して互いに接
続されている。
【００３３】次に、本発明の実施態様について説明す
る。
る。
【００３４】上記実施例では、連結部１１０に設けられ
た配線を配線ケーブルとしたが、連結部１１０がプリン
ト基板を含み、配線が該プリント基板上に形成されるよ
うにしてもよい。この場合、配線は、プリント基板上ま
たは内部の配線として形成される。このため、これらの
配線とグランドとの距離や配線幅を最適に設定すること
により、これらの配線のインピーダンスと基板３００の
インピーダンスとを同一または類似の値とすることがよ
り容易になる。
た配線を配線ケーブルとしたが、連結部１１０がプリン
ト基板を含み、配線が該プリント基板上に形成されるよ
うにしてもよい。この場合、配線は、プリント基板上ま
たは内部の配線として形成される。このため、これらの
配線とグランドとの距離や配線幅を最適に設定すること
により、これらの配線のインピーダンスと基板３００の
インピーダンスとを同一または類似の値とすることがよ
り容易になる。
【００３５】また、実施例では、嵌合口に嵌合される電
子部品をメモリモジュールであるとしたが、これに限定
されない。例えば、メモリモジュールに代えてＰｅｒｉ
ｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔｓ Ｉｎｔｅｒｃｏ
ｎｎｅｃｔ（ＰＣＩ）ボードを嵌合するようにしてもよ
い。
子部品をメモリモジュールであるとしたが、これに限定
されない。例えば、メモリモジュールに代えてＰｅｒｉ
ｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔｓ Ｉｎｔｅｒｃｏ
ｎｎｅｃｔ（ＰＣＩ）ボードを嵌合するようにしてもよ
い。
【００３６】さらに、本実施例では、連結部１１０にお
いて、嵌合口１２１、１２２、１２３および１２４が形
成された部分が他の部分に比べて突出した凸状を呈する
ものとしたが、連結部１１０全体が略板状の形状を呈す
るように形成してもよい。この場合は、連結部１１０の
上面は実質的な平面となる。
いて、嵌合口１２１、１２２、１２３および１２４が形
成された部分が他の部分に比べて突出した凸状を呈する
ものとしたが、連結部１１０全体が略板状の形状を呈す
るように形成してもよい。この場合は、連結部１１０の
上面は実質的な平面となる。
【００３７】また、本実施例では、ピン１３０の列は嵌
合口１２１、１２２、１２３および１２４の長辺と平行
であるものとしたが、ピン１３０の列が嵌合口１２１、
１２２、１２３および１２４の長辺と直交する向きに形
成されていてもよい。この場合も搭載用ピン１４０はピ
ン１３０の列と反対の側に設けられる。
合口１２１、１２２、１２３および１２４の長辺と平行
であるものとしたが、ピン１３０の列が嵌合口１２１、
１２２、１２３および１２４の長辺と直交する向きに形
成されていてもよい。この場合も搭載用ピン１４０はピ
ン１３０の列と反対の側に設けられる。
【００３８】さらに、実施例では、ピン１３０の列を１
つとし、搭載用ピン１４０は電気的接続に寄与しないも
のとしたが、搭載用ピン１４０を電気的接続に寄与する
ピンとしてもよい。この場合、搭載用ピン１４０は、連
結部１１０内部の配線と適宜接続される。
つとし、搭載用ピン１４０は電気的接続に寄与しないも
のとしたが、搭載用ピン１４０を電気的接続に寄与する
ピンとしてもよい。この場合、搭載用ピン１４０は、連
結部１１０内部の配線と適宜接続される。
【００３９】また、本実施例では、ピン１３０の列を１
つとしたが、搭載用ピン１４０の側にピン１３０の列と
同じように複数のピンからなり連結部１１０の配線に接
続されたピン列を形成してもよい。すなわち、コネクタ
１００の１対の対向する側面の下部にそれぞれピン列が
設けられる。
つとしたが、搭載用ピン１４０の側にピン１３０の列と
同じように複数のピンからなり連結部１１０の配線に接
続されたピン列を形成してもよい。すなわち、コネクタ
１００の１対の対向する側面の下部にそれぞれピン列が
設けられる。
【００４０】
【発明の効果】以上説明したように、本発明では、連結
部に複数の嵌合部を設け、これらの嵌合部に嵌合される
メモリモジュールの電極を所望の対応付で接続する配線
を設けた。このため、本願発明のコネクタは複数の電子
部品を搭載することができる。
部に複数の嵌合部を設け、これらの嵌合部に嵌合される
メモリモジュールの電極を所望の対応付で接続する配線
を設けた。このため、本願発明のコネクタは複数の電子
部品を搭載することができる。
【００４１】また、本発明では、連結部が複数のメモリ
モジュール間を接続する配線を有し、ピンをコネクタの
下面の一部に集約したため、実装基板上の配線領域の占
有が少ない。
モジュール間を接続する配線を有し、ピンをコネクタの
下面の一部に集約したため、実装基板上の配線領域の占
有が少ない。
【図１】本発明の実施の形態を示す斜視図である。
【図２】図１のＡ−Ａ線で切断した断面図である。
【図３】本発明の実施の形態を示す斜視図である。
【図４】本発明の連結部１１０の配線を示す図である。
【図５】本発明の第２の実施の形態を示す断面図であ
る。
る。
【図６】従来のコネクタを示す図である。
１００ コネクタ １１０ 連結部 １２１、１２２、１２３、１２４ メモリモジュール １３０ ピン １４０ 搭載用ピン
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E023 AA16 AA22 BB14 BB19 BB21 CC12 CC16 CC22 FF07 HH06 HH11 5E087 EE14 GG06 GG32 JJ08 LL34 MM03 QQ06 RR02
Claims (8)
- 【請求項１】 複数の電子部品がそれぞれ嵌合する複数
の嵌合口と、 この複数の嵌合口を連結する連結部と、 一部に集約されて設けられた複数の電気的接続用ピンと
を含むことを特徴とするコネクタ。 - 【請求項２】 前記連結部は、前記複数の嵌合口に嵌合
される前記複数の電子部品間を接続する配線を含むこと
を特徴とする請求項１記載のコネクタ。 - 【請求項３】 前記配線は、前記コネクタが実装される
実装基板のインピーダンスと同一または類似のインピー
ダンスを有していることを特徴とする請求項２記載のコ
ネクタ。 - 【請求項４】 前記連結部は、前記配線が形成された基
板を含むことを特徴とする請求項２記載のコネクタ。 - 【請求項５】 前記基板は、前記コネクタが実装される
実装基板のインピーダンスと同一または類似のインピー
ダンスを有していることを特徴とする請求項４記載のコ
ネクタ。 - 【請求項６】 前記連結部は、内部に形成された容量性
素子を含むことを特徴とする請求項１記載のコネクタ。 - 【請求項７】 前記コネクタの下面に設けられた電気的
接続に寄与しない搭載用ピンをさらに含むことを特徴と
する請求項１記載のコネクタ。 - 【請求項８】 上面に分散して配置されそれぞれ電子部
品が嵌合される複数の嵌合口にそれぞれ設けられた複数
の端子と、 下面の一部に集約されて設けられた複数のピンと、 前記複数の端子と前記複数のピンとを接続する配線網と
を含むことを特徴とするコネクタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098946A JP2002298953A (ja) | 2001-03-30 | 2001-03-30 | コネクタ |
| US10/103,796 US20020142660A1 (en) | 2001-03-30 | 2002-03-25 | Connector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098946A JP2002298953A (ja) | 2001-03-30 | 2001-03-30 | コネクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002298953A true JP2002298953A (ja) | 2002-10-11 |
Family
ID=18952548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001098946A Pending JP2002298953A (ja) | 2001-03-30 | 2001-03-30 | コネクタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020142660A1 (ja) |
| JP (1) | JP2002298953A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448717B1 (ko) * | 2002-08-02 | 2004-09-13 | 삼성전자주식회사 | 메모리 시스템 |
| US7227759B2 (en) * | 2004-04-01 | 2007-06-05 | Silicon Pipe, Inc. | Signal-segregating connector system |
| US7429788B2 (en) * | 2006-03-08 | 2008-09-30 | Microelectronics Assembly Technologies, Inc. | Thin multichip flex-module |
| US7520781B2 (en) * | 2006-03-08 | 2009-04-21 | Microelectronics Assembly Technologies | Thin multichip flex-module |
| US7393226B2 (en) * | 2006-03-08 | 2008-07-01 | Microelectronics Assembly Technologies, Inc. | Thin multichip flex-module |
| US7394149B2 (en) * | 2006-03-08 | 2008-07-01 | Microelectronics Assembly Technologies, Inc. | Thin multichip flex-module |
| US7407415B2 (en) * | 2006-06-07 | 2008-08-05 | International Business Machines Corporation | Crosstalk reduction in dual inline memory module (DIMM) connectors |
| DE202006018590U1 (de) * | 2006-12-08 | 2007-02-15 | Harting Electronics Gmbh & Co. Kg | Blockiervorrichtung gegen Fehlsteckungen bei Leiterplattensteckverbindern |
| US9496633B1 (en) | 2015-06-22 | 2016-11-15 | Intel Corporation | Memory module adaptor card |
| US10573354B2 (en) * | 2016-09-22 | 2020-02-25 | Smart Modular Technologies, Inc. | High density memory module system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6273759B1 (en) * | 2000-04-18 | 2001-08-14 | Rambus Inc | Multi-slot connector with integrated bus providing contact between adjacent modules |
-
2001
- 2001-03-30 JP JP2001098946A patent/JP2002298953A/ja active Pending
-
2002
- 2002-03-25 US US10/103,796 patent/US20020142660A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020142660A1 (en) | 2002-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4998180A (en) | Bus device with closely spaced double sided daughter board | |
| KR100645861B1 (ko) | 캐리어 기반형 전자 모듈 | |
| USRE39153E1 (en) | Connector with integral transmission line bus | |
| US6168469B1 (en) | Electrical connector assembly and method for making the same | |
| US5325267A (en) | Remote driver board having input/output connector circuitry molded therein | |
| US8958214B2 (en) | Motherboard assembly for interconnecting and distributing signals and power | |
| JP2005515858A5 (ja) | ||
| JPH0256880A (ja) | インピーダンス制御されたコネクタインターフェイス接続装置 | |
| US4585285A (en) | Multi-row press fit connector for use with bus bars | |
| US6726505B2 (en) | Memory daughter card apparatus, configurations, and methods | |
| US6487082B1 (en) | Printed circuit board component packaging | |
| JP2002298953A (ja) | コネクタ | |
| JP2000208186A (ja) | マルチインラインメモリモジュ―ル及びそれと結合される電子部品ソケット | |
| JP2008091164A (ja) | 回路基板相互接続用コネクタ装置 | |
| JP2002198108A (ja) | 複数回線グリッドコネクタ | |
| US6482016B1 (en) | Power connector | |
| JP2003508930A (ja) | 多重接続可能な印刷回路基板 | |
| US20030224546A1 (en) | Method and apparatus for reducing noise in electrical power supplied to a semiconductor | |
| JP2001024301A (ja) | 配線基板および導電性弾性部材 | |
| JPH05206604A (ja) | 複数プリント基板の接合体 | |
| JP2855435B2 (ja) | 電気コネクタ装置 | |
| JP2004139953A (ja) | プリント回路基板及びプリント回路基板のカードスロット | |
| JPH0966689A (ja) | Ｉｃカード | |
| CN219718584U (zh) | 一种功能板卡及电子设备 | |
| JP3468355B2 (ja) | 半導体装置及び半導体装置システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031125 |