JPH02141813A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02141813A JPH02141813A JP63296651A JP29665188A JPH02141813A JP H02141813 A JPH02141813 A JP H02141813A JP 63296651 A JP63296651 A JP 63296651A JP 29665188 A JP29665188 A JP 29665188A JP H02141813 A JPH02141813 A JP H02141813A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- test
- memory array
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000006870 function Effects 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に集積回路チップに関
する。
する。
従来、この種の半導体装置は例えば第３図の回路で示す
ように論理回路部９とメモリアレイまたはコンピュータ
ー機能セル回路部１０の両方に電圧を供給する共通の電
源パターン５だけ有していた。
ように論理回路部９とメモリアレイまたはコンピュータ
ー機能セル回路部１０の両方に電圧を供給する共通の電
源パターン５だけ有していた。
上述した従来の半導体装置は、論理回路部とメモリアレ
イ回路部またコンピューター機能セル部に電圧を供給す
る電源パターンが共通となっているので、メモリアレイ
回路部またコンピュータ機能セル部を直接的にアクセス
し単独で試験するためには、データ選択などの回路をテ
スト専用に付加しなければならないという欠点がある。
イ回路部またコンピューター機能セル部に電圧を供給す
る電源パターンが共通となっているので、メモリアレイ
回路部またコンピュータ機能セル部を直接的にアクセス
し単独で試験するためには、データ選択などの回路をテ
スト専用に付加しなければならないという欠点がある。
本発明の半導体装置は、半導体チップに論理回路部とメ
モリアレイ回路部またはコンピューター機能セルを有し
、メモリアレイ回路部またはコンピューター機能セル部
だけに電圧を供給できる電源パターンを有している。
モリアレイ回路部またはコンピューター機能セルを有し
、メモリアレイ回路部またはコンピューター機能セル部
だけに電圧を供給できる電源パターンを有している。
このように、メモリアレイ回路部またはコンピューター
機能セル部だけ電圧を供給する電源パターンを有してい
るので、メモリアレイ回路部またはコンピューター機能
セル部にテスト専用回路部を付加することなく直接アク
セスし単独に試験することが可能となる。
機能セル部だけ電圧を供給する電源パターンを有してい
るので、メモリアレイ回路部またはコンピューター機能
セル部にテスト専用回路部を付加することなく直接アク
セスし単独に試験することが可能となる。
次に本発明について図面を参照して説明する。
第１図は本発明の半導体装置の回路図である。
本実施例の半導体装置は半導体チップ１を論理回路部分
９とメモリアレイ回路部分またはコンピューター機能セ
ル部１０より構成し、このチップｌにテスト電源端子５
より回路１０だけに電圧を供給するテスト用電源パター
ン６を設ける。テスト電源端子５から電源パターン６に
より回路１０だけに電圧を供給することによりテスト入
力端子３からテスト入力経路８より回路１０を直接的に
アクセスし、テスト出力経路１４よりテスト出力端子１
６に回路１０の出力を直接とりだし回路１０を検査する
ことが可能である。通常の動作の場合電源端子４から、
回路９と回路１０に電源パターン１１より電圧を供給し
、入力端子２より信号を入力し、出力端子１５より信号
を出力することが可能である。
９とメモリアレイ回路部分またはコンピューター機能セ
ル部１０より構成し、このチップｌにテスト電源端子５
より回路１０だけに電圧を供給するテスト用電源パター
ン６を設ける。テスト電源端子５から電源パターン６に
より回路１０だけに電圧を供給することによりテスト入
力端子３からテスト入力経路８より回路１０を直接的に
アクセスし、テスト出力経路１４よりテスト出力端子１
６に回路１０の出力を直接とりだし回路１０を検査する
ことが可能である。通常の動作の場合電源端子４から、
回路９と回路１０に電源パターン１１より電圧を供給し
、入力端子２より信号を入力し、出力端子１５より信号
を出力することが可能である。
第２図は本発明の他の実施例の半導体装置の回路図であ
る。この実施例は、半導体チップ１を論理回路部９とメ
モリアレイ回路部分またはコンピューター機能セル部ｌ
Ｏより構成し、チップ１に電源端子５より回路１０だけ
電圧を供給する電源パターン６と電源端子５′より回路
９だけに電圧を供給する電源パターン６′を有している
。
る。この実施例は、半導体チップ１を論理回路部９とメ
モリアレイ回路部分またはコンピューター機能セル部ｌ
Ｏより構成し、チップ１に電源端子５より回路１０だけ
電圧を供給する電源パターン６と電源端子５′より回路
９だけに電圧を供給する電源パターン６′を有している
。
この実施例は、回路９と回路１０に電圧を供給する電源
パターンが各々独立しているため、電源パターンが少な
く済むという利点がある。
パターンが各々独立しているため、電源パターンが少な
く済むという利点がある。
以上説明したように本発明の半導体装置は、論理回路部
とメモリアレイ回路部またはコンピューター機能セル部
を有する半導体チップにおいて、メモリアレイ回路部ま
たはフンビューター機能セル部だけに電圧を供給できる
電源パターンを有することにより、データ選択などのテ
スト専用回路を付加することなく、メモリアレイ回路部
またはコンピューター機能セル部を直接アクセスして検
査することができる効果がある。
とメモリアレイ回路部またはコンピューター機能セル部
を有する半導体チップにおいて、メモリアレイ回路部ま
たはフンビューター機能セル部だけに電圧を供給できる
電源パターンを有することにより、データ選択などのテ
スト専用回路を付加することなく、メモリアレイ回路部
またはコンピューター機能セル部を直接アクセスして検
査することができる効果がある。
第１図は本発明の一実施例のブロック図、第２図は他の
実施例のブロック図、第３図は従来例のブロック図であ
る。 １・・・・・・半導体チップ、２・・・・・・入力端子
、３・・・・・・テスト入力端子、４・・・・・・電源
端子、５・・・・・・テスト電源端子、６・・・・・・
テスト用電源パターン、７・・・・・・入力経路、訃・
・・・・テスト入力経路、９・・・・・・論理回路部、
１０・・・・・・メモリアレイ回路部またはコンピュー
ター機能セル部、１１・・・・・・電源パターン、１２
・・・・・・配線、１３・・・・・・出力経路、１４・
・・・・・テスト出力経路、１５・・・・・・出力端子
、１６・・・・・・テスト出力端子、１７・・・・・・
データ選択回路。 代夛人 弁理士 内 原 晋 竿′３区
実施例のブロック図、第３図は従来例のブロック図であ
る。 １・・・・・・半導体チップ、２・・・・・・入力端子
、３・・・・・・テスト入力端子、４・・・・・・電源
端子、５・・・・・・テスト電源端子、６・・・・・・
テスト用電源パターン、７・・・・・・入力経路、訃・
・・・・テスト入力経路、９・・・・・・論理回路部、
１０・・・・・・メモリアレイ回路部またはコンピュー
ター機能セル部、１１・・・・・・電源パターン、１２
・・・・・・配線、１３・・・・・・出力経路、１４・
・・・・・テスト出力経路、１５・・・・・・出力端子
、１６・・・・・・テスト出力端子、１７・・・・・・
データ選択回路。 代夛人 弁理士 内 原 晋 竿′３区
Claims (1)
- 論理回路部とメモリ回路部またはコンピュータ機能回路
部を有する半導体装置において、メモリ回路部またはコ
ンピュータ機能セル部だけに電圧を供給する電源パター
ンを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296651A JPH02141813A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296651A JPH02141813A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02141813A true JPH02141813A (ja) | 1990-05-31 |
Family
ID=17836304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63296651A Pending JPH02141813A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02141813A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03227053A (ja) * | 1990-01-31 | 1991-10-08 | Mitsubishi Electric Corp | 半導体メモリ回路 |
| JP2008059725A (ja) * | 2006-09-01 | 2008-03-13 | Fujitsu Ltd | 半導体装置 |
-
1988
- 1988-11-22 JP JP63296651A patent/JPH02141813A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03227053A (ja) * | 1990-01-31 | 1991-10-08 | Mitsubishi Electric Corp | 半導体メモリ回路 |
| JP2008059725A (ja) * | 2006-09-01 | 2008-03-13 | Fujitsu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
| US5509019A (en) | Semiconductor integrated circuit device having test control circuit in input/output area | |
| US4825414A (en) | Semiconductor integrated circuit device having gate array and memory and input-output buffer | |
| US6732304B1 (en) | Chip testing within a multi-chip semiconductor package | |
| EP0834124B1 (en) | Parallel testing of cpu cache and instruction units | |
| KR100309536B1 (ko) | 반도체집적회로장치 | |
| US6675336B1 (en) | Distributed test architecture for multiport RAMs or other circuitry | |
| JPH02141813A (ja) | 半導体装置 | |
| US20080028104A1 (en) | Semiconductor device and operation control method of semiconductor device | |
| US5463560A (en) | Semiconductor integrated circuit device | |
| JP3130769B2 (ja) | 半導体装置 | |
| TW374176B (en) | Input/output circuit of high-speed semiconductor memory device requiring less time for testing | |
| KR970001358B1 (ko) | 입/출력 영역에 배치된 시험제어회로를 갖는 반도체 집적회로 장치 | |
| US5625631A (en) | Pass through mode for multi-chip-module die | |
| JPH118277A (ja) | 半導体集積回路 | |
| KR100228148B1 (ko) | 임피던스 정합 커패시터를 갖는 메모리 모듈 | |
| JPH0864648A (ja) | 半導体ウエハ | |
| KR0146524B1 (ko) | 반도체 메모리 장치 | |
| JPH05121501A (ja) | 半導体集積回路 | |
| KR100254564B1 (ko) | 반도체 장치 | |
| JP3493851B2 (ja) | 半導体集積回路 | |
| JP2002372570A (ja) | マルチチップモジュール及びそのテスト方法 | |
| KR19990039587A (ko) | 테스트 핀의 수가 감소된 메모리 장치 테스트 방법 | |
| KR19990025829A (ko) | 공유 배선을 갖는 검사용 기판 | |
| JPH0727827A (ja) | モジュールおよびそれを用いた半導体集積回路装置 |