WO2001008092A1 - Procede de fabrication de carte a puce de format reduit - Google Patents

Procede de fabrication de carte a puce de format reduit Download PDF

Info

Publication number
WO2001008092A1
WO2001008092A1 PCT/FR2000/002047 FR0002047W WO0108092A1 WO 2001008092 A1 WO2001008092 A1 WO 2001008092A1 FR 0002047 W FR0002047 W FR 0002047W WO 0108092 A1 WO0108092 A1 WO 0108092A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
integrated circuit
manufacturing
contact pads
face
Prior art date
Application number
PCT/FR2000/002047
Other languages
English (en)
Inventor
Henri Boccia
Olivier Brunet
Philippe Patrice
Isabelle Limousin
Original Assignee
Gemplus
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus filed Critical Gemplus
Priority to AU65763/00A priority Critical patent/AU6576300A/en
Publication of WO2001008092A1 publication Critical patent/WO2001008092A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07737—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts
    • G06K19/07739—Constructional details, e.g. mounting of circuits in the carrier the record carrier consisting of two or more mechanically separable parts comprising a first part capable of functioning as a record carrier on its own and a second part being only functional as a form factor changing part, e.g. SIM cards type ID 0001, removably attached to a regular smart card form factor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the invention relates to a method of manufacturing a portable integrated circuit device, of the smart card type with a reduced format compared to the standard format of smart cards. It also relates to the device obtained by such a method.
  • This device comprises two parallel flat faces, one of which has contact pads.
  • the device according to the invention comprises at least two integrated circuit chips connected to each other and to said contact pads.
  • smart cards with flush contact allow for example secure transactions of electronic payment, identification or telecommunications type.
  • the dimensions of the cards and the positioning of the contacts are defined by a standard corresponding to international standards ISO 7810, 7816-1 and 7816-2.
  • This first standard defines a card with or without contact as a portable element of small thickness and dimensions: 85 mm in length, 54 mm in width and 0.76 mm in thickness.
  • a second standard made it possible to define the format of smart cards dedicated to the mobile telephony market.
  • Smart cards dedicated to mobile telephony have a reduced format compared to the ISO format which has just been called back. These are 25 mm long and 15 mm wide mini-cards, the thickness being identical to the thickness of the cards meeting the first standard.
  • a contact smart card comprises a plastic support in the form of a plate according to the ISO standard format. This support carries at least one electronic microcircuit (also called electronic module or electronic micromodule in the literature) and a series of contact pads for the electrical connection of the microcircuit to an operating circuit.
  • the support for the smart card is produced by plastic molding or by lammation, then the microcircuit is incorporated into the card support during an operation. called "inserting". In practice, the microcircuit is bonded into a cavity provided for this purpose in the support. It is also recalled that so far, a smart card with a reduced format contact (mmi-card) compared to the standard ISO format, is produced from the process of manufacturing a standard format card which is completed. by a partial pre-cutting operation of the card holder to delimit a region comprising the contact area.
  • mmi-card reduced format contact
  • a contour slot 20 is formed in this support 200 around an internal portion 160 comprising the microcircuit 10 and the contact pads 14.
  • This internal portion 160 has a substantially rectangular profile defined according to the GSM 11.11 standard. It is surrounded by the slot 20 which delimits the card corresponding to the second format, which remains integral with the external portion 180 of the standard format card 200 by straps 22, 24, 26 which we have taken care to leave during forming the contour slot 20.
  • the card can then be used as is in the ISO standard format for credit cards, but also in mini-card format by detaching the internal portion 160, which carries the micromodule 10, from the external portion 180.
  • the mobile telephony market is constantly changing and is tending towards greater miniaturization of mobile terminals. Therefore, the miniaturization of the mini-card format seems a necessity in order not to penalize the miniaturization of the terminals.
  • FIG. 2 Such a device is illustrated in FIG. 2. It comprises a card body 100 of rectangular shape 15 mm in length and 10 mm in width with a thickness less than or equal to 0.76 mm and a polarization 105 of 1mm by 1mm on the lower right corner of card 100.
  • Such a device makes it possible to meet a need for a reduced card format by optimizing the place of the integrated circuit in this new format and by being compatible with new generations of mobile telephones.
  • Such a card 100 has the advantage of providing rigidity to the product by the presence of the contact grid 14 over its entire front face 30.
  • the invention also aims to offer a GSM mini-card comprising a high-performance chip with a large capacity for accepting new functions, and the design and manufacture of which are rapid and economical.
  • the invention consists in using standard chips from the electronics field, that is to say chips which are not specially designed for GSM, and assembling them to fulfill the desired functions. It is thus possible, at lower cost, to offer a new mini-card without developing a specific GSM chip.
  • the present invention provides a method of manufacturing such a smart card of reduced format compared to standard formats.
  • the method according to the invention proposes to use a plurality of integrated circuit chips to constitute the microcircuit of such a device of reduced format in order to increase its capacities and its functions.
  • the present invention relates more particularly to a method of manufacturing a portable electronic device with integrated circuits comprising contact pads on a first face of the device, said device being of smart card type of reduced format compared to the standard format of smart cards, characterized in that it comprises the following steps: - transfer of a first integrated circuit chip onto a support strip comprising the contact pads; transfer of a second integrated circuit chip onto the first chip; - interconnection of the chips with each other and with the contact pads so as to form a micromodule; protection of integrated circuit chips and their connections by an insulating material constituting the second face of the device; obtaining the device by cutting the micromodule at the periphery of the contact pads constituting the first face.
  • At least a third integrated circuit chip is transferred to the first chip and / or the second chip of the micromodule.
  • the transfer of integrated circuit chips is carried out by bonding using an electrically insulating adhesive.
  • the interconnection of the integrated circuit chips is carried out by a jet of conductive material.
  • the interconnection of the integrated circuit chips is carried out by wire wiring.
  • the protection of the integrated circuits and their connections is carried out by transfer molding of a resin so as to directly obtain the second face of the device.
  • the protection of the integrated circuits and their connections is carried out by dispensing a resin, the second face of the device being produced by overmolding of the assembly.
  • the cutting is carried out so as to obtain a keying device.
  • the present invention also relates to a portable electronic device with integrated circuits, of the chip card type with a reduced format compared to the standard format of chip cards, characterized in that it comprises at least two integrated circuit chips interconnected with each other and electrically. connected to contact pads forming a first face of the device.
  • the first chip covers almost the entire surface of the device.
  • the second chip is transferred to the first chip, the second chip having dimensions smaller than those of the first chip.
  • the device comprises at least a third integrated circuit chip transferred to the first chip and / or to the second chip.
  • the first chip constitutes a memory chip.
  • the second chip constitutes a device security chip.
  • the third chip constitutes an interface chip between the first chip and the second chip.
  • FIG. 1 shows a smart card according to the prior art
  • Figure 2 shows a smart card according to the invention
  • Figures 3a to 3d illustrate the first steps of the manufacturing process according to the invention
  • Figure 4 illustrates a first embodiment of the connection step of the method according to the invention
  • FIG. 5 illustrates a second embodiment of the connection step of the method according to the invention
  • FIG. 6 illustrates the protection step of the method according to the invention
  • FIG. 7 illustrates the step of cutting out the method according to the invention.
  • a contact grid 18 such as a metallic plate of nickel-plated and gilded copper for example, is etched in order to constitute contact pads 14 intended to become the front face 30 of the device 100 according to the 'invention.
  • the method according to the invention consists, firstly (FIG. 3b), in placing a dielectric sheet 15 on the metal grid 18.
  • this sheet consists of a hot-rolled thermoplastic material on the grid 18.
  • the dielectric sheet 15 will have been previously drilled in order to create wells 16 passing through the sheet 15 opposite each contact pad 14 of the grid 18.
  • a first integrated circuit chip 1 is then bonded to the dielectric sheet 15, active face with the contact pads 7 upwards (FIG. 3c). Bonding is carried out using an electrically insulating adhesive.
  • This first chip 1 covers almost the entire surface of the device 100. According to one application, it can be constituted by a memory chip, for example. A second integrated circuit chip 2 is then bonded to the first chip 1, active face with the contact pads 7 upwards (FIG. 3d). Bonding is also carried out using an electrically insulating adhesive. This second chip 2 has dimensions smaller than those of the first chip 1. According to a application, it can be constituted by a security chip.
  • At least a third integrated circuit chip 3 can also be bonded to the first chip 1 and / or the second chip 2, active face with the contact pads 7 upwards (FIG. 3d). Bonding is also carried out using an electrically insulating adhesive.
  • This third chip 3 has dimensions smaller than those of the first chip 1. According to one application, it can constitute the interface between the first chip 1 and the second chip 2.
  • connections 17 can be made by traditional wired wiring ( Figure 4), or by jet of conductive material ( Figure 5) or by any other suitable means.
  • a micromodule 10 is thus obtained with at least two integrated circuit chips electrically connected to the contact pads 14 via the wells 16 of the dielectric 15.
  • FIG. 6 illustrates the protection step which makes it possible to produce the second planar face 40 of the device 100, and which can be obtained by various methods.
  • the chips and the connections are protected by a coating resin deposited using any known means such as a "glob top" in English terminology, which designates the coating of the chip from above in a protective resin.
  • the assembly is then overmolded with an insulating material.
  • a transfer molding is carried out in order to directly obtain protection 8 for the chips and connections 17 as well as the second face 40 of the device 100.
  • the devices 100 are then obtained by cutting using a cutting tool having a broken edge to form the polarizing device 105 (FIG. 7).
  • the device thus produced has a format compatible with smart cards dedicated to mobile phones.

Abstract

L'invention concerne un procédé de fabrication d'un dispositif à circuits intégrés comportant des plages de contact, ledit dispositif étant de type carte à puce de format réduit par rapport au format standard des cartes à puces, caractérisé en ce qu'il comporte les étapes suivantes: report d'une première puce de circuit intégré (1) sur une bande support (15, 18) comportant les plages de contact (14); report d'une deuxième puce de circuit intégré (2) sur la première puce (1); interconnexion des puces (1, 2) entre elles et aux plages de contact (14) de manière à former un micromodule; protection des puces de circuit intégré (1, 2) et de leurs connexions (17) par une matière isolante (8) constituant la deuxième face (40) du dispositif; obtention du dispositif (100) par découpe du micromodule à la périphrie des plages de contact (14) constituant la première face (30).

Description

PROCEDE DE FABRICATION DE CARTE A PUCE DE FORMAT REDUIT
L'invention concerne un procédé de fabrication d'un dispositif portable à circuit intégré, de type carte à puce de format réduit par rapport au format standard des cartes à puces. Elle concerne également le dispositif obtenu par un tel procédé. Ce dispositif comprend deux faces planes parallèles dont l'une comporte des plages de contact.
Le dispositif selon l'invention comporte au moins deux puces de circuit intégré reliées entre elles et aux dites plages de contact.
On rappelle que les cartes à puce à contact affleurant permettent d'effectuer par exemple des transactions sécurisées de type monétique, d'identification ou de télécommunications. Les dimensions des cartes ainsi que le positionnement des contacts sont définis par un standard correspondant aux normes internationales ISO 7810, 7816-1 et 7816-2.
Ce premier standard définit une carte avec ou sans contact comme un élément portable de faible épaisseur et de dimensions : 85 mm de longueur, 54 mm de largeur et 0.76 mm d'épaisseur.
Un deuxième standard a permis de définir le format des cartes à puces dédiées au marché de la téléphonie mobile . Les cartes à puce dédiées à la téléphonie mobile ont un format réduit par rapport au format ISO qui vient d'être rappelé. Il s'agit de mini-cartes de 25 mm de longueur et de 15 mm de largeur, l'épaisseur étant identique à l'épaisseur des cartes répondant au premier standard . On rappelle qu'une carte à puce à contact comporte un support plastique en forme de plaque selon le format standard ISO. Ce support porte au moins un microcircuit électronique (appelé également module électronique ou micromodule électronique dans la littérature) et une série de plages de contact pour le raccordement électrique du microcircuit à un circuit d'exploitation.
On rappelle également que selon un procédé connu de fabrication d'une telle carte, le support de la carte à puce est réalisé par moulage en matière plastique ou par lammation, puis le microcircuit est incorporé dans le support de carte au cours d'une opération dite "encartage" . En pratique, on vient coller le microcircuit dans une cavité prévue à cet effet dans le support . On rappelle également que jusqu'à présent, une carte à puce à contact de format réduit (mmi-carte) par rapport au format standard ISO, est réalisée à partir du procédé de fabrication d'une carte de format standard que l'on termine par une opération de pré- découpe partielle du support de carte pour délimiter une région comprenant la zone des contacts.
Comme on peut le voir sur la figure 1, c'est dans ce support 200 que l'on vient réaliser la carte de format réduit. Une fente de contour 20 est formée dans ce support 200 autour d'une portion interne 160 comportant le microcircuit 10 et les plages de contact 14.
Cette portion interne 160 présente un profil sensiblement rectangulaire défini en fonction de la norme GSM 11.11. Elle est entourée par la fente 20 qui délimite la carte répondant au deuxième format, laquelle reste solidaire de la portion externe 180 de la carte de format standard 200 par des bretelles 22, 24, 26 que l'on a pris soin de laisser lors de la formation de la fente de contour 20.
Ainsi, la carte peut alors être utilisée telle quelle au format standard ISO des cartes de crédit, mais aussi au format mini-carte en détachant la portion interne 160, qui porte le micromodule 10, de la portion externe 180.
Le marché de la téléphonie mobile est en constante mutation et tend vers une miniaturisation plus grande des terminaux mobiles. De ce fait, la miniaturisation du format mini-carte semble une nécessité afin de ne pas pénaliser la miniaturisation des terminaux.
On s'oriente donc vers une réduction du format des cartes destinées à équiper les nouvelles générations de téléphones mobiles tout en cherchant à conserver la taille des circuits intégrés et même à l'augmenter.
A cette fin, on pourrait bien sûr reprendre les procédés de fabrication de cartes de format réduit existants et réaliser des cartes de format réduit plus petites que celles que l'on réalise actuellement en procédant à une pré-découpe 20 sur une portion interne 160 plus petite. La technologie de l'art antérieur qui vient d'être décrite et qui est bien adaptée à un format de type
ISO, comporte en effet des inconvénients dès lors où l'on cherche à l'appliquer à la réalisation d'une carte de très petite dimension:
Il est clair que cette technique ne permet pas d'augmenter la taille des circuits intégrés, sauf à augmenter la cavité du support dans laquelle ils sont placés; - En outre, en augmentant la taille du module et de la cavité, les inventeurs ont pensé qu'il y aurait un risque de dommages pour le circuit intégré du fait qu'il pourrait subir plus facilement des contraintes en flexion. Ainsi, un nouveau format de carte à puce à contact a été proposé dans lequel le microcircuit couvre la quasi totalité de la surface de la carte.
Un tel dispositif est illustré sur la figure 2. Il comprend un corps de carte 100 de forme rectangulaire de 15 mm de longueur et de 10 mm de largeur avec une épaisseur inférieure ou égale à 0.76 mm et un détrompeur 105 de 1mm par 1mm sur le coin inférieur droit de la carte 100.
Un tel dispositif permet de répondre à un besoin de format de carte réduit en optimisant la place du circuit intégré dans ce nouveau format et en étant compatible aux nouvelles générations de téléphones mobiles . Une telle carte 100 présente l'avantage d'apporter une rigidité au produit par la présence de la grille de contacts 14 sur toute sa face avant 30.
Il est en outre possible d'utiliser la quasi totalité de la surface du produit pour la puce de circuit intégré. L'absence de plans de collage du module dans une cavité permet d'avoir un circuit intégré de plus grande dimension.
L'invention vise également à offrir une mini-carte GSM comprenant une puce performante et de grosse capacité pour accepter de nouvelles fonctions, et dont la conception et la fabrication soient rapides et économiques .
L' invention consiste à utiliser des puces standards du domaine de l'électronique, c'est à dire des puces qui ne sont pas spécialement conçues pour le GSM, et de les assembler pour remplir les fonctions voulues. Il est ainsi possible, à moindre coût, de proposer une nouvelle mini-carte sans développer une puce spécifique GSM.
La présente invention propose un procédé de fabrication d'une telle carte à puce de format réduit par rapport aux formats standards.
Le procédé selon l'invention propose d'utiliser une pluralité de puces de circuit intégré pour constituer le microcircuit d'un tel dispositif de format réduit afin d'augmenter ses capacités et ses fonctions.
La présente invention a plus particulièrement pour objet un procédé de fabrication d'un dispositif électronique portable à circuits intégrés comportant des plages de contact sur une première face du dispositif, ledit dispositif étant de type carte à puce de format réduit par rapport au format standard des cartes à puces, caractérisé en ce qu'il comporte les étapes suivantes : - report d'une première puce de circuit intégré sur une bande support comportant les plages de contact ; report d'une deuxième puce de circuit intégré sur la première puce ; - interconnexion des puces entre elles et aux plages de contact de manière à former un micromodule ; protection des puces de circuit intégré et de leurs connexions par une matière isolante constituant la deuxième face du dispositif ; obtention du dispositif par découpe du micromodule à la périphérie des plages de contact constituant la première face.
Selon une caractéristique, au moins une troisième puce de circuit intégré est reportée sur la première puce et/ou la deuxième puce du micromodule.
Selon une caractéristique, le report des puces de circuit intégré est réalisé par collage au moyen d'une colle électriquement isolante. Selon un mode de réalisation, l'interconnexion des puces de circuit intégré est réalisé par jet de matière conductrice .
Selon un autre mode de réalisation, l'interconnexion des puces de circuit intégré est réalisé par câblage filaire. Selon un mode de réalisation, la protection des circuits intégrés et de leurs connexions est réalisée par moulage transfert d'une résine de manière à obtenir directement la deuxième face du dispositif . Selon un autre mode de réalisation, la protection des circuits intégrés et de leurs connexions est réalisée par dispense d'une résine, la deuxième face du dispositif étant réalisée par surmoulage de l'ensemble. Selon une caractéristique, la découpe est réalisée de manière à obtenir un détrompeur.
La présente invention concerne également un dispositif électronique portable à circuits intégrés, de type carte à puce de format réduit par rapport au format standard des carte à puces, caractérisé en ce qu'il comporte au moins deux puces de circuit intégré interconnectées entre elles et électriquement reliées à des plages de contact formant une première face du dispositif .
Selon une caractéristique, la première puce couvre la quasi-totalité de la surface du dispositif.
Selon une autre caractéristique, la deuxième puce est reportée sur la première puce, la deuxième puce ayant des dimensions inférieures à celles de la première puce . Selon une autre caractéristique, le dispositif comporte au moins une troisième puce de circuit intégré reportée sur la première puce et/ou sur la deuxième puce .
Selon une application, la première puce constitue une puce de mémoire . Selon une autre application, la deuxième puce constitue une puce de sécurisation du dispositif.
Selon une autre application, la troisième puce constitue une puce d'interface entre la première puce et la deuxième puce.
Les particularités et avantages de l'invention apparaîtront clairement à la lecture de la description qui est faite ci-après et qui est donnée à titre d'exemple illustratif et non limitatif et en regard des dessins sur lesquels :
- la figure 1 représente une carte à puce selon l'art antérieur, la figure 2 représente une carte à puce selon 1 ' invention, les figures 3a à 3d illustrent les premières étapes du procédé de fabrication selon 1 ' invention, la figure 4 illustre un premier mode de réalisation de l'étape de connexion du procédé selon l'invention, la figure 5 illustre un deuxième mode de réalisation de l'étape de connexion du procédé selon l'invention, - la figure 6 illustre l'étape de protection du procédé selon l'invention, la figure 7 illustre l'étape de découpe du procédé selon l'invention. En se reportant à la figure 3a, une grille de contact 18, telle qu'une plaque métallique en cuivre nickelé et doré par exemple, est gravée afin de constituer des plages de contact 14 destinées à devenir la face avant 30 du dispositif 100 selon l'invention.
Le procédé selon l'invention consiste, dans un premier temps (figure 3b), à disposer une feuille diélectrique 15 sur la grille métallique 18. Préférentiellement , cette feuille est constituée d'un matériau thermoplastique laminé à chaud sur la grille 18.
La feuille diélectrique 15 aura préalablement été percée afin de créer des puits 16 traversant la feuille 15 en vis à vis de chaque plage de contact 14 de la grille 18.
Une première puce de circuit intégré 1 est alors collée sur la feuille diélectrique 15, face active avec les plots de contact 7 vers le haut (figure 3c) . Le collage est réalisé au moyen d'une colle électriquement isolante.
Cette première puce 1 couvre la quasi totalité de la surface du dispositif 100. Selon une application, elle peut être constituée par une puce de mémoire, par exemple . Une deuxième puce de circuit intégré 2 est alors collée sur la première puce 1, face active avec les plots de contact 7 vers le haut (figure 3d) . Le collage est également réalisé au moyen d'une colle électriquement isolante. Cette deuxième puce 2 présente des dimensions inférieures à celles de la première puce 1. Selon une application, elle peut être constituée par une puce de sécurisation.
Au moins une troisième puce de circuit intégré 3 peut en outre être collée sur la première puce 1 et/ou la deuxième puce 2, face active avec les plots de contact 7 vers le haut (figure 3d) . Le collage est également réalisé au moyen d'une colle électriquement isolante .
Cette troisième puce 3 présente des dimensions inférieures à celles de la première puce 1. Selon une application, elle peut constituer l'interface entre la première puce 1 et la deuxième puce 2.
Ces puces 1, 2, 3, sont alors interconnectées entre elles et avec les plages de contact 14 de la grille 18 à travers les puits de connexion 16.
Selon les applications, les connexions 17 peuvent être réalisées par câblage filaire traditionnel (figure 4) , ou par jet de matière conductrice (figure 5) ou par tout autre moyen adapté . On obtient ainsi un micromodule 10 avec au moins deux puces de circuit intégré électriquement reliées aux plages de contact 14 via les puits 16 du diélectrique 15.
La figure 6 illustre l'étape de protection qui permet de réaliser la deuxième face plane 40 du dispositif 100, et qui peut être obtenue selon divers procédés .
Selon un mode de réalisation, les puces et les connexions sont protégées par une résine d'enrobage déposée à l'aide de tout moyen connu tel qu'un « glob top » en terminologie anglaise, qui désigne l'enrobage de la puce par le dessus dans une résine de protection. L'ensemble est ensuite surmoulé par une matière isolante .
Selon un autre mode de réalisation, on effectue un moulage transfert pour obtenir directement la protection 8 des puces et des connexions 17 ainsi que la deuxième face 40 du dispositif 100.
Les dispositifs 100 sont ensuite obtenus par découpe au moyen d'un outil de découpe présentant une arête brisée pour former le détrompeur 105 (figure 7) .
Le dispositif ainsi réalisé a un format compatible aux cartes à puce dédiées aux téléphones mobiles.
Il est à noter que le procédé décrit dans la présente demande s'applique quelque soit la taille et le nombre de puces de circuit intégré utilisées, et cela dans les limites imposées par le technologies connues .

Claims

REVENDICATIONS
1. Procédé de fabrication d'un dispositif électronique portable à circuits intégrés comportant des plages de contact (14) sur une première face (30) du dispositif (100) , ledit dispositif étant de type carte à puce de format réduit par rapport au format standard des cartes à puces, caractérisé en ce qu'il comporte les étapes suivantes : report d'une première puce de circuit intégré (1) sur une bande support (15,18) comportant les plages de contact (14) ; report d'une deuxième puce de circuit intégré (2) sur la première puce (1) ; interconnexion des puces (1, 2) entre elles et aux plages de contact (14) de manière à former un micromodule (10) ; protection des puces de circuit intégré (1, 2) et de leurs connexions (17) par une matière isolante (8) constituant la deuxième face (40) du dispositif (100) ; obtention du dispositif (100) par découpe du micromodule (10) à la périphérie des plages de contact (141! constituant la première face (30) .
2. Procédé de fabrication selon la revendication 1, caractérisé en ce qu'au moins une troisième puce de circuit intégré (3) est reportée sur la première puce (1) et/ou la deuxième puce (2) du micromoduie (10) .
3. Procédé de fabrication selon la revendication 1 ou 2, caractérisé en ce que la bande support (15,18) est obtenue par lammation d'une bande diélectrique (15) sur une grille métallique (18) comportant les plages de contact (14) , des puits (16) étant percés dans la bande diélectrique (15) en vis à vis de chaque plage de contact (14) .
4. Procédé de fabrication selon la revendication 3, caractérisé en ce que la bande diélectrique (15) est composée d'un matériau thermoplastique.
5. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que le report des puces de circuit intégré (1, 2, 3) est réalisé par collage au moyen d'une colle électriquement isolante .
6. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que l'interconnexion des puces de circuit intégré (1, 2, 3) est réalisé par jet de matière conductrice.
7. Procédé de fabrication selon l'une quelconque des revendications 1 à 5, caractérisé en ce que l'interconnexion des puces de circuit intégré (1, 2, 3) est réalisé par câblage filaire.
8. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que la protection des circuits intégrés (1, 2, 3) et de leur connexion est réalisée par moulage transfert d'une résine de manière à obtenir directement la deuxième face (40) du dispositif (100) .
9. Procédé de fabrication selon l'une quelconque des revendications 1 à 7, caractérisé en ce que la protection des circuits intégrés (1, 2, 3) est réalisée par dispense d'une résine, la deuxième face (40) du dispositif (100) étant réalisée par surmoulage de 1 ' ensemble .
10. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que la découpe est réalisée de manière à obtenir un détrompeur (105) .
11. Dispositif électronique portable à circuits intégrés, de type carte à puce de format réduit par rapport au format standard des carte à puces, caractérisé en ce qu'il comporte au moins deux puces de circuit intégré (1, 2) interconnectées entre elles et électriquement reliées à des plages de contact (14) formant une première face (30) du dispositif (100) .
12. Dispositif électronique portable selon la revendication 11, caractérisé en ce que la première puce (1) couvre la quasi-totalité de la surface du dispositif (100) .
13. Dispositif électronique portable selon la revendication 11 ou 12, caractérisé en ce que la deuxième puce (2) est reportée sur la première puce
(1) , la deuxième puce (2) ayant des dimensions inférieures à celles de la première puce (1) .
14. Dispositif électronique portable selon l'une quelconque des revendications 11 à 13, caractérisé en ce qu'il comporte au moins une troisième puce de circuit intégré (3) reportée sur la première puce (1) et/ou sur la deuxième puce (2) .
15. Dispositif électronique portable selon l'une quelconque des revendications 11 à 14, caractérisé en ce que la première puce (1) constitue une puce de mémoire .
16. Dispositif électronique portable selon l'une quelconque des revendications 11 à 15, caractérisé en ce que la deuxième puce (2) constitue une puce de sécurisation du dispositif (100) .
17. Dispositif électronique portable selon l'une quelconque des revendications 14 à 16, caractérisé en ce que la troisième puce (3) constitue une puce d'interface entre la première puce (1) et la deuxième puce (2 ) .
PCT/FR2000/002047 1999-07-26 2000-07-13 Procede de fabrication de carte a puce de format reduit WO2001008092A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU65763/00A AU6576300A (en) 1999-07-26 2000-07-13 Method for making smart card with reduced format

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9909684A FR2797075B1 (fr) 1999-07-26 1999-07-26 Procede de fabrication de dispositif portable a circuits integres, de type carte a puce de format reduit par rapport au format standard
FR99/09684 1999-07-26

Publications (1)

Publication Number Publication Date
WO2001008092A1 true WO2001008092A1 (fr) 2001-02-01

Family

ID=9548521

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2000/002047 WO2001008092A1 (fr) 1999-07-26 2000-07-13 Procede de fabrication de carte a puce de format reduit

Country Status (3)

Country Link
AU (1) AU6576300A (fr)
FR (1) FR2797075B1 (fr)
WO (1) WO2001008092A1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8695881B2 (en) 2004-06-30 2014-04-15 Nxp B.V. Chip card for insertion into a holder
US10395164B2 (en) 2016-12-15 2019-08-27 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US11023702B2 (en) 2016-12-15 2021-06-01 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US11610429B2 (en) 2016-12-15 2023-03-21 Fingerprint Cards Anacatum Ip Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE20110585U1 (de) * 2001-06-11 2001-11-15 Cubit Electronics Gmbh Kontaktloser Transponder
JP2004005678A (ja) 2002-05-20 2004-01-08 Quadnovation Inc コンタクトレストランザクションカード及びそのアダプター
EP1437684A1 (fr) * 2003-01-08 2004-07-14 SCHLUMBERGER Systèmes Module pour carte hybride
FR2914460B1 (fr) 2007-03-30 2009-08-21 Oberthur Card Syst Sa Module electronique mince pour carte a microcircuit.

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702325A2 (fr) * 1994-09-19 1996-03-20 Fabrica Nacional De Moneda Y Timbre Carte intelligente utile en telephonie et similaire
DE19511775C1 (de) * 1995-03-30 1996-10-17 Siemens Ag Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile
DE19526672A1 (de) * 1995-07-21 1997-01-23 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis
DE19541072A1 (de) * 1995-11-03 1997-05-07 Siemens Ag Chipmodul
DE19701165C1 (de) * 1997-01-15 1998-04-09 Siemens Ag Chipkartenmodul
DE19735170A1 (de) * 1997-08-13 1998-09-10 Siemens Ag Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
FR2761498A1 (fr) * 1997-03-27 1998-10-02 Gemplus Card Int Module electronique et son procede de fabrication et carte a puce comportant un tel module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702325A2 (fr) * 1994-09-19 1996-03-20 Fabrica Nacional De Moneda Y Timbre Carte intelligente utile en telephonie et similaire
DE19511775C1 (de) * 1995-03-30 1996-10-17 Siemens Ag Trägermodul, insb. zum Einbau in einen kartenförmigen Datenträger, mit Schutz gegen die Untersuchung geheimer Bestandteile
DE19526672A1 (de) * 1995-07-21 1997-01-23 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis
DE19541072A1 (de) * 1995-11-03 1997-05-07 Siemens Ag Chipmodul
DE19701165C1 (de) * 1997-01-15 1998-04-09 Siemens Ag Chipkartenmodul
FR2761498A1 (fr) * 1997-03-27 1998-10-02 Gemplus Card Int Module electronique et son procede de fabrication et carte a puce comportant un tel module
DE19735170A1 (de) * 1997-08-13 1998-09-10 Siemens Ag Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8695881B2 (en) 2004-06-30 2014-04-15 Nxp B.V. Chip card for insertion into a holder
US10395164B2 (en) 2016-12-15 2019-08-27 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US11023702B2 (en) 2016-12-15 2021-06-01 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US11610429B2 (en) 2016-12-15 2023-03-21 Fingerprint Cards Anacatum Ip Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module

Also Published As

Publication number Publication date
FR2797075A1 (fr) 2001-02-02
AU6576300A (en) 2001-02-13
FR2797075B1 (fr) 2001-10-12

Similar Documents

Publication Publication Date Title
EP0671705B1 (fr) Procédé de fabrication d'une carte hybride
US6858925B2 (en) Semiconductor device and a method of manufacturing the same
FR2721733A1 (fr) Procédé de fabrication d'une carte sans contact par surmoulage et carte sans contact obtenue par un tel procédé.
FR2724477A1 (fr) Procede de fabrication de cartes sans contact
EP2159734B1 (fr) Adaptateur pour la connexion électrique d'une mini-carte à circuit(s) intégré(s) dans un connecteur pour carte à mémoire
EP1163637A1 (fr) Procede de fabrication pour dispositif electronique du type carte sans contact
EP1190378B1 (fr) Dispositif portable a circuit integre et procede de fabrication
WO2001008092A1 (fr) Procede de fabrication de carte a puce de format reduit
EP1190377B1 (fr) Procede de fabrication de dispositif electronique portable a circuit integre comportant un dielectrique bas cout
WO2014111657A1 (fr) Systeme d'antenne pour microcircuit sans contact
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
FR2817374A1 (fr) Support electronique d'informations
FR2938954A1 (fr) Procede de fabrication d'objets portatifs sans contact avec pont dielectrique.
EP2605188A1 (fr) Procédé de fabrication de cartes à puce
WO2011110781A1 (fr) Dispositif électronique à puce et procédé de fabrication par bobines
WO2000073987A1 (fr) Dispositif portable a circuit integre, de type carte a puce de format reduit par rapport au format standard des cartes a puces et procede de fabrication
WO2001015076A1 (fr) Procede de fabrication d'une mini-carte a puce
FR2786317A1 (fr) Procede de fabrication de carte a puce a contact affleurant utilisant une etape de gravure au laser et carte a puce obtenue par le procede
WO2014075869A1 (fr) Procede de fabrication d'un module a puce electronique anti-charge electrostatique
EP2089836B1 (fr) Carte à microcircuit avec antenne déportée
WO2000072253A1 (fr) Procede de fabrication de cartes a puce a contact avec dielectrique bas cout
EP2738714A1 (fr) Procédé de fabrication de dispositif électrique ou électronique à interface d'alimentation ou de communication
FR3030087A1 (fr) Module pour cartes a microcircuit, cartes a microcircuit comprenant un tel module et procede de fabrication
FR3086098A1 (fr) Procede de fabrication d'un module electronique pour objet portatif
FR2980015A1 (fr) Dispositif electronique a puce et procede de fabrication par bobines

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CR CU CZ DE DK DM DZ EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP