DE19651549B4 - Anschlußrahmen und Chipgehäuse - Google Patents

Anschlußrahmen und Chipgehäuse Download PDF

Info

Publication number
DE19651549B4
DE19651549B4 DE19651549A DE19651549A DE19651549B4 DE 19651549 B4 DE19651549 B4 DE 19651549B4 DE 19651549 A DE19651549 A DE 19651549A DE 19651549 A DE19651549 A DE 19651549A DE 19651549 B4 DE19651549 B4 DE 19651549B4
Authority
DE
Germany
Prior art keywords
connections
connection
integrated circuit
chip
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19651549A
Other languages
English (en)
Other versions
DE19651549A1 (de
Inventor
Sun Dong Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19651549A1 publication Critical patent/DE19651549A1/de
Application granted granted Critical
Publication of DE19651549B4 publication Critical patent/DE19651549B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

Anschlußrahmen für ein Gehäuse für einen integrierten Schaltkreis, mit:
– einem Paar um einen vorgegebenen Abstand voneinander beabstandeterFührungsschienen (10a, 10b),
– mindestens einem sich zwischen den Führungsschienen erstreckenden Dammsteg (11),
– ersten Anschlüssen (12), die sich von dem Dammsteg (11) weg erstrecken und eine vorgegebene Länge aufweisen,
– leitende Kleber (14), die jeweils auf einem ersten Anschluß (12) auf einem vorgegebenen Abschnitt angeordnet sind, und
– zweiten Anschlüssen (15) zur Verwendung als direkte Außenanschlüsse, wobei jeder zweite Anschluß (15) mit einem der leitenden Kleber (14) mit einem entsprechenden ersten Anschluß (15) verklebt ist.

Description

  • Die vorliegende Erfindung betrifft einen Anschlußrahmen und ein Chip-Gehäuse und insbesondere einen verbesserten Anschlußrahmen für ein Gehäuse mit am Boden geführten Anschlüssen.
  • 1 zeigt einen Querschnitt in Längsrichtung durch ein herkömmliches Chip-Gehäuse mit am Boden geführten Anschlüssen. Wie aus dieser Zeichnung ersichtlich ist, enthält ein herkömmliches Chip-Gehäuse mit am Boden geführten Anschlüssen einen Halbleiter-Chip 1 und einen Anschluß 2, der aus einer Vielzahl Substratverbindungen 2a besteht, auf deren Oberfläche der Halbleiter-Chip 1 befestigt ist, und deren Unterseite mit dem Substrat (nicht dargestellt) verbunden ist. Von den Substratverbindungen 2a aus ersteckt sich eine Vielzahl Chip-Verbindungen 2b, die mit dem Halbleiter-Chip 1 drahtbondiert sind.
  • Ein Kleber 3 verbindet den Halbleiter-Chip 1 mit der Oberfläche der Substratverbindung 2a des Anschlusses 2. Eine Vielzahl Drähte 4 verbinden die Chip-Bondierungsflecken (nicht dargestellt) des Halbleiter-Chip 1 mit den Chip-Verbindungen 2b des Anschlusses 2. Ein Gießharz 5 formt einen vorgegebenen Bereich, einschl. des drahtbondierten Halbleiter-Chip 1 und der beiden Verbindungsarten 2a, 2b des Anschlusses 2 in der Weise aus, daß die Unterseiten der Substratverbindungen 2a des Anschlußrahmens an der Unterseite des Gehäusekörpers freiliegen. Die Substratverbindungen 2a des Anschlusses 2 sind gegenüber den Chip-Verbindungen 2b um eine vorgegebene Höhe tiefergesetzt.
  • Das Chip-Gehäuse der obigen Ausführung ist im einzelnen in der US 5,428,248 beschrieben, die auf den Anmelder der vorliegenden Erfindung übertragen ist. Bei dem obigen herkömmlichen Chip-Gehäuse kann jedoch eine Drahtbondierung nur ausgeführt werden, wenn die Chip-Bondierungsflecken an den Seiten des Halbleiter-Chip liegen; befinden sie sich jedoch in dessen Mitte, so ist es nicht möglich, die Drahtbondierung auszuführen.
  • In dem in der JP 8-116015 A beschriebenen Verfahren wird ein Anschlußrahmen, an den ein Halbleiterchip angeschlossen wird, in ein Chip-Gehäuse vergossen. Es werden dabei verschiedene Methoden vorgestellt, wie nach dem Vergießen eine leitende Verbindung zwischen dem Anschlußrahmen im Innern des Chip-Gehäuses zu dessen Oberfläche als Außenanschluß geschaffen werden kann.
  • Die DE 44 21 077 A1 offenbart die Verwendung von doppelseitigem Klebeband zum mechanischen Verbinden äußerer Chipanschlüsse in einem Chip-Gehäuse mit dem in dem Gehäuse vergossenen Halbleiterchip. Über Kontaktkörper entsteht auch eine elektrische Verbindung zwischen den Chipanschlüssen und dem Chip.
  • Die JP 7-312405 A stellt ein Gehäuse vor, bei dem ein in dem Gehäuse vergossener Halbleiterchip leitend mit Leitungen verbunden ist, die an einem Ende jeweils einen Überstand aufweisen. Diese Überstände liegen am Rand des Gehäuses frei und können so als elektrischer Anschluß für den Halbleiterchip dienen.
  • In der U-S 5363,279 ist ein Halbleiterchip-Gehäuse beschrieben, in dem ein in dem Gehäuse vergossener Chip über Bonddrähte mit ebenfalls in dem Gehäuse vergossenen Leitungen verbunden ist, die zum Rand des Gehäuses hin weggeknickt sind, wobei die weggeknickten Bereiche teilweise auf einer zu dem Chip parallel verlaufenden Oberfläche freiliegen, so daß sie als elektrischer Anschluß für den Chip dienen können.
  • In der JP 8-88311 A ist ein Halbleitergehäuse offenbart, bei dem ein in dem Gehäuse vergossener Chip über Bonddrähte mit Leiterelementen verbunden ist. In dem Gehäuse sind Aussparungen vorgesehen derart, daß freier Zugriff von außen auf die Leiterelemente besteht.
  • Zur Verbesserung der bekannten Anschlussmöglichkeiten stellt die vorliegende Erfindung einen Rahmen für integrierte Schaltungen gemäß den Ansprüchen 1 und 4 und Chipgehäuse gemäß den Ansprüchen 7 und 10 bereit.
  • Weitere Vorteile, Aufgaben und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung und für den Fachmann aus deren Prüfung und praktischen Verwirklichung der Erfindung. Die Aufgaben und Vorteile der Erfindung können entsprechend der beiliegenden Ansprüche verwirklicht werden.
    •
  • Die Erfindung wird detailliert unter Bezugsnahme auf die folgenden Zeichnungen beschrieben, in denen identische Bezugszeichen einander entsprechende Elemente kennzeichnen; es zeigen:
  • 1 einen Querschnitt in Längsrichtung gemäß dem Stand der Technik;
  • 2A eine Draufsicht eines Anschlußrahmens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2B eine Schnittansicht entlang der Linie A-A in 2A;
  • 3A bis 3D Schnittansichten, die einen Fertigungsprozeß für ein Chip-Gehäuse mit am Boden geführten Anschlüs sen zeigen, bei dem der Anschlußrahmen von 2 und eine erfindungsgemäße Ausführung desselben verwendet werden;
  • 4A eine Draufsicht eines Anschlußrahmens gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung; 4B eine Schnittansicht entlang der Linie B-B in 4A; und
  • 5A bis 5D Schnittansichten, die einen Fertigungsprozeß für ein Chip-Gehäuse mit am Boden geführten Anschlüssen zeigen, bei dem der Anschlußrahmen von 4 und eine erfindungsgemäße Ausführung desselben verwendet werden.
  • Wie aus 2A und 2B ersichtlich ist, ist ein Paar Führungsschienen 10a, 10b so ausgeformt, daß sie zueinander parallel sind und einen vorgegebenen Abstand voneinander haben und während der Fertigung des Chip-Gehäuses als Transportführung dienen. Eine Vielzahl Dicht- bzw. Dammstege 11, die eine senkrechte Verbindung zwischen den Führungsschienen 10a und 10b bilden, sind mit einer vorgegebenen Länge zwischen dem Führungsschienenpaar ausgeformt. Die Dichtstege 11 verhindern während der Fertigung des Chip-Gehäuses ein Eindringen des Gießharzes in andere Bereiche.
  • Eine Vielzahl erster Anschlüsse 12 erstreckt sich zu beiden Seiten der Dichtstege 11. Die ersten Anschlüsse 12 sind pa rallel zu den Führungsschienen 10a, 10b ausgeformt. Die ersten Anschlüsse 12 haben eine vorgegebene Länge, so daß eine vorgegebene Breite zwischen den an der anderen Seite ausgeformten ersten Anschlüssen eingehalten wird. Als Ergebnis entsteht ein vorgegebener Bereich eines resultierenden Zwischenraums 13 zwischen den und parallel zu den Dichtstegen 13.
  • Ein leitender Kleber 14 ist in der Mitte der Oberfläche jedes ersten Anschlusses 12 angebracht, und ein zweiter Anschluß 15 wird mit den Oberflächen des leitenden Klebers 14 verklebt. Als leitender Kleber 14 wird ein leitendes beidseitiges Klebeband verwendet, um die ersten Anschlüsse 12 und die zweiten Anschlüsse 15 fest miteinander zu verbinden. Zwischen den ersten und zweiten Anschlüssen 12 und 15 besteht eine vorgegebene Höhendifferenz T1.
  • 3A bis einschl. 3D sind Schnittansichten des Fertigungsprozesses für Chip-Gehäuse. Wie aus 3A ersichtlich ist, wird ein Anschluß bereitgestellt, in dem der leitende Kleber 14 in der Mitte der Oberflächen der ersten Anschlüsse 12 und die zweiten Anschlüsse 15 auf der Oberfläche des leitenden Klebers 14 angeordnet sind.
  • Danach wird, wie in 3B dargestellt, ein isolierendes beidseitiges Klebeband auf den Unterseiten der ersten Anschlüsse 12 des Anschlußrahmens angebracht. Indem man sich die Haftfähigkeit des beidseitigen Klebebandes zunutze macht, wird ein Halbleiter-Chip mit zentralen Bondierungsflecken auf den Unterseiten der ersten Anschlüsse 12 so angeordnet, daß dessen zentrale Bondierungsflecken zwischen den einzelnen der Vielzahl der ersten Anschlüsse 12 (d.h. im Zwischenraum 13 in 2A und 2B) freiliegen. Die zentralen Bondierungsflecken des Halbleiter-Chip 20 und die ersten Anschlüsse 12 sind über eine Vielzahl Leiterdrähte 21 miteinander verbunden. Die zentralen Bondierungsflecken und die ersten Anschlüsse können durch Lötpunkte oder auf jede andere gleichwertige dem Fachmann bekannte Weise miteinander verbunden werden.
  • Wie in 3C dargestellt, werden der Halbleiter-Chip 20, die Vielzahl der Anschlüsse 12 und 15 und die Leiterdrähte 21 mit einem Gießharz 30 vergossen. Die aus dem Randabschnitt des Gießharzes 30 herausragenden ersten Anschlüsse 12 werden abgeschnitten, was in einem fertigen Chip-Gehäuse mit am Boden geführten Anschlüssen resultiert, wie in 3D dargestellt. Das Vergießen wird dabei so ausgeführt, daß die Oberflächen der zweiten Anschlüsse 15 freiliegen, damit das Substrat (nicht dargestellt) zum Zweck der Übertragung eines elektrischen Signals des Halbleiter-Chip 20 nach außen darauf angebracht werden kann.
  • Wie in 3D dargestellt, enthält das Chip-Gehäuse mit am Boden geführten Anschlüssen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung den Halbleiter-Chip 20 mit einer Vielzahl darauf ausgeformter zentraler Bondierungsflecken und einer Vielzahl erster Anschlüsse 12, die zu beiden Seiten an der Oberfläche des Halbleiters 20 verklebt sind. Eine Vielzahl Drähte stellt die Verbindung der ersten An schlüsse 12 her, und eine Vielzahl leitender Klebebandstücke 14 sind in den Mitten der Oberflächen der ersten Anschlüsse 12 ausgeformt. Eine Vielzahl zweiter Anschlüsse 15 sind auf den leitenden Klebebandstücken 14 verklebt, und das Gießharz 30 umschließt den Halbleiter-Chip 20 so, daß die Oberflächen der zweiten Anschlüsse 15 freiliegen.
  • 4A ist eine Draufsicht eines Anschlußrahmens gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung, und 4B ist eine Schnittansicht entlang der Linie B-B in 4A. Ein Anschlußrahmen enthält ein Paar Führungsschienen 10a, 10b, die parallel ausgeformt sind und einen vorgegebenen Abstand voneinander haben, und eine Vielzahl Dichtstege 11 bilden senkrechte Verbindungen zwischen den Führungsschienen 10a und 10b. Eine Vielzahl erster Anschlüsse 12' sind an den Seiten der Dichtstege 11 parallel zu den Führungsschienen 10a, 10b ausgeformt. Anstelle des leitenden Klebers 14 und der zweiten Anschlüsse 15 in 2A hat der Anschlußrahmen erste Anschlüsse 12', deren mittlere Abschnitte so ausgeformt sind, daß sie nach oben ragen und eine vorgeschriebene Dicke T2 haben. Ein Überstand 15-1 ist so ausgeformt, daß er um die vorgeschriebene Dicke T2 in der Mitte der Anschlüsse 12' dicker ist als die Anschlüsse 12', und dient als ein am Boden geführter Anschluß zur Verbindung mit dem Substrat (nicht dargestellt), wenn das Gehäuse fertiggestellt ist.
  • 5A bis einschl. 5D sind Schnittansichten, die einen Fertigungsprozeß für ein Chip-Gehäuse mit am Boden geführten Anschlüssen zeigen, bei dem der Anschlußrahmen von 4 und eine erfindungsgemäße Ausführung desselben verwendet werden. Zunächst wird, wie in 5A dargestellt, ein mit demjenigen gemäß 4A und 4B identischer Anschlußrahmen bereitgestellt, der eine Vielzahl Anschlüsse 12' aufweist, die so ausgeformt sind, daß sie in der Mitte der Oberfläche überstehen.
  • Danach wird, wie in 5B gezeigt, ein isolierendes beidseitiges Klebeband mit den Oberflächen der Anschlüsse 12' verklebt. Indem man sich die Haftfähigkeit des beidseitigen Klebebandes zunutze macht, wird der Halbleiter-Chip 20 mit zentralen Bondierungsflecken (nicht dargestellt) auf den Unterseiten der Anschlüsse so angeordnet, daß dessen zentrale Bondierungsflecken zwischen den einzelnen der Vielzahl der Anschlüsse 12', die an den Seiten der Oberflächen des Halbleiter-Chip 20 bondiert sind, freiliegen. Die zentralen Bondierungsflecken des Halbleiter-Chip 20 und die Anschlüsse 12' sind über eine Vielzahl Leiterdrähte 21 miteinander verbunden. Selbstverständlich können die zentralen Bondierungsflecken und die Anschlüsse auch durch Lötpunkte miteinander verbunden werden.
  • Danach werden, wie in 5C gezeigt, der Halbleiter-Chip 20, die Vielzahl der Anschlüsse 12' und die Überstände 15-1 mit dem Gießharz 30 vergossen und gekapselt. Vorgegebene aus dem Randabschnitt des Gießharzes 30 herausragende Abschnitte der Anschlüsse 12' werden abgeschnitten, was in einem ferti- gen Chip-Gehäuse mit am Boden geführten Anschlüssen resultiert, wie in 5D dargestellt. Beim Vergießen wird das Gießharz 30 dabei so eingesetzt, daß die Oberflächen der Überstände 15-1 als am Boden geführte Anschlüsse freiliegen, damit das Substrat (nicht dargestellt) darauf zum Zweck der Übertragung eines elektrischen Signals des Halbleiter-Chip 20 nach außen angebracht werden kann.
  • Wie in 5D dargestellt, enthält das Chip-Gehäuse mit am Boden geführten Anschlüssen gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung den Halbleiter-Chip 20 mit einer Vielzahl zentraler Bondierungsflecken, und den aus einer Vielzahl von Anschlüssen 12', die an den Seiten der Oberfläche des Halbleiter-Chip 20 bondiert sind, bestehenden Anschlußrahmen. Der Überstand 15-1 ragt in der Mitte der Oberfläche der Anschlüsse 12' nach oben, und eine Vielzahl Drähte 21 verbindet die auf dem Halbleiter-Chip ausgeformten Chip-Bondierungsflecken mit den Anschlüssen 12'. Das Gießharz 30 umschließt den Chip 20 so, daß die Oberfläche des Überstands 15-1 freiliegt.
  • Das vorliegende Ausführungsbeispiel ist nicht als Einschränkung der vorliegenden Erfindung auszulegen. Das vorliegende Konzept kann ohne weiteres auf andere Gehäusetypen angewendet werden, bei denen die Anschlüsse am Boden oder an der Oberseite des Gehäuses freiliegen. Die vorliegende Erfindung kann beispielsweise auf die Gehäuse angewendet werden, die in den US 5,363,279 , 5,428,248 , 5,326,932 , 5,444,301 und 5,471,088 , die auf denselben Anmelder übertragen sind, beschrieben werden. Die vorliegende Erfindung beschreibt des weiteren den Chip als vollständig durch das Gießharz gekap selt. Es versteht sich von selbst, ist die vorliegende Erfindung auch auf Gehäuse anwendbar, bei denen der Halbleiter-Chip nicht vollständig gekapselt ist, d.h. das Gießharz den Halbleiter-Chip umschließt. In den obigen Ausführungsbeispielen wurden die Oberflächen zur einfacheren zeichnerischen Darstellung der Erfindung als obere und untere Flächen oder als Ober- und Unterseite bezeichnet, wobei diese Bezugsangaben selbstverständlich von der Ausrichtung des Gehäuses abhängen.

Claims (15)

  1. Anschlußrahmen für ein Gehäuse für einen integrierten Schaltkreis, mit: – einem Paar um einen vorgegebenen Abstand voneinander beabstandeter Führungsschienen (10a, 10b), – mindestens einem sich zwischen den Führungsschienen erstreckenden Dammsteg (11), – ersten Anschlüssen (12), die sich von dem Dammsteg (11) weg erstrecken und eine vorgegebene Länge aufweisen, – leitende Kleber (14), die jeweils auf einem ersten Anschluß (12) auf einem vorgegebenen Abschnitt angeordnet sind, und – zweiten Anschlüssen (15) zur Verwendung als direkte Außenanschlüsse, wobei jeder zweite Anschluß (15) mit einem der leitenden Kleber (14) mit einem entsprechenden ersten Anschluß (15) verklebt ist.
  2. Anschlußrahmen nach Anspruch 1, bei dem der leitende Kleber (14) ein leitendes beidseitiges Klebeband ist.
  3. Anschlußrahmen nach Anspruch 1 oder 2, bei dem der vorgegebene Abschnitt ein zentraler Abschnitt des ersten Anschlusses (12) ist.
  4. Anschlußrahmen für ein Gehäuse für einen integrierten Schaltkreis, mit: – einem Paar um einen vorgegebenen Abstand voneinander beabstandeter Führungsschienen (10a, 10b), – mindestens einem sich zwischen den Führungsschienen erstreckenden Dammsteg (11), – einer Vielzahl von ersten Anschlüssen (12'), die sich von dem Dammsteg (11) weg erstrecken und jeweils eine vorgegebene Länge aufweisen, wobei zentrale Abschnitte der ersten Anschlüsse (12') so ausgeformt sind, dass sie sich trapezförmig um eine vorgegebene Dicke nach oben verdicken und zweite Anschlüsse (15-1) zur Verwendung als direkte Außenanschlüsse bilden.
  5. Anschlußrahmen nach einem der vorhergehenden Ansprüche, bei dem das Führungsschienenpaar (10a, 10b) zueinander im wesentlichen parallel ist und die ersten Anschlüsse (12, 12') im wesentlichen parallel zu den Führungsschienen sind.
  6. Anschlußrahmen nach einem der vorhergehenden Ansprüche, bei dem eine Öffnung (13) mit einer vorgegebenen Fläche zwischen benachbarten Dammstegen (11) ausgebildet ist.
  7. Chip-Gehäuse, mit – einem integrierten Schaltkreis (20) mit einer ersten und einer zweiten Oberfläche und einer Vielzahl auf der ersten Oberfläche ausgeformter Bondierungsflecken, – einer Vielzahl von Anschlüssen, die jeweils aufweisen: – einen ersten Anschluß (12) mit einer ersten Oberfläche und einer zweiten Oberfläche, wobei die erste Oberfläche des ersten Anschlusses (12) auf der ersten Oberfläche des integrierten Schaltkreises (20) befestigt ist, – einen leitenden Kleber (14), der an einem vorgegebenen Abschnitt der zweiten Oberfläche des ersten Anschlusses (12) angebracht ist, und – einen zweiten Anschluß (15), der mit dem leitenden Kleber (14) auf dem ersten Anschluß (12) verklebt ist, und – Gießharz (30) zum Vergießen des integrierten Schaltkreises (20), der Vielzahl von Anschlüssen und von leitenden Kopplungseinrichtungen, wobei die zweiten Anschlüsse (15) jeweils mindestens einen Bereich aufweisen, der in einer Außenfläche des Gießharzes (30) freiliegt.
  8. Chip-Gehäuse nach Anspruch 7, bei dem der vorgegebene Abschnitt ein zentraler Abschnitt des ersten Anschlusses (12) ist.
  9. Chip-Gehäuse nach Anspruch 7 oder 8, bei dem der leitende Kleber (14) ein leitendes beidseitiges Klebeband ist.
  10. Chip-Gehäuse, mit – einem integrierten Schaltkreis (20) mit einer ersten Oberfläche und einer zweiten Oberfläche und einer Vielzahl auf der ersten Oberfläche ausgeformter Bondierungsflecken, – einer Vielzahl von Anschlüssen, die jeweils aufweisen: – einen ersten Anschluß (12') mit einer ersten Oberfläche und einer zweiten Oberfläche, wobei die erste Oberfläche der ersten Anschlüsse (12') auf der ersten Oberfläche des integrierten Schaltkreises (20) befestigt ist, und wobei ein zentraler Abschnitt des ersten Anschlusses (12') so ausgeformt ist, dass er sich von der zweiten Oberfläche trapezförmig um eine vorbestimmte Dicke nach oben verdickt und einen zweiten Anschluß (15-1) zur Verwendung als direkter Außenanschluß bildet, und – Gießharz (30) zum Vergießen des integrierten Schaltkreises (20), der Anschlüsse (12', 15) und von leitenden Kopplungseinrichtungen, wobei die zweiten Anschlüsse (15-1) jeweils mindestens einen Bereich aufweisen, der in einer Außenfläche des Gießharzes (30) freiliegt.
  11. Chip-Gehäuse nach einem der Ansprüche 7 bis 10, bei dem die ersten und zweiten Oberflächen des ersten Anschlusses (12') einander gegenüberliegende Oberflächen sind.
  12. Chip-Gehäuse nach einem der Ansprüche 7 bis 11, bei dem die Vielzahl der leitenden Kopplungseinrichtungen eine Vielzahl von Drähten (21) ist.
  13. Chip-Gehäuse nach Anspruch 12, bei dem jeder Draht (21) mit einem entsprechenden Bondierungsfleck und einem entsprechenden ersten Anschluß (12) verbunden ist.
  14. Chip-Gehäuse nach einem der Ansprüche 7 bis 12, bei dem das Gießharz (30) die integrierte Schaltung vollständig kapselt.
  15. Chip-Gehäuse nach einem der Ansprüche 7 bis 14, bei dem die Vielzahl der Bondierungsflecken auf einem zentralen Ab schnitt der ersten Oberfläche des integrierten Schaltkreises ausgeformt ist.
DE19651549A 1996-06-14 1996-12-11 Anschlußrahmen und Chipgehäuse Expired - Lifetime DE19651549B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960021536A KR0179925B1 (ko) 1996-06-14 1996-06-14 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지
KR21536/96 1996-06-14

Publications (2)

Publication Number Publication Date
DE19651549A1 DE19651549A1 (de) 1997-12-18
DE19651549B4 true DE19651549B4 (de) 2004-03-18

Family

ID=19461939

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651549A Expired - Lifetime DE19651549B4 (de) 1996-06-14 1996-12-11 Anschlußrahmen und Chipgehäuse

Country Status (5)

Country Link
US (1) US5898212A (de)
JP (1) JPH1056124A (de)
KR (1) KR0179925B1 (de)
CN (1) CN1169032A (de)
DE (1) DE19651549B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026426B2 (ja) * 1996-08-29 2000-03-27 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法及びその金型構造
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
CA2232843C (en) * 1997-03-25 2002-03-12 Koichi Haruta Plastic package, semiconductor device, and method of manufacturing plastic package
DE19745648A1 (de) 1997-10-15 1998-11-26 Siemens Ag Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
JP3862411B2 (ja) 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
US6469399B2 (en) * 1999-02-08 2002-10-22 Advanced Semiconductor Engineering, Inc. Semiconductor package
TW404030B (en) * 1999-04-12 2000-09-01 Siliconware Precision Industries Co Ltd Dual-chip semiconductor package device having malposition and the manufacture method thereof
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
US6949824B1 (en) * 2000-04-12 2005-09-27 Micron Technology, Inc. Internal package heat dissipator
US6576496B1 (en) 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
JP2002093831A (ja) * 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
CN100454503C (zh) * 2007-03-21 2009-01-21 宁波康强电子股份有限公司 三极管引线框架的制造方法
US20130249387A1 (en) * 2012-03-20 2013-09-26 Chia-Fen Hsin Light-emitting diodes, packages, and methods of making

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326932A (en) * 1992-01-14 1994-07-05 Goldstar Electron Co., Ltd. Semiconductor package
US5363279A (en) * 1991-11-14 1994-11-08 Goldstar Electron Co., Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
DE4421077A1 (de) * 1993-06-23 1995-01-05 Gold Star Electronics Halbleitergehäuse und Verfahren zu dessen Herstellung
US5428248A (en) * 1992-08-21 1995-06-27 Goldstar Electron Co., Ltd. Resin molded semiconductor package
US5471088A (en) * 1992-11-07 1995-11-28 Goldstar Electron Co., Ltd. Semiconductor package and method for manufacturing the same
JPH07312405A (ja) * 1994-05-17 1995-11-28 Hitachi Ltd 半導体装置
JPH08116015A (ja) * 1994-10-18 1996-05-07 Mitsubishi Electric Corp 樹脂封止型半導体装置、その製造方法およびその実施に用いる金型

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902148A (en) * 1970-11-27 1975-08-26 Signetics Corp Semiconductor lead structure and assembly and method for fabricating same
EP0594299A3 (de) * 1992-09-18 1994-11-23 Texas Instruments Inc Schaltungsgittereinheit aus mehreren Schichten und Verfahren für integrierte Schaltung.

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363279A (en) * 1991-11-14 1994-11-08 Goldstar Electron Co., Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US5326932A (en) * 1992-01-14 1994-07-05 Goldstar Electron Co., Ltd. Semiconductor package
US5428248A (en) * 1992-08-21 1995-06-27 Goldstar Electron Co., Ltd. Resin molded semiconductor package
US5471088A (en) * 1992-11-07 1995-11-28 Goldstar Electron Co., Ltd. Semiconductor package and method for manufacturing the same
DE4421077A1 (de) * 1993-06-23 1995-01-05 Gold Star Electronics Halbleitergehäuse und Verfahren zu dessen Herstellung
US5444301A (en) * 1993-06-23 1995-08-22 Goldstar Electron Co. Ltd. Semiconductor package and method for manufacturing the same
JPH07312405A (ja) * 1994-05-17 1995-11-28 Hitachi Ltd 半導体装置
JPH08116015A (ja) * 1994-10-18 1996-05-07 Mitsubishi Electric Corp 樹脂封止型半導体装置、その製造方法およびその実施に用いる金型

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 8-88311 A. In: Patent Abstracts of Japan *

Also Published As

Publication number Publication date
KR0179925B1 (ko) 1999-03-20
JPH1056124A (ja) 1998-02-24
DE19651549A1 (de) 1997-12-18
CN1169032A (zh) 1997-12-31
KR980006169A (ko) 1998-03-30
US5898212A (en) 1999-04-27

Similar Documents

Publication Publication Date Title
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE19650148B4 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE19723203B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE3913221A1 (de) Halbleiteranordnung
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE10142585B4 (de) Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE10324598A1 (de) Halbleitervorrichtung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE3810899C2 (de)
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE102020110920A1 (de) Leiterrahmen für halbleitergehäuse
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10297264B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102004027960B4 (de) Elektrische Leistungs-Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

R071 Expiry of right