DE102020110920A1 - Leiterrahmen für halbleitergehäuse - Google Patents

Leiterrahmen für halbleitergehäuse Download PDF

Info

Publication number
DE102020110920A1
DE102020110920A1 DE102020110920.2A DE102020110920A DE102020110920A1 DE 102020110920 A1 DE102020110920 A1 DE 102020110920A1 DE 102020110920 A DE102020110920 A DE 102020110920A DE 102020110920 A1 DE102020110920 A1 DE 102020110920A1
Authority
DE
Germany
Prior art keywords
line
semiconductor
die pad
die
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020110920.2A
Other languages
English (en)
Inventor
Eric Lopez Bonifacio
Thorsten Hinderer
Fortunato Lopez
Norliza Morban
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102020110920A1 publication Critical patent/DE102020110920A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Leadframe umfasst ein erstes Die-Pad, ein zweites Die-Pad, eine erste Leitung, eine zweite Leitung und eine dritte Leitung. Die erste Leitung ist mit einer ersten Seite des ersten Die-Pads gekoppelt. Die zweite Leitung ist mit einer zweiten Seite des ersten Die-Pads gegenüber der ersten Seite des ersten Die-Pads gekoppelt. Die dritte Leitung ist mit einer ersten Seite des zweiten Die-Pads gekoppelt. Mindestens eine der ersten, zweiten und dritten Leitung ist über einen zickzackförmigen Verbindungssteg mit dem entsprechenden Pad verbunden.

Description

  • Hintergrund
  • Halbleiterpakete oder -packages einschließlich externer Hochspannungs- und Niederspannungsleitungen sollten über eine ordnungsgemäße Isolierung zwischen den externen Hochspannungs- und Niederspannungsleitungen verfügen, um einen unerwünschten Stromfluss in Dual Small Outline (DSO)-Paketen einschließlich zweier Halbleiter-Dies zu verhindern. Halbleiterpakete mit zwei Die-Paddles oder Die-Pads sollten ebenfalls eine stabile Unterstützung für beide Die-Paddles haben. DSO-Gehäuse können auch einen kleinen Abstand zwischen einer Halbleiter-Die-Kante und einer Die-Paddle-Kante mit mehreren Masseverbindungen aufweisen.
  • Aus diesen und anderen Gründen besteht ein Bedarf für die vorliegende Offenbarung.
  • Zusammenfassung
  • Ein Beispiel für einen Leadframe oder Leiterrahmen umfasst einen ersten Die-Paddle oder Die-Pad, einen zweiten Die-Paddle, eine ersten Leitung, eine zweite Leitung und eine dritte Leitung. Die erste Leitung ist mit einer ersten Seite des ersten Die-Paddles gekoppelt. Die zweite Leitung ist mit einer zweiten Seite des ersten Die-Paddles gegenüber der ersten Seite des ersten Die-Paddles gekoppelt. Die dritte Leitung ist mit einer ersten Seite des zweiten Die-Paddles gekoppelt. Mindestens eine der ersten, zweiten und dritten Leitungen ist über einen zickzackförmigen Verbindungssteg mit dem entsprechenden Die-Paddle verbunden.
  • Ein Beispiel für ein Halbleiterpaket oder -package oder -gehäuse umfasst einen Leadframe, einen ersten Halbleiterdie, einen zweiten Halbleiterdie und ein Formmaterial. Der Leadframe enthält einen ersten Die-Paddle, einen zweiten Die-Paddle, eine erste Leitung, die mit einer ersten Seite des ersten Die-Paddle gekoppelt ist, eine zweite Leitung, die mit einer zweiten Seite des ersten Die-Paddle gegenüber der ersten Seite des ersten Die-Paddle gekoppelt ist, und eine dritte Leitung, die mit einer ersten Seite des zweiten Die-Paddle gekoppelt ist. Der erste Halbleiterdie ist am ersten Die-Paddle befestigt. Der zweite Halbleiterdie ist an dem zweiten Die-Paddle befestigt. Das Formmaterial kapselt den ersten Halbleiterdie, den zweiten Halbleiterdie und mindestens einen Teil des Leadframes ein. Das Formmaterial definiert eine Isolierung der Gehäuse- oder Packagelänge parallel zur ersten Seite des ersten Die-Paddles und der ersten Seite des zweiten Die-Paddles zwischen der ersten Leitung und der dritten Leitung und eine Isolierung der Gehäuse- oder Packagebreite senkrecht zur Isolierung der Gehäuselänge. Die Gehäuselängenisolation ist größer oder gleich der Gehäusebreitenisolation.
  • Ein Beispiel für ein Verfahren zur Herstellung eines Halbleitergehäuses umfasst die Befestigung eines ersten Halbleiterdies an einem ersten Die-Paddle eines Leiterrahmens und die Befestigung eines zweiten Halbleiterdies an einem zweiten Die-Paddle des Leiterrahmens. Der Leadframe enthält eine erste Leitung und eine dritte Leitung auf einer ersten Seite des Leadframes und eine zweite Leitung auf einer der ersten Seite gegenüberliegenden zweiten Seite des Leadframes. Sowohl die erste Leitung als auch die zweite Leitung ist über einen entsprechenden zickzackförmigen Verbindungssteg mit dem ersten Die-Paddle gekoppelt. Die dritte Leitung ist über einen zick-zack-förmigen Verbindungssteg mit dem zweiten Die-Paddle verbunden. Das Verfahren umfasst das Drahtbonden des ersten Halbleiterdies an den ersten und den zweiten Leiter. Das Verfahren umfasst das Drahtbonden des zweiten Halbleiterdies mit der dritten Leitung. Das Verfahren umfasst das Einkapseln des ersten Halbleiterdies, des zweiten Halbleiterdies, der Drahtbonds und mindestens eines Teils des Leadframes mit einem Formmaterial.
  • Figurenliste
    • Die 1A-1C zeigen Ansichten verschiedener Beispiele eines Leadframes von oben.
    • 2 zeigt eine Draufsicht auf ein Beispiel einer Halbleiterbaugruppe.
    • 3 zeigt eine innere Draufsicht eines Beispiels eines Halbleitergehäuses nach der Verkapselung und Vereinzelung von Leitungen.
    • 4A-4C zeigen verschiedene Beispiele eines Halbleitergehäuses in der Draufsicht.
  • Detaillierte Beschreibung
  • In der folgenden detaillierten Beschreibung wird auf die begleitenden Zeichnungen verwiesen, die einen Teil davon bilden und in denen zur Veranschaulichung spezifische Beispiele gezeigt werden, in denen die Offenbarung praktiziert werden kann. Es ist zu verstehen, dass auch andere Beispiele verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne dass der Umfang der vorliegenden Offenbarung verlassen wird. Die folgende detaillierte Beschreibung ist daher nicht in einem einschränkenden Sinne zu verstehen, und der Umfang der vorliegenden Offenbarung wird durch die beigefügten Ansprüche definiert. Es ist zu verstehen, dass die Merkmale der verschiedenen hier beschriebenen Beispiele teilweise oder ganz miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
  • Bei den hierin offenbarten Leadframes handelt es sich um Leadframes für Halbleiterpakete, die mindestens eine Leitung enthalten, die über einen zickzackförmigen Verbindungssteg mit einem Die-Paddle verbunden ist. Der zickzackförmige Verbindungssteg erhöht den Isolationsabstand eines Halbleitergehäuses. Der zickzackförmige Verbindungssteg dient sowohl als funktionelle Leitung, bei der Verbindungen (z.B. Masseverbindungen) direkt gebondet werden können, als auch als Verbindungssteg zur Unterstützung des Die-Paddles. Nicht-funktionale Leitungen werden aus den hier offenbarten Halbleitergehäusen eliminiert, da keine internen Leitungen vorhanden sind (die z.B. in das Leadframe-Design integriert werden können) und die externen Leitungen nach dem Verkapselungsprozess entfernt werden, um die erforderliche Mindestisolierung zwischen funktionalen externen Hochspannungs- und Niederspannungsleitungen zu gewährleisten. Die Halbleitergehäuse haben ein äußeres Erscheinungsbild, das Zwillingsgehäusen ähnelt, die in einem einzigen vergossenen Gehäuse zusammengefügt sind, wobei ein breiter Spalt zwischen den Sätzen der externen Leitungen eine Isolationslücke für die längere Seite (z.B. eine Isolierung der Gehäuselänge) gleich oder größer als die der kürzeren Seite (z.B. eine Isolierung der Gehäusebreite) des Gehäuses bietet.
  • Die hier offenbarten Halbleitergehäuse bieten Flexibilität in Bezug auf das Leiterplattenmontage-Layout für die Isolation zwischen hohen und niedrigen Spannungen. In einigen Ausführungsformen bieten die hier offenbarten Halbleiterpakete den Vorteil, dass sie eine ausreichende Kriechstrecke zwischen den jeweils mit den hohen und den niedrigen Spannungen verbundenen Leitungen aufweisen, ohne die Gesamtgröße des gesamten Pakets zu erhöhen und ohne den Umriss des Gehäuses zu verändern. In anderen Ausführungsformen können ein Hochspannungs-Die und ein Niederspannungs-Die innerhalb des Gehäuses näher beieinander angeordnet werden, wobei eine ausreichende Kriechstrecke entlang des Umrisses des Gehäuses beibehalten wird. Darüber hinaus können zwei Systeme in einem einzigen Halbleitergehäuse kombiniert werden. Das einzelne Halbleitergehäuse kann im Vergleich zu zwei Einzelgehäusen eine kleinere Grundfläche haben. Darüber hinaus können die Materialkosten durch die Kombination zweier Systeme in einem einzigen Halbleitergehäuse reduziert werden.
  • 1A zeigt eine Draufsicht auf ein Beispiel für einen Leadframe 100a. Der Leadframe 100a enthält einen ersten Die-Paddle 102, einen zweiten Die-Paddle 104, eine erste Leitung 106, eine zweite Leitung 110, eine dritte Leitung 114 und eine vierte Leitung 118. Der Leadframe 100a hat eine Metalloberfläche, wie z.B. Ag, Cu, Ni/Pd/Au, NiNiP, Ni/Pd/AuAg. Die erste Leitung 106 ist mit einer ersten Seite des ersten Die-Paddles 102 verbunden. Die zweite Leitung 110 ist mit einer zweiten Seite des ersten Die-Paddles 102 gegenüber der ersten Seite des ersten Die-Paddles 102 gekoppelt. Die dritte Leitung 114 ist mit einer ersten Seite des zweiten Die-Paddles 104 gekoppelt. Die vierte Leitung 118 ist mit einer zweiten Seite des zweiten Die-Paddles 104 gegenüber der ersten Seite des zweiten Die-Paddles 104 gekoppelt.
  • Die erste Leitung 106 ist über einen zickzackförmigen Verbindungssteg 108 mit dem ersten Die-Paddle 102 gekoppelt. In einem Beispiel ist die erste Leitung 106 mit dem ersten Die-Paddle 102 in der Mitte der ersten Seite des ersten Die-Paddles 102 gekoppelt. Die zweite Leitung 110 ist über einen zickzackförmigen Verbindungssteg 112 mit dem ersten Die-Paddle 102 gekoppelt. In einem Beispiel ist die zweite Leitung 110 mit dem ersten Die-Paddle 102 in der Mitte der zweiten Seite des ersten Die-Paddles 102 gekoppelt. Die dritte Leitung 114 ist über einen zickzackförmigen Verbindungssteg 116 mit dem zweiten Die-Paddle 104 gekoppelt. In einem Beispiel ist die dritte Leitung 114 mit dem zweiten Die-Paddle 104 in der Mitte der ersten Seite des zweiten Die-Paddles 104 gekoppelt. Die vierte Leitung 118 ist über einen zickzackförmigen Verbindungssteg 120 mit dem zweiten Die-paddle 104 gekoppelt. In einem Beispiel ist die vierte Leitung 118 mit dem zweiten Die-Pad 104 in der Mitte der zweiten Seite des zweiten Die-Paddles 104 gekoppelt. In anderen Ausführungsformen sind die ersten/zweiten/dritten/vierten Leitungen nicht unbedingt mit der Mitte der entsprechenden Die-Paddles verbunden. Vielmehr können die Leitungen an anderen Stellen der Die-Paddles angeschlossen werden, um eine ausreichende Unterstützung zwischen den Die-Paddles und dem Leadframe oder Leadframe-Streifen zu gewährleisten. Dies hat den Vorteil, dass die Die-Paddles bei einigen späteren Fertigungsprozessen eine ausreichende Stabilität erhalten.
  • Der Leadframe 100a enthält auch eine erste Mehrzahl von Leitungen 122 neben der ersten Leitung 106, eine zweite Mehrzahl von Leitungen 124 neben der zweiten Leitung 110, eine dritte Mehrzahl von Leitungen 126 neben der dritten Leitung 114 und eine vierte Mehrzahl von Leitungen 128 neben der vierten Leitung 118. Die erste Leitung 106 und die dritte Leitung 114 liegen zwischen der ersten Mehrzahl von Leitungen 122 und der dritten Mehrzahl von Leitungen 126. Die zweite Leitung 110 und die vierte Leitung 118 befinden sich zwischen der zweiten Mehrzahl von Leitungen 124 und der vierten Mehrzahl von Leitungen 128. Die Leitungen 106, 110, 114, 118, 122, 124, 126 und 128 sind funktionelle Leitungen. Der Leadframe 100a enthält auch erste nicht funktionelle Leitungen 130 zwischen der ersten Leitung 106 und der dritten Leitung 114 und zweite nicht funktionelle Leitungen 132 zwischen der zweiten Leitung 110 und der vierten Leitung 118. Die Leitungen 106, 114, 122, 126 und 130 sind über die Dammleisten 134 miteinander verbunden. Die Leitungen 110, 118, 124, 128 und 132 sind über die Dammleisten 136 miteinander verbunden. Bei einigen Ausführungen sind die Die-Paddles 102 und 104, die Leitungen 106, 110, 114, 118, 122, 124, 126, 128, 130 und 132, die zickzackförmigen Verbindungsstege 108, 112, 116 und 120 sowie die Dammleisten oder -stäbe 134 und 136 in einer einzigen Ebene angeordnet.
  • Jeder zickzackförmige Verbindungssteg 108, 112, 116 und 120 kann einen ersten Abschnitt enthalten, der mit der entsprechenden Leitung 106, 110, 114 und 118 ausgerichtet ist. Jeder zickzackförmige Verbindungssteg kann einen zweiten Abschnitt enthalten, der sich senkrecht zum ersten Abschnitt erstreckt und an einem Ende mit dem ersten Abschnitt verbunden ist. Jeder zickzackförmige Verbindungssteg kann einen dritten Abschnitt enthalten, der parallel zum ersten Abschnitt verläuft und zwischen dem anderen Ende des zweiten Abschnitts und einem entsprechenden Die-Paddle 102 und 104 gekoppelt ist. Die zickzackförmigen Verbindungsstege 108 und 112 tragen das erste Die-Paddle 102, und die zickzackförmigen Verbindungsstege 116 und 120 tragen das zweite Die-Paddle 104. Wie im Folgenden beschrieben wird, erhöhen die zickzackförmigen Verbindungsstege 108 und 116 den Isolationsabstand zwischen der ersten Leitung 106 und der dritten Leitung 114, und die zickzackförmigen Verbindungsstege 112 und 120 erhöhen den Isolationsabstand zwischen der zweiten Leitung 110 und der vierten Leitung 118. Es wird darauf hingewiesen, dass sich der „zickzackförmige Verbindungssteg“ von der Form traditioneller Leitungen, die einen Form- und Trimmprozess durchlaufen, unterscheidet.
  • 1B zeigt eine Draufsicht auf ein weiteres Beispiel für einen Leiterrahmen 100b. Der Leadframe 100b ähnelt dem Leadframe 100a, der zuvor beschrieben und unter Bezugnahme auf 1A dargestellt wurde, mit der Ausnahme, dass im Leadframe 100b die nicht funktionsfähigen Leitungen 130 und 132 ausgeschlossen sind. In diesem Beispiel erstreckt sich ein Dammstab 134 zwischen der ersten Leitung 106 und der dritten Leitung 114 und ein Dammstab 136 zwischen der zweiten Leitung 110 und der vierten Leitung 118. Durch den Ausschluss nicht funktioneller Leitungen können die Materialkosten für Leadframe 100b im Vergleich zu Leadframe 100a in 1A reduziert werden.
  • 1C zeigt eine Draufsicht auf ein weiteres Beispiel für einen Leadframe 100c. Leadframe 100c ist ähnlich wie Leadframe 100b, das zuvor beschrieben und mit Bezug auf 1B dargestellt wurde, mit der Ausnahme, dass bei Leadframe 100c die Leitungen 118 und 128 und der zickzackförmige Verbindungssteg 120 ausgeschlossen sind. Der Leadframe 100c kann verwendet werden, wenn weniger Leitungen für ein Halbleitergehäuse benötigt werden.
  • 2 zeigt eine Draufsicht auf ein Beispiel für eine Halbleiterbaugruppe 200. Die Halbleiterbaugruppe 200 enthält einen Leadframe 100a, wie zuvor beschrieben und unter Bezugnahme auf 1A dargestellt. Außerdem enthält die Halbleiterbaugruppe 200 einen ersten Halbleiterdie 202 und einen zweiten Halbleiterdie 204. Während die Halbleiterbaugruppe 200 einen Leadframe 100a enthält, kann die Halbleiterbaugruppe 200 in anderen Beispielen anstelle des Leadframes 100a einen Leadframe 100b aus 1B oder einen Leadframe 100c aus 1C enthalten.
  • Der erste Halbleiter-Die 202 ist an dem ersten Die-Paddle 102 angebracht. Der zweite Halbleiter-Die 204 ist an dem zweiten Die-Paddle 104 angebracht. Der erste Halbleiterdie 202 und der zweite Halbleiterdie 204 können mit einem Klebstoff (z.B. Epoxidharz), einem Lot oder einem anderen geeigneten Material an dem ersten Die-Paddle 102 und dem zweiten Die-Paddle 104 befestigt werden. In einem Beispiel kann der erste Halbleiter-Die 202 elektrisch mit dem ersten Die-Paddle 102 und der zweite Halbleiter-Die 204 elektrisch mit dem zweiten Die-Paddle 104 gekoppelt werden.
  • Wenn der erste Halbleiterdie 202 und der zweite Halbleiterdie 204 am ersten Die-Paddle 102 und am zweiten Die-Paddle 104 befestigt sind, können der erste Halbleiterdie 202 und der zweite Halbleiterdie 204 miteinander und mit den Leitungen 106, 110, 114, 118, 122, 124, 126 und 128 drahtgebondet werden. Zum Beispiel kann der erste Halbleiter-Die 202 mit der ersten Leitung 106 und der zweiten Leitung 110 drahtgebondet werden, und der zweite Halbleiter-Die 204 kann mit der dritten Leitung 114 und der vierten Leitung 118 drahtgebondet werden. Die Bonddrähte 206 koppeln den ersten Halbleiterdie 202 und den zweiten Halbleiterdie 204 elektrisch miteinander und mit den Leitungen 106, 110, 114, 118, 122, 124, 126 und 128. In einem Beispiel sind die Bonddrähte 206, die den ersten Halbleiterdie 202 mit den Leitungen 106 und 110 und den zweiten Halbleiterdie 204 mit den Leitungen 114 und 118 elektrisch verbinden, Masseverbindungen.
  • In einem Beispiel enthält der erste Halbleiterdie 202 einen Halbleiterdie mit hoher Spannung (z.B. größer als 12V, 48V, 100V oder 1kV) und der zweite Halbleiterdie 204 einen Halbleiterdie mit niedriger Spannung, wobei die niedrige Spannung geringer ist als die hohe Spannung (z.B. niedrige Spannung von 12V oder weniger). In einem anderen Beispiel enthält der erste Halbleiter-Die 202 einen Leistungshalbleiter-Die und der zweite Halbleiter-Die 204 einen logischen Halbleiter-Die. Dementsprechend können die Leitungen 106, 110, 122 und 124 Hochspannungsleitungen und die Leitungen 114, 118, 126 und 128 Niederspannungsleitungen sein.
  • 3 zeigt eine innere Draufsicht eines Beispiels eines Halbleitergehäuses 300 nach dem Einkapseln und Vereinzeln der Leitungen. Die Halbleiterbaugruppe 200 in 2 ist mit einem Formmaterial 302 verkapselt, um das Halbleiterpaket 300 zu erhalten. Der erste Halbleiterdie 202, der zweite Halbleiterdie 204, die Bonddrähte 206 und mindestens ein Teil des Leadframes 110a sind mit dem Formmaterial 302 eingekapselt. Nach der Verkapselung mit Formmaterial 302 werden die nicht-funktionellen Leitungen 130 und 132 entfernt. Zusätzlich werden die Dammleisten 134 und 136 entfernt, so dass die Leitungen 106, 110, 114, 118, 122, 124, 126 und 128 elektrisch voneinander getrennt sind.
  • Das Formmaterial kann ein Epoxidharz oder ein anderes geeignetes dielektrisches Material enthalten. Das Formmaterial 302 definiert eine Gehäuselängenisolation 304 parallel zur ersten Seite des ersten Die-Paddles 102 und der ersten Seite des zweiten Die-Paddles 104 zwischen der ersten Leitung 106 und der dritten Leitung 114. In diesem Beispiel definiert das Formmaterial 302 auch die Gehäuselängenisolation 304 parallel zur zweiten Seite des ersten Die-Paddles 102 und der zweiten Seite des zweiten Die-Paddles 104 zwischen der zweiten Leitung 110 und der vierten Leitung 118. Das Formmaterial 302 definiert auch eine Gehäusebreitenisolation 306 senkrecht zur Gehäuselängenisolation 304. In einem Beispiel ist die Gehäuselängenisolation 304 als die Kriechstrecke zwischen der ersten Leitung 106 und der dritten Leitung 114 oder zwischen der zweiten Leitung 110 und der vierten Leitung 118 definiert. In einem Beispiel ist die Gehäusebreiten-Isolation 306 als die Kriechstrecke zwischen der ersten Mehrzahl von Leitungen 122 und der zweiten Mehrzahl von Leitungen 124 oder zwischen der dritten Mehrzahl von Leitungen 126 und der vierten Mehrzahl von Leitungen 128 definiert. Die GehäuselängenIsolation 304 ist größer oder gleich der Gehäusebreiten-Isolation 306. In einem Beispiel beträgt die GehäuselängenIsolation 304 mindestens 4 mm. In einigen Ausführungen bietet diese Anordnung der Leitungen den Vorteil, dass die Kriechstrecke zwischen den Hoch- und Niederspannungs-Dies, die normalerweise entlang einer Längsseite des Gehäuses verläuft, länger ist als die Kriechstrecke zwischen den beiden gegenüberliegenden Seiten des Hochspannungs-Dies, die normalerweise in Richtung der Breite des Gehäuses verläuft. Daher wird das Risiko von Stromleckagen oder Schäden vom Hochspannungsdie zum Niederspannungsdie reduziert. Außerdem können durch die Verwendung des zickzackförmigen Verbindungsstegs innerhalb des Gehäuses der Hochspannungsdie und der Niederspannungsdie näher beieinander im Gehäuse angeordnet werden, aber die entsprechenden externen Leitungen werden auf Abstand gehalten, um die Anforderung an die Kriechstrecke zu erfüllen.
  • 4A zeigt eine Draufsicht auf ein Beispiel für ein Halbleitergehäuse 400a. Das Halbleiterpaket 400a ist das Halbleiterpaket 300 aus 3 nach dem Formen der Leitungen 106, 110, 114, 118, 122, 124, 126 und 128. In diesem Beispiel sind die Leitungen 106, 110, 114, 118, 122, 124, 126 und 128 so geformt, dass das Halbleiterpaket 400a auf einem Substrat (z.B. einer Leiterplatte) oberflächenmontiert werden kann.
  • 4B zeigt eine Draufsicht auf ein weiteres Beispiel für ein Halbleiterpaket 400b. Das Halbleitergehäuse 400b ist ähnlich dem Halbleitergehäuse 400a, das zuvor beschrieben und mit Bezug auf 4A dargestellt wurde, außer dass das Formmaterial 302 im Halbleitergehäuse 400b eine Aussparung 402b zwischen der ersten Leitung 106 und der dritten Leitung 114 und zwischen der zweiten Leitung 110 und der vierten Leitung 118 aufweist. Jede Aussparung 402b erhöht die Gehäuselängenisolation 304, da die Kriechstrecke zwischen der ersten Leitung 106 und der dritten Leitung 114 und zwischen der zweiten Leitung 110 und der vierten Leitung 118 durch die entsprechende Aussparung 402b vergrößert wird.
  • 4C zeigt eine Draufsicht auf ein weiteres Beispiel für ein Halbleitergehäuse 400c. Das Halbleitergehäuse 400c ist ähnlich wie das zuvor beschriebene und mit Bezug auf 4B illustrierte Halbleitergehäuse 400b, außer dass im Halbleitergehäuse 400c jede Aussparung 402c kleiner ist als jede Aussparung 402b in 4B. Jede Aussparung 402c erhöht die Gehäuselängenisolation 304, da die Kriechstrecke zwischen der ersten Leitung 106 und der dritten Leitung 114 und zwischen der zweiten Leitung 110 und der vierten Leitung 118 durch die entsprechende Aussparung 402c vergrößert wird.
  • Obwohl hier spezifische Beispiele illustriert und beschrieben wurden, können die gezeigten und beschriebenen spezifischen Beispiele durch eine Vielzahl alternativer und/oder gleichwertiger Implementierungen ersetzt werden, ohne dass der Umfang dieser Offenbarung beeinträchtigt wird. Diese Anwendung soll alle Anpassungen oder Variationen der hier besprochenen spezifischen Beispiele abdecken. Es ist daher beabsichtigt, dass diese Offenbarung nur durch die Ansprüche und deren Äquivalente beschränkt wird.

Claims (20)

  1. Leadframe umfassend: ein erstes Die-Pad; ein zweites Die-Pad; eine erste Leitung, die mit einer ersten Seite des ersten Die-Pads gekoppelt ist; eine zweite Leitung, die mit einer zweiten Seite des ersten Die-Pads gegenüber der ersten Seite des ersten Die-Pads gekoppelt ist; und eine dritte Leitung, die an eine erste Seite des zweiten Die-Pads gekoppelt ist, wobei mindestens eine der ersten Leitung, der zweiten Leitung und der dritten Leitung über einen zickzackförmigen Verbindungssteg an das entsprechende Die-Pad gekoppelt ist.
  2. Leadframe nach Anspruch 1, der ferner umfasst: eine vierte Leitung, die mit einer zweiten Seite des zweiten Die-Pads gegenüber der ersten Seite des zweiten Die-Pads gekoppelt ist.
  3. Leadframe nach Anspruch 2, wobei jede der ersten, zweiten, dritten und vierten Leitungen über einen zickzackförmigen Verbindungssteg mit dem entsprechenden Die-Pad verbunden ist.
  4. Leadframe nach Anspruch 2 oder 3, wobei die erste Leitung mit dem ersten Die-Pad in der Mitte der ersten Seite des ersten Die-Pad gekoppelt ist, wobei die zweite Leitung mit dem ersten Die-Pad in der Mitte der zweiten Seite des ersten Die-Pad gekoppelt ist, wobei die dritte Leitung mit dem zweiten Die-Pad in der Mitte der ersten Seite des zweiten Die-Pad gekoppelt ist, und wobei die vierte Leitung mit dem zweiten Die-Pad in der Mitte der zweiten Seite des zweiten Die-Pad gekoppelt ist.
  5. Leadframe nach einem der Ansprüche 1 bis 4, wobei der zickzackförmige Verbindungssteg, das erste Die-Pad, das zweite Die-Pad, die erste Leitung, die zweite Leitung und die dritte Leitung in einer einzigen Ebene angeordnet sind.
  6. Leadframe nach einem der Ansprüche 2 bis 5, ferner umfassend: eine erste Mehrzahl von Leitungen, die an die erste Leitung angrenzen; eine zweite Vielzahl von Leitungen, die an die zweite Leitung angrenzen; eine dritte Vielzahl von Leitungen, die an die dritte Leitung angrenzen; und eine vierte Mehrzahl von Leitungen neben der vierten Leitung, wobei die erste Leitung und die dritte Leitung zwischen der ersten Mehrzahl von Leitungen und der dritten Mehrzahl von Leitungen liegen, wobei die zweite Leitung und die vierte Leitung zwischen der zweiten Mehrzahl von Leitungen und der vierten Mehrzahl von Leitungen liegen; und wobei ein Abstand zwischen der ersten Leitung und der dritten Leitung größer ist als ein Abstand zwischen der ersten Leitung und der ersten Mehrzahl von Leitungen.
  7. Halbleitergehäuse, das Folgendes umfasst: einen Leiterrahmen mit einem ersten Die-Pad, einem zweiten Die-Pad, einer ersten Leitung, die mit einer ersten Seite des ersten Die-Pad gekoppelt ist, einer zweiten Leitung, die mit einer zweiten Seite des ersten Die-Pad gegenüber der ersten Seite des ersten Die-Pad gekoppelt ist, und einer dritten Leitung, die mit einer ersten Seite des zweiten Die-Pad gekoppelt ist; einen ersten Halbleiterdie, der an dem ersten Die-Pad angebracht ist; ein zweiter Halbleiterdie, der an dem zweiten Die-Pad befestigt ist; und ein Formmaterial, das den ersten Halbleiterdie, den zweiten Halbleiterdie und mindestens einen Teil des Leiterrahmens einkapselt, wobei das Formmaterial eine Isolierung der Gehäuselänge parallel zur ersten Seite des ersten Die-Pads und der ersten Seite des zweiten Die-Pads zwischen der ersten Leitung und der dritten Leitung und eine Isolierung der Gehäusebreite senkrecht zur Isolierung der Gehäuselänge definiert, wobei die Gehäuselängenisolation größer oder gleich der Gehäusebreitenisolation ist.
  8. Halbleitergehäuse nach Anspruch 7, bei dem mindestens eine der ersten Leitung, der zweiten Leitung und der dritten Leitung über einen zickzackförmigen Verbindungssteg mit dem entsprechenden Die-Pad verbunden ist.
  9. Halbleitergehäuse nach Anspruch 7 oder 8, das ferner folgendes umfasst: eine vierte Leitung, die mit einer zweiten Seite des zweiten Die-Pads gegenüber der ersten Seite des zweiten Die-Pads gekoppelt ist, wobei die erste, die zweite, die dritte und die vierte Leitung jeweils über einen zickzackförmigen Verbindungssteg mit dem entsprechenden Die-Pad gekoppelt ist.
  10. Halbleitergehäuse nach Anspruch 9, das ferner umfasst: eine erste Mehrzahl von Leitungen, die an die erste Leitung angrenzen; eine zweite Vielzahl von Leitungen, die an die zweite Leitung angrenzen; eine dritte Vielzahl von Leitungen, die an die dritte Leitung angrenzen; und eine vierte Mehrzahl von Leitungen neben der vierten Leitung, wobei die erste Leitung und die dritte Leitung zwischen der ersten Mehrzahl von Leitungen und der dritten Mehrzahl von Leitungen liegen, und wobei die zweite Leitung und die vierte Leitung zwischen der zweiten Mehrzahl von Leitungen und der vierten Mehrzahl von Leitungen liegen.
  11. Halbleitergehäuse nach Anspruch 10, wobei jede der ersten Mehrzahl von Leitungen und jede der zweiten Mehrzahl von Leitungen elektrisch mit dem ersten Halbleiterdie gekoppelt ist, und wobei jede der dritten und jede der vierten Mehrzahl von Leitungen elektrisch mit dem zweiten Halbleiterdie gekoppelt ist.
  12. Halbleitergehäuse nach einem der Ansprüche 7 bis 11, wobei der erste Halbleiterdie einen Hochspannungs-Halbleiterdie umfasst, und wobei der zweite Halbleiterdie einen Niederspannungs-Halbleiterdie umfasst.
  13. Halbleitergehäuse nach einem der Ansprüche 7 bis 12, wobei der erste Halbleiterdie einen Leistungshalbleiterdie umfasst, und wobei der zweite Halbleiterdie einen logischen Halbleiterdie umfasst.
  14. Halbleitergehäuse nach einem der Ansprüche 7 bis 13, wobei der erste Halbleiterdie mit dem zweiten Halbleiterdie elektrisch gekoppelt ist.
  15. Halbleitergehäuse nach einem der Ansprüche 7 bis 14, wobei der erste Halbleiterdie elektrisch mit dem ersten Die-Pad gekoppelt ist, und wobei der zweite Halbleiterdie elektrisch mit dem zweiten Die-Pad gekoppelt ist.
  16. Halbleitergehäuse nach einem der Ansprüche 7 bis 15, wobei das Formmaterial eine Aussparung zwischen der ersten Leitung und der dritten Leitung aufweist, um die Isolierung der Gehäuselänge zu erhöhen, wobei die Isolierung der Gehäuselänge eine Kriechstrecke zwischen der ersten Leitung und der dritten Leitung ist.
  17. Verfahren zur Herstellung eines Halbleitergehäuses, wobei das Verfahren umfasst: Anbringen eines ersten Halbleiterdies an einem ersten Die-Pad eines Leiterrahmens und Anbringen eines zweiten Halbleiterdies an einem zweiten Die-Pad des Leiterrahmens, wobei der Leiterrahmen eine erste Leitung und eine dritte Leitung auf einer ersten Seite des Leiterrahmens und eine zweite Leitung auf einer zweiten, der ersten Seite gegenüberliegenden Seite des Leiterrahmens aufweist, wobei sowohl die erste Leitung als auch die zweite Leitung mit dem ersten Die-Pad über einen entsprechenden zick-zack-förmigen Verbindungssteg gekoppelt ist und die dritte Leitung mit dem zweiten Die-Pad über einen zick-zack-förmigen Verbindungssteg gekoppelt ist; Drahtbonden des ersten Halbleiterdies mit der ersten Leitung und der zweiten Leitung; Drahtbonden des zweiten Halbleiterdies mit der dritten Leitung; und Einkapselung des ersten Halbleiterdies, des zweiten Halbleiterdies, der Bonddrähte und zumindest eines Teils des Leiterrahmens mit einem Formmaterial.
  18. Verfahren nach Anspruch 17, wobei der Leiterrahmen nicht-funktionale Leitungen zwischen der ersten Leitung und der dritten Leitung umfasst, wobei das Verfahren ferner umfasst: Entfernen der nicht-funktionalen Leitungen.
  19. Verfahren nach Anspruch 17 oder 18, wobei der Leiterrahmen keine Leitungen zwischen der ersten Leitung und der dritten Leitung umfasst.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei ein Abstand zwischen der ersten und der dritten Leitung größer oder gleich einer Breite des Formmaterials ist, die sich senkrecht zur ersten und zur zweiten Seite des Leiterrahmens erstreckt.
DE102020110920.2A 2019-04-25 2020-04-22 Leiterrahmen für halbleitergehäuse Pending DE102020110920A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/394,557 US11152288B2 (en) 2019-04-25 2019-04-25 Lead frames for semiconductor packages
US16/394,557 2019-04-25

Publications (1)

Publication Number Publication Date
DE102020110920A1 true DE102020110920A1 (de) 2020-10-29

Family

ID=72839937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020110920.2A Pending DE102020110920A1 (de) 2019-04-25 2020-04-22 Leiterrahmen für halbleitergehäuse

Country Status (3)

Country Link
US (1) US11152288B2 (de)
CN (1) CN111863761A (de)
DE (1) DE102020110920A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348866B2 (en) * 2020-06-16 2022-05-31 Infineon Technologies Austria Ag Package and lead frame design for enhanced creepage and clearance
KR102378171B1 (ko) * 2020-08-12 2022-03-25 제엠제코(주) 커플드 반도체 패키지
DE102022106078A1 (de) 2022-03-16 2023-09-21 Infineon Technologies Ag Halbleitergehäuse mit einem Gehäusekörper mit darin ausgebildeten Rillen

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
SE516207C2 (sv) 1996-11-26 2001-12-03 Ericsson Telefon Ab L M Förfarande och anordning för att ytmontera en komponent stående på en bärare
US5780923A (en) * 1997-06-10 1998-07-14 Micron Technology, Inc. Modified bus bar with Kapton™ tape or insulative material on LOC packaged part
AU3623000A (en) 1999-03-10 2000-09-28 Tessera, Inc. Microelectronic joining processes
JP4212255B2 (ja) * 2001-03-30 2009-01-21 株式会社東芝 半導体パッケージ
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
JP4067507B2 (ja) * 2003-03-31 2008-03-26 三洋電機株式会社 半導体モジュールおよびその製造方法
US7977773B1 (en) * 2006-07-17 2011-07-12 Marvell International Ltd. Leadframe including die paddle apertures for reducing delamination
JP5239309B2 (ja) * 2007-11-21 2013-07-17 株式会社村田製作所 半導体装置
US9337130B2 (en) * 2014-07-28 2016-05-10 Texas Instruments Incorporated Leadframe strip and leadframes
JP6345532B2 (ja) * 2014-08-07 2018-06-20 ルネサスエレクトロニクス株式会社 光結合装置の製造方法、光結合装置、および電力変換システム
DE102015115824A1 (de) * 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US9786582B2 (en) * 2016-01-29 2017-10-10 Texas Instruments Incorporated Planar leadframe substrate having a downset below within a die area
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
JP2017212387A (ja) * 2016-05-27 2017-11-30 ソニー株式会社 リードフレームの製造方法、電子装置の製造方法、および電子装置
US10290608B2 (en) * 2016-09-13 2019-05-14 Allegro Microsystems, Llc Signal isolator having bidirectional diagnostic signal exchange
US10573581B2 (en) * 2016-09-29 2020-02-25 Texas Instruments Incorporated Leadframe
DE102016119485A1 (de) 2016-10-12 2018-04-12 Infineon Technologies Ag Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
US10177080B2 (en) * 2016-10-16 2019-01-08 Alpha And Omega Semiconductor (Cayman) Ltd. Molded intelligent power module
US10854538B2 (en) * 2019-02-12 2020-12-01 Texas Instruments Incorporated Microelectronic device with floating pads
US10964628B2 (en) * 2019-02-21 2021-03-30 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture

Also Published As

Publication number Publication date
US20200343166A1 (en) 2020-10-29
CN111863761A (zh) 2020-10-30
US11152288B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
DE102008061068B4 (de) Elektronikbauelement und Verfahren zur Herstellung eines Elektronikbauelements
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE102020110920A1 (de) Leiterrahmen für halbleitergehäuse
DE102016110235B4 (de) Halbleitervorrichtungen mit Clipvorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE3913221A1 (de) Halbleiteranordnung
DE4400341A1 (de) Halbleitervorrichtung
DE4301915A1 (de) Mehrfachchip-Halbleitervorrichtung
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE4236625A1 (en) Plastics encapsulated semiconductor device - has resin-filled space above element and under parallel plane in which internal wiring is arranged in proximity to surface electrode connections
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE102006005050A1 (de) Halbleitervorrichtung mit Extraktionselektrode
DE102017204594A1 (de) Leiterrahmenanschlussbeinchen mit vollständig plattierten Endflächen
DE19645568A1 (de) Halbleiterscheibe, Halbleiterbauelement und Herstellungsverfahren für das Halbleiterbauelement
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE102020106247A1 (de) Leadframe-stabilisator für verbesserte leiterplanarität
DE102017209904B4 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication