JP6345532B2 - 光結合装置の製造方法、光結合装置、および電力変換システム - Google Patents

光結合装置の製造方法、光結合装置、および電力変換システム Download PDF

Info

Publication number
JP6345532B2
JP6345532B2 JP2014161946A JP2014161946A JP6345532B2 JP 6345532 B2 JP6345532 B2 JP 6345532B2 JP 2014161946 A JP2014161946 A JP 2014161946A JP 2014161946 A JP2014161946 A JP 2014161946A JP 6345532 B2 JP6345532 B2 JP 6345532B2
Authority
JP
Japan
Prior art keywords
leads
insulating film
light
main body
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014161946A
Other languages
English (en)
Other versions
JP2016039267A (ja
Inventor
隆太 柳沼
隆太 柳沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014161946A priority Critical patent/JP6345532B2/ja
Priority to US14/812,492 priority patent/US9559787B2/en
Publication of JP2016039267A publication Critical patent/JP2016039267A/ja
Application granted granted Critical
Publication of JP6345532B2 publication Critical patent/JP6345532B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • H04B10/802—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections for isolation, e.g. using optocouplers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Description

本発明は、例えば光結合装置およびその製造技術、あるいは光結合装置を用いた電力変換システムに関する。
特開２０１３−１７５５６１号公報（特許文献１）には、発光素子と受光素子とを光透過性の絶縁フィルムを介して対向させた状態で、樹脂により封止したフォトカプラが記載されている。
特開２０１３−１７５５６１号公報
光結合装置は、発光素子と受光素子の間で光信号を伝送する装置である。光による信号伝送技術は、信号伝送経路を電気的に分離することができる。このため、一次電気回路と二次電気回路の間に光結合装置を挿入することで、一次電気回路と二次電気回路の間を電気的に絶縁できるという利点がある。また、発光素子と受光素子の間の絶縁性を向上させる観点から、光透過性で、かつ、電気的に絶縁性のフィルム材料（以下、絶縁フィルムと記載する）を発光素子と受光素子の間に配置する技術がある。
ところが、光結合装置を組み立てる際に、発光素子と受光素子と絶縁フィルムの位置関係を高精度で合わせた状態で、発光素子、受光素子、および絶縁フィルムを固定することが難しい。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による光結合装置の製造方法は、第１光素子が第１枠部によって支持される第１リードフレームと、第２光素子が第２枠部によって支持される第２リードフレームと、を準備する工程を含む。また、上記光結合装置の製造方法は、上記第１光素子を覆う第１光透過性樹脂、上記第２光素子を覆う第２光透過性樹脂、および上記第１光透過性樹脂と上記第２光透過性樹脂の間に配置される絶縁フィルムシートを介して、上記第１光素子と上記第２光素子とが対向するように、上記第１リードフレームと上記第２リードフレームとを重ねあわせる工程を含む。また、上記絶縁フィルムシートは、上記第１光素子と上記第２光素子との間に配置される本体部と、上記本体部に連結される複数の連結部と、上記第１枠部と上記第２枠部に挟まれて固定される第３枠部と、を有するものである。
上記一実施の形態によれば、発光素子と受光素子と絶縁フィルムの位置合わせ精度を向上させることができる。
一実施の形態である光結合装置を用いた電力変換システム（電力変換装置）の一例を示す説明図（回路ブロック図）である。 図１に示すフォトカプラの一態様の外観構造を示す平面図である。 図２のＡ−Ａ線に沿った断面図である。 図２のＢ−Ｂ線に沿った断面図である。 図２に示す封止体を透視した状態で、フォトカプラ内部の出力部側の平面構造を示す平面図である。 図２に示す封止体を透視した状態で、フォトカプラ内部の入力部側の平面構造を示す平面図である。 図２〜図６に示す光結合装置の組み立てフローを示す説明図である。 図７の出力部組立工程の基材準備工程で準備するリードフレームの全体構造を示す平面図である。 図８に示すリードフレームのデバイス形成部の拡大平面図である。 図７の入力部組立工程の基材準備工程で準備するリードフレームの全体構造を示す平面図である。 図１０に示すリードフレームのデバイス形成部の拡大平面図である。 図７に示す、重ねあわせ工程において、入力部用のリードフレームと出力部用のリードフレームとを、絶縁フィルムシートを介して重ねあわせた状態を示す断面図である。 図１２に示す絶縁フィルムシートの全体構造を示す平面図である。 図７に示す樹脂塗布工程において、受光チップの表面上に樹脂を塗布した状態を示す断面図である。 図７に示す樹脂塗布工程において、発光チップの表面上に樹脂を塗布した状態を示す断面図である。 図１４に示すリードフレームと絶縁フィルムシートとを重ねた状態を示す断面図である。 図１６に示す絶縁フィルムシートを重ねた時のリードフレームと絶縁フィルムの平面的な位置関係を示す平面図である。 図１２に示す入力部用のリードフレームを重ねた時の二種類のリードフレームと絶縁フィルムの平面的な位置関係を示す平面図である。 図１２に示すデバイス形成部を、成形金型で挟んで樹脂で封止した状態を示す断面図である。 図１９に示す封止体の一部を拡大して示す拡大平面図である。 図１３に対する変形例である絶縁フィルムシートの一部を拡大して示す拡大平面図である。 図２１に示す絶縁フィルムシートを用いて製造したフォトカプラの内部構造を示す平面図である。 図１３に対する他の変形例である絶縁フィルムシートの一部を拡大して示す拡大平面図である。 図２３に示す絶縁フィルムシートを用いて製造したフォトカプラの内部構造を示す平面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
＜光結合装置を用いた電力変換システムについて＞
まず、本実施の形態の光結合装置を用いた電力変換システムの一例について説明する。図１は、本実施の形態の光結合装置を用いた電力変換システム（電力変換装置）の一例を示す説明図（回路ブロック図）である。
図１に示される電力変換システムは、モータＭＯＴなどの負荷と、インバータ（増幅回路部）ＩＮＶと、電源ＢＡＴと、制御部（制御回路）ＣＴＣと、フォトカプラ（光結合装置、光結合部）ＰＣとを有している。モータＭＯＴとしては、ここでは３相モータを用いている。３相モータは、位相の異なる３相の電圧により駆動するように構成されている。フォトカプラＰＣは、インバータＩＮＶを構成する電気回路と、制御部ＣＴＣを構成する電気回路との間に挿入される光結合部である。フォトカプラＰＣは、インバータＩＮＶと制御部ＣＴＣとの間を電気的に絶縁し、かつ、制御部ＣＴＣからインバータＩＮＶに向かって信号を伝送する機能を有する。
図１の電力変換システムにおいては、電源ＢＡＴが、インバータＩＮＶに接続され、電源ＢＡＴの電圧（電力）がインバータＩＮＶに供給されるようになっている。なお、電源ＢＡＴとインバータＩＮＶとの間に図示しないコンバータやリレーを介在させて、インバータＩＮＶに供給される電圧を変換したり、電源ＢＡＴとインバータＩＮＶとの接続状態をスイッチングしても良い。
また、インバータＩＮＶにはモータＭＯＴが接続され、電源ＢＡＴからインバータＩＮＶに供給された直流電圧（直流電力）は、インバータＩＮＶで交流電圧（交流電力）に変換されて、モータＭＯＴに供給されるようになっている。モータＭＯＴは、インバータＩＮＶから供給された交流電圧（交流電力）によって駆動される。
インバータＩＮＶには、制御部（コントローラ）ＣＴＣも接続されており、この制御部ＣＴＣによってインバータＩＮＶが制御されるようになっている。すなわち、電源ＢＡＴからインバータＩＮＶに直流電圧（直流電力）が供給され、制御部ＣＴＣにより制御されたインバータＩＮＶによって交流電圧（交流電力）に変換されて、モータＭＯＴに供給され、モータＭＯＴを駆動することができる。制御部ＣＴＣは、例えばＥＣＵ（Electronic Control Unit：電子制御ユニット）により構成されており、ＭＣＵ（Micro Controller Unit）のような制御用の半導体チップを内蔵している。
インバータＩＮＶは、３相に対応して６つのＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）１０を有している。すなわち、３相の各相において、電源ＢＡＴからインバータＩＮＶに供給される電源電位（ＶＣＣ）とモータＭＯＴの入力電位との間、およびモータＭＯＴの入力電位と接地電位（ＧＮＤ）との間にそれぞれＩＧＢＴ１０が接続されている。
制御部ＣＴＣによってＩＧＢＴ１０を流れる電流を制御することにより、モータＭＯＴを駆動（回転）させるようになっている。すなわち、制御部ＣＴＣによってＩＧＢＴ１０のオン／オフを制御することにより、モータＭＯＴを駆動することができる。
このように、モータＭＯＴを駆動する、相対的に大きな電流が流れるインバータＩＮＶと、制御信号などの相対的に小さい電流が流れる制御部ＣＴＣとが電気的に接続されると、制御部ＣＴＣ側でノイズが発生する懸念がある。
そこで、図１に示すように、インバータＩＮＶと制御部ＣＴＣとの間を電気的に絶縁し、かつ、制御部ＣＴＣからインバータＩＮＶに向かって信号を伝送する機能を有するフォトカプラＰＣを挿入することで、電力変換システムの信頼性を向上させることができる。
したがって、発光素子側から受光素子側に光信号を伝送する機能、および発光素子と受光素子とを電気的に互いに絶縁する機能は、それぞれフォトカプラＰＣに要求される基本的な機能の一つである。
＜光結合装置＞
次に、図１に示すフォトカプラＰＣの一態様である本実施の形態の光結合装置であるフォトカプラＰＣ１の構成の概要について説明する。図２は、図１に示すフォトカプラの一態様の外観構造を示す平面図である。また、図３は、図２のＡ−Ａ線に沿った断面図、図４は、図２のＢ−Ｂ線に沿った断面図である。また、図５および図６は、図２に示す封止体を透視した状態で、フォトカプラ内部の平面構造を示す平面図である。なお、見易さのため、図５では、図３に示す出力部ＰＯＰの構成部材を実線で、入力部ＰＩＰの構成部材を点線で、絶縁フィルムＩＦ１を一点鎖線でそれぞれ示す。また、図６では、図３に示す入力部ＰＩＰの構成部材を実線で、出力部ＰＯＰの構成部材を点線で、絶縁フィルムＩＦ１を一点鎖線でそれぞれ示す。
図２に示すように、本実施の形態のフォトカプラＰＣ１は、平面視において、四角形を成す封止体（封止部）ＭＲが有する複数の側面ＭＲｓの一部から、複数のリードＬＤが突出した外観形状を成す。封止体ＭＲは、上面ＭＲｔ、上面ＭＲｔの反対側に位置する下面ＭＲｂ（図３参照）、上面ＭＲｔと下面ＭＲｂの間に位置する四つの側面ＭＲｓを有する。
また、図３および図４に示すように、フォトカプラ（光結合装置、半導体装置）ＰＣ１は、受光側の半導体チップである受光チップＣＰ１を備える出力部（第１部分）ＰＯＰ（図３参照）と、発光側の半導体チップである発光チップＣＰ２を備える入力部（第２部分）ＰＩＰ（図３参照）とが、光透過性の絶縁フィルムＩＦ１を介して対向配置された構造になっている。図３および図４に示す例では、出力部ＰＯＰが封止体ＭＲの下面ＭＲｂ側、入力部ＰＩＰが封止体ＭＲの上面ＭＲｔ側に設けられている。ただし、出力部ＰＯＰと入力部ＰＩＰのどちらを上方に配置するかは限定されない。図３に対する変形例として、出力部ＰＯＰが封止体ＭＲの上面ＭＲｔ側、入力部ＰＩＰが封止体ＭＲの下面ＭＲｂ側に設けられていても良い。
また、図３および図４に示す出力部ＰＯＰは、受光素子（光素子）ＰＡが形成される受光チップ（半導体チップ）ＣＰ１、受光チップＣＰ１が搭載されたチップ搭載部（ダイパッド、アイランド）ＤＰ１、受光チップＣＰ１と電気的に接続される複数のリードＬＤ１（図５参照）、および受光素子ＰＡを覆う光透過性樹脂ＴＲ１を有する。
受光素子ＰＡは、光信号を受けて電気信号に変換する光電変換素子であって、例えばフォトダイオードやフォトトランジスタなどである。受光素子ＰＡは受光チップＣＰ１の表面（主面）ＣＰ１ｔ側に形成される。
また、チップ搭載部ＤＰ１は、例えば銅（Ｃｕ）などの金属から成る板状の部材であって、受光チップＣＰ１は、裏面ＣＰ１ｂとチップ搭載部ＤＰ１とが対向した状態で、ダイボンド材ＤＢ１を介してチップ搭載部ＤＰ１に搭載されている。また、ダイボンド材ＤＢ１は、導電性の接着材であって、受光チップＣＰ１の裏面ＣＰ１ｂに形成された裏面電極ＰＤ１ｂは、導電性の接着材であるダイボンド材ＤＢ１を介して、金属製のチップ搭載部ＤＰ１と電気的に接続されている。また、図４に示すように、チップ搭載部ＤＰ１は、複数のリードＬＤ１のうちの一つと一体に形成されている。つまり、受光チップＣＰ１の裏面電極ＰＤ２ｂ（図３参照）は、チップ搭載部ＤＰ１を介して外部端子であるリードＬＤ１と電気的に接続されている。
また、図４および図５に示すように、受光チップＣＰ１の表面ＣＰ１ｔには、表面電極ＰＤ１ｔが形成されている。図５に示す例では、表面ＣＰ１ｔには、３つの表面電極（電極パッド）ＰＤ１ｔが形成されている。受光チップＣＰ１の複数の表面電極ＰＤ１ｔは、複数のワイヤＢＷを介して複数のリードＬＤ１とそれぞれ電気的に接続されている。ワイヤＢＷは、例えば金（Ａｕ）などの金属材料からなる線形の部材（金属細線）である。
また、図３および図４に示すように、受光チップＣＰ１の表面ＣＰ１ｔには、光透過性樹脂ＴＲ１が形成される。受光チップＣＰ１の表面ＣＰ１ｔ側に形成された受光素子ＰＡは、光透過性樹脂ＴＲ１に覆われる。また、光透過性樹脂ＴＲ１は、受光チップＣＰ１との密着面の反対側において、絶縁フィルムＩＦ１と密着する。また、図４に示すように光透過性樹脂ＴＲ１の厚さは、ワイヤＢＷのループ高さよりも大きい。なお、ワイヤＢＷのループ高さとは、ワイヤＢＷと表面電極ＰＤ１ｔとの接合界面からワイヤＢＷの最高到達点までの高低差である。図４に示すように、光透過性樹脂ＴＲ１の厚さが、ワイヤＢＷのループ高さよりも大きくなるようにすることで、ワイヤＢＷと絶縁フィルムＩＦ１とが接触することを抑制できる。つまり、光透過性樹脂ＴＲ１には、受光チップＣＰ１の受光素子ＰＡを保護する保護部材としての機能と、絶縁フィルムＩＦ１を支持する支持部材としての機能を有する。
また、光透過性樹脂ＴＲ１は、受光素子ＰＡを覆うので、光信号を伝送するためには、光信号の波長に対して光透過性を有する必要がある。このような樹脂として、本実施の形態では、例えば、シロキサン結合による主骨格を持つ、人工高分子化合物である、シリコーン樹脂を用いている。
また、図３および図４に示す入力部ＰＩＰは、発光素子（光素子）ＰＰが形成される発光チップ（半導体チップ）ＣＰ２、発光チップＣＰ２が搭載されたチップ搭載部（ダイパッド、アイランド）ＤＰ２、発光チップＣＰ２と電気的に接続される複数のリードＬＤ２（図４参照）、および発光素子ＰＰを覆う光透過性樹脂ＴＲ１を有する。
発光素子ＰＰは、電気信号を光に変換して光信号を出力する素子であって、例えば発光ダイオードなどである。発光素子ＰＰは発光チップＣＰ２の表面（主面）ＣＰ２ｔ側に形成される。
また、チップ搭載部ＤＰ２は、例えば銅（Ｃｕ）などの金属から成る板状の部材であって、発光チップＣＰ２は、裏面ＣＰ２ｂとチップ搭載部ＤＰ２とが対向した状態で、ダイボンド材ＤＢ２を介してチップ搭載部ＤＰ２に搭載されている。また、ダイボンド材ＤＢ２は、導電性の接着材であって、発光チップＣＰ２の裏面ＣＰ２ｂに形成された裏面電極ＰＤ２ｂは、導電性の接着材であるダイボンド材ＤＢ２を介して、金属製のチップ搭載部ＤＰ２と電気的に接続されている。また、図４に示すように、チップ搭載部ＤＰ２は、複数のリードＬＤ２のうちの一つと一体に形成されている。つまり、発光チップＣＰ２の裏面電極ＰＤ２ｂ（図３参照）は、チップ搭載部ＤＰ２を介して外部端子であるリードＬＤ２と電気的に接続されている。
また、図４および図６に示すように、発光チップＣＰ２の表面ＣＰ２ｔには、表面電極ＰＤ２ｔが形成されている。図６に示す例では、表面ＣＰ２ｔには、一つの表面電極（電極パッド）ＰＤ２ｔが形成されている。発光チップＣＰ２の表面電極ＰＤ２ｔは、ワイヤＢＷを介して複数のリードＬＤ２のうちの一つと電気的に接続されている。ワイヤＢＷは、例えば金（Ａｕ）などの金属材料からなる線形の部材（金属細線）である。
また、図３および図４に示すように、発光チップＣＰ２の表面ＣＰ２ｔには、光透過性樹脂ＴＲ２が形成される。光透過性樹脂ＴＲ２は、上記した光透過性樹脂ＴＲ１と同様に、例えばシリコーン樹脂である。
発光チップＣＰ２の表面ＣＰ２ｔ側に形成された発光素子ＰＰは、光透過性樹脂ＴＲ２に覆われる。また、光透過性樹脂ＴＲ２は、発光チップＣＰ２との密着面の反対側において、絶縁フィルムＩＦ１と密着する。また、図４に示すように光透過性樹脂ＴＲ２の厚さは、ワイヤＢＷのループ高さよりも大きい。このため、ワイヤＢＷと絶縁フィルムＩＦ１とが接触することを抑制できる。つまり、光透過性樹脂ＴＲ１には、発光チップＣＰ２の発光素子ＰＰを保護する保護部材としての機能と、絶縁フィルムＩＦ１を支持する支持部材としての機能を有する。
なお、図５と図６を比較して判るように、発光チップＣＰ２の表面ＣＰ２ｔの面積は受光チップＣＰ１の表面ＣＰ１ｔの面積よりも小さい。このため、本実施の形態の例では、図６に示すように、発光チップＣＰ２の表面ＣＰ２ｔの全体が光透過性樹脂ＴＲ２に覆われる。また、本実施の形態の例では、発光チップＣＰ２に接続されるワイヤＢＷも光透過性樹脂ＴＲ２に覆われる。ただし、変形例として、受光チップＣＰ１を覆う光透過性樹脂ＴＲ１のように、発光チップＣＰ２の表面ＣＰ２ｔの一部を覆うように光透過性樹脂ＴＲ２を形成しても良い。また、別の変形例として、受光チップＣＰ１の表面ＣＰ１ｔの全体が、光透過性樹脂ＴＲ１により覆われていても良い。
また、出力部ＰＯＰおよび入力部ＰＩＰの間に配置される絶縁フィルムＩＦ１は、光信号を伝送する必要があるため、例えばポリイミド樹脂など、光透過性の材料により構成される。
また、図４に示すように、受光チップＣＰ１、チップ搭載部ＤＰ１、リードＬＤ１の一部（インナリード部）、光透過性樹脂ＴＲ１、発光チップＣＰ２、チップ搭載部ＤＰ２、リードＬＤ２の一部（インナリード部）、光透過性樹脂ＴＲ２、および絶縁フィルムＩＦ１は樹脂からなる封止体ＭＲにより封止される。
封止体ＭＲは、例えば、エポキシ系樹脂など、熱硬化性の樹脂にシリカなどの複数のフィラ粒子が混合された樹脂である。また、封止体ＭＲには、カーボンなどの黒色の粒子が含まれ、光透過性樹脂ＴＲ１、ＴＲ２と比較して光透過性が低い遮光性材料である。このように、受光素子ＰＡと発光素子ＰＰとの間を透明な材料で接続し、かつ、その周囲を遮光性材料で封止することで、光信号に対するノイズ影響を低減できる。
また、絶縁フィルムＩＦ１は、図４に示すように、受光素子ＰＡと発光素子ＰＰの間に配置される本体部ＩＦＢと、図５および図６に示すように、本体部ＩＦＢに連結される複数の連結部ＩＦＪと、を有する。図５および図６に示す例では、絶縁フィルムＩＦ１は、二本の連結部ＩＦＪを有する。また、絶縁フィルムの連結部ＩＦＪの端部は、封止体ＭＲの側面ＭＲｓにおいて、封止体ＭＲからそれぞれ露出する。
詳しくは、封止体ＭＲは、側面ＭＲｓ１、側面ＭＲｓ１の反対側に位置する側面ＭＲｓ２、側面ＭＲｓ１と側面ＭＲｓ２の間に位置する側面ＭＲｓ３、および側面ＭＲｓ３の反対側に位置する側面ＭＲｓ４を有する。そして、絶縁フィルムＩＦ１が有する複数の連結部のうちの一つは、側面ＭＲｓ１において封止体ＭＲから露出し、絶縁フィルムＩＦ１が有する複数の連結部のうちの他の一つは、側面ＭＲｓ２において封止体ＭＲから露出する。
絶縁フィルムＩＦ１の本体部ＩＦＢに接続される複数の連結部ＩＦＪは、後述する光結合装置の製造工程において、本体部ＩＦＢの位置合わせを高精度で行うための支持部材である。詳細は後述するが、本実施の形態では、絶縁フィルムＩＦ１の本体部ＩＦＢが連結部ＩＦＪを介して枠部に支持された状態で封止体ＭＲを形成し、その後、連結部ＩＦＪを切断する。このため、本実施の形態のフォトカプラＰＣ１は、複数の連結部ＩＦＪのそれぞれの一部（切断面）が、封止体ＭＲの側面ＭＲｓにおいて露出した構造になっている。
＜光結合装置の製造工程＞
次に、図２〜図６に示すフォトカプラＰＣ１の製造工程（組立工程）について、説明する。本実施の形態におけるフォトカプラＰＣ１は、図７に示す組立てフローに沿って製造される。図７は、図２〜図６に示す光結合装置の組み立てフローを示す説明図である。なお、以下、図８、図１０、図１２や図１３など、細かいパターンが規則的に繰り返されて構成されるリードフレームや絶縁フィルムシートなどの構造物の全体構造を示す平面図または断面図では、以下のように図示する。すなわち、細かいパターン分の特徴を見やすくするため、繰り返しパターンの一部を代表的に示し、他の部分は複数の黒丸に置き換える。
１．出力部組立工程
図７に示す出力部組立工程では、リードフレームに図５に示す出力部ＰＯＰの構成部材を搭載し、出力部用のリードフレームＬＦ１（図９参照）を準備する。なお、図５に示す光透過性樹脂ＴＲ１は、本工程の段階では未だ塗布せず、図７に示す樹脂塗布工程で塗布する。図８は、図７の出力部組立工程の基材準備工程で準備するリードフレームの全体構造を示す平面図である。また、図９は、図８に示すリードフレームのデバイス形成部の拡大平面図であって、チップ搭載部上に受光チップを搭載した後、受光チップと複数のリードとを電気的に接続した後の状態を示している。
図７に示す出力部組立工程では、まず、基材準備工程として、図８に示すようなリードフレーム（基材）ＬＦ１を準備する。リードフレームＬＦ１は、出力部の組立用の基材であって、平面視において、行列状に配列される複数のデバイス形成部ＤＶ１と、複数のデバイス形成部ＤＶ１の周囲を囲む枠部ＦＬ１を有する。図８では、リードフレームＬＦ１は、列方向（Ｙ方向）に沿って５個のデバイス形成部ＤＶ１が設けられた複数の配列ラインＤＶＬを有する。また、図８では、リードフレームＬＦ１が有する複数の配列ラインＤＶＬのうち、３列分を例示的に示している。
また、複数のリードフレームＬＦ１が有する複数のデバイス形成部ＤＶ１のそれぞれには、図９に示すように、受光チップＣＰ１が搭載されるチップ搭載部ＤＰ１、および受光チップＣＰ１と電気的に接続される複数のリードＬＤ１を有する。複数のリードＬＤ１はタイバーＴＢ１を介して互いに連結されている。また、デバイス形成部ＤＶ１内には、図７に示す封止工程で樹脂の広がりを堰き止める部材である、ダム部ＤＭ１が形成されている。ダム部ＤＭ１は、隣り合うリードＬＤ１の間にそれぞれ形成される。言い換えれば、複数のリードＬＤ１はダム部ＤＭ１を介して互いに連結されている。
また、図８に示すようにタイバーＴＢ１およびダム部ＤＭ１は、デバイス形成部ＤＶ１の配列ラインＤＶＬに沿って延在し、枠部ＦＬ１に連結される。したがって、図９に示すチップ搭載部ＤＰ１および複数のリードＬＤ１のそれぞれは、タイバーＴＢ１およびダム部ＤＭ１を介して枠部ＦＬ１に支持される。
また、図７に示す出力部組立工程では、基材準備工程の後、図９に示すように、デバイス形成部ＤＶ１に設けられたチップ搭載部ＤＰ１に受光チップＣＰ１を搭載する（受光チップ搭載工程）。本工程では、図３を用いて説明したように、受光チップＣＰ１は、裏面ＣＰ１ｂとチップ搭載部ＤＰ１とが対向した状態で、ダイボンド材ＤＢ１を介してチップ搭載部ＤＰ１に搭載される。これにより、図９に模式的に示すように表面ＣＰ１ｔ側に形成された受光素子ＰＡが、上方を向いた状態で受光チップＣＰ１がチップ搭載部ＤＰ１に搭載される。
また、図７に示す出力部組立工程では、受光チップ搭載工程の後、図９に示すように、受光チップＣＰ１と複数のリードＬＤ１とを電気的に接続する（ワイヤボンド工程）。本工程では、受光チップＣＰ１の表面ＣＰ１ｔにおいて露出する複数の表面電極ＰＤ１ｔと、複数のリードＬＤ１とが、複数のワイヤＢＷを介して電気的に接続される。
以上の各工程により、図８に示す複数のデバイス形成部ＤＶ１のそれぞれに受光チップＣＰ１（図９参照）が搭載され、複数のリードＬＤ１（図９参照）と受光チップＣＰ１とが電気的に接続された出力部用のリードフレームＬＦ１が得られる。
２．入力部組立工程
図７に示す入力部組立工程では、リードフレームに図６に示す入力部ＰＩＰの構成部材を搭載し、入力部用のリードフレームＬＦ２（図１１参照）を準備する。なお、図６に示す光透過性樹脂ＴＲ２は、本工程の段階では未だ塗布せず、図７に示す樹脂塗布工程で塗布する。図１０は、図７の入力部組立工程の基材準備工程で準備するリードフレームの全体構造を示す平面図である。また、図１１は、図１０に示すリードフレームのデバイス形成部の拡大平面図であって、チップ搭載部上に発光チップを搭載した後、発光チップと複数のリードとを電気的に接続した後の状態を示している。
図７に示す入力部組立工程では、まず、基材準備工程として、図１０に示すようなリードフレーム（基材）ＬＦ２を準備する。リードフレームＬＦ２は、入力部の組立用の基材であって、平面視において、行列状に配列される複数のデバイス形成部ＤＶ２と、複数のデバイス形成部ＤＶ２の周囲を囲む枠部ＦＬ２を有する。図１０では、リードフレームＬＦ２は、列方向（Ｙ方向）に沿って５個のデバイス形成部ＤＶ２が設けられた複数の配列ラインＤＶＬを有する。また、図１０では、リードフレームＬＦ２が有する複数の配列ラインＤＶＬのうち、３列分を例示的に示している。
また、複数のリードフレームＬＦ２が有する複数のデバイス形成部ＤＶ２のそれぞれには、図１１に示すように、発光チップＣＰ２が搭載されるチップ搭載部ＤＰ２、および発光チップＣＰ２と電気的に接続される複数のリードＬＤ２を有する。複数のリードＬＤ２はタイバーＴＢ２を介して互いに連結されている。また、デバイス形成部ＤＶ２内には、図７に示す封止工程で樹脂の広がりを堰き止める部材である、ダム部ＤＭ２が形成されている。ダム部ＤＭ２は、隣り合うリードＬＤ２の間にそれぞれ形成される。言い換えれば、複数のリードＬＤ２はダム部ＤＭ２を介して互いに連結されている。
また、図１０に示すようにタイバーＴＢ２およびダム部ＤＭ２は、デバイス形成部ＤＶ２の配列ラインＤＶＬに沿って延在し、枠部ＦＬ２に連結される。したがって、図１１に示すチップ搭載部ＤＰ２および複数のリードＬＤ２のそれぞれは、タイバーＴＢ２およびダム部ＤＭ２を介して枠部ＦＬ２に支持される。
また、図７に示す入力部組立工程では、基材準備工程の後、図１１に示すように、デバイス形成部ＤＶ２に設けられたチップ搭載部ＤＰ２に発光チップＣＰ２を搭載する（発光チップ搭載工程）。本工程では、図３を用いて説明したように、発光チップＣＰ２は、裏面ＣＰ２ｂとチップ搭載部ＤＰ２とが対向した状態で、ダイボンド材ＤＢ２を介してチップ搭載部ＤＰ２に搭載される。これにより、図１１に模式的に示すように表面ＣＰ２ｔ側に形成された発光素子ＰＰが、上方を向いた状態で発光チップＣＰ２がチップ搭載部ＤＰ２に搭載される。
また、図７に示す入力部組立工程では、発光チップ搭載工程の後、図１１に示すように、発光チップＣＰ２と複数のリードＬＤ２とを電気的に接続する（ワイヤボンド工程）。本工程では、発光チップＣＰ２の表面ＣＰ２ｔにおいて露出する表面電極ＰＤ２ｔと、リードＬＤ２とが、ワイヤＢＷを介して電気的に接続される。
以上の各工程により、図１０に示す複数のデバイス形成部ＤＶ２のそれぞれに発光チップＣＰ２（図１１参照）が搭載され、複数のリードＬＤ２（図１１参照）と発光チップＣＰ２とが電気的に接続された入力部用のリードフレームＬＦ２が得られる。
３．重ねあわせ工程
次に、図７に示す、重ねあわせ工程として、図９に示すリードフレームＬＦ１と図１１に示すリードフレームＬＦ２とを重ねあわせる。図１２は、図７に示す、重ねあわせ工程において、入力部用のリードフレームと出力部用のリードフレームとを、絶縁フィルムシートを介して重ねあわせた状態を示す断面図である。また、図１３は、図１２に示す絶縁フィルムシートの全体構造を示す平面図である。
詳細は後述するが、本工程では、図１２に示すように、リードフレームＬＦ１およびリードフレームＬＦ２のうちいずれか一方の上下を反転させた状態で重ねあわせる。図１２に示す例では、リードフレームＬＦ２の上下が反転されている。これにより、受光素子ＰＡと発光素子ＰＰは、受光素子ＰＡを覆う光透過性樹脂ＴＲ１、発光素子ＰＰを覆う光透過性樹脂ＴＲ２、および光透過性樹脂ＴＲ１と光透過性樹脂ＴＲ２の間に配置される光透過性の絶縁フィルムシートＩＦＳを介して、互いに対向する。
ここで、図１３に示すように、本実施の形態では、複数のデバイス形成部ＤＶ３のそれぞれに、本体部ＩＦＢが設けられ、連結部ＩＦＪを介して一体に形成されたシート状の絶縁フィルムシートＩＦＳを用いる。絶縁フィルムシートＩＦＳは、本工程で、受光素子ＰＡ（図１２参照）と発光素子ＰＰ（図１２参照）との間に配置される複数の本体部ＩＦＢと、複数の本体部ＩＦＢを互いに連結する複数の連結部ＩＦＪを有する。また、絶縁フィルムシートＩＦＳは、複数の本体部ＩＦＢの周囲を囲み、本工程で、図１２に示すようにリードフレームＬＦ１の枠部ＦＬ１とリードフレームＬＦ２の枠部ＦＬ２に挟まれて固定される枠部ＦＬ３を有する。
本工程では、図８に示すリードフレームＬＦ１の複数のデバイス形成部ＤＶ１、図１０に示すリードフレームＬＦ２の複数のデバイス形成部ＤＶ２、および図１３に示す絶縁フィルムシートＩＦＳの複数のデバイス形成部ＤＶ３がそれぞれ重なるように積層する。これにより各デバイス形成部ＤＶ１、ＤＶ２、ＤＶ３が重なった領域において、図１２に示すように、受光素子ＰＡと発光素子ＰＰとの間に本体部ＩＦＢが配置される。
ところで、本工程では、光透過性樹脂ＴＲ１と光透過性樹脂ＴＲ２の間に配置される光透過性の絶縁フィルムシートＩＦＳの本体部ＩＦＢが配置されれば良いので、図９に示す複数のデバイス形成部ＤＶ１のそれぞれに図１２に示す光透過性樹脂ＴＲ１を塗布した後、光透過性樹脂ＴＲ１上に本体部ＩＦＢを一枚ずつ配置する方法が考えられる。
しかし、本工程では、図１２に示す光透過性樹脂ＴＲ１、ＴＲ２が硬化する前に重ねあわせる必要がある。このため、一枚ずつ独立した本体部ＩＦＢを光透過性樹脂ＴＲ１上に載置する方法の場合、光透過性樹脂ＴＲ１の流動性に起因して、本体部ＩＦＢの位置がずれる懸念がある。また、一枚ずつ独立した本体部ＩＦＢを光透過性樹脂ＴＲ１上に載置する場合、載置後に本体部ＩＦＢが回転する場合がある。また、独立した本体部ＩＦＢを光透過性樹脂ＴＲ１上に載置すると、本体部ＩＦＢが光透過性樹脂ＴＲ１により支持されことになるので、光透過性樹脂ＴＲ１の変形により、本体部ＩＦＢが受光チップＣＰ１の表面ＣＰ１ｔに対して傾斜する場合がある。
また、本実施の形態のように、複数のデバイス形成部ＤＶ１、ＤＶ２、ＤＶ３に対して、一括して重ねあわせ処理を施す場合、複数のデバイス形成部ＤＶ１の全てに本体部ＩＦＢを搭載するまでの時間を要し、位置ずれが発生するリスクが増大する。
一方、本実施の形態によれば、図１３に示すように複数の本体部ＩＦＢは枠部ＦＬ３により支持されている。言い換えれば、絶縁フィルムシートＩＦＳの本体部ＩＦＢは、光透過性樹脂ＴＲ１によって支持されるものではない。このため、硬化前の光透過性樹脂ＴＲ１が柔らかく、変形し易い場合であっても、複数の本体部ＩＦＢの位置は変化しない。すなわち、本実施の形態によれば、本体部ＩＦＢの位置合わせを行い、光透過性樹脂ＴＲ１上に配置した後に、本体部ＩＦＢの位置がずれることを防止できる。
また、本実施の形態によれば、複数の本体部ＩＦＢを支持する枠部ＦＬ３が固定されることで、絶縁フィルムシートＩＦＳが有する複数のデバイス形成部ＤＶ３において、複数の本体部ＩＦＢのそれぞれの位置が固定される。このため、図１２に示す枠部ＦＬ１、ＦＬ２、ＦＬ３の位置関係を高精度で合わせれば、複数の本体部ＩＦＢの位置合わせ精度が向上する。つまり、本実施の形態によれば、受光素子ＰＡと発光素子ＰＰと絶縁フィルムシートＩＦＳの本体部ＩＦＢの位置合わせ精度を向上させることができる。
また、本実施の形態によれば、図１２に示すように絶縁フィルムシートＩＦＳの本体部ＩＦＢは、枠部ＦＬ３に支持される。このため、図４に示すように、出力部ＰＯＰのワイヤＢＷおよび入力部ＰＩＰのワイヤＢＷが、絶縁フィルムＩＦ１と接触し難い構造になっている。したがって、ワイヤＢＷと絶縁フィルムＩＦ１とが接触することによるワイヤＢＷの変形を抑制できる。
また、本実施の形態の絶縁フィルムシートＩＦＳは複数の本体部ＩＦＢが、連結部ＩＦＪを介して一体化されている。このため、図１２に示すリードフレームＬＦ１、リードフレームＬＦ２、および絶縁フィルムシートＩＦＳの位置合わせを行うことにより、複数のデバイス形成部ＤＶ１、ＤＶ２、ＤＶ３の位置合わせが実施される。つまり、本実施の形態によれば、複数のデバイス形成部ＤＶ１、ＤＶ２、ＤＶ３の位置合わせを一括して行うことができるので、重ねあわせ作業を効率化することができる。
また、図１３に示すように、本実施の形態の絶縁フィルムシートＩＦＳは、Ｙ方向に沿って複数の本体部ＩＦＢが配列される複数の配列ラインＤＶＬを有している。各配列ラインＤＶＬは、枠部ＦＬ３を介して連結されているが、枠部ＦＬ３以外の部分では、互いに分離されている。また、複数の連結部ＩＦＪは、配列ラインＤＶＬに沿って隣り合う本体部ＩＦＢを連結するように設けられている。また、図１３に示す例では、隣り合う配列ラインＤＶＬを接続する連結部ＩＦＪは設けられていない。
一方、図９に示す複数のリードＬＤ１、および図１１に示す複数のリードＬＤ２のそれぞれは、Ｙ方向に直交するＸ方向に沿って延びる。つまり、図１３に示す複数の連結部ＩＦＪの延在方向と、図９または図１１に示す複数のリードＬＤ１、ＬＤ２の延在方向は異なる。
上記した図４に示すように、リードＬＤ１およびリードＬＤ２の一部は、絶縁フィルムＩＦ１と同じ高さ（図４に示すＺ方向における位置）に位置するように形成される。このため、図１３に示す複数の連結部ＩＦＪの延在方向と、図９または図１１に示す複数のリードＬＤ１、ＬＤ２の延在方向が同じ方向である場合、連結部ＩＦＪとリードＬＤ１、ＬＤ２が平面的に重ならないようにレイアウトする必要がある。
しかし、本実施の形態によれば、図１３に示す複数の連結部ＩＦＪの延在方向と、図９または図１１に示す複数のリードＬＤ１、ＬＤ２の延在方向が異なる。このため、連結部ＩＦＪとリードＬＤ１、ＬＤ２が平面的に重ならないようにレイアウトする必要性が低く、それぞれのレイアウトの自由度が向上する。例えば、本実施の形態の場合、図５に示すように、複数のリードＬＤ１、ＬＤ２および複数の連結部ＩＦＪは、異なる側面ＭＲｓにおいて、封止体ＭＲから露出する。
詳しくは、二個の連結部ＩＦＪのうち、一方は側面ＭＲｓ１、他方は側面ＭＲｓ２において封止体ＭＲから露出する。また、複数のリードＬＤ１のそれぞれは、側面ＭＲｓ３において封止体ＭＲから露出する。また、複数のリードＬＤ２のそれぞれは、側面ＭＲｓ４において封止体ＭＲから露出する。
以下、図７に示すフローに沿って、本実施の形態の重ねあわせ工程の一例について説明する。図１４は、図７に示す樹脂塗布工程において、受光チップの表面上に樹脂を塗布した状態を示す断面図である。また、図１５は、図７に示す樹脂塗布工程において、発光チップの表面上に樹脂を塗布した状態を示す断面図である。
図７に示す、重ねあわせ工程では、まず、図１４に示すように、出力部ＰＯＰ用のリードフレームＬＦ１に搭載された受光チップＣＰ１上にペースト状の光透過性樹脂ＴＲ１を塗布し、受光素子ＰＡを覆う（樹脂塗布工程、出力部用樹脂塗布工程）。
また、図７に示す、重ねあわせ工程では、図１５に示すように、入力部ＰＩＰ用のリードフレームＬＦ２に搭載された発光チップＣＰ２上にペースト状の光透過性樹脂ＴＲ２を塗布し、発光素子ＰＰを覆う（樹脂塗布工程、入力部用樹脂塗布工程）。
図１４に示す光透過性樹脂ＴＲ１および図１５に示す光透過性樹脂ＴＲ２は、例えばシリコーン樹脂であって、塗布した直後には、ある程度の流動性を有する。このため、ペースト状の光透過性樹脂ＴＲ１、ＴＲ２を塗布した直後には、ドーム状に成形される。
なお、図１４に示す例では、出力部ＰＯＰ用の光透過性樹脂ＴＲ１は、受光チップＣＰ１の表面ＣＰ１ｔ上に塗布され、受光チップＣＰ１の周囲のチップ搭載部ＤＰ１は光透過性樹脂ＴＲ１に覆われない。一方、図１５に示す例では、入力部ＰＩＰ用の光透過性樹脂ＴＲ２は、発光チップＣＰ２上に加え、チップ搭載部ＤＰ２の一部およびリードＬＤ２の一部を覆うように形成される。ただし、光透過性樹脂ＴＲ１、ＴＲ２の塗布量は、塗布される半導体チップの大きさや図１２に示す受光素子ＰＡと発光素子ＰＰとの離間距離に応じて種々の変形例がある。
また、図７に示す樹脂塗布工程を含む、重ねあわせ工程は、図１２、図１４および図１５に示すように、作業台ＳＴＧを用いて行われる。作業台ＳＴＧは、予め高さがオフセットされたデバイス形成部ＤＶ１またはデバイス形成部ＤＶ２を収容する収容部（凹部）ＳＴＧ１と、リードフレームＬＦ１の枠部ＦＬ１またはリードフレームＬＦ２の枠部ＦＬ２を保持する保持面ＳＴＧｔと、を有する。また、保持面ＳＴＧｔには、保持面ＳＴＧｔの上方に向かって突出するピンＰＮが形成されている。このピンＰＮは、リードフレームＬＦ１、ＬＦ２および絶縁フィルムシートＩＦＳのそれぞれに形成された貫通孔ＡＬＨに挿入されることで、リードフレームＬＦ１、ＬＦ２および絶縁フィルムシートＩＦＳの位置関係を制御する、アライメント治具である。
なお、図１５に示す入力部ＰＩＰに対する樹脂塗布工程は、図７に示す入力部組立工程の後で、かつ、入力部重ね工程の前であれば、任意のタイミングで実施することができる。また、本実施の形態では、図７に示す入力部重ね工程において、図１５に示す入力部ＰＩＰを作業台ＳＴＧから取り出して上下を反転させる。したがって、入力部ＰＩＰに対する樹脂塗布工程は、図１５に示す作業台ＳＴＧ以外の場所で行うこともできる。
また、図７に示す、重ねあわせ工程では、図１４に示す出力部ＰＯＰに対する樹脂塗布工程の後、図１６に示すように、リードフレームＬＦ１上に絶縁フィルムシートＩＦＳを重ねる（絶縁フィルム重ね工程）。図１６は、図１４に示すリードフレームと絶縁フィルムシートとを重ねた状態を示す断面図である。また、図１７は、図１６に示す絶縁フィルムシートを重ねた時のリードフレームと絶縁フィルムの平面的な位置関係を示す平面図である。
絶縁フィルム重ね工程では、リードフレームＬＦ１上に絶縁フィルムシートＩＦＳを搬送し、図１６に示すように受光素子ＰＡと本体部ＩＦＳとが対向するように位置合わせを行う。この時、リードフレームＬＦ１の枠部ＦＬ１および絶縁フィルムシートＩＦＳの枠部ＦＬ１にはそれぞれ貫通孔ＡＬＨが形成されている。本工程での位置合わせは、複数の貫通孔ＡＬＨに作業台ＳＴＧに設けられた複数のピン（位置合わせピン）ＰＮがそれぞれ挿入されることにより行われる。複数の貫通孔ＡＬＨのそれぞれは、リードフレームＬＦ１と絶縁フィルムシートＩＦＳの平面的な位置関係を調整するためのアライメント部として形成されているので、貫通孔ＡＬＨの位置を揃えることにより、デバイス形成部ＤＶ１、ＤＶ３の位置が揃うように、パターニングされている。したがって、本工程で位置合わせを行えば、図１７に示すようにリードフレームＬＦ１の複数のデバイス形成部ＤＶ１と絶縁フィルムシートＩＦＳの複数のデバイス形成部ＤＶ３の位置が重なる。このため、複数のデバイス形成部ＤＶ１のそれぞれに搭載された複数の受光素子ＰＡ（図１２参照）と、絶縁フィルムシートＩＦＳが有する複数の本体部ＩＦＢとはそれぞれが互いに対向する。
また、位置合わせを行った後、絶縁性フィルムシートＩＦＳを図１６に示す作業台ＳＴＧに向かって近づけると、複数のデバイス形成部ＤＶ１、ＤＶ３のそれぞれでは、光透過性樹脂ＴＲ１と絶縁フィルムシートＩＦＳの本体部ＩＦＢとが密着する。この時、光透過性樹脂ＴＲ１は、硬化前の柔らかい状態なので、本体部ＩＦＢと受光チップＣＰ１の表面ＣＰ１ｔの間に挟まれて変形する。これにより、光透過性樹脂ＴＲ１は本体部ＩＦＢと受光チップＣＰ１の間に広がって、本体部ＩＦＢと受光素子ＰＡとの離間距離は、予め設定された範囲の値になる。
また、図７に示す、重ねあわせ工程では、上記した絶縁フィルム重ね工程の後、図１２に示すように、絶縁フィルムシートＩＦＳ上にリード上下を反転させたリードフレームＬＦ２を重ねる（入力部重ね工程）。図１８は、図１２に示す入力部用のリードフレームを重ねた時の二種類のリードフレームと絶縁フィルムの平面的な位置関係を示す平面図である。
入力部重ね工程では、絶縁フィルムシートＩＦＳ上にリードフレームＬＦ１を搬送し、図１２に示すようにリードフレームＬＦ２の上下を反転させることにより、発光素子ＰＰと本体部ＩＦＳとが対向するように位置合わせを行う。この時、リードフレームＬＦ２の枠部ＦＬ２には複数の貫通孔ＡＬＨが形成されている。本工程での位置合わせは、リードフレームＬＦ２の複数の貫通孔ＡＬＨに作業台ＳＴＧに設けられた複数のピン（位置合わせピン）ＰＮがそれぞれ挿入されることにより行われる。複数の貫通孔ＡＬＨのそれぞれは、リードフレームＬＦ２と絶縁フィルムシートＩＦＳの平面的な位置関係を調整するためのアライメント部として形成されているので、貫通孔ＡＬＨの位置を揃えることにより、デバイス形成部ＤＶ１、ＤＶ２、ＤＶ３の位置が揃うように、パターニングされている。
したがって、本工程で位置合わせを行えば、図１２に示すようにリードフレームＬＦ２の複数のデバイス形成部ＤＶ２と絶縁フィルムシートＩＦＳの複数のデバイス形成部ＤＶ３の位置が重なる。このため、複数のデバイス形成部ＤＶ２のそれぞれに搭載された複数の発光素子ＰＰと、絶縁フィルムシートＩＦＳが有する複数の本体部ＩＦＢとはそれぞれが互いに対向する。
また、位置合わせを行った後、リードフレームＬＦ２を図１２に示す作業台ＳＴＧに向かって近づけると、複数のデバイス形成部ＤＶ２、ＤＶ３のそれぞれでは、光透過性樹脂ＴＲ２と絶縁フィルムシートＩＦＳの本体部ＩＦＢとが密着する。この時、光透過性樹脂ＴＲ２は、硬化前の柔らかい状態なので、本体部ＩＦＢと発光チップＣＰ２の表面ＣＰ２ｔの間に挟まれて変形する。これにより、光透過性樹脂ＴＲ２は本体部ＩＦＢと発光チップＣＰ２の間に広がって、本体部ＩＦＢと発光素子ＰＰとの離間距離は、予め設定された範囲の値になる。なお、図１５に示す例のように、光透過性樹脂ＴＲ２が、チップ搭載部ＤＰ２やリードＬＤ２の一部までを覆っている場合、図１２に示すように、本工程では、光透過性樹脂ＴＲ２の一部が、チップ搭載部ＤＰ２とリードＬＤ２の間に埋め込まれる。
なお、図７では図示を省略したが、重ねあわせ工程では、上記入力部重ね工程の後、図１２に示す光透過性樹脂ＴＲ１および光透過性樹脂ＴＲ２を硬化させる。例えば、本実施の形態の場合、樹脂を加熱処理することにより、光透過性樹脂ＴＲ１および光透過性樹脂ＴＲ２を硬化させることができる。
４．封止工程
次に、図７に示す封止工程として、図１９に示すように封止体（封止部）ＭＲを形成し、受光チップＣＰ１、発光チップＣＰ２、チップ搭載部ＤＰ１、ＤＰ２、複数のリードＬＤ１（図２０参照）および複数のリードＬＤ２（図２０参照）のそれぞれの一部、光透過性樹脂ＴＲ１、ＴＲ２、および絶縁フィルムシートＩＦＳの一部を樹脂で封止する。図１９は、図１２に示すデバイス形成部を、成形金型で挟んで樹脂で封止した状態を示す断面図である。また、図２０は、図１９に示す封止体の一部を拡大して示す拡大平面図である。
本工程では、図１９に示すように、上型（第１金型）ＭＴ１、および上型ＭＴ１と対向する下型（第２金型）ＭＴ２から成る成形金型ＭＴの間に、リードフレームＬＦ１、絶縁フィルムシートＩＦＳ、およびリードフレームＬＦ２を挟む。この状態で、上型ＭＴ１と下型ＭＴ２との間に形成されたキャビティＭＴｃ内に樹脂（封止用樹脂）を供給することで封止体ＭＲを形成する。このように、成形金型内に形成された空間に、封止用の樹脂を供給し、成形した後で樹脂を硬化させる封止方式は、トランスファモールド方式と呼ばれる。
本工程では、封止用の樹脂は、図１８に示す複数の配列ラインＤＶＬのそれぞれに沿って供給される。言い換えれば、本工程では、封止用の樹脂が、絶縁フィルムシートＩＦＳの複数の連結部ＩＦＪの延在方向に沿って供給される。図１９および図２０に示す例では、樹脂の供給経路は、連結部ＩＦＪの位置と重なっており、絶縁フィルムシートＩＦＳの複数の連結部ＩＦＪは、樹脂の供給経路に形成された樹脂ＭＲｇｖにより覆われている。
このように、封止工程において、封止用の樹脂を連結部ＩＦＪの延在方向に沿って供給することにより、絶縁フィルムシートＩＦＳの配列ラインＤＶＬの位置が樹脂の供給圧力に起因してずれることを抑制できる。
なお、図７では図示を省略したが、封止工程には、キャビティＭＴｃ内に樹脂を供給して成形した後、樹脂を硬化させる封止部硬化処理工程が含まれる。封止部硬化処理工程では、例えば、複数の封止体ＭＲが形成され、一体化されたリードフレームＬＦ１およびリードフレームＬＦ２を図示しないベーク炉に搬送し、加熱処理を施すことで、封止体ＭＲに含まれる熱硬化性樹脂成分を硬化させる。
また、図７では図示を省略したが、図２０に示す複数のリードＬＤのうち、封止体ＭＲから露出している部分に、例えば半田膜からなる外装めっき膜をめっき法により形成する場合には、封止工程の後、かつ、個片化工程の前に、めっき処理を施す。
５．個片化工程
次に、図７に示す個片化工程として、図２０に示す複数のリードＬＤ１、複数のリードＬＤ２、および絶縁フィルムシートＩＦＳの複数の連結部ＩＦＪのそれぞれを切断し、デバイス形成部ＤＶ１、ＤＶ２、ＤＶ３の封止体ＭＲ毎に個片化する。
本工程では、図２０に示す隣り合うリードＬＤ１を連結するダム部ＤＭ１、および隣り合うリードＬＤ２を連結するダム部ＤＭ２を、切断する。また、複数のリードＬＤ１および複数のリードＬＤ２を必要な長さに切断し、タイバーＴＢ１、ＴＢ２から分離する。ダム部ＤＭ１、ＤＭ２やリードＬＤ１、ＬＤ２の切断方法としては、例えば、図示しないパンチとダイを用いて、プレス加工により切断する方法を例示できる。
また、本工程では、封止体ＭＲの側面ＭＲｓ１および側面ＭＲｓ２に沿って、樹脂ＭＲｇｖとともに連結部ＩＦＪを切断する。切断方法は、例えばリードＬＤと同様に、プレス加工による切断方式を用いることができる。本工程で連結部ＩＦＪを切断すると、絶縁フィルムの連結部ＩＦＪの端部は、封止体ＭＲの側面ＭＲｓ１および側面ＭＲｓ２において、封止体ＭＲからそれぞれ露出する。
また、図４に示すように、リードＬＤの封止体ＭＲから露出した部分（アウタリード部）に曲げ加工を施す場合には、本工程において、リードＬＤ１、ＬＤ２を切断する時と同時に、あるいは本工程でリードＬＤ１、ＬＤ２を切断した後で、リードＬＤ１、ＬＤ２を成形することができる。
本工程の後、外観検査、電気的試験など、必要な検査、試験を行い、良品と判定したものが、図２に示す完成品のフォトカプラＰＣ１となる。そして、フォトカプラＰＣ１は出荷され、あるいは図示しない実装基板に実装されて、例えば図１に示す電力変換システムに組み込まれる。
＜変形例＞
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
（変形例１）
例えば、上記実施の形態では、リードフレームＬＦ１、絶縁フィルムシートＩＦＳ、およびリードフレームＬＦ２の位置合わせを行うアライメント方法として、図１２に示すように貫通孔ＡＬＨに位置決め用のピンＰＮを挿入する方式を取り上げて説明した。しかし、リードフレームＬＦ１、絶縁フィルムシートＩＦＳ、およびリードフレームＬＦ２のそれぞれの平面的位置関係が高精度で制御できれば、上記以外の方法であっても良い。
例えば、リードフレームＬＦ１、絶縁フィルムシートＩＦＳ、およびリードフレームＬＦ２のそれぞれにアライメントマークを形成しておき、センサで認識したアライメントマークの位置情報に基づいて位置合わせする方法を例示できる。
ただし、簡単な治具で、高精度な位置合わせを行うことができるという点では、上記実施の形態で説明したように、複数の貫通孔ＡＬＨのそれぞれに、複数の位置決め用のピンＰＮを挿入することで位置合わせを行う方式の方が好ましい。
（変形例２）
また例えば、上記実施の形態では、図１３に示すように、複数の配列ラインＤＶＬのそれぞれの両端に、アライメント部である貫通孔ＡＬＨを形成する例を説明した。しかし、リードフレームＬＦ１、絶縁フィルムシートＩＦＳ、およびリードフレームＬＦ２は、それぞれ一体に形成されているので、リードフレームＬＦ１、絶縁フィルムシートＩＦＳ、およびリードフレームＬＦ２のそれぞれの任意の２か所に貫通孔ＡＬＨが形成されていれば、位置合わせは可能である。
ただし、絶縁フィルムシートＩＦＳは、樹脂製のフィルム材であって、リードフレームＬＦ１やリードフレームＬＦ２などの金属板と比較すると合成が低い。したがって、合成の低い絶縁フィルムシートＩＦＳの平面位置の位置合わせ精度を向上させる観点からは、図１３に示す複数の本体部ＩＦＢに近い位置で位置合わせを行うことが好ましい。
したがって、絶縁フィルムシートＩＦＳの位置合わせ精度を向上させる観点からは、上記実施の形態で説明したように、リードフレームＬＦ１、絶縁フィルムシートＩＦＳ、およびリードフレームＬＦ２のそれぞれの任意の２か所に貫通孔ＡＬＨが形成されていることが好ましい。
（変形例３）
また例えば、上記実施の形態では、絶縁フィルムシートＩＦＳの複数の連結部ＩＦＪが、配列ラインＤＶＬの延在方向であるＹ方向に沿って、直線的に延びている実施態様について説明した。しかし、図２１に示す変形例のように、連結部ＩＦＪが、配列ラインＤＶＬの延在方向（図２１ではＹ方向）に対して、曲がりながら延びていても良い。図２１は、図１３に対する変形例である絶縁フィルムシートの一部を拡大して示す拡大平面図である。また、図２２は、図２１に示す絶縁フィルムシートを用いて製造したフォトカプラの内部構造を示す平面図である。
図２１に示す絶縁フィルムシートＩＦＳ２は、隣り合う本体部ＩＦＢを連結する連結部ＩＦＪが、デバイス形成部ＤＶ３の配列ラインＤＶＬの延在方向であるＹ方向に対して、デバイス形成部ＤＶ３内で曲がりながら延びている。言い換えれば、絶縁フィルムシートＩＦＳ２の複数の本体部ＩＦＢのうち、隣り合う本体部ＩＦＢを連結する複数の連結部ＩＦＪのそれぞれの延在距離Ｌ１は、隣り合う本体部ＩＦＢの離間距離Ｌ２よりも長い。上記の点で、図２１に示す絶縁フィルムシートＩＦＳ２と図１３に示す絶縁フィルムシートＩＦＳとは相違する。
図２１に示す例では、連結部ＩＦＪのそれぞれは、各デバイス形成部ＤＶ３内の二箇所において、屈曲する構造になっている。言い換えれば、複数の連結部ＩＦＪは、隣り合うデバイス形成部ＤＶ３のそれぞれに、二個ずつの屈曲部を有している。
図２１に示すように、連結部ＩＦＪが、デバイス形成部ＤＶ３の配列ラインＤＶＬの延在方向であるＹ方向に対して、デバイス形成部ＤＶ３内で曲がりながら延びる絶縁フィルムシートＩＦＳ２を用いた場合、図２２に示すようなフォトカプラＰＣ２が得られる。
すなわち、図２２に示すフォトカプラＰＣ２が有する絶縁フィルムＩＦ２は、封止体ＭＲの側面ＭＲｓ１において露出する連結部ＩＦＪ１と、側面ＭＲｓ２において露出する連結部ＩＦＪ１と、を有する。また、連結部ＩＦＪ１は、封止体ＭＲから露出する露出端部ＥＸＰ１、露出端部ＥＸＰ１の反対側において本体部ＩＦＢに接続される接続端部ＣＮＣ１、および露出端部ＥＸＰ１と接続端部ＣＮＣ１の間の延在部ＰＴ１を有する。また、連結部ＩＦＪ２は、封止体ＭＲから露出する露出端部ＥＸＰ２、露出端部ＥＸＰ２の反対側において本体部ＩＦＢに接続される接続端部ＣＮＣ２、および露出端部ＥＸＰ２と接続端部ＣＮＣ２の間の延在部ＰＴ２を有する。
ここで、図２２に示すように、連結部ＩＦＪ１の延在部ＰＴ１は、Ｙ方向に沿って曲がりながら延びる。図２２に示す例では、延在部ＰＴ１は、封止体ＭＲの側面ＭＲｓ１と絶縁フィルムＩＦ２の本体部ＩＦＢとの間の二箇所に屈曲部を有する。このため、延在部ＰＴ１の延在距離ＰＴＬ１は、封止体ＭＲの側面ＭＲｓ１と絶縁フィルムＩＦ２の本体部ＩＦＢとの離間距離ＳＰＬ１よりも長い。
また、図２２に示すように、連結部ＩＦＪ２の延在部ＰＴ２は、Ｙ方向に沿って曲がりながら延びる。図２２に示す例では、延在部ＰＴ２は、封止体ＭＲの側面ＭＲｓ２と絶縁フィルムＩＦ２の本体部ＩＦＢとの間の二箇所に屈曲部を有する。このため、延在部ＰＴ２の延在距離ＰＴＬ２は、封止体ＭＲの側面ＭＲｓ２と絶縁フィルムＩＦ２の本体部ＩＦＢとの離間距離ＳＰＬ２よりも長い。
図２２に示すフォトカプラＰＣ２の内部構造は、以下のように表現することもできる。すなわち、フォトカプラＰＣ２の絶縁フィルムＩＦ２が有する連結部ＩＦＪ１の露出端部ＥＸＰ１と本体部ＩＦＢとの間には、封止体ＭＲを構成する樹脂が挿入されている。また、フォトカプラＰＣ２の絶縁フィルムＩＦ２が有する連結部ＩＦＪ２の露出端部ＥＸＰ２と本体部ＩＦＢとの間には、封止体ＭＲを構成する樹脂が挿入されている。
上記実施の形態で説明した絶縁フィルムＩＦ１と同様に絶縁フィルムＩＦ２の本体部ＩＦＢは、図３に示すように受光素子ＰＡと発光素子ＰＰの間に挿入される部材である。したがって、受光素子ＰＡと発光素子ＰＰの間で光信号を伝送するためには、光透過性の材料で絶縁フィルムＩＦ２を形成する必要がある。
一方、光信号の伝送経路に対するノイズを考慮すると、光源である発光素子ＰＰ（図３）から照射される光以外の外光（外来光ともいう）は、受光素子ＰＡ（図３参照）に照射されないようにすることが好ましい。
上記実施の形態で説明したフォトカプラＰＣ１（図５参照）や本変形例のフォトカプラＰＣ２のように、絶縁フィルムＩＦ１、ＩＦ２の一部が封止体ＭＲから露出する場合、その露出端部が、外光の侵入経路になる場合がある。そこで、本変形例のように、連結部ＩＦＪ１、ＩＦＪ２をＹ方向に沿って曲がって延びるように形成することで、外光の侵入経路距離を長くすることができる。この結果、外光が受光素子ＰＡ（図３照）に到達することを抑制できるので、フォトカプラＰＣ２はフォトカプラＰＣ１よりも光ノイズ耐性を向上させることができる。
また、図５や図２２に示すように、上記実施の形態および本変形例では、絶縁フィルムＩＦ１、ＩＦ２の本体部ＩＦＢ自体は封止体ＭＲから露出せず、本体部ＩＦＢよりも幅（延在方向に対して直交する方向の長さ）が狭い連結部ＩＦＪが露出する。このため、相対的に幅が大きい本体部ＩＦＢ自体が封止体ＭＲから露出する場合と比較して、外光が受光素子ＰＡ（図３照）に到達することを抑制できる。
なお、本変形例では、外光の侵入経路距離を長くする実施態様の例として、図２１に示すように、連結部ＩＦＪのそれぞれは、各デバイス形成部ＤＶ３内の二箇所において、屈曲する構造を取り上げて説明した。しかし、外光の侵入経路距離を長くする実施態様には種々の変形例がある。例えば、図２１に示す屈曲部の一部または全部が曲線的に曲がる湾曲部であっても良い。また、あるいは、図２１に示す各デバイス形成部ＤＶ３に３個以上の屈曲部または湾曲部を形成し、連結部ＩＦＪの平面形状を、ジグザグ形状や蛇行形状にしても良い。
ただし、連結部ＩＦＪを配置するためのスペースが大きくなると、相対的に本体部ＩＦＢの面積が小さくなる。図３に示す出力部ＰＯＰと入力部ＰＩＰとを電気的に絶縁する、絶縁特性を向上させる観点からは、本体部ＩＦＢの面積はできる限り大きくすることが好ましい。したがって、図２２に示す連結部ＩＦＪ１や連結部ＩＦＪ２のように、二箇所の屈曲部（または湾曲部）を有する構造が、本体部ＩＦＢの面積を大きくする観点から好ましい。
（変形例４）
また例えば、上記実施の形態では、製造工程中に絶縁フィルムＩＦ１の本体部ＩＦＢを支持する部材として、リードＬＤの延在方向（図５に示す例ではＸ方向）と異なる方向（図５に示す例ではＹ方向）に延在する二個の連結部ＩＦＪを設ける実施態様について説明した。また、上記実施の形態では、連結部ＩＦＪをリードＬＤと異なる方向に延在させることで、連結部ＩＦＪおよびリードＬＤのレイアウトの自由度が向上することを説明した。しかし、上記実施の形態に対する変形例として、二個の連結部よりもさらに多くの連結部ＩＦＪを設けても良い。図２３は、図１３に対する他の変形例である絶縁フィルムシートの一部を拡大して示す拡大平面図である。また、図２４は、図２３に示す絶縁フィルムシートを用いて製造したフォトカプラの内部構造を示す平面図である。
図２３に示す絶縁フィルムシートＩＦＳ３は、以下の点で図１３に示す絶縁フィルムシートＩＦＳと相違する。すなわち、絶縁フィルムシートＩＦＳ３が有する複数の本体部ＩＦＢのそれぞれに接続される複数の連結部ＩＦＪのうちの一部（連結部ＩＦＪ１、ＩＦＪ２）は、デバイス形成部ＤＶ３の配列ラインＤＶＬの延在方向であるＹ方向に沿って延びる。また、絶縁フィルムシートＩＦＳ３が有する複数の本体部ＩＦＢのそれぞれに接続される複数の連結部ＩＦＪのうちの他の一部（連結部ＩＦＪ３、ＩＦＪ４）は、Ｙ方向に直交するＸ方向に沿って延びる。言い換えれば、絶縁フィルムシートＩＦＳ３は、本体部ＩＦＢのそれぞれに対して四方向に延びるように連結部ＩＦＪが接続されている。
絶縁フィルムシートＩＦＳ３のように、本体部ＩＦＢから四方向に向かって延びる連結部ＩＦＪを設けた場合、上記実施の形態で説明した絶縁フィルムシートＩＦＳや上記変形例３で説明した絶縁フィルムシートＩＦＳ２と比較して、本体部ＩＦＢを安定的に支持することができる。したがって、例えば、絶縁フィルムシートＩＦＳ３が厚さや材料などに起因して変形し易い場合には、本体部ＩＦＢを安定的に支持することで、配列ラインＤＶＬの中央付近で、弛みなどが発生することを抑制できる点で、本変形例の実施態様が特に有効である。
図２３に示すように、それぞれの本体部ＩＦＢにＸ方向に沿って延びる連結部ＩＦＪ１、ＩＦＪ２、およびＹ方向に沿って延びる連結部ＩＦＪ３、ＩＦＪ４が連結される、絶縁フィルムシートＩＦＳ３を用いた場合、図２４に示すようフォトカプラＰＣ３が得られる。
すなわち、図２４に示すフォトカプラＰＣ３が有する絶縁フィルムＩＦ３が有する複数の連結部のうち、連結部ＩＦＪ１は、封止体ＭＲの側面ＭＲｓ１において封止体ＭＲから露出する。また、連結部ＩＦＪ２は、側面ＭＲｓ１の反対側に位置する側面ＭＲｓ２において封止体ＭＲから露出する。また、連結部ＩＦＪ３は、側面ＭＲｓ１および側面ＭＲｓ３が向くＹ方向に直交するＸ方向を向く、側面ＭＲｓ３において封止体ＭＲから露出する。また、連結部ＩＦＪ４は、側面ＭＲｓ３の反対側に位置する側面ＭＲｓ４において封止体ＭＲから露出する。
ところで、本変形例のように、複数のリードＬＤの延在方向であるＹ方向に沿って延びる複数の連結部ＩＦＪ３、ＩＦＪ４を設ける場合、封止体ＭＲの側面ＭＲｓの近傍において、複数のリードＬＤと、連結部ＩＦＪ３、ＩＦＪ４と、が干渉しないようにレイアウトする必要がある。
図２４に示す例では、複数の連結部ＩＦＪ３のそれぞれは、複数のリードＬＤ１の間において、封止体ＭＲから露出する。また、複数の連結部ＩＦＪ４のそれぞれは、複数のリードＬＤ２の間において、封止体ＭＲから露出する。複数のリードＬＤと、連結部ＩＦＪ３、ＩＦＪ４と、が干渉しないレイアウトとしては、図２４に示す例の他、連結部ＩＦＪ３が複数のリードＬＤ１の外側において封止体ＭＲから露出し、連結部ＩＦＪ４が複数のリードＬＤ２の外側において封止体ＭＲから露出する変形例がある。ただし、複数のリードＬＤ１、ＬＤ２間の離間距離を広く取る観点からは、図２４に示すように、複数のリードＬＤの間に連結部ＩＦＪ３、ＩＦＪ４を配置することが好ましい。
また、図２３に示す、隣り合う配列ラインＤＶＬの間の距離が長くなる場合には、以下の構成が好ましい。すなわち、図２３に示すように、配列ラインＤＶＬの間に、Ｙ方向に沿って延びる支持バーＳＴＢを設ける。そして、連結部ＩＦＪ３、ＩＦＪ４の一方の端部が本体部ＩＦＢに接続され、連結部ＩＦＪ３、ＩＦＪ４の他方の端部が支持バーＳＴＢに接続されることが好ましい。また、図示は省略するが、支持バーＳＴＢのそれぞれの両端部は、図１３に示す枠部ＦＬ３に接続することが好ましい。これにより、連結部ＩＦＪ３、ＩＦＪ４による支持強度をさらに向上させることができる。
（変形例５）
また、上記実施の形態では、図１３に示すように、枠部ＦＬ３の内側に、複数のデバイス形成部ＤＶ３が形成された絶縁フィルムシートＩＦＳを用いた光結合装置の製造方法を説明した。しかし、連結部ＩＦＪを介して本体部ＩＦＢの位置を安定的に制御する効果は、枠部ＦＬ３の内側に、一個のデバイス形成部ＤＶ３が形成された構造であっても適用できる。
（変形例６）
さらに、上記実施の形態で説明した技術思想の要旨を逸脱しない範囲内において、変形例同士を組み合わせて適用することができる。
その他、実施の形態に記載された内容の一部を以下に記載する。
（１）
（ａ）第１光素子が形成される第１主面を備える第１半導体チップが搭載された第１チップ搭載部、および上記第１半導体チップと電気的に接続される複数の第１リードを有する第１デバイス形成部と、前記第１デバイス形成部の周囲を囲み、前記チップ搭載部および前記複数の第１リードを支持する第１枠部と、を有する第１リードフレームを準備する工程、
（ｂ）第２光素子が形成される第２主面を備える第２半導体チップが搭載された第２チップ搭載部、および上記第２半導体チップと電気的に接続される複数の第２リードを有し、行列状に配列される第２デバイス形成部と、前記第２デバイス形成部の周囲を囲み、前記チップ搭載部および前記複数の第２リードを支持する第２枠部と、を有する第２リードフレームを準備する工程、
（ｃ）前記（ａ）工程および前記（ｂ）工程の後、前記第１光素子を覆う第１光透過性樹脂、前記第２光素子を覆う第２光透過性樹脂、および前記第１光透過性樹脂と前記第２光透過性樹脂の間に配置される光透過性の絶縁フィルムシートを介して、前記第１光素子と前記第２光素子とが対向するように、前記第１リードフレームと前記第２リードフレームとを重ねあわせる工程、
を含み、
前記絶縁フィルムシートは、
前記（ｃ）工程で、前記第１光素子と前記第２光素子との間に配置される本体部と、
前記本体部に連結される複数の連結部と、
前記複数の本体部の周囲を囲み、前記（ｃ）工程で、前記第１枠部と前記第２枠部に挟まれて固定される第３枠部と、
を有する、光結合装置の製造方法。
ＦＬ１、ＦＬ２、ＦＬ３ 枠部
ＩＦＢ 本体部
ＩＦＪ 連結部
ＩＦＳ 絶縁フィルムシート
ＬＦ１、ＬＦ２ リードフレーム（基材）
ＰＡ 受光素子（光素子、受光部）
ＴＲ１、ＴＲ２ 光透過性樹脂

Claims (19)

  1. （ａ）第１光素子が形成される第１主面を備える第１半導体チップが搭載された第１チップ搭載部、および前記第１半導体チップと電気的に接続される複数の第１リードを有し、行列状に配列される複数の第１デバイス形成部と、前記複数の第１デバイス形成部の周囲を囲み、前記第１チップ搭載部および前記複数の第１リードを支持する第１枠部と、を有する第１リードフレームを準備する工程、
    （ｂ）第２光素子が形成される第２主面を備える第２半導体チップが搭載された第２チップ搭載部、および前記第２半導体チップと電気的に接続される複数の第２リードを有し、行列状に配列される複数の第２デバイス形成部と、前記複数の第２デバイス形成部の周囲を囲み、前記第２チップ搭載部および前記複数の第２リードを支持する第２枠部と、を有する第２リードフレームを準備する工程、
    （ｃ）前記（ａ）工程および前記（ｂ）工程の後、前記第１光素子を覆う第１光透過性樹脂、前記第２光素子を覆う第２光透過性樹脂、および前記第１光透過性樹脂と前記第２光透過性樹脂の間に配置される光透過性の絶縁フィルムシートを介して、複数の前記第１光素子と複数の前記第２光素子とのそれぞれが対向するように、前記第１リードフレームと前記第２リードフレームとを重ねあわせる工程、
    を含み、
    前記絶縁フィルムシートは、
    前記（ｃ）工程で、複数の前記第１光素子と複数の前記第２光素子との間にそれぞれ配置される複数の本体部と、
    前記複数の本体部を互いに連結する複数の連結部と、
    前記複数の本体部の周囲を囲み、前記（ｃ）工程で、前記第１枠部と前記第２枠部に挟まれて固定される第３枠部と、
    を有する、光結合装置の製造方法。
  2. 請求項１において、
    （ｄ）前記（ｃ）工程の後、前記第１半導体チップ、前記第１チップ搭載部、前記複数の第１リードのそれぞれの一部、前記第１光透過性樹脂、前記第２半導体チップ、前記第２チップ搭載部、前記複数の第２リードのそれぞれの一部、前記第２光透過性樹脂、および前記絶縁フィルムシートの一部を樹脂で封止して、前記第１デバイス形成部と第２デバイス形成部とが重なっている領域毎に封止部を形成する工程、
    （ｅ）前記（ｄ）工程の後、前記複数の第１リード、前記複数の第２リード、および前記複数の連結部を切断し、前記封止部毎に個片化する工程、
    をさらに含む、光結合装置の製造方法。
  3. 請求項２において、
    前記絶縁フィルムシートは、第１方向に沿って前記複数の本体部が配列される第１配列ラインと、前記第１配列ラインの隣に配置され、かつ、前記第１方向に沿って前記複数の本体部が配列される第２配列ラインと、を有し、
    前記複数の連結部は、前記第１方向に沿って隣り合う本体部を連結するように設けられ、
    前記複数の第１リードおよび前記複数の第２リードのそれぞれは、前記第１方向に直交する第２方向に沿って延びる、光結合装置の製造方法。
  4. 請求項３において、
    前記（ｅ）工程では、第１金型、および前記第１金型と対向する第２金型から成る成形金型の間に、前記第１リードフレーム、前記絶縁フィルムシート、および前記第２リードフレームを挟んだ状態で、前記絶縁フィルムシートの前記第１配列ライン、および前記第２配列ラインのそれぞれに沿って前記封止部を構成する樹脂が供給される、光結合装置の製造方法。
  5. 請求項３において、
    前記絶縁フィルムシートの前記複数の本体部のうち、前記隣り合う本体部を連結する前記複数の連結部のそれぞれの延在距離は、前記隣り合う本体部の離間距離よりも長い、光結合装置の製造方法。
  6. 請求項３において、
    前記複数の連結部のうちの一部は、前記第１方向に沿って前記隣り合う本体部を連結するように設けられ、
    前記複数の連結部のうちの他の一部は、前記第１方向に直交する前記第２方向に沿って前記隣り合う本体部を連結するように設けられる、光結合装置の製造方法。
  7. 請求項３において、
    前記複数の連結部のうち、前記第２方向に沿って前記隣り合う本体部を連結するように設けられる複数の連結部のそれぞれは、前記（ｃ）工程において、前記複数の第１リードの間、および前記複数の第２リードの間に配置される、光結合装置の製造方法。
  8. 請求項１において、
    前記（ｃ）工程は、
    （ｃ１）前記第１リードフレームの複数の前記第１半導体チップ上にそれぞれペースト状の前記第１光透過性樹脂を塗布し、前記第１光素子を覆う工程、
    （ｃ２）前記第２リードフレームの複数の前記第２半導体チップ上にそれぞれペースト状の前記第２光透過性樹脂を塗布し、前記第２光素子を覆う工程、
    （ｃ３）前記（ｃ１）工程の後、前記第１リードフレーム上に前記絶縁フィルムシートを重ねる工程、
    （ｃ４）前記（ｃ２）工程および前記（ｃ３）工程の後、前記第１リードフレームと前記絶縁フィルムシート上に前記第２リードフレームを重ねる工程、
    を含み、
    前記（ｃ３）工程では、複数の前記第１光素子と前記複数の本体部とがそれぞれ対向するように位置合わせを行った後、複数の前記第１光透過性樹脂と前記複数の本体部とがそれぞれ密着し、
    前記（ｃ４）工程では、複数の前記第２光素子と前記複数の本体部とがそれぞれ対向するように位置合わせを行った後、複数の前記第２光透過性樹脂と前記複数の本体部とがそれぞれ密着する、光結合装置の製造方法。
  9. 請求項８において、
    前記第１リードフレームの前記第１枠部、前記第２リードフレームの前記第２枠部、および前記絶縁フィルムシートの前記第３枠部には、それぞれ、前記（ｃ３）工程および（ｃ４）工程で位置合わせを行うためのアライメント部が、形成されている、光結合装置の製造方法。
  10. 請求項９において、
    前記アライメント部は、前記第１枠部、前記第２枠部、および前記第３枠部のそれぞれを貫通する複数の貫通孔であって、
    前記（ｃ３）工程および前記（ｃ４）では、前記複数の貫通孔のそれぞれに、複数の位置決めピンを挿入することで位置合わせを行う、光結合装置の製造方法。
  11. 請求項１０において、
    前記絶縁フィルムシートは、第１方向に沿って前記複数の本体部が配列される第１配列ラインと、前記第１配列ラインの隣に配置され、かつ、前記第１方向に沿って前記複数の本体部が配列される第２配列ラインと、を有し、
    前記複数の貫通孔は、前記絶縁フィルムシートの前記第１配列ラインの両端、および前記第２配列ラインの両端にそれぞれ形成されている、光結合装置の製造方法。
  12. 請求項１において、
    前記複数の第１リードのうちの一部は、第１ワイヤを介して前記第１半導体チップと電気的に接続され、
    前記複数の第２リードのうちの一部は、第２ワイヤを介して前記第２半導体チップと電気的に接続される、光結合装置の製造方法。
  13. 第１光素子が形成される第１主面を備える第１半導体チップと、
    前記第１半導体チップが搭載された第１チップ搭載部と、
    前記第１半導体チップと電気的に接続される複数の第１リードと、
    前記第１光素子を覆う第１光透過性樹脂と、
    前記第１光素子と対向する第２光素子が形成される第２主面を備える第２半導体チップと、
    前記第２半導体チップが搭載された第２チップ搭載部と、
    前記第２半導体チップと電気的に接続される複数の第２リードと、
    前記第２光素子を覆う第２光透過性樹脂と、
    前記第１光透過性樹脂と前記第２光透過性樹脂の間に配置される光透過性の絶縁フィルムと、
    前記第１半導体チップ、前記第１チップ搭載部、前記複数の第１リードのそれぞれの一部、前記第１光透過性樹脂、前記第２半導体チップ、前記第２チップ搭載部、前記複数の第２リードのそれぞれの一部、前記第２光透過性樹脂、および前記絶縁フィルムを樹脂で封止する封止部と、
    を有し、
    前記絶縁フィルムは、
    前記第１光素子と前記第２光素子との間に配置される本体部と、
    前記本体部に連結される複数の連結部と、
    を有し、
    前記封止部は、前記第１チップ搭載部側に位置する第１面、前記第１面の反対側に位置する第２面、および前記第１面と前記第２面の間に位置する第１側面、および前記第１側面の反対側に位置する第２側面を有し、
    前記複数の連結部のうちの第１連結部は、前記封止部の前記第１側面において前記封止部から露出し、
    前記複数の連結部のうちの第２連結部は、前記封止部の前記第２側面において前記封止部から露出する、光結合装置。
  14. 請求項１３において、
    前記封止部は、前記第１面と前記第２面の間で、かつ、前記第１側面と前記第２側面の間に位置する第３側面、および前記第３側面の反対側に位置する第４側面を有し、
    前記複数の第１リードは、前記第３側面において前記封止部から露出し、
    前記複数の第２リードは、前記第４側面において前記封止部から露出する、光結合装置。
  15. 請求項１３において、
    前記第１連結部は、前記封止部から露出する第１露出端部、前記第１露出端部の反対側において前記本体部に接続される第１接続端部、および前記第１露出端部と前記第１接続端部の間の第１延在部を有し、
    前記第２連結部は、前記封止部から露出する第２露出端部、前記第２露出端部の反対側において前記絶縁フィルムの前記本体部に接続される第２接続端部、および前記第２露出端部と前記第２接続端部の間の第２延在部を有し、
    前記第１延在部の延在距離は、前記第１側面と前記絶縁フィルムの前記本体部との離間距離よりも長く、
    前記第２延在部の延在距離は、前記第２側面と前記絶縁フィルムの前記本体部との離間距離よりも長い、光結合装置。
  16. 請求項１３において、
    前記封止部は、前記第１面と前記第２面の間で、かつ、前記第１側面と前記第２側面の間に位置する第３側面、および前記第３側面の反対側に位置する第４側面を有し、
    前記複数の連結部のうちの第３連結部は、前記封止部の前記第３側面において前記封止部から露出し、
    前記複数の連結部のうちの第４連結部は、前記封止部の前記第４側面において前記封止部から露出する、光結合装置。
  17. 請求項１６において、
    前記複数の第１リードは、前記第３側面において前記封止部から露出し、かつ、前記第３連結部は、前記複数の第１リードの間において前記封止部から露出し、
    前記複数の第２リードは、前記第４側面において前記封止部から露出し、かつ、前記第４連結部は、前記複数の第２リードの間において前記封止部から露出する、光結合装置。
  18. 請求項１３において、
    前記複数の第１リードのうちの一部は、第１ワイヤを介して前記第１半導体チップと電気的に接続され、
    前記複数の第２リードのうちの一部は、第２ワイヤを介して前記第２半導体チップと電気的に接続される、光結合装置。
  19. 増幅回路部と、前記増幅回路部に接続される光結合部を備える電力変換システムであって、
    前記光結合部は、
    第１光素子が形成される第１主面を備える第１半導体チップと、
    前記第１半導体チップが搭載された第１チップ搭載部と、
    前記第１半導体チップと電気的に接続される複数の第１リードと、
    前記第１光素子を覆う第１光透過性樹脂と、
    前記第１光素子と対向する第２光素子が形成される第２主面を備える第２半導体チップと、
    前記第２半導体チップが搭載された第２チップ搭載部と、
    前記第２半導体チップと電気的に接続される複数の第２リードと、
    前記第２光素子を覆う第２光透過性樹脂と、
    前記第１光透過性樹脂と前記第２光透過性樹脂の間に配置される光透過性の絶縁フィルムと、
    前記第１半導体チップ、前記第１チップ搭載部、前記複数の第１リードのそれぞれの一部、前記第１光透過性樹脂、前記第２半導体チップ、前記第２チップ搭載部、前記複数の第２リードのそれぞれの一部、前記第２光透過性樹脂、および前記絶縁フィルムを樹脂で封止する封止部と、
    を有し、
    前記絶縁フィルムは、
    前記第１光素子と前記第２光素子との間に配置される本体部と、
    前記本体部に連結される複数の連結部と、
    を有し、
    前記封止部は、前記第１チップ搭載部側に位置する第１面、前記第１面の反対側に位置する第２面、および前記第１面と前記第２面の間に位置する第１側面、および前記第１側面の反対側に位置する第２側面を有し、
    前記複数の連結部のうちの第１連結部は、前記封止部の前記第１側面において前記封止部から露出し、
    前記複数の連結部のうちの第２連結部は、前記封止部の前記第２側面において前記封止部から露出する、電力変換システム。
JP2014161946A 2014-08-07 2014-08-07 光結合装置の製造方法、光結合装置、および電力変換システム Active JP6345532B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014161946A JP6345532B2 (ja) 2014-08-07 2014-08-07 光結合装置の製造方法、光結合装置、および電力変換システム
US14/812,492 US9559787B2 (en) 2014-08-07 2015-07-29 Photocoupling device manufacturing method, photocoupling device, and power conversion system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014161946A JP6345532B2 (ja) 2014-08-07 2014-08-07 光結合装置の製造方法、光結合装置、および電力変換システム

Publications (2)

Publication Number Publication Date
JP2016039267A JP2016039267A (ja) 2016-03-22
JP6345532B2 true JP6345532B2 (ja) 2018-06-20

Family

ID=55268242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014161946A Active JP6345532B2 (ja) 2014-08-07 2014-08-07 光結合装置の製造方法、光結合装置、および電力変換システム

Country Status (2)

Country Link
US (1) US9559787B2 (ja)
JP (1) JP6345532B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017208772A1 (de) * 2017-05-23 2018-11-29 Robert Bosch Gmbh Verfahren und Vorrichtung zum Herstellen eines Leiterplattensandwichs und Leiterplattensandwich
CN110289253A (zh) * 2018-03-19 2019-09-27 亿光电子工业股份有限公司 光耦合器
JP7238277B2 (ja) * 2018-06-14 2023-03-14 富士電機株式会社 半導体装置、リードフレーム及び半導体装置の製造方法
US11152288B2 (en) * 2019-04-25 2021-10-19 Infineon Technologies Ag Lead frames for semiconductor packages
JP7354034B2 (ja) * 2020-03-19 2023-10-02 株式会社東芝 光結合装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1423779A (en) * 1972-02-14 1976-02-04 Hewlett Packard Co Photon isolators
FR2388412A1 (fr) * 1977-04-18 1978-11-17 Radiotechnique Compelec Element isolant pour dispositif optoelectronique photocoupleur et dispositifs comportant un tel element
JP2894007B2 (ja) * 1991-06-26 1999-05-24 日本電気株式会社 フラットパッケージ型半導体装置およびその製造方法
JPH07254728A (ja) * 1994-03-15 1995-10-03 Sharp Corp 光結合素子用リードフレーム
JP3585952B2 (ja) * 1994-06-29 2004-11-10 シャープ株式会社 光結合装置
JP4897530B2 (ja) * 2007-03-23 2012-03-14 ルネサスエレクトロニクス株式会社 フォトカプラおよびその組立方法
JP2013093504A (ja) * 2011-10-27 2013-05-16 Toshiba Corp 半導体装置の製造方法および冶具
JP2013175561A (ja) * 2012-02-24 2013-09-05 Toshiba Corp 光結合装置
JP6046375B2 (ja) * 2012-05-01 2016-12-14 Ｎｅｃエンジニアリング株式会社 半導体装置、半導体装置製造方法及び半導体装置製造装置
US9236521B2 (en) * 2012-10-30 2016-01-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Optocoupler having lens layer

Also Published As

Publication number Publication date
US20160043811A1 (en) 2016-02-11
JP2016039267A (ja) 2016-03-22
US9559787B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
JP6345532B2 (ja) 光結合装置の製造方法、光結合装置、および電力変換システム
JP4674113B2 (ja) 半導体装置及びその製造方法
CN101893742B (zh) 表面贴装多通道光耦合器
JP6125332B2 (ja) 半導体装置
WO2017163583A1 (ja) 半導体装置および半導体装置の製造方法
KR20020053739A (ko) 집적 전자 장치 및 집적 방법
JP2013026627A (ja) パワー素子パッケージモジュール及びその製造方法
JP2017037911A (ja) 半導体装置およびその製造方法
KR20070104194A (ko) 센서 장치
CN102835193A (zh) 基板以及基板的制造方法
JP2012227445A (ja) 半導体装置及びその製造方法
JP5771136B2 (ja) 樹脂封止型パワー半導体モジュール及びその製造方法
CN107818963A (zh) 半导体装置及半导体装置的制造方法
KR20020085102A (ko) 칩 적층형 반도체 패키지
JP5056429B2 (ja) 半導体装置の製造方法
JP5048627B2 (ja) リードフレーム及び半導体装置
TW200845354A (en) Multi-chip semiconductor device having leads and method for fabricating the same
JP4534675B2 (ja) 集積回路装置
JP3710522B2 (ja) 光半導体装置およびその製造方法
CN101527292B (zh) 芯片封装结构
JP2009099946A (ja) 半導体装置
TWI399840B (zh) 具有獨立內引腳之導線架及其製造方法
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2013120768A (ja) 半導体装置の製造方法
KR101491258B1 (ko) 리드 프레임의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180523

R150 Certificate of patent or registration of utility model

Ref document number: 6345532

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150