JP2013093504A - 半導体装置の製造方法および冶具 - Google Patents

半導体装置の製造方法および冶具 Download PDF

Info

Publication number
JP2013093504A
JP2013093504A JP2011235848A JP2011235848A JP2013093504A JP 2013093504 A JP2013093504 A JP 2013093504A JP 2011235848 A JP2011235848 A JP 2011235848A JP 2011235848 A JP2011235848 A JP 2011235848A JP 2013093504 A JP2013093504 A JP 2013093504A
Authority
JP
Japan
Prior art keywords
lead frame
insulating film
jig
pocket
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011235848A
Other languages
English (en)
Inventor
Tatsuhiko Nagabuchi
辰彦 永淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011235848A priority Critical patent/JP2013093504A/ja
Priority to US13/418,215 priority patent/US20130109115A1/en
Publication of JP2013093504A publication Critical patent/JP2013093504A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25B—TOOLS OR BENCH DEVICES NOT OTHERWISE PROVIDED FOR, FOR FASTENING, CONNECTING, DISENGAGING OR HOLDING
    • B25B11/00—Work holders not covered by any preceding group in the subclass, e.g. magnetic work holders, vacuum work holders
    • B25B11/02—Assembly jigs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】実施形態は、発光素子と受光素子との間に挿入される絶縁フィルムの位置ズレを抑制し、製造歩留りを向上できる半導体装置の製造方法および冶具を提供する。
【解決手段】実施形態に係る半導体装置の製造方法は、リードフレームに固着された半導体チップを樹脂で覆う工程と、冶具のベース部に設けられたポケットにフィルム状の部材を載置する工程と、前記冶具の可動部に前記リードフレームを固定し、前記可動部を前記ポケット側に移動させることにより、前記リードフレームの前記半導体チップが固着された部分を前記ポケットに被せ、前記樹脂と、前記部材と、を接触させる工程と、前記リードフレームを前記ポケットに被せた状態で、前記樹脂を硬化させる工程と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法および冶具に関する。
半導体装置の１つであるフォトカプラは、発光素子と受光素子とを内蔵し光結合により信号の伝送を行う。このため、１次側と２次側とを電気的に絶縁する回路に使用される。その用途は様々であるが、１次側の発光素子と、２次側の受光素子と、の間に、高い絶縁性が求められる。
フォトカプラでは、例えば、発光素子および受光素子を一体の透明樹脂でエンキャップし、その外側に遮光樹脂をモールドしたパッケージを用いる。さらに、発光素子と受光素子との間に絶縁フィルムを挿入し、１次側と２次側との間の絶縁耐圧を向上させている。しかしながら、製造過程において、絶縁フィルムの挿入位置がずれると、絶縁耐圧の低下やパッケージのクラックを生じさせることがある。これにより、フォトカプラの製造歩留りを低下させ、その信頼性を低下させる場合がある。そこで、発光素子と受光素子との間に挿入される絶縁フィルムの位置ズレを抑制し、製造歩留りを向上できる半導体装置の製造方法が必要とされている。
特開平８−２３６７４０号公報
実施形態は、発光素子と受光素子との間に挿入される絶縁フィルムの位置ズレを抑制し、製造歩留りを向上できる半導体装置の製造方法および冶具を提供する。
実施形態に係る半導体装置の製造方法は、リードフレームに固着された半導体チップを樹脂で覆う工程と、冶具のベース部に設けられたポケットにフィルム状の部材を載置する工程と、前記冶具の可動部に前記リードフレームを固定し、前記可動部を前記ポケット側に移動させることにより、前記リードフレームの前記半導体チップが固着された部分を前記ポケットに被せ、前記樹脂と、前記部材と、を接触させる工程と、前記リードフレームを前記ポケットに被せた状態で、前記樹脂を硬化させる工程と、を備える。
一実施形態に係る半導体装置を示す模式図である。 一実施形態に係るリードフレームを示す模式図である。 一実施形態に係る製造冶具を示す模式図である。 一実施形態に係る半導体装置の製造過程を示す模式図である。 図４に続く製造過程を示す模式図である。 一実施形態の変形例に係る製造冶具を示す模式図である。 一実施形態に係る製造冶具の一部を示す模式図である。 比較例に係る半導体装置を示す模式図である。 比較例に係る半導体装置の製造過程を示す模式図である。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。また、構成要素の位置関係について、図中に示したＸ−Ｙ直交座標の方向を用いて適宜説明する場合がある。
図１は、実施形態に係る半導体装置１００を示す模式図である。図１（ａ）は、半導体装置１００の外形を示す斜視図である。図１（ｂ）は、Ａ−Ａ線に沿った断面図である。
半導体装置１００は、成型体１０の内部に、半導体チップ（発光素子７および受光素子９）を封じたフォトカプラである。発光素子７に電気的に接続されたリード３と、受光素子９に電気的に接続されたリード５とが、成型体１０の両サイドに延出する。ここで、リード３は、１次側の複数のリードを総称し、リード５は、２次側の複数のリードを総称する。
リード３は、図示しない電流端子と、接地端子と、を含む。発光素子７は、接地端子につながったマウントベッド３ａに固着される。電流端子は、金属ワイヤ１５を介して、発光素子７の上面の電極に電気的に接続される。
リード５は、電源端子２３と、信号端子２５と、接地端子２７と、を含む（図２（ｂ）参照）。受光素子９は、接地端子２７につながったマウントベッド５ａに固着される。受光素子９は、複数の金属ワイヤ１７を介して、電源端子２３および信号端子２５に電気的に接続される。
図１（ｂ）に示すように、発光素子７と受光素子９とは対向して配置され、発光素子７が放射する光信号を受光素子９が検出する。発光素子７は、透明樹脂１２で覆われ、受光素子９は、透明樹脂１３で覆われる。ここで、透明樹脂１２、１３は、発光素子７が放射する光の少なくとも一部を透過する。
透明樹脂１２と、透明樹脂１３と、の間に、フィルム状の部材（絶縁フィルム）１９が挿入される。絶縁フィルム１９は、その端が透明樹脂１２および１３の外に延出するように配置される。絶縁フィルム１９は、発光素子７が放射する光の少なくとも一部を透過する。
さらに、発光素子７が固着されたリード３の端部、受光素子９が固着されたリード５の端部、透明樹脂１２、１３、および、絶縁フィルム１９を覆って、遮光樹脂２からなる成型体１０が設けられる。遮光樹脂２は外部からの光を遮断し、受光素子９の光検出感度を向上させる。
半導体装置１００では、１次側のリード３と、２次側のリード５と、の間の絶縁耐圧を向上させるため、透明樹脂１２と遮光樹脂２との界面、および、透明樹脂１３と遮光樹脂２との界面における電流リークを低減することが望まれる。
本実施形態では、透明樹脂１２と透明樹脂１３との間に絶縁フィルム１９を挿入する。絶縁フィルム１９は、その端が透明樹脂１２、１３から遮光樹脂２の中へ延出する。このため、例えば、リード５からリード３への樹脂界面に沿ったリークパスＩＬに、絶縁フィルム１９の延出した部分に沿ったパスが加わり、所謂、延面距離が長くなる。これにより、リード５とリード３との間の絶縁抵抗を高くすることができる。すなわち、絶縁フィルム１９を挿入することにより、１次側と２次側の絶縁耐圧を向上させることができる。
次に、図２〜図５を参照して、半導体装置１００の製造過程について説明する。
図２は、受光素子９を固着する１次側のリードフレーム２０を示す模式図である。図２（ａ）は、リードフレーム２０の外観を示す平面図であり、図２（ｂ）は、１つのマウントベッド５ａと、複数の２次側リードを示す部分拡大図である。図２（ｃ）は、リードフレーム２０の側面図である。
図２（ａ）に示すように、リードフレーム２０では、６つのマウントベッド５ａを１つの単位として、複数のマウントベッド５ａをＸ方向に並べて配置する。そして、それぞれのマウントベッド５ａに対応する複数のリードが、フレーム２１につながって設けられる。フレーム２１には、一定のピッチの送り孔２２が形成されている。このような、リードフレーム２０は、例えば、銅合金からなるプレートをプレス加工することにより、形成することができる。
図２（ｂ）に示すように、マウントベッド５ａには、例えば、銀（Ａｇ）ペーストを用いて受光素子９が固着される。マウントベッド５ａは、接地端子２７につながっている。受光素子９の表面に設けられた電極と、電源端子２３、信号端子２５および接地端子２７と、の間に、複数の金属ワイヤ１７がそれぞれボンディングされる。これにより、受光素子９と、各端子と、の間が、電気的に接続される。電源端子２３、信号端子２５および接地端子２７は、成型体１０から外部に延出する２次側のリード５となる（図１参照）。
続いて、図２（ｃ）に示すように、受光素子９を覆う透明樹脂１３を形成する。透明樹脂１３は、例えば、熱硬化性のエポキシ樹脂であり、ディスペンサを用いて一定の量を塗布する。
次に、透明樹脂１３の表面に絶縁フィルム１９を接着する。
図３は、絶縁フィルム１９の接着に用いる冶具３０を示す模式図である。図３（ａ）は、冶具３０の外観を示す斜視図であり、図３（ｂ）は、Ｂ−Ｂ線に沿った断面を示す。
冶具３０は、ベース部３１と、可動部３３と、を備える。ベース部３１は、絶縁フィルム１９を載置する複数のポケット３５を有する。可動部３３は、ベース部３１に対し、例えば、Ｘ方向に平行な回動軸Ｃを中心として回動可能に取り付けられる。
可動部３３は、リードフレーム２０を取り付ける第１の面３３ａと、第１の面３３ａに直交する第２の面３３ｂを有する。リードフレーム２０は、フレーム２１の側面２１ａを第２の面３３ｂに当接させた状態で、第１の面３３ａの上に載置される（図４（ｂ）参照）。これにより、冶具３０に対するリードフレーム２０のＹ方向における相対位置が固定される。
さらに、リードフレーム２０の送り孔２２に対応するネジ穴３３ｃを、第１の面３３ａに設け、Ｘ方向における位置決めを行う。すなわち、リードフレーム２０を、送り孔２２を通して第１の面３３ａにネジ固定する。これにより、冶具３０に対するリードフレーム２０のＸ方向における相対位置も固定される。
ベース部３１の複数のポケット３５は、可動部３３に位置決めされ固定されたリードフレーム２０のマウントベッド５ａに対応する位置に設けられる。したがって、第１の面３３ａにリードフレーム２０を固定し、ベース部３１の方向に可動部３３を回動させることにより、マウントベッド５ａをポケット３５の位置に重ねることができる。
図４は、冶具３０を用いた絶縁フィルム１９の貼り付け工程を模式的に示す断面図である。
まず、図４（ａ）に示すように、冶具３０のポケット３５に絶縁フィルム１９を載置する。ポケット３５は、絶縁フィルム１９が載置される平坦部３５ａと、絶縁フィルム１９の平坦部３５ａに沿った方向の動きを規制する段差３５ｂと、を有する。
次に、図４（ｂ）に示すように、冶具３０の可動部３３にリードフレーム２０を固定する。受光素子９を覆う透明樹脂１３がベース部３１の側に向くように、第１の面３３ａにセットする。そして、フレームの側面２１ａを第２の面３３ｂに当接させ、送り孔２２を通してネジ４１により固定する。これにより、冶具３０に対するリードフレーム２０の相対位置が一義的に固定される。
続いて、回動軸Ｃを中心として、可動部３３をベース部３１の方向に回動させ、マウントベッド５ａをポケット３５に被せる。これにより、受光素子９が固着されたリードフレームの表面において、透明樹脂１３と絶縁フィルム１９とが接触する。
図４（ｃ）に示すように、可動部３３の端３３ｄがベース部３１に当接し、回動が停止されるように構成することができる。この際、好ましくは、マウントベッド５ａと、ポケット３５の平坦部３５ａが、略平行となるようにする。これにより、絶縁フィルム１９と、マウントベッド５ａと、を平行に維持することができる。
さらに、図４（ｃ）に示すように、受光素子９とリード５とをつなぐ金属ワイヤ１７と、絶縁フィルム１９と、の間が離間するように、ポケット３５の平坦部の高さを設定する。これにより、金属ワイヤ１７の変形を防ぐことができる。
続いて、マウントベッド５ａをポケット３５に被せた状態に維持し、透明樹脂１３を硬化させて絶縁フィルム１９を接着する。例えば、透明樹脂１３が熱硬化性のエポキシ樹脂の場合、１００度〜１５０度の温度範囲に設定した恒温槽の中に冶具３０を入れ、透明樹脂１３を硬化させる。この際、可動部３３は、ベース部３１の側に回動しており、リードフレーム２０がポケット３５に被さった状態が維持される。これにより、マウントベッド５ａと、絶縁フィルム１９と、の間の相対位置を一定の状態に保ったまま樹脂を硬化することが可能となり、絶縁フィルム１９の位置ズレを抑制することができる。
次に、絶縁フィルム１９を貼着したリードフレーム２０と、発光素子７が固着されたリードフレーム４０と、を組み合わせる。
図５（ａ）に示すように、マウントベッド３ａに固着された発光素子７を透明樹脂１２で覆う。透明樹脂１２は、例えば、エポキシ樹脂であり、ディスペンサを用いて塗布することができる。続いて、発光素子７と、受光素子９と、を対向させて、リードフレーム２０と、リードフレーム４０と、を組み合わせる。そして、発光素子７を覆う透明樹脂１２を絶縁フィルム１９に接触させ、硬化させる。
次に、図５（ｂ）に示すように、発光素子７が固着されたリード３の端部、受光素子９が固着されたリード５の端部、透明樹脂１２、１３、および、絶縁フィルム１９を覆う成型体１０を形成する。続いて、リード３および５を折り曲げ加工し、個々の成型体をフレームから分離して半導体装置１００を完成する。
成型体１０は、例えば、外部の光を遮光する黒色の樹脂からなり、カーボン等を含むエポキシ樹脂を用いることができる。また、外部の光を反射する白色の樹脂を用いても良い。
図６は、本実施形態の変形例に係る冶具５０を示す模式図である。図６（ａ）は、リードフレーム２０のマウントベッド５ａを、ポケット３５に被せた状態を示す模式断面図である。図６（ｂ）は、冶具５０を用いて製作した半導体装置２００の断面を示す模式図である。
図６（ａ）に示す冶具５０では、ポケット３５における平坦部３５ａが、傾斜を持って形成されている点で、図３に示す冶具３０と相違する。絶縁フィルム１９は、ポケット３５の平坦部３５ａに載置され、マウントベッド５ａに対して傾斜して接触する。この場合も、好ましくは、絶縁フィルム１９と、金属ワイヤ１７と、の間が離間するように、平坦部３５ａの高さを設定する。これにより、金属ワイヤ１７の変形を防ぐことができる。
冶具５０を用いた場合、図６（ｂ）に示すように、絶縁フィルム１９は、発光素子７と、受光素子９と、の間に、斜めに挿入される。マウントベッド５ａもしくは３ａに対する傾斜角は、ポケット３５の平坦部３５ａの傾斜を変えることにより任意に設定することができる。すなわち、発光素子７および受光素子９の配置、パッケージの形状（成型体１０の外形）などに適合した傾斜角を設定することができる。
図９は、比較例に係る半導体装置の製造過程を示す模式図である。比較例では、冶具を用いることなく、絶縁フィルム１９を貼り付ける。
図９（ａ）に示すように、マウントベッド５ａに受光素子９を固着し、透明樹脂１３で覆う。そして、透明樹脂１３の上に絶縁フィルム１９を載せる。続いて、絶縁フィルム１９の表面１９ａにエアー等を吹き付けることにより押圧し、その裏面１９ｂに透明樹脂１３を接着する。
図９（ｂ）に示すように、絶縁フィルム１９は、受光素子９と端子とをつなぐ金属ワイヤ１７のループの頂部に当接する。そして、金属ワイヤ１７の頂部を支点として、マウントベッド５ａに対して傾いて接着される。
上記の製造過程において、絶縁フィルム１９と、金属ワイヤ１７と、の間に、ごく薄い透明樹脂１３が介在する場合もある。ここでは、そのような場合も含めて、絶縁フィルム１９が、金属ワイヤ１７に当接すると表現する。そして、絶縁フィルム１９が金属ワイヤ１７から離間した状態とは、区別する。
結果として、図６（ｂ）に示す半導体装置２００と同じように、発光素子７と、受光素子９と、の間に、絶縁フィルム１９が斜めに挿入された構造を形成することができる。しかしながら、冶具を使用しない比較例に係る製造方法では、絶縁フィルム１９と、マウントベッド５ａと、の間の傾斜角を制御することは困難である。また、金属ワイヤ１７の変形や、絶縁フィルム１９と、マウントベッド５ａと、の間の相対位置のズレも生じ易い。
これに対し、実施形態に係る製造方法では、冶具３０および５０を用いることにより、金属ワイヤ１７の変形を防止し、絶縁フィルム１９の相対位置および傾きを均一にすることができる。これにより、半導体装置１００および２００の品質を安定させることができる。また、以下に述べるように、絶縁フィルム１９の位置ズレを所定の範囲に収めることが可能である。
図７（ａ）は、冶具３０および５０のポケット３５を模式的に示す平面図である。図７（ｂ）は、変形例に係る冶具６０のポケット３５を示す平面図である。
図７（ａ）に示すように、ポケット３５は、絶縁フィルム１９の外形に合わせて設けられた平坦部３５ａと、その３辺に設けられた段差３５ｂと、を有する。
平坦部３５ａに載置される絶縁フィルム１９は、Ｙ方向において、段差３５ｂによりその動きが規制される。一方、その反対方向である−Ｙ方向には自由に動くことができる。Ｘ方向においては、両側に設けられた段差３５ｂにより±Δｘの範囲に動きが規制される。また、Ｘ−Ｙ平面内における回転角θも、Ｘ方向のトレランスΔｘにより規制される。したがって、Ｘ方向のトレランスΔｘを、例えば、位置ズレの許容値以下に設定することにより、絶縁フィルム１９の位置ズレに起因する不良を低減することができる。
図８（ａ）および図８（ｂ）に、比較例に係る半導体装置３００および４００における絶縁フィルム１９の位置ズレを模式的に例示する。
例えば、絶縁フィルム１９の端が、成型体１０の外面に近接すると、その部分に応力が発生し遮光樹脂２にクラックが生じる場合がある。したがって、図８（ａ）に示す、成型体１０の外面と、絶縁フィルム１９の端と、の間の間隔ΔＲを、所定の値以上に制御することが望ましい。ΔＲを狭くする方向のズレは、絶縁フィルム１９のＹ方向への移動により生じる。したがって、図７（ａ）に示すように、Ｙ方向への動きを規制する段差３５ｂを設ける。これにより、ΔＲを一定の値以上に維持することが可能となり、成型体１０に生じるクラックを抑制することができる。
一方、−Ｙ方向（ΔＲを広げる方向）においては、絶縁フィルム１９の反対の端と、成型体１０の外面と、の間の間隔が広いため、トレランスが大きい。したがって、図７（ａ）に示すポケット３５において、−Ｙ方向における動きを規制する手段を設けなくても良い。これにより、ポケット３５への絶縁フィルム１９の載置が容易となる。
図８（ｂ）は、絶縁フィルム１９が、Ｘ−Ｙ平面内において回転しθ方向の位置ズレを生じた例である。例えば、同図中にＦで示す部分のように、マウントベッド５ａと、絶縁フィルム１９の端と、の間の間隔が、絶縁フィルム１９のθ方向の位置ズレにより狭くなる場合がある。このような状態になると、絶縁フィルム１９の透明樹脂１３からの延出する部分の幅が、Ｆ位置において狭くなる。このため、リード３とリード５との間の延面距離が短くなり、１次側と２次側との間の絶縁耐圧が低下する場合がある。
本実施形態に係る冶具３０および５０では、Ｘ方向におけるトレランスΔｘを所定の値に規制することにより、θ方向の位置ズレを抑制し、絶縁耐圧の低下を抑制することができる。
さらに、図７（ｂ）に示すように、絶縁フィルム１９の−Ｙ方向の動きを規制する段差３５ｃを設けても良い。これにより、絶縁フィルム１９の挿入位置をより厳密に制御することができる。
上記の通り、実施形態に係る半導体装置の製造方法では、冶具３０および５０を用いることにより、受光素子９が固着されたマウントベッド５ａに絶縁フィルム１９を精度良く貼着することができる。これにより、絶縁フィルム１９の位置ズレを抑制し、半導体装置の製造歩留りを向上させることが可能となる。また、冶具３０および５０を用いることにより、絶縁フィルムの貼り付け工程における作業性を改善し、生産効率を向上させることができる。
また、上記の実施形態において、冶具３０および５０における可動部３３は、ベース部３１に対して回動するものとして説明したが、これに限られる訳ではない。例えば、可動部３３が、ベース部３１に対してスライドする構成も可能である。また、可動部３３を分離し、リードフレーム２０を固定した後に、再度、一体化することにより、マウントベッド５ａをポケット３５に被せる構成であっても良い。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２・・・遮光樹脂、 ３、５・・・リード、 ３ａ、５ａ・・・マウントベッド、 ７・・・発光素子、 ９・・・受光素子、 １０・・・成型体、 １２、１３・・・透明樹脂、 １５、１７・・・金属ワイヤ、 １９・・・絶縁フィルム、 ２０・・・リードフレーム、 ２１・・・フレーム、 ２１ａ・・・側面、 ２２・・・送り孔、 ２３・・・電源端子、 ２５・・・信号端子、 ２７・・・接地端子、 ３０、５０、６０・・・冶具、 ３１・・・ベース部、 ３３・・・可動部、 ３３ａ・・・第１の面、 ３３ｂ・・・第２の面、 ３３ｃ・・・ネジ穴、 ３３ｄ・・・可動部の端、 ３５・・・ポケット、 ３５ａ・・・平坦部、 ３５ｂ、３５ｃ・・・段差、 ４０・・・リードフレーム、 ４１・・・ネジ、 １００、２００、３００・・・半導体装置

Claims (5)

  1. リードフレームに固着された半導体チップを樹脂で覆う工程と、
    冶具のベース部に設けられたポケットにフィルム状の部材を載置する工程と、
    前記冶具の可動部に前記リードフレームを固定し、前記可動部を前記ベース部の方向に移動させることにより、前記リードフレームの前記半導体チップが固着された部分を前記ポケットに被せ、前記樹脂と前記部材とを接触させる工程と、
    前記リードフレームを前記ポケットに被せた状態で、前記樹脂を硬化させる工程と、
    を備えた半導体装置の製造方法。
  2. 前記リードフレームを前記ポケットに被せた前記状態において、前記部材は、前記リードフレームの表面に対して平行である請求項１記載の半導体装置の製造方法。
  3. 前記半導体チップは、金属ワイヤを介して前記リードフレームに電気的に接続され、
    前記リードフレームを前記ポケットに被せた前記状態において、前記部材は、前記金属ワイヤから離間している請求項１または２に記載の半導体装置の製造方法。
  4. フィルム状の部材を載置するポケットが設けられたベース部と、
    前記ベース部に対し回動可能に取り付けられ、リードフレームを固定可能な可動部と、 を備え、
    前記可動部は、前記リードフレームを固定した状態で前記ポケット側に回動し、前記リードフレームの一部を前記ポケットに被せる冶具。
  5. 前記ポケットは、前記部材を載置する平坦部と、前記部材の前記平坦部に沿った方向の動きを規制する段差と、を有する請求項４記載の冶具。
JP2011235848A 2011-10-27 2011-10-27 半導体装置の製造方法および冶具 Pending JP2013093504A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011235848A JP2013093504A (ja) 2011-10-27 2011-10-27 半導体装置の製造方法および冶具
US13/418,215 US20130109115A1 (en) 2011-10-27 2012-03-12 Method and jig for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011235848A JP2013093504A (ja) 2011-10-27 2011-10-27 半導体装置の製造方法および冶具

Publications (1)

Publication Number Publication Date
JP2013093504A true JP2013093504A (ja) 2013-05-16

Family

ID=48172815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011235848A Pending JP2013093504A (ja) 2011-10-27 2011-10-27 半導体装置の製造方法および冶具

Country Status (2)

Country Link
US (1) US20130109115A1 (ja)
JP (1) JP2013093504A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130109115A1 (en) * 2011-10-27 2013-05-02 Kabushiki Kaisha Toshiba Method and jig for manufacturing semiconductor device
JP2016039267A (ja) * 2014-08-07 2016-03-22 ルネサスエレクトロニクス株式会社 光結合装置の製造方法、光結合装置、および電力変換システム
US9640520B2 (en) 2015-03-20 2017-05-02 Lextar Electronics Corporation Photocoupler package

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013175561A (ja) * 2012-02-24 2013-09-05 Toshiba Corp 光結合装置
JP6445947B2 (ja) * 2015-09-04 2018-12-26 株式会社東芝 光結合装置
CN110289253B (zh) * 2018-03-19 2024-08-23 亿光电子工业股份有限公司 光耦合器
JP7354034B2 (ja) * 2020-03-19 2023-10-02 株式会社東芝 光結合装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3308525A (en) * 1962-06-16 1967-03-14 Nippon Electric Co Method of glass glazing
US3859715A (en) * 1970-12-21 1975-01-14 Signetics Corp System and method for attaching semiconductor dice to leads
US3765590A (en) * 1972-05-08 1973-10-16 Fairchild Camera Instr Co Structure for simultaneously attaching a plurality of semiconductor dice to their respective package leads
GB1557685A (en) * 1976-02-02 1979-12-12 Fairchild Camera Instr Co Optically coupled isolator device
US5049527A (en) * 1985-06-25 1991-09-17 Hewlett-Packard Company Optical isolator
EP0538010A3 (en) * 1991-10-17 1993-05-19 Fujitsu Limited Semiconductor package, a holder, a method of production and testing for the same
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
JP2856647B2 (ja) * 1993-09-20 1999-02-10 株式会社東芝 半導体チップバーンイン用ソケット
EP0730937B1 (en) * 1994-11-21 1998-02-18 Apic Yamada Corporation A resin molding machine with release film
JP3870301B2 (ja) * 1996-06-11 2007-01-17 ヤマハ株式会社 半導体装置の組立法、半導体装置及び半導体装置の連続組立システム
JP2000022044A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
JP3897478B2 (ja) * 1999-03-31 2007-03-22 松下電器産業株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP4817818B2 (ja) * 2005-11-29 2011-11-16 Ｔｏｗａ株式会社 樹脂封止装置及びチェイスユニットの取り出し方法
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
JP2007243146A (ja) * 2006-02-09 2007-09-20 Sharp Corp 半導体装置の製造方法、および、半導体装置の製造装置
US20080258282A1 (en) * 2007-04-23 2008-10-23 Hua Yang Lead frame free package and method of making
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8455907B2 (en) * 2010-06-16 2013-06-04 Stanley Electric Co., Ltd. Semiconductor light emitting device having an optical plate including a meniscus control structure and method of manufacturing
TWI413195B (zh) * 2011-01-20 2013-10-21 Walton Advanced Eng Inc 減少模封膠體內氣泡之壓縮模封方法與裝置
US8563337B2 (en) * 2011-10-24 2013-10-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Simultaneous silicone dispension on coupler
JP2013093504A (ja) * 2011-10-27 2013-05-16 Toshiba Corp 半導体装置の製造方法および冶具
JP2013175561A (ja) * 2012-02-24 2013-09-05 Toshiba Corp 光結合装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130109115A1 (en) * 2011-10-27 2013-05-02 Kabushiki Kaisha Toshiba Method and jig for manufacturing semiconductor device
JP2016039267A (ja) * 2014-08-07 2016-03-22 ルネサスエレクトロニクス株式会社 光結合装置の製造方法、光結合装置、および電力変換システム
US9640520B2 (en) 2015-03-20 2017-05-02 Lextar Electronics Corporation Photocoupler package

Also Published As

Publication number Publication date
US20130109115A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
JP2013093504A (ja) 半導体装置の製造方法および冶具
JP2018529932A (ja) テストソケット、テストソケットの製造方法、およびテストソケット用治具アセンブリー
US20140029201A1 (en) Power package module and manufacturing method thereof
KR102143890B1 (ko) 파워 모듈 패키지 및 이의 제조 방법
TWI614849B (zh) 封裝結構
JP2007311378A (ja) 半導体装置の製造方法および半導体装置
JP2007318076A (ja) Ｓｉｐモジュール
JP2012015202A (ja) 半導体装置およびその製造方法
US20140117525A1 (en) Power module package and method of manufacturing the same
US9660162B2 (en) Illumination device
US20150295120A1 (en) Optical coupling device
KR19980079837A (ko) 반도체 장치
JP6986385B2 (ja) 半導体装置、半導体装置の実装構造
CN108336057B (zh) 半导体装置及其制造方法
JP5378643B2 (ja) 半導体装置及びその製造方法
CN202633305U (zh) 具有半导体部件的层叠装置的组件
US8004091B2 (en) Semiconductor package, method of fabricating the same, and semiconductor package mold
JP2006114737A (ja) 光半導体装置及びその製造方法
US11791079B2 (en) Coil assembly
WO2013084842A1 (ja) Ｌｅｄパッケージ及びｌｅｄパッケージの製造方法
CN108257940A (zh) 半导体装置及其制造方法
US8410598B2 (en) Semiconductor package and method of manufacturing the same
US20110165734A1 (en) Manufacturing method of semi-conductor chip package
JP2005244158A (ja) 高密度ピンのボンディング構造
KR101732813B1 (ko) 발광다이오드 어레이의 제조방법