DE102017204594A1 - Leiterrahmenanschlussbeinchen mit vollständig plattierten Endflächen - Google Patents

Leiterrahmenanschlussbeinchen mit vollständig plattierten Endflächen Download PDF

Info

Publication number
DE102017204594A1
DE102017204594A1 DE102017204594.9A DE102017204594A DE102017204594A1 DE 102017204594 A1 DE102017204594 A1 DE 102017204594A1 DE 102017204594 A DE102017204594 A DE 102017204594A DE 102017204594 A1 DE102017204594 A1 DE 102017204594A1
Authority
DE
Germany
Prior art keywords
lead frame
plated
lead
leadframe
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017204594.9A
Other languages
English (en)
Inventor
Stefan Macheiner
Markus Dinkel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102017204594A1 publication Critical patent/DE102017204594A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement beinhaltet einen Leiterrahmen, einen Halbleiter-Die, der an dem Leiterrahmen angebracht ist, und ein Verkapselungsmaterial, das den Halbleiter-Die und einen Teil des Leiterrahmens verkapselt. Der Leiterrahmen beinhaltet eine erste Hauptfläche und eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt. Der Leiterrahmen beinhaltet Anschlussbeinchen, wobei jedes Anschlussbeinchen eine vollständig plattierte Endfläche aufweist, die sich zwischen einer nichtplattierten ersten Seitenwand und einer nichtplattierten zweiten Seitenwand, die der ersten Seitenwand gegenüberliegt, erstreckt. Die Endfläche und die erste und zweite Seitenwand jedes Anschlussbeinchens sind senkrecht zu der ersten und zweiten Hauptfläche.

Description

  • Ein Halbleiterbauelement kann einen Leiterrahmen mit Anschlussbeinchen zum elektrischen Koppeln des Halbleiterbauelements mit einer Leiterplatte beinhalten. Die Anschlussbeinchen des Halbleiterbauelements können an die Leiterplatte gelötet sein. Eine automatische optische Inspektion (AOI) kann verwendet werden, um eine Lotbenetzung zwischen den Anschlussbeinchen des Halbleiterbauelements und der Leiterplatte zu inspizieren. Manche Halbleiterbauelemente, die ein Gehäuse ohne Anschlussbeinchen (z.B. QFN (Quad-Flat No-lead) oder DFN (Dual-Flat No-lead)) oder ein Gehäuse mit kurzen Anschlussbeinchen aufweisen, können jedoch für AOI ungeeignet sein.
  • Eine der Erfindung zugrunde liegende Aufgabenstellung kann darin gesehen werden, solche oder andere Nachteile zu vermeiden.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Ausführungsformen und Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Ein Beispiel für ein Halbleiterbauelement beinhaltet einen Leiterrahmen, einen Halbleiter-Die, der an dem Leiterrahmen angebracht ist, und ein Verkapselungsmaterial, das den Halbleiter-Die und einen Teil des Leiterrahmens verkapselt. Der Leiterrahmen beinhaltet eine erste Hauptfläche und eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt. Der Leiterrahmen beinhaltet Anschlussbeinchen, wobei jedes Anschlussbeinchen eine vollständig plattierte Endfläche aufweist, die sich zwischen einer nichtplattierten ersten Seitenwand und einer nichtplattierten zweiten Seitenwand, die der ersten Seitenwand gegenüberliegt, erstreckt. Die Endfläche und die erste und zweite Seitenwand jedes Anschlussbeinchens sind senkrecht zu der ersten und zweiten Hauptfläche.
  • 1A–1C veranschaulichen verschiedene Ansichten eines Beispiels für ein Halbleiterbauelement einschließlich Anschlussbeinchen mit vollständig plattierten Endflächen.
  • 2 veranschaulicht eine Querschnittsansicht eines Beispiels für ein Halbleiterbauelement einschließlich Anschlussbeinchen mit vollständig plattierten Endflächen.
  • 3 veranschaulicht eine Querschnittsansicht eines Beispiels für einen Teil eines Halbleiterbauelements, das elektrisch mit einer Leiterplatte gekoppelt ist.
  • 4 veranschaulicht eine Draufsicht eines Beispiels für einen Teil eines Leiterrahmens einschließlich Anschlussbeinchen mit vollständig plattierten Endflächen vor einer Vereinzelung.
  • 5 veranschaulicht eine Draufsicht eines Beispiels für einen Leiterrahmenstreifen einschließlich mehrerer Leiterrahmen.
  • 6 veranschaulicht eine Draufsicht eines Beispiels für einen Leiterrahmen nach einer Vereinzelung des Leiterrahmens aus dem in 5 veranschaulichten Leiterrahmenstreifen.
  • 7 ist ein Flussdiagramm, das ein Beispiel für ein Verfahren zum Herstellen eines Halbleiterbauelements einschließlich Anschlussbeinchen mit vollständig plattierten Endflächen veranschaulicht.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen auf dem Wege der Veranschaulichung spezielle Beispiele gezeigt sind, in denen die Offenbarung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie, wie etwa „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“, „vorderer“, „hinterer“ usw., unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Beispielen in einer Reihe von verschiedenen Orientierungen positioniert sein können, wird die Richtungsterminologie zum Zweck der Veranschaulichung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Beispiele genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Konzept der vorliegenden Offenbarung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen.
  • Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen Beispiele miteinander kombiniert werden können, es sei denn, es wird speziell das Gegenteil angegeben.
  • Der Ausdruck „elektrisch gekoppelt“ soll, wie er hier verwendet wird, nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen, und dazwischenliegende Elemente können zwischen den „elektrisch gekoppelten“ Elementen bereitgestellt sein.
  • Damit eine automatische optische Inspektion (AOI) bestimmt, ob eine Lotbenetzung zwischen einem Anschlussbeinchen eines Halbleiterbauelements und einer Leiterplatte annehmbar ist, sollte das Lot eine Lotkehle (Lotausrundung) bilden, die sich auf die Endfläche des Anschlussbeinchens ausdehnt. Halbleiterbauelemente mit einem Gehäuse ohne Anschlussbeinchen oder einem Gehäuse mit kurzen Anschlussbeinchen ermöglichen möglicherweise keine AOI, da die Endfläche jedes Anschlussbeinchens des Gehäuses eine Lotbenetzung möglicherweise nicht erlaubt. Entsprechend beinhalten hier beschriebene Halbleiterbauelemente Anschlussbeinchen mit einer vollständig plattierten Endfläche, die ermöglicht, dass eine Lotbenetzung eine Lotkehle (Lotausrundung) bereitstellt. Auf diese Weise kann eine AOI verwendet werden, um eine Lotbenetzung zwischen den Halbleiterbauelementen und einer Leiterplatte zu inspizieren.
  • 1A veranschaulicht eine perspektivische Draufsicht und 1B veranschaulicht eine perspektivische Untersicht eines Beispiels für ein Halbleiterbauelement 100 einschließlich Anschlussbeinchen mit vollständig plattierten Endflächen. Figur 1C veranschaulicht eine vergrößerte Ansicht eines Beispiels für ein Anschlussbeinchen (Anschlussleiter) des Halbleiterbauelements 100 einschließlich einer vollständig plattierten Endfläche. Das Halbleiterbauelement 100 beinhaltet einen (nicht sichtbaren) Halbleiter-Die, der an einem Leiterrahmen (Leadframe) 101 angebracht ist. Der Halbleiter-Die und Teile des Leiterrahmens 101 sind durch ein Verkapselungsmaterial 120 (z.B. ein Vergussmaterial) verkapselt.
  • Der Leiterrahmen 101 beinhaltet eine erste Hauptfläche 110 (d.h. obere Oberfläche) und eine zweite Hauptfläche 112 (d.h. untere Oberfläche), die der ersten Hauptfläche 110 gegenüberliegt. Der Leiterrahmen 101 kann Kupfer, eine Kupferlegierung, eine Nickel-Eisen-Legierung oder ein anderes geeignetes Metall beinhalten. Der Leiterrahmen 101 ist mit einer Materialschicht (z.B. Zinn, Lot, Lotlegierung) plattiert, um die Lötbarkeit des Leiterrahmens 101 an eine Leiterplatte zu verbessern. Der Leiterrahmen 101 beinhaltet ein Die-Pad 103, mehrere Anschlussbeinchen (Anschlussleiter) 102 und Verbindungsstege 114.
  • Jeder Verbindungssteg 114 verbindet das Die-Pad 103 des Leiterrahmens 101 mit einem Rahmen eines Leiterrahmenstreifens vor einer Vereinzelung, um den Leiterrahmen 101 von dem Leiterrahmenstreifen zu trennen. Jeder Verbindungssteg 114 beinhaltet eine Endfläche 116, die sich zwischen der ersten Hauptfläche 110 und der zweiten Hauptfläche 112 des Leiterrahmens 101 erstreckt. Jede Endfläche 116 ist nichtplattiert, da jede Endfläche 116 gebildet wird, wenn der Leiterrahmen 101 aus einem Leiterrahmenstreifen vereinzelt wird. Entsprechend legt jede Endfläche 116 das Metall des Leiterrahmens 101 frei. Die Seitenwände jedes Verbindungsstegs 114, die sich zwischen der Endfläche 116 und dem Verkapselungsmaterial 120 erstrecken, sind plattiert, da die Seitenwände während einer Vereinzelung des Leiterrahmens 101 aus einem Leiterrahmenstreifen nicht durchtrennt werden.
  • Wie in 1C veranschaulicht, beinhaltet jedes Anschlussbeinchen 102 eine erste Hauptfläche 110 und eine zweite Hauptfläche 112 des Leiterrahmens 101. Des Weiteren beinhaltet jedes Anschlussbeinchen 102 jeweils eine vollständig plattierte Endfläche 104, eine erste und zweite nichtplattierte Seitenwand 106a und 106b und eine erste und zweite plattierte Seitenwand 108a und 108b. Die erste nichtplattierte Seitenwand 106a liegt der zweiten nichtplattierten Seitenwand 106b gegenüber. Jede nichtplattierte Seitenwand 106a und 106b erstreckt sich zwischen der ersten Hauptfläche 110 und der zweiten Hauptfläche 112. Bei einem Beispiel sind die erste und zweite nichtplattierte Seitenwand 106a und 106b ebenflächig und senkrecht zu der Endfläche 104. Die erste und zweite Seitenwand 106a und 106b werden gebildet, wenn der Leiterrahmen 101 aus einem Leiterrahmenstreifen vereinzelt wird. Entsprechend legen die erste und zweite Seitenwand 106a und 106b das Metall des Leiterrahmens 101 frei. Bei anderen Beispielen können die erste und zweite nichtplattierte Seitenwand 106a und 106b eine andere geeignete Form aufweisen.
  • Die erste plattierte Seitenwand 108a liegt der zweiten plattierten Seitenwand 108b gegenüber. Jede plattierte Seitenwand 108a und 108b erstreckt sich zwischen der ersten Hauptfläche 110 und der zweiten Hauptfläche 112. Bei einem Beispiel sind die erste und zweite Seitenwand 108a und 108b konkav geformt und erstrecken sich jeweils zwischen der ersten und zweiten nichtplattierten Seitenwand 106a und 106b und dem Verkapselungsmaterial 120. Die erste und zweite Seitenwand 108a und 108b sind plattiert, weil sie während einer Vereinzelung des Leiterrahmens 101 aus einem Leiterrahmenstreifen nicht durchtrennt werden. Bei anderen Beispielen weisen die erste und zweite plattierte Seitenwand 108a und 108b eine andere geeignete Form auf.
  • Die vollständig plattierte Endfläche 104 erstreckt sich zwischen der ersten Hauptfläche 110 und der zweiten Hauptfläche 112 und zwischen der ersten nichtplattierten Seitenwand 106a und der zweiten nichtplattierten Seitenwand 106b. Die Endfläche 104 ist plattiert, da die Endfläche 104 während einer Vereinzelung des Leiterrahmens 101 aus einem Leiterrahmenstreifen nicht durchtrennt wird. Die vollständig plattierte Endfläche 104 ermöglicht eine AOI einer Lotbenetzung zwischen den Anschlussbeinchen 102 und einer Leiterplatte, da die Plattierung ermöglicht, dass ein Lot die Endfläche 104 benetzt. Auf diese Weise wird eine für eine AOI geeignete Lotkehle (Lotausrundung) auf der Endfläche 104 gebildet, wenn das Anschlussbeinchen 102 an eine Leiterplatte gelötet wird.
  • 2 veranschaulicht eine Querschnittsansicht eines Beispiels für ein Halbleiterbauelement 200 einschließlich Anschlussbeinchen mit vollständig plattierten Endflächen. Das Halbleiterbauelement 200 beinhaltet einen Leiterrahmen 201, einen Halbleiter-Die 218, Bonddrähte 219 und Verkapselungsmaterial 220. Der Leiterrahmen 201 beinhaltet ein Die-Pad 203 und Anschlussbeinchen 202. Der Halbleiter-Die 218 ist mit dem Die-Pad 203 des Leiterrahmens 201 gekoppelt. Bei einem Beispiel ist der Halbleiter-Die 218 elektrisch und/oder thermisch mittels einer Schicht 217 aus einem elektrisch leitfähigen und/oder wärmeleitfähigen Material (z.B. Lot) mit dem Die-Pad 203 gekoppelt. Bei einem anderen Beispiel ist der Halbleiter-Die 218 durch eine Schicht 217 eines dielektrischen Materials (z.B. eines nichtleitfähigen Klebstoffs) elektrisch von dem Die-Pad 203 isoliert. Kontakte an der oberen Oberfläche des Halbleiter-Die 218 sind mittels der Bonddrähte 219 elektrisch mit den entsprechenden Anschlussbeinchen 202 gekoppelt. Bei anderen Beispielen können die Bonddrähte 219 mit anderen geeigneten Zwischenverbindungen, wie etwa Bändern und/oder Klipps, ersetzt werden. Die Bonddrähte 219, der Halbleiter-Die 218, die Materialschicht 217 und Teile des Leiterrahmens 201 sind durch das Verkapselungsmaterial 220 verkapselt.
  • Jedes Anschlussbeinchen 202 beinhaltet eine vollständig plattierte Endfläche 204. Bei einem Beispiel ist jedes Anschlussbeinchen 202 dem Anschlussbeinchen 102 ähnlich, das zuvor unter Bezugnahme auf 1C beschrieben und veranschaulicht wurde. Die vollständig plattierte Endfläche 204 jedes Anschlussbeinchens 202 ermöglicht eine AOI einer Lotbenetzung zwischen jedem Anschlussbeinchen 202 und einer Leiterplatte, wenn das Halbleiterbauelement 200 an eine Leiterplatte gelötet wird.
  • 3 veranschaulicht eine Querschnittsansicht eines Beispiels für einen Teil eines Halbleiterbauelements 300, das elektrisch mit einer Leiterplatte 322 gekoppelt ist. Das Halbleiterbauelement 300 beinhaltet ein Anschlussbeinchen 302 einschließlich einer ersten Hauptfläche 310, einer zweiten Hauptfläche 312, die der ersten Hauptfläche 310 gegenüberliegt, und einer vollständig plattierten Endfläche 304, die sich zwischen der ersten Hauptfläche 310 und der zweiten Hauptfläche 312 erstreckt. Ein Verkapselungsmaterial 320 verkapselt das Anschlussbeinchen 302 teilweise. Das Anschlussbeinchen 302 ist mittels eines Lots 324 elektrisch mit der Leiterplatte 322 gekoppelt. Aufgrund der vollständig plattierten Endfläche 304 des Anschlussbeinchens 302 kann die Endfläche 304 durch ein Lot benetzt werden, so dass eine Lotkehle (Lotausrundung) auf der Endfläche 304 gebildet wird, wenn das Anschlussbeinchen 302 an die Leiterplatte 322 gelötet wird. Die auf der Endfläche 304 gebildete Lotkehle (Lotausrundung) ermöglicht eine AOI einer Lotbenetzung zwischen dem Anschlussbeinchen 302 und der Leiterplatte 322.
  • 4 veranschaulicht eine Draufsicht eines Beispiels für einen Teil eines Leiterrahmens 400 einschließlich Anschlussbeinchen mit vollständig plattierten Endflächen vor einer Vereinzelung. Ein Umriss eines Verkapselungsmaterials, das einen Halbleiter-Die und einen Teil des Leiterrahmens 400 verkapseln kann, ist bei 408 durch gestrichelte Linien angezeigt. Die Oberflächen des Leiterrahmens 400 sind plattiert, so dass der Leiterrahmen 400 Anschlussbeinchen 402 mit vollständig plattierten Endflächen 404 beinhaltet. Die vollständig plattierten Endflächen 404 werden durch eine Öffnung 406 durch den Leiterrahmen 400 bereitgestellt. Um den Leiterrahmen 400 aus anderen Leiterrahmen eines Leiterrahmenstreifens zu vereinzeln, wird jedes Anschlussbeinchen 402 wie durch gestrichelte Linien 410 angezeigt durchtrennt, um nichtplattierte Seitenwände jedes Anschlussbeinchens 402 bereitzustellen. Auf diese Weise werden die Endflächen 404 jedes Anschlussbeinchens 402 nicht durchtrennt und verbleiben daher nach einer Vereinzelung des Leiterrahmens 400 aus einem Leiterrahmenstreifen vollständig plattiert.
  • 5 veranschaulicht eine Draufsicht eines Beispiels für einen Leiterrahmenstreifen 500 einschließlich mehrerer Leiterrahmen 501, die über einen Rahmen 530 miteinander verbunden sind. Ein Umriss eines Verkapselungsmaterials, das einen Halbleiter-Die und einen Teil jedes Leiterrahmens 501 verkapseln kann, ist bei 508 durch gestrichelte Linien angezeigt. Der Leiterrahmenstreifen 500 kann eine beliebige geeignete Anzahl an Leiterrahmen 501 beinhalten, die in Zeilen und Spalten angeordnet sind. Jeder Leiterrahmen 501 beinhaltet ein Die-Pad 503, Anschlussbeinchen 502 und Verbindungsstege 514. Die Die-Pads 503, die Anschlussbeinchen 502 und die Verbindungsstege 514 sind über den Rahmen 530 miteinander verbunden. Jedes Anschlussbeinchen 502 weist eine vollständig plattierte Endfläche 504 auf. Die vollständig plattierten Endflächen 504 werden durch Öffnungen 506 durch den Leiterrahmenstreifen 500 bereitgestellt. Der Leiterrahmenstreifen 500 kann durch Schneiden, Prägen, Stanzen oder Ätzen eines Blechmaterials gebildet werden, um Öffnungen einschließlich der Öffnungen 506 bereitzustellen, die den Rahmen 530 und jeden Leiterrahmen 501 definieren.
  • Sobald der Rahmen 530 und jeder Leiterrahmen 501 gebildet sind, wird der Leiterrahmenstreifen 500 mit einem Material (z.B. Zinn, Lot, Lotlegierung) plattiert, um die Lötbarkeit jedes Leiterrahmens 501 an eine Leiterplatte zu verbessern. Bei einem Beispiel wird der Leiterrahmenstreifen 500 plattiert (z.B. mittels eines Elektroplattierungsprozesses), bevor die Halbleiter-Dies an jeden Leiterrahmen 501 angebracht werden und jeder Halbleiter-Die verkapselt wird. Bei einem anderen Beispiel wird der Leiterrahmenstreifen 500 plattiert (z.B. mittels eines stromlosen Plattierungsprozesses), nachdem die Halbleiter-Dies an jeden Leiterrahmen 501 angebracht wurden und jeder Halbleiter-Die verkapselt wurde.
  • Um jeden Leiterrahmen 501 aus dem Leiterrahmenstreifen 500 zu vereinzeln, wird jedes Anschlussbeinchen 502 wie durch gestrichelte Linien 510 angezeigt durchtrennt, um nichtplattierte Seitenwände von jedem Anschlussbeinchen 502 bereitzustellen. Auf diese Weise werden die Endflächen 504 jedes Anschlussbeinchens nicht durchtrennt und verbleiben daher nach einer Vereinzelung jedes Leiterrahmens 501 aus dem Leiterrahmenstreifen 500 vollständig plattiert. Um jeden Leiterrahmen 501 aus dem Leiterrahmenstreifen 500 zu vereinzeln, wird des Weiteren jeder Verbindungssteg 514 wie durch gestrichelte Linien 511 angezeigt durchtrennt, um nichtplattierte Endflächen jedes Verbindungsstegs 514 bereitzustellen. Jeder Leiterrahmen 501 kann durch Schneiden, Prägen, Stanzen, Ätzen oder einen anderen geeigneten Prozess aus dem Leiterrahmenstreifen 500 vereinzelt werden. Bei einem Beispiel wird der Leiterrahmenstreifen 500 vereinzelt, um mehrere Leiterrahmen, wie etwa den in der folgenden 6 veranschaulichten Leiterrahmen 600, bereitzustellen.
  • 6 veranschaulicht eine Draufsicht eines Beispiels für einen Leiterrahmen 600 nach einer Vereinzelung aus einem Leiterrahmenstreifen, wie etwa dem Leiterrahmenstreifen 500, der zuvor unter Bezugnahme auf 5 beschrieben und veranschaulicht wurde. Ein Umriss eines Verkapselungsmaterials, das einen Halbleiter-Die und einen Teil des Leiterrahmens 600 verkapseln kann, ist bei 608 durch gestrichelte Linien angezeigt. Der Leiterrahmen 600 beinhaltet Anschlussbeinchen 602, ein Die-Pad 603 und Verbindungsstege 614. Jedes Anschlussbeinchen 602 weist eine vollständig plattierte Endfläche 604, eine erste und zweite nichtplattierte Seitenwand 606a und 606b und eine erste und zweite plattierte Seitenwand 608a und 608b auf.
  • Jeder Verbindungssteg 614 beinhaltet eine nichtplattierte Endfläche 616. Jede Endfläche 616 ist nichtplattiert, da jede Endfläche 616 gebildet wird, wenn der Leiterrahmen 600 aus einem Leiterrahmenstreifen vereinzelt wird. Entsprechend legt jede Endfläche 616 das Metall des Leiterrahmens 600 frei. Die Seitenwände jedes Verbindungsstegs 614, die sich zwischen der Endfläche 616 und dem Verkapselungsmaterial 608 erstrecken, sind plattiert, da die Seitenwände während einer Vereinzelung des Leiterrahmens 600 aus einem Leiterrahmenstreifen nicht durchtrennt werden.
  • Die erste nichtplattierte Seitenwand 606a jedes Anschlussbeinchens 602 liegt der zweiten nichtplattierten Seitenwand 606b jedes Anschlussbeinchens 602 gegenüber. Bei einem Beispiel sind die erste und zweite nichtplattierte Seitenwand 606a und 606b ebenflächig und senkrecht zu der Endfläche 604. Die erste und zweite Seitenwand 606a und 606b werden gebildet, wenn der Leiterrahmen 600 aus einem Leiterrahmenstreifen vereinzelt wird. Entsprechend legen die erste und zweite Seitenwand 606a und 606b das Metall des Leiterrahmens 600 frei. Bei anderen Beispielen können die erste und zweite nichtplattierte Seitenwand 606a und 606b eine andere geeignete Form aufweisen.
  • Die erste plattierte Seitenwand 608a jedes Anschlussbeinchens 602 liegt der zweiten plattierten Seitenwand 608b jedes Anschlussbeinchens 602 gegenüber. Bei einem Beispiel sind die erste und zweite Seitenwand 608a und 608b konkav geformt und erstrecken sich jeweils zwischen der ersten und zweiten nichtplattierten Seitenwand 606a und 606b und dem Verkapselungsmaterial 608. Die erste und zweite Seitenwand 608a und 608b sind plattiert, da sie während einer Vereinzelung des Leiterrahmens 600 aus einem Leiterrahmenstreifen nicht durchtrennt werden.
  • Die vollständig plattierten Endflächen 604 jedes Anschlussbeinchens 602 erstrecken sich zwischen der ersten nichtplattierten Seitenwand 606a und der zweiten nichtplattierten Seitenwand 606b. Die Endfläche 604 ist plattiert, da die Endfläche 604 während einer Vereinzelung des Leiterrahmens 600 aus einem Leiterrahmenstreifen nicht durchtrennt wird. Die vollständig plattierte Endfläche 604 ermöglicht eine AOI einer Lotbenetzung zwischen jedem Anschlussbeinchen 602 und einer Leiterplatte, da die Plattierung ermöglicht, dass ein Lot die Endfläche 604 benetzt. Auf diese Weise wird eine für eine AOI geeignete Lotkehle (Lotausrundung) auf der Endfläche 604 gebildet, wenn jedes Anschlussbeinchen 602 an eine Leiterplatte gelötet wird.
  • 7 ist ein Flussdiagramm, das ein Beispiel für ein Verfahren 700 zum Herstellen eines Halbleiterbauelements einschließlich Anschlussbeinchen mit vollständig plattierten Endflächen veranschaulicht. Bei 702 beinhaltet das Verfahren 700 Anbringen eines Halbleiter-Die an einen Leiterrahmen eines Leiterrahmenstreifens, wobei der Leiterrahmen mehrere Anschlussbeinchen umfasst, wobei eine Endfläche jedes Anschlussbeinchens vollständig plattiert ist. Bei 704 beinhaltet das Verfahren 700 Verkapseln des Halbleiter-Die und eines Teils des Leiterrahmens. Bei 706 beinhaltet das Verfahren 700 Vereinzeln des Leiterrahmens aus dem Leiterrahmenstreifen durch Durchtrennen des Leiterrahmenstreifens, um Seitenwände jedes Anschlussbeinchens zu bilden, so dass sich die vollständig plattierte Endfläche jedes Anschlussbeinchens zwischen den Seitenwänden jedes Anschlussbeinchens erstreckt. Der Leiterrahmen kann durch Schneiden, Prägen, Stanzen, Ätzen oder einen anderen geeigneten Prozess aus dem Leiterrahmenstreifen vereinzelt werden.
  • Bei einem Beispiel beinhaltet das Verfahren 700 ferner Bilden des Leiterrahmenstreifens mittels Prägen oder Ätzen. Das Verfahren 700 kann auch Plattieren (z.B. mittels eines Elektroplattierungsprozesses) des Leiterrahmenstreifens vor dem Anbringen des Halbleiter-Die beinhalten. Bei einem anderen Beispiel kann der Leiterrahmenstreifen nach dem Anbringen des Halbleiter-Die plattiert werden (z.B. mittels eines stromlosen Plattierungsprozesses). Das Anbringen des Halbleiter-Die an den Leiterrahmen kann elektrisches Koppeln des Halbleiter-Die mit einem Die-Pad des Leiterrahmens beinhalten. Das Verfahren 700 kann auch Löten jedes Anschlussbeinchens des Leiterrahmens an eine Leiterplatte und Inspizieren einer Lotbenetzung zwischen jedem Anschlussbeinchen des Leiterrahmens und der Leiterplatte mittels eines automatisierten optischen Inspektionsprozesses beinhalten.
  • Obgleich hier spezifische Beispiele veranschaulicht und beschrieben wurden, kann eine Bandbreite alternativer und/oder gleichwertiger Implementierungen die spezifischen gezeigten und beschriebenen Beispiele ersetzen, ohne die vorliegende Offenbarung zu verlassen. Diese Anmeldung soll jegliche Adaptionen oder Varianten der hier besprochenen speziellen Beispiele abdecken.

Claims (20)

  1. Halbleiterbauelement, das umfasst: einen Leiterrahmen, der eine erste Hauptfläche und eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt, aufweist, wobei der Leiterrahmen Anschlussbeinchen aufweist, wobei jedes Anschlussbeinchen eine vollständig plattierte Endfläche aufweist, die sich zwischen einer nichtplattierten ersten Seitenwand und einer nichtplattierten zweiten Seitenwand, die der ersten Seitenwand gegenüberliegt, erstreckt, wobei die Endfläche und die erste und zweite Seitenwand jedes Anschlussbeinchens senkrecht zu der ersten und zweiten Hauptfläche sind; einen Halbleiter-Die, der an dem Leiterrahmen angebracht ist; und ein Verkapselungsmaterial, das den Halbleiter-Die und einen Teil des Leiterrahmens verkapselt.
  2. Halbleiterbauelement nach Anspruch 1, wobei die Endfläche jedes Anschlussbeinchens mit einer Materialschicht plattiert ist, um die Lötbarkeit der Endfläche jedes Anschlussbeinchens zu verbessern.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei der Leiterrahmen ein Metall umfasst, und wobei die erste und die zweite Seitenwand jedes Anschlussbeinchens das Metall freilegen.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die vollständig plattierte Endfläche jedes Anschlussbeinchens eine automatisierte optische Inspektion einer Lotbenetzung zwischen dem Leiterrahmen und einer Leiterplatte ermöglicht.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der Leiterrahmen ein Die-Pad umfasst, und wobei der Halbleiter-Die an dem Die-Pad angebracht ist.
  6. Halbleiterbauelement nach Anspruch 5, wobei der Halbleiter-Die elektrisch mit dem Die-Pad gekoppelt ist.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die nichtplattierte erste Seitenwand ebenflächig ist und wobei die nichtplattierte zweite Seitenwand ebenflächig und parallel zu der ersten Seitenwand ist.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei jedes Anschlussbeinchen eine plattierte erste Seitenwand zwischen der nichtplattierten ersten Seitenwand und dem Verkapselungsmaterial und eine plattierte zweite Seitenwand zwischen der nichtplattierten zweiten Seitenwand und dem Verkapselungsmaterial umfasst.
  9. Leiterrahmenstreifen, der umfasst: einen Rahmen; und mehrere Leiterrahmen, die durch den Rahmen gestützt werden, wobei jeder Leiterrahmen eine erste Hauptfläche und eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt, aufweist und wobei jeder Leiterrahmen mehrere Anschlussbeinchen aufweist, wobei der Rahmen eine Öffnung für jedes Anschlussbeinchen jedes Leiterrahmens aufweist, wobei jede Öffnung eine vollständig plattierte Endfläche eines Anschlussbeinchens der mehreren Anschlussbeinchen bereitstellt, die sich zwischen der ersten Hauptfläche und der zweiten Hauptfläche eines Leiterrahmens der mehreren Leiterrahmen erstreckt.
  10. Leiterrahmenstreifen nach Anspruch 9, wobei der Rahmen zu durchtrennen ist, um Seitenwände jedes Anschlussbeinchens bereitzustellen, wenn jeder der mehreren Leiterrahmen aus dem Rahmen vereinzelt wird.
  11. Leiterrahmenstreifen nach Anspruch 9 oder 10, wobei der Leiterrahmenstreifen ein geprägter Leiterrahmenstreifen oder ein geätzter Leiterrahmenstreifen ist.
  12. Leiterrahmenstreifen nach einem der Ansprüche 9 bis 11, wobei der Leiterrahmenstreifen plattiert ist.
  13. Leiterrahmenstreifen nach Anspruch 12, wobei der Leiterrahmenstreifen mit einer Materialschicht plattiert ist, um die Lötbarkeit der mehreren Leiterrahmen zu verbessern.
  14. Leiterrahmenstreifen nach einem der Ansprüche 9 bis 13, wobei jedes Anschlussbeinchen eine plattierte erste Seitenwand und eine plattierte zweite Seitenwand, die der plattierten ersten Seitenwand gegenüberliegt, aufweist, wobei sich die erste und die zweite Seitenwand zwischen der ersten Hauptfläche und der zweiten Hauptfläche eines Leiterrahmens der mehreren Leiterrahmen erstrecken.
  15. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren umfasst: Anbringen eines Halbleiter-Die an einen Leiterrahmen eines Leiterrahmenstreifens, wobei der Leiterrahmen mehrere Anschlussbeinchen aufweist, wobei eine Endfläche jedes Anschlussbeinchens vollständig plattiert ist; Verkapseln des Halbleiter-Die und eines Teils des Leiterrahmens; und Vereinzeln des Leiterrahmens aus dem Leiterrahmenstreifen durch Durchtrennen des Leiterrahmenstreifens, um Seitenwände jedes Anschlussbeinchens zu bilden, so dass sich die vollständig plattierte Endfläche jedes Anschlussbeinchens zwischen den Seitenwänden jedes Anschlussbeinchens erstreckt.
  16. Verfahren nach Anspruch 15, das ferner umfasst: Bilden des Leiterrahmenstreifens mittels Prägen oder Ätzen.
  17. Verfahren nach Anspruch 15 oder 16, das ferner umfasst: Plattieren des Leiterrahmenstreifens vor dem Anbringen des Halbleiter-Die.
  18. Verfahren nach einem der Ansprüche 15 bis 17, das ferner umfasst: Plattieren des Leiterrahmenstreifens nach dem Anbringen des Halbleiter-Die.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei das Anbringen des Halbleiter-Die an den Leiterrahmen elektrisches Koppeln des Halbleiter-Die an ein Die-Pad des Leiterrahmens umfasst.
  20. Verfahren nach einem der Ansprüche 15 bis 19, das ferner umfasst: Löten jedes Anschlussbeinchens des Leiterrahmens an eine Leiterplatte; und Inspizieren einer Lotbenetzung zwischen jedem Anschlussbeinchen des Leiterrahmens und der Leiterplatte mittels eines automatisierten optischen Inspektionsprozesses.
DE102017204594.9A 2016-03-21 2017-03-20 Leiterrahmenanschlussbeinchen mit vollständig plattierten Endflächen Pending DE102017204594A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/075,266 2016-03-21
US15/075,266 US10796986B2 (en) 2016-03-21 2016-03-21 Leadframe leads having fully plated end faces

Publications (1)

Publication Number Publication Date
DE102017204594A1 true DE102017204594A1 (de) 2017-09-21

Family

ID=59751606

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017204594.9A Pending DE102017204594A1 (de) 2016-03-21 2017-03-20 Leiterrahmenanschlussbeinchen mit vollständig plattierten Endflächen

Country Status (3)

Country Link
US (2) US10796986B2 (de)
CN (2) CN107221514A (de)
DE (1) DE102017204594A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796986B2 (en) 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces
US11502045B2 (en) * 2019-01-23 2022-11-15 Texas Instruments Incorporated Electronic device with step cut lead
USD939458S1 (en) * 2019-05-29 2021-12-28 Diodes Incorporated Leadframe
USD940090S1 (en) * 2019-05-29 2022-01-04 Diodes Incorporated Leadframe
CN110391144B (zh) * 2019-07-31 2024-03-19 江阴康强电子有限公司 一种引线框架生产线
US11581195B2 (en) * 2020-12-21 2023-02-14 Alpha And Omega Semiconductor International Lp Semiconductor package having wettable lead flank and method of making the same
US11887864B2 (en) * 2021-04-26 2024-01-30 Microchip Technology Incorporated Method of forming a surface-mount integrated circuit package with solder enhanced leadframe terminals

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0335608B1 (de) * 1988-03-28 1995-06-14 Texas Instruments Incorporated Leiterrahmen mit verminderter Korrosion
EP0537982A2 (de) * 1991-10-14 1993-04-21 Fujitsu Limited Halbleiteranordnung mit verbesserten Leitern
KR0145768B1 (ko) * 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
US6194777B1 (en) * 1998-06-27 2001-02-27 Texas Instruments Incorporated Leadframes with selective palladium plating
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6545344B2 (en) * 2000-06-27 2003-04-08 Texas Instruments Incorporated Semiconductor leadframes plated with lead-free solder and minimum palladium
JP3417395B2 (ja) * 2000-09-21 2003-06-16 松下電器産業株式会社 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
KR100371567B1 (ko) * 2000-12-08 2003-02-07 삼성테크윈 주식회사 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
US6611047B2 (en) * 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6713852B2 (en) * 2002-02-01 2004-03-30 Texas Instruments Incorporated Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
US6583500B1 (en) * 2002-02-11 2003-06-24 Texas Instruments Incorporated Thin tin preplated semiconductor leadframes
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6828660B2 (en) * 2003-01-17 2004-12-07 Texas Instruments Incorporated Semiconductor device with double nickel-plated leadframe
CN100490140C (zh) 2003-07-15 2009-05-20 飞思卡尔半导体公司 双规引线框
DE102004012979B4 (de) * 2004-03-16 2009-05-20 Infineon Technologies Ag Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
KR101070890B1 (ko) * 2004-04-16 2011-10-06 삼성테크윈 주식회사 다열리드형 반도체 팩키지 제조 방법
KR20060021744A (ko) * 2004-09-04 2006-03-08 삼성테크윈 주식회사 리드프레임 및 그 제조방법
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US7932587B2 (en) * 2007-09-07 2011-04-26 Infineon Technologies Ag Singulated semiconductor package
JP5015200B2 (ja) 2008-09-02 2012-08-29 株式会社リコー 画像形成装置
JP2010087173A (ja) 2008-09-30 2010-04-15 Nec Electronics Corp 半導体装置の製造方法及び半導体装置
US8188587B2 (en) * 2008-11-06 2012-05-29 Fairchild Semiconductor Corporation Semiconductor die package including lead with end portion
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
US8071427B2 (en) * 2009-01-29 2011-12-06 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure therefor
CN104465414B (zh) * 2009-07-06 2017-08-15 瑞萨电子株式会社 半导体器件的制造方法
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
US8841758B2 (en) * 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
US9576932B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9337130B2 (en) * 2014-07-28 2016-05-10 Texas Instruments Incorporated Leadframe strip and leadframes
CN105895611B (zh) * 2014-12-17 2019-07-12 恩智浦美国有限公司 具有可湿性侧面的无引线方形扁平半导体封装
US10796986B2 (en) 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces

Also Published As

Publication number Publication date
US10796986B2 (en) 2020-10-06
US11342252B2 (en) 2022-05-24
CN112510010A (zh) 2021-03-16
US20170271246A1 (en) 2017-09-21
CN107221514A (zh) 2017-09-29
US20210020553A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
DE102017204594A1 (de) Leiterrahmenanschlussbeinchen mit vollständig plattierten Endflächen
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE102016110235B4 (de) Halbleitervorrichtungen mit Clipvorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
DE19712551B4 (de) Zuleitungsrahmen und darauf angewendetes Herstellungsverfahren für Halbleitergehäuse in Chipgröße
DE102009008738A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE102014116379B4 (de) Leiterrahmenstreifen und verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE4236625A1 (en) Plastics encapsulated semiconductor device - has resin-filled space above element and under parallel plane in which internal wiring is arranged in proximity to surface electrode connections
DE19817128A1 (de) Zuleitungsrahmen, den Zuleitungsrahmen benutzende Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
US20160100490A1 (en) Making a plurality of integrated circuit packages
DE102014117337A1 (de) Halbleitergehäuse und Verfahren zur Herstellung desselben
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE102020110920A1 (de) Leiterrahmen für halbleitergehäuse
DE102018130965A1 (de) Gehäuse-in-gehäuse struktur für halbleitervorrichtungen und verfahren zur herstellung
DE202018104349U1 (de) Lichtabgabevorrichtungs-Package
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE10205563A1 (de) Halbleiter-Die-Packung mit zwei Die-Paddles
DE102012109159A1 (de) Leiterrahmenverbund, Gehäuseverbund, Baugruppenverbund und Verfahren zum Ermitteln mindestens eines Messwerts einer Messgröße einer elektronischen Baugruppe
DE102020117341A1 (de) Gehäuse-leiter-design mit rillen für verbesserte dammbalkentrennung
DE102020100454B4 (de) Substrate für Halbleiterpackages und Verfahren zu ihrer Herstellung
DE102014117404A1 (de) Anschlussleiterloses Halbleitergehäuse mit optischer Überprüfungsmöglichkeit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication