DE19817128A1 - Zuleitungsrahmen, den Zuleitungsrahmen benutzende Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung - Google Patents

Zuleitungsrahmen, den Zuleitungsrahmen benutzende Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung

Info

Publication number
DE19817128A1
DE19817128A1 DE19817128A DE19817128A DE19817128A1 DE 19817128 A1 DE19817128 A1 DE 19817128A1 DE 19817128 A DE19817128 A DE 19817128A DE 19817128 A DE19817128 A DE 19817128A DE 19817128 A1 DE19817128 A1 DE 19817128A1
Authority
DE
Germany
Prior art keywords
lead
lead frame
base plate
conductive base
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19817128A
Other languages
English (en)
Inventor
Toshiaki Shinohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19817128A1 publication Critical patent/DE19817128A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich auf einen Zuleitungsrah­ men (Leitungsrahmen) für eine Halbleitervorrichtung, eine den Zuleitungsrahmen benutzende Halbleitervorrichtung und ein Ver­ fahren zum Herstellen der Halbleitervorrichtung.
Fig. 18 ist eine perspektivische Ansicht eines bei der Anmelde­ rin vorhandenen Zuleitungsrahmens. In Fig. 18 bezeichnet das Bezugszeichen 31 einen Rahmen, das Bezugszeichen 32 eine zur Hälfte geätzte innere Zuleitung (Leitung), die kontinuierlich mit dem Rahmen 31 gebildet ist, das Bezugszeichen 33 einen Lei­ tungsabschnitt eines externen Anschlusses der inneren Zuleitung 32, das Bezugszeichen 34 eine Halbleiterplättchen-Anschlußflä­ che, das Bezugszeichen 35 einen Chip, der auf der Halbleiter­ plättchen-Anschlußfläche 34 angeordnet ist und das Bezugszei­ chen 36 einen Trägerstreifen zum Tragen (bzw. Stützen) der in­ neren Zuleitung 32.
Fig. 19 zeigt eine Halbleitervorrichtung, die für den Gebrauch des bei der Anmelderin vorhandenen Zuleitungsrahmens gebildet ist. In Fig. 19 bezeichnet das Bezugszeichen 37 ein Halbleiter­ plättchenkontaktierungsmaterial zum Befestigen eines Chips 35 auf einer Halbleiterplättchen-Anschlußfläche 34, das Bezugszei­ chen 38 einen Bond-Draht (Kontaktierungsdraht) zum Verbinden der inneren Zuleitung 32 mit einer Kontaktierungs-Anschlußflä­ che des Chips 35, das Bezugszeichen 39 ein Versiegelungsharz zum Versiegeln der inneren Zuleitung 32 und des Chips 35 und das Bezugszeichen 40 eine Lötperle, die auf einem Leitungsab­ schnitt 33 eines externen Anschlusses gebildet ist.
Der in Fig. 18 und Fig. 19 gezeigte bei der Anmelderin vorhan­ dene Zuleitungsrahmen hat mehrere innere Zuleitungen 32. Jede innere Zuleitung ist so schmal, daß sie in ihrer mechanischen Stärke schwach ist. Um das Spitzenende oder die Zwischenpositi­ on (den Mittelteil) der mit einem Draht zu kontaktierenden (bondenden) Zuleitung zu verstärken und um Defekte wie bei­ spielsweise ein Verbiegen zu vermeiden, ist es nötig, den Trä­ gerstreifen 36 an Teile zu kleben (zu befestigen), die eine Verstärkung erfordern, wie in den Fig. 18 und 19 gezeigt ist. Was die Halbleiterplättchen-Anschlußfläche 34 betrifft, ist es nötig, eine innere Zuleitung zum Tragen (Unterstützen) dersel­ ben vorzusehen oder sie zu verstärken durch Befestigen eines Trägerstreifens daran wie in der oben beschriebenen inneren Zu­ leitung.
Zum Beispiel ist in der ungeprüften japanischen Patentveröf­ fentlichung Nr. 94459/1991 eine Technologie vorgestellt zum Bilden eines Anschlusses durch Atzen, nachdem ein Chip montiert ist, unter Verwenden einer Metallfassung, auf der keine Zulei­ tung gebildet ist. Die Technologie ist jedoch nicht geeignet zum Bilden des Zuleitungsrahmens.
Eine Aufgabe der vorliegenden Erfindung ist es, ein derartiges Problem zu lösen und einen Zuleitungsrahmen und eine Halblei­ tervorrichtung anzugeben, bei denen es möglich ist, Defekte zu vermeiden wie beispielsweise ein Verbiegen des Einzelteil-Zuleitungsrahmens ohne Verwenden des Trägerstreifens und eine Fein-Verarbeitung auszuführen, und die sogar in oder als eine Halbleitervorrichtung eines CSP-Aufbaues verwendet werden kön­ nen, und ein Herstellungsverfahren für diese anzugeben.
Diese Aufgabe wird gelöst durch einen Zuleitungsrahmen nach An­ spruch 1 bzw. eine Halbleitervorrichtung nach Anspruch 8 bzw. ein Herstellungsverfahren nach Anspruch 9 oder 12.
Weiterbildungen der Erfindungen sind in den Unteransprüchen an­ gegeben.
Es ist ein Zuleitungsrahmen vorgesehen, der eine leitende Grundplatte mit einer ersten Oberfläche, auf der ein Halbleite­ relement montiert ist, und einer zweiten Oberfläche gegenüber der ersten Oberfläche, einen auf der ersten Oberfläche der lei­ tenden Grundplatte angeordneten zuleitungsbildenden Abschnitt und einen auf der ersten Oberfläche durch Ätzen unter Maskieren mindestens des zuleitungsbildenden Abschnittes gebildeten kon­ kaven Abschnitt aufweist.
Der zuleitungsbildende Abschnitt ist derart angeordnet, daß er sich in Richtung eines zentralen Abschnittes von einem periphe­ ren Abschnitt der leitenden Grundplatte aus erstreckt.
Die leitende Grundplatte hat vier Seiten und der zuleitungsbil­ dende Abschnitt ist derart angeordnet, daß er sich in Richtung eines zentralen Abschnittes von jeder Seite der leitenden Grundplatte aus erstreckt.
Der zuleitungsbildende Abschnitt hat einen Zuleitungsanschluß, der auf einem peripheren Abschnitt der leitenden Grundplatte angeordnet ist und einen Verbindungsabschnitt, der mit einem Halbleiterelement verbunden werden soll und auf einem zentralen Abschnitt der leitenden Grundplatte angeordnet ist.
Der zentrale Abschnitt der ersten Oberfläche der leitenden Grundplatte hat einen Halbleiterplättchenkontaktierungsab­ schnitt zum Montieren eines Halbleiterelementes darauf.
Der zentrale Abschnitt der zweiten Oberfläche der leitenden Grundplatte hat einen konkaven Abschnitt, der sich zu dem kon­ kaven Abschnitt der ersten Oberfläche erstreckt, und ein Endab­ schnitt des zuleitungsbildenden Abschnittes der ersten Oberflä­ che ist frei gelegt.
Der zuleitungsbildende Abschnitt hat einen Zuleitungsanschluß­ abschnitt, der in dem zentralen Abschnitt der leitenden Grund­ platte angeordnet ist, und einen Verbindungsabschnitt, der mit dem Halbleiterelement verbunden werden soll und auf dem peri­ pheren Abschnitt der leitenden Grundplatte angeordnet ist.
In der Halbleitervorrichtung, in der ein Halbleiterelement auf eine erste Oberfläche einer leitenden Grundplatte eines Zulei­ tungsrahmens montiert ist, und eine erste Oberfläche und das Halbleiterelement mit Harz versiegelt sind, weist die Halblei­ tervorrichtung ferner eine Zuleitung, die durch Ätzen einer zweiten Oberfläche der leitenden Grundplatte erhalten ist und mit dem Halbleiterelement verbunden ist, und ein Isolierteil zum Bedecken der zweiten Oberfläche mit Ausnahme eines An­ schlußabschnittes der Zuleitung auf.
Es ist ferner ein Herstellungsverfahren einer Halbleitervor­ richtung angegeben mit: einem ersten Schritt des Bildens eines konkaven Abschnittes durch Ätzen unter Maskieren mindestens ei­ nes zuleitungsbildenden Abschnittes auf einer ersten Oberfläche eines Zuleitungsrahmens, einem zweiten Schritt des Montierens eines Halbleiterelementes auf der ersten Oberfläche und des Verbindens des Halbleiterelementes mit dem zuleitungsbildenden Abschnitt, einem dritten Schritt des Versiegelns der ersten Oberfläche und des Halbleiterelementes mit Harz, einem vierten Schritt des Ätzens einer zweiten Oberfläche gegenüber der er­ sten Oberfläche des Zuleitungsrahmens zum Bilden einer Zulei­ tung und einem fünften Schritt des Bedeckens der zweiten Ober­ fläche mit einem Isolierteil mit Ausnahme eines Anschlußab­ schnittes der Zuleitung.
Der zweite Schritt wird nach dem Ätzen eines zentralen Ab­ schnittes der zweiten Oberfläche gegenüber der ersten Oberflä­ che des Zuleitungsrahmens zum Bilden eines konkaven Abschnit­ tes, der den konkaven Abschnitt auf der ersten Oberfläche des Zuleitungsrahmens erreicht, und dem Freilegen eines Endab­ schnittes des zuleitungsbildenden Abschnittes der ersten Ober­ fläche ausgeführt.
In dem ersten Schritt wird gleichzeitig ein Ätzarbeitsgang des Bildens des konkaven Abschnittes auf der ersten Oberfläche des Zuleitungsrahmens und ein Ätzarbeitsgang des Bildens eines kon­ kaven Abschnittes, der den konkaven Abschnitt auf der ersten Oberfläche in einem zentralen Abschnitt der zweiten Oberfläche erreicht, zum Freilegen eines Endabschnittes des zuleitungsbil­ denden Abschnittes der ersten Oberfläche ausgeführt.
Es ist auch ein Herstellungsverfahren eines Zuleitungsrahmens angegeben mit einem ersten Schritt des Bildens eines konkaven Abschnittes durch Ätzen unter Maskieren mindestens eines zulei­ tungsbildenden Abschnittes auf einer ersten Oberfläche einer leitenden Grundplatte und einem zweiten Schritt des Atzens ei­ nes zentralen Abschnittes einer zweiten Oberfläche gegenüber der ersten Oberfläche der leitenden Grundplatte zum Bilden ei­ nes konkaven Abschnittes, der einen konkaven Abschnitt auf der ersten Oberfläche des Zuleitungsrahmens erreicht, und des Frei­ legens eines Endabschnittes des zuleitungsbildenden Abschnittes der ersten Oberfläche.
Ferner werden der erste Schritt und der zweite Schritt zur sel­ ben Zeit ausgeführt.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen der Erfin­ dung anhand der Figuren. Von den Figuren zeigen:
Fig. 1 eine perspektivische Ansicht eines Zulei­ tungsrahmens (Leitungsrahmens) gemäß einer Ausführungsform 1 der vorliegenden Erfin­ dung;
Fig. 2 eine Ansicht von Herstellungsschritten des Zuleitungsrahmens gemäß der Ausführungsform 1 der vorliegenden Erfindung;
Fig. 3 eine Ansicht von Herstellungsschritten des Zuleitungsrahmens gemäß der Ausführungsform 1 der vorliegenden Erfindung;
Fig. 4 eine perspektivische Ansicht eines Zulei­ tungsrahmens gemäß einer Ausführungsform 2 der vorliegenden Erfindung;
Fig. 5 eine Ansicht von Herstellungsschritten des Zuleitungsrahmens gemäß der Ausführungsform 2 der vorliegenden Erfindung;
Fig. 6 eine perspektivische Ansicht eines Zulei­ tungsrahmens gemäß einer Ausführungsform 3 der vorliegenden Erfindung;
Fig. 7 eine perspektivische Ansicht einer Modifika­ tion des Zuleitungsrahmens gemäß der Ausfüh­ rungsform 3 der vorliegenden Erfindung;
Fig. 8 eine perspektivische Ansicht eines Zulei­ tungsrahmens gemäß einer Ausführungsform 4 der vorliegenden Erfindung;
Fig. 9 eine Ansicht von Herstellungsschritten einer Halbleitervorrichtung gemäß einer Ausfüh­ rungsform 5 der vorliegenden Erfindung;
Fig. 10 eine Ansicht von Herstellungsschritten einer anderen Halbleitervorrichtung gemäß der Aus­ führungsform 5 der vorliegenden Erfindung;
Fig. 11 eine Ansicht von Herstellungsschritten einer Halbleitervorrichtung gemäß einer Ausfüh­ rungsform 6 der vorliegenden Erfindung;
Fig. 12 eine Ansicht von Herstellungsschritten der Halbleitervorrichtung gemäß der Ausführungs­ form 6 der vorliegenden Erfindung;
Fig. 13 eine Ansicht von Herstellungsschritten einer Halbleitervorrichtung gemäß einer Ausfüh­ rungsform 7 der vorliegenden Erfindung;
Fig. 14 eine Ansicht von Herstellungsschritten der Halbleitervorrichtung gemäß der Ausführungs­ form 7 der vorliegenden Erfindung;
Fig. 15 eine perspektivische Ansicht eines Zulei­ tungsrahmens gemäß einer Ausführungsform 8 der vorliegenden Erfindung;
Fig. 16 eine Ansicht von Herstellungsschritten der Halbleitervorrichtung gemäß der Ausführungs­ form 8 der vorliegenden Erfindung;
Fig. 17 ist eine Ansicht von Herstellungsschritten der Halbleitervorrichtung gemäß der Ausfüh­ rungsform 8 der vorliegenden Erfindung;
Fig. 18 ist eine perspektivische Ansicht eines bei der Anmelderin vorhandenen Zuleitungsrah­ mens;
Fig. 19 ist eine Schnittansicht einer Halbleitervor­ richtung, die den bei der Anmelderin vorhan­ denen Zuleitungsrahmen verwendet.
Ausführungsform 1
Fig. 1 ist eine perspektivische Ansicht eines Zuleitungsrahmens (Anschlußdrahtrahmens, Leitungsrahmens) 1 gemäß einer Ausfüh­ rungsform 1 der vorliegenden Erfindung.
Fig. 2 und Fig. 3 sind Ansichten eines Herstellungsverfahrens des in Fig. 1 gezeigten Zuleitungsrahmens 1.
In Fig. 1 und 2 bezeichnet das Bezugszeichen 1 einen Zulei­ tungsrahmen, das Bezugszeichen 2 eine durch zur Hälfte Atzen (später beschrieben) gebildete Zuleitung (Leitung) des Zulei­ tungsrahmens 1, Bezugszeichen 3 einen Zuleitungsanschlußab­ schnitt, der mit einer externen Schaltung der Zuleitung 2 ver­ bunden werden soll, Bezugszeichen 4 einen zur Hälfte geätzten Abschnitt des Zuleitungsrahmens 1, Bezugszeichen 5 ein Durch­ gangsloch zum Kontaktieren (Bonden), das in dem Zuleitungsrah­ men 1 gebildet ist und durch einen Arbeitsgang des zur Hälfte Atzens von der gegenüberliegenden Seite wie später beschrieben gebildet wird und das Bezugszeichen 6 einen Drahtkontaktie­ rungsabschnitt (Drahtbondabschnitt), der in einem anderen End­ abschnitt gegenüber dem Zuleitungsanschlußabschnitt 3 der Zu­ leitung 2 gebildet ist. Der Drahtkontaktierungsabschnitt 6 ist in dem zentralen Abschnitt des Zuleitungsrahmens 1 angeordnet.
In Fig. 2 bezeichnen die Bezugszeichen 7 und 8 Resiste.
In dem Zuleitungsrahmen 1 der Fig. 1 sind die Zuleitungen 2 nicht unabhängig gebildet und werden zu unabhängigen Zuleitun­ gen in einem Herstellungsschritt einer Halbleitervorrichtung ausgebildet.
Ein Herstellungsverfahren eines Zuleitungsrahmens gemäß der Ausführungsform I der vorliegenden Erfindung wird im folgenden anhand der Fig. 2 und Fig. 3 beschrieben.
Fig. 2(a) ist eine perspektivische Ansicht eines Zuleitungsrah­ mens 1 aus einem Kupfer oder Eisen enthaltenden Material, wobei ein Muster einer Zuleitung oder dergleichen überhaupt nicht ge­ bildet ist. Ein Resist 7 wird in einem Abschnitt, der als ein Muster gebildet werden soll, gebildet. Dieser Zustand ist in Fig. 2(b) gezeigt. Dann wird ein Muster eines Abschnittes, in dem kein Resist 7 gebildet ist, durch einen Arbeitsgang des zur Hälfte Ätzens entfernt. Dieser Zustand ist in Fig. 2(c) ge­ zeigt. Auf diese Weise wird ein zur Hälfte geätzter Abschnitt 4 gebildet. Dann wird der Resist 7 entfernt. Dieser Zustand ist in Fig. 2 (d) gezeigt. Auf diese Weise werden jeweils die Zu­ leitung 2, der Zuleitungsanschlußabschnitt 3 und der Drahtkon­ taktierungsabschnitt 6 teilweise gebildet. Allgemein werden in dem Zuleitungsrahmen wie beispielsweise in einem QFP (Quad flat package), eine Zuleitung, eine Halbleiterplättchen-Anschlußflä­ che, ein Verbindungsbalken und dergleichen gleichzeitig durch Freischneiden (Stanzen, Lochen) oder Ätzen gebildet. In dem Zu­ leitungsrahmen 1 der Ausführungsform 1 werden die Zuleitung 2, der Zuleitungsanschlußabschnitt 3, die Drahtkontaktierung 6 und dergleichen durch Ätzen (zur Hälfte Ätzen) soweit wie ungefähr die Hälfte der Rahmendicke von einer Oberfläche des Rahmens ge­ bildet. Der Drahtkontaktierungsabschnitt 6, der der Spitzenen­ denabschnitt der Zuleitung 2 ist, ist auf ein Zentrum des Zu­ leitungsrahmens 1 von einer zugehörigen Peripherie aus gerich­ tet.
Fig. 2(d) zeigt eine Rückseite eines Zuleitungsrahmens. Ein Re­ sist 8 wird auf der dem Zuleitungsrahmen 1 gegenüberliegenden Oberfläche gebildet. Dieser Zustand ist in Fig. 3(a) gezeigt. Ein Muster, in dem der Resist 8 nicht gebildet ist, wird durch einen Arbeitsgang des zur Hälfte Ätzens entfernt. Dieser Zu­ stand ist in Fig. 3(b) gezeigt. Auf diese Weise wird ein Durch­ gangsloch 5 zum Kontaktieren gebildet, wobei einige Millimeter des Drahtkontaktierungsabschnittes 6, welcher ein Zuleitungs­ spitzenende ist, verbleiben.
Der Schritt aus Fig. 3(a) und Fig. 3(b) kann gleichzeitig mit dem Schritt aus Fig. 2(b) und Fig. 2(c) ausgeführt werden.
Dann wird der Resist 8 entfernt. Dieser Zustand ist in Fig. 3(c) gezeigt. Fig. 1 ist eine perspektivische Ansicht der Rück­ seite des in dieser Weise vervollständigten Zuleitungsrahmens. Der Zuleitungsanschlußabschnitt 3 und der Drahtkontaktierungs­ abschnitt 6 sind mit Silber plattiert (beschichtet) (nicht ge­ zeigt). Im Zuleitungsrahmen 1 sind die Zuleitungen nicht unab­ hängig gebildet und werden zu unabhängigen in einem Herstel­ lungschritt einer Halbleitervorrichtung gemacht, wobei Defekte wie beispielsweise ein Zuleitungsverbiegen in einem Einzelteil-Zuleitungsrahmen verringert werden.
Ausführungsform 2
Fig. 4 ist eine perspektivische Ansicht eines Zuleitungsrahmens (Leitungsrahmens) 1 gemäß einer Ausführungsform 2 der vorlie­ genden Erfindung. Fig. 5 ist eine Ansicht eines Herstellungs­ verfahrens des in Fig. 4 gezeigten Zuleitungsrahmens 1.
Hier ist, wie in den Zeichnungen gezeigt ist, obwohl die Be­ zugszeichen 1 bis 4 und 6 dieselben sind wie diejenigen in Fig. 1 ein Zuleitungsanschlußabschnitt 3 der Zuleitung 2 in dem zen­ tralen Abschnitt des Zuleitungsrahmens 1 angeordnet. Der Zulei­ tungsrahmen der Ausführungsform 2 besitzt kein Durchgangsloch zum Kontaktieren.
In Fig. 5 bezeichnet das Bezugszeichen 7 einen Resist, der der­ selbe ist wie in Fig. 2.
Ein Herstellungsverfahren des Zuleitungsrahmens 1 gemäß der Ausführungsform 2 der vorliegenden Erfindung wird im folgenden anhand der Fig. 5 beschrieben.
Fig. 5(a) ist eine perspektivische Ansicht des Zuleitungsrah­ mens 1 aus einem Kupfer oder Eisen enthaltenden Material, wobei ein Muster einer Zuleitung (Leitung) oder dergleichen überhaupt nicht gebildet ist. Dann wird der Resist 7 in einem als ein Mu­ ster zu bildenden Abschnitt gebildet. Dieser Zustand ist in Fig. 5(b) gezeigt. Ein Muster eines Abschnittes, in dem der Re­ sist 7 nicht gebildet ist, wird durch einen Arbeitsgang des zur Hälfte Ätzens entfernt. Dieser Zustand ist in Fig. 5(c) ge­ zeigt. Auf diese Weise wird ein zur Hälfte geätzter Abschnitt 4 gebildet. Dann wird der in Fig. 4 gezeigte Zuleitungsrahmen durch Entfernen des Resist 7 vervollständigt. Auf diese Weise werden jeweils die Zuleitung 2, der Zuleitungsanschlußabschnitt 3 und der Drahtkontaktierungsabschnitt 6 teilweise gebildet.
Allgemein werden in dem Zuleitungsrahmen wie beispielsweise in einem QFP eine Zuleitung, eine Halbleiterplättchenverbindungs­ fläche, ein Verbindungsbalken und dergleichen gleichzeitig durch Freischneiden oder Ätzen gebildet. In dem Zuleitungsrah­ men 1 der Ausführungsform 2 werden die Zuleitung 2, der Zulei­ tungsanschlußabschnitt 3, der Drahtkontaktierungsabschnitt 6 und dergleichen durch Ätzen (zur Hälfte Ätzen) soweit wie unge­ fähr die Hälfte der Rahmendicke von einer Oberfläche des Rah­ mens ausgebildet. Der Drahtkontaktierungsabschnitt 6, der ein Spitzenende der Zuleitung 2 ist, ist auf eine Peripherie des Zuleitungsrahmens 1 vom zugehörigen Zentrum aus gerichtet. Fig. 4 ist eine perspektivische Ansicht der vervollständigten Zulei­ tung von der zugehörigen Rückseite aus gesehen. Der Zuleitungs­ anschlußabschnitt 3 und der Drahtkontaktierungsabschnitt 6 sind mit Silber plattiert (beschichtet) (nicht gezeigt).
In dem Zuleitungsrahmen 1 sind die Zuleitungen nicht unabhängig gebildet und werden zu unabhängigen in einem Herstellungs­ schritt einer Halbleitervorrichtung gemacht, wobei Defekte wie ein Zuleitungsverbiegen in einem Einzelteil-Zuleitungsrahmen verringert werden.
Ausführungsform 3
Fig. 6 und 7 sind jeweils perspektivische Ansichten eines Zu­ leitungsrahmens (Leitungsrahmens) 1 gemäß einer Ausführungsform 3 der vorliegenden Erfindung. Hier ist, wie in den Zeichnungen gezeigt ist, obwohl die Bezugszeichen 1 bis 4 und 6 dieselben sind wie diejenigen der Fig. 4, ein Drahtkontaktierungsab­ schnitt 6 der Zuleitung (Leitung) 2 in dem zentralen Abschnitt angeordnet. Das Bezugszeichen 10 bezeichnet einen Halbleiter­ plättchenkontaktierungsabschnitt, der in dem zentralen Ab­ schnitt des Zuleitungsrahmens 1 vorgesehen ist.
In Fig. 6 ist der Halbleiterplättchenkontaktierungsabschnitt 10 zur Hälfte geätzt, während in Fig. 7 der Halbleiterplättchen­ kontaktierungsabschnitt 10 verbleibt, ohne zur Hälfte geätzt zu werden.
Ein Herstellungsverfahren des Zuleitungsrahmens gemäß der Aus­ führungsform 3 ist derselbe wie derjenige der Ausführungsform 2, welche in Fig. 5 gezeigt ist. Eine Halbleitervorrichtung mit einer hochwertigen Eigenschaft der Wärmeleitung (Wärmeverteilung) kann durch Vorsehen des Halbleiterplättchen­ kontaktierungsabschnittes 10 erhalten werden.
Ausführungsform 4
Fig. 8 ist eine perspektivische Ansicht eines Zuleitungsrahmens (Leitungsrahmens) 1 gemäß einer Ausführungsform 4 der vorlie­ genden Erfindung. Hier ist, wie in der Zeichnung gezeigt ist, obwohl die Bezugszeichen 1 bis 4 und 6 dieselben sind wie die­ jenigen der Fig. 6, eine Zuleitung (Leitung) 2 derart angeord­ net, daß sie zu jeder von vier Seiten des Zuleitungsrahmens 1 vom zugehörigen zentralen Abschnitt aus gerichtet ist.
Ein Herstellungsverfahren des Zuleitungsrahmens 1 gemäß der Ausführungsform 4 ist derselbe wie derjenige der Ausführungs­ form 2, die in Fig. 5 gezeigt ist. Außerdem kann in der Ausfüh­ rungsform 4 ein Halbleiterplättchenkontaktierungsabschnitt wie in der Ausführungsform 3 vorgesehen werden.
Ausführungsform 5
Ausführungsform 5 bezieht sich auf ein Herstellungsverfahren einer Halbleitervorrichtung, die den in Fig. 1 gezeigten Zulei­ tungsrahmen (Leitungsrahmen) 1 zeigt. Daher wird die Ausfüh­ rungsform 5 anhand Fig. 1 beschrieben.
Fig. 9 und Fig. 10 sind jeweils Ansichten eines Herstellungs­ verfahrens einer Halbleitervorrichtung. In den Zeichnungen sind die Bezugszeichen 1 und 3 dieselben wie diejenigen in Fig. 1. Das Bezugszeichen 13 bezeichnet einen Chip, der eine integrier­ te Halbleiterschaltung ist, das Bezugszeichen 14 einen Kleb­ stoff (Haftmittel) zum Befestigen des Chips 13 mit dem Lei­ tungsrahmen 1 und das Bezugszeichen 15 einen Draht zum Verbin­ den eines Kontaktierungsanschlußflächenabschnittes des Chips 13 mit einem Drahtkontaktierungsabschnitt des Zuleitungsrahmens 1. Das Bezugszeichen 16 bezeichnet eine Metallform zum Gießen bzw. Verkapseln, das Bezugszeichen 17 ein Gießharz (bzw. Verkapse­ lungsharz), das Bezugszeichen 18 einen Resist und das Bezugs­ zeichen 19 eine Lötperle.
Das Herstellungsverfahren wird anhand der Fig. 9 und Fig. 10 beschrieben.
Der Chip 13, der eine in Fig. 9(a) gezeigte integrierte Halb­ leiterschaltung ist, wird auf dem Zuleitungsrahmen 1 mit einem Klebstoff 14 montiert. Ein Kontaktierungsanschlußflächenab­ schnitt des Chips 13 ist mit einem Drahtkontaktierungsabschnitt 6 des Zuleitungsrahmens 1 mittels eines Drahtes 15 aus Metall oder dergleichen verbunden. Zum Gießen (Eingießen) der Montage­ oberfläche des Chips 13 wird der Zuleitungsrahmen 1 an einer Metallform 16 zum Gießen befestigt. Dieser Zustand ist in Fig. 9(b) gezeigt. Fig. 9(c) zeigt einen Zustand, in dem der Zulei­ tungsrahmen aus der Metallform 16 zum Gießen herausgenommen ist, nachdem eine Chipmontageoberfläche mit einem Grußharz 17 gegossen (eingegossen) ist.
Zum zur Hälfte Ätzen der Oberfläche des Zuleitungsrahmens 1, auf dem der Chip 13 nicht montiert ist, wird ein Resist 18 auf einem Abschnitt gebildet, der nicht geätzt wird. Dieser Zustand ist in Fig. 9(d) gezeigt. Der zur Hälfte geätzte Zuleitungsrah­ men 1 ist in Fig. 9(e) gezeigt. Fig. 10(a) zeigt einen Zustand, in dem der Resist 18 entfernt ist. Der Resist kann nach dem Gießen entfernt werden. Zum Gießen der Oberfläche des Zulei­ tungsrahmens 1, auf dem der Chip 13 montiert ist, wird der Zu­ leitungsrahmen 1 auf einer Metallform 16 zum Gießen befestigt. Dieser Zustand ist in Fig. 10(b) gezeigt. Fig. 10(c) zeigt ei­ nen Zustand, in dem der Zuleitungsrahmen aus der Metallform 16 zum Gießen heraus genommen ist. Wie in Fig. 10(d) gezeigt ist, ist eine Lötperle 19 auf dem Zuleitungsanschlußabschnitt 3 vor­ gesehen, um eine Halbleitervorrichtung zu vervollständigen.
Ausführungsform 6
Ausführungsform 6 bezieht sich auf ein Herstellungsverfahren einer Halbleitervorrichtung, die den in Fig. 4 gezeigten Zulei­ tungsrahmen (Leitungsrahmen) 1 verwendet. Daher wird die Aus­ führungsform 6 anhand der Fig. 4 beschrieben.
Fig. 11 und Fig. 12 sind jeweils Ansichten eines Herstellungs­ verfahrens einer Halbleitervorrichtung. In den Zeichnungen sind die Bezugszeichen 1, 3 und 13 bis 19 dieselben wie diejenigen in Fig. 9 und Fig. 10.
Das Herstellungsverfahren wird anhand der Fig. 11 und Fig. 12 beschrieben.
Der Chip 13, der eine integrierte Halbleiterschaltung ist, wird auf dem Zuleitungsrahmen 1 mit dem Klebstoff 14 wie in Fig. 11(a) montiert. Eine Kontaktierungsanschlußfläche des Chips 13 ist mit einem Drahtkontaktierungsabschnitt 6 des Zuleitungsrah­ mens 1 mittels des Drahtes 15 aus Metall oder dergleichen ver­ bunden. Um die Montageoberfläche des Chips 13 zu gießen, wird der Zuleitungsrahmen 1 an der Metallform 16 zum Gießen befe­ stigt. Dieser Zustand ist in Fig. 11(b) gezeigt. Fig. 11(c) zeigt einen Zustand, in dem der Zuleitungsrahmen aus der Me­ tallform 16 zum Gießen heraus genommen ist, nachdem eine Chip­ montageoberfläche mit dem Gußharz 17 gegossen (eingegossen) ist.
Um die Oberfläche des Zuleitungsrahmens 1, auf dem der Chip 13 nicht montiert ist, zur Hälfte zu ätzen, wird der Resist 18 auf einem Abschnitt, der nicht geätzt wird, gebildet. Dieser Zu­ stand ist in Fig. 11(d) gezeigt. Der zur Hälfte geätzte Zulei­ tungsrahmen ist in Fig. 11(e) gezeigt. Fig. 12(a) zeigt einen Zustand, indem der Resist 18 entfernt ist. Der Resist 18 kann nach dem Gießen entfernt werden. Um die Oberfläche des Zulei­ tungsrahmens 1 auf dem der Chip 13 montiert ist, zu gießen, wird der Zuleitungsrahmen 1 an der Metallform 16 zum Gießen be­ festigt. Dieser Zustand ist in Fig. 12(b) gezeigt. Fig. 12(c) zeigt einen Zustand, in dem der Zuleitungsrahmen aus der Me­ tallform 16 zum Gießen heraus genommen ist. Wie in Fig. 12(d) gezeigt ist, ist die Lötperle 19 auf dem Zuleitungsanschlußab­ schnitt 3 zum Vervollständigen einer Halbleitervorrichtung vor­ gesehen.
Ausführungsform 7
Ausführungsform 7 bezieht sich auf ein Herstellungsverfahren einer Halbleitervorrichtung, die den in Fig. 6 gezeigten Zulei­ tungsrahmen (Leitungsrahmen) 1 verwendet. Die Ausführungsform 7 wird anhand der Fig. 6 beschrieben.
Fig. 13 und Fig. 14 sind jeweils Ansichten eines Herstellungs­ verfahrens einer Halbleitervorrichtung. In den Zeichnungen sind die Bezugszeichen 1, 3 und 13 bis 19 dieselben wie diejenigen in Fig. 9 und Fig. 10.
Das Herstellungsverfahren wird anhand der Fig. 13 und Fig. 14 beschrieben.
Der Chip 13, der eine integrierte Halbleiterschaltung ist, wird auf dem Zuleitungsrahmen 1 mit dem Klebstoff 14 wie in Fig. 13(a) gezeigt ist, befestigt. Eine Kontaktierungsanschlußfläche des Chips 13 ist mit einem Drahtkontaktierungsabschnitt 6 des Zuleitungsrahmens 1 mittels des Drahtes 15 aus Metall oder der­ gleichen verbunden. Um die Montageoberfläche des Chips 13 zu gießen (einzugießen), wird der Zuleitungsrahmen 1 an der Me­ tallform 16 zum Gießen befestigt. Dieser Zustand ist in Fig. 13(b) gezeigt. Fig. 13(c) zeigt einen Zustand, in dem der Zu­ leitungsrahmen aus der Metallform 16 zum Gießen herausgenommen ist, nachdem eine Chipmontageoberfläche mit dem Gußharz 17 ge­ gossen (eingegossen) ist. Um die Oberfläche des Zuleitungsrah­ mens 1, auf dem der Chip 13 nicht montiert ist, zur Hälfte zu ätzen, wird der Resist 18 auf einem Abschnitt, der nicht geätzt wird, gebildet. Dieser Zustand ist in Fig. 13(d) gezeigt. Der zur Hälfte geätzte Zuleitungsrahmen ist in Fig. 13(e) gezeigt. Fig. 14(a) zeigt einen Zustand, in dem der Resist 18 entfernt ist. Der Resist 18 kann nach dem Gießen entfernt werden.
Um die Oberfläche des Zuleitungsrahmens 1, auf dem der Chip 13 montiert ist, zu gießen, wird der Zuleitungsrahmen 1 an der Me­ tallform 16 zum Gießen befestigt. Diesel Zustand ist in Fig. 14(b) gezeigt. Fig. 14(c) zeigt einen Zustand, in dem der Zu­ leitungsrahmen 1 aus der Metallform 16 zum Gießen heraus genom­ men ist. Die Lötperle 19 wird auf dem Zuleitungsanschlußab­ schnitt 3 wie in Fig. 14(d) gezeigt vorgesehen, um eine Halb­ leitervorrichtung zu vervollständigen.
Ausführungsform 8
Ausführungsform 8 bezieht sich auf ein Herstellungsverfahren einer Halbleitervorrichtung, die einen in Fig. 15 gezeigten Zu­ leitungsrahmen (Leitungsrahmen) 1 verwendet.
Fig. 15 ist eine perspektivische Ansicht des Zuleitungsrahmens 1 gemäß der Ausführungsform 8 der vorliegenden Erfindung. In der Zeichnung sind die Bezugszeichen 1 bis 4 dieselben wie die­ jenigen in Fig. 1. Das Bezugszeichen 20 ist ein Bump-(erhöhter Kontaktflecken)-Verbindungsabschnitt, der gegenüber dem Zulei­ tungsanschlußabschnitt 3 der Zuleitung (Leitung) 2 vorgesehen ist und in dem zentralen Abschnitt des Zuleitungsrahmens 1 an­ geordnet ist.
Fig. 16 und Fig. 17 sind jeweils Ansichten eines Herstellungs­ verfahrens einer Halbleitervorrichtung. In den Zeichnungen sind die Bezugszeichen 1, 3 und 13 bis 19 dieselben wie diejenigen in Fig. 9 und in Fig. 10. Das Bezugszeichen 21 bezeichnet einen Lötbump.
Das Herstellungsverfahren wird hauptsächlich anhand der Fig. 16 und Fig. 17 beschrieben.
Der Chip 13, der eine in Fig. 16(a) gezeigte integrierte Halb­ leiterschaltung ist, wird auf dem Zuleitungsrahmen 1 mit dem Klebstoff 14 montiert. Ein Kontaktierungsanschlußflächenab­ schnitt des Chips 13 wird elektrisch mit dem Bump-Verbindungs­ abschnitt 20 des Zuleitungsrahmens 1 durch den Lötbump 21 aus Lot verbunden. Um die Montageoberfläche des Chips zu gießen (einzugießen), wird der Zuleitungsrahmen an der Metallform 16 zum Gießen befestigt. Dieser Zustand ist in Fig. 16(b) gezeigt. Fig. 16(c) zeigt einen Zustand, in dein der Zuleitungsrahmen 1 aus der Metallform 16 zum Gießen herausgenommen ist, nachdem eine Chipmontageoberfläche mit dem Gußharz 17 gegossen ist.
Um die Oberfläche des Zuleitungsrahmens 1, auf der der Chip 13 nicht montiert ist, zur Hälfte zu ätzen, wird der Resist 18 auf einem Abschnitt gebildet, der nicht geätzt wird. Dieser Zustand ist in Fig. 16(d) gezeigt. Der zur Hälfte geätzte Zuleitungs­ rahmen ist in Fig. 16(e) gezeigt. Fig. 17(a) zeigt einen Zu­ stand, in dem der Resist 18 entfernt ist. Der Resist 18 kann nach dem Gießen entfernt werden. Um die Oberfläche des Zulei­ tungsrahmens 1, auf dem der Chip 13 montiert ist, zu gießen, wird der Zuleitungsrahmen 1 an der Metallform 16 zum Gießen be­ festigt. Dieser Zustand ist in Fig. 17(b) gezeigt. Fig. 17(c) zeigt einen Zustand, in dem der Zuleitungsrahmen aus der Me­ tallform 16 zum Gießen herausgenommen ist. Die Lötperle 19 wird auf den Zuleitungsanschlußabschnitt 3 vorgesehen, um eine Halb­ leitervorrichtung zu vervollständigen.
Wenn ein Zuleitungsrahmen für ein CSP (Chip Scale package) als ein Zuleitungsrahmen in den oben beschriebenen Ausführungsfor­ men benutzt wird, kann ein größerer Effekt erwartet werden auf Grund der Notwendigkeit des genauen Verarbeitens. In dem CSP-Aufbau sind als ein Beispiel eine Anschlußflächen-Elektrode und eine Bump-Elektrode auf einem Chip elektrisch mit einem auf dem Chip gebildeten Metallverdrahtungsmuster verbunden. Das Ver­ drahtungsmuster wird in einem Wafer-Prozeß gebildet. Daher kann eine Fein-Verarbeitung ausgeführt werden, aber die Kosten wer­ den höher. Ein Zuleitungsrahmen der vorliegenden Erfindung er­ möglicht es jedoch, eine Feinverarbeitung mit niedrigeren Her­ stellungskosten auszuführen.
In den Ausführungsformen 5 bis 8 wird eine Oberfläche des Zu­ leitungsrahmens 1, auf der der Chip 13 nicht montiert ist, ge­ gossen. Aber es wird nicht notwendigerweise gegossen. Das Harz kann auf die Oberfläche aufgebracht werden.
Da die vorliegende Erfindung wie oben beschrieben konstruiert ist, können die folgenden Effekte erreicht werden.
Ein konkaver Abschnitt ist in einer ersten Oberfläche einer leitenden Grundplatte durch Ätzen gebildet mit maskierenden, zuleitungsbildenden, auf der ersten Oberfläche angeordneten Ab­ schnitten, und ein Halbleiterelement ist auf der ersten Ober­ fläche montiert. Deshalb sind die zuleitungsbildenden Abschnit­ te miteinander durch den konkaven Abschnitt verbunden und sind nicht unabhängig. Daher wird das nachteilige Verbiegen des zu­ leitungsbildenden Abschnittes in einem Einzelteil-Zuleitungs­ rahmen vermieden.
Da der zuleitungsbildende Abschnitt derart angeordnet ist, daß er sich in Richtung eines zentralen Abschnittes vom peripheren Abschnitt der leitenden Grundplatte aus erstreckt, können eine Mehrzahl von Reihen von Zuleitungsanschlußabschnitten erhalten werden.
Die leitende Grundplatte hat vier Seiten und der zuleitungsbil­ dende Abschnitt ist derart angeordnet, daß er sich in Richtung des zentralen Abschnittes von jeder Seite der leitenden Grund­ platte aus erstreckt. Deshalb kann die Anordnung des Zulei­ tungsanschlußabschnittes parallel zu jeder der vier Seiten ge­ macht werden.
In dem zuleitungsbildenden Abschnitt ist der Zuleitungsan­ schlußabschnitt in dem peripheren Abschnitt der leitenden Grundplatte angeordnet und der verbindende Abschnitt, der mit dem Halbleiterelement verbunden werden soll, ist in dem zentra­ len Abschnitt der leitenden Grundplatte angeordnet. Daher kann der Zuleitungsanschlußabschnitt in dem peripheren Abschnitt der leitenden Grundplatte vorgesehen werden.
Da ein Halbleiterplättchen-Kontaktierungsabschnitt, auf dem das Halbleiterelement montiert ist, in dem zentralen Abschnitt der ersten Oberfläche der leitenden Grundplatte vorgesehen ist, kann eine Halbleitervorrichtung erhalten werden, die eine gute Eigenschaft der Wärmeleitung aufweist.
In dem zentralen Abschnitt der zweiten Oberfläche der leitenden Grundplatte ist ein konkaver Abschnitt gebildet, der einen kon­ kaven Abschnitt der ersten Oberfläche erreicht, und der Endab­ schnitt des zuleitungsbildenden Abschnittes der ersten Oberflä­ che ist freigelegt. Ein verbindender Abschnitt, der mit einem Halbleiterelement verbunden werden soll, kann auf der Seite der zweiten Oberfläche vorgesehen werden, wodurch die Möglichkeit einer freien Verbindung vergrößert wird.
In dem zuleitungsbildenden Abschnitt ist der Zuleitungsan­ schlußabschnitt in dem peripheren Abschnitt der leitenden Grundplatte angeordnet, und der verbindende Abschnitt, der mit dem Halbleiterelement verbunden werden soll, ist in dem peri­ pheren Abschnitt der leitenden Grundplatte angeordnet. Daher kann der Zuleitungsanschlußabschnitt in dein zentralen Abschnitt der leitenden Grundplatte vorgesehen werden.
In einer Halbleitervorrichtung, in der ein Halbleiterelement auf einer ersten Oberfläche der leitenden Grundplatte des Zu­ leitungsrahmens montiert ist, und in der die erste Oberfläche und das Halbleiterelement mit einem Harz versiegelt sind, wird eine zweite Oberfläche der leitenden Grundplatte geätzt zum Bilden einer Zuleitung. Dies kann sogar in der Halbleitervor­ richtung eines CSP oder dergleichen angewendet werden unter Verwendung einer Zuleitung, die leichter fein zu bearbeiten ist.
Ein Herstellungsverfahren einer Halbleitervorrichtung der Er­ findung weist folgendes auf: Einen ersten Schritt des Bildens eines konkaven Abschnittes durch Ätzen unter Maskieren minde­ stens eines zuleitungsbildenden Abschnittes auf einer ersten Oberfläche eines Zuleitungsrahmens; einen zweiten Schritt des Montierens eines Halbleiterelementes auf der ersten Oberfläche und Verbindens des Halbleiterelementes mit dem zuleitungsbil­ denden Abschnitt; einen dritten Schritt des Versiegelns der er­ sten Oberfläche und des Halbleiterelementes mit einem Harz; ei­ nen vierten Schritt des Ätzens einer zweiten Oberfläche gegen­ über der ersten Oberfläche des Zuleitungsrahmens zum Bilden ei­ ner Zuleitung; und einem fünften Schritt des Bedeckens der zweiten Oberfläche mit einem isolierenden Teil mit Ausnahme des Anschlußabschnittes der Zuleitung. Demgemäß kann eine Halblei­ tervorrichtung mit einer hohen Zuverlässigkeit hergestellt wer­ den unter Verwenden eines Zuleitungsrahmens, bei dem weniger nachteiliges Verbiegen in einem Einzelteil-Zuleitungsrahmen auftritt und der fein gearbeitet werden kann.
Zusätzlich wird der zweite Schritt nach dem Ätzen des zentralen Abschnittes der zweiten Oberfläche gegenüber der ersten Ober­ fläche des Zuleitungsrahmens ausgeführt zum Bilden eines konka­ ven Abschnittes auf der ersten Oberfläche des Zuleitungsrah­ mens, und dem Freilegen eines Endabschnittes des zuleitungsbil­ denden Abschnittes der ersten Oberfläche. Demgemäß kann ein verbindender Abschnitt, der mit einem Halbleiterelement verbun­ den werden soll, auf der Seite der zweiten Oberfläche vorgese­ hen werden, wobei die Möglichkeit der freien Verbindung verbes­ sert wird.
Der erste Schritt führt gleichzeitig einen Ätzarbeitsgang des Bildens des konkaven Abschnittes auf der ersten Oberfläche des Zuleitungsrahmens und einen Ätzarbeitsgang des Bildens eines konkaven Abschnittes, der den konkaven Abschnitt auf der ersten Oberfläche in dem zentralen Abschnitt der zweiten Oberfläche erreicht, zum Freilegen des Endabschnittes des zuleitungsbil­ denden Abschnittes der ersten Zuleitung. Die Möglichkeit der freien Verbindung kann verbessert werden ohne Vergrößern der Anzahl der Schritte.
Ein anderes Herstellungsverfahren eines Zuleitungsrahmens der vorliegenden Erfindung weist folgendes auf: Einen ersten Schritt des Bildens eines konkaven Abschnittes durch Ätzen mit Maskieren mindestens eines zuleitungsbildenden Abschnittes auf einer ersten Oberfläche der leitenden Grundplatte; und einem zweiten Schritt des Ätzens eines zentralen Abschnittes einer zweiten Oberfläche gegenüber der ersten Oberfläche der leiten­ den Grundplatte zum Bilden eines konkaven Abschnittes, der ei­ nen konkaven Abschnitt auf der ersten Oberfläche des Zulei­ tungsrahmens erreicht; und Freilegen eines Endes des zulei­ tungsbildenden Abschnittes der ersten Oberfläche. Demgemäß kann ein verbindender Abschnitt einer Zuleitung, die mit einem Halb­ leiterelement verbunden werden soll, auf der Seite der zweiten Oberfläche vorgesehen werden, wobei ein Zuleitungsrahmen zwi­ schen der Zuleitung und dem Halbleiterelement mit einer vergrö­ ßerten Möglichkeit der freien Verbindung gebildet wird.
Ferner kann, da der erste Schritt und der zweite Schritt zur gleichen Zeit ausgeführt werden, ein Zuleitungsrahmen vorgese­ hen werden, in dem die Möglichkeit der freien Verbindung zwi­ schen der Zuleitung und dem Halbleiterelement verbessert ist ohne eine Vergrößerung der Anzahl der Schritte.

Claims (13)

1. Zuleitungsrahmen (1) mit
einer leitenden Grundplatte mit einer ersten Oberfläche, auf der ein Halbleiterelement (13) montierbar ist, und einer zwei­ ten Oberfläche gegenüber der ersten Oberfläche,
einem zuleitungsbildenden Abschnitt, der auf der ersten Ober­ fläche der leitenden Grundplatte angeordnet ist, und
einem ersten konkaven Abschnitt (4), der auf der ersten Ober­ fläche durch Ätzen unter Maskieren mindestens des zuleitungs­ bildenden Abschnittes gebildet ist.
2. Zuleitungsrahmen (1) nach Anspruch 1, bei dem der zulei­ tungsbildende Abschnitt derart angeordnet ist, daß er sich in Richtung eines zentralen Abschnittes von einem peripheren Ab­ schnitt der leitenden Grundplatte aus erstreckt.
3. Zuleitungsrahmen (1) nach einem der Ansprüche 1 bis 2, bei dem die leitende Grundplatte vier Seiten aufweist, und der zuleitungsbildende Abschnitt derart angeordnet ist, daß er sich in Richtung eines zentralen Abschnittes von jeder Seite der leitenden Grundplatte aus erstreckt.
4. Zuleitungsrahmen (1) nach einem der Ansprüche 1 bis 3, bei dem der zuleitungsbildende Abschnitt einen Zuleitungsanschluß (3), der auf einem peripheren Abschnitt der leitenden Grund­ platte angeordnet ist, und einen verbindenden Abschnitt auf­ weist, der mit einem Halbleiterelement verbunden werden soll und auf einem zentralen Abschnitt der leitenden Grundplatte an­ geordnet ist.
5. Zuleitungsrahmen (1) nach einem der Ansprüche 1 bis 4, bei dem ein zentraler Abschnitt der ersten Oberfläche der leitenden Grundplatte einen Halbleiterplättchenbefestigungsabschnitt (10) aufweist, um darauf ein Halbleiterelement zu befestigen.
6. Zuleitungsrahmen (1) nach einem der Ansprüche 1 bis 4, bei dem ein zentraler Abschnitt der zweiten Oberfläche der leiten­ den Grundplatte einen zweiten konkaven Abschnitt aufweist, der sich zu dem ersten konkaven Abschnitt der ersten Oberfläche er­ streckt, und ein Endabschnitt des zuleitungsbildenden Abschnit­ tes der ersten Oberfläche freigelegt ist.
7. Zuleitungsrahmen (1) nach einem der Ansprüche 1 bis 3, bei dem der zuleitungsbildende Abschnitt einen in einem zentralen Abschnitt der leitenden Grundplatte angeordneten Zuleitungsan­ schluß (3) und einen verbindenden Abschnitt aufweist, der mit dem Halbleiterelement verbunden werden soll und auf einem peri­ pheren Abschnitt der leitenden Grundplatte angeordnet ist.
8. Halbleitervorrichtung mit
einem Zuleitungsrahmen (1), der eine leitende Grundplatte mit einer ersten Oberfläche, auf der ein Halbleiterelement (13) montierbar ist, und einer zweiten Oberfläche gegenüber der er­ sten Oberfläche, einen auf der ersten Oberfläche der leitenden Grundplatte angeordneten zuleitungsbildenden Abschnitt und ei­ nen auf der ersten Oberfläche durch Ätzen unter Maskieren min­ destens des zuleitungsbildenden Abschnittes gebildeten konkaven Abschnitt aufweist, und
einem auf der ersten Oberfläche der leitenden Grundplatte mon­ tierten Halbleiterelement,
wobei die erste Oberfläche und das Halbleiterelement mit einem Harz (17) versiegelt sind und die Halbleitervorrichtung ferner eine Zuleitung (2), die durch Ätzen der zweiten Oberfläche der leitenden Grundplatte erhalten ist und mit dem Halbleiterele­ ment verbunden ist, und ein Isolierteil zum Bedecken der zwei­ ten Oberfläche mit Ausnahme eines Anschlußabschnittes (3) der Zuleitung (2) aufweist.
9. Herstellungsverfahren einer Halbleitervorrichtung mit:
einem ersten Schritt des Bildens eines ersten konkaven Ab­ schnittes durch Ätzen unter Maskieren mindestens eines zulei­ tungsbildenden Abschnittes auf einer ersten Oberfläche eines Zuleitungsrahmens (1),
einem zweiten Schritt des Montierens eines Halbleiterelementes auf der ersten Oberfläche und des Verbindens des Halbleiterele­ ments mit dem zuleitungsbildenden Abschnitt,
einem dritten Schritt des Versiegelns der ersten Oberfläche und des Halbleiterelementes mit Harz (17),
einem vierten Schritt des Ätzens einer zweiten Oberfläche ge­ genüber der ersten Oberfläche des Zuleitungsrahmens (1) zum Bilden einer Zuleitung (2) und
einem fünften Schritt des Bedeckens der zweiten Oberfläche mit einem Isolierteil mit Ausnahme eines Anschlußabschnittes (3) der Zuleitung (2).
10. Verfahren nach Anspruch 9, in dem der zweite Schritt nach dem Ätzen eines zentralen Abschnittes der zweiten Oberfläche gegenüber der ersten Oberfläche des Zuleitungsrahmens (1) zum Bilden eines zweiten konkaven Abschnittes, der den ersten kon­ kaven Abschnitt auf der ersten Oberfläche des Zuleitungsrahmens (1) erreicht, und dem Freilegen eines Endabschnittes des zulei­ tungsbildenden Abschnittes der ersten Oberfläche ausgeführt wird.
11. Verfahren nach Anspruch 9, in dem in dem ersten Schritt gleichzeitig ein Ätzarbeitsgang des Bildens des ersten konkaven Abschnittes auf der ersten Oberfläche des Zuleitungsrahmens (1) und ein Ätzarbeitsgang des Bildens eines zweiten konkaven Ab­ schnittes, der den ersten konkaven Abschnitt der ersten Ober­ fläche in einem zentralen Abschnitt der zweiten Oberfläche er­ reicht, zum Freilegen eines Endabschnittes des zuleitungsbil­ denden Abschnittes der ersten Oberfläche ausgeführt wird.
12. Herstellungsverfahren eines Zuleitungsrahmens (1) mit
einem ersten Schritt des Bildens eines ersten konkaven Ab­ schnittes durch Ätzen unter Maskieren mindestens eines zulei­ tungsbildenden Abschnittes auf einer ersten Oberfläche einer leitenden Grundplatte, und
einem zweiten Schritt des Ätzens eines zentralen Abschnittes einer zweiten Oberfläche gegenüber der ersten Oberfläche der leitenden Grundplatte zum Bilden eines zweiten konkaven Ab­ schnittes, der den ersten konkaven Abschnitt der ersten Ober­ fläche des Zuleitungsrahmens (1) erreicht, und des Freilegens des Endabschnittes des zuleitungsbildenden Abschnittes der er­ sten Oberfläche.
13. Verfahren nach Anspruch 12, in dem der erste Schritt und der zweite Schritt zur gleichen Zeit ausgeführt werden.
DE19817128A 1997-08-19 1998-04-17 Zuleitungsrahmen, den Zuleitungsrahmen benutzende Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung Withdrawn DE19817128A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9222729A JPH1168006A (ja) 1997-08-19 1997-08-19 リードフレーム及びこれを用いた半導体装置及びこれらの製造方法

Publications (1)

Publication Number Publication Date
DE19817128A1 true DE19817128A1 (de) 1999-03-04

Family

ID=16786991

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19817128A Withdrawn DE19817128A1 (de) 1997-08-19 1998-04-17 Zuleitungsrahmen, den Zuleitungsrahmen benutzende Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US6084292A (de)
JP (1) JPH1168006A (de)
KR (1) KR100280931B1 (de)
DE (1) DE19817128A1 (de)
TW (1) TW411598B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7168084B1 (en) 1992-12-09 2007-01-23 Sedna Patent Services, Llc Method and apparatus for targeting virtual objects
US9286294B2 (en) 1992-12-09 2016-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content suggestion engine
KR100400673B1 (ko) * 1999-09-07 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체패키지용 인쇄회로기판
US6917610B1 (en) 1999-12-30 2005-07-12 At&T Corp. Activity log for improved call efficiency
US6690675B1 (en) 1999-12-30 2004-02-10 At&T Corp. User programmable fail-proof IP hotline/warm-line
US6678265B1 (en) 1999-12-30 2004-01-13 At&T Corp. Local number portability database for on-net IP call
US6816469B1 (en) 1999-12-30 2004-11-09 At&T Corp. IP conference call waiting
US6775273B1 (en) 1999-12-30 2004-08-10 At&T Corp. Simplified IP service control
US6826173B1 (en) 1999-12-30 2004-11-30 At&T Corp. Enhanced subscriber IP alerting
US6775267B1 (en) 1999-12-30 2004-08-10 At&T Corp Method for billing IP broadband subscribers
US7793326B2 (en) 2001-08-03 2010-09-07 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator
US7908628B2 (en) 2001-08-03 2011-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content coding and formatting
KR100900416B1 (ko) * 2001-08-22 2009-06-01 소니 가부시끼 가이샤 모듈 전자 부품의 성형 방법
US7154186B2 (en) * 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
JP4751585B2 (ja) * 2004-07-12 2011-08-17 三洋電機株式会社 半導体装置の製造方法
US7940746B2 (en) 2004-08-24 2011-05-10 Comcast Cable Holdings, Llc Method and system for locating a voice over internet protocol (VoIP) device connected to a network
US8344487B2 (en) * 2006-06-29 2013-01-01 Analog Devices, Inc. Stress mitigation in packaged microchips
US8486762B2 (en) 2009-03-06 2013-07-16 Utac Hong Kong Limited Leadless array plastic package with various IC packaging configurations
SG172749A1 (en) * 2009-03-06 2011-08-29 Kaixin Inc Leadless integrated circuit package having high density contacts
CN102395981B (zh) 2009-04-03 2014-12-03 凯信公司 Ic封装的引线框架和制造方法
US20100314728A1 (en) * 2009-06-16 2010-12-16 Tung Lok Li Ic package having an inductor etched into a leadframe thereof
CN102576701B (zh) 2009-09-02 2016-08-17 凯信公司 Ic封装件及其制造方法
CN103066047B (zh) * 2012-12-28 2016-09-07 日月光封装测试(上海)有限公司 半导体封装用导线架条及封装方法
US9676614B2 (en) 2013-02-01 2017-06-13 Analog Devices, Inc. MEMS device with stress relief structures
US10167189B2 (en) 2014-09-30 2019-01-01 Analog Devices, Inc. Stress isolation platform for MEMS devices
US10131538B2 (en) 2015-09-14 2018-11-20 Analog Devices, Inc. Mechanically isolated MEMS device
US9978613B1 (en) * 2017-03-07 2018-05-22 Texas Instruments Incorporated Method for making lead frames for integrated circuit packages
US11417611B2 (en) 2020-02-25 2022-08-16 Analog Devices International Unlimited Company Devices and methods for reducing stress on circuit components
US11981560B2 (en) 2020-06-09 2024-05-14 Analog Devices, Inc. Stress-isolated MEMS device comprising substrate having cavity and method of manufacture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2840316B2 (ja) * 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
JPH0521649A (ja) * 1991-07-11 1993-01-29 Nec Corp 半導体装置
JPH05275603A (ja) * 1992-03-26 1993-10-22 Nec Corp リードフレーム用金属板
JPH06326227A (ja) * 1993-05-11 1994-11-25 Dainippon Printing Co Ltd 多層リードフレームの製造方法及び構造
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH098207A (ja) * 1995-06-21 1997-01-10 Dainippon Printing Co Ltd 樹脂封止型半導体装置

Also Published As

Publication number Publication date
TW411598B (en) 2000-11-11
KR100280931B1 (ko) 2001-02-01
JPH1168006A (ja) 1999-03-09
US6084292A (en) 2000-07-04
KR19990023120A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
DE19817128A1 (de) Zuleitungsrahmen, den Zuleitungsrahmen benutzende Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69527473T2 (de) Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE69838310T2 (de) Halbleitervorrichtung mit J-förmig gebogenen Aussenleitern
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE69705222T2 (de) Gitteranordnung und verfahren zu deren herstellung
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE10101948B4 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE3913221A1 (de) Halbleiteranordnung
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69836652T2 (de) Halbleitervorrichtung mit auf einer Strahlungsplatte montiertem Pellet
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE69111022T2 (de) Eine Halbleiteranordnung mit zwei integrierten Schaltungspackungen.
DE10238781A1 (de) Halbleitervorrichtung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee