DE68927295T2 - Kunstharzversiegeltes halbleiterbauelement - Google Patents

Kunstharzversiegeltes halbleiterbauelement

Info

Publication number
DE68927295T2
DE68927295T2 DE68927295T DE68927295T DE68927295T2 DE 68927295 T2 DE68927295 T2 DE 68927295T2 DE 68927295 T DE68927295 T DE 68927295T DE 68927295 T DE68927295 T DE 68927295T DE 68927295 T2 DE68927295 T2 DE 68927295T2
Authority
DE
Germany
Prior art keywords
leads
semiconductor device
chip
sealing material
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68927295T
Other languages
English (en)
Other versions
DE68927295D1 (de
Inventor
T Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Application granted granted Critical
Publication of DE68927295D1 publication Critical patent/DE68927295D1/de
Publication of DE68927295T2 publication Critical patent/DE68927295T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

    Technischer Bereich
  • Die vorliegende Erfindung betrifft ein (kunst)harzversiegeltes dünnes Halbleiterbauelement, wie beispielsweise eine IC-Karte.
    • Stand der Technik
  • Halbleiterbauelemente für Uhren, Kameras und IC-Karten müssen in einem sehr dünnen Gehäuse mit einer Dicke in einem Bereich von beispielsweise circa 0,5 bis circa 2 mm ausgebildet sein.
  • Derartige Halbleiterbauelemente sind in den japanischen Offenlegungsschriften 55-56647 (Dokument 1) und 62-261498 (Dokument 2) offenbart.
  • Das in Dokument 1 offenbarte Halbleiterbauelement ist in Fig. 1(a), 1(b), 2(a) und 2(b) gezeigt. Die Fig. 1(a) und 2(a) sind Aufsichten, und die Fig. 1(b) und 2(b) sind Querschnitte des Halbleiterbauelements, in denen gleiche Teile jeweils mit den gleichen Bezugszeichen bezeichnet sind.
  • Das in den Fig. 1(a) und 1(b) gezeigte Halbleiterbauelement verwendet eine gedruckte Leiterpatte (nachstehend mit "PCB" abgekürzt) 1, die aus einem Glasfasergewebebasis-Epoxidharzlaminat gebildet und mit Zuführungen 1a und 1b versehen ist, die jeweils aus Metallschichten in gewünschten Mustern an deren gegenüberliegenden Seiten ausgebildet sind. Ein auf der PCB 1 angebrachter Halbleiterchip 2 ist mit Drähten 3 mit den Zuführungen 1a verbunden. Der Halbleiterchip 2 und die Drähte 3 sind in einem Versiegelungsmaterial 4 wie beispielsweise Epoxidharz eingesiegelt, um ein sogenanntes Chip-on-Board-(COB)-Halbleiterbauelement zu bilden. Die auf der Rückseite der PCB 1 gebildeten Zuführungen 1b sind elektrisch mit einer externen Vorrichtung verbunden.
  • Das in den Fig. 2(a) und 2(b) gezeigte Halbleiterbauelement weist einen Zweischichtstapelaufbau mit zwei PCBs 1-1 und 1-2 auf. Ein Halbleiterchip 2 sitzt fest in einer in der oberen Oberfläche der unteren PCB 1-1 ausgebildeten Ausnehmung 1c und ist in einem Versiegelungsmaterial 4 eingesiegelt. Die äußere Oberfläche der die obere Oberfläche dieses Halbleiterbauelements bildenden oberen PCB 1-2 ist eben, die äußere Oberfläche des Versiegelungsmaterials 4 kann bündig mit der äußeren Oberfläche des oberen PCBs 1-2 ausgebildet sein, und der Halbleiterchip 2 sitzt so in der Ausnehmung 1c, daß das Halbleiterbauelement mit relativ geringer Dicke ausgebildet ist. Ein derartiger Aufbau ist für ein dünnes Haibleiterbauelement mit ebenen Oberflächen wie beispielsweise eine IC-Karte geeignet.
  • Die Halbleiterbauelemente von Fig. 1(a) und 2(a) verwenden jedoch die teure PCB 1 und die PCBs 1-1 bzw. 1-2 als Hauptkomponenten, und die Verwendung der am besten in Fig. 2(b) gezeigten zwei PCBs 1-1 und 1-2 erhöht die Herstellungskosten des Halbleiterbauelements noch weiter. Halbleiterbauelemente, die in den Fig. 3(a), 3(b), 4(a) und 4(b) gezeigte Zuleitungsrahmen verwenden, werden in Dokument 2 vorgeschlagen.
  • Die Fig. 3(a) und 3(b) sind eine Aufsicht bzw. ein Querschnitt des in Dokument 2 vorgeschlagenen Halbleiterbauelements. Dieses Halbleiterbauelement verwendet einen Zuleitungsrahmen mit einem Chipunterbau 10a und einer Vielzahl von Zuführungen 10b. Ein Halbleiterchip 11 ist auf dem Chipunterbau 10a befestigt und mit Drähten 12 elektrisch mit den Zuführungen lob verbunden. Der auf diese Weise mit dem Halbleiterchip 11 verbundene Zuleitungsrahmen ist zwischen den nicht gezeigten oberen und unteren Formteilen einer Gießform gehalten und durch Gießen in einem Versiegelungsmaterial 13 eingesiegelt.
  • Fig. 4(a) ist eine perspektivische Ansicht eines in einem herkömmlichen Halbleiterbauelement verwendeten Zuleitungsrahmens für eine IC-Karte, und Fig. 4(b) ist eine perspektivische Ansicht einer den Zuleitungsrahmen von Fig. 4(a) enthaltenden IC-Karte.
  • Die Anschlüsse 20a eines Zuleitungsrahmens 20 in Fig. 4(a) sind durch Pressen oder Hohlprägen bzw. Formstanzen derart ausgebildet, daß sie um eine Höhe im Bereich von 20 bis 300 µm von einer die oberen Oberflächen der Zuführungen 20b enthaltenden Ebene hervorstehen. Der Zuleitungsrahmen 20 wird mit einer Laminatschicht 22 kombiniert, wobei die Anschlüsse 20a in in der Laminatschicht 22 ausgebildete Durchgangslöche eingepaßt sind, worauf die Laminatschicht 22 auf eine Karte 21 aufgebracht wird, um eine IC-Karte mit ebenen Oberflächen aufzubauen, wie in Fig. 4(b) gezeigt ist.
  • Diese die in Fig. 3(a) und 4(a) gezeigten Zuleitungsrahmen verwendenden Halbleiterbauelemente weisen jedoch die folgenden Nachteile auf.
  • (a) Beim Einsiegeln des Halbleiterbauelements durch Vergießen können die Zuführungen des Zuleitungsrahmens nicht zwischen den oberen und unteren Formteilen der Gießform in perfektem Kontakt mit den inneren Oberflächen des oberen und des unteren Formteus gehalten werden, weshalb sich das in den Hohlraum der Gießform eingespritzte Versiegelungsmaterial in dünnen Schichten über die Oberflächen der Zuführungen verteilt, was Schwierigkeiten beim praktischen Einsatz des Halbleiterbauelements verursacht.
  • (b) Das Anhaften des Versiegelungsmateriats an den Zuführungen hängt stark von der Adhäsionskraft des Versiegelungsmaterials bezüglich der Zuführungen ab, und somit trennt sich das Versiegelungsmaterial unter bestimmten Umgebungsbedingungen von den Zuführungen.
  • (c) Teile des Versiegelungsmaterials, die Räume zwischen den Zuführungen ausfüllen, weisen eine relativ geringe mechanische Festigkeit auf, und somit ist es möglich, daß diese Teile Risse bekommen.
  • Patent Abstracts of Japan, Band 11, Nr.306 (E-566) (2843)24. Dezember 1987 und JP-A-61 158 352 offenbaren ein (kunst)harzversiegeltes Halbleiterbauelement, bei dem eine Vielzahl von Zuführungen 12d und 12e eine Dicke aufweisen, die größer als eine Gesamtdicke aus einer Dicke eines Chipunterbaus und einer Dicke eines Halbleiterchips ist.
  • FR-A-2 495 839 beschreibt in einem IC-Karten-Typ-Gehäuse Zuführungen, die direkt an einen Chip gebondet und dann auf derartige Weise um ein Verstärkungsisolationsträgerrahmenelement herumgewickelt sind, daß der Chip ohne den Rahmen in einem Hohlraum eingekapselt werden kann. Es sind kein Chipunterbau und keine zusätzlichen Leiter vorhanden, die den Chip und die Zuführungen verbinden. Der Chip ist im Zentrum des Gehäuses, das heißt von jeder Seite des Gehäuses beabstandet, aufgehängt.
  • Es ist demzufolge eine Aufgabe der vorliegenden Erfindung, ein kostengünstiges Halbleiterbauelement anzugeben, das diese Nachteile der herkömmlichen Halbleiterbauelemente, wie die Bildung von dünnen Schichten des Versiegelungsmaterlals über den Oberflächen der Zuführungen, die Trennung des Versiegelungsmaterials von den Zuführungen aufgrund der nicht ausreichenden Adhäsionskraft zwischen dem Versiegelungsmaterial und den Zuführungen und die nicht ausreichende mechanische Festigkeit der Teile des die Räume zwischen den Zuführungen ausfüllenden Versiegelungsmaterials, zu beseitigen.
    • Offenbarung der Erfindung
  • Erfindungsgemäß wird ein Halbleiterbauelement gemäß Anspruch 1 angegeben. Beim Einsiegeln jener Komponenten dieses Halbleiterbauelements durch das Versiegelungsmaterial können obere und untere Formteile gegen das Halbleiterbauelement gepreßt werden, um einen Hohlraum mit einer Dicke zu bilden, die von der zweiten Dicke der Zuführungen abhängt, und folglich ist es dem in den Hohlraum eingespritzten Versiegelungsmaterial nicht möglich, über die Oberflächen der Abschnitte der Zuführungen mit der zweiten Dicke zu fließen, um eine dünne Schicht über diesen Oberflächen zu bilden.
  • Da der Abschnitt jeder Zuführung mit der zweiten Dicke durch Biegen eines ausgedehnten Abschnitts der Zuführungen gebildet werden kann, wie in Anspruch 2 offenbart ist, kann das Haibleiterbauelement bei relativ niedrigen Kosten einfach hergestellt werden. Da sich der ausgedehnte Abschnitt jeder Zuführung in Richtung auf die benachbarte Zuführung erstrecken kann, kann die Trennung der Zuführung von dem Versiegelungsmaterial und die Rißbildung des Versiegelungsmaterials verhindert werden, so daß die mechanische Festigkeit des Halbleiterbauelements verbessert werden kann.
  • In weiteren Aspekten der vorliegenden Erfindung wird ein Halbleiterbauelement gemäß den Ansprüchen 3, 4 und 5 angegeben. Da die ausgedehnten Abschnitte der Zuführungen nach oben gebogen werden können, um die isolierenden Verstärkungselemente sicher zwischen den ausgedehnten Abschnitten zu halten, und die oberen und unteren Formteile gegen das Halbleiterbauelement gepreßt werden, so daß sich die inneren Oberflächen der oberen und unteren Formteile in engem Kontakt mit den ausgedehnten Abschnitten befinden, ist es dem Versiegelungsmaterial beim Einsiegeln des Halbleiterbauelements durch Vergießen mittels des Versiegelungsmaterials nicht möglich, über die freiliegenden Oberflächen der Zuführungen oder der ausgedehnten Abschnitte zu fließen, um eine dünne Schicht zu bilden. Die isolierenden Verstärkungselemente verbessern die mechanische Festigkeit des Halbleiterbauelements, und die Trennung der Zuführungen von dem Versiegelungsmaterial wird verhindert, da die Zuführungen von den isolierenden Verstärkungselementen fest an Ort und Stelle gehalten werden.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1(a), 2(a), 3(a) und 4(a) sind Aufsichten von herkömmlichen Halbleiterbauelementen;
  • Fig. 1(b), 2(b) und 4(b) sind Schnittansichten der herkömmlichen Halbleiterbauelemente der Fig. 1(a), 2(a), 3(a) bzw. 4(a);
  • Fig. 5(a) ist eine Aufsicht eines kunstharzversiegelten Halbleiterbauelements in einer ersten Ausführungsform gemäß der vorliegenden Erfindung;
  • Fig. 5(b) ist eine Schnittansicht längs der Linie A-A in Fig. 5(a);
  • Fig. 6(a) bis 6(d) sind Ansichten, die zur Erläuterung eines Herstellungsverfahrens des Halbleiterbauelements von Fig. 5(a) nützlich sind;
  • Fig. 7(a) und 7(b) sind Aufsichten von Zuleitungsrahmen, die jeweils in Halbleiterbauelementen in weiteren Ausf:ihrungsformen gemäß der vorliegenden Erfindung eingesetzt sind;
  • Fig. 8(a) und 8(b) sind eine Aufsicht bzw. eine Schnittansicht eines Halbleiterbauelements in einer zweiten Ausführungsform gemäß der vorliegenden Erfindung;
  • Fig. 9(a) bis 9(c) sind eine Aufsicht, eine Ansicht von unten und ein Schnitt eines Halbleiterbauelements in einer dritten Ausführungsform gemäß der vorliegenden Erfindung;
  • Fig. 10(a) bis 10(d) sind Ansichten, die zur Erläuterung eines Herstellungsverfahrens des Halbleiterbauelements von Fig. 9(a) bis 9(c) nützlich sind;
  • Fig. 11(a) bis 11(c) sind eine Aufsicht, eine Ansicht von unten und eine Schnittansicht eines Halbleiterbauelements in einer vierten Ausführungsform gemäß der vorliegenden Erfindung;
  • Fig. 12(a) bis 12(d) sind Ansichten, die zur Erläuterung eines Herstellungsverfahrens des Halbleiterbauelements von Fig. 11(a) bis 11(c) nützlich sind; und
  • Fig. 13(a) und 13(b) sind Aufsichten von isolierenden Verstärkungselementen für Halbleiterbauelemente in weiteren Ausführungsformen gemäß der vorliegenden Erfindung.
  • In den Zeichnungen sind gleiche Teile mit den gleichen Bezugszeichen bezeichnet.
    • Bester Weg zur Ausführung der Erfindung
  • Die vorliegende Erfindung wird nachstehend unter Bezug auf die begleitenden Zeichnungen ausführlich beschrieben.
  • Gemäß Fig. 5(a) und 5(b) ist ein Halbleiterchip 51 mit einem Klebstoff wie beispielsweise einer Ag-Paste oder einem Au-Si-Eutektikum an der oberen Oberfläche eines Chipunterbaus 52 befestigt.
  • Der Chipunterbau 52 ist eine Metallplatte mit einer Dicke im Bereich von 0,1 bis 0,2 mm, die aus einer Cu-Legierung mit 97,8 % Cu, 2 % Sn und 0,2 % Ni oder einer Fe-Legierung gebildet ist, die im allgemeinen als 42-Legierung aus 58 % Fe und 42 % Ni bezeichnet wird.
  • Eine Vielzahl von Zuführungen 54 sind um den Chipunterbau 52 herum angeordnet, wobei ihre unteren Oberflächen bündig mit der unteren Oberfläche des Chipunterbaus 52 sind. Die Zuführungen 54 sind mit Drähten 53 wie beispielsweise Au-Drähten mit dem Halbleiterchip 51 verbunden.
  • Jede Zuführung 54 ist aus dem gleichen Material wie dasjenige des Chipunterbaus 52 gebildet und weist einen Anschlußabschnitt 54a, mit dem der Draht 53 verbunden ist, und einen hervorstehenden Abschnitt 54b auf, der von dem Anschlußabschnitt 54a hervorsteht.
  • Die Dicke des Anschlußabschnitts 54 jeder Zuführung 54 ist gleich derjenigen des Chipunterbaus 52 und ist in der Nähe des Chipunterbaus 52 ausgebildet. Der Halbleiterchip 51, der Chipunterbau 52, die Drähte 53 und die Anschlußabschnitte 54a der Zuführungen 54 sind in einem Epoxidharz (nachstehend einfach als "Harz" bezeichnet) 55 durch Vergießen eingesiegelt.
  • Die obere Oberfläche des hervorstehenden Abschnitts 54b jeder Zuführung 54 ist nicht mit dem Harz 55 bedeckt und ist bündig mit der oberen Oberfläche des Harzes 55, und die gesamte dem Chipunterbau 52 zugewandte seitliche Oberfläche sowie die gesamte entgegengesetzte seitliche Oberfläche des hervorstehenden Abschnitts 54b sind dicht mit dem Harz 55 bedeckt. Die Dicke der hervorstehenden Abschnitte 54b liegt beispielsweise im Bereich von 0,6 bis 0,7 mm.
  • Kleine Vorsprünge unterhalb der seitlichen Oberflächen der hervorstehenden Abschnitte 54b, die deren seitlichen Oberflächen, welche dem Chipunterbau 52 zugekehrt sind, gegenüberliegen, sind Trägerleisten 56, die beim Schneiden des Wafers mit einer Vielzahl von Halbleiterbauelementen zum Aufteilen der Halbleiterbauelemente in einzelne Halbleiterbauelemente geschnitten werden.
  • Das Harz 55 siegelt den Halbleiterchip 51, den Chipunterbau 52, den Draht 53 und die Zuführungen 54 ein. Die obere Oberfläche des Harzes 55 ist bündig mit den oberen Oberflächen der hervorstehenden Abschnitte 54b, und dessen untere Oberfläche ist bündig mit den unteren Oberflächen des Chipunterbaus 52 und der Zuführungen 54. Somit liegen die unteren Oberflächen des Chipunterbaus 52 und der Zuführungen frei, um als Kontaktflächen zu dienen, die in Kontakt mit den Leitern einer externen Vorrichtung zu bringen sind. Die oberen Oberflächen der hervorstehenden Abschnitte 54b können als Kontaktflächen verwendet werden, die in Kontakt mit dem Leiter einer externen Vorrichtung zu bringen ist.
  • Ein Verfahren zur Herstellung des Halbleiterbauelements mit einem derartigen Aufbau ist nachstehend unter Bezug auf die Fig. 6(a) bis 6(d) beschrieben.
  • Fig. 6(a) zeigt einen in dem Halbleiterbauelement enthaltenen Zuleitungsrahmen.
  • Der Zuleitungsrahmen ist beispielsweise aus einer Cu-Legierung mit 97,8 % Cu, 2 % Sn und 0,2 % Ni oder einer Fe-Legierung gebildet, die im allgemeinen als 42-Legierung aus 58 % Fe und 42 % Ni bezeichnet wird. Der Zuleitungsrahmen weist zwar im wesentlichen parallele erste Rahmenelemente 57, eine Vielzahl von die zwei ersten Rahmenelemente 57 verbindenden zweiten Rahmenelementen 58, zwischen den zweiten Rahmenelementen 58 ausgebildete Zuführungen 54 und die Zuführungen 54 tragende Trägerleisten 56 auf. Eine Injektionsöffnung 59, durch die das Harz 55 injiziert bzw. eingespritzt wird, und ein Luftloch 60 sind jeweils in den ersten Rahmenelementen 57 ausgebildet. Eine der Zuführungen 54 weist einen Chipunterbau 52, einen Anschiußabschnitt 54a und einen hervorstehenden Abschnitt 54b auf.
  • Der Chipunterbau 52, die Anschlußabschnitte 54a, die Trägerleisten 56 und Abschnitte der ersten Rahmenelemente 57, die der Injektionsöffnung 59 und dem Luftloch 60 (nachstehend werden diese Abschnitte einfach als "dünne Abschnitte" bezeichnet) entsprechen, sind durch Haib-Atzen (half-etching) in einer Dicke ausgebildet, die weit geringer als diejenige der ersten Rahmenelemente 57 und der zweiten Rahmenelemente 58 ist. Die Dicke der ersten Rahmenelemente 57 und der zweiten Rahmenelemente beträgt beispielsweise 0,7 mm, während diejenige der dünnen Abschnitte 0,2 mm beträgt.
  • Wie in Fig. 6(b) gezeigt ist, ist ein Halbleiterchip 51 mittels eines Klebstoffes wie beispielsweise einer Ag-Paste oder eines Au-Si-Eutektikums an dem Chipunterbau 52 befestigt und mit Drähten 53 wie beispielsweise Au-Drähten mittels eines herkömmlichen Drahtbondingverfahrens mit den Anschlußabschnitten 54a verbunden.
  • Nach dem Montieren des Halbleiterchips 51 auf dem Chipunterbau 52 und dessen Drahtbonden an die Zuführungen 54 ist der Zuleitungsrahmen zwischen den oberen und unteren Formteilen gehalten, die jeweils eine ebene Gußoberfläche einer Gießform aufweisen.
  • Dann wird, wie in Fig. 6(c) gezeigt ist, ein Harz 55, wie beispielsweise ein Epoxidharz, durch die lnjektionsöffnung 59 in die Gießform injiziert, während es der Luft möglich ist, durch das Luftloch 60 aus dem Hohlraum der Gießform zu entweichen, damit das Harz 55 gut in den Hohlraum eingebracht werden kann. Da die oberen und unteren Oberflächen des hervorstehenden Abschnitts 54b in engem Kontakt mit den Gießoberflächen der oberen und unteren Formteile sind, ist es dem Harz 55 nicht möglich, über die obere Oberfläche des hervorstehenden Abschnitts 54b zu fließen und wird die Verschiebung der Zuführungen 54 durch den Druck des in die Gießform injizierten Harzes 55 unterdrückt, so daß das Harz 55 nicht über die unteren Oberflächen der Zuführungen 54 und die Gießoberfläche des unteren Formteils fließen kann.
  • Dann wird der Zuleitungsrahmen durch Stanzen oder dergleichen längs der äußeren Grenze des Halbleiterbauelements, die durch strichpunktierte Linien in Fig. 6(d) angegeben ist, geschnitten, um das in den Fig. 5(a) und 5(b) gezeigte einzelne Halbleiterbauelement von dem Zuleitungsrahmen zu trennen.
  • Bei dieser Ausführungsform kann das Halbleiterbauelement von den ersten Rahmenelementen 57 und den zweiten Rahmenelementen 58 des Zuleitungsrahmens einfach durch Schneiden des Harzes 55 und der Trägerleisten 56 abgetrennt werden. Vorzugsweise erstrecken sich die ersten Rahmeneemente 57 und die zweiten Rahmenelemente 58 wie in Fig. 6(d) gezeigt längs in Fig. 6(c) gezeigter strichpunktierten Linien. Eine derartige Anordnung der ersten Rahmenelemente 57 und der zweiten Rahmenelemente 58 reduziert die Abschnitte, die beim Abtrennen des Halbleiterbauelements von dem Zuleitungsrahmen durch Stanzen zu schneiden sind, reduziert die Belastung auf dem Stanzwerkzeug und ermöglicht es, daß die Trägerleisten 56 mit einer relativ kleinen Länge ausgebildet werden können, um die Muster- bzw. Packungsdichte des Zuleitungsrahmens zu erhöhen.
  • Ein weiteres Verfahren der Bildung der dünnen Abschnitte einschließlich des Chipunterbaus 52 des Zuleitungsrahmens ist nachstehend unter Bezug auf die Fig. 7(a) und 7(b) beschrieben.
  • Die Zuleitungsrahmen A und B weisen eine Dicke von 0,2 mm bzw eine Dicke von 0,5 mm auf.
  • Der Zuleitungsrahmen A weist Rahmenelemente 57 und 58, einen Chipunterbau 52, Zuführungen 54 sowie Trägerleisten 56 auf und wird durch Stanzen gebildet. Eine lnjektionsöffnung 59 und ein Luftloch 60 sind jeweils in den Rahmenelementen 57 ausgebildet.
  • Der Zuleitungsrahmen B weist nur hervorstehende Abschnitte 54b, Trägerleisten 56 sowie Rahmenelemente 57 und 58 auf und besitzt keine Abschnitte, die dem Chipunterbau 52 und den Anschlußabschnitten 54a entsprechen. Abschnitte des Zuleitungsrahmens B, die der lnjektionsöffnung 59 und dem Luftloch 60 entsprechen, werden weggestanzt.
  • Der Zuleitungsrahmen B wird auf dem Zuleitungsrahmen A angeordnet, und dann werden die Zuleitungsrahmen A und B durch einen leitenden Klebstoff zusammengebondet oder durch Punktschweißen zusammengeschweißt, um einen zusammengesetzten Zuleitungsrahmen mit vorbestimmten dünnen Abschnitten zu erhalten.
  • Die oberen Oberflächen des Chipunterbaus 52 und der Anschlußabschnitte 54a des zusammengesetzten Zuleitungsrahmens weisen verglichen mit den durch Halb-Ätzen gebildeten eine hohe Flachheit auf, da der zusammengesetzte Zuleitungsrahmen durch Verbinden der flachen Komponenten der Zuleitungsrahmen A und B gebildet ist, so daß der Halbleiterchip 51 in zufriedenstellender Weise an dem Chipunterbau 52 befestigt und die Drähte 53 in zufriedenstellender Weise mit den Anschlußabschnitten 54 verbunden werden können. Da die Ecken nicht abgerundet sind, können außerdem die oberen Oberflächen der Anschlußabschnitte 54a jeweils in relativ kleinen Bereichen gebildet werden, um das Halbleiterbauelement in relativ geringer Größe herzustellen.
  • Fig. 8(a) ist eine Aufsicht eines Halbleiterbauelements in einer zweiten Ausführungsform gemäß der vorliegenden Erfindung, und Fig. 8(b) ist ein Schnitt längs der Linie C-C in Fig. 8(a).
  • Die Höhe der oberen Oberflächen der Anschlußabschnitte 54a ist geringer als diejenige der oberen Oberfläche des Halbleiterchips 51, der in der unter Bezug auf die Fig. 5(a) und 5(b) zuvor beschriebenen Ausführungsform mit dem Chipunterbau 52 verbunden ist, jedoch kann der Zuleitungsrahmen so ausgebildet sein, daß die Höhe der oberen Oberflächen der Anschlußabschnitte 54a und diejenige des auf dem Chipunterbau 52 befestigten Halbleiterchips 51 gleich sind. Wenn der Zuleitungsrahmen auf diese Weise gebildet ist, kann die Möglichkeit von losen Drähten, die den Chipunterbau 52 unbeabsichtigt berühren, ausgeschlossen werden. Ein Zuleitungsrahmen mit einem derartigen Aufbau kann durch Haib-Ätzen oder durch Laminieren dreikomponentiger Zuleitungsrahmen gebildet werden.
  • Fig. 9(a) ist eine Aufsicht eines Halbleiterbauelements in einer dritten Ausführungsform gemäß der vorliegenden Erfindung, Fig. 9(b) ist eine Ansicht des Halbleiterbauelements von Fig. 9(a) von unten, und Fig. 9(c) ist eine Schnittansicht längs der Linie A-A in Fig. 9(a).
  • Gemäß Fig. 9(a) bis 9(c) ist ein an der oberen Oberfläche eines Chipunterbaus 52 befestigter Halbleiterchip 51 mit Drähten 53 mit einer Vielzahl von Zuführungen 54 verbunden. Der Halbleiterchip 51, der Chipunterbau 52, die Zuführungen 54 und die Drähte 53 sind durch Vergießen mit den unteren Oberflächen der Zuführungen 54 und den oberen Oberflächen der ausgedehnten Abschnitte 61 der freiliegenden Zuführungen 54 in einem Harz 55 eingesiegelt.
  • Ein Verfahren zur Herstellung des in Fig. 9(a) bis 9(c) gezeigten Halbleiterbauelements ist nachstehend unter Bezug auf die Fig. 10(a) bis 10(d) beschrieben.
  • Fig. 10(a) ist eine Aufsicht eines in dem Haibleiterbauelement der Fig. 9(a) bis 9(c) verwendeten Zuleitungsrahmens 62. Wie in Fig. 10(a) gezeigt ist, wird der Zuleitungsrahmen 62 durch Halb-Ätzen oder Pressen einer Metallplatte wie einer Platte aus einer Cu-Legierung oder einer Platte aus einer Fe-Legierung mit einer Dicke im Bereich von 0,1 bis 0,2 mm gebildet. Der Zuleitungsrahmen 62 weist zwei im wesentlichen parallele Rahmenelemente 57, einen zwischen den zwei Rahmenelementen 57 angeordneten Chipunterbau 52, um den Chipunterbau 52 herum angeordnete rechteckige Zuführungen 54 sowie den Chipunterbau 52 und die Zuführungen 54 tragende Trägerleisten 56 auf. Jede Zuführung 54 weist ausgedehnte Abschnitte 61 auf, die sich zu den benachbarten Zuführungen 54 erstrecken. Die ausgedehnten Abschnitte 61 sind bei den gestrichelten Linien unter rechten Winkeln nach oben gebogen. Ausnehmungen sind in den gegenüberliegenden Enden jedes ausgedehnten Abschnitts 61 ausgebildet, um das Biegen des ausgedehnten Abschnitts 61 zu erleichtern. Der Chipunterbau 52 ist ähnlich wie die Zuführungen 54 mit ausgedehnten Abschnitten 61 versehen.
  • Fig. 10(b) ist eine Aufsicht des mit einem Halbleiterchip bestückten Zuleitungsrahmens. Wie in Fig. 10(b) gezeigt ist, werden die ausgedehnten Abschnitte 61 unter rechten Winkeln nach oben gebogen, ein Halbleiterchip 51 wird an der oberen Oberfläche des Chipunterbaus 52 des Zuleitungsrahmens mittels eines Klebstoffes wie beispielsweise einer Ag-Paste oder mittels eines Au-Si-Eutektikums befestigt, und dann werden die Anschlüsse des Halbleiterchips 51 mit den oberen Oberflächen der Zuführungen 54 jeweils durch Drähte 53 verbunden.
  • Wie in Fig. 10(c) gezeigt ist, wird der mit dem Halbleiterchip 51 bestückte Zuleitungsrahmen 62 zwischen das obere Formteil 63 und das untere Formteil 64 einer Gießform gesetzt, so daß der Zuleitungsrahmen 62 zum Gießen zwischen dem oberen Formteil 63 und dem unteren Formteil 64 gehalten ist. In dieser Stellung sind die Rahmenelemente 57 fest zwischen dem oberen Formteil 63 und dem unteren Formteil 64 gehalten, und die Zuführungen 54 sowie die ausgedehnten Abschnitte 61 des Chipunterbaus 52 werden von dem oberen Formteil 63 nach unten gepreßt, so daß die unteren Oberflächen der Zuführungen 54 und des Chipunterbaus 52 eng und sicher gegen das untere Formteil 64 gepreßt werden. Dann wird ein Versiegelungsmaterial 55 wie beispielsweise geschmolzenes Harz durch eine in dem oberen Formteil 63 ausgebildete, nicht gezeigte Injektionsöffnung in den Hohlraum der Gießform injiziert, um den Chipunterbau 52, die Zuleitungen 54, den Halbleiterchip 51 und die Drähte 53 in dem Versiegelungsmaterial 55 einzusiegeln, wie in Fig. 10(d) gezeigt ist. Räume zwischen den Zuführungen 54 werden mit dem Versiegelungsmaterial 55 ausgefüllt.
  • Anschließend wird das so eingesiegelte Halbleiterbauelement von der aus dem oberen Formteil 63 und dem unteren Formteil 64 bestehenden Gießform entfernt, die Trägerleisten 56 werden durch Pressen oder dergleichen geschnitten, um ein in Fig. 9(a) bis 9(c) gezeigtes eingegossenes Halbleiterbauelement zu erhalten. Die oberen Oberflächen der ausgedehnten Abschnitte 61 liegen in der oberen Oberfläche des Halbleiterbauelements frei, und die untere Oberfläche des Chipunterbaus 52 und die Zuführungen 54 liegen in der unteren Oberfläche des Halbleiterbauelements frei. Wenn das Halbleiterbauelement in eine IC-Karte oder dergleichen eingebaut wird, dienen die frei liegenden unteren Oberflächen der Zuführungen 54 als Anschlüsse, die in Kontakt mit einer externen Vorrichtung zu bringen sind.
  • Somit weisen der Zuleitungsrahmen 62 und das den Zuleitungsrahmen 62 verwendende Halbleiterbauelement die folgenden Vorteile auf.
  • (i) Da die ausgedehnten Abschnitte 61, nämlich Abschnitte des Chipunterbaus 52 und der Zuführungen 54, nach oben gebogen sind, können die unteren Oberflächen des Chipunterbaus 52 und der Zuführungen 54 fest in engem Kontakt mit dem unteren Formteil 64 gehalten werden, indem die ausgedehnten Abschnitte 61 durch das obere Formteil 63 nach unten gepreßt werden, um zu verhindern, daß das geschmolzene Versiegelungsmaterial über die unteren Oberflächen des Chipunterbaus 52 und der Zuführungen 54 fließt, so daß die unteren Oberflächen insbesondere der Zuführungen 54 nicht mit einer dünnen Schicht des Versiegelungsmaterials 55 überzogen werden.
  • (ii) Da die in den gegenüberliegenden Enden jedes der ausgedehnten Abschnitte 61 des Chipunterbaus 52 und der Zuführungen 54 ausgebildeten Ausnehmungen mit dem Versiegelungsmaterial 55 ausgefüllt werden, kann die Abtrennung der Zuführungen 54 von insbesondere der Bodenfläche des Versiegelungsmaterials durch den Ankereffekt des die Ausnehmungen ausfüllenden Versiegelungsmaterials 55 verhindert werden, um die Zuverlässigkeit des Halbleiterbauelements zu verbessern.
  • (iii) Die Ausdehnung der ausgedehnten Abschnitte 61 zu den benachbarten Zuführungen 54 hin verhindert, daß Abschnitte des die Räume zwischen den Zuführungen 54 ausfüllenden Versiegelungsmaterials Risse bekommen. Ferner dienen die ausgedehnten Abschnitte 61 als Rahmengestell, um die mechanische Festigkeit des Halbleiterbauelements beträchtlich zu verbessern, was es ermöglicht, das Halbleiterbauelement mit sehr kleiner Dicke zu bilden, ohne die Verschlechterung der Zuverlässigkeit nach sich zu ziehen.
  • (iv) Der Zuleitungsrahmen 62 kann im Vergleich mit dem herkömmlichen Zuleitungsrahmen, der eine vergleichsweise große Dicke aufweist, ohne Erhöhung der Schritte des Herstellungsverfahrens bei hoher Produktivität einfach hergestellt werden.
  • Fig. 11(a) ist eine Schnittansicht eines Halbleiterbauelements in einer vierten Ausführungsform gemäß der vorliegenden Erfindung, und Fig. 11(b) und 11(c) sind eine Aufsicht bzw. eine Ansicht des Halbleiterbauelements von Fig. 11(a) von unten.
  • Gemäß Fig. 11(a) bis 11(c) ist ein Halbleiterchip 51 an der oberen Oberfläche eines Chipunterbaus 52 befestigt und mittels Drähten 53 mit einer Vielzahl von Zuführungen 54 verbunden. Isolierende Verstärkungselemente 65 sind von den Zuführungen 54 und ausgedehnten Abschnitten 61 der Zuführungen 54 durch Halten der ausgedehnten Abschnitte 61 gehalten. Diese Komponenten sind durch Vergießen mit den unteren Oberflächen der Zuführungen 54 in ein Harz 55 eingesiegelt, und die oberen Oberflächen der ausgedehnten Abschnitte 61 liegen frei. Ein Verfahren zur Herstellung dieses Halbleiterbauelements ist nachstehend unter Bezug auf Fig. 12(a) bis 12(e) beschrieben.
  • Gemäß Fig. 12(a) wird ein Zuleitungsrahmen 62 mit dem Chipunterbau 52, den Zuführungen 54 mit den ausgedehnten Abschnitten 61, den Trägerleisten 56 und den Rahmenelementen 57 durch Prozeßeinrichtungen bzw. -verfahren, wie beispielsweise selektives Ätzen oder Prägen bzw. Stanzen, gebildet. Die ausgedehnten Abschnitte 61 werden bei den gestrichelten Linien um circa 90º gebogen, um die isolierenden Verstärkungselemente 65 fest mit dem Zuleitungsrahmen 62 zu verbinden.
  • Wie in Fig. 12(b) gezeigt ist, werden die isolierenden Verstärkungselemente 65 auf einem gegossenen isolierenden Rahmen 66 ausgebildet, der aus einem Metalloxid wie beispielsweise Aluminit (alumite) oder einem Harz gebildet und mit einer Injektionsöffnung 59 versehen ist, durch die ein Harz 55 in eine Gießform injiziert wird.
  • Gemäß Fig. 12(c) wird der isolierende Rahmen 66 auf dem Zuleitungsrahmen 62 angeordnet, und dann werden die ausgedehnten Abschnitte 61 fest um die isolierenden Verstärkungselemente 65 herumgefalzt, der Halbleiterchip 51 wird auf der oberen Oberfläche des Chipunterbaus 52 befestigt, und dann wird der Halbleiterchip 51 mit Drähten 53 mit den Zuführungen 54 verbunden.
  • Dann wird&sub1; wie in Fig. 12(d) gezeigt ist, die Baugruppe aus dem Halbleiterchip 51, dem Zuieitungsrahmen 62 und dem isolierenden Rahmen 66 zwischen das obere Formteil 63 und das untere Formteil 64 einer Gießform gesetzt, um durch Vergießen die Baugruppe durch ein Epoxidharz oder dergleichen einzusiegeln. Da die ausgedehnten Abschnitte 61 und die isolierenden Verstärkungselemente 65 von dem oberen Formteil 63 nach unten gepreßt werden, werden die Zuführungen 54 gegen das untere Formteil 64 in perfekten engen Kontakt mit dem unteren Teil 64 gepreßt, so daß es dem Harz nicht möglich ist, über die unteren Oberflächen der Zuführungen 54 zu fließen, und demzufolge werden die unteren Oberflächen der Zuführungen 54 nicht mit einer dünnen Schicht des Harzes überzogen.
  • Fig. 12(e) ist eine Aufsicht des mit den unteren Oberflächen des Chipunterbaus 52 und der Zuführungen 54 in das Harz 55 eingesiegelten Halbleiterbauelements und der oberen Oberflächen der freiliegenden ausgedehnten Abschnitte 61.
  • Da die Zuführungen 54 dieses Halbleiterbauelements von den isolierenden Verstärkungselementen 65 sicher an Ort und Stelle gehalten werden, wird verhindert, daß die Abschnitte des Harzes 55, das die Räume zwischen den Zuführungen 54 ausfüllt, Risse bekommen, und die Abtrennung der Zuführungen 54 von dem Harz 55 wird vermieden. Ferner kann dieses Halbeiterbauelement durch Anbringen einer Sonde oder dergleichen in direktem Kontakt mit der Oberfläche des freiliegenden ausgedehnten Abschnitts 61 ausgewählt werden, und die Bodenflächen der Zuführungen 54 werden als Anschlüsse verwendet, die mit einer externen Vorrichtung zu verbinden sind, um Probleme des Aussehens wie beispielsweise Kratzer zu vermeiden.
  • Das Halbleiterbauelement wird von den Rahmenelementen 57 und dem isolierenden Rahmen 66 getrennt, um das eingesiegelte Halbleiterbauelement zu erhalten, das durch Vergießen eingesiegelt ist, wie in Fig. 11(a) bis 11(c) gezeigt ist.
  • Die vorliegende Erfindung ist in ihrer praktischen Anwendung nicht auf die speziellen Ausführungsformen beschränkt, die in den Zeichnungen dargestellt sind, und viele Modifikationen sind darin möglich. Mögliche Modifikationen sind wie folgt.
  • (1) Die vorliegende Erfindung ist genauso wie bei den in den Zeichnungen gezeigten auch bei Halbleiterbauelementen anwendbar, die durch ein Verfahren hergestellt werden, das drahtloses Bonden einsetzt.
  • Ein Halbleiterbauelement vom Typ mit drahtlosem Bonden kann beispielsweise durch Bilden des Chipunterbaus 52 der Fig. 5(a) und 5(b) mit kleiner Breite oder dessen Weglassung erhalten werden, indem die gegenüberliegenden Reihen der Zuführungen 54 näher aneinander angeordnet werden und ein mit Buckel- bzw. Bump-Elektroden versehener Halbleiterchip direkt mit den Zuführungen 54 durch Bonden der Bump-Elektroden an die Zuführungen 54 verbunden wird. Eine derartige Konfiguration vereinfacht den Aufbau des Halbleiterbauelements und ermöglicht es, daß das Halbleiterbauelement mit sehr kleiner Dicke ausgebildet wird.
  • (2) Die zwei in Fig. 11(a) bis 11(c) gezeigten isolierenden Verstärkungselemente 65 in Form einer Leiste können durch ein in Fig. 13(a) gezeigtes U-förmiges isolierendes Verstärkungselement oder ein in Fig. 13(b) gezeigtes isolierendes Verstärkungselement in Form eines rechteckigen Rahmens ersetzt werden.
    • Gewerbliche Anwendbarkeit
  • Wie aus der vorstehenden Beschreibung hervorgeht, werden die Zuführungen und das Harz des harzversiegelten Halbleiterbauelements gemäß der vorliegenden Erfindung fest zusammengebondet, um die Abtrennung der Zuführungen von dem Harz zu vermeiden, die freiliegenden Oberflächen der Zuführungen sind nicht mit einer dünnen Schicht des Harzes überzogen, und Abschnitte des die Räume zwischen den Zuführungen ausfüllenden Harzes weisen eine hohe mechanische Festigkeit auf. Dementsprechend kann das harzversiegelte Halbleiterbauelement sehr effektiv bei Armbanduhren, Kameras und IC-Karten eingesetzt werden, die dünne, kompakte Haibleiterbauelemente benötigen.

Claims (5)

1. Haibleiterbauelement mit ebenen, parallelen oberen und unteren durch leitende Zuführungen begrenzte Hauptoberflächen, einem Chipunterbau und einem Versiegelungsmaterial, mit:
einem Chipunterbau (52) mit einer ersten Dicke;
einem auf dem Chipunterbau montierten Halbleiterchip (51);
einer Vielzahl leitender Zuführungen (54) eines Zuleitungsrahmens, der getrennt um den Chipunterbau herum angeordnet ist, deren jede mindestens einen ausgedehnten Abschnitt (54b, 61) mit einer zweiten Dicke aufweist, die größer als die Gesamtdicke der ersten Dicke und der Dicke des Halbleiterchips ist;
Leitern (53), die den Halbleiterchip mit den Zuführungen verbinden; und einem Versiegeiungsmaterial (55), das den Chipunterbau, den Halbleiterchip, die Zuführungen und die Leiter versiegelt;
wobei die oberen Oberflächen der Abschnitte (54b, 61) der leitenden Zuführungen mit der zweiten Dicke nicht von dem Versiegelungsmaterial (55) bedeckt sind und bündig mit der oberen Oberfläche des Versiegelungsmaterials (55) sind; und die unteren Oberflächen der Zuführungen (54) nicht von dem Versiegelungsmaterial (55) bedeckt sind und bündig mit der unteren Oberfläche des Versiegelungsmaterials (55) sind.
2. Halbleiterbauelement nach Anspruch 1, bei dem jeder der ausgedehnten Abschnitte (54b, 61) ein Abschnitt einer der Zuführungen ist, die nach oben gebogen wurde.
3. Halbleiterbauelement nach Anspruch 2, bei dem ein oder eine Vielzahl von isolierenden Verstärkungselementen (65) jeweils von der Vielzahl der Zuführungen gehalten wird und die ausgedehnten Abschnitte um die entsprechenden isolierenden Verstärkungselemente oder Elemente herumgebogen sind, um die isolierenden Verstärkungselemente oder Elemente sicher zu halten.
4. Halbleiterbauelement nach Anspruch 1, 2 oder 3, bei dem der Chipunterbau (52) eine Ausdehnung einer der leitenden Zuführungen (54) ist.
5. Halbeiterbauelement nach Anspruch 2, bei dem der ausgedehnte Abschnitt (61) jeder Zuführung zu der benachbarten Zuführung hin ausgedehnt ist, so daß der ausgedehnte Abschnitt (61) die benachbarte Zuführung nicht berührt.
DE68927295T 1988-07-08 1989-07-06 Kunstharzversiegeltes halbleiterbauelement Expired - Fee Related DE68927295T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16883488 1988-07-08
JP6889489 1989-03-20
PCT/JP1989/000682 WO1990000813A1 (en) 1988-07-08 1989-07-06 Semiconductor device

Publications (2)

Publication Number Publication Date
DE68927295D1 DE68927295D1 (de) 1996-11-07
DE68927295T2 true DE68927295T2 (de) 1997-05-07

Family

ID=26410084

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68927295T Expired - Fee Related DE68927295T2 (de) 1988-07-08 1989-07-06 Kunstharzversiegeltes halbleiterbauelement

Country Status (4)

Country Link
US (1) US5157475A (de)
EP (1) EP0424530B1 (de)
DE (1) DE68927295T2 (de)
WO (1) WO1990000813A1 (de)

Families Citing this family (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230348B2 (ja) * 1993-09-06 2001-11-19 ソニー株式会社 樹脂封止型半導体装置及びその製造方法
JPH07202110A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置
US6686226B1 (en) * 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
JPH0883866A (ja) * 1994-07-15 1996-03-26 Shinko Electric Ind Co Ltd 片面樹脂封止型半導体装置の製造方法及びこれに用いるキャリアフレーム
DE4427309C2 (de) * 1994-08-02 1999-12-02 Ibm Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
FR2736740A1 (fr) * 1995-07-11 1997-01-17 Trt Telecom Radio Electr Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue
US5963796A (en) * 1996-07-29 1999-10-05 Lg Semicon Co., Ltd. Fabrication method for semiconductor package substrate and semiconductor package
FR2741191B1 (fr) * 1995-11-14 1998-01-09 Sgs Thomson Microelectronics Procede de fabrication d'un micromodule, notamment pour cartes a puces
KR100206894B1 (ko) * 1996-03-11 1999-07-01 구본준 바지에이 패키지
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
DE19640304C2 (de) * 1996-09-30 2000-10-12 Siemens Ag Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
JP3499392B2 (ja) * 1997-02-12 2004-02-23 沖電気工業株式会社 半導体装置
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
EP0895287A3 (de) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtung und Leiterrahmen für dieselbe
DE19800646C2 (de) * 1998-01-09 2000-05-04 Siemens Ag Trägerelement für einen Halbleiterchip
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
US6130473A (en) * 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
JP3862411B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
JP3862410B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
DE19844966A1 (de) * 1998-09-30 2000-01-13 Siemens Ag Halbleiterbauteil sowie dieses umfassender Chipkartenmodul
SG80077A1 (en) 1998-10-19 2001-04-17 Sony Corp Semiconductor integrated circuit card manufacturing method, and semiconductor integrated circuit card
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
JP4362163B2 (ja) * 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
US6483180B1 (en) * 1999-12-23 2002-11-19 National Semiconductor Corporation Lead frame design for burr-free singulation of molded array packages
US6548328B1 (en) * 2000-01-31 2003-04-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US7091606B2 (en) * 2000-01-31 2006-08-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device and semiconductor module
DE10008203B4 (de) * 2000-02-23 2008-02-07 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronischer Halbleiterbauelemente
US6452255B1 (en) 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6933174B1 (en) 2000-11-28 2005-08-23 National Semiconductor Corporation Leadless leadframe package design that provides a greater structural integrity
US6677667B1 (en) 2000-11-28 2004-01-13 National Semiconductor Corporation Leadless leadframe package design that provides a greater structural integrity
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6469398B1 (en) * 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
JP4598316B2 (ja) * 2001-07-06 2010-12-15 パナソニック株式会社 樹脂封止型半導体装置およびその製造方法
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
JP2004207277A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US6803648B1 (en) 2003-01-10 2004-10-12 National Semiconductor Corporation Integrated circuit packages with interconnects on top and bottom surfaces
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US7091581B1 (en) * 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US7411289B1 (en) * 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7202112B2 (en) * 2004-10-22 2007-04-10 Tessera, Inc. Micro lead frame packages and methods of manufacturing the same
US20060181861A1 (en) * 2005-02-17 2006-08-17 Walker Harold Y Jr Etched leadframe for reducing metal gaps
US7968377B2 (en) * 2005-09-22 2011-06-28 Stats Chippac Ltd. Integrated circuit protruding pad package system
JP5062583B2 (ja) * 2005-10-20 2012-10-31 日本ミクロン株式会社 電子部品用パッケージ
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7851902B2 (en) * 2006-06-22 2010-12-14 Dai Nippon Printing Co., Ltd. Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
US7816769B2 (en) * 2006-08-28 2010-10-19 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
US7501693B2 (en) * 2006-11-17 2009-03-10 Micrel, Inc. LDO regulator with ground connection through package bottom
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
CN101636675B (zh) 2007-03-16 2011-11-23 欧姆龙株式会社 光传输路径封装、光传输模块、电子设备及光传输模块的制造方法
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8766428B2 (en) * 2009-12-02 2014-07-01 Stats Chippac Ltd. Integrated circuit packaging system with flip chip and method of manufacture thereof
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
CN102214631A (zh) 2010-04-09 2011-10-12 飞思卡尔半导体公司 用于半导体装置的引线框
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
CN106663674B (zh) * 2014-04-30 2019-09-17 英特尔公司 具有模制化合物的集成电路组件
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US9768037B2 (en) * 2014-05-16 2017-09-19 Infineon Technologies Ag Electronic device package including metal blocks
CN105405771B (zh) * 2014-09-11 2018-11-27 旭景科技股份有限公司 安装芯片于印刷电路板上的方法
US9281339B1 (en) * 2014-09-17 2016-03-08 Sunasic Technologies, Inc. Method for mounting chip on printed circuit board
CN110379718A (zh) * 2014-10-24 2019-10-25 意法半导体股份有限公司 具有改进电可接入性的封装结构的电子装置和制造方法
US9760754B2 (en) * 2015-07-06 2017-09-12 Sunasic Technologies Inc. Printed circuit board assembly forming enhanced fingerprint module
KR101747226B1 (ko) * 2016-03-16 2017-06-27 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
US10153424B2 (en) 2016-08-22 2018-12-11 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
JP6610497B2 (ja) * 2016-10-14 2019-11-27 オムロン株式会社 電子装置およびその製造方法
US10199312B1 (en) * 2017-09-09 2019-02-05 Amkor Technology, Inc. Method of forming a packaged semiconductor device having enhanced wettable flank and structure
US11069601B2 (en) * 2018-02-27 2021-07-20 Stmicroelectronics, Inc. Leadless semiconductor package with wettable flanks
FR3081583B1 (fr) 2018-05-25 2021-10-01 Linxens Holding Procede de fabrication de cartes a puce electronique et cartes a puce electronique fabriquees par ce procede
IT202000008269A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato impilabile per montaggio superficiale e disposizione circuitale

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964093A (en) * 1973-11-05 1976-06-15 Western Electric Company, Inc. Bonding of dissimilar workpieces to a substrate
US4099200A (en) * 1976-03-26 1978-07-04 Raytheon Company Package for semiconductor beam lead devices
JPS5841661B2 (ja) * 1978-05-16 1983-09-13 オムロン株式会社 樹脂封止形半導体装置の製造方法
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
FR2579798B1 (fr) * 1985-04-02 1990-09-28 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques pour cartes a microcircuits et modules obtenus selon ce procede
FR2588695B1 (fr) * 1985-10-11 1988-07-29 Eurotechnique Sa Procede de fabrication d'un microboitier, microboitier a contacts effleurants et application aux cartes contenant des composants
JPS62261498A (ja) * 1986-05-08 1987-11-13 イビデン株式会社 Ｉｃカ−ド用リ−ドフレ−ム
JPS639140A (ja) * 1986-06-30 1988-01-14 Mitsubishi Electric Corp 樹脂封止型半導体装置の製造方法

Also Published As

Publication number Publication date
EP0424530A1 (de) 1991-05-02
US5157475A (en) 1992-10-20
EP0424530B1 (de) 1996-10-02
WO1990000813A1 (en) 1990-01-25
EP0424530A4 (en) 1991-10-02
DE68927295D1 (de) 1996-11-07

Similar Documents

Publication Publication Date Title
DE68927295T2 (de) Kunstharzversiegeltes halbleiterbauelement
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE69530037T2 (de) Automatische Bandmontage für Halbleiteranordnung
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE68910385T2 (de) Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist.
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE68924452T2 (de) Packungsstruktur für integrierte Schaltungen.
DE69227937T2 (de) Leiterrahmen und in Harz versiegelte Halbleitervorrichtung dafür
DE10066443B4 (de) Halbleitervorrichtung mit Abstrahlungsbauteilen
DE3913221A1 (de) Halbleiteranordnung
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE19709295A1 (de) Halbleiterbaugruppe
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE3300693A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE102009010199B4 (de) Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102005006730A1 (de) Leiterrahmen, Halbleiterchippackung und zugehöriges Herstellungsverfahren
DE102014223863B4 (de) Leistungshalbleitereinrichtungen
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE19953594A1 (de) Oberflächenmontierte elektronische Komponente
DE10297264B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69419881T2 (de) Verpackte Halbeiteranordnung und deren Herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee