DE102022106078A1 - Halbleitergehäuse mit einem Gehäusekörper mit darin ausgebildeten Rillen - Google Patents

Halbleitergehäuse mit einem Gehäusekörper mit darin ausgebildeten Rillen Download PDF

Info

Publication number
DE102022106078A1
DE102022106078A1 DE102022106078.0A DE102022106078A DE102022106078A1 DE 102022106078 A1 DE102022106078 A1 DE 102022106078A1 DE 102022106078 A DE102022106078 A DE 102022106078A DE 102022106078 A1 DE102022106078 A1 DE 102022106078A1
Authority
DE
Germany
Prior art keywords
diepad
groove
semiconductor
housing
housing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022106078.0A
Other languages
English (en)
Inventor
Chii Shang Hong
Li Fong Chong
Yee Beng Daryl Yeow
Edward Fuergut
Mei Fen Hiew
Azlina KASSIM
Ralf Otremba
Bernd SCHMOELZER
Joon Shyan Tan
Lee Shuang Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022106078.0A priority Critical patent/DE102022106078A1/de
Priority to US18/119,118 priority patent/US20230298956A1/en
Priority to CN202310251408.5A priority patent/CN116779554A/zh
Publication of DE102022106078A1 publication Critical patent/DE102022106078A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40257—Connecting the strap to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Halbleitergehäuse umfasst: einen Gehäusekörper, umfassend eine erste Hauptfläche, eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt, und eine Seitenfläche, die sich zwischen den zwei Hauptflächen erstreckt; ein erstes Diepad, das in dem Gehäusekörper eingekapselt ist, wobei das erste Diepad zumindest teilweise von dem Gehäusekörper bei der ersten Hauptfläche unbedeckt ist; ein zweites Diepad, das in dem Gehäusekörper eingekapselt ist, wobei das zweite Diepad zumindest teilweise von dem Gehäusekörper bei der ersten Hauptfläche unbedeckt ist; einen ersten Halbleiterchip, der in dem Gehäusekörper eingekapselt und auf dem ersten Diepad angeordnet ist; einen zweiten Halbleiterchip, der in dem Gehäusekörper eingekapselt und auf dem zweiten Diepad angeordnet ist; mindestens einen Anschlussleiter, der in dem Gehäusekörper eingekapselt ist und bei der Seitenfläche aus dem Gehäusekörper herausragt; eine erste Rille, die in der ersten Hauptfläche ausgebildet ist, wobei die erste Rille zwischen dem ersten Diepad und dem zweiten Diepad angeordnet ist; und eine zweite Rille, die in der ersten Hauptfläche ausgebildet ist, wobei die zweite Rille zwischen dem mindestens einen Anschlussleiter und mindestens einem von dem ersten Diepad oder dem zweiten Diepad angeordnet ist.

Description

  • Technisches Gebiet
  • Die vorliegende Offenbarung betrifft Halbleitergehäuse (Halbleiterpackages), die einen Gehäusekörper mit darin ausgebildeten Rillen aufweisen. Darüber hinaus betrifft die vorliegende Offenbarung Verfahren zur Herstellung solcher Halbleitergehäuse.
  • Hintergrund
  • Verschiedene Halbleitervorrichtungen können mit hohen Spannungen betrieben werden. Solche Halbleitervorrichtungen sowie Anwendungen und Equipment, in denen sie verwendet werden, müssen gegebenenfalls Anforderungen an die elektrische Isolierung entsprechen, die in zugehörigen Sicherheitsstandards festgelegt sind. Eine oder mehrere Komponenten einer Halbleitervorrichtung können in einem Gehäusekörper eingekapselt sein, so dass die Halbleitervorrichtung auch als Halbleitergehäuse (Halbleiterpackage) bezeichnet werden kann. Um den sicheren Betrieb eines Halbleitergehäuses zu gewährleisten, müssen gegebenenfalls eine oder mehrere Mindestkriechstrecken zwischen leitenden Teilen, die aus dem Gehäuse herausragen, eingehalten werden. Hersteller und Entwickler von Halbleitergehäusen sind ständig bestrebt, ihre Produkte und Verfahren für deren Herstellung zu verbessern. Es kann daher wünschenswert sein, Halbleitergehäuse zu entwickeln, die alle durch die entsprechenden Sicherheitsstandards geforderten Sicherheitsbedingungen erfüllen. Insbesondere kann es wünschenswert sein, die Halbleitergehäuse vor schädlichen Kriechströmen entlang der Oberflächen des Gehäusekörpers zu schützen.
  • Kurzdarstellung
  • Ein Aspekt der vorliegenden Offenbarung bezieht sich auf ein Halbleitergehäuse. Das Halbleitergehäuse umfasst einen Gehäusekörper, umfassend eine erste Hauptfläche, eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt, und eine Seitenfläche, die sich zwischen den zwei Hauptflächen erstreckt. Das Halbleitergehäuse umfasst ferner ein erstes Diepad, das in dem Gehäusekörper eingekapselt ist, wobei das erste Diepad zumindest teilweise durch den Gehäusekörper bei der ersten Hauptfläche unbedeckt ist. Das Halbleitergehäuse umfasst ferner ein zweites Diepad, das in dem Gehäusekörper eingekapselt ist, wobei das zweite Diepad zumindest teilweise von dem Gehäusekörper bei der ersten Hauptfläche unbedeckt ist. Das Halbleitergehäuse umfasst ferner einen ersten Halbleiterchip, der in dem Gehäusekörper eingekapselt und auf dem ersten Diepad angeordnet ist. Das Halbleitergehäuse umfasst ferner einen zweiten Halbleiterchip, der in dem Gehäusekörper eingekapselt und auf dem zweiten Diepad angeordnet ist. Das Halbleitergehäuse umfasst ferner mindestens einen Anschlussleiter, der in dem Gehäusekörper eingekapselt ist und bei der Seitenfläche aus dem Gehäusekörper herausragt. Das Halbleitergehäuse umfasst ferner eine erste Rille, die in der ersten Hauptfläche ausgebildet ist, wobei die erste Rille zwischen dem ersten Diepad und dem zweiten Diepad angeordnet ist. Das Halbleitergehäuse umfasst ferner eine zweite Rille, die in der ersten Hauptfläche ausgebildet ist, wobei die zweite Rille zwischen dem mindestens einen Anschlussleiter und mindestens einem von dem ersten Diepad oder dem zweiten Diepad angeordnet ist.
  • Ein Aspekt der vorliegenden Offenbarung bezieht sich auf ein Halbleitergehäuse. Das Halbleitergehäuse umfasst einen Gehäusekörper, umfassend eine erste Hauptfläche, eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt, und eine Seitenfläche, die sich zwischen den zwei Hauptflächen erstreckt. Das Halbleitergehäuse umfasst ferner ein erstes Diepad, das in dem Gehäusekörper eingekapselt ist, wobei das erste Diepad zumindest teilweise durch den Gehäusekörper bei der ersten Hauptfläche unbedeckt ist. Das Halbleitergehäuse umfasst ferner ein zweites Diepad, das in dem Gehäusekörper eingekapselt ist, wobei das zweite Diepad zumindest teilweise von dem Gehäusekörper bei der ersten Hauptfläche unbedeckt ist. Das Halbleitergehäuse umfasst ferner einen ersten Halbleiterchip, der in dem Gehäusekörper eingekapselt und auf dem ersten Diepad angeordnet ist. Das Halbleitergehäuse umfasst ferner einen zweiten Halbleiterchip, der in dem Gehäusekörper eingekapselt und auf dem zweiten Diepad angeordnet ist. Das Halbleitergehäuse umfasst ferner eine erste Rille, die in der ersten Hauptfläche ausgebildet ist, wobei die erste Rille zwischen dem ersten Diepad und dem zweiten Diepad angeordnet ist. Das Halbleitergehäuse umfasst ferner ein elektrisches Verbindungselement, das in dem Gehäusekörper eingekapselt ist und sich über die erste Rille zwischen dem ersten Diepad und dem zweiten Diepad erstreckt, wobei eine Tiefe der ersten Rille kleiner oder gleich mindestens einem von einer Dicke des ersten Diepads oder einer Dicke des zweiten Diepads ist.
  • Ein Aspekt der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen eines Halbleitergehäuses. Das Verfahren umfasst ein Bereitstellen eines ersten Diepads, eines zweiten Diepads und mindestens eines Anschlussleiters. Das Verfahren umfasst ferner ein Anordnen eines ersten Halbleiterchips auf dem ersten Diepad. Das Verfahren umfasst ferner ein Anordnen eines zweiten Halbleiterchips auf dem zweiten Diepad. Das Verfahren umfasst ferner ein Einkapseln des ersten Diepads, des zweiten Diepads, des ersten Halbleiterchips, des zweiten Halbleiterchips und des mindestens einen Anschlussleiters in einen Gehäusekörper, wobei der Gehäusekörper eine erste Hauptfläche, eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt, und eine Seitenfläche, die sich zwischen den zwei Hauptflächen erstreckt, umfasst, wobei: das erste Diepad zumindest teilweise von dem Gehäusekörper bei der ersten Hauptfläche unbedeckt ist, das zweite Diepad zumindest teilweise von dem Gehäusekörper bei der ersten Hauptfläche unbedeckt ist, und der zumindest eine Anschlussleiter bei der Seitenfläche aus dem Gehäusekörper herausragt. Das Verfahren umfasst ferner ein Ausbilden einer ersten Rille in der ersten Hauptfläche, wobei die erste Rille zwischen dem ersten Diepad und dem zweiten Diepad angeordnet ist. Das Verfahren umfasst ferner ein Ausbilden einer zweiten Rille in der ersten Hauptfläche, wobei die zweite Rille zwischen dem mindestens einen Anschlussleiter und mindestens einem von dem ersten Diepad oder dem zweiten Diepad angeordnet ist.
  • Kurze Beschreibung der Zeichnungen
  • Die begleitenden Zeichnungen sind einbezogen, um dem weiteren Verständnis von Aspekten zu dienen. Die Zeichnungen veranschaulichen Aspekte und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Aspekte. Andere Aspekte und viele der beabsichtigten Vorteile von Aspekten werden leicht gewürdigt, wenn sie durch Bezugnahme auf die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente in den Zeichnungen sind nicht notwendigerweise maßstabsgetreu zueinander. Gleiche Bezugszeichen können entsprechende ähnliche Teile bezeichnen.
    • 1 enthält die 1A bis 1D, die schematisch eine perspektivische Ansicht, eine Draufsicht, eine erste Querschnittsseitenansicht und eine zweite Querschnittsseitenansicht eines Halbleitergehäuses 100 gemäß der Offenbarung zeigen.
    • 2 zeigt schematisch eine Draufsicht eines Halbleitergehäuses 200 gemäß der Offenbarung.
    • 3 zeigt schematisch eine Querschnittsseitenansicht eines Halbleitergehäuses 300 gemäß der Offenbarung.
    • 4 zeigt schematisch eine Querschnittsseitenansicht eines Halbleitergehäuses 400 gemäß der Offenbarung.
    • 5 enthält die 5A und 5B, die schematisch eine perspektivische Ansicht und eine Draufsicht eines Halbleitergehäuses 500 gemäß der Offenbarung zeigen.
    • 6 zeigt schematisch eine Draufsicht eines Halbleitergehäuses 600 gemäß der Offenbarung.
    • 7 zeigt schematisch eine Querschnittsseitenansicht eines Halbleitergehäuses 700 gemäß der Offenbarung.
    • 8 zeigt schematisch eine Querschnittsseitenansicht eines Halbleitergehäuses 800 gemäß der Offenbarung.
    • 9 zeigt schematisch eine Querschnittsseitenansicht eines Halbleitergehäuses 900 gemäß der Offenbarung.
    • 10 zeigt schematisch eine perspektivische Ansicht eines Halbleitergehäuses 1000 gemäß der Offenbarung.
    • 11 zeigt schematisch eine Querschnittsseitenansicht eines Halbleitergehäuses 1100 gemäß der Offenbarung.
    • 12 zeigt schematisch eine Draufsicht eines Halbleitergehäuses 1200 gemäß der Offenbarung und ein Diagramm einer Schaltung, die in dem Halbleitergehäuse 1200 implementiert sein kann.
    • 13 zeigt schematisch eine Draufsicht eines Halbleitergehäuses 1300 gemäß der Offenbarung und ein Diagramm einer Schaltung, die in dem Halbleitergehäuse 1300 implementiert sein kann.
    • 14 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleitergehäuses gemäß der Offenbarung.
  • Detaillierte Beschreibung
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, in denen zur Veranschaulichung bestimmte Aspekte dargestellt sind, in denen die Offenbarung umgesetzt werden kann. In diesem Zusammenhang kann richtungsbezogene Terminologie wie „oben“, „unten“, „vorne“, „hinten“, usw. in Bezug auf die Ausrichtung der beschriebenen Figuren verwendet werden. Da die Komponenten der beschriebenen Vorrichtungen in einer Reihe verschiedener Ausrichtungen positioniert werden können, dient die richtungsbezogene Terminologie der Veranschaulichung und ist in keiner Weise einschränkend. Andere Aspekte können verwendet und strukturelle oder logische Änderungen vorgenommen werden, ohne vom Konzept der vorliegenden Offenbarung abzuweichen. Daher ist die folgende detaillierte Beschreibung nicht in einem einschränkenden Sinne zu verstehen.
  • 1 enthält die 1A bis 1D, die schematisch ein Halbleitergehäuse (Halbleiterpackage) 100 gemäß der Offenbarung zeigen. Die 1A und 1B zeigen eine perspektivische Ansicht bzw. eine Draufsicht eines Halbleitergehäuses 100. Darüber hinaus zeigt die 1C eine erste Querschnittsseitenansicht des Halbleitergehäuses 100 entlang einer in der 1B angedeuteten gestrichelten Linie b-b', während die 1D eine zweite Querschnittsseitenansicht des Halbleitergehäuses 100 entlang einer in der 1B angedeuteten gestrichelten Linie a-a' zeigt.
  • Das Halbleitergehäuse 100 kann einen Gehäusekörper 2 mit einer ersten Hauptfläche 4, einer zweiten Hauptfläche 6 gegenüber der ersten Hauptfläche 4 und mehreren Seitenflächen 8A bis 8D, die sich zwischen den zwei Hauptflächen 4 und 6 erstrecken, aufweisen. In dem dargestellten Beispiel kann der Gehäusekörper 2 eine beispielhafte Anzahl von vier Seitenflächen 8A bis 8D aufweisen. Ein erstes Diepad 10A und ein zweites Diepad 10B können zumindest teilweise in dem Gehäusekörper 2 eingekapselt sein. Sowohl das erste Diepad 10A als auch das zweite Diepad 10B kann durch das Material des Gehäusekörpers 2 bei der ersten Hauptfläche 4 unbedeckt sein.
  • Das Halbleitergehäuse 100 kann ferner einen oder mehrere Halbleiterchips enthalten, die zumindest teilweise in dem Gehäusekörper 2 eingekapselt sein können. Insbesondere kann das Halbleitergehäuse 100 einen ersten Halbleiterchip enthalten, der auf dem ersten Diepad 10A angeordnet ist, und einen zweiten Halbleiterchip, der auf dem zweiten Diepad 10B angeordnet ist. In dem in der 1 dargestellten Beispiel kann jeder der Halbleiterchips auf der Unterseite des jeweiligen Diepads angeordnet sein und kann von dem Gehäusekörper 2 bedeckt sein. Dementsprechend können die Halbleiterchips in der 1 für einen Betrachter nicht sichtbar sein.
  • Das Halbleitergehäuse 100 kann ferner mehrere Anschlussleiter (Leads) (oder Pins) 12 enthalten, die zumindest teilweise in dem Gehäusekörper 2 eingekapselt sein können. Die Anschlussleiter 12 können bei einer oder mehreren der Seitenflächen 8A bis 8D des Gehäuses 2 aus dem Gehäuse 2 herausragen. In dem Beispiel der 1 kann das Halbleitergehäuse 100 vier Sätze 12A bis 12D von Anschlussleitern aufweisen, wobei jeder Satz beispielhaft eine Anzahl von vier Anschlussleitern aufweisen kann. In weiteren Beispielen kann die Anzahl der Anschlussleiter pro Satz unterschiedlich sein. Die Anschlussleiter 12 und die Diepads 10A, 10B können Teil eines Leiterrahmens (Leadframe) sein. Im gezeigten Beispiel können die Anschlussleiter 12 nach unten gebogen sein, so dass das Halbleitergehäuse 100 dazu ausgelegt sein kann, auf einer Leiterplatte (PCB, Printed Circuit Board) (nicht gezeigt) basierend auf einer Oberflächenmontagetechnik montiert zu werden. Die Sätze von Anschlussleitern 12B und 12C können bei gegenüberliegenden Seiten des ersten Diepads 10A angeordnet sein. In ähnlicher Weise können die Sätze von Anschlussleitern 12A und 12D bei gegenüberliegenden Seiten des zweiten Diepads 10B angeordnet sein.
  • Das Halbleitergehäuse 100 kann ferner eine erste Rille 14 aufweisen, die in der ersten Hauptfläche 4 des Gehäusekörpers 2 ausgebildet ist, wobei die erste Rille 14 zwischen dem ersten Diepad 10A und dem zweiten Diepad 10B angeordnet sein kann. In dem Beispiel der 1 kann sich die erste Rille 14 im Wesentlichen in der y-Richtung erstrecken. Darüber hinaus kann das Halbleitergehäuse 100 eine zweite Rille 16A und eine dritte Rille 16B aufweisen, die in der ersten Hauptfläche 4 ausgebildet sind. Diese Rillen 16A und 16B können zwischen den Anschlussleitern 12 und mindestens einem von dem ersten Diepad 10A oder dem zweiten Diepad 10B angeordnet sein. In dem Beispiel der 1 können sich die Rillen 16A und 16B im Wesentlichen in der x-Richtung erstrecken. Die zweite Rille 16A kann sowohl zwischen dem Satz von Anschlussleitern 12A und dem zweiten Diepad 10B als auch zwischen dem Satz von Anschlussleitern 12B und dem ersten Diepad 10A angeordnet sein. In ähnlicher Weise kann die dritte Rille 16B zwischen dem Satz von Anschlussleitern 12C und dem ersten Diepad 10A sowie zwischen dem Satz von Anschlussleitern 12D und dem zweiten Diepad 10B angeordnet sein.
  • Wie oben diskutiert, kann das Halbleitergehäuse 100 einen oder mehrere Halbleiterchips enthalten. In diesem Zusammenhang ist zu beachten, dass in dieser Beschreibung die Begriffe „Chip“, „Halbleiterchip“, „Die“, „Halbleiterdie“ austauschbar verwendet werden können. Im Allgemeinen können die hierin beschriebenen Halbleiterchips aus einem elementaren Halbleitermaterial (z.B. Si) oder aus einem Halbleitermaterial mit breiter Bandlücke oder einem Verbindungshalbleitermaterial (z.B. SiC, GaN, SiGe, GaAs) hergestellt sein. Insbesondere kann jeder der auf dem ersten Diepad 10A und dem zweiten Diepad 10B angeordneten Halbleiterchips eine Leistungshalbleiterkomponente enthalten oder einer solchen entsprechen und kann daher als Leistungshalbleiterchip bezeichnet werden. Hierbei kann sich der Begriff „Leistungshalbleiterchip“ auf einen Halbleiterchip beziehen, der mindestens eine der Eigenschaften Hochspannungssperre oder Hochstromleitfähigkeit bereitstellt. Ein Leistungshalbleiterchip kann für hohe Ströme mit einem maximalen Stromwert von einigen Ampere, wie z.B. 10 A, oder einem maximalen Stromwert von bis zu 100 A oder darüber ausgelegt sein. Ähnlich können die solchen Stromwerten zugeordneten Spannungen Werte von einigen Volt bis zu einigen zehn oder hunderten oder sogar tausenden von Volt haben.
  • Leistungshalbleiterchips können in jeder Art von Leistungsanwendung verwendet werden, wie z.B. MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), Halbbrückenschaltungen, Leistungsmodule mit einem Gate-Treiber, usw. Leistungschips können zum Beispiel eine Leistungsvorrichtung enthalten oder Teil einer solchen sein, wie z.B. einen Leistungs-MOSFET, einen Niederspannungs (LV, Low Voltage)-MOSFET, einen Leistungs-IGBT (Insulated Gate Bipolar Transistor), eine Leistungsdiode, einen Superjunction-Leistungs-MOSFET, usw. Im vorliegenden Fall können die Leistungshalbleiterchips insbesondere in Halbbrückenkonfigurationen und/oder Boost-Konfigurationen, wie z.B. Buck-Boost-Wandlern oder Boost-Wandlern, verwendet werden. Solche Konfigurationen können zum Beispiel einen SiC-MOSFET und/oder eine SiC-Diode enthalten. Die Konfigurationen können für industrietaugliche Produkte verwendet werden, die beispielsweise in einem oder mehreren von integrierten Servomotor-Invertern oder PFC (Power Factor Correction)-Verstärkerstufen eingesetzt werden. Zu den angesprochenen Anwendungen gehören automotive Anwendungen, industrielle Antriebsanwendungen, EV (Electric Vehicle)-Laden, usw. Beispielhafte Schaltungen, die dazu ausgelegt sind, in einem Halbleitergehäuse gemäß der vorliegenden Offenbarung implementiert zu werden, sind in Verbindung mit den 12 und 13 gezeigt und beschrieben.
  • Der Gehäusekörper 2 kann aus einem Material hergestellt werden, das mindestens eines enthält von einer Moldverbindung, einem Epoxid, einem gefüllten Epoxid, einem glasfasergefüllten Epoxid, einem Imid, einem Thermoplast, einem duroplastischen Polymer, einer Polymermischung, einem Laminat, usw. Für das Einkapseln der Komponenten der Anordnung in den Gehäusekörper 2 können verschiedene Techniken verwendet werden, zum Beispiel mindestens eines von Compression Molding, Injection Molding, Powder Molding, Liquid Molding, Map Molding, Laminieren, usw. In einem nicht einschränkenden Beispiel kann eine Moldverbindung, die den Gehäusekörper 2 ausbildet, einen CTI (Comparative Tracking Index)-Wert von mehr als etwa 600 V aufweisen. Das Halbleitergehäuse der 1 kann zum Beispiel einem QDPAK (Quadruple DPAK)-Halbleitergehäuse entsprechen. Wie sich später herausstellen wird, können Halbleitergehäuse gemäß der Offenbarung eine erhöhte Kriechstromfestigkeit und eine robuste Verkapselung bereitstellen.
  • Der Gehäusekörper 2 kann ein Gehäuse (oder Package) für die eingekapselten Komponenten ausbilden und kann daher dazu ausgelegt sein, die eingekapselten Komponenten des Halbleitergehäuses 100 vor äußeren Einflüssen, wie z.B. Feuchtigkeit oder mechanischen Stößen, zu schützen. Wie bereits diskutiert, können die Diepads 10A und 10B sowie die Anschlussleiter 12A bis 12D zumindest teilweise durch das Material des Gehäusekörpers 2 unbedeckt sein. Auf diese Weise können Halbleiterchips, die sich innerhalb des Halbleitergehäuses 100 befinden, von außerhalb des Gehäusekörpers 2 über die Diepads 10A, 10B und/oder die Anschlussleiter 12A bis 12D elektrisch zugänglich sein. Beispielhafte elektrische Verbindungen zwischen den Halbleiterchips und den Diepads 10A, 10B sowie zwischen den Halbleiterchips und den Anschlussleitern 12 sind im Zusammenhang mit den 12 und 13 gezeigt und diskutiert.
  • Das erste Diepad 10A und das zweite Diepad 10B können dazu ausgelegt sein, bei unterschiedlichen elektrischen Potentialen zu arbeiten. In einem Beispiel können die Diepads 10A und 10B Drain-Kontakten verschiedener Leistungstransistoren entsprechen (siehe z.B. 12) und können somit während des Betriebs des Halbleitergehäuses 100 auf unterschiedlichen elektrischen Potentialen liegen. Um einen Kurzschluss zwischen den freiliegenden Flächen der Diepads 10A und 10B zu vermeiden, muss gegebenenfalls eine Mindestkriechstrecke zwischen den Diepads 10A und 10B eingehalten werden. Im Allgemeinen kann eine Kriechstrecke als der kürzeste Abstand entlang der Oberfläche eines festen isolierenden Materials zwischen zwei leitenden Teilen definiert werden. Eine minimale Kriechstrecke kann z.B. abhängen von mindestens einem von Materialeigenschaften, effektiven Spannungswerten, Verschmutzungsgraden, usw.
  • Im Beispiel der 1 kann sich eine Kriechstrecke zwischen dem ersten Diepad 10A und dem zweiten Diepad 10B entlang einer Oberfläche des Gehäusekörpers 2 erstrecken. Ein beispielhafter Pfad einer solchen Kriechstrecke 18 ist in der Seitenansicht der 1C beispielhaft durch eine gestrichelte Linie dargestellt. Die erste Rille 14 kann dazu ausgelegt sein, die Kriechstrecke 18 entlang des Gehäusekörpers 2 zwischen dem ersten Diepad 10A und dem zweiten Diepad 10B zu vergrößern. Das heißt, durch Bereitstellen der ersten Rille 14 in dem Gehäusekörper 2 kann ein Risiko eines Kurzschlusses zwischen den Diepads 10A und 10B und damit eine Fehlfunktion des Halbleitergehäuses 100 vermieden oder zumindest verringert werden.
  • In ähnlicher Weise können einer oder mehrere der Anschlussleiter 12 und mindestens eines von dem ersten Diepad 10A oder dem zweiten Diepad 10B dazu ausgelegt sein, bei unterschiedlichen elektrischen Potentialen zu arbeiten. Beispielsweise kann einer oder mehrere der Anschlussleiter 12D einen Gate-Kontakt und/oder einen Source-Kontakt eines Leistungstransistors aufweisen, während das zweite Diepad 10B einem Drain-Kontakt des Leistungstransistors entsprechen kann (siehe z.B. 12). Eine beispielhafte Kriechstrecke 18 zwischen einem der Anschlussleiter 12 und einem der Diepads 10A, 10B kann sich entlang eines Pfades erstrecken, der in der Seitenansicht der 1D beispielhaft durch eine gestrichelte Linie angedeutet ist. Die zweite Rille 16A und die dritte Rille 16B können dazu ausgelegt sein, eine Kriechstrecke entlang des Gehäusekörpers 2 zwischen dem Anschlussleiter 12 und den Diepads 10A, 10B, wie in der 1D dargestellt, zu vergrößern und können somit das Risiko eines Kurzschlusses verringern.
  • In der z-Richtung betrachtet (siehe z.B. die Draufsicht der 1B) kann eine Form der Rillen 14, 16A und 16B von den elektrischen Potentialen abhängen, die während eines Betriebs des Halbleitergehäuses 100 an die Diepads 10A, 10B und die Anschlussleiter 12 angelegt werden können. Da jedes der Diepads 10A, 10B und die Anschlussleiter 12 dazu ausgelegt sein können, bei unterschiedlichen elektrischen Potentialen zu arbeiten, müssen gegebenenfalls Mindestkriechstrecken zwischen jeglichen dieser Komponenten bereitgestellt werden. Dementsprechend können im Beispiel der 1 die erste Rille 14, die zweite Rille 16A und die dritte Rille 16B eine H-Form ausbilden. Hierbei kann sich jede der ersten Rille 14, der zweiten Rille 16A und der dritten Rille 16B entlang einer gesamten Seite mindestens eines von dem ersten Diepad 10A oder dem zweiten Diepad 10B erstrecken.
  • In der z-Richtung gemessen, kann eine Tiefe einer jeweiligen Rille von der erforderlichen Mindestkriechstrecke zwischen elektrisch leitenden Teilen, die durch die Rille getrennt sind, abhängen. Beispielsweise können Tiefen der Rillen 14, 16A und 16B in einem Bereich von etwa 0,1 mm bis etwa 5,0 mm liegen, insbesondere von etwa 0,2 mm bis etwa 2,0 mm. In einem Beispiel können die Rillen 14, 16A und 16B identische Tiefen haben. In einem weiteren Beispiel kann sich eine Tiefe der ersten Rille 14 von den Tiefen der zweiten Rille 16A und der dritten Rille 16B unterscheiden. In dem spezifischen Beispiel der 1 können die Tiefen der zweiten Rille 16A und der dritten Rille 16B kleiner sein als die Tiefe der ersten Rille 14.
  • Darüber hinaus können die Rillen 14, 16A und 16B, wenn in der z-Richtung gemessen, unterschiedliche Tiefen im Vergleich zu den Dicken der Diepads 10A und 10B aufweisen. In der 1C kann eine Tiefe der ersten Rille 14 im Wesentlichen gleich zu Dicken des ersten Diepads 10A und des zweiten Diepads 10B sein, während in der 1D eine Tiefe der Rillen 16A/16B kleiner sein kann als eine Dicke der Diepads 10A/10B. In den Querschnittsseitenansichten der 1C und 1D können die Rillen 14, 16A und 16B eine beispielhafte Form eines Trapezes haben. In weiteren Beispielen können die Rillen 14, 16A und 16B unterschiedlich geformt sein, z.B. kreisförmig, rechteckig, quadratisch, elliptisch, usw.
  • Das Halbleitergehäuse 200 der 2 kann zumindest teilweise dem Halbleitergehäuse 100 der 1 ähnlich sein. In dem Beispiel der 2 können die erste Rille 14, die zweite Rille 16A und die dritte Rille 16B eine S-Form ausbilden. Da der Satz von Anschlussleitern 12A und das zweite Diepad 10B dazu ausgelegt sein können, bei ähnlichen elektrischen Potentialen zu arbeiten, kann keine Mindestkriechstrecke und somit keine Rille zwischen diesen Komponenten erforderlich sein. Gleiches kann für den Satz von Anschlussleitern 12C und das erste Diepad 10A gelten.
  • Das Halbleitergehäuse 300 der 3 kann dem Halbleitergehäuse 100 der 1 zumindest teilweise ähnlich sein. Im Vergleich zur 1C kann eine Tiefe der ersten Rille 14 kleiner sein als Dicken der Diepads 10A und 10B. Dies kann zu einer verringerten Kriechstrecke 18 zwischen dem ersten Diepad 10A und dem zweiten Diepad 10B im Vergleich zum Beispiel der 1C führen. Die Tiefe der ersten Rille 14 kann für den Fall kleinerer Werte der erforderlichen Mindestkriechstrecke verringert sein.
  • Das Halbleitergehäuse 400 der 4 kann dem Halbleitergehäuse 100 der 1 zumindest teilweise ähnlich sein. Im Vergleich zur 1C kann eine Tiefe der ersten Rille 14 größer sein als Dicken der Diepads 10A und 10B. Dies kann zu einer größeren Kriechstrecke 18 zwischen dem ersten Diepad 10A und dem zweiten Diepad 10B im Vergleich zum Beispiel der 1C führen. Eine Tiefe der ersten Rille 14 kann für den Fall höherer Werte der erforderlichen Mindestkriechstrecke vergrößert sein.
  • Die 5A und 5B zeigen eine perspektivische Ansicht bzw. eine Draufsicht eines Halbleitergehäuses 500 gemäß der Offenbarung. Das Halbleitergehäuse 500 der 5 kann dem Halbleitergehäuse 100 der 1 zumindest teilweise ähnlich sein. Das Halbleitergehäuse 500 kann eine oder mehrere vierte Rillen 20 aufweisen, die in einer oder mehreren der Seitenflächen 8A bis 8D des Gehäusekörpers 2 ausgebildet sind. Hierbei kann jede der vierten Rillen 20 zwischen aus dem Gehäusekörper 2 herausragenden Anschlussleitern 12 angeordnet sein. Im Beispiel der 5 kann eine erste der vierten Rillen 20 zwischen dem ersten Satz von Anschlussleitern 12A und dem zweiten Satz von Anschlussleitern 12B angeordnet sein. Darüber hinaus kann eine zweite der vierten Rillen 20 zwischen dem dritten Satz von Anschlussleitern 12C und dem vierten Satz von Anschlussleitern 12D angeordnet sein.
  • Die Anschlussleiter 12 des Halbleitergehäuses 500 können dazu ausgelegt sein, bei unterschiedlichen elektrischen Potentialen zu arbeiten. Zum Beispiel können Anschlussleiter des zweiten Satzes von Anschlussleitern 12B mit einer Source-Elektrode eines Leistungstransistors verbunden sein, während Anschlussleiter des ersten Satzes von Anschlussleitern 12A mit einer Drain-Elektrode eines Leistungstransistors verbunden sein können (siehe z.B. 12). Jede der vierten Rillen 20 kann dazu ausgelegt sein, eine Kriechstrecke entlang des Gehäusekörpers 2 zwischen durch die jeweilige vierte Rille 20 getrennten Anschlussleitern 12 zu vergrößern (siehe gestrichelte Linien).
  • Das Halbleitergehäuse 600 der 6 kann dem Halbleitergehäuse 500 der 5 zumindest teilweise ähnlich sein. Im Beispiel der 6 kann eine erste der vierten Rillen 20 mit der zweiten Rille 16A überlappen, während eine zweite der vierten Rillen 20 mit der dritten Rille 16B überlappen kann. Aufgrund der Überlappungen können durch gestrichelte Linien dargestellte Kriechstrecken im Vergleich zur 5 vergrößert sein, so dass ein Risiko von Kurzschlüssen und Fehlfunktionen des Halbleitergehäuses 600 noch weiter verringert sein kann.
  • Das Halbleitergehäuse 700 der 7 kann dem Halbleitergehäuse 100 der 1 zumindest teilweise ähnlich sein. Im Gegensatz zu den zuvor beschriebenen Figuren zeigt die 7 explizit den ersten Halbleiterchip 22A und den zweiten Halbleiterchip 22B, die auf dem ersten Diepad 10A bzw. dem zweiten Diepad 10B angeordnet sind. Das Halbleitergehäuse 700 kann ein elektrisches Verbindungselement 24 enthalten, das in dem Gehäusekörper 2 eingekapselt ist und sich über die erste Rille 14 zwischen dem ersten Diepad 10A und dem zweiten Diepad 10B erstreckt. Das elektrische Verbindungselement 24 kann zum Beispiel mindestens eines von einem Draht, einem Clip, einem Band, usw. aufweisen. Im Beispiel der 7 können der erste Halbleiterchip 22A und der zweite Halbleiterchip 22B über das erste Diepad 10A und das elektrische Verbindungselement 24 elektrisch verbunden sein. Insbesondere kann ein Ende des elektrischen Verbindungselements 24 mit einer Source-Elektrode des zweiten Halbleiterchips 22B verbunden sein, während das andere Ende des elektrischen Verbindungselements 24 mit dem ersten Diepad 10A verbunden sein kann, das mit einer Drain-Elektrode des ersten Halbleiterchips 22A gekoppelt sein kann (siehe z.B. 12) .
  • In dem Beispiel der 7 können das erste Diepad 10A, das zweite Diepad 10B und die Anschlussleiter 12 (nicht dargestellt) Teile eines Dual-Gauge-Leiterrahmens sein. In der z-Richtung gemessen, kann eine Dicke der Anschlussleiter 12 kleiner sein als mindestens eines von einer Dicke des ersten Diepads 10A oder einer Dicke des zweiten Diepads 10B. In einem Beispiel eines Dual-Gauge-Leiterrahmens kann eine Dicke von mindestens einem der Diepads 10A und 10B etwa 0,9 mm betragen, während eine Dicke der Anschlussleiter 12 etwa 0,5 mm oder 0,6 mm betragen kann. In einem weiteren Beispiel kann eine Dicke mindestens eines der Diepads 10A oder 10B etwa 1,27 mm betragen, während eine Dicke der Anschlussleiter 12 etwa 0,5 mm oder 0,6 mm betragen kann. In noch einem weiteren Beispiel kann eine Dicke von mindestens einem der Diepads 10A oder 10B etwa 2,0 mm (oder sogar mehr) betragen, während eine Dicke der Anschlussleiter 12 etwa 0,5 mm oder 0,6 mm betragen kann. In einigen Beispielen kann eine Anschlussleiterdicke in einem Bereich von etwa 0,1 mm bis etwa 0,2 mm liegen.
  • In der z-Richtung gemessen, kann eine Tiefe der ersten Rille 14 kleiner oder gleich zumindest einem von einer Dicke des ersten Diepads 10A oder einer Dicke des zweiten Diepads 10B sein. Im Beispiel der 7 kann die Tiefe D der ersten Rille 14 im Wesentlichen den Dicken T der beiden Diepads 10A und 10B entsprechen. Aufgrund solcher Werte von T und D kann das elektrische Verbindungselement 24 nur eine geringe Länge haben, um die elektrische Verbindung (wie z.B. einen Wire-Loop) über die erste Rille 14 auszubilden. Im Gegensatz dazu können bei herkömmlichen Anordnungen mit dünneren Diepads längere elektrische Verbindungselemente zur Überbrückung der ersten Rille 14 erforderlich sein. Eine verringerte Länge des elektrischen Verbindungselements 24 kann zu einer verbesserten Leistung des Halbleitergehäuses 700 führen, indem ein maximaler Nennstrom erhöht und/oder die Induktivität und der Widerstand verringert werden.
  • Das Halbleitergehäuse 800 der 8 kann zumindest teilweise den zuvor beschriebenen Halbleitergehäusen ähnlich sein. Eine Tiefe der ersten Rille 14 kann größer sein als zumindest eines von einer Dicke des ersten Diepads 10A oder einer Dicke des zweiten Diepads 10B. Im Beispiel der 8 kann die Tiefe D' der ersten Rille 14 größer sein als die Dicke T der Diepads 10A und 10B. Die erste Rille 14 mit einer vergrößerten Tiefe D' kann es ermöglichen, eine Abmessung X' der Diepads 10A und 10B in der x-Richtung in Richtung der ersten Rille 14 zu verlängern und gleichzeitig eine erforderliche Mindestkriechstrecke zwischen den Diepads 10A und 10B bereitzustellen. Die vergrößerte Abmessung X' kann zu einer vergrößerten Fläche der Diepads 10A und 10B führen, wodurch eine verbesserte Wärmedissipation bereitgestellt wird, beispielsweise in Richtung eines Kühlkörpers (nicht abgebildet), der über freiliegenden Flächen der Diepads 10A und 10B angeordnet sein kann.
  • Das Halbleitergehäuse 900 der 9 kann zumindest teilweise dem Halbleitergehäuse 800 der 8 ähnlich sein. Wie in Verbindung mit der 8 erläutert, kann eine Vergrößerung der Tiefe D' der ersten Rille 14 eine Ausdehnung der Diepads 10A und 10B in Richtung der ersten Rille 14 bereitstellen, während eine erforderliche Mindestkriechstrecke zwischen den Diepads 10A und 10B weiterhin eingehalten wird. Ein Anordnen der Diepads 10A und 10B näher an der ersten Rille 14 kann es ermöglichen, eine Abmessung L' des Halbleitergehäuses 900 in der x-Richtung zu verringern, während die Größe der Diepads 10A und 10B im Wesentlichen beibehalten wird und somit eine erforderliche Wärmedissipation bereitgestellt wird.
  • Das Halbleitergehäuse 1000 der 10 kann zumindest teilweise dem Halbleitergehäuse 100 der 1 ähnlich sein. Das Halbleitergehäuse 1000 kann eine oder mehrere optische Markierungen 26 enthalten, die auf mindestens einer der ersten Rille 14, der zweiten Rille 16A oder der dritten Rille 16B angeordnet sein können. Jede der Rillen 14, 16A und 16B kann geeignete und sichere Flächen für die Anordnung der optischen Markierungen 26 bereitstellen. In einem Beispiel kann eine optische Markierung 26 einer Lasermarkierung entsprechen oder eine solche enthalten. Eine optische Markierung 26 kann zum Beispiel mindestens eines von einer geometrischen Form oder Bildern (wie z.B. Rechteck, Kreis, Ellipse, Firmenlogos, usw.), Zeichen, Zahlen, usw. enthalten. Eine optische Markierung 26 kann z.B. produktbezogene Information enthalten, wie z.B. eine oder mehrere Lot- oder Batchnummern, ein Produktionsdatum, einen Firmennamen, einen Data-Matrix-Code, der dazu ausgelegt ist, eine sichere Rückverfolgbarkeit der einzelnen Vorrichtung bereitzustellen, usw. Im Beispiel der 10 kann das Halbleitergehäuse 1000 eine beispielhafte Anzahl von fünf optischen Markierungen aufweisen, einschließlich eines Kreises, eines Rechtecks und drei Zeichenketten (siehe „HXXYYWW“, „12345678“, „INFINEON“).
  • Das Halbleitergehäuse 1100 der 11 kann dem Halbleitergehäuse 100 der 1 zumindest teilweise ähnlich sein. Das Halbleitergehäuse 1100 kann ein elektrisch isolierendes Füllmaterial 28 enthalten, das über mindestens einem von dem ersten Diepad 10A oder dem zweiten Diepad 10B angeordnet ist. Das elektrisch isolierende Füllmaterial 28 kann in mindestens einer der ersten Rille 14, der zweiten Rille 16A oder der dritten Rille 16B angeordnet sein. Der Einfachheit halber ist in der 11 nur eine Anordnung des elektrisch isolierenden Füllmaterials 28 in der ersten Rille 14 dargestellt, während die weiteren Rillen der Anordnung nicht gezeigt sind. Das elektrisch isolierende Füllmaterial 28 kann beispielsweise ein Polymer und/oder ein Harz enthalten, die keramische Füllstoffe enthalten können oder nicht. Typischerweise kann das elektrisch isolierende Füllmaterial 28 einem thermischen Grenzflächenmaterial (TIM, Thermal Interface Material) entsprechen oder ein solches enthalten, wie z.B. einen silikonbasierten Spaltfüller.
  • Das Halbleitergehäuse 1100 kann ferner einen Kühlkörper 30 enthalten, der über dem elektrisch isolierenden Füllmaterial 28 angeordnet ist. Der Kühlkörper 30 kann in thermischem Kontakt mit mindestens einer der Oberseiten des ersten Diepads 10A oder des zweiten Diepads 10B sein, die von dem Material des Gehäusekörpers 2 unbedeckt sind. In dem Beispiel der 11 kann das Halbleitergehäuse 1100 einer oberseitengekühlten Vorrichtung entsprechen. In herkömmlichen Anordnungen (nicht dargestellt) kann eine Wärmefolie die erste Rille 14 überbrücken, wobei sich eine Kriechstrecke zwischen den Diepads 10A und 10B entlang der Wärmefolie erstrecken kann. Im Gegensatz dazu kann sich die Kriechstrecke 18 der 11 über die gesamte Fläche der ersten Rille 14 erstrecken und somit eine vergrößerte Länge bereitstellen. Eine doppelte Isolierung kann durch Isolieren des Kühlkörpers 30 mittels eines Bandes, insbesondere eines Klebebandes, bereitgestellt werden. Das Material des Klebebandes kann Epoxid, insbesondere mindestens eines von Polyimid, Silikon, usw. enthalten. Eine solche Kühlkörper-Isolierschicht kann vor dem Aufbringen eines Spaltfüllers getestet werden, um die Isoliereigenschaft zu gewährleisten.
  • Der linke Teil der 12 zeigt eine Draufsicht eines Halbleitergehäuses 1200 gemäß der Offenbarung, während der rechte Teil der 12 ein Diagramm einer Schaltung zeigt, die in dem Halbleitergehäuse 1200 implementiert sein kann. Beispielsweise kann das Halbleitergehäuse 1200 zumindest teilweise dem Halbleitergehäuse 100 der 1 ähnlich sein. Ein erster Halbleiterchip und ein zweiter Halbleiterchip des Halbleitergehäuses 1200 können einen ersten Leistungstransistor 32A bzw. einen zweiten Leistungstransistor 32B enthalten, die jeweils ein Gate, eine Source und einen Drain aufweisen (siehe Gl, S1, D1 und G2, S2, D2). Optional kann jeder der Leistungstransistoren 32A und 32B eine Kelvin-Verbindung aufweisen (siehe K1 und K2). Der erste Leistungstransistor 32A und der zweite Leistungstransistor 32B können in Reihe geschaltet sein und einen Low-Side-Schalter und einen High-Side-Schalter einer Halbbrückenschaltung ausbilden. Die Zuordnung der Anschlussleiter und der freiliegenden Diepad-Flächen des Halbleitergehäuses 1200 zu den einzelnen elektrischen Kontakten der Schaltung ist im linken Teil der 12 angegeben.
  • Der linke Teil der 13 zeigt eine Draufsicht eines Halbleitergehäuses 1300 gemäß der Offenbarung, während der rechte Teil der 13 ein Diagramm einer Schaltung zeigt, die in dem Halbleitergehäuse 1300 implementiert sein kann. Zum Beispiel kann das Halbleitergehäuse 1300 zumindest teilweise dem Halbleitergehäuse 100 der 1 ähnlich sein. Das Halbleitergehäuse 1300 kann einen ersten Halbleiterchip mit einem Leistungstransistor 32 mit einem Gate, einer Source und einem Drain (siehe G1, S1, D1) sowie einen zweiten Halbleiterchip mit einer Leistungsdiode 34 mit einer Anode und einer Kathode (siehe A und K) enthalten. Der Leistungstransistor 32 und die Leistungsdiode 34 können jeweils einen Teil einer Boost-Konfiguration ausbilden. Die Zuordnung der Anschlussleiter und der freiliegenden Diepad-Flächen des Halbleitergehäuses 1300 zu den einzelnen elektrischen Kontakten der Schaltung ist im linken Teil der 13 angegeben. Es wird darauf hingewiesen, dass die beispielhaften Anwendungen der 12 und 13 nicht umfassend sind. Weitere Anwendungen können zwei Dioden, oder einen IGBT und eine Diode auf einem Chipträger, oder einen CoolMOS, oder eine GaN-Komponente, usw. enthalten oder darauf basieren.
  • 14 zeigt ein Flussdiagramm eines Verfahrens zum Herstellen eines Halbleitergehäuses gemäß der Offenbarung. Das Verfahren ist in allgemeiner Weise beschrieben, um Aspekte der Offenbarung qualitativ zu spezifizieren, und kann weitere Aspekte aufweisen. Das Verfahren kann um jeden der Aspekte erweitert werden, die in Verbindung mit anderen Beispielen gemäß der Offenbarung beschrieben sind. Das Verfahren kann zum Herstellen eines beliebigen Halbleitergehäuses gemäß der hierin beschriebenen Offenbarung verwendet werden.
  • Bei 38 können ein erstes Diepad, ein zweites Diepad und mindestens einen Anschlussleiter bereitgestellt werden. Bei 40 kann ein erster Halbleiterchip auf dem ersten Diepad angeordnet werden. Bei 42 kann ein zweiter Halbleiterchip auf dem zweiten Diepad angeordnet werden. Bei 44 können das erste Diepad, das zweite Diepad, der erste Halbleiterchip, der zweite Halbleiterchip und der mindestens eine Anschlussleiter in einen Gehäusekörper eingekapselt werden. Der Gehäusekörper kann eine erste Hauptfläche, eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt, und eine Seitenfläche, die sich zwischen den zwei Hauptflächen erstreckt, aufweisen. Das erste Diepad kann durch den Gehäusekörper bei der ersten Hauptfläche unbedeckt sein. Das zweite Diepad kann durch den Gehäusekörper bei der ersten Hauptfläche unbedeckt sein. Der mindestens eine Anschlussleiter kann bei der Seitenfläche aus dem Gehäusekörper herausragen. Bei 46 kann eine erste Rille in der ersten Hauptfläche ausgebildet werden, wobei die erste Rille zwischen dem ersten Diepad und dem zweiten Diepad angeordnet sein kann. Bei 48 kann eine zweite Rille in der ersten Hauptfläche ausgebildet werden, wobei die zweite Rille zwischen dem mindestens einen Anschlussleiter und mindestens einem von dem ersten Diepad oder dem zweiten Diepad angeordnet sein kann. In einem Beispiel können die erste Rille und die zweite Rille voneinander getrennt sein. In weiteren Beispielen können die erste Rille und die zweite Rille miteinander verbunden oder durchgängig sein. Hierbei können die Rillen ineinander übergehen. Durchgängige Rillen können ein einfacheres Spaltfüller-Dispensen bereitstellen, bei dem beispielsweise nur ein Punkt eines Spaltfüllers benötigt wird. Darüber hinaus können durchgehende Rillen ein besseres Fließverhalten des Spaltfüllers bereitstellen.
  • Beispiele
  • Im Folgenden werden Halbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen anhand von Beispielen erläutert.
  • Beispiel 1 ist ein Halbleitergehäuse, umfassend: einen Gehäusekörper, umfassend eine erste Hauptfläche, eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt, und eine Seitenfläche, die sich zwischen den zwei Hauptflächen erstreckt; ein erstes Diepad, das in dem Gehäusekörper eingekapselt ist, wobei das erste Diepad zumindest teilweise von dem Gehäusekörper bei der ersten Hauptfläche unbedeckt ist; ein zweites Diepad, das in dem Gehäusekörper eingekapselt ist, wobei das zweite Diepad zumindest teilweise von dem Gehäusekörper bei der ersten Hauptfläche unbedeckt ist; einen ersten Halbleiterchip, der in dem Gehäusekörper eingekapselt und auf dem ersten Diepad angeordnet ist; einen zweiten Halbleiterchip, der in dem Gehäusekörper eingekapselt und auf dem zweiten Diepad angeordnet ist; mindestens einen Anschlussleiter, der in dem Gehäusekörper eingekapselt ist und aus dem Gehäusekörper bei der Seitenfläche herausragt; eine erste Rille, die in der ersten Hauptfläche ausgebildet ist, wobei die erste Rille zwischen dem ersten Diepad und dem zweiten Diepad angeordnet ist; und eine zweite Rille, die in der ersten Hauptfläche ausgebildet ist, wobei die zweite Rille zwischen dem mindestens einen Anschlussleiter und mindestens einem von dem ersten Diepad oder dem zweiten Diepad angeordnet ist.
  • Beispiel 2 ist ein Halbleitergehäuse gemäß Beispiel 1, wobei: das erste Diepad und das zweite Diepad dazu ausgelegt sind, bei unterschiedlichen elektrischen Potentialen zu arbeiten, und der mindestens eine Anschlussleiter und mindestens eines von dem ersten Diepad oder dem zweiten Diepad dazu ausgelegt sind, bei unterschiedlichen elektrischen Potentialen zu arbeiten.
  • Beispiel 3 ist ein Halbleitergehäuse gemäß Beispiel 1 oder 2, wobei: die erste Rille dazu ausgelegt ist, eine Kriechstrecke entlang des Gehäusekörpers zwischen dem ersten Diepad und dem zweiten Diepad zu vergrößern, und die zweite Rille dazu ausgelegt ist, eine Kriechstrecke entlang des Gehäusekörpers zwischen dem mindestens einen Anschlussleiter und mindestens einem von dem ersten Diepad oder dem zweiten Diepad zu vergrößern.
  • Beispiel 4 ist ein Halbleitergehäuse gemäß einem der vorhergehenden Beispiele, wobei: das erste Diepad, das zweite Diepad und der mindestens eine Anschlussleiter Teil eines Dual-Gauge-Leiterrahmens sind, und eine Dicke des mindestens einen Anschlussleiters kleiner ist als mindestens eines von einer Dicke des ersten Diepads oder einer Dicke des zweiten Diepads.
  • Beispiel 5 ist ein Halbleitergehäuse gemäß einem der vorhergehenden Beispiele, ferner umfassend: ein elektrisches Verbindungselement, das in dem Gehäusekörper eingekapselt ist und sich über die erste Rille zwischen dem ersten Diepad und dem zweiten Diepad erstreckt, wobei eine Tiefe der ersten Rille kleiner als oder gleich mindestens einem von einer Dicke des ersten Diepads oder einer Dicke des zweiten Diepads ist.
  • Beispiel 6 ist ein Halbleitergehäuse gemäß einem der Beispiele 1 bis 4, wobei eine Tiefe der ersten Rille größer ist als mindestens eines von einer Dicke des ersten Diepads oder einer Dicke des zweiten Diepads.
  • Beispiel 7 ist ein Halbleitergehäuse gemäß einem der vorhergehenden Beispiele, wobei eine Tiefe der zweiten Rille kleiner ist als eine Tiefe der ersten Rille.
  • Beispiel 8 ist ein Halbleitergehäuse gemäß einem der vorhergehenden Beispiele, wobei mindestens eines von einer Tiefe der ersten Rille oder einer Tiefe der zweiten Rille in einem Bereich von 0,1 mm bis 5,0 mm liegt.
  • Beispiel 9 ist ein Halbleitergehäuse gemäß einem der vorhergehenden Beispiele, wobei sich jede von der ersten Rille und der zweiten Rille entlang einer gesamten Seite von mindestens einem von dem ersten Diepad oder dem zweiten Diepad erstreckt.
  • Beispiel 10 ist ein Halbleitergehäuse gemäß einem der vorhergehenden Beispiele, ferner umfassend: mindestens einen weiteren Anschlussleiter, der in dem Gehäusekörper eingekapselt ist und bei einer weiteren Seitenfläche des Gehäusekörpers aus dem Gehäusekörper herausragt, und eine dritte Rille, die in der ersten Hauptfläche ausgebildet ist, wobei die dritte Rille zwischen dem mindestens einen weiteren Anschlussleiter und mindestens einem von dem ersten Diepad oder dem zweiten Diepad angeordnet ist.
  • Beispiel 11 ist ein Halbleitergehäuse gemäß Beispiel 10, wobei die erste Rille, die zweite Rille und die dritte Rille eine S-Form oder eine H-Form ausbilden.
  • Beispiel 12 ist ein Halbleitergehäuse gemäß einem der vorhergehenden Beispiele, ferner umfassend: eine vierte Rille, die in der Seitenfläche des Gehäusekörpers ausgebildet ist, wobei die vierte Rille zwischen einem ersten Anschlussleiter und einem zweiten Anschlussleiter des mindestens einen Anschlussleiters angeordnet ist.
  • Beispiel 13 ist ein Halbleitergehäuse gemäß Beispiel 12, wobei die vierte Rille mit der zweiten Rille überlappt.
  • Beispiel 14 ist ein Halbleitergehäuse gemäß einem der vorhergehenden Beispiele, wobei jeder von dem ersten Halbleiterchip und dem zweiten Halbleiterchip einen Leistungshalbleiter umfasst.
  • Beispiel 15 ist ein Halbleitergehäuse gemäß einem der vorhergehenden Beispiele, wobei: der erste Halbleiterchip einen ersten Leistungstransistor umfasst, der einen Low-Side-Schalter einer Halbbrückenschaltung ausbildet, und der zweite Halbleiterchip einen zweiten Leistungstransistor umfasst, der in Reihe mit dem ersten Leistungstransistor geschaltet ist und einen High-Side-Schalter der Halbbrückenschaltung ausbildet.
  • Beispiel 16 ist ein Halbleitergehäuse gemäß einem der Beispiele 1 bis 15, wobei: der erste Halbleiterchip einen Leistungstransistor umfasst, der einen Teil einer Boost-Konfiguration ausbildet, und der zweite Halbleiterchip eine Leistungsdiode umfasst, die in Reihe mit dem Leistungstransistor geschaltet ist und einen Teil der Boost-Konfiguration ausbildet.
  • Beispiel 17 ist ein Halbleitergehäuse gemäß einem der vorhergehenden Beispiele, ferner umfassend: einen Kühlkörper, der über der ersten Hauptfläche angeordnet ist, wobei der Kühlkörper in thermischem Kontakt mit mindestens einem der unbedeckten Teile des ersten Diepads und des zweiten Diepads ist.
  • Beispiel 18 ist ein Halbleitergehäuse gemäß Beispiel 17, ferner umfassend: ein elektrisch isolierendes Füllmaterial, das zwischen dem Kühlkörper und mindestens einem von dem ersten Diepad oder dem zweiten Diepad angeordnet ist, wobei das Füllmaterial in mindestens einer von der ersten Rille oder der zweiten Rille angeordnet ist.
  • Beispiel 19 ist ein Halbleitergehäuse gemäß einem der vorhergehenden Beispiele, ferner umfassend: eine optische Markierung, die auf mindestens einer von der ersten Rille oder der zweiten Rille angeordnet ist.
  • Beispiel 20 ist ein Halbleitergehäuse, umfassend: einen Gehäusekörper, umfassend erste Hauptfläche, eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt, und eine Seitenfläche, die sich zwischen den zwei Hauptflächen erstreckt; ein erstes Diepad, das in dem Gehäusekörper eingekapselt ist, wobei das erste Diepad zumindest teilweise von dem Gehäusekörper bei der ersten Hauptfläche unbedeckt ist; ein zweites Diepad, das in dem Gehäusekörper eingekapselt ist, wobei das zweite Diepad zumindest teilweise von dem Gehäusekörper bei der ersten Hauptfläche unbedeckt ist; einen ersten Halbleiterchip, der in dem Gehäusekörper eingekapselt und auf dem ersten Diepad angeordnet ist; einen zweiten Halbleiterchip, der in dem Gehäusekörper eingekapselt und auf dem zweiten Diepad angeordnet ist; eine erste Rille, die in der ersten Hauptfläche ausgebildet ist, wobei die erste Rille zwischen dem ersten Diepad und dem zweiten Diepad angeordnet ist; und ein elektrisches Verbindungselement, das in dem Gehäusekörper eingekapselt ist und sich über die erste Rille zwischen dem ersten Diepad und dem zweiten Diepad erstreckt, wobei eine Tiefe der ersten Rille kleiner als oder gleich zumindest einem von einer Dicke des ersten Diepads oder einer Dicke des zweiten Diepads ist.
  • Beispiel 21 ist ein Verfahren zum Herstellen eines Halbleitergehäuses, wobei das Verfahren umfasst: Bereitstellen eines ersten Diepads, eines zweiten Diepads und mindestens eines Anschlussleiters; Anordnen eines ersten Halbleiterchips auf dem ersten Diepad; Anordnen eines zweiten Halbleiterchips auf dem zweiten Diepad; Einkapseln des ersten Diepads, des zweiten Diepads, des ersten Halbleiterchips, des zweiten Halbleiterchips und des mindestens einen Anschlussleiters in einen Gehäusekörper, wobei der Gehäusekörper eine erste Hauptfläche, eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt, und eine Seitenfläche umfasst, die sich zwischen den zwei Hauptflächen erstreckt, wobei: das erste Diepad zumindest teilweise von dem Gehäusekörper bei der ersten Hauptfläche unbedeckt ist, das zweite Diepad zumindest teilweise von dem Gehäusekörper bei der ersten Hauptfläche unbedeckt ist, und der zumindest eine Anschlussleiter aus dem Gehäusekörper bei der Seitenfläche herausragt; Ausbilden einer ersten Rille in der ersten Hauptfläche, wobei die erste Rille zwischen dem ersten Diepad und dem zweiten Diepad angeordnet ist; und Ausbilden einer zweiten Rille in der ersten Hauptfläche, wobei die zweite Rille zwischen dem zumindest einen Anschlussleiter und mindestens einem von dem ersten Diepad oder dem zweiten Diepad angeordnet ist.
  • Wie in dieser Beschreibung verwendet, bedeuten die Begriffe „verbunden“, „gekoppelt“, „elektrisch verbunden“, und/oder „elektrisch gekoppelt“ nicht unbedingt, dass Elemente direkt miteinander verbunden oder gekoppelt sein müssen. Zwischen den „verbundenen“, „gekoppelten“, „elektrisch verbundenen“, oder „elektrisch gekoppelten“ Elementen können Zwischenelemente bereitgestellt sein.
  • Ferner kann das Wort „über“, das in Bezug auf z.B. eine Materialschicht verwendet wird, die „über“ einer Fläche eines Objekts ausgebildet oder angeordnet ist, hierin verwendet werden, um zu bedeuten, dass die Materialschicht „direkt auf“, z.B. in direktem Kontakt mit der implizierten Fläche, angeordnet sein kann (z.B. ausgebildet, abgeschieden, usw.). Das Wort „über“, das in Bezug auf z.B. eine Materialschicht verwendet wird, die ausgebildet oder „über“ einer Fläche angeordnet ist, kann hierin auch verwendet werden, um zu bedeuten, dass die Materialschicht „indirekt“ auf der implizierten Fläche angeordnet sein kann (z.B. ausgebildet, abgeschieden, usw.), wobei z.B. eine oder mehrere zusätzliche Schichten zwischen der implizierten Fläche und der Materialschicht angeordnet sind.
  • Soweit die Begriffe „haben“, „enthalten“, „aufweisen“, „mit“, oder Varianten davon entweder in der detaillierten Beschreibung oder in den Ansprüchen verwendet werden, sollen diese Begriffe in ähnlicher Weise wie der Begriff „umfassen“ einschließend sein. Das heißt, wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „aufweisen“, „mit“, „umfassen“ und dergleichen offene Begriffe, die das Vorhandensein angegebener Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der/die/das“ sollen sowohl den Plural als auch den Singular beinhalten, sofern der Zusammenhang nichts anderes bestimmt.
  • Darüber hinaus wird hierin das Wort „beispielhaft“ verwendet, um als Beispiel, Instanz, oder Veranschaulichung zu dienen. Jeder Aspekt oder jedes Design, das hierin als „beispielhaft“ beschrieben wird, ist nicht unbedingt als vorteilhaft gegenüber anderen Aspekten oder Designs auszulegen. Vielmehr soll die Verwendung des Wortes beispielhaft dazu dienen, Konzepte konkret darzustellen. Wie in dieser Anmeldung verwendet, soll der Begriff „oder“ ein inklusives „oder“ und nicht ein exklusives „oder“ bedeuten. Das heißt, wenn nicht anders angegeben oder aus dem Zusammenhang klar, soll „X verwendet A oder B“ eine der natürlichen inklusiven Permutationen bedeuten. Das heißt, wenn X A verwendet; X B verwendet; oder X sowohl A als auch B verwendet, dann ist „X verwendet A oder B“ unter einem der vorgenannten Fälle erfüllt. Darüber hinaus können die Artikel „ein“ und „eine“, wie sie in dieser Anmeldung und den beigefügten Ansprüchen verwendet werden im Allgemeinen so ausgelegt werden, dass sie „einen oder mehrere“ bedeuten, sofern nicht anders angegeben oder aus dem Zusammenhang klar, um auf eine einzelne Form gerichtet zu werden. Außerdem bedeutet mindestens eines von A und B oder dergleichen im Allgemeinen A oder B oder sowohl A als auch B.
  • Vorrichtungen und Verfahren zur Herstellung von Vorrichtungen werden hierin beschrieben. Kommentare, die im Zusammenhang mit einer beschriebenen Vorrichtung gemacht werden, können auch für ein entsprechendes Verfahren gelten und umgekehrt. Wenn beispielsweise eine bestimmte Komponente einer Vorrichtung beschrieben wird, kann ein entsprechendes Verfahren zur Herstellung der Vorrichtung eine Handlung des Bereitstellens der Komponente in einer geeigneten Weise beinhalten, auch wenn diese Handlung nicht ausdrücklich beschrieben oder in den Figuren veranschaulicht ist.
  • Obwohl die Offenbarung in Bezug auf eine oder mehrere Implementierungen gezeigt und beschrieben wurde, werden anderen Fachleuten gleichwertige Änderungen und Modifikationen einfallen, basierend mindestens teilweise auf dem Lesen und Verstehen dieser Beschreibung und der beigefügten Zeichnungen. Die Offenbarung enthält alle derartigen Änderungen und Ergänzungen und ist nur durch das Konzept der folgenden Ansprüche beschränkt. Insbesondere in Bezug auf die verschiedenen Funktionen der oben beschriebenen Komponenten (z.B. Elemente, Ressourcen, usw.) sollen die zur Beschreibung dieser Komponenten verwendeten Begriffe, sofern nicht anders angegeben, einer Komponente entsprechen, welche die spezifizierte Funktion der beschriebenen Komponente erfüllt (z.B. funktional äquivalent), auch wenn sie strukturell nicht der offenbarten Struktur entspricht, welche die Funktion in den hierin dargestellten beispielhaften Implementierungen der Offenbarung durchführt. Darüber hinaus kann ein bestimmtes Merkmal der Offenbarung zwar nur in Bezug auf eine von mehreren Implementierungen offenbart worden sein, aber dieses Merkmal kann mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, wie es für eine bestimmte oder besondere Anwendung gewünscht und vorteilhaft ist.

Claims (21)

  1. Halbleitergehäuse, umfassend: einen Gehäusekörper (2), umfassend eine erste Hauptfläche (4), eine zweite Hauptfläche (6), die der ersten Hauptfläche (4) gegenüberliegt, und eine Seitenfläche (8), die sich zwischen den zwei Hauptflächen (4, 6) erstreckt; ein erstes Diepad (10A), das in dem Gehäusekörper (2) eingekapselt ist, wobei das erste Diepad (10A) zumindest teilweise von dem Gehäusekörper (2) bei der ersten Hauptfläche (4) unbedeckt ist; ein zweites Diepad (10B), das in dem Gehäusekörper (2) eingekapselt ist, wobei das zweite Diepad (10B) zumindest teilweise von dem Gehäusekörper (2) bei der ersten Hauptfläche (4) unbedeckt ist; einen ersten Halbleiterchip (22A), der in dem Gehäusekörper (2) eingekapselt und auf dem ersten Diepad (10A) angeordnet ist; einen zweiten Halbleiterchip (22B), der in dem Gehäusekörper (2) eingekapselt und auf dem zweiten Diepad (10B) angeordnet ist; mindestens einen Anschlussleiter (12), der in dem Gehäusekörper (2) eingekapselt ist und bei der Seitenfläche (8) aus dem Gehäusekörper (2) herausragt; eine erste Rille (14), die in der ersten Hauptfläche (4) ausgebildet ist, wobei die erste Rille (14) zwischen dem ersten Diepad (10A) und dem zweiten Diepad (10B) angeordnet ist; und eine zweite Rille (16A), die in der ersten Hauptfläche (4) ausgebildet ist, wobei die zweite Rille (16A) zwischen dem mindestens einen Anschlussleiter (12) und mindestens einem von dem ersten Diepad (10A) oder dem zweiten Diepad (10B) angeordnet ist.
  2. Halbleitergehäuse nach Anspruch 1, wobei: das erste Diepad (10A) und das zweite Diepad (10B) dazu ausgelegt sind, bei unterschiedlichen elektrischen Potentialen zu arbeiten, und der mindestens eine Anschlussleiter (12) und mindestens eines von dem ersten Diepad (10A) oder dem zweiten Diepad (10B) dazu ausgelegt sind, bei unterschiedlichen elektrischen Potentialen zu arbeiten.
  3. Halbleitergehäuse nach Anspruch 1 oder 2, wobei: die erste Rille (14) dazu ausgelegt ist, eine Kriechstrecke (18) entlang des Gehäusekörpers (2) zwischen dem ersten Diepad (10A) und dem zweiten Diepad (10B) zu vergrößern, und die zweite Rille (16A) dazu ausgelegt ist, eine Kriechstrecke (18) entlang des Gehäusekörpers (2) zwischen dem mindestens einen Anschlussleiter (12) und mindestens einem von dem ersten Diepad (10A) oder dem zweiten Diepad (10B) zu vergrößern.
  4. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei: das erste Diepad (10A), das zweite Diepad (10B) und der mindestens eine Anschlussleiter (12) Teil eines Dual-Gauge-Leiterrahmens sind, und eine Dicke des mindestens einen Anschlussleiters (12) kleiner ist als mindestens eines von einer Dicke des ersten Diepads (10A) oder einer Dicke des zweiten Diepads (10B).
  5. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, ferner umfassend: ein elektrisches Verbindungselement (24), das in dem Gehäusekörper (2) eingekapselt ist und sich über die erste Rille (14) zwischen dem ersten Diepad (10A) und dem zweiten Diepad (10B) erstreckt, wobei eine Tiefe der ersten Rille (14) kleiner als oder gleich zumindest einem von einer Dicke des ersten Diepads (10A) oder einer Dicke des zweiten Diepads (10B) ist.
  6. Halbleitergehäuse nach einem der Ansprüche 1 bis 4, wobei eine Tiefe der ersten Rille (14) größer ist als mindestens eines von einer Dicke des ersten Diepads (10A) oder einer Dicke des zweiten Diepads (10B).
  7. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei eine Tiefe der zweiten Rille (16A) kleiner ist als eine Tiefe der ersten Rille (14).
  8. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei mindestens eines von einer Tiefe der ersten Rille (14) oder einer Tiefe der zweiten Rille (16A) in einem Bereich von 0,1 mm bis 5,0 mm liegt.
  9. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei sich jede von der ersten Rille (14) und der zweiten Rille (16A) jeweils entlang einer gesamten Seite von mindestens einem von dem ersten Diepad (10A) oder dem zweiten Diepad (10B) erstreckt.
  10. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, ferner umfassend: mindestens einen weiteren Anschlussleiter (12), der in dem Gehäusekörper (2) eingekapselt ist und aus dem Gehäusekörper (2) bei einer weiteren Seitenfläche (8) des Gehäusekörpers (2) herausragt, und eine dritte Rille (16B), die in der ersten Hauptfläche (4) ausgebildet ist, wobei die dritte Rille (16B) zwischen dem mindestens einen weiteren Anschlussleiter (12) und mindestens einem von dem ersten Diepad (10A) oder dem zweiten Diepad (10B) angeordnet ist.
  11. Halbleitergehäuse nach Anspruch 10, wobei die erste Rille (14), die zweite Rille (16A) und die dritte Rille (16B) eine S-Form oder eine H-Form ausbilden.
  12. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, ferner umfassend: eine vierte Rille (20), die in der Seitenfläche (8) des Gehäusekörpers (2) ausgebildet ist, wobei die vierte Rille (20) zwischen einem ersten Anschlussleiter und einem zweiten Anschlussleiter des mindestens einen Anschlussleiters (12) angeordnet ist.
  13. Halbleitergehäuse nach Anspruch 12, wobei die vierte Rille (20) mit der zweiten Rille (16A) überlappt.
  14. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei jeder von dem ersten Halbleiterchip (22A) und dem zweiten Halbleiterchip (22B) einen Leistungshalbleiter umfasst.
  15. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei: der erste Halbleiterchip (22A) einen ersten Leistungstransistor (32A) umfasst, der einen Low-Side-Schalter einer Halbbrückenschaltung ausbildet, und der zweite Halbleiterchip (22B) einen zweiten Leistungstransistor (32B) umfasst, der mit dem ersten Leistungstransistor (32A) in Reihe geschaltet ist und einen High-Side-Schalter der Halbbrückenschaltung ausbildet.
  16. Halbleitergehäuse nach einem der Ansprüche 1 bis 15, wobei: der erste Halbleiterchip (22A) einen Leistungstransistor (32) umfasst, der einen Teil einer Boost-Konfiguration ausbildet, und der zweite Halbleiterchip (22B) eine Leistungsdiode (34) umfasst, die in Reihe mit dem Leistungstransistor (32) geschaltet ist und einen Teil der Boost-Konfiguration ausbildet.
  17. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, ferner umfassend: einen Kühlkörper (30), der über der ersten Hauptfläche (4) angeordnet ist, wobei der Kühlkörper (30) in thermischem Kontakt mit mindestens einem der unbedeckten Teile des ersten Diepads (10A) und des zweiten Diepads (10B) ist.
  18. Halbleitergehäuse nach Anspruch 17, ferner umfassend: ein elektrisch isolierendes Füllmaterial (28), das zwischen dem Kühlkörper (30) und mindestens einem von dem ersten Diepad (10A) oder dem zweiten Diepad (10B) angeordnet ist, wobei das Füllmaterial (28) in mindestens einer von der ersten Rille (14) oder der zweiten Rille (16A) angeordnet ist.
  19. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, ferner umfassend: eine optische Markierung (26), die auf mindestens einer von der ersten Rille (14) oder der zweiten Rille (16A) angeordnet ist.
  20. Halbleitergehäuse, umfassend: einen Gehäusekörper (2), umfassend eine erste Hauptfläche (4), eine zweite Hauptfläche (6), die der ersten Hauptfläche (4) gegenüberliegt, und eine Seitenfläche (8), die sich zwischen den zwei Hauptflächen (4, 6) erstreckt; ein erstes Diepad (10A), das in dem Gehäusekörper (2) eingekapselt ist, wobei das erste Diepad (10A) zumindest teilweise von dem Gehäusekörper (2) bei der ersten Hauptfläche (4) unbedeckt ist; ein zweites Diepad (10B), das in dem Gehäusekörper (2) eingekapselt ist, wobei das zweite Diepad (10B) zumindest teilweise von dem Gehäusekörper (2) bei der ersten Hauptfläche (4) unbedeckt ist; einen ersten Halbleiterchip (22A), der in dem Gehäusekörper (2) eingekapselt und auf dem ersten Diepad (10A) angeordnet ist; einen zweiten Halbleiterchip (22B), der in dem Gehäusekörper (2) eingekapselt und auf dem zweiten Diepad (10B) angeordnet ist; eine erste Rille (14), die in der ersten Hauptfläche (4) ausgebildet ist, wobei die erste Rille (14) zwischen dem ersten Diepad (10A) und dem zweiten Diepad (10B) angeordnet ist; und ein elektrisches Verbindungselement (24), das in dem Gehäusekörper (2) eingekapselt ist und sich über die erste Rille (14) zwischen dem ersten Diepad (10A) und dem zweiten Diepad (10B) erstreckt, wobei eine Tiefe der ersten Rille (14) kleiner als oder gleich zumindest einem von einer Dicke des ersten Diepads (10A) oder einer Dicke des zweiten Diepads (10B) ist.
  21. Verfahren zum Herstellen eines Halbleitergehäuses, wobei das Verfahren umfasst: Bereitstellen eines ersten Diepads (10A), eines zweiten Diepads (10B) und mindestens eines Anschlussleiters (12); Anordnen eines ersten Halbleiterchips (22A) auf dem ersten Diepad (10A); Anordnen eines zweiten Halbleiterchips (22B) auf dem zweiten Diepad (10B); Einkapseln des ersten Diepads (10A), des zweiten Diepads (10B), des ersten Halbleiterchips (22A), des zweiten Halbleiterchips (22B) und des mindestens einen Anschlussleiters (12) in einen Gehäusekörper (2), wobei der Gehäusekörper (2) eine erste Hauptfläche (4), eine zweite Hauptfläche (6), die der ersten Hauptfläche (4) gegenüberliegt, und eine Seitenfläche (8), die sich zwischen den zwei Hauptflächen (4, 6) erstreckt, umfasst, wobei: das erste Diepad (10A) zumindest teilweise von dem Gehäusekörper (2) bei der ersten Hauptfläche (4) unbedeckt ist, das zweite Diepad (10B) zumindest teilweise von dem Gehäusekörper (2) bei der ersten Hauptfläche (4) unbedeckt ist, und der mindestens eine Anschlussleiter (12) bei der Seitenfläche (8) aus dem Gehäusekörper (2) herausragt; Ausbilden einer ersten Rille (14) in der ersten Hauptfläche (4), wobei die erste Rille (14) zwischen dem ersten Diepad (10A) und dem zweiten Diepad (10B) angeordnet ist; und Ausbilden einer zweiten Rille (16A) in der ersten Hauptfläche (4), wobei die zweite Rille (16A) zwischen dem mindestens einen Anschlussleiter (12) und mindestens einem von dem ersten Diepad (10A) oder dem zweiten Diepad (10B) angeordnet ist.
DE102022106078.0A 2022-03-16 2022-03-16 Halbleitergehäuse mit einem Gehäusekörper mit darin ausgebildeten Rillen Pending DE102022106078A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102022106078.0A DE102022106078A1 (de) 2022-03-16 2022-03-16 Halbleitergehäuse mit einem Gehäusekörper mit darin ausgebildeten Rillen
US18/119,118 US20230298956A1 (en) 2022-03-16 2023-03-08 Semiconductor packages including a package body with grooves formed therein
CN202310251408.5A CN116779554A (zh) 2022-03-16 2023-03-14 包括形成有凹槽的封装体本体的半导体封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022106078.0A DE102022106078A1 (de) 2022-03-16 2022-03-16 Halbleitergehäuse mit einem Gehäusekörper mit darin ausgebildeten Rillen

Publications (1)

Publication Number Publication Date
DE102022106078A1 true DE102022106078A1 (de) 2023-09-21

Family

ID=87849606

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022106078.0A Pending DE102022106078A1 (de) 2022-03-16 2022-03-16 Halbleitergehäuse mit einem Gehäusekörper mit darin ausgebildeten Rillen

Country Status (3)

Country Link
US (1) US20230298956A1 (de)
CN (1) CN116779554A (de)
DE (1) DE102022106078A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150102479A1 (en) 2013-10-15 2015-04-16 Infineon Technologies Ag Electrically insulating thermal interface on the discontinuity of an encapsulation structure
US20190378785A1 (en) 2018-06-07 2019-12-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20200273802A1 (en) 2019-02-25 2020-08-27 Infineon Technologies Ag Package for a Multi-Chip Power Semiconductor Device
US20200343166A1 (en) 2019-04-25 2020-10-29 Infineon Technologies Ag Lead frames for semiconductor packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150102479A1 (en) 2013-10-15 2015-04-16 Infineon Technologies Ag Electrically insulating thermal interface on the discontinuity of an encapsulation structure
US20190378785A1 (en) 2018-06-07 2019-12-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20200273802A1 (en) 2019-02-25 2020-08-27 Infineon Technologies Ag Package for a Multi-Chip Power Semiconductor Device
US20200343166A1 (en) 2019-04-25 2020-10-29 Infineon Technologies Ag Lead frames for semiconductor packages

Also Published As

Publication number Publication date
CN116779554A (zh) 2023-09-19
US20230298956A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE102016120778B4 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102009033321B4 (de) Leistungshalbleitervorrichtung
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE102014111252B4 (de) Elektronisches Bauteil und Verfahren
DE112012005920B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102009011233A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102016109558B4 (de) Halbleiterpackage mit eingebetteter ausgangsinduktivität
DE112005003614T5 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102015110535A1 (de) Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102018126972A1 (de) Halbleitergehäuse mit überlappenden elektrisch leitfähigen bereichen und verfahren zu dessen herstellung
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102015223300B4 (de) Halbleitervorrichtung
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102013106459B4 (de) Elektrothermische Kühlvorrichtungen und Verfahren zu ihrer Herstellung
DE102020130612A1 (de) Package mit einem elektrisch isolierenden Träger und mindestens einer Stufe auf dem Verkapselungsmittel

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication