DE19651549A1 - Anschlußrahmen und Halbleitergehäuse - Google Patents

Anschlußrahmen und Halbleitergehäuse

Info

Publication number
DE19651549A1
DE19651549A1 DE19651549A DE19651549A DE19651549A1 DE 19651549 A1 DE19651549 A1 DE 19651549A1 DE 19651549 A DE19651549 A DE 19651549A DE 19651549 A DE19651549 A DE 19651549A DE 19651549 A1 DE19651549 A1 DE 19651549A1
Authority
DE
Germany
Prior art keywords
connections
terminal
predetermined
conductive
frame according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19651549A
Other languages
English (en)
Other versions
DE19651549B4 (de
Inventor
Sun Dong Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19651549A1 publication Critical patent/DE19651549A1/de
Application granted granted Critical
Publication of DE19651549B4 publication Critical patent/DE19651549B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

Die vorliegende Erfindung betrifft einen Anschlußrahmen bzw. eine Anschlußmaske und ein Halbleitergehäuse und ins­ besondere einen verbesserten Anschlußrahmen für ein Gehäuse mit am Boden geführten Anschlüssen.
Fig. 1 zeigt einen Querschnitt in Längsrichtung durch ein herkömmliches Halbleitergehäuse mit am Boden geführten An­ schlüssen. Wie aus dieser Zeichnung ersichtlich ist, enthält ein herkömmliches Halbleitergehäuse mit am Boden geführten Anschlüssen einen Halbleiter-Chip 1 und einen Anschluß 2, der aus einer Vielzahl Substratverbindungen 2a besteht, auf deren Oberfläche der Halbleiter-Chip 1 befestigt ist, und deren Unterseite mit dem Substrat (nicht dargestellt) verbunden ist. Von den Substratverbindungen 2a aus ersteckt sich eine Vielzahl Chip-Verbindungen 2b, die mit dem Halbleiter-Chip 1 drahtbondiert sind.
Ein Kleber 3 verbindet den Halbleiter-Chip 1 mit der Ober­ fläche der Substratverbindung 2a des Anschlusses 2. Eine Vielzahl Drähte 4 verbinden die Chip-Bondierungsflecken (nicht dargestellt) des Halbleiter-Chip 1 mit den Chip-Ver­ bindungen 2b des Anschlusses 2. Ein Gießharz 5 formt einen vorgegebenen Bereich, einschl. des drahtbondierten Halblei­ ter-Chip 1 und der beiden Verbindungsarten 2a, 2b des An­ schlusses 2 in der Weise aus, daß die Unterseiten der Sub­ stratverbindungen 2a des Anschlußrahmens an der Unterseite des Gehäusekörpers freiliegen. Die Substratverbindungen 2a des Anschlusses 2 sind gegenüber den Chip-Verbindungen 2b um eine vorgegebene Höhe tiefergesetzt.
Das Halbleitergehäuse der obigen Ausführung ist im einzelnen in der U.S.-PS Nr. 5,428,248 beschrieben, die auf den Anmel­ der der vorliegenden Erfindung übertragen ist, und deren Be­ schreibung hiermit einbezogen wird. Bei dem obigen herkömmli­ chen Halbleitergehäuse kann jedoch eine Drahtbondierung nur ausgeführt werden, wenn die Chip-Bondierungsflecken an den Seiten des Halbleiter-Chip liegen; befinden sie sich jedoch in dessen Mitte, so ist es nicht möglich, die Drahtbondierung auszuführen.
Die vorliegende Erfindung wird zumindest teilweise durch einen Anschlußrahmen für ein IC-(integrierter Schaltkreis)-Gehäuse verwirklicht, der folgendes aufweist: ein um einen vorgegebenen Abstand voneinander getrenntes Paar Führungs­ schienen; mindestens einen das Führungsschienenpaar verbin­ denden Dicht- oder Dammsteg; eine Vielzahl erster Anschlüsse, die sich ab dem Dichtsteg erstrecken, wobei die ersten Anschlüsse eine vorgegebene Länge haben; und eine Vielzahl zweiter Anschlüsse, wobei entsprechende zweite Anschlüsse auf einem vorgegebenen Abschnitt einer ersten Oberfläche eines entsprechenden ersten Anschlusses ausgeformt sind.
Die vorliegende Erfindung kann auch zumindest teilweise durch ein Chip-Gehäuse verwirklicht werden, mit: a) einem IC mit ersten und zweiten Oberflächen, wobei eine Vielzahl Bondie­ rungsflecken auf der ersten Oberfläche ausgeformt ist; b) einer Vielzahl Anschlüsse, wobei jeder Anschluß enthält: I) einen ersten Anschluß mit ersten und zweiten Oberflächen, wobei die erste Oberfläche des ersten Anschlusses an der er­ sten Oberfläche des IC befestigt ist, und II) einen zweiten Anschluß, der auf einem vorgegebenen Abschnitt der zweiten Oberfläche des ersten Anschlusses ausgeformt ist; Einrich­ tungen zur leitenden Kopplung der Vielzahl der Bondierungs­ flecken mit der Vielzahl der Anschlüsse; und Gießharz zum Vergießen des IC, der Vielzahl von Anschlüssen und der lei­ tenden Kopplungseinrichtungen, wobei ein vorgegebener Ab­ schnitt der zweiten Anschlüsse in einer Außenfläche des Gießharzes freiliegt.
Weitere Vorteile, Aufgaben und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung und für den Fachmann aus deren Prüfung und praktischen Verwirklichung der Erfin­ dung. Die Aufgaben und Vorteile der Erfindung können entspre­ chend der beiliegenden Ansprüche verwirklicht werden.
Die Erfindung wird detailliert unter Bezugnahme auf die fol­ genden Zeichnungen beschrieben, in denen identische Bezugs­ zeichen einander entsprechende Elemente kennzeichnen; es zeigen:
Fig. 1 einen Querschnitt in Längsrichtung gemäß dem Stand der Technik;
Fig. 2A eine Draufsicht eines Anschlußrahmens gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2B eine Schnittansicht entlang der Linie A-A in Fig. 2A;
Fig. 3A bis 3D Schnittansichten, die einen Fertigungsprozeß für eine Halbleitergehäuse mit am Boden geführten Anschlüssen zeigen, bei dem der Anschlußrahmen von Fig. 2 und eine erfin­ dungsgemäße Ausführung desselben verwendet werden;
Fig. 4A eine Draufsicht eines Anschlußrahmens gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 4B eine Schnittansicht entlang der Linie B-B in Fig. 4A; und
Fig. 5A bis 5D Schnittansichten, die einen Fertigungsprozeß für ein Halbleitergehäuse mit am Boden geführten Anschlüssen zeigen, bei dem der Anschlußrahmen von Fig. 4 und eine erfin­ dungsgemäße Ausführung desselben verwendet werden.
Wie aus Fig. 2A und 2B ersichtlich ist, ist ein Paar Füh­ rungsschienen 10a, 10b so ausgeformt, daß sie zueinander parallel sind und einen vorgegebenen Abstand voneinander haben und während der Fertigung des Halbleitergehäuses als Transportführung dienen. Eine Vielzahl Dicht- bzw. Dammstege 11, die eine senkrechte Verbindung zwischen den Führungs­ schienen 10a und 10b bilden, sind mit einer vorgegebenen Länge zwischen dem Führungsschienenpaar ausgeformt. Die Dichtstege 11 verhindern während der Fertigung des Halbleitergehäuses ein Eindringen des Gießharzes in andere Bereiche.
Eine Vielzahl erster Anschlüsse 12 erstreckt sich zu beiden Seiten der Dichtstege 11. Die ersten Anschlüsse 12 sind pa­ rallel zu den Führungsschienen 10a, 10b ausgeformt. Die ersten Anschlüsse 12 haben eine vorgegebene Länge, so daß eine vorgegebene Breite zwischen den an der anderen Seite ausgeformten ersten Anschlüssen eingehalten wird. Als Ergeb­ nis entsteht ein vorgegebener Bereich eines resultierenden Zwischenraums 13 zwischen den und parallel zu den Dichtstegen 13.
Ein leitender Kleber 14 ist in der Mitte der Oberfläche jedes ersten Anschlusses 12 angebracht, und ein zweiter Anschluß 15 wird mit den Oberflächen des leitenden Klebers 14 verklebt. Als leitender Kleber 14 wird ein leitendes beidseitiges Klebeband verwendet, um die ersten Anschlüsse 12 und die zweiten Anschlüsse 15 fest miteinander zu verbinden. Zwischen den ersten und zweiten Anschlüssen 12 und 15 besteht eine vorgegebene Höhendifferenz T1.
Fig. 3A bis einschl. 3D sind Schnittansichten des Fertigungs­ prozesses für Halbleitergehäuse. Wie aus Fig. 3A ersichtlich ist, wird ein Anschluß bereitgestellt, in dem der leitende Kleber 14 in der Mitte der Oberflächen der ersten Anschlüsse 12 und die zweiten Anschlüsse 15 auf der Oberfläche des leitenden Klebers 14 angeordnet sind.
Danach wird, wie in Fig. 3B dargestellt, ein isolierendes beidseitiges Klebeband auf den Unterseiten der ersten An­ schlüsse 12 des Anschlußrahmens angebracht. Indem man sich die Haftfähigkeit des beidseitigen Klebebandes zunutze macht, wird ein Halbleiter-Chip mit zentralen Bondierungsflecken auf den Unterseiten der ersten Anschlüsse 12 so angeordnet, daß dessen zentrale Bondierungsflecken zwischen den einzelnen der Vielzahl der ersten Anschlüsse 12 (d. h. im Zwischenraum 13 in Fig. 2A und 2B) freiliegen. Die zentralen Bondierungsflecken des Halbleiter-Chip 20 und die ersten Anschlüsse 12 sind über eine Vielzahl Leiterdrähte 21 miteinander verbunden. Die zen­ tralen Bondierungsflecken und die ersten Anschlüsse können durch Lötpunkte oder auf jede andere gleichwertige dem Fach­ mann bekannte Weise miteinander verbunden werden.
Wie in Fig. 3C dargestellt, werden der Halbleiter-Chip 20, die Vielzahl der Anschlüsse 12 und 15 und die Leiterdrähte 21 mit einem Gießharz 30 vergossen. Die aus dem Randabschnitt des Gießharzes 30 herausragenden ersten Anschlüsse 12 werden abgeschnitten, was in einem fertigen Halbleitergehäuse mit am Boden geführten Anschlüssen resultiert, wie in Fig. 3D darge­ stellt. Das Vergießen wird dabei so ausgeführt, daß die Ober­ flächen der zweiten Anschlüsse 15 freiliegen, damit das Sub­ strat (nicht dargestellt) zum Zweck der Übertragung eines elektrischen Signals des Halbleiter-Chip 20 nach außen darauf angebracht werden kann.
Wie in Fig. 3D dargestellt, enthält das Halbleitergehäuse mit am Boden geführten Anschlüssen gemäß einem Ausführungsbei­ spiel der vorliegenden Erfindung den Halbleiter-Chip 20 mit einer Vielzahl darauf ausgeformter zentraler Bondierungsfle­ cken und einer Vielzahl erster Anschlüsse 12, die zu beiden Seiten an der Oberfläche des Halbleiters 20 verklebt sind. Eine Vielzahl Drähte stellt die Verbindung der ersten An­ schlüsse 12 her, und eine Vielzahl leitender Klebebandstücke 14 sind in den Mitten der Oberflächen der ersten Anschlüsse 12 ausgeformt. Eine Vielzahl zweiter Anschlüsse 15 sind auf den leitenden Klebebandstücken 14 verklebt, und das Gießharz 30 umschließt den Halbleiter-Chip 20 so, daß die Oberflächen der zweiten Anschlüsse 15 freiliegen.
Fig. 4A ist eine Draufsicht eines Anschlußrahmens gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung, und Fig. 4B ist eine Schnittansicht entlang der Linie B-B in Fig. 4A. Ein Anschlußrahmen enthält ein Paar Führungsschienen 10a, 10b, die parallel ausgeformt sind und einen vorgegebenen Ab­ stand voneinander haben, und eine Vielzahl Dichtstege 11 bil­ den senkrechte Verbindungen zwischen den Führungsschienen 10a und 10b. Eine Vielzahl erster Anschlüsse 12′ sind an den Sei­ ten der Dichtstege 11 parallel zu den Führungsschienen 10a, 10b ausgeformt. Anstelle des leitenden Klebers 14 und der zweiten Anschlüsse 15 in Fig. 2A hat der Anschlußrahmen erste Anschlüsse 12′, deren mittlere Abschnitte so ausgeformt sind, daß sie nach oben ragen und eine vorgeschriebene Dicke T2 haben. Ein Überstand 15-1 ist so ausgeformt, daß er um die vorgeschriebene Dicke T2 in der Mitte der Anschlüsse 12′ dicker ist als die Anschlüsse 12′, und dient als ein am Boden geführter Anschluß zur Verbindung mit dem Substrat (nicht dargestellt), wenn das Gehäuse fertiggestellt ist.
Fig. 5A bis einschl. 5D sind Schnittansichten, die einen Fertigungsprozeß für ein Halbleitergehäuse mit am Boden ge­ führten Anschlüssen zeigen, bei dem der Anschlußrahmen von Fig. 4 und eine erfindungsgemäße Ausführung desselben ver­ wendet werden. Zunächst wird, wie in Fig. 5A dargestellt, ein mit demjenigen gemäß Fig. 4A und 4B identischer Anschluß­ rahmen bereitgestellt, der eine Vielzahl Anschlüsse 12′ auf­ weist, die so ausgeformt sind, daß sie in der Mitte der Ober­ fläche überstehen.
Danach wird, wie in Fig. 5B gezeigt, ein isolierendes beid­ seitiges Klebeband mit den Oberflächen der Anschlüsse 12′ verklebt. Indem man sich die Haftfähigkeit des beidseitigen Klebebandes zunutze macht, wird der Halbleiter-Chip 20 mit zentralen Bondierungsflecken (nicht dargestellt) auf den Un­ terseiten der Anschlüsse so angeordnet, daß dessen zentrale Bondierungsflecken zwischen den einzelnen der Vielzahl der Anschlüsse 12′, die an den Seiten der Oberflächen des Halb­ leiter-Chip 20 bondiert sind, freiliegen. Die zentralen Bon­ dierungsflecken des Halbleiter-Chip 20 und die Anschlüsse 12′ sind über eine Vielzahl Leiterdrähte 21 miteinander verbun­ den. Selbstverständlich können die zentralen Bondierungsfle­ cken und die Anschlüsse auch durch Lötpunkte miteinander ver­ bunden werden.
Danach werden, wie in Fig. 5C gezeigt, der Halbleiter-Chip 20, die Vielzahl der Anschlüsse 12′ und die Überstände 15-1 mit dem Gießharz 30 vergossen und gekapselt. Vorgegebene aus dem Randabschnitt des Gießharzes 30 herausragende Abschnitte der Anschlüsse 12′ werden abgeschnitten, was in einem ferti­ gen Halbleitergehäuse mit am Boden geführten Anschlüssen re­ sultiert, wie in Fig. 5D dargestellt. Beim Vergießen wird das Gießharz 30 dabei so eingesetzt, daß die Oberflächen der Überstände 15-1 als am Boden geführte Anschlüsse freiliegen, damit das Substrat (nicht dargestellt) darauf zum Zweck der Übertragung eines elektrischen Signals des Halbleiter-Chip 20 nach außen angebracht werden kann.
Wie in Fig. 5D dargestellt, enthält das Halbleitergehäuse mit am Boden geführten Anschlüssen gemäß einem weiteren Ausfüh­ rungsbeispiel der vorliegenden Erfindung den Halbleiter-Chip 20 mit einer Vielzahl zentraler Bondierungsflecken, und den aus einer Vielzahl von Anschlüssen 12′, die an den Seiten der Oberfläche des Halbleiter-Chip 20 bondiert sind, bestehenden Anschlußrahmen. Der Überstand 15-1 ragt in der Mitte der Oberfläche der Anschlüsse 12′ nach oben, und eine Vielzahl Drähte 21 verbindet die auf dem Halbleiter-Chip ausgeformten Chip-Bondierungsflecken mit den Anschlüssen 12′. Das Gießharz 30 umschließt den Chip 20 so, daß die Oberfläche des Über­ stands 15-1 freiliegt.
Das vorliegende Ausführungsbeispiel ist nicht als Einschrän­ kung der vorliegenden Erfindung auszulegen. Das vorliegende Konzept kann ohne weiteres auf andere Gehäusetypen angewendet werden, bei denen die Anschlüsse am Boden oder an der Ober­ seite des Gehäuses freiliegen. Die vorliegende Erfindung kann beispielsweise auf die Gehäuse angewendet werden, die in den U.S.-PS Nr. 5,363,279, 5,428,248, 5,326,932, 5,444,301 und 5,471,088, die auf denselben Anmelder übertragen sind, be­ schrieben werden. Die vorliegende Erfindung beschreibt des weiteren den Chip als vollständig durch das Gießharz gekap­ selt. Es versteht sich von selbst, ist die vorliegende Erfin­ dung auch auf Gehäuse anwendbar, bei denen der Halbleiter-Chip nicht vollständig gekapselt ist, d. h. das Gießharz den Halbleiter-Chip umschließt. In den obigen Ausführungsbeispie­ len wurden die Oberflächen zur einfacheren zeichnerischen Darstellung der Erfindung als obere und untere Flächen oder als Ober- und Unterseite bezeichnet, wobei diese Bezugsan­ gaben selbstverständlich von der Ausrichtung des Gehäuses abhängen.

Claims (22)

1. Anschlußrahmen bzw. -maske für ein IC-(integrierter Schaltkreis)-Gehäuse, der bzw. die folgendes umfaßt:
ein um einen vorgegebenen Abstand voneinander getrenntes Paar Führungsschienen (10a, 10b);
mindestens einen das Führungsschienenpaar verbindenden Dicht­ bzw. Dammsteg (11);
eine Vielzahl erster Anschlüsse (12), die sich von dem Dicht­ steg weg erstrecken, wobei die ersten Anschlüsse eine vorge­ gebene Länge haben; und
eine Vielzahl zweiter Anschlüsse (15), wobei ein bzw. jeder entsprechende zweite Anschluß auf einem vorgegebenen Ab­ schnitt einer ersten Oberfläche eines entsprechenden ersten Anschlusses (12) ausgeformt sind.
2. Anschlußrahmen nach Anspruch 1, bei dem das Führungs­ schienenpaar (10a, 10b) zueinander im wesentlichen parallel ist und die Vielzahl der ersten Anschlüsse (12) im wesent­ lichen parallel zu den Führungsschienen sind.
3. Anschlußrahmen nach Anspruch 1, bei dem jeder der An­ schlüsse aus der Vielzahl der zweiten Anschlüsse (15) folgen­ des aufweist:
einen auf einem vorgegebenen Abschnitt der ersten Oberfläche des entsprechenden ersten Anschlusses (12) angebrachten lei­ tenden Kleber (14); und
eine mit dem leitenden Kleber (14) verklebte leitende Schicht auf einer dem ersten Anschluß (12) gegenüberliegenden Ober­ fläche.
4. Anschlußrahmen nach Anspruch 1, bei dem der vorgegebene Abschnitt ein zentraler Abschnitt des ersten Anschlusses (12) ist.
5. Anschlußrahmen nach Anspruch 3, bei dem der leitende Kleber (14) ein leitendes beidseitiges Klebeband ist.
6. Anschlußrahmen nach Anspruch 1, bei dem eine Öffnung mit einer vorgegebenen Fläche zwischen benachbarten Dichtstegen (11) ausgebildet ist.
7. Anschlußrahmen nach Anspruch 1, bei dem jeder Anschluß der Vielzahl zweiter Anschlüsse (15) ein Überstand (15-1) ist, der sich über die Oberfläche des ersten Anschlusses (12) hinaus erstreckt und eine vorgegebene Form und Dicke hat.
8. Anschlußrahmen nach Anspruch 7, bei dem die vorgegebene Form eine Trapezform ist.
9. Anschlußrahmen nach Anspruch 7, bei dem die Dicke des Überstandes (15-1) größer ist als die Dicke des ersten An­ schlusses (12).
10. Chip-Gehäuse, mit
  • a) einem IC (integrierter Schaltkreis) (20) mit ersten und zweiten Oberflächen, einer Vielzahl auf der ersten Oberfläche ausgeformter Bondierungsflecken;
  • b) einer Vielzahl Anschlüsse, wobei jeder Anschluß folgen­ des aufweist:
  • I) einen ersten Anschluß (12) mit ersten und zweiten Ober­ flächen, wobei die erste Oberfläche des ersten Anschlusses (12) auf der ersten Oberfläche des IC befestigt ist, und
  • II) einen zweiten Anschluß (15), der auf einem vorgegebenen Abschnitt der zweiten Oberfläche des ersten Anschlusses aus­ geformt ist; und
Gießharz (30) zum Vergießen des IC, der Vielzahl von An­ schlüssen und der leitenden Kopplungseinrichtungen, wobei ein vorgegebener Abschnitt der zweiten Anschlüsse in einer Außen­ fläche des Gießharzes freiliegt.
11. Chip-Gehäuse nach Anspruch 10, bei dem die ersten und zweiten Oberflächen des ersten Anschlusses (12) einander gegenüberliegende Oberflächen sind.
12. Chip-Gehäuse nach Anspruch 10, beim dem die Vielzahl der leitenden Kopplungseinrichtungen eine Vielzahl von Drähten (21) ist.
13. Chip-Gehäuse nach Anspruch 12, bei dem jeder Draht (21) mit einem entsprechenden Bondierungsfleck und einem entspre­ chenden ersten Anschluß (12) verbunden ist.
14. Chip-Gehäuse nach Anspruch 10, bei dem das Gießharz (30) die integrierte Schaltung kapselt.
15. Chip-Gehäuse nach Anspruch 10, bei dem der zweite An­ schluß folgendes aufweist:
einen leitenden Kleber (14), der an einem vorgegebenen Ab­ schnitt der zweiten Oberfläche des ersten Anschlusses (12) angebracht ist; und
eine leitende Schicht, die mit dem leitenden Kleber (14) auf einer Oberfläche gegenüber dem ersten Anschluß (12) verklebt ist.
16. Chip-Gehäuse nach Anspruch 10, bei dem der vorgegebene Abschnitt ein zentraler Abschnitt des ersten Anschlusses (12) ist.
17. Chip-Gehäuse nach Anspruch 15, bei dem der leitende Kle­ ber (14) ein leitendes beidseitiges Klebeband ist.
18. Chip-Gehäuse nach Anspruch 10, bei dem der zweite An­ schluß (15) ein Überstand (15-1) ist, der sich über die Ober­ fläche des ersten Anschlusses (12) hinaus erstreckt und eine vorgegebene Form und Dicke hat.
19. Chip-Gehäuse nach Anspruch 18, bei dem die vorgegebene Form eine Trapezform ist.
20. Chip-Gehäuse nach Anspruch 18, bei dem die Dicke des Überstandes (15-1) größer ist als die Dicke des ersten An­ schlusses (12).
21. Chip-Gehäuse nach Anspruch 10, bei dem die Vielzahl der Bondierungsflecken auf einem zentralen Abschnitt der ersten Oberfläche des IC ausgeformt ist.
DE19651549A 1996-06-14 1996-12-11 Anschlußrahmen und Chipgehäuse Expired - Lifetime DE19651549B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR21536/96 1996-06-14
KR1019960021536A KR0179925B1 (ko) 1996-06-14 1996-06-14 리드프레임 및 그를 이용한 버텀 리드 반도체 패키지

Publications (2)

Publication Number Publication Date
DE19651549A1 true DE19651549A1 (de) 1997-12-18
DE19651549B4 DE19651549B4 (de) 2004-03-18

Family

ID=19461939

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651549A Expired - Lifetime DE19651549B4 (de) 1996-06-14 1996-12-11 Anschlußrahmen und Chipgehäuse

Country Status (5)

Country Link
US (1) US5898212A (de)
JP (1) JPH1056124A (de)
KR (1) KR0179925B1 (de)
CN (1) CN1169032A (de)
DE (1) DE19651549B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19745648A1 (de) * 1997-10-15 1998-11-26 Siemens Ag Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026426B2 (ja) * 1996-08-29 2000-03-27 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法及びその金型構造
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
CA2232843C (en) * 1997-03-25 2002-03-12 Koichi Haruta Plastic package, semiconductor device, and method of manufacturing plastic package
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
JP3862411B2 (ja) 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
US6469399B2 (en) * 1999-02-08 2002-10-22 Advanced Semiconductor Engineering, Inc. Semiconductor package
TW404030B (en) * 1999-04-12 2000-09-01 Siliconware Precision Industries Co Ltd Dual-chip semiconductor package device having malposition and the manufacture method thereof
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
US6949824B1 (en) * 2000-04-12 2005-09-27 Micron Technology, Inc. Internal package heat dissipator
US6576496B1 (en) * 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
JP2002093831A (ja) * 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
CN100454503C (zh) * 2007-03-21 2009-01-21 宁波康强电子股份有限公司 三极管引线框架的制造方法
US20130249387A1 (en) * 2012-03-20 2013-09-26 Chia-Fen Hsin Light-emitting diodes, packages, and methods of making

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363279A (en) * 1991-11-14 1994-11-08 Goldstar Electron Co., Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
DE4421077A1 (de) * 1993-06-23 1995-01-05 Gold Star Electronics Halbleitergehäuse und Verfahren zu dessen Herstellung
JPH07312405A (ja) * 1994-05-17 1995-11-28 Hitachi Ltd 半導体装置
JPH08116015A (ja) * 1994-10-18 1996-05-07 Mitsubishi Electric Corp 樹脂封止型半導体装置、その製造方法およびその実施に用いる金型

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902148A (en) * 1970-11-27 1975-08-26 Signetics Corp Semiconductor lead structure and assembly and method for fabricating same
KR0157857B1 (ko) * 1992-01-14 1998-12-01 문정환 반도체 패키지
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
JPH077121A (ja) * 1992-09-18 1995-01-10 Texas Instr Inc <Ti> 多層リードフレームアセンブリを有する半導体デバイスおよびそのパッケージ方法
KR960005042B1 (ko) * 1992-11-07 1996-04-18 금성일렉트론주식회사 반도체 펙케지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363279A (en) * 1991-11-14 1994-11-08 Goldstar Electron Co., Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
DE4421077A1 (de) * 1993-06-23 1995-01-05 Gold Star Electronics Halbleitergehäuse und Verfahren zu dessen Herstellung
JPH07312405A (ja) * 1994-05-17 1995-11-28 Hitachi Ltd 半導体装置
JPH08116015A (ja) * 1994-10-18 1996-05-07 Mitsubishi Electric Corp 樹脂封止型半導体装置、その製造方法およびその実施に用いる金型

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 8-88311 A. In: Patent Abstracts of Japan *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19745648A1 (de) * 1997-10-15 1998-11-26 Siemens Ag Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
US6719205B1 (en) 1997-10-15 2004-04-13 Infineon Technologies Ag Carrier element for a semiconductor chip for incorporation into smart cards

Also Published As

Publication number Publication date
KR0179925B1 (ko) 1999-03-20
JPH1056124A (ja) 1998-02-24
DE19651549B4 (de) 2004-03-18
KR980006169A (ko) 1998-03-30
US5898212A (en) 1999-04-27
CN1169032A (zh) 1997-12-31

Similar Documents

Publication Publication Date Title
DE19650148B4 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE19734794B4 (de) Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung
DE102016110235B4 (de) Halbleitervorrichtungen mit Clipvorrichtung und Verfahren zum Fertigen einer Halbleitervorrichtung
DE19651549A1 (de) Anschlußrahmen und Halbleitergehäuse
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE10142585B4 (de) Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung
DE69937180T2 (de) Lichtemittierende Halbleitervorrichtung in Chipbauweise
DE10324598A1 (de) Halbleitervorrichtung
DE3212442C2 (de)
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE3913221A1 (de) Halbleiteranordnung
DE10049551A1 (de) Gestapeltes Halbleiterbauteil
DE19755675B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102009041463A1 (de) Halbleitervorrichtung mit mehreren Halbleitersubstraten und Verfahren zu deren Fertigung
DE10122931A1 (de) Halbleitermodul
DE3805130A1 (de) Gehaeuse fuer eine halbleiteranordnung
DE69927765T2 (de) Ic-karte und ihre struktur
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE19522172C1 (de) Leistungs-Halbleitermodul mit Anschlußstiften
DE19735170A1 (de) Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

R071 Expiry of right