DE102004018434A1 - Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren - Google Patents

Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren Download PDF

Info

Publication number
DE102004018434A1
DE102004018434A1 DE200410018434 DE102004018434A DE102004018434A1 DE 102004018434 A1 DE102004018434 A1 DE 102004018434A1 DE 200410018434 DE200410018434 DE 200410018434 DE 102004018434 A DE102004018434 A DE 102004018434A DE 102004018434 A1 DE102004018434 A1 DE 102004018434A1
Authority
DE
Germany
Prior art keywords
chip
support structures
bond
package according
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE200410018434
Other languages
English (en)
Inventor
Dong-kuk Yongin Kim
Chang-cheol Cheonan Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030021922A external-priority patent/KR20040087501A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102004018434A1 publication Critical patent/DE102004018434A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Die Erfindung bezieht sich auf eine Mehrchippackung mit einem Packungssubstrat (200), einem darauf angeordneten ersten Chip (210), dr erste Bondkontaktstellen (215) in einem mittigen Bereich aufweist, und wenigstens einem Bonddraht (230), der elektrisch zwischen das Packungssubstrat und wenigstens eine der ersten Bondkontaktstellen eingeschleift ist, und auf ein zugehöriges Herstellungsverfahren und Waferebenenpackungsverfahren. DOLLAR A Erfindungsgemäß beinhaltet die Mehrchippackung einen zweiten Chip (310), der auf den ersten Chip (210) gestapelt ist und mit dem Packungssubstrat (200) elektrisch verbunden ist und/oder der zweite Bondkontaktstellen (315) aufweist und über dem wenigstens einen Bonddraht und über isolierenden Trägerstrukturen (260) liegt, die auf dem ersten Chip außerhalb der ersten Bondkontaktstellen (215) ausgebildet sind. DOLLAR A Verwendung in der Halbleiter-Chippackungstechnologie.

Description

  • Die Erfindung bezieht sich auf eine Mehrchippackung nach dem Oberbegriff des Anspruchs 1 und auf ein zugehöriges Herstellungsverfahren und Waferebenenpackungsverfahren.
  • Herkömmliche Halbleiterchips weisen entweder eine mittige Kontaktstellenkonfiguration auf, bei der, wie 1A in einer Draufsicht auf einen entsprechenden Halbleiterchip zeigt, Bondkontaktstellen 12 auf einem mittigen Bereich der Chips ausgebildet sind, oder eine periphere Kontaktstellenkonfiguration, bei der, wie 1B in einer Draufsicht auf einen entsprechenden Halbleiterchip zeigt, Bondkontaktstellen 14 auf einem peripheren Bereich der Chips ausgebildet sind. Die mittige Kontaktstellenkonfiguration ist im Allgemeinen geeigneter zur Erzielung eines Hochgeschwindigkeitsbetriebs von Halbleiterbauelementen.
  • Gegenwärtig wendet die Halbleiterindustrie signifikante Mittel in Richtung einer Bildung von Halbleiter-Mehrchippackungen auf, die dem Bedarf für hohe Packungsdichte in multifunktionellen Hochgeschwindigkeits-Halbleiterbauelementen entsprechen können. Als Teil derartiger Anstrengungen hat die Industrie Halbleiter-Mehrchippackungen vorge schlagen, die gestapelte Chips mit einer peripheren Kontaktstellenkonfiguration aufweisen.
  • Eine derartige herkömmliche Halbleiter-Mehrchippackung ist in 2 im Querschnitt gezeigt. Diese beinhaltet gestapelte Chips 20, 40, die jeweils eine periphere Kontaktstellenkonfiguration aufweisen. Die Chips 20, 40 sind mit einer Zwischenlage 30 aufeinandergestapelt, die zwischen ihnen platziert ist. Ungünstigerweise kann die Mehrchippackung von 2 nicht unter Verwendung eines unteren Chips mit einer mittigen Kontaktstellenkonfiguration aufgebaut werden, da die mittigen Kontaktstellen keinen ausreichenden Raum dazwischen für die Platzierung einer Zwischenlage lassen.
  • 3 stellt im Querschnitt eine herkömmlichen Halbleiter-Mehrchippackung 32 mit einem unteren Chip 32 dar, der als ein herkömmlicher Versuch ursprünglich mit einer mittigen Kontaktstellenkonfiguration konfiguriert ist, d.h. mit nicht gezeigten Kontaktstellenverdrahtungsstrukturen, die auf einem mittigen Bereich desselben ausgebildet sind ("mittige Kontaktstellenverdrahtungsstrukturen").
  • Die 4 und 5 stellen in einer entsprechenden Draufsicht bzw. Querschnittansicht eines Chips eine Technik zur Neuverteilung von mittigen Kontaktstellenverdrahtungsstrukturen 36 zu peripheren Bondkontaktstellen 38 dar, an denen dann ein tatsächlicher Drahtbondprozess durchgeführt wird. Bezugnehmend auf die 3 bis 5 beinhaltet die herkömmliche Mehrchippackung 32 gemäß diesem Beispiel gestapelte Chips 32, 34, die ursprünglich mit einer mittigen Kontaktstellenkonfiguration konfiguriert sind. Die mittigen Kontaktstellenverdrahtungsstrukturen 36 der Halbleiterchips 32, 34 werden unter Verwendung von Neuverteilungsstrukturen von einem mittigen Bereich auf einen peripheren Bereich umgeleitet.
  • Mit anderen Worten sind die mittigen Kontaktstellenverdrahtungsstrukturen 36 mit den peripheren Bondkontaktstellen 38 über die Neuverteilungsstrukturen 39 verbunden. Dies ermöglicht, dass eine Zwischenlage 37 zwischen die Bondkontaktstellen 38 auf dem unteren Chip 32 platziert werden kann, um eine Mehrchippackung 300 zu bilden, welche die gestapelten Chips 32, 34 mit den mittigen Kontaktstellenverdrahtungsstrukturen 36 beinhaltet.
  • Ungünstigerweise ist jedoch der Aufwand einer solchen Neuverteilung der Kontaktstellenverdrahtungsstrukturen ziemlich hoch, und die Prozess- und Packungszuverlässigkeit sind noch nicht zufriedenstellend. Demgemäß bleibt ein Bedarf nach einer zuverlässigen und kosteneffektiv herstellbaren Halbleiter-Mehrchippackung, die Chips mit einer mittigen Kontaktstellenkonfiguration verwendet.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer Mehrchippackung hoher Dichte sowie eines zugehörigen Herstellungsverfahrens und Waferebenenpackungsverfahrens zugrunde, mit denen sich die vorstehend erwähnten Schwierigkeiten ganz oder teilweise beheben lassen und bei denen insbesondere Chips mit einer mittigen Kontaktstellenkonfiguration verwendet werden können, ohne dass aufwändige Kontaktstellen-Umverteilungsprozesse notwendig sind.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer Halbleiter-Mehrchippackung mit den Merkmalen des Patentanspruchs 1, eines Herstellungsverfahrens mit den Merkmalen des Patentanspruchs 33 sowie eines Waferebenenpackungsverfahrens mit den Merkmalen des Patentanspruchs 45.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
    •
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten, herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt. Hierbei zeigen:
  • 1A eine Draufsicht auf einen Halbleiterchip mit einer mittigen Kontaktstellenkonfiguration gemäß dem Stand der Technik,
  • 1B eine Draufsicht auf einen Halbleiterchip mit einer peripheren Kontaktstellenkonfiguration gemäß dem Stand der Technik,
  • 2 eine Querschnittansicht einer herkömmlichen Mehrchippackung, die Chips mit peripheren Bondkontaktstellen aufweist,
  • 3 eine Querschnittansicht einer Mehrchippackung gemäß dem Stand der Technik mit einem Chip, der eine mittige Bondkontaktstelle aufweist, die auf eine periphere Bondkontaktstelle umgeleitet ist,
  • 4 eine Draufsicht auf einen herkömmlichen Halbleiterchip mit Bondkontaktstellen, die von einem mittigen Bereich zu einem peripheren Bereich umgeleitet sind,
  • 5 eine Querschnittansicht eines herkömmlichen Halbleiterchips mit Bondkontaktstellen, die von einem mittigen Bereich zu einem peripheren Bereich umgeleitet sind,
  • 6 bis 12 Querschnittansichten einer Halbleiter-Mehrchippackung in aufeinanderfolgenden Schritten eines Verfahrens zu seiner Herstellung gemäß einer Ausführungsform der Erfindung,
  • 13 eine Querschnittansicht einer isolierenden Trägerstruktur gemäß einer Ausführungsform der Erfindung,
  • 14A eine Draufsicht auf einen Halbleiterchip mit darauf angeordneten isolierenden Trägerstrukturen gemäß einem Aspekt der Erfindung,
  • 14B eine Draufsicht auf einen Halbleiterchip mit darauf angeordneten isolierenden Trägerstrukturen gemäß einem weiteren Aspekt der Erfindung,
  • 15 eine Draufsicht auf eine Waferebenenpackung gemäß einer weiteren Ausführungsform der Erfindung,
  • 16 eine Draufsicht auf eine Siebdruckmaske zur Verwendung bei der Bildung einer Waferebenenpackung mit der in 15 gezeigten Struktur und
  • 17 eine Querschnittansicht einer Halbleiter-Mehrchippackung gemäß noch einer weiteren Ausführungsform der Erfindung.
  • Im Folgenden werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen detailliert beschrieben.
  • 12 stellt eine bevorzugte Ausführungsform einer Mehrchippackung 400 dar, die gemäß den Prinzipien der Erfindung aufgebaut ist. Bezugnehmend auf 12 beinhaltet diese Mehrchippackung 400 vorzugsweise ein Packungssubstrat 200 mit darauf angeordneten Bond-Fingern 220. Ein erster Chip 210 weist vorzugsweise eine mittige Kontaktstellenkonfiguration auf und beinhaltet daher erste Bondkontaktstellen 215, die im Wesentlichen auf einem mittigen Bereich desselben angeordnet sind.
  • Der erste Chip 210 ist vorzugsweise auf dem Packungssubstrat 200 angeordnet.
  • Isolierende Trägerstrukturen 260 sind vorzugsweise auf dem ersten Chip 210 außerhalb der Bondkontaktstellen 215 ausgebildet. Die isolierenden Trägerstrukturen 260 können zum Beispiel beabstandet voneinander entlang von gegenüberliegenden Seiten des ersten Chips 210 ausgebildet sein, wobei sich die Bondkontaktstellen 215 dazwischen befinden. Die isolierenden Trägerstrukturen 260 können sich zum Beispiel in Linienform entlang eines Randbereichs von wenigstens zwei gegenüberliegenden Seiten des ersten Chips 210 erstrecken, wie in 9 zu erkennen.
  • Die Trägerstrukturen 260 sind jedoch nicht auf eine Linienform beschränkt, vielmehr sind auch andere Formen von der Erfindung erfasst. Die Trägerstrukturen 260 können zum Beispiel aus einer Mehrzahl von separaten, dammartigen Strukturen bestehen, die längsseits von zwei oder mehr Kanten des ersten Chips 210 angeordnet sind. Die Trägerstrukturen 260 können auch in Ecken des ersten Chips 210 ausgebildet sein, wie in den 14A und 14B gezeigt. Bei Verwendung von separaten, dammartigen Trägerstrukturen können Fertigungskosten und Prozesszeit im Vergleich zu den linienförmigen Trägerstrukturen 260 dadurch reduziert werden, dass die Menge an Material reduziert wird, die zur Bildung der isolierenden Trägerstrukturen erforderlich ist. Außerdem sind die Trägerstrukturen 260 nicht auf eine gerade Linienform beschränkt, wie in 9 gezeigt. Andere Formen, wie eine Wellenlinienform, können ebenfalls zur Ausführung der Erfindung verwendet werden. Außerdem kann mehr als eine einzelne Linie von isolierenden Trägerstrukturen 260 auf gegenüberliegenden peripheren Bereichen des ersten Chips 210 in Abhängigkeit von Fertigungszielen gebildet werden.
  • Ein Bonddraht 230 ist vorzugsweise zwischen einen der Bondfinger 220 und wenigstens eine der ersten Bondkontaktstellen 215 eingeschleift. Der Bonddraht 230 ist vorzugsweise von dem ersten Chip 210 durch die isolierenden Trägerstrukturen 260 beabstandet. Es ist außerdem wünschenswert, sicherzustellen, dass die Oberseite der Bonddrahtschleife 230 nicht wesentlich höher als die Oberseite der Trägerstrukturen 260 ist. Ein zweiter Chip 310 mit zweiten Bondkontaktstellen 315 ist vorzugsweise über dem Bonddraht 230 angeordnet und liegt über den isolierenden Trägerstrukturen 260.
  • 13 veranschaulicht eine alternative Ausführungsform der Erfindung. Bezugnehmend auf 13 kann der Bonddraht 230 durch die Trägerstrukturen 260 hindurchgehen, statt über ihnen zu liegen. In dieser Konfiguration können die isolierenden Trägerstrukturen 260 den zweiten Chip 310 direkt tragen.
  • In noch weiteren Ausführungsformen braucht der Bonddraht 230 jedoch abhängig von Fertigungszielen die Trägerstrukturen 260 nicht direkt kontaktieren und kann zum Beispiel über oder entlang der linienförmigen oder separaten, dammartigen Trägerstrukturen 260 angeordnet sein, ohne diese zu berühren.
  • 11 veranschaulicht einen weiteren Aspekt der Erfindung. Im Beispiel von 11 beinhaltet eine Mehrchippackung 400 vorzugsweise eine Zwischenlage 270, die zwecks Haftung zwischen dem ersten Chip 210 und einem zweiten Chip 310 als Sandwich angeordnet ist. Die Zwischenlage 270 trägt den zweiten Chip 310 und verhindert, dass dieser den mit dem ersten Chip 210 verbundenen Bonddraht 230 berührt. Ein Zwischenlagenmaterial 170 – zum Beispiel ein Epoxid ohne ein Füllmittel wie Kieselerde darin – ist vorzugsweise zwischen den beabstandeten Trägerstrukturen 260 platziert, wie in 10 gezeigt, um die Zwischenlage 270 zu bilden. Es können jedoch auch verschiedene alternative Ausführungsformen ohne Verwendung der Zwischenlage 270 gebildet werden, indem stattdessen die isolierenden Trägerstrukturen 260 und/oder ein isolierender Streifen 340 verwendet werden, um den zweiten Chip 310 zu tragen und Bonddrähte 230 zu isolieren.
  • Wie in 12 dargestellt, kann die Mehrchippackung 400 den isolierenden Streifen 340 beinhalten, der zum Beispiel zwischen dem zweiten Chip 310 und dem Bonddraht 230 angeordnet ist, um eine Isolierung dazwischen bereitzustellen. Der isolierende Streifen 340 ist vorzugsweise auf einer Unterseite des zweiten Chips 310 ausgebildet. Der isolierende Streifen 340 kann den Bonddraht 230 direkt berühren, wenngleich dies nicht gezeigt ist. Außerdem kann der isolierende Streifen 340 die isolierenden Trägerstrukturen 260 zum Beispiel direkt berühren, wenn der Bonddraht 230 durch die Trägerstrukturen 260 hindurchgeht, wie aus 13 oder 14B zu erkennen. Alternativ kann der isolierende Streifen 340 die Zwischenlage 270 kontaktieren, ohne den Bonddraht 230 oder die isolierenden Trägerstrukturen 260 zu kontaktieren.
  • Die Mehrchippackung 400 kann außerdem eine Epoxidgießverbindung (EMC) 350 beinhalten, die den ersten und den zweiten Chip 210, 310 verkapselt. Wenngleich nicht gezeigt, ist die EMC 350, wenn die Zwischenlage 270 nicht auf dem ersten Chip 210 ausgebildet ist, vorzugsweise zwischen dem ersten Chip 210 und dem zweiten Chip 310 anstelle der Zwischenlage 270 angeordnet.
  • Nunmehr wird ein bevorzugtes Verfahren zur Herstellung der vorstehend beschriebenen Halbleiter-Mehrchippackung 400 unter Bezugnahme auf die 6 bis 12 detaillierter beschrieben. Speziell bezugnehmend auf 6 wird die Halbleiter-Mehrchippackung 400 durch Anbringen des unteren (oder ersten) Halbleiterchips 210 auf, einem Packungssubstrat 200 gebildet. Dies kann unter Verwendung herkömmlicher Techniken ausgeführt werden. Ein Klebemittel 240 kann zum Beispiel unter Ver wendung eines herkömmlichen Chipbonders mit einer Auftrageinheit zum Auftragen des Klebemittels 240 auf dem Packungssubstrat 200 angebracht werden. Das Klebemittel 240 kann ein herkömmliches Klebemittelmaterial sein, das typischerweise in Halbleiterpackungen verwendet wird.
  • Das Packungssubstrat 200 kann aus einer Leiterplatte (PCB) oder einem anderen Packungssubstrat bestehen, wie zum Beispiel einem Leiterrahmen oder einem Verdrahtungsstreifen. Das Substrat 200 weist vorzugsweise Bondfinger (oder Verdrahtungsverbindungskontakte) 220 für eine elektrische Verbindung zwischen dem Packungssubstrat 200 und dem ersten Chip 210 auf. Der erste Chip 210 weist vorzugsweise erste Bondkontaktstellen (mittige Bondkontaktstellen) 215 auf, die auf einem im Wesentlichen mittigen Bereich des Chips 210 ausgebildet sind. Der untere Halbleiterchip 210 ist vorzugsweise unter Verwendung des Klebemittels 240 an dem Packungssubstrat 200 angebracht.
  • Nunmehr bezugnehmend auf 7 können die isolierenden Trägerstrukturen 260 durch Anbringen eines nicht-leitfähigen Epoxidharzes vom flüssigen Typ oder irgendeines anderen geeigneten, nichtleitfähigen isolierenden Materials, zum Beispiel eines Klebemittels vom Hybrid-Typ, eines Klebemittels vom Siliciumtyp oder eines Klebemittels vom Filmtyp, auf einer peripheren Oberfläche (d.h. der Oberfläche des peripheren Bereichs) des unteren Chips 210 gebildet werden. Dies kann unter Verwendung herkömmlicher Techniken ausgeführt werden, einschließlich zum Beispiel einer Auftragtechnik. Es kann eine Chipbonder-Auftrageinheit, wie sie zur Anbringung des Klebemittels 240 auf dem Packungssubstrat 200 verwendet wird, dazu benutzt werden, das Epoxidharz auf der peripheren Oberfläche des unteren Chips 210 bereitzustellen. Die isolierenden Trägerstrukturen 260 können zum Beispiel als Linien entlang des peripheren Bereichs des unteren Chips 210, wie in 9 gezeigt, angeordnet werden, oder sie können als eine Mehrzahl von separaten, dammartigen Strukturen angeordnet werden, die zum Beispiel zu den mittigen Bondkontaktstellen 215 ausgerichtet sind.
  • Die resultierende Struktur wird dann vorzugsweise bei ungefähr 100°C oder mehr wärmebehandelt, um das Epoxidharz auf den Trägerstrukturen 260 ebenso wie das Klebemittel 240 zu verfestigen. Die isolierenden Trägerstrukturen 260 können dadurch auf dem peripheren Bereich des unteren Chips 210 erzeugt werden. Die Breite d1 der Trägerstrukturen 260 ist vorzugsweise geringer als die Hälfte des Abstands d2 zwischen der Mitte der Bondkontaktstellen 215 und der nächstgelegenen Kante des ersten Chips 210. Außerdem liegt die Höhe h der Trägerstrukturen 260 vorzugsweise zwischen etwa 25μm und 200μm.
  • Bezugnehmend auf 8 wird ein Teil der Bondfinger 220 über die ersten Bonddrähte 230, die aus einem leitfähigen Material wie Gold oder Kupfer bestehen, vorzugsweise mit den ersten Bondkontaktstellen 215 elektrisch verbunden. Dieser Drahtbondprozess kann unter Verwendung herkömmlicher Techniken durchgeführt werden, die eine Keilbondtechnik oder eine Hügelumkehrkugelbondtechnik beinhalten, jedoch nicht darauf beschränkt sind. Der Drahtbondprozess kann direkt auf den ersten Bondkontaktstellen 215 durchgeführt werden, die auf einem im Wesentlichen mittigen Bereich des Chips 210 ausgebildet sind. Die ersten Drähte 230 können die Oberseite der Trägerstrukturen 260 direkt kontaktieren (d.h. direkt darüberliegend platziert sein), wie in einem Referenzgebiet A gezeigt. Die Bonddrähte 230 können auch so konfiguriert sein, dass sie durch die Trägerstrukturen 260 hindurchgehen, wie in 13 gezeigt, oder können sich derart über den isolierenden Trägerstrukturen 260 befinden, dass sie die Trägerstrukturen 260 nicht berühren. Durch Verwenden der isolierenden Trägerstrukturen 260 können herkömmliche Probleme, wie ein Durchhängen von Bonddrähten, reduziert werden.
  • Bezugnehmend auf 10 wird ein Zwischenlagenmaterial 170 vorzugsweise auf der Oberfläche des unteren Chips 210 bereitgestellt. Das Zwischenlagenmaterial 170 kann aus einer Flüssigkeit bestehen und kann dasselbe wie das Material sein, das zur Bildung der Trägerstrukturen 260 verwendet wird. Das Zwischenlagenmaterial 170 kann unter Verwendung einer herkömmlichen Auftragtechnik angebracht werden.
  • Bezugnehmend auf 11 wird der obere (oder zweite) Halbleiterchip 310 auf dem ersten Chip 210 angebracht. Der zweite Chip 310 kann entweder eine mittige Kontaktstellenkonfiguration oder eine periphere Kontaktstellenkonfiguration aufweisen. Die Schleifenhöhe und die Form der Drähte 230 werden vorzugsweise derart gesteuert, dass die ersten Drähte 230 die Unterseite des zweiten Chips 310 nicht kontaktieren. Im Hinblick darauf können die Bonddrähte 230 eine geringe Schleifenhöhe und einen im Wesentlichen flachen Bereich aufweisen, der zum Stapeln des zweiten Chips 310 über dem ersten Chip 210 geeignet ist. Die Packungsdicke kann dadurch reduziert werden, und es kann ein Bauelementausfall verhindert werden, der aus einem unerwünschten Kontakt zwischen den Drähten 230 und dem zweiten Chip 310 resultiert.
  • Optional kann der zweite Chip 310 den auf der Unterseite desselben angeordneten isolierenden Streifen 340 aufweisen. Der isolierende Streifen 340 verhindert, dass die Unterseite des zweiten Chips 310 die ersten Drähte 230 berührt, und ermöglicht, dass der zweite Chip 310 dichter an dem ersten Chip 210 angeordnet werden kann, was die Gesamtpackungsdicke reduziert.
  • Der isolierende Streifen 340 ist jedoch nicht zwingend, und selbst ohne den isolierenden Streifen 340 kann durch die Verwendung der Zwischenlage 270 und/oder der isolierenden Strukturen 260, die zwischen dem ersten und dem zweiten Chip 210, 310 angeordnet sind, eine ausreichende Isolierung zwischen den Drähten 230 und dem zweiten Chip 310 erzielt werden. Wenn zum Beispiel der Bonddraht 230 durch die Trägerstrukturen 260 hindurchgeht, wie in Verbindung mit 13 oder 14B beschrieben, ist der isolierende Streifen 340 zwischen dem ersten Chip 210 und dem zweiten Chip 310 nicht notwendig. In jeder dieser Ausführungsformen sind die Bonddrähte 230 vorzugsweise ausreichend von der Unterseite des zweiten Chips 310 beabstandet, um eine Isolierung dazwischen bereitzustellen. Somit kann gemäß verschiedenen Ausführungsformen der Erfindung die Höhe der ersten Bonddrähte 230, d.h. der Drahtschleifen, wesentlich reduziert werden, was wiederum die Gesamtpackungsdicke wesentlich reduziert.
  • Während des Montierens oder Anbringens des zweiten Chips 310 an dem ersten Chip 210 wird das Zwischenlagenmaterial 170 heruntergedrückt und verteilt sich in Richtung des peripheren Bereichs des unteren Chips 210. Während dieses Prozesses wirken die isolierenden Trägerstrukturen 260, die sich längsseits des ersten Chips 210 erstrecken, wie in 9 gezeigt, als Dammstruktur, was dabei hilft, das Zwischenlagenmaterial 170 innerhalb der Grenzen des ersten Chips 210 zu halten und zu verhindern, dass es auf das Packungssubstrat 200 hinausleckt. Wenngleich es möglich ist, dass die isolierenden Trägerstrukturen 260 auf mehr als zwei Seiten des ersten Chips 210 angeordnet sind, da Hohlräume innerhalb des Zwischenlagenmaterials 170 erzeugt werden können, wenn der obere Chip 310 auf dem unteren Chip 210 montiert oder angebracht wird, ist es bevorzugt, dass sich die isolierenden Trägerstrukturen 260 nur entlang von zwei gegenüberliegenden Seiten des ersten Chips 210 erstrecken.
  • Indem unterstützt wird, dass kein Zwischenlagenmaterial 170 auf die Seitenwände des unteren Chips 210 fließt, kann eine adäquate Dicke der Zwischenlage 270 aufrechterhalten werden. Außerdem kann, indem verhindert wird, dass das Zwischenlagenmaterial 170 zwischen den unteren Chip 210 und das Gehäuse 350 fließt, eine schwache Haftung zwischen diesen verhindert werden. Wenn zum Beispiel erlaubt wird, dass das Zwischenlagenmaterial 170 von der Kante des unteren Chips 210 entweicht, gelangt das Zwischenlagenmaterial 170 mit der schwachen Haftungseigenschaft zwischen den unteren Chip 210 und die Epoxidgießverbindung, die den ersten und den zweiten Chip 210, 310 einkapselt, wodurch die starke direkte Haftung zwischen der Gießverbindung, die ein Gehäuse 350 (12) bildet, und dem unteren Chip 210 verhindert wird. Ein Entweichen des Zwischenlagenmaterials 170 kann dadurch die Gesamtpackungszuverlässigkeit verringern. Die Trägerstrukturen 260 können auch bei der Aufrechterhaltung einer parallelen Beziehung zwischen dem zweiten Chip 310 und dem ersten Chip 210 während der Anbringung nützlich sein. Dies verbessert auch die Ausbeute und reduziert die Gesamtpackungsdichte.
  • Nach der Anbringung des zweiten Chips 310 auf dem ersten Chip 210 wird dann das Zwischenlagenmaterial 170 durch thermische Behandlung bei einer Temperatur zwischen etwa 50°C und etwa 200°C zur Bildung der Zwischenlage 270 verfestigt. Die Zwischenlage 270 ermöglicht, dass der untere und der obere Chip 210, 310 aneinander angefügt werden, während die Bonddrähte 230 in der verfestigten Zwischenlage 270 noch festgehalten werden. Da die Zwischenlage 270 verhindern kann, dass die ersten Drähte 230 durch eine fließende Gießverbindung während eines Transfergießprozesses weggeschoben oder gebogen werden, können herkömmliche Verkapselungsprobleme, wie Drahtverschiebung und Drahtdurchbiegung, die durch ein Verkapselungsmaterial verursacht werden, effektiv verhindert werden. Außerdem stellt die Zwischenlage 270 eine Isolation zwischen dem ersten Chip 210 und dem zweiten Chip 310 bereit.
  • Die anderen Teile der Bondfinger 220 werden vorzugsweise mit in dem oberen Chip 310 ausgebildeten, zweiten Bondkontaktstellen 315 über zweite Bonddrähte 330 elektrisch verbunden. Dies kann ebenfalls unter Verwendung herkömmlicher Verdrahtungsbondtechniken bewerkstelligt werden, wie vorstehend erörtert. Der obere Chip 310 kann ebenfalls isolierende Trägerstrukturen aufweisen, die unter Verwendung gleichwertiger Verfahren wie jener vorstehend beschriebenen gebildet werden.
  • Bezugnehmend auf 12 kann die resultierende Struktur dann einem Gießprozess zur Bildung des Gehäuses 350 unterworfen werden. Dies kann ein herkömmlicher Gießprozess unter Verwendung einer EMC sein. Der Fachmann erkennt jedoch, dass das Gehäuse 350 auch aus anderen Materialien statt einer EMC gebildet werden kann, wie Keramik, und dass es unter Verwendung von Prozessen gebildet werden kann, die sich von dem herkömmlichen Gießprozess unterscheiden. Wie früher dargelegt, verhindert die Zwischenlage 270, dass die ersten Drähte 230 während eines Transfergießprozesses durch eine Gießkomponente weggeschoben und gebogen werden. Somit kann die Bonddrahtzuverlässigkeit und die Packungszuverlässigkeit im Vergleich zu herkömmlichen Packungen, die Drahtwegschieb- und Drahtdurchbiegprobleme aufweisen, wesentlich verbessert werden. Auf der Unterseite des Packungssubstrats 200 kann eine leitfähige Kugelanordnung, wie eine Lotkugelanordnung, gebildet werden, um eine Kugelgitteranordnungs(BGA)-Packung zu bilden und eine Verbindung mit einem externen System zu ermöglichen.
  • 13 veranschaulicht eine alternative Ausführungsform, welche die Prinzipien der Erfindung implementiert. Bezugnehmend auf 13 entspricht diese alternative Ausführungsform der in den 6 bis 12B dargestellten Ausführungsform mit der Ausnahme, dass die Trägerstrukturen 260 nach der Bildung der ersten Drähte 230 erzeugt werden. Demgemäß können die ersten Drähte 230 in dieser Ausführungsform durch die Trägerstrukturen 260 durchgehen. In der gezeigten spezifischen Ausführungsform gehen die ersten Drähte 230 durch einen mittleren Teil der Trägerstrukturen 260 derart, dass die ersten Drähte 230 innerhalb der Trägerstrukturen 260 befestigt oder angebracht sind. Ein Vorteil dieser Ausführungsform besteht darin, dass die maximale Höhe der ersten Drähte 230 geringer als die maximale Höhe der Trägerstrukturen 260 ist. Die Unterseite des oberen Chips 310 kann dadurch ausreichend von den ersten Drähten 230 isoliert werden, das Drahtverschiebungs- und Drahtdurchbiegungsproblem kann verhindert werden und ein isolierender Streifen 340 ist nicht notwendig. Der obere Chip 310 kann außerdem parallel zu dem unteren Chip 210 gehalten werden.
  • Gemäß noch einer weiteren Ausführungsform der Erfindung kann eine Einzelchippackung aus verschiedenen Prinzipien dieser Erfindung Nutzen ziehen. In dieser Ausführungsform kann die resultierende Struktur nach der Bildung der Trägerstrukturen 260 einem Gießprozess sowie einem Prozess zur Bildung einer Lotkugelanordnung unterworfen werden. In dieser Einzelchip-Ausführungsform helfen die Trägerstrukturen 260 dabei, ein Verschieben und Durchbiegen der ersten Drähte 230 während des Gießprozesses zu verhindern.
  • Die 15 und 16 veranschaulichen eine Waferebenenfertigungstechnik gemäß noch einem weiteren Aspekt der Erfindung. Der Waferebenenfertigungsprozess entspricht dem vorstehend unter Bezugnahme auf die 6 bis 12B erläuterten mit der Ausnahme, dass die Trägerstrukturen 260 auf Waferniveau gebildet werden können.
  • Bezugnehmend auf 15 beinhaltet ein Wafer eine Mehrzahl von Chips 210, die jeweils darauf ausgebildete isolierende Trägerstrukturen 260 aufweisen. Die Trägerstrukturen 260 können unter Verwendung einer Waferebenen-Auftragtechnik ähnlich den zuvor beschriebenen Auftragtechniken gebildet werden. Die Trägerstrukturen 260 können auch unter Verwendung einer Siebdrucktechnik erzeugt werden. 16 zeigt eine Siebdruckmaske 402, die zur Bildung von linienförmigen Trägerstrukturen 260 verwendet wird. Die Siebdruckmaske 402 kann auch zur Bildung einer Mehrzahl separater, verschachtelter Strukturen verwendet werden. Die Siebdrucktechnik stellt eine bessere Steuerung der Breite und Höhe der Trägerstrukturen 260 bereit. Nach der Bildung der isolierenden Trägerstrukturen 260 wird der Wafer zerschnitten, um die Mehrzahl von Chips 210 zu vereinzeln. Als nächstes werden die zuvor beschriebenen Prozesse oder ähnliche Verfahren durchgeführt, um eine Mehrchippackung gemäß den Prinzipien der Erfindung zu bilden. Das Verfahren zur Bildung von Trägerstrukturen 260 auf Waferniveau kann auch für eine Packung mit nur einem einzigen Chip verwendet werden.
  • 17 veranschaulicht noch eine weitere Ausführungsform, die Prinzipien der Erfindung implementiert und bei der eine Mehrchippackung 500 mehr als zwei gestapelte Chips beinhaltet. Bezugnehmend auf 17 beinhaltet die Mehrchippackung 500 gemäß dieser Ausführungsform drei oder mehr gestapelte Chips 510, 520, 530, 540. Zwecks Einfachheit der Darstellung sind alle Bonddrähte 512 in dieser Figur mit einem einzigen Bondfinger 514 verbunden. Für einen Fachmann versteht es sich jedoch, dass die jeweiligen Bonddrähte 512 nach Bedarf mit entsprechenden Bondfingern 514 verbunden sind. Jeder der gestapelten Chips 510, 520, 530, 540 kann entweder eine mittige Kontaktstellenkonfiguration oder eine periphere Kontaktstellenkonfiguration aufweisen. Nicht alle dieser gestapelten Chips 510, 520, 530, 540 brauchen die gleiche Kontaktstellenkonfiguration aufzuweisen.
  • Zusammengefasst ist festzustellen, dass Mehrchippackungen unter Verwendung der isolierenden Strukturen 260, die als Teil der Erfindung offenbart sind, mit oder ohne die Zwischenlage 270 gebildet werden, wobei untere Chips mit einer mittigen Kontaktstellenkonfiguration verwendet werden. Des Weiteren sind die hierin offenbarten Verfahren weniger kostenintensiv als herkömmliche Verfahren und können unter Verwendung existierender Ausrüstungen ausgeführt werden. Außerdem können herkömmliche Probleme wie Drahtverschiebung oder Drahtdurchbiegung vermieden werden.

Claims (47)

  1. Mehrchippackung mit – einem Packungssubstrat (200), – einem auf dem Packungssubstrat angeordneten ersten Chip (210), der erste Bondkontaktstellen (215) in einem im Wesentlichen mittigen Bereich desselben aufweist, und – wenigstens einem Bonddraht (230), der elektrisch zwischen das Packungssubstrat und wenigstens eine der ersten Bondkontaktstellen eingeschleift ist, gekennzeichnet durch – einen zweiten Chip (310), der auf den ersten Chip (210) gestapelt ist und mit dem Packungssubstrat (200) elektrisch verbunden ist und/oder der zweite Bondkontaktstellen (315) aufweist und über dem wenigstens einen Bonddraht und über isolierenden Trägerstrukturen (260) liegt, die auf dem ersten Chip außerhalb der ersten Bondkontaktstellen (215) ausgebildet sind.
  2. Mehrchippackung nach Anspruch 1, dadurch gekennzeichnet, dass das Packungssubstrat darauf angeordnete Bondfinger (220) aufweist, wobei der wenigstens eine Bonddraht zwischen einen der Bondfinger und wenigstens eine der ersten Bondkontaktstellen eingeschleift ist.
  3. Mehrchippackung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass sich die Trägerstrukturen entlang von zwei gegenüberliegenden Seiten des ersten Chips erstrecken.
  4. Mehrchippackung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass sich die Trägerstrukturen in einer Linienform erstrecken.
  5. Mehrchippackung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Bonddraht durch die Trägerstrukturen hindurchgeht.
  6. Mehrchippackung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass sich der Bonddraht über die Trägerstrukturen erstreckt und selbige nicht direkt kontaktiert.
  7. Mehrchippackung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Bonddraht direkt über den Trägerstrukturen liegend platziert ist.
  8. Mehrchippackung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Trägerstrukturen eine Mehrzahl von separaten, dammartigen Strukturen beinhalten.
  9. Mehrchippackung nach Anspruch 8, dadurch gekennzeichnet, dass die Mehrzahl von separaten, dammartigen Strukturen in jeweiligen Ecken des ersten Chips ausgebildet sind.
  10. Mehrchippackung nach einem der Ansprüche 1 bis 9, weiter gekennzeichnet durch eine Zwischenlage (270), die zwischen den ersten Chip und den zweiten Chip als Sandwich angeordnet ist.
  11. Mehrchippackung nach Anspruch 10, dadurch gekennzeichnet, dass sich ein wesentlicher Teil der Zwischenlage zwischen den Trägerstrukturen und auf dem ersten Chip befindet.
  12. Mehrchippackung nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Zwischenlage den zweiten Chip trägt, um zu verhindern, dass der zweite Chip den Bonddraht kontaktiert.
  13. Mehrchippackung nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Zwischenlage aus dem gleichen Material wie die Trägerstrukturen gebildet ist.
  14. Mehrchippackung nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die Zwischenlage aus einem Epoxid gebildet ist, das kein Füllmittel aufweist.
  15. Mehrchippackung nach einem der Ansprüche 1 bis 14, weiter gekennzeichnet durch einen isolierenden Streifen (340), der zwischen dem zweiten Chip und dem Bonddraht angeordnet ist.
  16. Mehrchippackung nach Anspruch 15, dadurch gekennzeichnet, dass der isolierende Streifen den Bonddraht direkt kontaktiert.
  17. Mehrchippackung nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass der isolierende Streifen die isolierenden Trägerstrukturen direkt kontaktiert.
  18. Mehrchippackung nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass die Oberseite der Bonddrahtschleife nicht wesentlich höher als die Oberseite der Trägerstrukturen ist.
  19. Mehrchippackung nach einem der Ansprüche 1 bis 18, weiter gekennzeichnet durch ein Gehäuse (350), um den ersten und den zweiten Chip zu verkapseln.
  20. Mehrchippackung nach Anspruch 19, dadurch gekennzeichnet, dass das Gehäuse eine Epoxidgießverbindung beinhaltet.
  21. Mehrchippackung nach Anspruch 20, dadurch gekennzeichnet, dass die Epoxidgießverbindung zwischen dem ersten Chip und dem zweiten Chip angeordnet ist.
  22. Mehrchippackung nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, dass das Packungssubstrat einen Leiterrahmen oder einen Verdrahtungsstreifen beinhaltet.
  23. Mehrchippackung nach einem der Ansprüche 1 bis 22, dadurch gekennzeichnet, dass die Breite (d1) der isolierenden Trägerstrukturen weniger als die Hälfte des Abstands (d2) zwischen einem Mittelpunkt der Bondkontaktstellen und einer nächstgelegenen Kante des ersten Chips beträgt.
  24. Mehrchippackung nach einem der Ansprüche 1 bis 23, dadurch gekennzeichnet, dass die isolierenden Trägerstrukturen eine Höhe von ungefähr 25μm bis 200μm aufweisen.
  25. Mehrchippackung nach einem der Ansprüche 1 bis 24, dadurch gekennzeichnet, dass der zweite Chip Bondkontaktstellen (315) aufweist, die in einem im Wesentlichen peripheren Bereich oder in einem im Wesentlichen mittigen Bereich desselben ausgebildet sind.
  26. Mehrchippackung nach einem der Ansprüche 1 bis 25, weiter gekennzeichnet durch einen oder mehrere Chips (530, 540), die zusätzlich auf den zweiten Chip (520) gestapelt sind.
  27. Mehrchippackung nach einem der Ansprüche 1 bis 26, dadurch gekennzeichnet, dass wenigstens einer der Chips Bondkontaktstellen aufweist, die verschieden von den Bondkontaktstellen der anderen Chips positioniert sind.
  28. Mehrchippackung nach einem der Ansprüche 1 bis 27, weiter gekennzeichnet durch eine Lotkugelanordnung, die auf einer Unterseite des Packungssubstrats ausgebildet ist, um eine Kugelgitteranordnungs(BGA)-Packung zu bilden.
  29. Mehrchippackung nach einem der Ansprüche 1 bis 28, dadurch gekennzeichnet, dass die isolierenden Trägerstrukturen voneinander beabstandet sind, wobei sich die ersten Bondkontaktstellen dazwischen befinden.
  30. Mehrchippackung nach einem der Ansprüche 1 bis 29, dadurch gekennzeichnet, dass der Bonddraht entlang der Trägerstrukturen angeordnet ist.
  31. Mehrchippackung nach einem der Ansprüche 1 bis 30, dadurch gekennzeichnet, dass der Bonddraht einen im Wesentlichen flachen Bereich aufweist, der unter dem zweiten Chip angeordnet ist.
  32. Mehrchippackung nach einem der Ansprüche 15 bis 31, dadurch gekennzeichnet, dass der isolierende Streifen an einer Unterseite des zweiten Chips angeordnet ist.
  33. Verfahren zur Herstellung einer Mehrchippackung (400) mit folgenden Schritten: – Bereitstellen eines Packungssubstrats (200), – Anbringen eines ersten Chips (210) auf dem Packungssubstrat, wobei der erste Chip mittige Bondkontaktstellen (215) in einem im Wesentlichen mittigen Bereich desselben aufweist, – elektrisches Verbinden des Packungssubstrats und wenigstens einer der mittigen Bondkontaktstellen unter Verwendung eines Bonddrahtes (230) und – Stapeln eines zweiten Chips (310) über den ersten Chip und/oder über den Bonddraht.
  34. Verfahren nach Anspruch 33, weiter gekennzeichnet durch das Bilden von isolierenden Trägerstrukturen (260) auf dem ersten Chip außerhalb der mittigen Bondkontaktstellen.
  35. Verfahren nach Anspruch 34, weiter gekennzeichnet durch das Bilden einer Zwischenlage (270) auf dem ersten Chip zwischen den isolierenden Trägerstrukturen vor dem Stapeln des zweiten Chips.
  36. Verfahren nach einem der Ansprüche 33 bis 35, dadurch gekennzeichnet, dass der zweite Chip einen isolierenden Streifen (340) auf einer Unterseite desselben beinhaltet.
  37. Verfahren nach einem der Ansprüche 34 bis 36, dadurch gekennzeichnet, dass das Packungssubstrat mit darauf angeordneten Bondfingern (220) versehen ist und einer der Bondfinger mit wenigstens einer der mittigen Bondkontaktstellen unter Verwendung eines Bonddrahtes elektrisch verbunden wird und dass der zweite Chip über den isolierenden Trägerstrukturen liegt.
  38. Verfahren nach einem der Ansprüche 34 bis 37, dadurch gekennzeichnet, dass das Bilden von isolierenden Trägerstrukturen die Verwendung einer Auftragtechnik beinhaltet.
  39. Verfahren nach Anspruch 37 oder 38, dadurch gekennzeichnet, dass die isolierenden Trägerstrukturen nach der elektrischen Verbindung von einem der Bondfinger mit wenigstens einer der ersten Bondkontaktstellen unter Verwendung des Bonddrahtes gebildet werden.
  40. Verfahren nach einem der Ansprüche 33 bis 39, dadurch gekennzeichnet, dass der Bonddraht durch die isolierenden Trägerstrukturen hindurchgeht.
  41. Verfahren nach einem der Ansprüche 34 bis 40, dadurch gekennzeichnet, dass sich die isolierenden Trägerstrukturen entlang von zwei gegenüberliegenden Seiten des ersten Chips erstrecken.
  42. Verfahren nach einem der Ansprüche 34 bis 41, dadurch gekennzeichnet, dass sich die isolierenden Trägerstrukturen in einer Linienform entlang von zwei gegenüberliegenden Seiten des ersten Chips erstrecken.
  43. Verfahren nach einem der Ansprüche 34 bis 42, dadurch gekennzeichnet, dass die isolierenden Trägerstrukturen eine Mehrzahl von separaten, dammartigen Strukturen beinhalten.
  44. Verfahren nach einem der Ansprüche 35 bis 43, dadurch gekennzeichnet, dass das Bilden der Zwischenlage das Bilden eines Zwischenlagenmaterials auf dem ersten Chip beinhaltet, wobei das Stapeln des zweiten Chips ein Verteilen des Zwischenlagenmaterials in Richtung einer peripheren Oberfläche des ersten Chips beinhaltet.
  45. Waferebenenpackungsverfahren, das folgende Schritte umfasst: – Bereitstellen eines Wafers mit integrierten Schaltkreischips, wobei die Chips mittige Bondkontaktstellen in einem im Wesentlichen mittigen Bereich derselben aufweisen, und – Bilden von isolierenden Trägerstrukturen auf wenigstens einem der Chips, wobei sich die isolierenden Trägerstrukturen außerhalb der mittigen Bondkontaktstellen befinden, und – Vereinzeln der Chips.
  46. Verfahren nach Anspruch 45, dadurch gekennzeichnet, dass das Bilden der isolierenden Trägerstrukturen die Verwendung einer Auftragtechnik oder einer Siebdrucktechnik beinhaltet.
  47. Verfahren nach Anspruch 45 oder 46, weiter gekennzeichnet durch folgende Schritte: – Bereitstellen eines Packungssubstrats mit darauf angeordneten Bondfingern, – Anbringen von einem der vereinzelten Chips mit isolierenden Trägerstrukturen auf dem Packungssubstrat, – elektrisches Verbinden von einem der Bondfinger mit wenigstens einer der mittigen Bondkontaktstellen unter Verwendung eines Bonddrahtes und – Stapeln eines weiteren Chips über dem Bonddraht und über den isolierenden Trägerstrukturen.
DE200410018434 2003-04-08 2004-04-06 Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren Ceased DE102004018434A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2003-21922 2003-04-08
KR1020030021922A KR20040087501A (ko) 2003-04-08 2003-04-08 센터 패드 반도체 칩의 패키지 및 그 제조방법
US10/787,679 2004-02-25
US10/787,679 US7298032B2 (en) 2003-04-08 2004-02-25 Semiconductor multi-chip package and fabrication method

Publications (1)

Publication Number Publication Date
DE102004018434A1 true DE102004018434A1 (de) 2004-12-09

Family

ID=33455672

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410018434 Ceased DE102004018434A1 (de) 2003-04-08 2004-04-06 Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren

Country Status (5)

Country Link
US (1) US20080026506A1 (de)
JP (1) JP2004312008A (de)
CN (1) CN1551351A (de)
DE (1) DE102004018434A1 (de)
TW (1) TWI258823B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005054353A1 (de) * 2005-11-15 2006-08-17 Infineon Technologies Ag Elektronisches Bauelement sowie ein Verfahren zum Herstellen eines solchen Bauelements
US8384200B2 (en) 2006-02-20 2013-02-26 Micron Technology, Inc. Semiconductor device assemblies including face-to-face semiconductor dice and systems including such assemblies
AT519780A1 (de) * 2017-03-20 2018-10-15 Zkw Group Gmbh Verfahren zum Herstellen von Bondverbindungen

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US20050269680A1 (en) * 2004-06-08 2005-12-08 Min-Chih Hsuan System-in-package (SIP) structure and fabrication thereof
US8586413B2 (en) * 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
WO2007023852A1 (ja) * 2005-08-24 2007-03-01 Fujitsu Limited 半導体装置及びその製造方法
JP4932203B2 (ja) * 2005-09-20 2012-05-16 芝浦メカトロニクス株式会社 ペースト塗布装置及びペースト塗布方法
JP5234703B2 (ja) * 2006-06-21 2013-07-10 株式会社日立超エル・エス・アイ・システムズ 半導体装置の製造方法
US7719122B2 (en) 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
JP4823089B2 (ja) 2007-01-31 2011-11-24 株式会社東芝 積層型半導体装置の製造方法
JP2008198909A (ja) * 2007-02-15 2008-08-28 Elpida Memory Inc 半導体パッケージ
CN101567364B (zh) * 2008-04-21 2011-01-26 力成科技股份有限公司 芯片在引脚上的多芯片封装构造
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
JP2010199548A (ja) 2009-01-30 2010-09-09 Elpida Memory Inc 半導体装置およびその製造方法
JP5619381B2 (ja) * 2009-07-09 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置の製造方法
US8460972B2 (en) * 2009-11-05 2013-06-11 Freescale Semiconductor, Inc. Method of forming semiconductor package
US8217474B2 (en) * 2009-12-28 2012-07-10 Solid State System Co., Ltd. Hermetic MEMS device and method for fabricating hermetic MEMS device and package structure of MEMS device
CN102487025B (zh) * 2010-12-08 2016-07-06 飞思卡尔半导体公司 用于长结合导线的支撑体
CN102386165A (zh) * 2011-10-28 2012-03-21 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法
CN102412241B (zh) * 2011-11-17 2014-12-17 三星半导体(中国)研究开发有限公司 半导体芯片封装件及其制造方法
CN103367172A (zh) * 2012-03-27 2013-10-23 南亚科技股份有限公司 接合线固定方法
CN103377952A (zh) * 2012-04-13 2013-10-30 南亚科技股份有限公司 接合线固定方法
US9431364B2 (en) * 2013-01-07 2016-08-30 Cypess Semiconductor Corporation Multi-chip package assembly with improved bond wire separation
KR102053349B1 (ko) * 2013-05-16 2019-12-06 삼성전자주식회사 반도체 패키지
CN104835808A (zh) * 2015-03-16 2015-08-12 苏州晶方半导体科技股份有限公司 芯片封装方法及芯片封装结构
WO2018063188A1 (en) * 2016-09-28 2018-04-05 Intel Corporation Compact wirebonding in stacked-chip system in package, and methods of making same
CN109906507B (zh) * 2016-10-26 2023-09-05 硅工厂股份有限公司 多芯片结构的半导体器件及使用其的半导体模块
CN108010898A (zh) * 2017-11-02 2018-05-08 上海玮舟微电子科技有限公司 一种芯片封装结构
CN109887850B (zh) * 2019-02-18 2021-10-01 长江存储科技有限责任公司 一种3d封装多点焊接的方法及装置、设备及存储介质
TWI833393B (zh) * 2022-06-01 2024-02-21 南亞科技股份有限公司 具有抵靠接合線而設置之支撐件的半導體元件及其製備方法
CN115394212B (zh) * 2022-08-29 2023-07-25 武汉华星光电半导体显示技术有限公司 显示面板及拼接显示屏

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
KR100297451B1 (ko) * 1999-07-06 2001-11-01 윤종용 반도체 패키지 및 그의 제조 방법
US6531784B1 (en) * 2000-06-02 2003-03-11 Amkor Technology, Inc. Semiconductor package with spacer strips
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6400007B1 (en) * 2001-04-16 2002-06-04 Kingpak Technology Inc. Stacked structure of semiconductor means and method for manufacturing the same
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6683385B2 (en) * 2002-04-23 2004-01-27 Ultratera Corporation Low profile stack semiconductor package

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005054353A1 (de) * 2005-11-15 2006-08-17 Infineon Technologies Ag Elektronisches Bauelement sowie ein Verfahren zum Herstellen eines solchen Bauelements
US8384200B2 (en) 2006-02-20 2013-02-26 Micron Technology, Inc. Semiconductor device assemblies including face-to-face semiconductor dice and systems including such assemblies
US8927332B2 (en) 2006-02-20 2015-01-06 Micron Technology, Inc. Methods of manufacturing semiconductor device assemblies including face-to-face semiconductor dice
US9269695B2 (en) 2006-02-20 2016-02-23 Micron Technology, Inc. Semiconductor device assemblies including face-to-face semiconductor dice and related methods
AT519780A1 (de) * 2017-03-20 2018-10-15 Zkw Group Gmbh Verfahren zum Herstellen von Bondverbindungen
AT519780B1 (de) * 2017-03-20 2020-02-15 Zkw Group Gmbh Verfahren zum Herstellen von Bondverbindungen

Also Published As

Publication number Publication date
TWI258823B (en) 2006-07-21
JP2004312008A (ja) 2004-11-04
TW200425357A (en) 2004-11-16
CN1551351A (zh) 2004-12-01
US20080026506A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19625240B4 (de) Halbleitervorrichtung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE10222678A1 (de) Halbleitervorrichtung
DE19650148A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE102010000199B4 (de) Einkapselungsverfahren
DE10324598A1 (de) Halbleitervorrichtung
DE102007063341A1 (de) Wafer Level Package (WLP) mit Die-Aufnahmebohrung und Verfahren zu deren Herstellung
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE102015115999B4 (de) Elektronische Komponente
DE102007002707A1 (de) System-in Package-Modul
DE102004001829A1 (de) Halbleitervorrichtung
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10238781A1 (de) Halbleitervorrichtung
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE19820319A1 (de) Halbleiterbaustein und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection