DE19650148A1 - Halbleitervorrichtung und zugehöriges Herstellungsverfahren - Google Patents
Halbleitervorrichtung und zugehöriges HerstellungsverfahrenInfo
- Publication number
- DE19650148A1 DE19650148A1 DE19650148A DE19650148A DE19650148A1 DE 19650148 A1 DE19650148 A1 DE 19650148A1 DE 19650148 A DE19650148 A DE 19650148A DE 19650148 A DE19650148 A DE 19650148A DE 19650148 A1 DE19650148 A1 DE 19650148A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor device
- external
- connection
- semiconductor
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine von einem IC-Gehäuse umschlossene
Halbleitervorrichtung und ein zugehöriges Herstellungsverfah
ren, und insbesondere eine Halbleitervorrichtung mit einer
Verringerung der Dicke, einer Verbesserung der Wärmeabstrah
lungseigenschaft und einer Verwirklichung eines geschichteten
Aufbaus, und ein zugehöriges Herstellungsverfahren.
Fig. 18 zeigt eine Schnittansicht eines Gehäuses einer inte
grierten Schaltung bzw. IC-Gehäuses einer bekannten Halb
leitervorrichtung. Bezugnehmend auf Fig. 18 bezeichnet Be
zugszeichen 1 einen Baustein einer integrierten Halbleiter
schaltung bzw. einen integrierten Halbleiterschaltungs-Bau
stein bzw. IC-Baustein, Bezugszeichen 2 eine Verdrahtung,
Bezugszeichen 3a eine Bausteinauflage ("die pad"), Bezugszei
chen 4a eine über die Verdrahtung 2 mit dem IC-Baustein ver
bundene externe Zuleitung, um eine externe Verbindung mit ei
nem Substrat oder dergleichen herzustellen, und Bezugszeichen
5a bezeichnet ein Formharz.
Mit der in Fig. 18 gezeigten Halbleitervorrichtung sind fol
gende Probleme I bis III verbunden:
I. Da die externe Zuleitung 4a zum Herstellen einer externen
Verbindung zu einem Substrat oder dergleichen unterhalb der
Bausteinauflage 3a angeordnet ist, ist eine Verringerung der
Dicke der Halbleitervorrichtung schwierig.
II. Da die Bausteinauflage 3a im Inneren eines IC-Gehäusekör
pers (Formharzes 5a) vorgesehen ist, ist ihre Wärmeabstrah
lungseigenschaft mittelmäßig.
III. Da die externe Zuleitung 4a zum Herstellen einer exter
nen Verbindung zu einem Substrat oder dergleichen nur in ei
ner Richtung unter der Halbleitervorrichtung angeordnet ist,
ist eine Schichtung der Halbleitervorrichtungen schwierig.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Halblei
tervorrichtung der eingangs genannten Art und ein Verfahren
zu deren Herstellung derart auszugestalten, daß eine Verrin
gerung der Dicke, eine Verbesserung der Wärmeabstrahlung und
die Möglichkeit eines geschichteten Aufbaus der Halbleiter
vorrichtung gewährleistet ist.
Diese Aufgabe wird erfindungsgemäß bezüglich der Vorrichtung
mit den in den Patentansprüchen 1 und 9 und bezüglich des
Verfahrens mit den in Patentanspruch 11 angegebenen Mitteln
gelöst.
Gemäß einem ersten Ausführungsbeispiel ist eine Halbleiter
vorrichtung ausgebildet, mit einem integrierten Halbleiter
schaltungs-Baustein, gekennzeichnet durch eine Verbindungs
platte, auf deren einer Hauptoberfläche der integrierte Halb
leiterschaltungs-Baustein montiert ist, und einen Halbleiter
vorrichtungs-Gehäusekörper, der den integrierten Halbleiter
schaltungs-Baustein und die eine Hauptoberfläche der Verbin
dungsplatte bedeckt, wobei die andere Hauptoberfläche der
Verbindungsplatte von dem Halbleitervorrichtungs-Ge
häusekörper unbedeckt ist.
Vorzugsweise ist die Halbleitervorrichtung gemäß einem zwei
ten Ausführungsbeispiel durch einen mit dem integrierten
Halbleiterschaltungs-Baustein elektrisch verbundenen externen
Anschluß gekennzeichnet, der von der gleichen Ebene wie die
andere Hauptoberfläche der Verbindungsplatte zu einer Ober
flächenseite des Halbleitervorrichtungs-Gehäusekörpers an der
der anderen Hauptoberfläche gegenüberliegenden Seite ausge
bildet ist.
Gemäß einem dritten Ausführungsbeispiel ist die Halbleiter
vorrichtung dadurch gekennzeichnet, daß ein Teil des an der
Oberflächenseite des Halbleitervorrichtungs-Gehäusekörpers
ausgebildeten externen Anschlusses und die Oberfläche des
Halbleitervorrichtungs-Gehäusekörpers die gleiche Ebene bil
den.
Gemäß einem vierten Ausführungsbeispiel umfaßt die Halblei
tervorrichtung ein Schutzmaterial, das den externen Anschluß
mit Ausnahme des Abschnitts zur Verbindung nach außen be
deckt.
Gemäß einem fünften Ausführungsbeispiel ist die Halbleiter
vorrichtung durch ein an einem Abschnitt des externen An
schlusses zur Verbindung nach außen ausgebildetes Verbin
dungsmaterial gekennzeichnet, um den externen Anschluß nach
außen elektrisch zu verbinden.
Gemäß einem sechsten Ausführungsbeispiel ist die Halbleiter
vorrichtung dadurch gekennzeichnet, daß der externe Anschluß
bei einer Verbindung nach außen einen vergrößerten Abschnitt
aufweist.
Gemäß einem siebten Ausführungsbeispiel ist die Halbleiter
vorrichtung dadurch gekennzeichnet, daß der externe Anschluß
eine Vielzahl von externen Anschlüssen aufweist, wobei jeder
externe Anschluß jeweils einen vergrößerten Abschnitt bei ei
ner Verbindung nach außen besitzt und die jeweiligen vergrö
ßerten Abschnitte versetzt angeordnet sind.
Gemäß einem achten Ausführungsbeispiel ist die Halbleitervor
richtung durch einen Blindanschluß (Dummy-Anschluß) gekenn
zeichnet, der mit dem integrierten Halbleiterschaltungs-Bau
stein nicht elektrische verbunden ist.
Gemäß einem neunten Ausführungsbeispiel ist die Halbleiter
vorrichtung dadurch gekennzeichnet, daß eine Vielzahl von
Halbleitervorrichtungen des zweiten Ausführungsbeispiels ge
schichtet angeordnet ist, wobei ihre jeweiligen externen An
schlüsse elektrisch verbunden sind.
Gemäß einem zehnten Ausführungsbeispiel ist die Halbleiter
vorrichtung durch einen Rahmen zur Verbindung der Vielzahl
der Halbleitervorrichtungen gekennzeichnet.
Gemäß einem elften Ausführungsbeispiel ist ein Verfahren zur
Herstellung einer Halbleitervorrichtung gekennzeichnet durch
die Schritte: Ausbilden eines externen Anschlusses auf der
gleichen Ebene wie eine Verbindungsplatte, Montieren eines
integrierten Halbleiterschaltungs-Bausteins an einer Oberflä
che der Verbindungsplatte, elektrisches Verbinden des inte
grierten Halbleiterschaltungs-Bausteins und des externen An
schlusses, Ausbilden eines die Oberflächenseite der Verbin
dungsplatte und einen Teil des externen Anschlusses auf der
gleichen Seite bedeckenden Halbleitervorrichtungs-Gehäuse
körpers und Biegen des externen Anschlusses entlang
dem Halbleitervorrichtungs-Gehäusekörper auf die Oberflächen
seite des Halbleitervorrichtungs-Gehäusekörpers.
Gemäß dem ersten Ausführungsbeispiel ist die Wärmeabstrah
lungseigenschaft verbessert, da die andere Hauptoberfläche
der Verbindungsplatte von dem Halbleitervorrichtungs-Ge
häusekörper unbedeckt ist.
Gemäß dem zweiten Ausführungsbeispiel kann die Dicke der
Halbleitervorrichtung verringert werden, da die Verbindungs
platte und ein Verbindungsteil des nach außen verbundenen ex
ternen Anschlusses in der gleichen Ebene ausgebildet sind. Da
der externe Anschluß von der gleichen Ebene wie die andere
Hauptoberfläche der Verbindungsplatte zu der Oberflächenseite
des Halbleitervorrichtungs-Gehäusekörpers an der der anderen
Hauptoberfläche gegenüberliegenden Seite ausgebildet ist,
können die Halbleitervorrichtungen desweiteren aufeinander
angeordnet werden.
Bei dem dritten Ausführungsbeispiel wird verhindert, daß sich
der externe Anschluß in eine Richtung nach außen bezüglich
des Halbleitervorrichtungs-Gehäusekörpers biegt, und es wird
eine Anwendung eines gemeinsamen Siebdruckverfahrens ermög
licht, wenn einer Verbindung des externen Anschlusses nach
außen ein Verbindungsmaterial zugeführt wird.
Gemäß dem vierten Ausführungsbeispiel wird verhindert, daß
das Verbindungsmaterial zur Herstellung einer Verbindung zu
einem externen Substrat oder dergleichen in einen Spalt zwi
schen der Verbindungsplatte und dem externen Anschluß fließt.
Gemäß dem fünften Ausführungsbeispiel ermöglicht die Ausbil
dung des Verbindungsmaterials zur Herstellung einer Verbin
dung zu einem externen Substrat oder dergleichen an dem ex
ternen Anschluß eine Verbindung mit dem externen Substrat
oder dergleichen, ohne daß die Zufuhr eines Verbindungsmate
rials bei der Montage erforderlich ist.
Gemäß dem sechsten Ausführungsbeispiel gleicht der externe
Anschluß mit dem vergrößerten Abschnitt an einem externen
Verbindungsteil eine Verschiebung der Halbleitervorrichtung
bei der Montage aus und stellt eine ausreichende Verbindung
des Verbindungsmaterials bei der Montage bereit.
Gemäß dem siebten Ausführungsbeispiel vergrößert die versetz
te Anordnung der vergrößerten Abschnitte den Abstand zwischen
dem vergrößerten Abschnitt eines externen Anschlusses und ei
nem anderen angrenzenden externen Anschluß und verhindert ei
ne Überbrückung durch ein Lötmittel.
Gemäß dem achten Ausführungsbeispiel kann eine elektrische
Verbindung zwischen nicht zu verbindenden externen Anschlüs
sen verhindert werden, wenn die Halbleitervorrichtungen des
zweiten Ausführungsbeispiels mit dem Blindanschluß
(Dummy-Anschluß) in vielfachen Schichten geschichtet sind.
Gemäß dem neunten Ausführungsbeispiel ermöglicht das Schich
ten der Halbleitervorrichtungen des zweiten Ausführungsbei
spiels in vielfachen Schichten eine Verkleinerung eines Un
terbringungsbereichs, eine höhere Packungsdichte und eine hö
here Kapazität.
Gemäß dem zehnten Ausführungsbeispiel unterdrückt eine Ver
bindung der Halbleitervorrichtungen unter Verwendung des Rah
mens eine Positionsverschiebung der Halbleitervorrichtungen
beim Schichten.
Gemäß dem Verfahren des elften Ausführungsbeispiels der Er
findung kann die Halbleitervorrichtung des zweiten Ausfüh
rungsbeispiels erhalten werden.
Die Erfindung wird nachstehend anhand von Ausführungsbeispie
len unter Bezugnahme auf die Zeichnung näher beschrieben. Es
zeigen:
Fig. 1 eine Schnittansicht einer Halbleitervorrichtung gemäß
einem ersten Ausführungsbeispiel,
Fig. 2 eine Darstellung eines Verfahrens zur Herstellung der
Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel,
Fig. 3 eine Darstellung eines Verfahrens zur Herstellung der
Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel,
Fig. 4 eine Darstellung eines Verfahrens zur Herstellung der
Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel,
Fig. 5 eine Darstellung eines Verfahrens zur Herstellung der
Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel,
Fig. 6 eine Schnittansicht einer Halbleitervorrichtung gemäß
einem zweiten Ausführungsbeispiel,
Fig. 7 eine Schnittansicht einer Halbleitervorrichtung gemäß
einem dritten Ausführungsbeispiel,
Fig. 8 eine Schnittansicht einer Halbleitervorrichtung gemäß
einem vierten Ausführungsbeispiel,
Fig. 9 eine Schnittansicht einer Halbleitervorrichtung gemäß
einem fünften Ausführungsbeispiel,
Fig. 10 eine Schnittansicht einer Halbleitervorrichtung gemäß
einem sechsten Ausführungsbeispiel und eine vergrößerte An
sicht von Verbindungen von externen Zuleitungen zur Herstel
lung einer externen Verbindung zu einem Substrat oder der
gleichen,
Fig. 11 eine Schnittansicht einer Halbleitervorrichtung gemäß
einem siebten Ausführungsbeispiel und eine vergrößerte An
sicht der Verbindungen der externen Zuleitungen zur Herstel
lung einer externen Verbindung zu einem Substrat oder der
gleichen,
Fig. 12 eine Schnittansicht von in mehrfachen Schichten ge
schichteten Halbleitervorrichtungen gemäß einem achten Aus
führungsbeispiel,
Fig. 13 eine Schnittansicht von in mehrfachen Schichten ge
schichteten Halbleitervorrichtungen gemäß einem neunten Aus
führungsbeispiel,
Fig. 14 eine Darstellung eines Verfahrens zur Zufuhr eines
Lötmittels zu den aufeinander montierten Halbleitervor
richtungen mittels des Sprühverteilerverfahrens ("dispense
method"),
Fig. 15 eine Darstellung eines Verfahrens zur Zufuhr eines
Lötmittels zu den aufeinander montierten Halbleiter
vorrichtungen unter Verwendung des Siebdruckverfahrens,
Fig. 16 eine Darstellung eines Verfahrens zur Zufuhr eines
Lötmittels zu den aufeinander montierten Halbleitervorrich
tungen mittels des Plattierungs- bzw. Galvanisierungsverfah
rens,
Fig. 17 eine Darstellung zur Beschreibung von Blind-Zu
leitungen (Dummy-Zuleitungen) der Halbleitervorrichtung,
und
Fig. 18 eine Schnittansicht einer bekannten Halbleitervor
richtung.
Fig. 1 zeigt eine Schnittansicht einer Halbleitervorrichtung
gemäß einem ersten Ausführungsbeispiel. Bezugnehmend auf Fig.
1 bezeichnet Bezugszeichen 1 einen integrierten Halbleiter
schaltungs-Baustein bzw. IC-Baustein, Bezugszeichen 2 eine
Verdrahtung, Bezugszeichen 3b eine als Verbindungsplatte die
nende Bausteinauflage, auf der der IC-Baustein 1 montiert
ist, Bezugszeichen 4b einen externen Anschluß bzw. eine ex
terne Zuleitung, die zur Bildung einer externen Verbindung zu
einem Substrat oder dergleichen über die Verdrahtung 2 mit
dem IC-Baustein 1 elektrisch verbunden ist, und Bezugszeichen
5b ein einen Körper des IC-Gehäuses bzw. einen Halbleitervor
richtungs-Gehäusekörper bildendes Formharz.
Nachstehend wird der Aufbau der Halbleitervorrichtung bei
diesem Ausführungsbeispiel beschrieben. Der IC-Baustein 1 ist
mit der Bausteinauflage 3b verbunden. Das Formharz 5b bedeckt
den IC-Baustein 1, die Verdrahtung 2 und die Bausteinauflage
3b. Die Rückseite (die Unterseite in Fig. 1) der Baustein
auflage 3b ist von dem Formharz 5b unbedeckt. Die externen
Zuleitungen 4b sind über die Verdrahtungen 2 mit dem IC-Bau
stein 1 elektrische verbunden und erstrecken sich von der
gleichen Ebene wie die Bausteinauflage 3b aus entlang der
Seitenwand des Formharzes 5b auf die Oberflächenseite des
Formharzes 5b an der der Bausteinauflage 3b entgegengesetzten
Seite (der Oberseite in der Figur). Wenn ein (nicht gezeig
tes) externes Substrat oder dergleichen montiert ist, sind
die externen Zuleitungen 4b mit dem externen Substrat oder
dergleichen verbunden.
Nachstehend wird ein Herstellungsverfahren der in Fig. 1 ge
zeigten Halbleitervorrichtung beschrieben. Bezugnehmend auf
Fig. 2 werden zuerst die externen Zuleitungen 4b auf der
gleichen Ebene wie die Bausteinauflage 3b ausgebildet, und
der IC-Baustein 1 wird mit der Oberfläche der Bausteinauflage
3b (der Oberseite in der Zeichnung) verbunden
(Auflagenverbindung). Bezugnehmend auf Fig. 3 werden danach
die Verdrahtungen 2 zur elektrischen Verbindung des IC-Bau
steins 1 und der externen Zuleitungen 4b ausgebildet
(Verdrahtungsverbindung). Bezugnehmend auf Fig. 4 wird sodann
das die Oberflächenseite der Bausteinauflage 3b und die Ab
schnitte der externen Zuleitungen 4b auf der Oberflächenseite
der Bausteinauflage 3b bedeckende Formharz 5b zur Bedeckung
des IC-Bausteins 1 und der Verdrahtungen 2 ausgebildet
(Formharzausbildung). Bezugnehmend auf Fig. 5 werden dann die
externen Zuleitungen 4b auf eine erforderliche Länge zuge
schnitten (Zuleitungszuschnitt). Sodann werden die externen
Zuleitungen 4b entlang dem Formharz 5b gebogen, so daß sie
sich von der Rückseite der Bausteinauflage 3b zu der Oberflä
chenseite des Formharzes 5b auf der entgegengesetzten Seite
erstrecken (Zuleitungsbiegung). Damit ist die Herstellung der
in Fig. 1 gezeigten Halbleitervorrichtung abgeschlossen.
Mit der Halbleitervorrichtung dieses Ausführungsbeispiels
können folgende Wirkungen erzielt werden: (1) Da die Bau
steinauflage 3b und Verbindungen der mit einem externen
Substrat oder dergleichen verbundenen Zuleitungen 4b auf der
gleichen Ebene ausgebildet sind, kann die Dicke der Halblei
tervorrichtung verringert werden. (2) Da die Bausteinauflage
3b von dem Formharz 5b unbedeckt ist, kann die Wärmeabstrah
lung verbessert werden. (3) Da die externen Zuleitungen 4b
auf der Oberseite und der Unterseite (der Oberflächenseite
des Formharzes 5b und der unbedeckten Oberflächenseite der
Bausteinauflage 3b) der Halbleitervorrichtung entlang dem
Formharz 5b ausgebildet sind, ist ein Schichten der Halblei
tervorrichtungen möglich.
Fig. 6 zeigt eine Schnittansicht einer Halbleitervorrichtung
gemäß einem zweiten Ausführungsbeispiel. Bezugnehmend auf
Fig. 6 bezeichnet Bezugszeichen 5c ein einen Körper des
IC-Gehäuses bzw. einen Halbleitervorrichtungs-Gehäusekörper bil
dendes Formharz, und die weiteren Bezugszeichen entsprechen
den Bezugszeichen aus Fig. 1.
Nachstehend wird der Aufbau der Halbleitervorrichtung gemäß
dem zweiten Ausführungsbeispiel beschrieben. Die Abschnitte
der externen Zuleitungen 4b an der Oberflächenseite (der
Oberseite in der Figur) des Formharzes 5c sind in der glei
chen Ebene wie die Oberfläche des Formharzes 5c ausgebildet.
Ansonsten ist der Aufbau der gleiche wie der der Halbleiter
vorrichtung gemäß dem ersten Ausführungsbeispiel. Eine Halb
leitervorrichtung dieser Erfindung ist mit der Oberflächen
seite des Formharzes 5c der Halbleitervorrichtung aus Fig. 6
mittels eines Verbindungsmaterials, wie einem Lötmittel oder
dergleichen, verbunden, wie es in einem nachstehend beschrie
benen achten Ausführungsbeispiel gezeigt ist.
Zusätzlich zu den vorstehend angeführten Wirkungen (1) bis
(3) sind mit der Halbleitervorrichtung dieses zweiten Ausfüh
rungsbeispiels die Wirkungen verbunden, daß eine Zuleitungs
biegung (Biegung der externen Zuleitungen 4b bezüglich des
Formharzes 5c nach außen) verhindert wird, und daß bei der
Zufuhr des Verbindungsmaterials, wie eines Lötmittels, eine
Anwendung des allgemeinen Siebdruckverfahrens möglich ist, da
die auf der Oberflächenseite des Formharzes 5c ausbildeten
Teile der externen Zuleitungen 4b in der gleichen Ebene wie
die Oberfläche des Formharzes 5c liegen.
Fig. 7 zeigt eine Schnittansicht einer Halbleitervorrichtung
gemäß einem dritten Ausführungsbeispiel. Bezugnehmend auf
Fig. 7 bezeichnet Bezugszeichen 6 ein als Schutzmaterial zum
Bedecken der externen Zuleitungen 4b an der unbedeckten Ober
flächenseite der Bausteinauflage 3b abgesehen von mit einem
(nicht gezeigten) externen Substrat oder dergleichen verbun
denen Teilen dienendes Formharz, und die weiteren Bezugszei
chen entsprechen jenen aus Fig. 1.
Nachstehend wird der Aufbau der Halbleitervorrichtung gemäß
diesem Ausführungsbeispiel beschrieben. Die externen Zulei
tungen 4b sind abgesehen von Verbindungen mit einem (nicht
gezeigten) externen Substrat oder dergleichen mit dem Form
harz 6 bedeckt. Ansonsten ist der Aufbau der gleiche wie der
der Halbleitervorrichtung des ersten Ausführungsbeispiels.
Bei der in Fig. 7 gezeigten Halbleitervorrichtung ist der
Fall gezeigt, daß bei den externen Zuleitungen 4b abgesehen
von Verbindungen zu einem externen Substrat oder dergleichen
der Spalt zwischen den externen Zuleitungen 4b an der unbe
deckten Oberflächenseite der Bausteinauflage 3b und der Bau
steinauflage 3b mit dem Formharz 6 bedeckt ist.
Mit der Halbleitervorrichtung dieses Ausführungsbeispiels,
bei der das Formharz 6 die externen Zuleitungen 4b abgesehen
von Verbindungsteilen zu einem externen Substrat oder der
gleichen bedeckt, kann zusätzlich zu den Wirkungen (1) bis
(3) eine Wirkung dahingehend erzielt werden, daß verhindert
wird, daß das zur Verbindung eines externen Substrats zu den
externen Zuleitungen 4b verwendete Verbindungsmaterial, wie
ein Lötmittel, in den Spalt zwischen der Bausteinauflage 3b
und den externen Zuleitungen 4b fließt.
Fig. 8 zeigt eine Schnittansicht einer Halbleitervorrichtung
gemäß einem vierten Ausführungsbeispiel. Bezugnehmend auf
Fig. 8 bezeichnet Bezugszeichen W ein Lötmittel-Resist
material bzw. einen Lötstopplack, der als die Abschnit
te der externen Zuleitungen 4b an der unbedeckten Oberflä
chenseite der Bausteinauflage 3b abgesehen von Verbindungen
zu einem (nicht gezeigten) Substrat oder dergleichen bedecken
des Schutzmaterial dient, und die weiteren Bezugszeichen
entsprechen jenen aus Fig. 1.
Nachstehend wird der Aufbau der Halbleitervorrichtung bei
diesem Ausführungsbeispiel beschrieben. Der Lötstopplack be
deckt abgesehen von Verbindungen zu einem (nicht gezeigten)
Substrat oder dergleichen die externen Zuleitungen 4b. Anson
sten ist der Aufbau der Halbleitervorrichtung der gleiche wie
der bei dem ersten Ausführungsbeispiel. Bei der in Fig. 8 ge
zeigten Halbleitervorrichtung ist der Fall dargestellt, daß
der Lötstopplack den Spalt zwischen den externen Zuleitungen
4b an der unbedeckten Oberflächenseite der Bausteinauflage 3b
und der Bausteinauflage 3b bei den externen Zuleitungen 4b
abgesehen von Verbindungen zu einem externen Substrat oder
dergleichen bedeckt.
Mit der Halbleitervorrichtung dieses Ausführungsbeispiels,
bei der die externen Zuleitungen 4b abgesehen von Verbindun
gen zu einem externen Substrat oder dergleichen mit dem Löt
stopplack 7 bedeckt sind, kann neben den Wirkungen (1) bis
(3) eine Wirkung dahingehend erzielt werden, daß verhindert
wird, daß das zur Verbindung eines externen Substrats oder
dergleichen und der externen Zuleitungen 4b verwendete Ver
bindungsmaterial, wie ein Lötmittel, in den Spalt zwischen
der Bausteinauflage 3b und den externen Zuleitungen 4b
fließt.
Fig. 9 zeigt eine Schnittansicht einer Halbleitervorrichtung
gemäß einem fünften Ausführungsbeispiel. Bezugnehmend auf
Fig. 9 bezeichnet Bezugszeichen 8 ein Lotkügelchen, das ein
Verbindungsmaterial zur Verbindung zu einem (nicht gezeigten)
externen Substrat oder dergleichen darstellt, und die weite
ren Bezugszeichen entsprechen jenen aus Fig. 1.
Nachstehend wird der Aufbau der Halbleitervorrichtung dieses
Ausführungsbeispiels beschrieben. Gemäß ihrem Aufbau sind die
Lotkügelchen 8 bei Verbindungen der externen Zuleitungen 4b
mit einem externen Substrat oder dergleichen ausgebildet. An
sonsten ist der Aufbau der gleiche wie der der Halbleitervor
richtung des ersten Ausführungsbeispiels. Die Lotkügelchen
der in Fig. 9 gezeigten Halbleitervorrichtung sind insbeson
dere an den externen Zuleitungen 4b an der unbedeckten Ober
flächenseite der Bausteinauflage 3b ausgebildet.
Mit der Halbleitervorrichtung dieses Ausführungsbeispiels
kann neben den Wirkungen (1) bis (3) die Wirkung erzielt wer
den, daß eine Verbindung mit einem externen Substrat oder
dergleichen ermöglicht wird, ohne daß bei der Montage die Zu
fuhr eines Lötmittels erforderlich ist, da die Lotkügelchen
8 zur Verbindung zu einem externen Substrat oder dergleichen
an den externen Zuleitungen 4b ausgebildet sind.
Fig. 10 zeigt eine vergrößerte Ansicht der externen Zuleitun
gen 4b einer Halbleitervorrichtung gemäß einem sechsten Aus
führungsbeispiel. Bezugnehmend auf Fig. 10 bezeichnet Bezugs
zeichen 4c einen bei einer Verbindung der externen Zuleitung
4b mit einem externen Substrat oder dergleichen ausgebilde
ten vergrößerten Abschnitt, und die weiteren Bezugszeichen
entsprechen jenen aus Fig. 1.
Nachstehend ist der Aufbau der Halbleitervorrichtung dieses
Ausführungsbeispiels beschrieben. Der externe Verbindungsteil
der externen Zuleitung 4b weist den vergrößerten Abschnitt 4c
auf. Ansonsten ist der Aufbau der gleiche wie der der Halb
leitervorrichtung des ersten Ausführungsbeispiels. Die exter
nen Zuleitungen 4b der in Fig. 10 gezeigten Halbleitervor
richtung weisen die vergrößerten Abschnitte 4c insbesondere
bei den Verbindungen zu einem externen Substrat oder derglei
chen an der Oberflächenseite (an der Oberseite in der Figur)
des Formharzes 5b und an der unbedeckten Oberflächenseite
der Bausteinauflage 3b auf.
Mit der Halbleitervorrichtung dieses Ausführungsbeispiels
kann neben den Wirkungen (1) bis (3) eine Wirkung (4) dahin
gehend erzielt werden, daß eine Verschiebung der Halbleiter
vorrichtung bei der Montage ausgeglichen wird, und daß bei
der Montage eine ausreichende Verbindung mit einem Lötmittel
erhalten wird, da die externen Zuleitungen 4b die vergrößer
ten Abschnitte 4c an ihren externen Verbindungen aufweisen.
Fig. 11 zeigt eine vergrößerte Ansicht der externen Zuleitun
gen 4b einer Halbleitervorrichtung gemäß einem siebten Aus
führungsbeispiel. Bezugnehmend auf Fig. 11 bezeichnet 4d ei
nen bei der Verbindung der externen Zuleitung 4b mit einem
externen Substrat oder dergleichen ausgebildeten vergrößerten
Abschnitt, und die weiteren Bezugszeichen entsprechen jenen
aus Fig. 1.
Nachstehend wird der Aufbau der Halbleitervorrichtung dieses
Ausführungsbeispiels beschrieben. Die externen Zuleitungen 4b
weisen bei ihren Verbindungen mit einem externen Substrat
oder dergleichen vergrößerte Abschnitte 4d auf, wobei die
vergrößerten Abschnitte angrenzender externer Zuleitungen 4b
versetzt angeordnet sind. Ansonsten ist der Aufbau der glei
che wie der der Halbleitervorrichtung des ersten Ausführungs
beispiels. Die externen Zuleitungen 4b der in Fig. 11 gezeig
ten Halbleitervorrichtung umfassen insbesondere vergrößerte
Abschnitte 4d, die an ihren mit einem externen Substrat oder
dergleichen verbundenen Teilen an der Oberflächenseite (an
der Oberseite in der Figur) des Formharzes 5b und an der un
bedeckten Oberflächenseite der Bausteinauflage 3b versetzt
angeordnet sind.
Mit der Halbleitervorrichtung dieses Ausführungsbeispiel kann
neben den Wirkungen (1) bis (3) und (4) auch eine Wirkung da
hingehend erzielt werden, daß die versetzte Anordnung der
vergrößerten Abschnitte 4d angrenzender externer Zuleitungen
4b den Abstand zwischen dem vergrößerten Abschnitt 4d einer
externen Zuleitung 4b und der anderen externen Zuleitung 4b
vergrößert, wodurch eine Überbrückung des Verbindungsmateri
als, wie eines Lötmittels, vermieden wird.
Fig. 12 zeigt eine Schnittansicht einer Halbleitervorrichtung
gemäß einem achten Ausführungsbeispiel, wobei in mehrfachen
Schichten geschichtete und auf einem Substrat montierte
Halbleitervorrichtungen aus Fig. 1 dargestellt sind. Bezug
nehmend auf Fig. 12 bezeichnet Bezugszeichen 9 ein Lötmittel
zur elektrischen und physischen Verbindung der geschichteten
Halbleitervorrichtungen, Bezugszeichen 10 ein externes
Substrat, und die weiteren Bezugszeichen entsprechen jenen
aus Fig. 1.
Nachstehend wird der Aufbau der Halbleitervorrichtung dieses
Ausführungsbeispiels beschrieben. Wie es in Fig. 12 gezeigt
ist, weist sie einen Aufbau auf, bei dem eine Vielzahl von
Halbleitervorrichtungen aus Fig. 1 vertikal in mehrfachen
Schichten geschichtet sind, wobei ihre jeweiligen externen
Zuleitungen 4b physisch und elektrisch mit dem Lötmittel 9
verbunden sind. Anstelle der Halbleitervorrichtungen aus Fig.
1 können auch die Halbleitervorrichtungen aus den Fig. 6 bis
Fig. 11 aufeinander geschichtet werden. Einige der Halblei
tervorrichtungen aus Fig. 1 und den Fig. 6 bis Fig. 11 können
kombiniert und in dem geschichteten Aufbau ausgebildet wer
den.
Mit der Halbleitervorrichtung dieses Ausführungsbeispiels
wird durch das Schichten der Halbleitervorrichtungen ein
kleinerer Unterbringungsbereich und eine höhere Kapazität
möglich.
Fig. 13 zeigt eine Schnittansicht einer Halbleitervorrichtung
gemäß einem neunten Ausführungsbeispiel, wobei vertikal ge
schichtete und an dem Substrat montierte Halbleitervorrich
tungen aus Fig. 1 dargestellt sind. Bezugnehmend auf Fig. 13
bezeichnet Bezugszeichen 10 ein Substrat, Bezugszeichen 11
einen Rahmen bzw. Zuleitungsrahmen zur Verbindung der Halb
leitervorrichtungen, und die weiteren Bezugszeichen entspre
chen jenen aus Fig. 1.
Nachstehend wird der Aufbau der Halbleitervorrichtung aus
Fig. 13 beschrieben. Wie es in Fig. 13 gezeigt ist, ist die
Vielzahl der Halbleitervorrichtungen aus Fig. 1 in mehrfachen
Schichten vertikal geschichtet, wobei ihre jeweiligen Zulei
tungen 4b physisch und elektrisch mit dem Zuleitungsrahmen 11
verbunden sind. Halbleitervorrichtungen aus den Fig. 6 bis
Fig. 11 können anstelle der Halbleitervorrichtungen aus Fig.
1 ebenso in Schichten geschichtet werden. Einige der Halblei
tervorrichtungen aus Fig. 1 und den Fig. 6 bis Fig. 11 können
miteinander kombiniert geschichtet werden.
Mit der Halbleitervorrichtung dieses Ausführungsbeispiels
wird der Unterbringungsbereich durch den geschichteten Aufbau
verringert und eine höhere Kapazität ermöglicht. Desweiteren
wird durch die Verbindung mit dem Zuleitungsrahmen 11 eine
Positionsverschiebung der Halbleitervorrichtungen beim
Schichten unterdrückt.
Verfahren zur Zufuhr eines Lötmittels zur Herstellung einer
Verbindung im Fall, daß die Halbleitervorrichtungen in mehr
fachen Schichten ausgeführt sind, beinhalten ein Sprühvertei
lungsverfahren ("dispense method") unter Verwendung eines
Dispensierers 12 zur Zufuhr eines Lötmittels, wie in Fig. 14
gezeigt ist, ein Siebdruckverfahren zur Zufuhr eines Lötmit
tels 13b über eine Maske 13c unter Verwendung einer Rakel
bzw. Quetschwalze 13a, wie es in Fig. 15 gezeigt ist, und ein
Plattierungs- bzw. Galvanisierungsverfahren zur Ausbildung
einer Lötmittelschicht 14 an Verbindungen nach außen, wie in
Fig. 16 gezeigt ist.
Wenn die Halbleitervorrichtungen, wie es in dem achten und
neunten Ausführungsbeispiel gezeigt ist, aufeinander angeord
net sind, sind in der physisch gleichen Position angeordnete
externe Zuleitungen physisch und elektrisch verbunden. Jedoch
dürfen einige externe Zuleitungen nicht elektrisch verbunden
sein (derartige externe Zuleitungen sind mit 4e, 4f bezeich
net). Fig. 17 zeigt eine Abwandlung der Halbleitervorrichtun
gen des ersten bis siebten Ausführungsbeispiels zur Lösung
eines derartigen Problems. Fig. 17 zeigt eine Ansicht der
Oberfläche des nicht dargestellten Gußharzes, wobei die Halb
leitervorrichtungen 100 und 101 einer der Halbleitervorrich
tungen des ersten bis siebten Ausführungsbeispiels entspre
chen. Die Blind-Zuleitung (Dummy-Zuleitung) bzw. der Blind-An
schluß (Dummy-Anschluß) 4g der Halbleitervorrichtung 100
hat nahezu die gleiche Form wie die in dem ersten bis siebten
Ausführungsbeispiel beschriebene externe Zuleitung 4b, ist
jedoch nicht mit einem IC-Baustein 1a elektrisch verbunden.
Das gleiche gilt für die Blind-Zuleitung (Dummy-Zuleitung)
bzw. den Blind-Anschluß (Dummy-Anschluß) 4h der Halbleiter
vorrichtung 101. Wenn die Halbleitervorrichtung 100 und die
Halbleitervorrichtung 101 aufeinander angeordnet sind, wobei
die Oberfläche der Halbleitervorrichtung 100 der Rückseite
der Halbleiterschaltung 101 gegenübersteht, sind die Blind-Zu
leitung (Dummy-Zuleitung) 4g und die externe Zuleitung 4f,
und die externe Zuleitung 4e und die Blind-Zuleitung (Dummy-Zu
leitung) 4h jeweils physisch verbunden. Demnach sind die
externen Zuleitungen 4e und 4f nicht elektrisch verbunden.
Gemäß den vorstehend beschriebenen Ausführungsbeispielen ist
somit eine Halbleitervorrichtung, die eine Verringerung der
Dicke, eine Verbesserung der Wärmeabstrahlungseigenschaft und
eine Verwirklichung eines geschichteten Aufbaus einer Halb
leitervorrichtung ermöglicht, und ein zugehöriges Herstel
lungsverfahren ausgebildet. Formharz 5b bedeckt einen IC-Bau
stein 1, eine Verdrahtung 2 und einen Teil einer Baustein
auflage 3b. Die Bausteinauflage 3b ist von dem Formharz 5b
unbedeckt. Eine externe Zuleitung 4b ist von der gleichen
Ebene wie die unbedeckte Oberfläche der Bausteinauflage 3b
aus zu der Oberflächenseite des Formharzes 5b an der der Bau
steinauflage 3b entgegengesetzten Seite entlang dem Formharz
5b ausgebildet. Dadurch wird eine Verringerung der Dicke der
Halbleitervorrichtung ermöglicht. Desweiteren wird durch die
unbedeckte Bausteinauflage 3b eine Verbesserung der Wärmeab
strahlungseigenschaft, und durch die an der oberen und unte
ren Seite des Formharzes 5b ausgebildete externe Zuleitung 4b
ein Schichten der Halbleitervorrichtungen ermöglicht.
Claims (11)
1. Halbleitervorrichtung mit
einem integrierten Halbleiterschaltungs-Baustein (1),
gekennzeichnet durch
eine Verbindungsplatte (3b), auf deren einer Hauptober fläche der integrierte Halbleiterschaltungs-Baustein (1) mon tiert ist, und
einen Halbleitervorrichtungs-Gehäusekörper (5b, 5c), der den integrierten Halbleiterschaltungs-Baustein (1) und die eine Hauptoberfläche der Verbindungsplatte (3b) bedeckt, wo bei die andere Hauptoberfläche der Verbindungsplatte (3b) von dem Halbleitervorrichtungs-Gehäusekörper unbedeckt ist.
eine Verbindungsplatte (3b), auf deren einer Hauptober fläche der integrierte Halbleiterschaltungs-Baustein (1) mon tiert ist, und
einen Halbleitervorrichtungs-Gehäusekörper (5b, 5c), der den integrierten Halbleiterschaltungs-Baustein (1) und die eine Hauptoberfläche der Verbindungsplatte (3b) bedeckt, wo bei die andere Hauptoberfläche der Verbindungsplatte (3b) von dem Halbleitervorrichtungs-Gehäusekörper unbedeckt ist.
2. Halbleitervorrichtung nach Anspruch 1, gekennzeichnet
durch
einen mit dem integrierten Halbleiterschaltungs-Baustein
(1) elektrisch verbundenen externen Anschluß (4b), der von
der gleichen Ebene wie die andere Hauptoberfläche der Verbin
dungsplatte (3b) zu einer Oberflächenseite des Halbleitervor
richtungs-Gehäusekörpers (5b, 5c) an der der anderen Haupto
berfläche gegenüberliegenden Seite ausgebildet ist.
3. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn
zeichnet, daß
ein Teil des an der Oberflächenseite des Halbleitervorrich
tungs-Gehäusekörpers (5b, 5c) ausbildeten externen Anschlus
ses (4b) und die Oberfläche des Halbleitervorrichtungs-Ge
häusekörpers (5b, 5c) die gleiche Ebene bilden.
4. Halbleitervorrichtung nach Anspruch 2, gekennzeichnet
durch
ein Schutzmaterial (6, 7), das den externen Anschluß mit
Ausnahme eines Abschnitts zur Verbindung nach außen bedeckt.
5. Halbleitervorrichtung nach Anspruch 2, gekennzeichnet
durch
ein an einem Abschnitt des externen Anschlusses (4b) zur
Verbindung nach außen ausgebildetes Verbindungsmaterial (8),
um den externen Anschluß nach außen elektrisch zu verbinden.
6. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn
zeichnet, daß
der externe Anschluß (4b) bei einer Verbindung nach außen ei
nen vergrößerten Abschnitt (4c, 4d) aufweist.
7. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn
zeichnet, daß
der externe Anschluß (4b) eine Vielzahl von externen An
schlüssen aufweist, wobei jeder externe Anschluß einen ver
größerten Abschnitt bei einer Verbindung nach außen aufweist
und die jeweiligen vergrößerten Abschnitte versetzt angeord
net sind.
8. Halbleitervorrichtung nach Anspruch 2, gekennzeichnet
durch
einen Blind-Anschluß (4g, 4h), der mit dem integrierten
Halbleiterschaltungs-Baustein (1) nicht elektrisch verbunden
ist.
9. Halbleitervorrichtung,
dadurch gekennzeichnet, daß
eine Vielzahl von Halbleitervorrichtungen nach Anspruch 2 ge
schichtet sind, wobei ihre jeweiligen externen Anschlüsse
elektrisch verbunden sind.
10. Halbleitervorrichtung nach Anspruch 9, gekennzeichnet
durch
einen Rahmen (11) zur Verbindung der Vielzahl von Halb
leitervorrichtungen nach Anspruch 2.
11. Verfahren zur Herstellung einer Halbleitervorrichtung,
gekennzeichnet durch die Schritte
Ausbilden eines externen Anschlusses (4b) auf der glei chen Ebene wie eine Verbindungsplatte (3b),
Montieren eines integrierten Halbleiterschaltungs-Bau steins (1) an einer Oberfläche der Verbindungsplatte (3b),
elektrisches Verbinden des integrierten Halbleiterschal tungs-Bausteins (1) und des externen Anschlusses (4b),
Ausbilden eines die Oberflächenseite der Verbindungs platte (3b) und einen Teil des externen Anschlusses (4b) an der gleichen Seite bedeckenden Halbleitervorrichtungs-Ge häusekörpers (5b, 5c), und
Biegen des externen Anschlusses (4b) entlang dem Halb leitervorrichtungs-Gehäusekörper auf die Oberflächenseite des Halbleitervorrichtungs-Gehäusekörpers.
Ausbilden eines externen Anschlusses (4b) auf der glei chen Ebene wie eine Verbindungsplatte (3b),
Montieren eines integrierten Halbleiterschaltungs-Bau steins (1) an einer Oberfläche der Verbindungsplatte (3b),
elektrisches Verbinden des integrierten Halbleiterschal tungs-Bausteins (1) und des externen Anschlusses (4b),
Ausbilden eines die Oberflächenseite der Verbindungs platte (3b) und einen Teil des externen Anschlusses (4b) an der gleichen Seite bedeckenden Halbleitervorrichtungs-Ge häusekörpers (5b, 5c), und
Biegen des externen Anschlusses (4b) entlang dem Halb leitervorrichtungs-Gehäusekörper auf die Oberflächenseite des Halbleitervorrichtungs-Gehäusekörpers.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8072414A JPH09260568A (ja) | 1996-03-27 | 1996-03-27 | 半導体装置及びその製造方法 |
JPP8-72414 | 1996-03-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19650148A1 true DE19650148A1 (de) | 1997-10-02 |
DE19650148B4 DE19650148B4 (de) | 2005-03-17 |
Family
ID=13488609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19650148A Expired - Fee Related DE19650148B4 (de) | 1996-03-27 | 1996-12-03 | Halbleitervorrichtung und zugehöriges Herstellungsverfahren |
Country Status (6)
Country | Link |
---|---|
US (1) | US5835988A (de) |
JP (1) | JPH09260568A (de) |
KR (1) | KR100229518B1 (de) |
CN (1) | CN1099711C (de) |
DE (1) | DE19650148B4 (de) |
TW (1) | TW340257B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009046030A1 (en) * | 2007-10-03 | 2009-04-09 | Micron Technology, Inc. | Stackable integrated circuit package |
Families Citing this family (234)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446620A (en) | 1990-08-01 | 1995-08-29 | Staktek Corporation | Ultra high density integrated circuit packages |
US6025642A (en) * | 1995-08-17 | 2000-02-15 | Staktek Corporation | Ultra high density integrated circuit packages |
US6861290B1 (en) | 1995-12-19 | 2005-03-01 | Micron Technology, Inc. | Flip-chip adaptor package for bare die |
US6821821B2 (en) * | 1996-04-18 | 2004-11-23 | Tessera, Inc. | Methods for manufacturing resistors using a sacrificial layer |
US6001671A (en) * | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
KR100240748B1 (ko) * | 1996-12-30 | 2000-01-15 | 윤종용 | 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지 |
JPH10242360A (ja) * | 1997-02-25 | 1998-09-11 | Oki Electric Ind Co Ltd | 半導体装置 |
JP3475426B2 (ja) * | 1997-03-24 | 2003-12-08 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2924854B2 (ja) * | 1997-05-20 | 1999-07-26 | 日本電気株式会社 | 半導体装置、その製造方法 |
JPH1197619A (ja) * | 1997-07-25 | 1999-04-09 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法と実装方法 |
EP0895287A3 (de) * | 1997-07-31 | 2006-04-05 | Matsushita Electric Industrial Co., Ltd. | Halbleitervorrichtung und Leiterrahmen für dieselbe |
JP3837215B2 (ja) * | 1997-10-09 | 2006-10-25 | 三菱電機株式会社 | 個別半導体装置およびその製造方法 |
KR100253363B1 (ko) * | 1997-12-02 | 2000-04-15 | 김영환 | 반도체 패키지용 기판과 그 기판을 이용한 랜드 그리드 어레이반도체 패키지 및 그들의 제조 방법 |
KR100246366B1 (ko) * | 1997-12-04 | 2000-03-15 | 김영환 | 에리어 어레이형 반도체 패키지 및 그 제조방법 |
KR100253376B1 (ko) * | 1997-12-12 | 2000-04-15 | 김영환 | 칩 사이즈 반도체 패키지 및 그의 제조 방법 |
JP3285815B2 (ja) | 1998-03-12 | 2002-05-27 | 松下電器産業株式会社 | リードフレーム,樹脂封止型半導体装置及びその製造方法 |
USRE43112E1 (en) | 1998-05-04 | 2012-01-17 | Round Rock Research, Llc | Stackable ball grid array package |
US6072233A (en) * | 1998-05-04 | 2000-06-06 | Micron Technology, Inc. | Stackable ball grid array package |
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
JP3764587B2 (ja) * | 1998-06-30 | 2006-04-12 | 富士通株式会社 | 半導体装置の製造方法 |
US6297548B1 (en) | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
JP3842444B2 (ja) | 1998-07-24 | 2006-11-08 | 富士通株式会社 | 半導体装置の製造方法 |
US6153929A (en) | 1998-08-21 | 2000-11-28 | Micron Technology, Inc. | Low profile multi-IC package connector |
US6281568B1 (en) | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
KR100302593B1 (ko) * | 1998-10-24 | 2001-09-22 | 김영환 | 반도체패키지및그제조방법 |
US6190425B1 (en) | 1998-11-03 | 2001-02-20 | Zomaya Group, Inc. | Memory bar and related circuits and methods |
US6295220B1 (en) | 1998-11-03 | 2001-09-25 | Zomaya Group, Inc. | Memory bar and related circuits and methods |
US6448633B1 (en) | 1998-11-20 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant |
JP3575001B2 (ja) * | 1999-05-07 | 2004-10-06 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
USRE40112E1 (en) | 1999-05-20 | 2008-02-26 | Amkor Technology, Inc. | Semiconductor package and method for fabricating the same |
JP3398721B2 (ja) | 1999-05-20 | 2003-04-21 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
US6274927B1 (en) | 1999-06-03 | 2001-08-14 | Amkor Technology, Inc. | Plastic package for an optical integrated circuit device and method of making |
KR200309906Y1 (ko) | 1999-06-30 | 2003-04-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 리드프레임 |
FR2797348B1 (fr) * | 1999-08-02 | 2001-10-19 | Cit Alcatel | Procede d'obtention d'un module, a haute densite, a partir de composants electroniques, modulaires, encapsules et module ainsi obtenu |
US6572387B2 (en) | 1999-09-24 | 2003-06-03 | Staktek Group, L.P. | Flexible circuit connector for stacked chip module |
KR20010037247A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
KR100364978B1 (ko) | 1999-10-15 | 2002-12-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의 와이어 본딩용 클램프 및 히트블록 |
KR100355796B1 (ko) | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조 |
KR100526844B1 (ko) | 1999-10-15 | 2005-11-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
KR100355794B1 (ko) | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지 |
KR100355795B1 (ko) | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
US6525406B1 (en) | 1999-10-15 | 2003-02-25 | Amkor Technology, Inc. | Semiconductor device having increased moisture path and increased solder joint strength |
KR20010037252A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 제조용 금형 |
KR100403142B1 (ko) | 1999-10-15 | 2003-10-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
KR20010056618A (ko) | 1999-12-16 | 2001-07-04 | 프랑크 제이. 마르쿠치 | 반도체패키지 |
KR20010037254A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
US6847103B1 (en) | 1999-11-09 | 2005-01-25 | Amkor Technology, Inc. | Semiconductor package with exposed die pad and body-locking leadframe |
US6476478B1 (en) | 1999-11-12 | 2002-11-05 | Amkor Technology, Inc. | Cavity semiconductor package with exposed leads and die pad |
KR100421774B1 (ko) | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
KR100426494B1 (ko) | 1999-12-20 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이것의 제조방법 |
US6483180B1 (en) * | 1999-12-23 | 2002-11-19 | National Semiconductor Corporation | Lead frame design for burr-free singulation of molded array packages |
KR20010058583A (ko) | 1999-12-30 | 2001-07-06 | 마이클 디. 오브라이언 | 리드 엔드 그리드 어레이 반도체패키지 |
US6320251B1 (en) | 2000-01-18 | 2001-11-20 | Amkor Technology, Inc. | Stackable package for an integrated circuit |
US7173336B2 (en) * | 2000-01-31 | 2007-02-06 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
US6404046B1 (en) * | 2000-02-03 | 2002-06-11 | Amkor Technology, Inc. | Module of stacked integrated circuit packages including an interposer |
KR100559664B1 (ko) | 2000-03-25 | 2006-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
KR100583494B1 (ko) * | 2000-03-25 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
US6424031B1 (en) * | 2000-05-08 | 2002-07-23 | Amkor Technology, Inc. | Stackable package with heat sink |
US6518659B1 (en) | 2000-05-08 | 2003-02-11 | Amkor Technology, Inc. | Stackable package having a cavity and a lid for an electronic device |
US6667544B1 (en) * | 2000-06-30 | 2003-12-23 | Amkor Technology, Inc. | Stackable package having clips for fastening package and tool for opening clips |
US6787388B1 (en) * | 2000-09-07 | 2004-09-07 | Stmicroelectronics, Inc. | Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device |
US6608763B1 (en) | 2000-09-15 | 2003-08-19 | Staktek Group L.P. | Stacking system and method |
US6677667B1 (en) | 2000-11-28 | 2004-01-13 | National Semiconductor Corporation | Leadless leadframe package design that provides a greater structural integrity |
US6933174B1 (en) | 2000-11-28 | 2005-08-23 | National Semiconductor Corporation | Leadless leadframe package design that provides a greater structural integrity |
US6448506B1 (en) | 2000-12-28 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and circuit board for making the package |
US6564454B1 (en) | 2000-12-28 | 2003-05-20 | Amkor Technology, Inc. | Method of making and stacking a semiconductor package |
KR20020058209A (ko) | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | 반도체패키지 |
US6885106B1 (en) | 2001-01-11 | 2005-04-26 | Tessera, Inc. | Stacked microelectronic assemblies and methods of making same |
KR100394030B1 (ko) * | 2001-01-15 | 2003-08-06 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
KR100731007B1 (ko) * | 2001-01-15 | 2007-06-22 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
US6605865B2 (en) | 2001-03-19 | 2003-08-12 | Amkor Technology, Inc. | Semiconductor package with optimized leadframe bonding strength |
US6545345B1 (en) | 2001-03-20 | 2003-04-08 | Amkor Technology, Inc. | Mounting for a package containing a chip |
KR100393448B1 (ko) | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
US6462408B1 (en) | 2001-03-27 | 2002-10-08 | Staktek Group, L.P. | Contact member stacking system and method |
US6756658B1 (en) | 2001-04-06 | 2004-06-29 | Amkor Technology, Inc. | Making two lead surface mounting high power microleadframe semiconductor packages |
DE10117889A1 (de) * | 2001-04-10 | 2002-10-24 | Osram Opto Semiconductors Gmbh | Leiterrahmen und Gehäuse für ein strahlungsemittierendes Bauelement, strahlungsemittierendes Bauelement sowie Verfahren zu dessen Herstellung |
DE10119004A1 (de) * | 2001-04-18 | 2002-10-31 | Infineon Technologies Ag | Elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu ihrer Herstellung |
US20030048624A1 (en) * | 2001-08-22 | 2003-03-13 | Tessera, Inc. | Low-height multi-component assemblies |
WO2003032370A2 (en) * | 2001-10-09 | 2003-04-17 | Tessera, Inc. | Stacked packages |
US6611047B2 (en) | 2001-10-12 | 2003-08-26 | Amkor Technology, Inc. | Semiconductor package with singulation crease |
US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
US6914324B2 (en) | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
US6940729B2 (en) | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
US6576992B1 (en) | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
US20060255446A1 (en) | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
US6798046B1 (en) | 2002-01-22 | 2004-09-28 | Amkor Technology, Inc. | Semiconductor package including ring structure connected to leads with vertically downset inner ends |
US6885086B1 (en) | 2002-03-05 | 2005-04-26 | Amkor Technology, Inc. | Reduced copper lead frame for saw-singulated chip package |
US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
US6806559B2 (en) * | 2002-04-22 | 2004-10-19 | Irvine Sensors Corporation | Method and apparatus for connecting vertically stacked integrated circuit chips |
US7777321B2 (en) * | 2002-04-22 | 2010-08-17 | Gann Keith D | Stacked microelectronic layer and module with three-axis channel T-connects |
US6627977B1 (en) | 2002-05-09 | 2003-09-30 | Amkor Technology, Inc. | Semiconductor package including isolated ring structure |
US6841414B1 (en) | 2002-06-19 | 2005-01-11 | Amkor Technology, Inc. | Saw and etch singulation method for a chip package |
US6867071B1 (en) | 2002-07-12 | 2005-03-15 | Amkor Technology, Inc. | Leadframe including corner leads and semiconductor package using same |
AU2003265417A1 (en) * | 2002-08-16 | 2004-03-03 | Tessera, Inc. | Microelectronic packages with self-aligning features |
US7294928B2 (en) * | 2002-09-06 | 2007-11-13 | Tessera, Inc. | Components, methods and assemblies for stacked packages |
US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
US7071547B2 (en) | 2002-09-11 | 2006-07-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
US6919620B1 (en) | 2002-09-17 | 2005-07-19 | Amkor Technology, Inc. | Compact flash memory card with clamshell leadframe |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US6856010B2 (en) * | 2002-12-05 | 2005-02-15 | Staktek Group L.P. | Thin scale outline package |
US6798047B1 (en) | 2002-12-26 | 2004-09-28 | Amkor Technology, Inc. | Pre-molded leadframe |
US6803648B1 (en) | 2003-01-10 | 2004-10-12 | National Semiconductor Corporation | Integrated circuit packages with interconnects on top and bottom surfaces |
US6750545B1 (en) | 2003-02-28 | 2004-06-15 | Amkor Technology, Inc. | Semiconductor package capable of die stacking |
US6927483B1 (en) | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
US6841029B2 (en) * | 2003-03-27 | 2005-01-11 | Advanced Cardiovascular Systems, Inc. | Surface modification of expanded ultra high molecular weight polyethylene (eUHMWPE) for improved bondability |
US6879034B1 (en) | 2003-05-01 | 2005-04-12 | Amkor Technology, Inc. | Semiconductor package including low temperature co-fired ceramic substrate |
TWI297938B (en) * | 2003-07-15 | 2008-06-11 | Advanced Semiconductor Eng | Semiconductor package |
KR20050016087A (ko) * | 2003-08-06 | 2005-02-21 | 로무 가부시키가이샤 | 반도체장치 |
US6921967B2 (en) | 2003-09-24 | 2005-07-26 | Amkor Technology, Inc. | Reinforced die pad support structure |
TWI228303B (en) * | 2003-10-29 | 2005-02-21 | Advanced Semiconductor Eng | Semiconductor package, method for manufacturing the same and lead frame for use in the same |
US6977431B1 (en) * | 2003-11-05 | 2005-12-20 | Amkor Technology, Inc. | Stackable semiconductor package and manufacturing method thereof |
US7061121B2 (en) | 2003-11-12 | 2006-06-13 | Tessera, Inc. | Stacked microelectronic assemblies with central contacts |
US7633140B2 (en) * | 2003-12-09 | 2009-12-15 | Alpha And Omega Semiconductor Incorporated | Inverted J-lead for power devices |
US20070145548A1 (en) * | 2003-12-22 | 2007-06-28 | Amkor Technology, Inc. | Stack-type semiconductor package and manufacturing method thereof |
CN100413070C (zh) * | 2004-01-30 | 2008-08-20 | 松下电器产业株式会社 | 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法 |
US7423885B2 (en) | 2004-09-03 | 2008-09-09 | Entorian Technologies, Lp | Die module system |
US7443023B2 (en) | 2004-09-03 | 2008-10-28 | Entorian Technologies, Lp | High capacity thin module system |
US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
DE102005004160B4 (de) * | 2005-01-28 | 2010-12-16 | Infineon Technologies Ag | CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins |
WO2006082620A1 (ja) * | 2005-01-31 | 2006-08-10 | Spansion Llc | 積層型半導体装置及び積層型半導体装置の製造方法 |
US8093694B2 (en) * | 2005-02-14 | 2012-01-10 | Stats Chippac Ltd. | Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures |
JP4600124B2 (ja) * | 2005-04-04 | 2010-12-15 | ソニー株式会社 | 半導体パッケージの製造方法 |
US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
US8471374B2 (en) * | 2006-02-21 | 2013-06-25 | Stats Chippac Ltd. | Integrated circuit package system with L-shaped leadfingers |
SG135979A1 (en) * | 2006-03-08 | 2007-10-29 | Micron Technology Inc | Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods |
US7981702B2 (en) * | 2006-03-08 | 2011-07-19 | Stats Chippac Ltd. | Integrated circuit package in package system |
US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
SG139573A1 (en) * | 2006-07-17 | 2008-02-29 | Micron Technology Inc | Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods |
US7888185B2 (en) * | 2006-08-17 | 2011-02-15 | Micron Technology, Inc. | Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device |
US7545029B2 (en) | 2006-08-18 | 2009-06-09 | Tessera, Inc. | Stack microelectronic assemblies |
US7816769B2 (en) * | 2006-08-28 | 2010-10-19 | Atmel Corporation | Stackable packages for three-dimensional packaging of semiconductor dice |
US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
US7687893B2 (en) | 2006-12-27 | 2010-03-30 | Amkor Technology, Inc. | Semiconductor package having leadframe with exposed anchor pads |
US8035207B2 (en) * | 2006-12-30 | 2011-10-11 | Stats Chippac Ltd. | Stackable integrated circuit package system with recess |
US7829990B1 (en) | 2007-01-18 | 2010-11-09 | Amkor Technology, Inc. | Stackable semiconductor package including laminate interposer |
US9466545B1 (en) | 2007-02-21 | 2016-10-11 | Amkor Technology, Inc. | Semiconductor package in package |
US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
KR100874882B1 (ko) * | 2007-06-15 | 2008-12-19 | 삼성전자주식회사 | 반도체 스택 패키지 및 그의 제조 방법 |
US7763983B2 (en) * | 2007-07-02 | 2010-07-27 | Tessera, Inc. | Stackable microelectronic device carriers, stacked device carriers and methods of making the same |
US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
US7893545B2 (en) * | 2007-07-18 | 2011-02-22 | Infineon Technologies Ag | Semiconductor device |
SG149726A1 (en) | 2007-07-24 | 2009-02-27 | Micron Technology Inc | Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods |
US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
SG150396A1 (en) * | 2007-08-16 | 2009-03-30 | Micron Technology Inc | Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods |
KR20090032845A (ko) * | 2007-09-28 | 2009-04-01 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조방법 |
US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
WO2009056992A2 (en) * | 2007-11-01 | 2009-05-07 | Schlumberger Canada Limited | Reservoir fracture simulation |
US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
KR101472900B1 (ko) * | 2007-12-06 | 2014-12-15 | 페어차일드코리아반도체 주식회사 | 몰디드 리드리스 패키지 및 그 제조방법 |
TWI384739B (zh) * | 2008-01-03 | 2013-02-01 | Delta Electronics Inc | 組合式電路及電子元件 |
US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
SG142321A1 (en) | 2008-04-24 | 2009-11-26 | Micron Technology Inc | Pre-encapsulated cavity interposer |
US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
JP4449045B1 (ja) | 2008-09-05 | 2010-04-14 | 正博 池村 | 歯車装置 |
US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
US8188587B2 (en) * | 2008-11-06 | 2012-05-29 | Fairchild Semiconductor Corporation | Semiconductor die package including lead with end portion |
US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
US10163766B2 (en) * | 2016-11-21 | 2018-12-25 | Semiconductor Components Industries, Llc | Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks |
US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
KR100935854B1 (ko) | 2009-09-22 | 2010-01-08 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 |
KR100950511B1 (ko) * | 2009-09-22 | 2010-03-30 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리 |
US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
JP5171803B2 (ja) * | 2009-12-28 | 2013-03-27 | ローム株式会社 | 半導体装置 |
CN102117789B (zh) * | 2010-01-04 | 2013-12-04 | 三星半导体(中国)研究开发有限公司 | 半导体芯片封装结构及封装方法 |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8786083B2 (en) | 2010-09-16 | 2014-07-22 | Tessera, Inc. | Impedance controlled packages with metal sheet or 2-layer RDL |
US8853708B2 (en) * | 2010-09-16 | 2014-10-07 | Tessera, Inc. | Stacked multi-die packages with impedance control |
US8222725B2 (en) * | 2010-09-16 | 2012-07-17 | Tessera, Inc. | Metal can impedance control structure |
US9136197B2 (en) | 2010-09-16 | 2015-09-15 | Tessera, Inc. | Impedence controlled packages with metal sheet or 2-layer RDL |
US8581377B2 (en) | 2010-09-16 | 2013-11-12 | Tessera, Inc. | TSOP with impedance control |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
US9365980B2 (en) | 2010-11-05 | 2016-06-14 | International Paper Company | Packaging material having moisture barrier and methods for preparing same |
US9358576B2 (en) | 2010-11-05 | 2016-06-07 | International Paper Company | Packaging material having moisture barrier and methods for preparing same |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
US8692377B2 (en) | 2011-03-23 | 2014-04-08 | Stats Chippac Ltd. | Integrated circuit packaging system with plated leads and method of manufacture thereof |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
JP6028592B2 (ja) * | 2013-01-25 | 2016-11-16 | 三菱電機株式会社 | 半導体装置 |
KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
US9826640B2 (en) | 2013-06-26 | 2017-11-21 | E Ink Holdings Inc. | Electronic apparatus |
TWI507772B (zh) * | 2013-06-26 | 2015-11-11 | E Ink Holdings Inc | 電子裝置 |
US8987881B2 (en) * | 2013-07-10 | 2015-03-24 | Freescale Semiconductor, Inc. | Hybrid lead frame and ball grid array package |
KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
CN104681504A (zh) * | 2013-11-29 | 2015-06-03 | 意法半导体研发(深圳)有限公司 | 具有第一和第二接触焊盘的电子设备及相关方法 |
US9287227B2 (en) | 2013-11-29 | 2016-03-15 | STMicroelectronics (Shenzhen) R&D Co. Ltd | Electronic device with first and second contact pads and related methods |
JP5937222B2 (ja) * | 2013-12-05 | 2016-06-22 | 新電元工業株式会社 | リードフレーム、金型、実装部品付きリードフレームの製造方法 |
TWI550823B (zh) * | 2014-04-10 | 2016-09-21 | 南茂科技股份有限公司 | 晶片封裝結構 |
US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
JP6357371B2 (ja) * | 2014-07-09 | 2018-07-11 | 新光電気工業株式会社 | リードフレーム、半導体装置及びリードフレームの製造方法 |
CN105810654A (zh) * | 2014-12-30 | 2016-07-27 | 展讯通信(上海)有限公司 | 一种引线框架型封装体 |
CN104701272B (zh) * | 2015-03-23 | 2017-08-25 | 矽力杰半导体技术(杭州)有限公司 | 一种芯片封装组件及其制造方法 |
US9917041B1 (en) * | 2016-10-28 | 2018-03-13 | Intel Corporation | 3D chip assemblies using stacked leadframes |
US10128169B1 (en) * | 2017-05-12 | 2018-11-13 | Stmicroelectronics, Inc. | Package with backside protective layer during molding to prevent mold flashing failure |
US10741466B2 (en) * | 2017-11-17 | 2020-08-11 | Infineon Technologies Ag | Formation of conductive connection tracks in package mold body using electroless plating |
DE102017129924B4 (de) * | 2017-12-14 | 2021-04-29 | Infineon Technologies Ag | Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung |
EP3499552A1 (de) * | 2017-12-14 | 2019-06-19 | Nexperia B.V. | Halbleiterbauelement und verfahren zur herstellung |
CN109950214A (zh) * | 2017-12-20 | 2019-06-28 | 安世有限公司 | 芯片级封装半导体器件及其制造方法 |
TW201937673A (zh) * | 2018-03-01 | 2019-09-16 | 鈺橋半導體股份有限公司 | 具有散熱特性之三維可堆疊式半導體組體 |
US11133281B2 (en) | 2019-04-04 | 2021-09-28 | Infineon Technologies Ag | Chip to chip interconnect in encapsulant of molded semiconductor package |
CN112018052A (zh) | 2019-05-31 | 2020-12-01 | 英飞凌科技奥地利有限公司 | 具有可激光活化模制化合物的半导体封装 |
IT202000008269A1 (it) * | 2020-04-17 | 2021-10-17 | St Microelectronics Srl | Dispositivo elettronico di potenza incapsulato impilabile per montaggio superficiale e disposizione circuitale |
US11587800B2 (en) | 2020-05-22 | 2023-02-21 | Infineon Technologies Ag | Semiconductor package with lead tip inspection feature |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04174547A (ja) * | 1990-11-07 | 1992-06-22 | Nec Corp | 表面実装型電力用半導体装置 |
JPH04256351A (ja) * | 1991-02-08 | 1992-09-11 | Nec Corp | Icパッケージ |
US5157480A (en) * | 1991-02-06 | 1992-10-20 | Motorola, Inc. | Semiconductor device having dual electrical contact sites |
JPH0722567A (ja) * | 1993-07-01 | 1995-01-24 | Fujitsu Miyagi Electron:Kk | モールド樹脂封止型半導体装置とその製造方法 |
DE19507573A1 (de) * | 1994-03-30 | 1995-10-05 | Gold Star Electronics | Leiterstruktur und Halbleitergehäuse mit dieser Leiterstruktur |
US5583375A (en) * | 1990-06-11 | 1996-12-10 | Hitachi, Ltd. | Semiconductor device with lead structure within the planar area of the device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58164248A (ja) * | 1982-03-25 | 1983-09-29 | Nec Corp | チツプキヤリア半導体装置およびその組立体 |
FR2629272B1 (fr) * | 1988-03-22 | 1990-11-09 | Bull Sa | Support de circuit integre de haute densite et appareil d'etamage selectif des conducteurs du support |
JPH02310957A (ja) * | 1989-05-26 | 1990-12-26 | Hitachi Ltd | 半導体装置 |
JPH04225545A (ja) * | 1990-12-27 | 1992-08-14 | Mitsubishi Electric Corp | 表面実装形集積回路 |
JPH05190743A (ja) * | 1992-01-08 | 1993-07-30 | Hitachi Ltd | プリント基板の実装方式 |
JP3124381B2 (ja) * | 1992-07-07 | 2001-01-15 | 株式会社日立製作所 | 半導体装置及び実装構造体 |
JPH0685161A (ja) * | 1992-09-07 | 1994-03-25 | Hitachi Ltd | 高密度実装型半導体装置 |
JPH06209054A (ja) * | 1993-01-08 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置 |
JPH0846104A (ja) * | 1994-05-31 | 1996-02-16 | Motorola Inc | 表面実装電子素子およびその製造方法 |
KR0134648B1 (ko) * | 1994-06-09 | 1998-04-20 | 김광호 | 노이즈가 적은 적층 멀티칩 패키지 |
US5600179A (en) * | 1994-09-27 | 1997-02-04 | Nec Corporation | Package for packaging a semiconductor device suitable for being connected to a connection object by soldering |
-
1996
- 1996-03-27 JP JP8072414A patent/JPH09260568A/ja active Pending
- 1996-10-24 US US08/736,405 patent/US5835988A/en not_active Expired - Fee Related
- 1996-11-07 TW TW085113597A patent/TW340257B/zh active
- 1996-12-03 DE DE19650148A patent/DE19650148B4/de not_active Expired - Fee Related
- 1996-12-13 KR KR1019960064979A patent/KR100229518B1/ko not_active IP Right Cessation
- 1996-12-23 CN CN96117912A patent/CN1099711C/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583375A (en) * | 1990-06-11 | 1996-12-10 | Hitachi, Ltd. | Semiconductor device with lead structure within the planar area of the device |
JPH04174547A (ja) * | 1990-11-07 | 1992-06-22 | Nec Corp | 表面実装型電力用半導体装置 |
US5157480A (en) * | 1991-02-06 | 1992-10-20 | Motorola, Inc. | Semiconductor device having dual electrical contact sites |
JPH04256351A (ja) * | 1991-02-08 | 1992-09-11 | Nec Corp | Icパッケージ |
JPH0722567A (ja) * | 1993-07-01 | 1995-01-24 | Fujitsu Miyagi Electron:Kk | モールド樹脂封止型半導体装置とその製造方法 |
DE19507573A1 (de) * | 1994-03-30 | 1995-10-05 | Gold Star Electronics | Leiterstruktur und Halbleitergehäuse mit dieser Leiterstruktur |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009046030A1 (en) * | 2007-10-03 | 2009-04-09 | Micron Technology, Inc. | Stackable integrated circuit package |
Also Published As
Publication number | Publication date |
---|---|
TW340257B (en) | 1998-09-11 |
KR100229518B1 (ko) | 1999-11-15 |
KR970067810A (ko) | 1997-10-13 |
CN1160934A (zh) | 1997-10-01 |
DE19650148B4 (de) | 2005-03-17 |
US5835988A (en) | 1998-11-10 |
CN1099711C (zh) | 2003-01-22 |
JPH09260568A (ja) | 1997-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19650148A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
DE4301915C2 (de) | Mehrfachchip-Halbleitervorrichtung | |
DE10295972B4 (de) | Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung | |
DE19734794B4 (de) | Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung | |
DE602004009821T2 (de) | Halbleiterbauelement und Herstellungsverfahren dafür | |
DE102009006826B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE10045043B4 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE69727373T2 (de) | Halbleitervorrichtung | |
DE102005039165B4 (de) | Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung | |
DE112004000564T5 (de) | Leiterrahmenstruktur mit Öffnung oder Rille für einen Flipchip in a leaded molded package | |
DE19640225A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE102004018434A1 (de) | Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren | |
DE102004001829A1 (de) | Halbleitervorrichtung | |
DE102006003137A1 (de) | Elektronikpackung und Packungsverfahren | |
DE10110453A1 (de) | Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein | |
DE102017218138B4 (de) | Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung | |
DE102004041088B4 (de) | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung | |
DE19929606A1 (de) | Integrierte Schaltung und Verfahren zu ihrer Herstellung | |
DE10124970B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung | |
DE102006012007B4 (de) | Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung | |
DE10136655C1 (de) | Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben | |
DE4321592B4 (de) | Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür | |
DE10301510A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
DE4234700A1 (de) | Halbleiterkompaktanordnung | |
DE10302022B4 (de) | Verfahren zur Herstellung eines verkleinerten Chippakets |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |