DE19640225A1 - Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents

Halbleiteranordnung und Verfahren zu ihrer Herstellung

Info

Publication number
DE19640225A1
DE19640225A1 DE19640225A DE19640225A DE19640225A1 DE 19640225 A1 DE19640225 A1 DE 19640225A1 DE 19640225 A DE19640225 A DE 19640225A DE 19640225 A DE19640225 A DE 19640225A DE 19640225 A1 DE19640225 A1 DE 19640225A1
Authority
DE
Germany
Prior art keywords
electrode
chip
substrate
tab
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19640225A
Other languages
English (en)
Inventor
Yomiyuki Yama
Masao Kobayashi
Jun Shibata
Shinji Baba
Masaki Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19640225A1 publication Critical patent/DE19640225A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73211—Bump and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft eine Halbleiteranordnung und ein Ver­ fahren zu ihrer Herstellung. Insbesondere betrifft die Erfin­ dung eine Halbleiteranordnung mit einem Gehäuse für eine in­ tegrierte Schaltung, die eine ausgezeichnete Wärmeabführungs­ eigenschaft und elektrische Charakteristiken besitzt, sowie ein Verfahren zu ihrer Herstellung.
Fig. 35 zeigt eine herkömmliche Halbleiteranordnung, die un­ ter der Bezeichnung OMPAC bekannt ist, was für ein überform­ tes Gehäuse mit Lötkontaktmatrix steht. In Fig. 35 bezeichnet das Bezugszeichen 1 einen Halbleiterchip mit einer integrier­ ten Schaltung, die auf seiner Oberfläche ausgebildet ist, und zwar der oberen Oberfläche in Fig. 35. Das Bezugszeichen 3 bezeichnet ein Schaltungssubstrat mit einer Oberfläche, die mit der Rückseite des Halbleiterchips 1 verbunden ist. Das Bezugszeichen 4 bezeichnet äußere Verbindungselektroden, die auf der Rückseite des Schaltungssubstrats 3 ausgebildet sind. Das Bezugszeichen 40 bezeichnet Drähte zur elektrischen Ver­ bindung zwischen den nicht-dargestellten Elektroden, die auf der Oberfläche des Halbleiterchips 1 ausgebildet sind, und dem Schaltungssubstrat 3. Das Bezugszeichen 8 bezeichnet ein hermetisch abdichtendes Dichtharz oder Formharz, welches den Halbleiterchip 1 umgibt, um die Halbleiteranordnung zu schüt­ zen. Nicht-dargestellte Signalleitungen innerhalb des Schal­ tungssubstrats 3 sorgen für eine elektrische Verbindung zwi­ schen den Drähten 40 und den äußeren Verbindungselektroden 4.
Die herkömmliche Halbleiteranordnung mit dem oben beschriebe­ nen Aufbau bringt jedoch die nachstehend beschriebenen Pro­ bleme mit sich. Die Verwendung der Drähte 40 ergibt schlechte elektrische Charakteristiken der Signale, die über die Drähte 40 übertragen werden. Da außerdem ein Drahtbonden mit kleinem Rasterabstand schwierig ist, ist es bei der herkömmlichen Halbleiteranordnung schwierig, diese bei einem Halbleiterchip 1 zu verwenden, der eine Vielzahl von Elektroden aufweist. Weiterhin hat der Halbleiterchip 1, der im Betrieb Wärme er­ zeugt, schlechte Wärmeabführungseigenschaften.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Halblei­ teranordnung, die verbesserte Wärmeabführungseigenschaften und elektrische Charakteristiken besitzt und bei einer inte­ grierten Schaltung mit einer Vielzahl von Elektroden verwend­ bar ist, sowie ein Verfahren zu ihrer Herstellung anzugeben.
Gemäß einem ersten Aspekt der Erfindung wird eine Halblei­ teranordnung angegeben, die folgendes aufweist: einen Chip mit einer ersten Elektrode, die auf seiner einen Oberfläche ausgebildet ist; ein Substrat mit einer zweiten Elektrode, die auf seiner einen Oberfläche ausgebildet ist; und ein Band für ein automatisches Folienbondverfahren bzw. ein TAB-Band, um eine elektrische Verbindung zwischen der ersten Elektrode und der zweiten Elektrode herzustellen, wobei die Oberfläche dies Chips der Oberfläche des Substrats flächig gegenüber und das TAB-Band nur zwischen der Oberfläche des Chips und der Oberfläche des Substrats vorgesehen ist.
Gemäß diesem ersten Aspekt der Erfindung kann das TAB-Band das sich von der ersten Elektrode zu der zweiten Elektrode erstreckt, in seiner Länge reduziert werden, und das Signal durch das TAB-Band hat dementsprechend verbesserte elektri­ sche Charakteristiken.
Gemäß einem zweiten Aspekt der Erfindung weist die Halblei­ teranordnung folgendes auf: ein Wärmeabführungsteil, welches mit dem Chip verbunden ist und aus einem Material mit guten Wärmeabführungseigenschaften besteht. Mit diesen Maßnahmen wird in vorteilhafter Weise erreicht, daß die Halbleiteran­ ordnung verbesserte Wärmeabführungseigenschaften besitzt.
Gemäß einem dritten bevorzugten Aspekt der Erfindung weist die Halbleiteranordnung folgendes auf: eine äußere Elektrode, die auf der Rückseite des Substrats angeordnet ist, und zwar an einer anderen Stelle als unmittelbar unter einem Verbin­ dungspunkt zwischen der zweiten Elektrode und dem TAB-Band, wobei die äußere Elektrode elektrisch mit der zweiten Elek­ trode verbunden ist. Mit diesen Maßnahmen wird in vorteilhaf­ ter Weise erreicht, daß Beschädigungen des Substrats verhin­ dert oder zumindest vermindert werden, wenn das TAB-Band mit der zweiten Elektrode verbunden wird.
Gemäß einem vierten bevorzugten Aspekt der Erfindung weist die Halbleiteranordnung folgendes auf: eine Komponente, die mit Masse verbunden ist, um dafür zu sorgen, daß das TAB-Band als Mikrostreifenleitung fungiert. Auf diese Weise wird eine zufriedenstellende Signalübertragung durch das TAB-Band er­ reicht.
Gemäß einem fünften bevorzugten Aspekt der Erfindung weist die Halbleiteranordnung folgendes auf: eine Signalleitung, die in dem Substrat ausgebildet und mit der zweiten Elektrode verbunden ist; und eine Komponente, die mit Masse verbunden ist, um dafür zu sorgen, daß die zweite Elektrode und die Si­ gnalleitung als Mikrostreifenleitungen fungieren. Mit diesen Maßnahmen wird in vorteilhafter Weise erreicht, daß eine zu­ friedenstellende Signalübertragung erzielt wird.
Gemäß einem sechsten bevorzugten Aspekt der Erfindung weist die Halbleiteranordnung folgendes auf: eine Signalleitung, die in dem Substrat ausgebildet und mit der zweiten Elektrode verbunden ist; und eine Komponente, die mit Masse verbunden ist, um dafür zu sorgen, daß die zweite Elektrode und die Si­ gnalleitung als koplanare Streifenleitungen fungieren. Mit diesen Maßnahmen wird in vorteilhafter Weise erreicht, daß eine zufriedenstellende Signalübertragung erreicht wird.
Gemäß einem siebenten bevorzugten Aspekt der Erfindung ist vorgesehen, daß die Komponente in dem TAB-Band enthalten ist. Zu diesem Zweck kann insbesondere ein doppelseitiges TAB-Band verwendet werden.
Gemäß einem achten bevorzugten Aspekt der Erfindung ist vor­ gesehen, daß die Komponente auf der Oberfläche des Substrats ausgebildet ist. Mit dieser Maßnahme wird in vorteilhafter Weise erreicht, daß die Konstruktion der Halbleiteranordnung vereinfacht wird, um die Kosten der Halbleiteranordnung zu reduzieren.
Gemäß einem neunten bevorzugten Aspekt der Erfindung weist die Halbleiteranordnung folgendes auf: eine Signalleitung, die in dem Substrat ausgebildet und mit der zweiten Elektrode verbunden ist; und eine Komponente, die mit Masse verbunden ist, um dafür zu sorgen, daß die zweite Elektrode und die Si­ gnalleitung als Mikrostreifenleitungen oder als koplanare Streifenleitungen fungieren, wobei die Komponente zwischen dem TAB-Band und der Signalleitung vorgesehen ist. Mit diesen Maßnahmen wird in vorteilhafter Weise eine zufriedenstellende Signalübertragung erreicht und ein Übersprechen zwischen dem TAB-Band und der zweiten Elektrode unterdrückt.
Gemäß einem zehnten bevorzugten Aspekt der Erfindung weist die Halbleiteranordnung ferner folgendes auf: einen Hohlraum, der in der Oberfläche des Substrats unter dem Chip ausgebildet ist und der von der Oberfläche des Substrats aus eingearbei­ tet ist; eine dritte Elektrode, die in dem Hohlraum ausgebil­ det ist; und eine vierte Elektrode, die auf der Oberfläche des Chips ausgebildet ist, wobei die dritte Elektrode elek­ trisch mit der vierten Elektrode verbunden ist. Mit diesen Maßnahmen wird in vorteilhafter Weise erreicht, daß die Halb­ leiteranordnung eine verbesserte Wärmeabführungseigenschaft besitzt.
Gemäß einem elften bevorzugten Aspekt der Erfindung ist vor­ gesehen, daß die Halbleiteranordnung folgendes aufweist: eine dritte Elektrode, die auf der Oberfläche des Substrats unter dem Chip ausgebildet ist; eine vierte Elektrode, die auf der Oberfläche des Chips ausgebildet ist; und ein elektrisch leitfähiges Harz zur Herstellung einer elektrischen Verbin­ dung zwischen der dritten Elektrode und der vierten Elek­ trode.
Bei einer solchen Ausführungsform verhindert das elektrisch leitfähige Harz, das die elektrische Verbindung zwischen der dritten und der vierten Elektrode herstellt, eine Kontaktun­ terbrechung zwischen der dritten und der vierten Elektrode. Damit wird die Ausbeute bei der Herstellung der Halbleiteran­ ordnungen verbessert.
Gemäß einem zwölften bevorzugten Aspekt der Erfindung ist vorgesehen, daß die Halbleiteranordnung folgendes aufweist:
eine dritte Elektrode, die auf der Oberfläche des Substrats unter dem Chip ausgebildet ist, wobei das TAB-Band eine elek­ trische Verbindung zwischen der ersten Elektrode und der dritten Elektrode herstellt.
Mit diesen Maßnahmen wird in vorteilhafter Weise erreicht, daß der Freiheitsgrad bei der Konzeption der Schaltung inner­ halb des Chips vergrößert wird und es ermöglicht, daß ein sehr effizientes Design bei der Halbleiteranordnung reali­ siert werden kann.
Gemäß einem dreizehnten bevorzugten Aspekt der Erfindung weist die erste Elektrode eine Elektrode innerhalb des Chips und eine Elektrode außerhalb des Chips auf. Ferner ist die zweite Elektrode auf der Oberfläche des Substrats an einer anderen Stelle als der Position unter dem Chip ausgebildet. Die Elektrode außerhalb des Chips und die zweite Elektrode sind mit dem TAB-Band elektrisch miteinander verbunden, wäh­ rend die Elektrode innerhalb des Chips und die dritte Elek­ trode mit dem TAB-Band elektrisch miteinander verbunden sind.
Mit diesen Maßnahmen wird in vorteilhafter Weise erreicht, daß der Rasterabstand der vorgesehenen TAB-Bänder optimiert wird, was es ermöglicht, ein besonders effizientes Design bei der Halbleiteranordnung zu verwenden.
Gemäß einem vierzehnten bevorzugten Aspekt der Erfindung ist vorgesehen, daß die Halbleiteranordnung folgendes aufweist: ein Harz, das nur mit dem Chip und dem TAB-Band in Kontakt steht, um den Chip und das TAB-Band zu fixieren. Mit diesen Maßnahmen wird in vorteilhafter Weise erreicht, daß ein Bie­ gen der TAB-Leitungen verhindert wird, wenn das TAB-Band wäh­ rend der Herstellungsschritte der Halbleiteranordnung mit dem Chip verbunden wird, so daß Kurzschlüsse von benachbarten TAB-Bändern verhindert werden.
Gemäß einem fünfzehnten bevorzugten Aspekt der Erfindung weist die Halbleiteranordnung folgendes auf: eine Durchgangs­ öffnung, die sich von der einen Oberfläche des Substrats zu seiner Rückseite unter dem Chip erstreckt; und ein Harz, das zwischen dem Substrat und dem Chip ausgebildet ist.
Gemäß diesem Aspekt der Erfindung wird das Harz durch die Durchgangsöffnung hindurch in den Innenraum injiziert, wäh­ rend Luft durch die Durchgangsöffnung abgesaugt wird, während die Halbleiteranordnung mit dem Harz hermetisch dicht einge­ schlossen wird. Damit werden Blasen in dem Harz sowie nicht mit Harz ausgefüllte Bereiche vermieden, was die Zuverlässig­ keit der Halbleiteranordnung erhöht.
Gemäß einem sechzehnten bevorzugten Aspekt der Erfindung weist die Halbleiteranordnung folgendes auf: ein Substrat mit einer Durchgangsöffnung, das sich von seiner einen Oberfläche zu seiner Rückseite erstreckt; und einen Chip, der im Bereich der Durchgangsöffnung angeordnet ist, wobei der Chip mit ei­ nem System zur Montage der Halbleiteranordnung darin in Kon­ takt steht, wenn die Halbleiteranordnung in dem System mon­ tiert wird. Gemäß diesem Aspekt der Erfindung wird Wärme von der Halbleiteranordnung zu dem System übertragen. Die Halb­ leiteranordnung hat auf diese Weise verbesserte Wärmeabfüh­ rungseigenschaften.
Gemäß einem siebzehnten bevorzugten Aspekt der Erfindung weist die Halbleiteranordnung folgendes auf: eine Komponente aus einem thermisch leitfähigen Material, die zumindest auf einem Bereich einer Kontaktoberfläche des Chips ausgebildet ist, an welchem das System die höchste Temperatur besitzt, wobei die Komponente mit dem System in Kontakt steht. Auf diese Weise kann die von der Halbleiteranordnung erzeugte Wärme in effizienter Weise abgeführt werden.
Gemäß einem achzehnten bevorzugten Aspekt der Erfindung weist ein Verfahren zur Herstellung einer Halbleiteranordnung fol­ gende Schritte auf: Herstellen eines Chips mit einer Elek­ trode; Vorsehen eines TAB-Bandes, um die Elektrode mit dem TAB-Band zu verbinden; und Formen eines Harzes in Kontakt mit dem Chip und dem TAB-Band. Gemäß diesem Aspekt der Erfindung kann die unvollständige Halbleiteranordnung ohne weiteres in dem Schritt nach der Formung des Harzes gehandhabt werden. Auf diese Weise lassen sich in hohem Maße zuverlässige Halb­ leiteranordnungen herstellen.
Gemäß einem neunzehnten Aspekt der Erfindung weist das Ver­ fahren zur Herstellung einer Halbleiteranordnung folgende Schritte auf: Herstellen eines Chips mit einer Elektrode; Vorsehen eines Substrates mit einer Durchgangsöffnung, die sich von seiner einen Oberfläche zu seiner Rückseite er­ streckt, um den Chip mit dem Substrat zu verbinden, wobei ein Raum zwischen dem Substrat und dem Chip vorgesehen wird; und Einspritzen eines Harzes zum Schutze der Halbleiteranordnung von außen in den Raum durch die Durchgangsöffnung hindurch.
Gemäß diesem Aspekt der Erfindung wird das Harz von der In­ nenseite der Halbleiteranordnung eingespritzt, um zu verhin­ dern, daß Blasen in dem Harz enthalten sind und Bereiche ent­ stehen, die nicht mit Harz gefüllt sind. Auf diese Weise kön­ nen in hohem Maße zuverlässige Halbleiteranordnungen herge­ stellt werden.
Gemäß einem zwanzigsten Aspekt der Erfindung wird ein Verfah­ ren zur Herstellung einer Halbleiteranordnung angegeben, das folgende Schritte aufweist: Herstellen eines Chips mit einer Elektrode; Vorsehen eines Substrates mit einer Durchgangsöff­ nung, die sich von seiner einen Oberfläche zu seiner Rück­ seite erstreckt, um den Chip mit dem Substrat zu verbinden, wobei ein Raum zwischen dem Substrat und dem Chip vorgesehen wird; und Formen eines Harzes zum Schutze der Halbleiteran­ ordnung auf dem Substrat, während zugleich Luft aus dem Raum durch die Durchgangsöffnung hindurch abgesaugt wird.
Gemäß diesem Aspekt der Erfindung wird Luft aus dem Innenraum in vorteilhafter Weise nach außen abgesaugt, um das Auftreten von Blasen in dem Harz zu unterdrücken und dafür zu sorgen, daß keine Bereiche entstehen, die nicht mit Harz gefüllt sind. Auf diese Weise können sehr zuverlässige Halbleiteran­ ordnungen hergestellt werden.
Die Erfindung wird nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand der Beschreibung von Ausfüh­ rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in
Fig. 1 eine Halbleiteranordnung gemäß einer ersten bevorzug­ ten Ausführungsform der Erfindung;
Fig. 2 bis 5 ein Verfahren zur Herstellung der Halbleiteranordnung gemäß der ersten Ausführungsform der Erfindung;
Fig. 6 eine Halbleiteranordnung in einer Bauform gemäß einer zweiten Ausführungsform der Erfindung;
Fig. 7 eine Halbleiteranordnung einer anderen Bauform gemäß der zweiten Ausführungsform der Erfindung;
Fig. 8 eine Halbleiteranordnung gemäß einer weiteren Bauform gemäß der zweiten Ausführungsform der Erfindung;
Fig. 9 eine Unteransicht einer Halbleiteranordnung gemäß ei­ ner dritten Ausführungsform der Erfindung;
Fig. 10 eine Halbleiteranordnung gemäß einer vierten bevor­ zugten Ausführungsform der Erfindung;
Fig. 11 eine Halbleiteranordnung gemäß einer fünften bevor­ zugten Ausführungsform der Erfindung;
Fig. 12 eine Halbleiteranordnung gemäß einer sechsten bevor­ zugten Ausführungsform der Erfindung;
Fig. 13 eine Draufsicht auf ein Schaltungssubstrat 3 gemäß der sechsten bevorzugten Ausführungsform der Erfin­ dung;
Fig. 14 eine Halbleiteranordnung gemäß einer siebenten bevor­ zugten Ausführungsform der Erfindung;
Fig. 15 eine Halbleiteranordnung gemäß einer achten bevorzug­ ten Ausführungsform der Erfindung;
Fig. 16 eine Halbleiteranordnung gemäß einer neunten bevor­ zugten Ausführungsform der Erfindung;
Fig. 17 eine Halbleiteranordnung gemäß einer zehnten bevor­ zugten Ausführungsform der Erfindung;
Fig. 18 eine Draufsicht auf die Halbleiteranordnung gemäß der zehnten bevorzugten Ausführungsform der Erfindung;
Fig. 19 eine Halbleiteranordnung gemäß einer elften bevorzug­ ten Ausführungsform der Erfindung;
Fig. 20 eine Draufsicht auf die Halbleiteranordnung gemäß der elften bevorzugten Ausführungsform der Erfindung;
Fig. 21 eine Halbleiteranordnung gemäß einer zwölften bevor­ zugten Ausführungsform der Erfindung;
Fig. 22 eine Halbleiteranordnung einer anderen Bauform gemäß der zwölften bevorzugten Ausführungsform der Erfin­ dung;
Fig. 23 bis 26 ein Verfahren zur Herstellung der Halbleiteranordnung gemäß der zwölften bevorzugten Ausführungsform der Erfindung;
Fig. 27 eine Halbleiteranordnung gemäß der zwölften bevorzug­ ten Ausführungsform der Erfindung;
Fig. 28 eine Halbleiteranordnung gemäß einer dreizehnten be­ vorzugten Ausführungsform der Erfindung;
Fig. 29 bis 31 ein Verfahren zur Herstellung der Halbleiteranordnung gemäß der dreizehnten bevorzugten Ausführungsform der Erfindung;
Fig. 32 eine Halbleiteranordnung gemäß einer vierzehnten be­ vorzugten Ausführungsform der Erfindung;
Fig. 33 ein Verfahren zur Herstellung der Halbleiteranordnung gemäß der vierzehnten bevorzugten Ausführungsform der Erfindung;
Fig. 34 ein Verfahren zur Herstellung einer Halbleiteranord­ nung gemäß einer fünfzehnten bevorzugten Ausführungs­ form der Erfindung;
Fig. 35 eine herkömmliche Halbleiteranordnung;
Fig. 36 eine herkömmliche Halbleiteranordnung;
Fig. 37 eine Halbleiteranordnung unter Verwendung einer Kappe;
Fig. 38 ein TAB-Band, das gebogen ist; und in
Fig. 39 eine Halbleiteranordnung mit Blasen in einem Dicht­ harz 8.
Erste bevorzugte Ausführungsform
Fig. 1 zeigt eine Halbleiteranordnung gemäß einer ersten be­ vorzugten Ausführungsform der Erfindung. In Fig. 1 bezeichnet das Bezugszeichen 1 einen Halbleiterchip aus Silizium oder dergleichen, der eine Oberfläche, in Fig. 1 eine untere Ober­ fläche hat, die mit einer integrierten Schaltung ausgebildet ist; das Bezugszeichen 2 bezeichnet Kontakthöcker, die als vorstehende Elektroden dienen, aus Gold, Lot oder dergleichen bestehen und auf der Oberfläche des Halbleiterchips 1 ausge­ bildet sind; das Bezugszeichen 3 bezeichnet ein Schaltungs­ substrat, das aus Kunststoff, mit Glasfasern verstärkt, FR4 oder dergleichen besteht; das Bezugszeichen 4 bezeichnet ku­ gelförmige äußere Verbindungselektroden, die aus Lot oder dergleichen bestehen und auf der rückseitigen Oberfläche des Schaltungssubstrats 3 ausgebildet sind, um eine Halbleiteran­ ordnung an einem System zu montieren (Montagesubstrat); das Bezugszeichen 5 bezeichnet Flächen, die als Elektroden dienen und auf der Oberfläche des Schaltungssubstrats 3 ausgebildet sind; das Bezugszeichen 6 bezeichnet ein Polyimidband, das im allgemeinen als Band für ein automatisches Folienbondverfah­ ren verwendet wird und nachstehend kurz als TAB-Band bezeich­ net ist; das Bezugszeichen 7 bezeichnet TAB-Leitungen aus Kupfer oder dergleichen, die auf dem Polyimidband 6 ausgebil­ det sind; und das Bezugszeichen 8 bezeichnet ein hermetisch abdichtendes Dichtharz, beispielsweise aus Epoxy, um die Halbleiteranordnung zu schützen.
Die Konstruktion wird nachstehend erläutert. Das Polyimidband 6 und die TAB-Leitung 7 bilden ein TAB-Band. Die Kontakthöc­ ker 2 und die Flächen 5 sind über die TAB-Leitungen 7 elek­ trisch miteinander verbunden. Die Flächen 5 und die äußeren Verbindungselektroden 4 sind über nicht-dargestellte Signal­ leitungen, die in dem Schaltungssubstrat 3 ausgebildet sind, elektrisch miteinander verbunden.
Insbesondere liegen die Oberfläche des Halbleiterchips 1 und die Oberfläche des Schaltungssubstrats 3 einander flächig ge­ genüber, wobei der Halbleiterchip 1 mit der Vorderseite nach unten angeordnet ist. Das TAB-Band ist nur zwischen der Ober­ fläche des Halbleiterchips 1 und der Oberfläche des Schal­ tungssubstrats 3 vorhanden. Somit behält das TAB-Band seine Flachheit. Dies reduziert die hänge der TAB-Leitungen 7 von den Kontakthöckern 2 zu den Flächen 5 und reduziert auch die Dicke der Halbleitereinrichtung, also den Abstand von der Rückseite des Halbleiterchips 1 zu der Rückseite des Schal­ tungssubstrats 3.
Ein Verfahren zur Herstellung der Halbleiteranordnung gemäß Fig. 1 wird nachstehend erläutert. Zunächst wird, wie aus Fig. 2 ersichtlich, der Halbleiterchip 1 mit den Kontakthöc­ kern 2 versehen, die auf seiner Oberfläche hergestellt wer­ den.
Wie aus Fig. 3 ersichtlich, wird das TAB-Band vorgesehen, wo­ bei das eine Ende der TAB-Leitung 7 mit dem Kontakthöcker 2 verbunden wird.
Wie aus Fig. 4 ersichtlich, wird das Schaltungssubstrat 3 mit den Flächen 5 vorgesehen, die auf seiner Oberfläche vorgese­ hen sind. Die Oberfläche des Schaltungssubstrats 3 liegt der Oberfläche des Halbleiterchips 1 gegenüber. Das andere Ende der TAB-Leitung 7 ist mit der Fläche 5 verbunden.
Wie aus Fig. 5 ersichtlich, wird das Dichtharz 8 über dem Halbleiterchip 1 und der Oberfläche des Schaltungssubstrats 3 geformt, wobei die Rückseite des Halbleiterchips 1 freiliegt. Dann werden die äußeren Verbindungselektroden 4 mit der Rück­ seite des Schaltungssubstrats 3 verbunden. Dann ist die Halb­ leiteranordnung gemäß Fig. 1 fertig.
Bei der ersten bevorzugten Ausführungsform können die TAB- Leitungen 7 eine Verbindung zwischen den Kontakthöckern 2 und den Flächen 5 herstellen, wobei sie ihre Flachheit behalten. Dies erfordert nur eine kurze Länge der TAB-Leitungen 7 von den Kontakthöckern 2 zu den Flächen 5; dies führt zu einer verbesserten elektrischen Charakteristik eines Signals durch die TAB-Leitungen 7. Die reduzierte Dicke der Halbleiteran­ ordnung sorgt für eine verbesserte Steifigkeit der gesamten Halbleiteranordnung. Wenn somit die Halbleiteranordnung bei­ spielsweise in dem System montiert ist, wird die Dicke des gesamten Systems reduziert und ergibt eine verbesserte Stei­ figkeit. Außerdem erleichtert die Verwendung des TAB-Bandes das Anbringen der Halbleiteranordnung gemäß der Erfindung an dem Halbleiterchip 1, der eine Vielzahl von Kontakthöckern 2 besitzt.
Zweite bevorzugte Ausführungsform
Fig. 6 zeigt eine Halbleiteranordnung gemäß einer zweiten be­ vorzugten Ausführungsform der Erfindung. In Fig. 6 bezeichnet das Bezugszeichen 9 ein kappenförmiges Wärmeabführungsteil aus einem Material, das gute Wärmeabführungseigenschaften be­ sitzt, beispielsweise Aluminium, Kupfer oder dergleichen. Die anderen Bezugszeichen bezeichnen entsprechende Teile wie in Fig. 1.
Die Konstruktion wird nachstehend erläutert. Das Wärmeabfüh­ rungsteil 9 ist kappenförmig ausgebildet, so daß es die Ober­ fläche des Schaltungssubstrats 3, einschließlich des Halblei­ terchips 1 und des TAB-Bandes überdeckt. Das Wärmeabführungs­ teil 9 steht mit der Rückseite des Halbleiterchips 1 in Kon­ takt. Die anderen Elemente in Fig. 6 haben einen ähnlichen Aufbau wie in Fig. 1.
Bei der zweiten bevorzugten Ausführungsform führt das Wär­ meabführungsteil 9 Wärme ab, die von dem Halbleiterchip 1 er­ zeugt wird, um der Halbleiteranordnung gute Wärmeabführungs­ eigenschaften zu verleihen. Das kappenförmige Wärmeabfüh­ rungsteil 9 schützt die Halbleiteranordnung und beseitigt das Erfordernis, das Dichtharz 8 zu formen. Wenn weiterhin das Wärmeabführungsteil 9 geerdet ist, werden die elektrischen Eigenschaften der Halbleiteranordnung verbessert.
Fig. 7 und 8 zeigen Variationen der Konfiguration des Wär­ meabführungsteiles 9. Das Wärmeabführungsteil 9 gemäß Fig. 7 kann die Form einer flachen Platte in Kontakt mit der Rück­ seite des Halbleiterchips 1 haben. Die Halbleiteranordnung gemäß Fig. 8 ist so aufgebaut, daß plattenförmige Kühlrippen 10 aus einem Material mit guten Wärmeabführungseigenschaften, wie z. B. Aluminium, Kupfer oder dergleichen, mit der oberen Oberfläche des Wärmeabführungsteiles 9 gemäß Fig. 7 verbunden sind. Das Wärmeabführungsteil 9 und die Kühlrippen 10 bilden ein Wärmeabführungsteil gemäß Fig. 8. Die Kühlrippen 10 kön­ nen mit dem Wärmeabführungsteil 9 gemäß Fig. 6 verbunden sein. Bei dieser Konstruktion bilden das Wärmeabführungsteil 9 und die Kühlrippen 10 das gesamte Wärmeabführungsteil. Das Vorsehen von Kühlrippen 10 verbessert die Wärmeabführungsei­ genschaften noch mehr.
Dritte bevorzugte Ausführungsform
Fig. 9 ist eine Unteransicht einer Halbleiteranordnung gemäß einer dritten Ausführungsform der Erfindung. In Fig. 9 be­ zeichnen die Bezugszeichen 4a, 4b, 4c Positionen der äußeren Verbindungselektroden 4 gemäß Fig. 1. Die anderen Bezugszei­ chen bezeichnen entsprechende Teile wie in Fig. 1.
Nachstehend wird die Konstruktion erläutert. Verglichen mit Fig. 1 ist die dritte bevorzugte Ausführungsform beispiels­ weise so ausgebildet, daß die äußeren Verbindungselektroden 4 nicht unmittelbar unter den Flächen 5, insbesondere den Tei­ len der Flächen 5 vorhanden sind, welche mit den TAB-Leitun­ gen 7 verbunden sind.
Herkömmlicherweise gibt es zwei Typen von Halbleiteranordnun­ gen: einen Vollmatrixtyp und einen Umfangstyp. Der Vollma­ trixtyp weist äußere Verbindungselektroden 4 auf, die an sämtlichen Positionen 4a, 4b und 4c in Fig. 9 vorgesehen sind, also vollständig auf der Rückseite des Schaltungssub­ strats 3. Der Umfangstyp weist äußere Verbindungselektroden 4 auf, die nur an den Positionen 4a und 4b in Fig. 9 vorgesehen sind, also in den Umfangsbereichen der Rückseite des Schal­ tungssubstrats 3. Ein Beispiel der Anzahl und der Anordnung von Positionen 4a, 4b und 4c ist in Fig. 9 dargestellt. Die äußeren Verbindungselektroden 4 von einem solchen Vollmatrix­ typ und Umfangstyp, die in den Positionen 4b angeordnet sind, werden bei dieser bevorzugten Ausführungsform entfernt. Die Positionen 4b, an denen die äußeren Verbindungselektroden 4 fehlen, befinden sich unmittelbar unter den Flächen 5 gemäß Fig. 1, insbesondere den Bereichen der Flächen 5, die mit den TAB-Leitungen 7 verbunden sind.
Bei der dritten Ausführungsform befinden sich die Flächen 5 unmittelbar über den Positionen 4b, in denen die äußeren Ver­ bindungselektroden 4 fehlen. Dies mildert Beschädigungen des Schaltungssubstrats 3, wenn die TAB-Leitungen 7 mit den Flä­ chen 5 in dem Schritt gemäß Fig. 4 verbunden werden.
Die Positionen 4b sind auf einer Linie längs jeder Seite des Schaltungssubstrats 3 in Fig. 9 angeordnet, aber sie können auch in zwei oder mehr Linien angeordnet sein. Die dritte be­ vorzugte Ausführungsform ist auch auf die anderen bevorzugten Ausführungsformen anwendbar.
Vierte bevorzugte Ausführungsform
Fig. 10 zeigt eine Halbleiteranordnung gemäß einer vierten bevorzugten Ausführungsform der Erfindung. In Fig. 10 be­ zeichnet das Bezugszeichen 5a Signalleitungen innerhalb des Schaltungssubstrats 3, um die Flächen 5 und die äußeren Ver­ bindungselektroden 4 elektrisch miteinander zu verbinden; die Bezugszeichen 11 und 12 bezeichnen Erdungs- bzw. Masseebenen; das Bezugszeichen 13 bezeichnet eine Stromversorgungsebene. Die anderen Bezugszeichen bezeichnen entsprechende Teile wie in Fig. 1.
Die Konstruktion wird nachstehend näher erläutert. Bei der vierten bevorzugten Ausführungsform ist das TAB-Band ein dop­ pelseitiges TAB-Band. Das Polyimidband 6, die TAB-Leitungen 7 und die Masseebene 11 bilden das doppelseitige TAB-Band. Die Masseebene 11 ist auf der einen Seite des Polyimidbandes 6 vorgesehen, und die TAB-Leitungen 7 sind auf seiner anderen Seite angebracht. Die Masseebene 11 ist elektrisch mit Masse verbunden. Die Fläche 5 ist auf der Oberfläche des Schal­ tungssubstrats 3 als erste Schicht ausgebildet. Die Masseebene 12 ist innerhalb des Schaltungssubstrats 3 als zweite Schicht ausgebildet. Die Stromversorgungsebene 13 ist auf der Rückseite des Schaltungssubstrats 3 als dritte Schicht ausge­ bildet. Die Masseebene 12 ist elektrisch mit Masse verbunden. Die Stromversorgungsebene 13 ist elektrisch mit einer Strom­ versorgung verbunden. Die TAB-Leitungen 7 wirken als Mi­ krostreifenleitungen durch die Anwesenheit der daran angren­ zenden Masseebene 11, und die Flächen 5 dienen als Mi-
krostreifenleitungen durch die Anwesenheit der daran angren­ zenden Masseebene 12.
Da die TAB-Leitungen 7 und die Flächen 5 Mikrostreifenleitun­ gen bilden, wird die charakteristische Impedanz der TAB-Lei­ tungen 7 und der Flächen 5 gesteuert. Die Masseebene 12 und die Stromversorgungsebene 13 sind paarweise ausgebildet, um die Induktivität der Stromversorgungsebene 13 zu reduzieren.
Bei der vierten bevorzugten Ausführungsform sind die TAB-Lei­ tungen 7 und die Flächen 5 als Mikrostreifenleitungen ausge­ bildet, um eine verbesserte Signalübertragung zu erzielen. Die Masseebene 12 und die Stromversorgungsebene 13 sind paar­ weise ausgebildet, um für eine stabile Stromversorgung zu sorgen.
Fünfte bevorzugte Ausführungsform
Fig. 11 zeigt eine Halbleiteranordnung gemäß einer fünften bevorzugten Ausführungsform der Erfindung. In Fig. 11 be­ zeichnet das Bezugszeichen 14 eine Masseebene. Die anderen Bezugszeichen bezeichnen entsprechende Teile wie in Fig. 10.
Die Konstruktion wird nachstehend näher erläutert. Bei der fünften bevorzugten Ausführungsform ist das TAB-Band ein ein­ seitiges TAB-Band. Das Polyimidband 6 und die TAB-Leitungen 7 bilden das TAB-Band. Die Flächen 5 und die Masseebene 14 sind auf der Oberfläche des Schaltungssubstrats 3 als erste Schicht ausgebildet. Teile der Signalleitungen 5a, die paral­ lel zu der Oberfläche des Schaltungssubstrats 3 verlaufen, sind innerhalb des Schaltungssubstrats 3 als zweite Schicht ausgebildet. Die Masseebene 12 ist als dritte Schicht inner­ halb des Schaltungssubstrats 3 in einer dichteren Position zu der Rückseite des Schaltungssubstrats 3 als die Signalleitun­ gen 5a ausgebildet. Die Stromversorgungsebene 13 ist auf der Rückseite des Schaltungssubstrats 3 als vierte Schicht ausge­ bildet. Die Masseebene 14 ist mit der Masseebene 12 verbun­ den. Die TAB-Leitungen 7 dienen als Mikrostreifenleitungen durch die Anwesenheit der daran angrenzenden Masseebene 14. Die Teile der Signalleitungen 5a, die parallel zu der Ober­ fläche des Schaltungssubstrats 3 verlaufen, wirken als Mi­ krostreifenleitungen durch die Anwesenheit der daran angren­ zenden Masseebene 12. Die Masseebene 14 ist zwischen den Tei­ len der Signalleitungen 5a, die parallel zu der Oberfläche des Schaltungssubstrats 3 verlaufen, und den TAB-Leitungen 7 vorgesehen.
Da die TAB-Leitungen 7 und die Signalleitungen 5a Mikrostrei­ fenleitungen sind, ist die charakteristische Impedanz der TAB-Leitungen 7 und der Signalleitungen 5a gesteuert. Die Masseebene 12 und die Stromversorgungsebene 13 sind paarweise ausgebildet, um die Induktivität der Stromversorgungsebene 13 zu reduzieren.
Das doppelseitige TAB-Band, das für die Halbleiteranordnung gemäß Fig. 10 verwendet wird, ist relativ teuer. Bei der fünften bevorzugten Ausführungsform kann die Verwendung des einseitigen TAB-Bandes, das relativ preiswert ist, die Kosten der Halbleiteranordnung reduzieren. Die TAB-Leitungen 7 und die Signalleitungen 5a sind Mikrostreifenleitungen, um eine verbesserte Signalübertragung zu bieten. Die Masseebene 12 und die Stromversorgungsebene 13, die paarweise ausgebildet sind, sorgen für eine stabile Stromversorgung. Die Masseebene 14 ist zwischen den Signalleitungen 5a und den TAB-Leitungen 7 vorgesehen, um ein Übersprechen zwischen den Signalleitun­ gen 5a und den TAB-Leitungen 7 zu unterdrücken.
Sechste bevorzugte Ausführungsform
Fig. 12 zeigt eine Halbleiteranordnung gemäß einer sechsten bevorzugten Ausführungsform der Erfindung. In Fig. 12 be­ zeichnet das Bezugszeichen 5b Signalleitungen, um die Verbin­ dungspunkte der TAB-Leitungen 7 und der Flächen 5 mit den Si­ gnalleitungen 5a zu verbinden, welches Verbindungsleitungen innerhalb des Schaltungssubstrats 3 sind. Die anderen Bezugs­ zeichen bezeichnen entsprechende Teile wie in Fig. 10.
Die Konstruktion wird nachstehend näher erläutert. Bei der sechsten bevorzugten Ausführungsform ist das TAB-Band ein einseitiges TAB-Band. Das Polyimidband 6 und die TAB-Leitun­ gen 7 bilden das einseitige TAB-Band. Die Masseebene 14 ist elektrisch mit Masse verbunden. Die Masseebene 14 ist auf der Oberfläche des Schaltungssubstrats 3 ausgebildet. Die TAB- Leitungen 7 wirken als Mikrostreifenleitungen durch die Anwe­ senheit der daran angrenzenden Masseebene 14.
Fig. 13 ist eine vergrößerte Darstellung eines Teiles der Oberfläche des Schaltungssubstrats 3 gemäß der sechsten be­ vorzugten Ausführungsform der Erfindung. Die Bezugszeichen in Fig. 13 entsprechen denen in Fig. 12. Wie in Fig. 13 darge­ stellt, ist die Masseebene 14 in einem anderen Teil als die Fläche 5 und die Signalleitung 5 auf der Oberfläche des Schaltungssubstrats 3 ausgebildet. Die Flächen 5 und die Si­ gnalleitungen 5b dienen als koplanare Streifenleitungen durch die Anwesenheit der Masseebene 14.
Da die TAB-Leitungen 7 Mikrostreifenleitungen sind, wird die charakteristische Impedanz der TAB-Leitungen 7 gesteuert.
Bei der sechsten bevorzugten Ausführungsform kann die Verwen­ dung des einseitigen TAB-Bandes, das relativ preiswert ist, die Kosten der Halbleiteranordnung reduzieren. Da die TAB- Leitungen 7 Mikrostreifenleitungen sind und die Flächen 5 und die Signalleitungen 5b koplanare Streifenleitungen sind, wird eine verbesserte Signalübertragung erzielt. Außerdem kann die einzige Masseebene 14, die in dem Schaltungssubstrat 3 ausge­ bildet ist, es ermöglichen, daß das Schaltungssubstrat 3 we­ niger kostspielig ist, so daß die Kosten der Halbleiteranord­ nung reduziert werden.
Siebente bevorzugte Ausführungsform
Fig. 14 zeigt eine Halbleiteranordnung gemäß einer siebenten bevorzugten Ausführungsform der Erfindung. In Fig. 14 be­ zeichnet das Bezugszeichen 5c Signalleitungen, die auf der Rückseite des Schaltungssubstrats 3 ausgebildet sind, um die Signalleitungen 5a, welche Verbindungsleitungen innerhalb des Schaltungssubstrats 3 sind, mit den äußeren Verbindungselek­ troden 4 zu verbinden. Die anderen Bezugszeichen bezeichnen entsprechende Teile wie in Fig. 10.
Die Konstruktion wird nachstehend näher erläutert. Bei der siebenten bevorzugten Ausführungsform ist das TAB-Band ein einseitiges TAB-Band. Das Polyimidband 6 und die TAB-Leitun­ gen 7 bilden das einseitige TAB-Band. Die Masseebene 14 ist elektrisch mit Masse verbunden. Die Signalleitungen 5c sind auf der Rückseite des Schaltungssubstrats 3 ausgebildet. Die Signalleitungen 5a und die äußeren Verbindungselektroden 4 sind elektrisch miteinander über die Signalleitungen 5c ver­ bunden. Die Stromversorgungsebene 13 ist in einem anderen Be­ reich als die Signalleitungen 5c auf der Rückseite des Schal­ tungssubstrats 3 ausgebildet. Die Stromversorgungsebene 13 ist elektrisch mit der Stromversorgung verbunden. Die Masseebene 14 ist zwischen den Signalleitungen 5c und den TAB-Lei­ tungen 7 vorgesehen. Die Signalleitungen 5c und die TAB-Lei­ tungen 7 wirken als Mikrostreifenleitungen aufgrund der Anwe­ senheit der Masseebene 14.
Da die TAB-Leitungen 7 und die Signalleitungen 5c Mikrostrei­ fenleitungen sind, ist die charakteristische Impedanz der TAB-Leitungen 7 und der Signalleitungen 5c gesteuert. Die Masseebene 14 und die Stromversorgungsebene 13 sind paarweise ausgebildet, um die Induktivität der Stromversorgungsebene 13 zu reduzieren.
Bei der siebenten bevorzugten Ausführungsform kann die Ver­ wendung des einseitigen TAB-Bandes, das relativ preiswert ist, die Kosten der Halbleiteranordnung reduzieren. Die TAB- Leitungen 7 und die Signalleitungen 5c sind Mikrostreifenlei­ tungen, um für eine verbesserte Signalübertragung zu sorgen. Die einzige Masseebene 14, die in dem Schaltungssubstrat 3 ausgebildet ist, ermöglicht es, daß das Schaltungssubstrat 3 weniger kostspielig sein kann, so daß die Kosten der Halblei­ teranordnung reduziert werden. Die Masseebene 14 ist zwischen den Signalleitungen 5a und den TAB-Leitungen 7 vorgesehen, um ein Übersprechen zwischen den Signalleitungen 5c und den TAB- Leitungen 7 zu unterdrücken. Die Masseebene 14 und die Strom­ versorgungsebene 13 sind paarweise ausgebildet, um eine sta­ bile Stromversorgung zu erzielen.
Die vierten bis siebenten bevorzugten Ausführungsformen sind auch bei den anderen bevorzugten Ausführungsformen anwendbar.
Achte bevorzugte Ausführungsform
Zunächst wird eine herkömmliche Halbleiteranordnung erläu­ tert. Fig. 36 zeigt eine herkömmliche Halbleiteranordnung ge­ mäß der JP-OS 2-106 943 (1990). In Fig. 36 bezeichnet das Be­ zugszeichen 8a einen Lotresist; das Bezugszeichen 16 bezeich­ net Elektroden-Kontaktstellen, die als Matrixanordnung von Elektroden vorgesehen und auf der Oberfläche des Halbleiter­ chips 1 ausgebildet sind; das Bezugszeichen 17 bezeichnet Flächen für innere Kontakthöcker, die auf dem Schaltungssub­ strat 3 ausgebildete Elekroden sind; das Bezugszeichen 18 be­ zeichnet innere Elektrodenkugeln aus Lot. Die anderen Bezugs­ zeichen bezeichnen entsprechende Teile wie in Fig. 1.
Die Konstruktion der herkömmlichen Halbleiteranordnung sowie ein Verfahren zu ihrer Herstellung wird nachstehend erläu­ tert. Zunächst wird der Halbleiterchip 1 mit den Kontakthöc­ kern 2 und den Elektroden-Kontaktstellen 16 gebildet.
Dann wird das TAB-Band bereitgestellt, und das eine Ende ei­ ner TAB-Leitung 7 wird mit einem Kontakthöcker 2 verbunden. Das andere Ende der TAB-Leitung 7 wird einer Formung unter­ worfen.
Das Schaltungssubstrat 3 wird so hergestellt, daß seine Ober­ fläche der Oberfläche des Halbleiterchips 1 gegenüberliegt. Das Schaltungssubstrat 3 hat Flächen 5 und Flächen 17 für in­ nere Kontakthöcker, die auf seiner Oberfläche ausgebildet sind. Die inneren Elektrodenkugeln 18 sind vorher mit den Flächen 17 für innere Kontakthöcker verbunden worden. Die je­ weiligen anderen Enden der TAB-Leitungen 7 werden mit den Flächen 5 verbunden. Diese Verbindung sorgt für eine Positi­ onsausrichtung der Elektroden-Kontaktstellen 16 relativ zu den inneren Elektrodenkugeln 18, um dafür zu sorgen, daß die Elektroden-Kontaktstellen 16 und die inneren Elektrodenkugeln einander gegenüberliegen.
Die oben beschriebene Herstellung wird durchgeführt, um dafür zu sorgen, daß der Abstand zwischen der Oberfläche des Halb­ leiterchips 1 und der Oberfläche des Schaltungssubstrats 3 gleich der Summe der Durchmesser der inneren Elektrodenkugeln 18 und der Höhe der Elektroden-Kontaktstellen 16 sein kann, also der Größe der Elektroden-Kontaktstellen 16 in der Rich­ tung der Dicke der oben beschriebenen Halbleiteranordnung.
Dann wird Wärme aufgebracht, um dafür zu sorgen, daß die in­ neren Elektrodenkugeln 18 aufschmelzen, um die inneren Elek­ trodenkugeln 18 mit den Elektroden-Kontaktstellen 16 zu ver­ binden. Dann ist die Halbleiteranordnung gemäß Fig. 36 fer­ tig.
Die herkömmliche Halbleiteranordnung mit dem oben beschriebe­ nen Aufbau bietet jedoch die nachstehend beschriebenen Pro­ bleme. Es kann der Fall eintreten, daß kein Kontakt zwischen den Elektroden-Kontaktstellen 16 und den inneren Elektroden­ kugeln 18 hergestellt wird, was zu einer elektrischen Unter­ brechung führt. Dies resultiert aus der geringen Steifigkeit des TAB-Bandes, das die Neigung hat, daß es während des Auf­ schmelzens durch die Wärmebeanspruchung deformiert wird. Da die TAB-Leitungen 7 mit den Flächen 5 verbunden sind, ist es schwierig, daß die inneren Elektrodenkugeln und die Elektro­ den-Kontaktstellen 16 voneinander längs der Oberfläche des Schaltungssubstrats 3 abweichen. Es besteht jedoch die Nei­ gung bei den inneren Elektrodenkugeln 18 und den Elektroden- Kontaktstellen 16, daß eine Abweichung in der Richtung der Dicke der Halbleiteranordnung auftritt.
Auch wenn die Herstellung durchgeführt wird, kann der Abstand zwischen der Oberfläche des Halbleiterchips 1 und der Ober­ fläche des Schaltungssubstrats 3 größer werden als die Summe der Durchmesser der inneren Elektrodenkugeln 18 und der Größe der Elektroden-Kontaktstellen 16 in der Richtung der Dicke der Halbleiteranordnung, was eine elektrische Unterbrechung hervorrufen kann.
Ein Ansatz, um das oben beschriebene Problem zu lösen oder um elektrische Unterbrechungen zu verhindern, besteht darin, das Volumen der inneren Elektrodenkugeln 18 zu erhöhen, um den Wert der zulässigen Abweichung der inneren Elektrodenkugeln 18 und der Elektroden-Kontaktstellen 16 in der Richtung der Dicke der Halbleiteranordnung zu erhöhen. Die inneren Elek­ trodenkugeln 18 können jedoch während des Aufschmelzens über­ mäßig flach werden und in Kontakt miteinander gelangen, was zu einem Kurzschluß führt.
Die Vergrößerung des Volumens der inneren Elektrodenkugeln 18 erfordert eine Zunahme der Höhe der TAB-Leitungen 7 in der Richtung der Dicke der Halbleiteranordnung während der Her­ stellung. Die Vergrößerung der Höhe der TAB-Leitungen 7 übt aber nachteilige Wirkungen auf die sogenannte Koplanarität aus und bewirkt eine Deformation der TAB-Leitungen 7, wenn die Verbindung zwischen den TAB-Leitungen 7 und den Flächen 5 hergestellt wird, was zu nicht- ordnungsgemäßen Verbindungen führt. Eine Halbleiteranordnung, die die oben beschriebenen Probleme mit anderen Mitteln löst, ist nachstehend angegeben.
Fig. 15 zeigt eine Halbleiteranordnung gemäß einer achten be­ vorzugten Ausführungsform der Erfindung. In Fig. 15 bezeich­ net das Bezugszeichen 8a einen Lotresist, um die Oberfläche der Halbleiteranordnung zu schützen. Das Bezugszeichen 15 be­ zeichnet einen Hohlraum, der in der Oberfläche des Schal­ tungssubstrats 3 ausgebildet ist. Das Bezugszeichen 16 be­ zeichnet eine Matrixanordnung von Elektroden-Kontaktstellen, die auf der Oberfläche des Halbleiterchips 1 ausgebildet ist. Das Bezugszeichen 17 bezeichnet Flächen für innere Kontakt­ höcker, die am Boden des Hohlraumes 15 ausgebildet sind. Das Bezugszeichen 18 bezeichnet innere Elektrodenkugeln aus Lot. Die anderen Bezugszeichen bezeichnen entsprechende Teile wie in Fig. 1.
Die Hauptkonstruktion wird nachstehend näher erläutert. Zu­ erst wird der Aufbau des Halbleiterchips 1 diskutiert. Die Kontakthöcker 2 sind auf der Umfangsfläche des Halbleiter­ chips 1 ausgebildet. Die Vielzahl von Elektroden-Kontaktstel­ len 16 sind in Matrixform innerhalb von den Kontakthöckern 2 angeordnet.
Beim Schaltungssubstrat 3 ist der Hohlraum 15 von der Ober­ fläche des Schaltungssubstrats 3 aus ausgehöhlt. Die Flächen 17 für innere Kontakthöcker sind am Boden des Hohlraumes 15 vorgesehen. Die Anordnung der Vielzahl von Flächen 17 für in­ nere Kontakthöcker ist identisch mit der Matrixanordnung der Elektroden-Kontaktstellen 16. Die Flächen 17 für die inneren Kontakthöcker und die äußeren Verbindungselektroden 4 sind miteinander über nicht-dargestellte Signalleitungen innerhalb des Schaltungssubstrats 3 verbunden. Die Elektroden-Kontakt­ stellen 16 und die Flächen 17 für die inneren Kontakthöcker sind elektrisch miteinander über die inneren Elektrodenku­ geln 18 verbunden. Die anderen Elemente in Fig. 15 haben eine ähnliche Konstruktion wie in Fig. 1.
Eingangs- und Ausgangssignale zwischen dem Halbleiterchip 1 und dem Schaltungssubstrat 3 werden über die Kontakthöcker 2 und die Elektroden-Kontaktstellen 16 übertragen. Eingangs- und Ausgangssignale für die Kontakthöcker 2 werden zu den äu­ ßeren Verbindungselektroden 4 über die TAB-Leitungen 7, die Flächen 5 und die nicht-dargestellten Signalleitungen inner­ halb des Schaltungssubstrats 3 übertragen. Eingangs- und Aus­ gangssignale für die Elektroden-Kontaktstellen 16 werden zu den äußeren Verbindungselektroden 4 über die inneren Elektro­ denkugeln 18, die Flächen 17 für innere Kontakthöcker und die nicht-dargestellten Signalleitungen innerhalb des Schaltungs­ substrats 3 übertragen.
Es folgt eine detaillierte Beschreibung der Konstruktion im Zusammenhang mit einer Diskussion des Verfahrens zur Herstel­ lung der Halbleiteranordnung gemäß Fig. 15. Zunächst wird der Halbleiterchip 1 mit den Kontakthöckern 2 und den Elektroden- Kontaktstellen 16 hergestellt. Die Kontakthöcker 2, die eine Höhe von einigen zehn Mikrometern haben, werden dadurch her­ gestellt, daß der Halbleiterchip 1 mit Au beschichtet wird. Ein zweischichtiges Grenzschichtmetall, das aus TiW und TiN besteht, oder ein dreischichtiges Grenzschichtmetall, das aus Cr, Cu und Au besteht, wird auf der Oberfläche der Elektro­ den-Kontaktstellen 16 ausgebildet.
Das TAB-Band wird bereitgestellt, wobei das eine Ende einer TAB-Leitung 7 mit einem Kontakthocker 2 verbunden wird. Die TAB-Leitungen 7 bestehen im wesentlichen aus Kupfer und sind mit Sn beschichtet. Das eine Ende einer TAB-Leitung 7 wird mit dem Kontakthöcker 2 verbunden unter Verwendung einer Au-Sn-Legierungsverbindung zwischen der TAB-Leitung 7 und dem Kontakthöcker 2, und zwar unter Verwendung einer Thermokom­ pressionsverbindung. Die TAB-Leitung 7 wird keiner Formung unterzogen, sondern ist flach.
Dann wird das Schaltungssubstrat 3 hergestellt, so daß seine Oberfläche der Oberfläche des Halbleiterchips 1 gegenüber­ liegt. Das Schaltungssubstrat 3 hat auf seiner Oberfläche ausgebildete Flächen 5. Die Flächen 5 sind mit Au beschich­ tet. Das Schaltungssubstrat 3 weist ferner den Hohlraum 15 sowie die Flächen 17 für innere Kontakthöcker am Boden des Hohlraumes 15 auf. Die inneren Elektrodenkugeln 18 werden mit den Flächen 17 für innere Kontakthöcker verbunden. Der flache Lotresist 8a wird auf der Oberfläche des Schaltungssubstrats 3 um den Hohlraum 15 herum ausgebildet. Die flachen TAB-Lei­ tungen 7 und der flache Lotresist 8a sind so angeordnet, daß sie miteinander in Kontakt stehen. Die jeweiligen anderen En­ den der TAB-Leitungen 7 werden mit den Flächen 5 durch eine Thermokompressionsverbindung verbunden. Diese Verbindung sorgt für eine Positionsausfluchtung der Elektroden-Kontakt­ stellen 16 relativ zu den inneren Elektrodenkugeln 18, um da­ für zu sorgen, daß die Elektroden-Kontaktstellen 16 und die inneren Elektrodenkugel 18 einander gegenüberliegen.
Der Abstand von der Oberfläche des Halbleiterchips 1 zu der Oberfläche des Schaltungssubstrats 3, dem Boden des Hohlrau­ mes 15, ist im wesentlichen bestimmt durch die Summe des Durchmessers der inneren Elektrodenkugeln 18 und die Höhe der Elektroden-Kontaktstellen 16. Die Tiefe des Hohlraumes 15 von der Oberfläche des Schaltungssubstrats ist ungefähr auf diese Summe eingestellt. Der Hohlraum 15 hat eine konstante Tiefe von der Oberfläche des Schaltungssubstrats 3 vor und nach dem Aufschmelzen. Somit ist der Abstand von der Oberfläche des Halbleiterchips zu der Oberfläche des Schaltungssubstrats 3, dem Boden des Hohlraumes 15, sowohl vor dem Aufschmelzen als auch danach konstant, was Abweichungen der inneren Elektro­ denkugeln 18 und der Elektroden-Kontaktstellen 16 voneinander in der Richtung der Dicke der Halbleiteranordnung verhindert. Das Verbinden der TAB-Leitungen 7 mit dem Lotresist 8a wäh­ rend des Aufschmelzens oder das Pressen der TAB-Leitungen 7 gegen das Schaltungssubstrat 3, um die TAB-Leitungen 7 an dem Schaltungssubstrat 3 zu fixieren, indem man ein klemmenförmi­ ges Werkzeug während des Aufschmelzens verwendet, kann derar­ tige Abweichungen weiter verhindern.
Es wird Wärme aufgebracht, um dafür zu sorgen, daß die inne­ ren Elektrodenkugeln 18 aufschmelzen, um die inneren Elektro­ denkugeln 18 mit den Elektroden-Kontaktstellen 16 zu verbin­ den. Damit wird die Halbleiteranordnung gemäß Fig. 15 fertig­ gestellt.
Bei der achten bevorzugten Ausführungsform verhindert das Vorsehen des Hohlraumes 15 Abweichungen, um Kontaktunterbre­ chungen zwischen den Elektroden-Kontaktstellen und den inne­ ren Elektrodenkugeln 18 zu unterdrücken, was wiederum die Ausbeute bei den Halbleiteranordnungen erhöht. Da die TAB- Leitungen 7 keiner Formung unterworfen werden, wird bei den TAB-Leitungen 7 verhindert, daß diese deformiert werden, wenn die TAB-Leitungen 7 mit den Flächen 5 verbunden werden. Dies ermöglicht eine korrekte Verbindung zwischen den TAB-Leitun­ gen 7 und den Flächen 5, um die Ausbeute bei den Halbleiter­ anordnungen zu erhöhen. Die Halbleiteranordnung gemäß der achten Ausführungsform, welche die inneren Elektrodenkugeln 18 und die Elektroden-Kontaktstellen 16 zusätzlich zu den Komponenten einer Halbleiteranordnung nur mit dem TAB-Band und Flip-Chip-Kontakthöckern, wie z. B. den Kontakthöckern 2 aufweist, kann bei dem Halbleiterchip 1 angebracht werden, der mehrere Elektroden aufweist.
Die inneren Elektrodenkugeln 18 können ersetzt werden durch Kontakthöcker aus Au, die auf den Elektroden-Kontaktstellen 16 ausgebildet sind, damit sie mit den Flächen 17 für innere Kontakthöcker elektrisch verbunden werden, welche mit Lot­ paste beschichtet sind.
Neunte bevorzugte Ausführungsform
Fig. 16 zeigt eine Halbleiteranordnung gemäß einer neunten bevorzugten Ausführungsform gemäß der Erfindung. In Fig. 16 bezeichnet das Bezugszeichen 19 ein anisotropes leitfähiges Harz, um die Elektroden-Kontaktstellen und die Flächen 17 für innere Kontakthöcker miteinander elektrisch und mechanisch zu verbinden. Die anderen Bezugszeichen bezeichnen entsprechende Teile wie in Fig. 15.
Die Hauptkonstruktion wird nachstehend näher erläutert. Der Halbleiterchip 1 gemäß Fig. 16 hat einen ähnlichen Aufbau wie derjenige gemäß Fig. 15.
Die Flächen 17 für innere Kontakthöcker sind auf der Oberflä­ che des Schaltungssubstrats 3 ausgebildet. Die Anordnung der Vielzahl von Flächen 17 für innere Kontakthöcker ist iden­ tisch mit der Matrixanordnung der Elektroden-Kontaktstellen 16. Das anisotrope leitfähige Harz 19 verbindet die Elektro­ den Kontaktstellen 16 und die Flächen 17 für innere Kontakt­ höcker elektrisch und mechanisch miteinander. Die anderen Elemente in Fig. 16 haben eine ähnliche Konstruktion wie die in Fig. 15.
Die detaillierte Beschreibung der Konstruktion erfolgt ge­ meinsam mit einer Erläuterung des Verfahrens zur Herstellung der Halbleiteranordnung gemäß Fig. 16. Zunächst wird der Halbleiterchip 1 mit den Kontakthöckern 2 und den Elektroden- Kontaktstellen 16 hergestellt. Die Kontakthöcker 2, die eine Höhe von einigen zehn Mikrometern haben, werden dadurch her­ gestellt, daß der Halbleiterchip 1 mit Au beschichtet wird. Die Elektroden-Kontaktstellen 16 werden gleichzeitig mit der Au-Beschichtung der Kontakthöcker 2 durch Au-Beschichtung hergestellt.
Dann wird das TAB-Band bereitgestellt, und das eine Ende ei­ ner TAB-Leitung 7 wird mit dem Kontakthöcker 2 verbunden. Die TAB-Leitungen 7 bestehen im wesentlichen aus Kupfer und sind mit Sn beschichtet. Das eine Ende einer TAB-Leitung 7 wird mit dem Kontakthöcker 2 durch eine Au-Sn-Legierungsverbindung zwischen dem Kontakthöcker 2 und der TAB-Leitung 7 verbunden, und zwar durch Thermokompressionsverbindung. Die TAB-Leitun­ gen 7 werden keiner Formung unterzogen, sondern sind flach.
Das Schaltungssubstrat 3 wird so hergestellt, daß seine Ober­ fläche der Oberfläche des Halbleiterchips 1 gegenüberliegt. Die Flächen 17 für innere Kontakthöcker und die Flächen 5 werden auf der Oberfläche des Schaltungssubstrats 3 ausgebil­ det. Das anisotrope leitfähige Harz 19 wird vorher auf die oberen Oberflächen der Flächen 7 für innere Kontakthöcker aufgebracht. Die Flächen 5 werden mit Au beschichtet. Der flache Lotresist 8a wird auf der Oberfläche des Schaltungs­ substrats 3 um die Flächen 17 für innere Kontakthöcker herum ausgebildet. Die flachen TAB-Leitungen 7 und der flache Lotresist 8a sind so angeordnet, daß sie miteinander in Kon­ takt stehen. Die jeweiligen anderen Enden der TAB-Leitungen 7 werden mit den Flächen 5 durch Thermokompressionsverbindung verbunden.
Diese Verbindung sorgt für eine Positionsausfluchtung der Elektroden-Kontaktstellen 16 relativ zu den Flächen 17 für innere Kontakthöcker, um dafür zu sorgen, daß die Elektroden- Kontaktstellen 16 und die inneren Elektrodenkugeln 18 einan­ der gegenüberliegen. Wenn ein mechanischer Druck in einer solchen Richtung ausgeübt wird, daß der Halbleiterchip 1 dem Schaltungssubstrat 3 gegenüberliegt, so sorgt das anisotrope leitfähige Harz 19 für eine elektrische Verbindung zwischen den Elektroden-Kontaktstellen 16 und den Flächen 17 für in­ nere Kontakthöcker, die einander gegenüberliegen.
Druck und Wärme werden auf die Rückseite des Halbleiterchips 1 aufgebracht, indem man ein Heizwerkzeug verwendet, um eine elektrische und mechanische Verbindung zwischen den Flächen 17 für innere Kontakthöcker und den Elektroden-Kontaktstellen 16 auszubilden, indem man das anisotrope leitfähige Harz 19 verwendet. Auf diese Weise wird die Halbleiteranordnung gemäß Fig. 16 fertiggestellt.
Bei der neunten bevorzugten Ausführungsform verbindet das an­ isotrope leitfähige Harz 19 die Flächen 17 für innere Kon­ takthöcker und die Elektroden-Kontaktstellen 16 miteinander, wobei Kontaktunterbrechungen zwischen den Elektroden-Kontakt­ stellen 16 und den Flächen 17 für innere Kontakthöcker unter­ drückt werden, so daß die Ausbeute der Halbleiteranordnungen verbessert wird. Wenn die Menge des anisotropen leitfähigen Harzes 19, das auf die oberen Oberflächen der Flächen 17 für innere Kontakthöcker aufgebracht wird, auf ein Minimum be­ grenzt ist, welches die Herstellung der mechanischen und elektrischen Verbindung zwischen den Flächen 17 für innere Kontakthöcker und den Elektroden-Kontaktstellen 16 ermög­ licht, dann wird die Höhe der TAB-Leitungen 7 reduziert, so daß das Erfordernis der Formung der TAB-Leitungen 7 beseitigt wird.
Da die TAB-Leitungen 7 keiner Formung unterzogen werden, wird verhindert, daß die TAB-Leitungen 7 deformiert werden, wenn die TAB-Leitungen 7 mit den Flächen 5 verbunden werden. Dies ermöglicht eine ordnungsgemäße Verbindung zwischen den TAB- Leitungen 7 und den Flächen 5, um die Ausbeute der Halblei­ teranordnungen zu verbessern. Die Halbleiteranordnung gemäß der neunten bevorzugten Ausführungsform, welche die inneren Elektrodenkugeln 18 und die Elektroden-Kontaktstellen 16 zu­ sätzlich zu den Komponenten einer Halbleiteranordnung auf­ weist, die nur das TAB-Band und Flip-Chip-Kontakthöcker auf­ weist, wie z. B. die Kontakthöcker 2, kann angewendet werden bei einem Halbleiterchip 1, der mehrere Elektroden aufweist.
Zehnte bevorzugte Ausführungsform
Fig. 17 zeigt eine Halbleiteranordnung gemäß einer zehnten bevorzugten Ausführungsform der Erfindung. In Fig. 17 be­ zeichnet das Bezugszeichen 20 ein Polyimidband, das im allge­ meinen als TAB-Band verwendet wird. Das Bezugszeichen 20a be­ zeichnet eine Matrixanordnung von Öffnungen, die in dem Poly­ imidband 20 ausgebildet sind. Das Bezugszeichen 21 bezeichnet Elektrodenflächen, die auf den Öffnungen 20a ausgebildet sind; das Bezugszeichen 22 bezeichnet TAB-Leitungen, welche mit den Elektrodenflächen 21 verbunden sind. Die anderen Be­ zugszeichen bezeichnen entsprechende Teile wie in Fig. 15.
Die Hauptkonstruktion wird nachstehend näher erläutert. Der Halbleiterchip 1 gemäß Fig. 17 hat eine ähnliche Konstruktion wie derjenige in Fig. 1.
Die Flächen 17 für innere Kontakthöcker werden auf dem Schal­ tungssubstrat 3 ausgebildet. Die Anordnung der Vielzahl von Flächen 17 für innere Kontakthöcker ist identisch mit der Ma­ trixanordnung der Öffnungen 20a. Die Flächen 17 für innere Kontakthöcker und die Elektrodenflächen 21 werden über die inneren Elektrodenkugeln 18 elektrisch miteinander verbunden.
Fig. 18 zeigt eine Draufsicht auf die Halbleiteranordnung ge­ mäß der zehnten bevorzugten Ausführungsform der Erfindung. Die Bezugszeichen in Fig. 18 entsprechen denjenigen in Fig. 17. Die Elektrodenflächen 21 sind mit einigen aus der Viel­ zahl von Kontakthöckern 2 über die TAB-Leitungen 22 verbun­ den. Andere Kontakthöcker 2 sind mit den TAB-Leitungen 7 ver­ bunden. Das TAB-Band, welches das Polyimidband 20 und die TAB-Leitungen 22 aufweist, und das TAB-Band, welches das Po­ lyimidband 6 und die TAB-Leitungen 7 aufweist, sind aus dem gleichen Basismaterial hergestellt.
Eingangs- und Ausgangssignale zwischen dem Halbleiterchip 1 und dem Schaltungssubstrat 3 werden über die Kontakthöcker 2 übertragen. Eingangs- und Ausgangssignale für einige der Kon­ takthöcker 2 werden über die TAB-Leitungen 22, die inneren Elektrodenkugeln 18, die Flächen 17 für innere Kontakthöcker sowie nicht-dargestellte Signalleitungen innerhalb des Schal­ tungssubstrats 3 zu den äußeren Verbindungselektroden 4 über­ tragen. Eingangs- und Ausgangssignale für andere Kontakthöc­ ker 2 werden über die TAB-Leitungen 7, die Flächen 5 und die nicht-dargestellten Signalleitungen innerhalb des Schaltungs­ substrats 3 zu den äußeren Verbindungselektroden 4 übertra­ gen.
Die detaillierte Beschreibung der Konstruktion erfolgt nach­ stehend zusammen mit der Erläuterung des Herstellungsverfah­ rens für die Halbleiteranordnung gemäß Fig. 17. Zunächst wird der Halbleiterchip 1 mit den Kontakthöckern 2 hergestellt. Die Kontakthöcker 2 haben eine Höhe von einigen zehn Mikrome­ tern und werden dadurch hergestellt, daß der Halbleiterchip 1 mit Au beschichtet wird.
Dann wird das TAB-Band bereitgestellt, wobei das eine Ende einer TAB-Leitung 7 mit einem Kontakthöcker 2 verbunden wird. Die TAB-Leitungen 7 bestehen im wesentlichen aus Kupfer, be­ schichtet mit Sn. Das eine Ende einer TAB-Leitung 7 ist mit einem Kontakthöcker 2 über eine Au-Sn-Legierungsverbindung zwischen dem Kontakthöcker 2 und der TAB-Leitung 7 mittels einer Thermokompressionsverbindung verbunden.
Das Schaltungssubstrat 3 wird so hergestellt, daß seine Ober­ fläche der Oberfläche des Halbleiterchips 1 gegenüberliegt. Die Flächen 5 und die inneren Elektrodenkugeln 18 werden auf der Oberfläche des Schaltungssubstrats 3 ausgebildet. Die Flächen 5 werden mit Au beschichtet. Die inneren Elektroden­ kugeln 18 werden mit den Flächen 17 für innere Kontakthöcker verbunden, die in Matrixform auf der Oberfläche des Schal­ tungssubstrats 3 angeordnet sind. Die jeweils anderen Enden der TAB-Leitungen 7 werden mit den Flächen 5 durch Thermokom­ pressionsverbindung verbunden. Diese Verbindung sorgt für eine Positionsausfluchtung der Öffnungen 20a relativ zu den inneren Elektrodenkugeln 18, um dafür zu sorgen, daß die Öff­ nungen 20a und die inneren Elektrodenkugeln 18 einander ge­ genüberliegen.
Das Aufbringen von Wärme erzeugt ein Aufschmelzen, um die in­ neren Elektrodenkugeln 18 zu schmelzen. Dann füllt ein Lot die Öffnungen 20a, um die inneren Elektrodenkugeln 18 mit dem Polyimidband 20 zu verbinden. Auf diese Weise wird die Halb­ leiteranordnung gemäß Fig. 17 fertiggestellt.
Bei der zehnten bevorzugten Ausführungsform werden Signale zu dem Halbleiterchip 1 und Signale von dem Halbleiterchip 1 nur über die Kontakthöcker 2 zugeführt bzw. abgeführt, welche um den Halbleiterchip 1 herum angeordnet sind. Dies beseitigt das Erfordernis von Elektroden-Kontaktstellen 16, die in Fig. 16 dargestellt sind, um einen hohen Freiheitsgrad für die Konzeption der Schaltung innerhalb des Halbleiterchips 1 zur Verfügung zu stellen, so daß die Konfiguration der Halblei­ teranordnung in effizienter Weise möglich ist.
Elfte bevorzugte Ausführungsform
Fig. 19 zeigt eine Halbleiteranordnung gemäß einer elften be­ vorzugten Ausführungsform der Erfindung. In Fig. 19 bezeich­ net das Bezugszeichen 24 Kontakthöcker, die aus Gold, Lot oder dergleichen auf der Oberfläche des Halbleiterchips 1 in­ nerhalb von den Kontakthöckern 2 ausgebildet sind und als vorstehende Elektroden dienen. Die anderen Bezugszeichen be­ zeichnen entsprechende Teile wie in Fig. 17.
Die Hauptkonstruktion wird nachstehend erläutert. Der Halb­ leiterchip 1 gemäß Fig. 19 weist zusätzlich die Kontakthöcker 24 auf, die innerhalb von den Kontakthöckern 2 am dem Halb­ leiterchip 1 gemäß Fig. 1 ausgebildet sind.
Die Flächen 17 für innere Kontakthöcker sind auf der Oberflä­ che des Schaltungssubstrats 3 ausgebildet. Die Anordnung der Vielzahl von Flächen 17 für innere Kontakthöcker ist iden­ tisch mit der Matrixanordnung der Öffnungen 20a. Die Flächen 17 für innere Kontakthöcker und die Elektrodenflächen 21 wer­ den mit den inneren Elektrodenkugeln 18 elektrisch miteinan­ der verbunden.
Fig. 20 zeigt eine Draufsicht auf die Halbleiteranordnung ge­ mäß der elften bevorzugten Ausführungsform der Erfindung. Die Bezugszeichen in Fig. 20 entsprechen denen in Fig. 19. Die Elektrodenflächen 21 und die Kontakthöcker 24 sind über die TAB-Leitungen 22 elektrisch miteinander verbunden. Die Kon­ takthöcker 2 sind mit den TAB-Leitungen 7 verbunden. Das TAB- Band, welches das Polyimidband 20 und die TAB-Leitungen 22 aufweist, und das TAB-Band, welches das Polyimidband 6 und die TAB-Leitungen 7 aufweist, sind aus den gleichen Basisma­ terialien hergestellt.
Eingangs- und Ausgangssignale zwischen dem Halbleiterchip 1 und dem Schaltungssubstrat 3 werden über die Kontakthöcker 2 und 24 übertragene. Eingangs- und Ausgangssignale für die Kon­ takthöcker 24 werden über die TAB-Leitungen 22, die Elektro­ denflächen 21, die inneren Elektrodenkugeln 18, die Flächen 17 für innere Kontakthöcker und die nicht-dargestellten Si­ gnalleitungen innerhalb des Schaltungssubstrats 3 zu den äu­ ßeren Verbindungselektroden 4 übertragen. Eingangs- und Aus­ gangssignale für die Kontakthöcker 2 werden über die TAB-Lei­ tungen 7, die Flächen 5 und die nicht-dargestellten Signallei­ tungen innerhalb des Schaltungssubstrats 3 zu den äußeren Verbindungselektroden 4 übertragen.
Die detaillierte Beschreibung der Konstruktion erfolgt zusam­ men mit einer Erläuterung des Herstellungsverfahrens für die Halbleiteranordnung gemäß Fig. 19. Zunächst wird der Halblei­ terchip 1 mit den Kontakthöckern 2 und 24 hergestellt. Die Kontakthöcker 2 und 24, deren Höhe einige zehn Mikrometer be­ trägt, werden dadurch hergestellt, daß der Halbleiterchip 1 mit Au beschichtet wird.
Dann wird das TAB-Band bereitgestellt, wobei das eine Ende einer TAB-Leitung 7 mit einem Kontakthöcker 2 verbunden wird. Das eine Ende einer TAB-Leitung 22 wird mit einem Kontakthöc­ ker 24 verbunden. Die TAB-Leitungen 7 und die Kontakthöcker 24 bestehen im wesentlichen aus Kupfer, beschichtet mit Sn. Das eine Ende einer TAB-Leitung 7 wird mit einem Kontakthöc­ ker 2 verbunden durch eine Au-Sn-Legierungsverbindung zwi­ schen dem Kontakthöcker 2 und der TAB-Leitung 7 durch Verwen­ dung einer Thermokompressionsverbindung. Das eine Ende einer TAB-Leitung 22 wird in gleicher Weise mit einem Kontakthöcker 24 verbunden.
Das Schaltungssubstrat 3 wird so hergestellt, daß seine Ober­ fläche der Oberfläche des Halbleiterchips 1 gegenüberliegt. Die Flächen 5 und die inneren Elektrodenkugeln 18 werden auf der Oberfläche des Schaltungssubstrats 3 ausgebildet. Die Flächen 5 werden mit Au beschichtet. Die inneren Elektroden­ kugeln 18 werden mit den Flächen 17 für interne Kontakthöcker verbunden, die in Matrixform auf der Oberfläche des Schal­ tungssubstrats 3 angeordnet sind. Die jeweiligen anderen En­ den der TAB-Leitungen 7 werden mit den Flächen 5 durch Ther­ mokompressionsverbindungen verbunden. Diese Verbindung sorgt für eine Positionsausfluchtung der Öffnungen 20a relativ zu den inneren Elektrodenkugeln 18, um dafür zu sorgen, daß die Öffnungen 20a und die inneren Elektrodenkugeln 18 einander gegenüberliegen.
Das Aufbringen von Wärme bewirkt ein Aufschmelzen, um die in­ neren Elektrodenkugeln 18 zu schmelzen. Dann füllt Lot die Öffnungen 20a, um die inneren Elektrodenkugeln 18 mit dem Po­ lyimidband 20 zu verbinden. Auf diese Weise wird die Halblei­ teranordnung gemäß Fig. 19 fertiggestellt.
Bei der elften bevorzugten Ausführungsform werden die Signale zu dem und von dem Halbleiterchip 1 nur durch die Kontakthöc­ ker 2 und 24 zugeführt bzw. abgeführt, welche in dem Umfangs­ bereich des Halbleiterchips 1 ausgebildet sind. Dies besei­ tigt das Erfordernis von Elektroden-Kontaktstellen gemäß Fig. 16, um dadurch den Freiheitsgrad der Schaltungskonfiguration innerhalb des Halbleiterchips 1 zu verbessern, was eine effi­ ziente Konfiguration der Halbleiteranordnung ermöglicht. Das Vorsehen von Kontakthöckern 2 und 24, die als zwei Anschlüsse für den Halbleiterchip 1 dienen, wobei die inneren und äuße­ ren Kontakthöcker 24 bzw. 2 mit den Polyimidbändern 20 bzw. 6 verbunden sind, ermöglicht es, daß der Halbleiterchip 1 Kon­ takthöcker 2 und 24 mit einem günstigeren Rasterabstand von Kontakthöckern aufweisen kann, verglichen mit dem Fall, daß er nur die Kontakthöcker 2 in dem Falle der gleichen Anzahl von Kontakthöckern besitzt.
Dies sorgt für ordnungsgemäße Verbindungen zwischen den Kon­ takthöckern 2 und dem Polyimidband 6 sowie zwischen den Kon­ takthöckern 24 und dem Polyimidband 20, was die Ausbeute bei der Herstellung der Halbleiteranordnungen verbessert. Der Halbleiterchip 1, der sowohl die Kontakthöcker 2 als auch 24 aufweist, kann mehr Anschlüsse besitzen als ein Halbleiter­ chip 1, der nur die Kontakthöcker 2 im Falle des gleichen Ra­ sterabstandes von Kontakthöckern besitzt.
Die achten bis elften bevorzugten Ausführungsformen sind auch bei anderen bevorzugten Ausführungsformen anwendbar.
Zwölfte bevorzugte Ausführungsform
Fig. 37 zeigt eine Halbleiteranordnung, die eine Abdeckung oder Kappe anstelle des Dichtharzes 8 aufweist. In Fig. 37 bezeichnet das Bezugszeichen 41 ein Polyimidband, bestehend aus Polyimid und Kupfer, um die elektrischen Charakteristiken aus dem Halbleiterchip 1 herauszuholen. Das Bezugszeichen 42 bezeichnet eine Kappe, die aus einer Legierung aus Eisen und Nickel, Keramik oder dergleichen besteht, um den Halbleiter­ chip 1 und das Polyimidband 41 gegenüber der äußeren Umgebung zu schützen. Das Bezugszeichen 43 bezeichnet ein Dichtharz aus Epoxy, um das Schaltungssubstrat 3 mit der Kappe 42 zu verbinden. Das Bezugszeichen 44 bezeichnet ein Chipbonding- Harz aus Epoxyharz oder dergleichen, um den Halbleiterchip 1 an der Kappe 42 zu befestigen. Die anderen Bezugszeichen be­ zeichnen entsprechende Teile wie in Fig. 1. Fig. 37 ent­ spricht Fig. 6.
Die Halbleiteranordnung gemäß Fig. 37, welche die Kappe 42 verwendet, ist kostspielig. Bei den Herstellungsschritten wird das eine Ende des Polyimidbandes 41 mit dem Halbleiter­ chip 1 verbunden, während sein anderes Ende mit der Fläche 5 verbunden wird. Dann überdeckt die Kappe 42 den Halbleiter­ chip 1, um die Kappe 42 mit der Rückseite, also der oberen Oberfläche in Fig. 37 des Halbleiterchips 1 zu verbinden. Während der Verbindung wird das Polyimidband 41 belastet, und die Kontakthöcker 2 können zerbrochen oder beschädigt werden, was zu einer verringerten Zuverlässigkeit der Halbleiteran­ ordnung führt. Eine Halbleiteranordnung, bei der die oben ge­ schilderten Probleme gelöst sind, wird nachstehend erläutert.
Fig. 21 zeigt eine Halbleiteranordnung gemäß einer zwölften bevorzugten Ausführungsform der Erfindung. In Fig. 21 be­ zeichnet das Bezugszeichen 3a eine Durchgangsöffnung, die sich zentral durch das Schaltungssubstrat 3 erstreckt. Das Bezugszeichen 27 bezeichnet ein Montagesubstrat, das aus mit Glasfasern verstärktem Kunststoff, FR4 oder dergleichen be­ steht. Das Bezugszeichen 28 bezeichnet ein Chipbonding-Harz aus Expoxy, um den Halbleiterchip 1 mit dem Montagesubstrat 27 zu verbinden. Die anderen Bezugszeichen bezeichnen ent­ sprechende Teile wie in Fig. 1.
Die Konstruktion wird nachstehend erläutert. Der Halbleiter­ chip 1 wird in der Durchgangsöffnung 3a angeordnet, wobei seine Rückseite direkt dem Montagesubstrat 27 zugewandt ist, also nach unten in Fig. 21. Die Kontakthöcker 2 und die Flä­ chen 5 sind über TAB-Leitungen 7 elektrisch miteinander ver­ bunden. Das Chipbonding-Harz 28 ist zwischen dem Halbleiter­ chip 1 und dem Montagesubstrat 27 vorgesehen, um den Halblei­ terchip 1 mit dem Montagesubstrat 27 zu verbinden. Die Flä­ chen 5 sind elektrisch mit den äußeren Verbindungselektroden 4 verbunden, und zwar über nicht-dargestellte Signalleitungen innerhalb des Schaltungssubstrats 3. Die äußeren Verbindungs­ elektroden 4 sind mit dem Montagesubstrat 27 verbunden. Das Chipbonding-Harz 28 ist in dem Montagesubstrat 27 enthalten.
Nachstehend wird ein Verfahren zur Herstellung der Halblei­ teranordnung gemäß Fig. 21 erläutert. Wie aus Fig. 23 er­ sichtlich, wird ein Halbleiterchip 1 mit Kontakthöckern 2 be­ reitgestellt.
Wie aus Fig. 24 ersichtlich, wird das eine Ende einer TAB- Leitung 7 mit einem Kontakthöcker 2 elektrisch verbunden.
Wie in Fig. 25 dargestellt, wird das Schaltungssubstrat 3 mit den Flächen 5 und der Durchgangsöffnung 3a bereitgestellt, wobei seine Oberfläche in derselben Richtung orientiert ist wie die Oberfläche des Halbleiterchips 1, und der Halbleiter­ chip 1 wird in der Durchgangsöffnung 3a angeordnet. Das an­ dere Ende einer TAB-Leitung 7 wird mit der Fläche 5 elek­ trisch verbunden.
Wie aus Fig. 26 ersichtlich, wird das Dichtharz 8 über dem Halbleiterchip 1, den TAB-Leitungen 7 und dem Schaltungssub­ strat 3 vorgesehen.
Wie in Fig. 27 dargestellt, werden die äußeren Verbindungs­ elektroden 4, die mit den Flächen 5 über nicht-dargestellte Signalleitungen innerhalb des Schaltungssubstrats 3 verbunden sind, auf der Rückseite des Schaltungssubstrats 3 ausgebil­ det. Auf diese Weise wird die Halbleiteranordnung fertigge­ stellt.
Bei der zwölften bevorzugten Ausführungsform wird Wärme, die von dem Halbleiterchip 1 erzeugt wird, über das Chipbonding- Harz 28 zu dem Montagesubstrat 27 abgeführt. Die Halbleiter­ anordnung hat eine stark verbesserte Wärmeabführungseigen­ schaft.
Das Chipbonding-Harz 28 kann durch Stege oder Flächen 4d aus einem thermisch leitfähigen Material zur Wärmeabführung er­ setzt werden, wie es in Fig. 22 dargestellt ist. In diesem Falle wird die von dem Halbleiterchip 1 erzeugte Wärme über die Flächen 4d zu dem Montagesubstrat 27 hin abgeführt. Die Halbleiteranordnung hat eine stark verbesserte Wärmeabfüh­ rungseigenschaft und eine reduzierte Dicke. Insbesondere dann, wenn die Wärme in einem speziellen Bereich des Halblei­ terchips 1 erzeugt wird, sollten die Flächen 4d in diesem Be­ reich vorgesehen sein, um die Wärme in effizienter Weise ab­ zuführen. Die Dicke der Halbleiteranordnung kann reduziert werden, wenn die Konfiguration der Flächen eine Kugel, einen geraden Kreiszylinder oder einen Kreiskegel mit flacher Ober­ seite bilden.
Dreizehnte bevorzugte Ausführungsform
Wenn beispielsweise die TAB-Leitungen 7 mit den Flächen 5 verbunden werden, wie es in Fig. 3 dargestellt ist, dann kön­ nen eine geringe Positionierungsgenauigkeit und ungleichmä­ ßige Spannung in dem TAB-Band bewirken, daß die TAB-Leitungen 7 gebogen werden, wie es in Fig. 38 bei dem Bezugszeichen 45 angedeutet ist, was zu Kurzschlüssen bei benachbarten TAB- Bändern und Kontakthöckern 2 führt. Außerdem können Vibratio­ nen, die während des Transportes des TAB-Bandes hervorgerufen werden, das mit dem Halbleiterchip 1 verbunden wird, bevor das TAB-Band mit dem Schaltungssubstrat 3 verbunden wird, wie es in Fig. 4 dargestellt ist, Beanspruchungen des TAB-Bandes hervorrufen und Risse in den Kontakthöckern 2 erzeugen. Eine Halbleiteranordnung zur Lösung der vorstehend beschriebenen Probleme wird nachstehend angegeben.
Fig. 28 zeigt eine Halbleiteranordnung gemäß einer dreizehn­ ten bevorzugten Ausführungsform der Erfindung. In Fig. 28 be­ zeichnet das Bezugszeichen 29 Kontakthöckerübergänge zur Ver­ bindung von TAB-Leitungen 7 mit den Flächen 5. Das Bezugszei­ chen 30 bezeichnet ein Vorbeschichtungsharz, um die Halblei­ teranordnung zu schützen, bevor das Dichtharz 8 im wesentli­ chen die Oberfläche der Halbleiteranordnung bedeckt. Die an­ deren Bezugszeichen bezeichnen entsprechende Teile wie in Fig. 1.
Die Konstruktion wird nachstehend erläutert. Die TAB-Leitun­ gen 7 und die Flächen 5 werden über die Kontakthöckerüber­ gänge 29 elektrisch miteinander verbunden. Das Vorbeschich­ tungsharz 30 ist mit dem Halbleiterchip 1, den Kontakthöckern 2 und dem Polyimidband 6 in Kontakt. Die anderen Elemente in Fig. 28 sind im wesentlichen die gleichen wie bei der Kon­ struktion gemäß Fig. 1.
Das Verfahren zur Herstellung der Halbleiteranordnung gemäß Fig. 28 wird nachstehend erläutert. Wie aus Fig. 29 ersicht­ lich, wird ein Halbleiterchip 1 mit Kontakthöckern 2 und dem TAB-Band bereitgestellt, wobei das eine Ende einer TAB-Lei­ tung 7 elektrisch mit einem Kontakthöcker 2 verbunden wird.
Dann wird, wie in Fig. 30 dargestellt, das Vorbeschichtungs­ harz 30 in Kontakt mit dem Halbleiterchip 1, den Kontakthök­ kern 2, dem Polyimidband 6 und den TAB-Leitungen 7 geformt, um das TAB-Band an dem Halbleiterchip 1 zu fixieren. Das Vor­ beschichtungsharz 30 sollte zumindest mit einem Teil des Halbleiterchips 1, einschließlich der Kontakthöcker 2, und zumindest mit einem Teil des TAB-Bandes in Kontakt stehen.
Wie aus Fig. 31 ersichtlich, ist das Schaltungssubstrat 3 mit den Flächen 5 so vorgesehen, daß seine Oberfläche der Ober­ fläche des Halbleiterchips 1 gegenüberliegt. Die jeweiligen anderen Enden der TAB-Leitungen 7 sind über die Kontakthöc­ kerübergänge 29 mit den Flächen 5 elektrisch verbunden.
Das Dichtharz 8 wird geformt, um die Rückseite des Halblei­ terchips 1 und die Oberfläche des Schaltungssubstrats 3 zu überdecken. Die äußeren Verbindungselektroden 4 werden auf der Rückseite des Schaltungssubstrats 3 ausgebildet. Auf diese Weise wird die Halbleiteranordnung gemäß Fig. 29 fer­ tiggestellt.
Bei der dreizehnten bevorzugten Ausführungsform fixiert das Vorbeschichtungsharz 30 den Halbleiterchip 1 und das TAB- Band, um ein Biegen der TAB-Leitungen 7 während der Verbin­ dung der TAB-Leitungen 7 mit den Flächen 5 zu unterdrücken und einen Kurzschluß zwischen benachbarten TAB-Bändern und Kontakthöckern 2 zu verhindern. Weiterhin ist das TAB-Band keinen Beanspruchungen ausgesetzt, die etwa durch Vibrationen während des Transportes des TAB-Bandes hervorgerufen werden, welches mit dem Halbleiterchip 1 verbunden wird, bevor das TAB-Band mit dem Schaltungssubstrat 3 verbunden wird, so daß Risse oder Brüche in den Kontakthöckern 2 verhindert werden. Auf diese Weise läßt sich die unvollständige Halbleiteranord­ nung in den Schritten nach der Herstellung des Vorbeschich­ tungsharzes 30 leicht handhaben, und es wird eine in hohem Maße zuverlässige Halbleiteranordnung geschaffen.
Die dreizehnte bevorzugte Ausführungsform ist auch bei ande­ ren bevorzugten Ausführungsformen anwendbar.
Vierzehnte bevorzugte Ausführungsform
Wenn man beispielsweise das Dichtharz, das der Halbleiteran­ ordnung von außen zu der Umgebung des Halbleiterchips 1 zuge­ führt wird, unter den Halbleiterchip 1 fließen läßt, wie es in Fig. 5 dargestellt ist, so fließt das Dichtharz 8 manchmal in der Weise, daß es eine Vielzahl von Blasen 46 enthält, wie es in Fig. 39 dargestellt ist. In anderen Fällen wird die Luft nicht abgegeben, sondern bleibt unter dem Halbleiterchip 1 und verhindert, daß das Dichtharz 8 den Raum unter dem Halbleiterchip 1 vollständig ausfüllt. Daraus ergeben sich nicht-gefüllte Bereiche, welche Probleme hinsichtlich der Zu­ verlässigkeit der Halbleiteranordnung hervorrufen.
Fig. 32 zeigt eine Halbleiteranordnung gemäß einer vierzehn­ ten bevorzugten Ausführungsform der Erfindung. In Fig. 32 be­ zeichnet das Bezugszeichen 31 ein Formharz, um die Oberfläche der Halbleiteranordnung zu überdecken, um die Halbleiteran­ ordnung zu schützen. Das Bezugszeichen 32 bezeichnet eine Durchgangsöffnung, die in dem Schaltungssubstrat 3 direkt un­ ter dem Halbleiterchip 1 gebildet ist. Die anderen Bezugszei­ chen bezeichnen entsprechende Teile wie in Fig. 28.
Die Konstruktion wird nachstehend erläutert. Das Schaltungs­ substrat 3 hat eine Durchgangsöffnung 32 direkt unter dem Halbleiterchip 1. Das Harz 31 füllt den Raum, der von dem Halbleiterchip 1, den Kontakthöckern 2, dem Polyimidband 6 und dem Schaltungssubstrat 3 umgeben ist und bedeckt auch den äußeren Bereich dieses Raumes. Das Harz 31 enthält einige Blasen 46. Die anderen Elemente in Fig. 32 haben eine ähnli­ che Konstruktion wie die in Fig. 28. Die Durchgangsöffnung 32 kann eine Vielzahl von Durchgangsöffnungen aufweisen.
Das Verfahren zur Herstellung der Halbleiteranordnung gemäß Fig. 32 wird nachstehend erläutert. Fig. 33 zeigt ein Verfah­ ren zur Herstellung der Halbleiteranordnung gemäß der vier­ zehnten bevorzugten Ausführungsform der Erfindung. In Fig. 33 bezeichnet das Bezugszeichen 33 eine Abgabeeinrichtung zum Injizieren des Harzes 31. Die anderen Bezugszeichen bezeich­ nen entsprechende Teile wie in Fig. 32.
Zunächst wird die Halbleiteranordnung gemäß Fig. 32 in glei­ cher Weise wie bei den Schritten in Fig. 2 bis 4 hergestellt, wobei das Harz 31 weggelassen ist. Wie aus Fig. 33 ersicht­ lich, wird das Harz 31 durch die Durchgangsöffnung 32 von der Abgabeeinrichtung 33 eingeführt. Das Abdichtharz 31 wird von dem Innenraum, der von dem Halbleiterchip 1, den Kontakthök­ kern 2, dem Polyimidband 6, den Flächen 5 und dem Schaltungs­ substrat 3 umgeben ist, nach außen gerichtet, wobei verhin­ dert wird, daß es Blasen 46 enthält. Wenn das Injizieren des Harzes 31 beendet ist, ist die Halbleiteranordnung gemäß Fig. 32 fertiggestellt.
Bei der vierzehnten bevorzugten Ausführungsform wird das Harz 31 von dem Innenraum der Halbleiteranordnung zu seinem Äuße­ ren geführt, und zwar bei dem Schritt der Abdichtung der Halbleiteranordnung mit dem Harz. Damit wird vermieden, daß Blasen 46 in dem Harz 31 enthalten sind, und nicht-gefüllte Bereich entstehen. Somit wird eine in hohem Maße zuverlässige Halbleiteranordnung geschaffen. 03296 00070 552 001000280000000200012000285910318500040 0002019640225 00004 03177 Da weiterhin der Raum, der von dem Halbleiterchip 1, den Kontakthöckern 2, dem Polyimid­ band 6, den Flächen 5 und dem Schaltungssubstrat 3 umgeben ist, nicht vollständig geschlossen ist, sind die Bedingungen für die Harzviskosität und den Injektionsdruck weniger be­ grenzt.
Fünfzehnte bevorzugte Ausführungsform
Fig. 34 zeigt ein Verfahren zur Herstellung einer Halblei­ teranordnung gemäß einer fünfzehnten bevorzugten Ausführungs­ form gemäß der Erfindung. In Fig. 34 bezeichnet das Bezugs­ zeichen 34 einen Absaugtisch, um die Halbleiteranordnung dar­ auf zu positionieren. Das Bezugszeichen 35 bezeichnet ein Durchgangsloch, das in dem Absaugtisch 34 ausgebildet ist. Das Bezugszeichen 36 bezeichnet eine Abgabeeinrichtung, um das Harz 31 von der Außenseite der Halbleiteranordnung zuzu­ führen. Die anderen Bezugszeichen bezeichnen entsprechende Teile wie in Fig. 32.
Das Verfahren zur Herstellung der Halbleiteranordnung gemäß Fig. 32 wird nachstehend erläutert. Zunächst wird die Halb­ leiteranordnung gemäß Fig. 32 in gleicher Weise hergestellt, wie es bei den Schritten in Fig. 2 bis 4 angegeben ist, wobei das Harz 31 weggelassen wird.
Wie aus Fig. 34 ersichtlich, wird die Halbleiteranordnung, in der das Harz 31 nicht vorhanden ist, auf den Absaugtisch 34 gesetzt. Die Durchgangsöffnung 32 steht mit der Durchgangs­ öffnung 35 in Verbindung. Das Harz 31 wird von der Abgabeein­ richtung 36 der Halbleiteranordnung von oben zugeführt und dann geformt. Während der Zuführung des Harzes 31 wird Luft aus dem Innenraum der Halbleiteranordnung durch die Durch­ gangsöffnung 35 zur Außenseite abgesaugt. Dann fließt das Harz 31, welches die Außenseite der Halbleiteranordnung über­ deckt, allmählich hinein und füllt den Innenraum, der von dem Halbleiterchip 1, dem Polyimidband 6, den Flächen 5 und dem Schaltungssubstrat 3 umgeben ist. Da der Innenraum der Halb­ leiteranordnung evakuiert wird, wird Luft entfernt, die sonst Blasen hervorrufen könnte. Wenn das Fließen des Harzes 31 von außen in das Innere der Halbleiteranordnung beendet ist, ist die Halbleiteranordnung gemäß Fig. 32 fertiggestellt.
Bei der fünfzehnten bevorzugten Ausführungsform wird das Harz 31 dem Innenraum der Halbleiteranordnung von außen zugeführt, während Luft abgesaugt wird. Damit wird vermieden, daß in dem Harz 31 Blasen gebildet werden und nicht-gefüllte Bereiche entstehen. Somit können in hohem Maße zuverlässige Halblei­ teranordnungen hergestellt werden. Weiterhin wird das Fließen des Harzes 31 erleichtert.
Die dreizehnten bis fünfzehnten bevorzugten Ausführungsformen können selbstverständlich auch bei den anderen bevorzugten Ausführungsformen hinsichtlich ihrer Merkmale Anwendung fin­ den.

Claims (21)

1. Halbleiteranordnung, gekennzeichnet durch
  • - einen Chip (1) mit einer ersten Elektrode (2), die auf einer seiner Oberflächen ausgebildet ist;
  • - ein Substrat (3) mit einer zweiten Elektrode (5), die auf einer seiner Oberflächen ausgebildet ist; und
  • - ein Band für ein automatisches Folienbondverfahren bzw. TAB-Band (6) zur Herstellung einer elektrischen Verbin­ dung zwischen der ersten Elektrode (2) und der zweiten Elektrode (5),
wobei die Oberfläche des Chips der Oberfläche des Sub­ strats (3) flächig gegenüberliegt
und wobei das TAB-Band (6) nur zwischen der Oberfläche des Chips (1) und der Oberfläche des Substrats (3) vorge­ sehen ist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Wärmeabführungsteil (9) an den Chip (1) ange­ schlossen ist und aus einem Material mit guten Wärmeab­ führungseigenschaften besteht.
3. Anordnung nach Anspruch 1 oder 2, gekennzeichnet durch eine externe Elektrode (4), die an einer Rückseite des Substrats (3) an einer anderen Stelle als unmittelbar un­ ter einem Verbindungspunkt zwischen der zweiten Elektrode (5) und dem TAB-Band (6) ausgebildet ist, wobei die ex­ terne Elektrode (4) elektrisch mit der zweiten Elektrode (5) verbunden ist.
4. Anordnung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine Komponente (11, 12), die mit Masse verbunden ist, um dafür zu sorgen, daß das TAB-Band (6) als Mikrostreifen­ leitung fungiert.
5. Anordnung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch
eine Signalleitung (5a), die in dem Substrat (3) ausge­ bildet und mit der zweiten Elektrode (5) verbunden ist;
und
eine Komponente (12, 14), die mit Masse verbunden ist, um dafür zu sorgen, daß die zweite Elektrode (5) und die Si­ gnalleitung (5a) als Mikrostreifenleitungen fungieren.
6. Anordnung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch
eine Signalleitung (5b), die in dem Substrat (3) ausge­ bildet und mit der zweiten Elektrode (5) verbunden ist;
und
eine Komponente (14), die mit Masse verbunden ist, um da­ für zu sorgen, daß die zweite Elektrode (5) und die Si­ gnalleitung (5b) als koplanare Streifenleitungen fungie­ ren.
7. Halbleiteranordnung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Komponente (11) in dem TAB-Band (6) enthalten ist.
8. Anordnung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Komponente (14) auf der Oberfläche des Substrats (3) ausgebildet ist.
9. Anordnung nach einem der Ansprüche 1 bis 8, gekennzeichnet durch
eine Signalleitung (5c), die in dem Substrat (3) ausge­ bildet und mit der zweiten Elektrode (5) verbunden ist; und
eine Komponente (14), die mit Masse verbunden ist, um da­ für zu sorgen, daß die zweite Elektrode (5) und die Si­ gnalleitung (5c) als Mikrostreifenleitungen oder kopla­ nare Streifenleitungen fungieren,
wobei die Komponente (14) zwischen dem TAB-Band (6) und der Signalleitung (5c) vorgesehen ist.
10. Anordnung nach einem der Ansprüche 1 bis 9, gekennzeichnet durch
einen Hohlraum (15), der in der Oberfläche des Substrats (3) unter dem Chip (1) ausgebildet und von der Oberfläche des Substrats (3) aus eingearbeitet ist;
eine dritte Elektrode (17), die in dem Hohlraum (15) aus­ gebildet ist; und
eine vierte Elektrode (16), die auf der Oberfläche des Chips (1) ausgebildet ist,
wobei die dritte Elektrode (17) elektrisch mit der vier­ ten Elektrode (16) verbunden ist.
11. Anordnung nach einem der Ansprüche 1 bis 10, gekennzeichnet durch
eine dritte Elektrode (17), die auf der Oberfläche des Substrats (3) unter dem Chip (1) ausgebildet ist;
eine vierte Elektrode (16), die auf der Oberfläche des Chips (1) ausgebildet ist; und
ein elektrisch leitfähiges Harz (19) zur Herstellung ei­ ner elektrischen Verbindung zwischen der dritten Elek­ trode (17) und der vierten Elektrode (16).
12. Anordnung nach einem der Ansprüche 1 bis 11, gekennzeichnet durch eine dritte Elektrode (28), die auf der Oberfläche des Substrats (3) unter dem Chip (1) ausgebildet ist, wobei das TAB-Band (6) eine elektrische Verbindung zwischen der ersten Elektrode (2) und der dritten Elektrode (5) bil­ det.
13. Anordnung nach Anspruch 12, dadurch gekennzeichnet,
daß die erste Elektrode (2) eine Elektrode innerhalb von dem Chip (1) und eine Elektrode außerhalb von dem Chip (1) aufweist,
daß die zweite Elektrode (5) auf der Oberfläche des Sub­ strats (3) an einer anderen Stelle als unter dem Chip (1) ausgebildet ist,
daß die Elektrode (2) außerhalb des Chips (1) und die zweite Elektrode (5) mit dem TAB-Band (6) elektrisch mit­ einander verbunden sind,
und daß die Elektrode innerhalb des Chips (1) und die dritte Elektrode (28) mit dem TAB-Band (6) elektrisch miteinander verbunden sind.
14. Anordnung nach einem der Ansprüche 1 bis 13, gekennzeichnet durch ein Harz (30), das nur mit dem Chip (1) und dem TAB-Band (6) in Kontakt steht, um den Chip (1) und das TAB-Band (6) zu fixieren.
15. Anordnung nach einem der Ansprüche 1 bis 14, gekennzeichnet durch
eine Durchgangsöffnung (32), die sich von der Oberfläche des Substrats (3) zu seiner Rückseite unter dem Chip (1) erstreckt; und
ein Harz (31), das zwischen dem Substrat (3) und dem Chip (1) geformt ist.
16. Halbleiteranordnung, gekennzeichnet durch
ein Substrat (3) mit einer Durchgangsöffnung (32), die sich von seiner einen Oberfläche zu seiner Rückseite er­ streckt; und
einen Chip (1), der der Durchgangsöffnung (32) gegenüber­ liegend angeordnet ist,
wobei der Chip (1) in Kontakt mit einem System steht, um die Halbleiteranordnung darin zu montieren, wenn die Halbleiteranordnung in dem System montiert wird.
17. Anordnung nach Anspruch 16, gekennzeichnet durch eine Komponente (4a, 9, 10) aus einem thermisch leitfähi­ gen Material, das zumindest auf einem Bereich einer Kon­ taktoberfläche des Chips (1) mit dem System ausgebildet ist, der die höchste Temperatur besitzt, wobei die Komponente (4a, 9, 10) mit dem System in Kon­ takt steht.
18. Verfahren zur Herstellung einer Halbleiteranordnung, das folgende Schritte aufweist:
Herstellen eines Chips (1) mit einer Elektrode (2); Vorsehen eines TAB-Bandes (6), um die Elektrode (2) mit dem TAB-Band (6) zu verbinden; und
Ausbilden eines Harzes (8) in Kontakt mit dem Chip (1) und dem TAB-Band (6).
19. Verfahren zur Herstellung einer Halbleiteranordnung, das folgende Schritte aufweist:
Herstellen eines Chips (1) mit einer Elektrode (2);
Herstellen eines Substrats (3) mit einer Durchgangsöff­ nung (32), die sich von seiner einen Oberfläche zu seiner Rückseite erstreckt, um den Chip (1) mit dem Substrat (3) zu verbinden, wobei ein Raum zwischen dem Substrat (3) und dem Chip (1) ausgebildet ist; und
Injizieren eines Harzes (31) zum Schutze der Halbleiter­ anordnung von außen in den Raum durch die Durchgangsöff­ nung (32) hindurch.
20. Verfahren zur Herstellung einer Halbleiteranordnung, das folgende Schritte aufweist:
Herstellen eines Chips (1) mit einer Elektrode (2);
Herstellen eines Substrats (3) mit einer Durchgangsöff­ nung (32), die sich von seiner einen Oberfläche zu seiner Rückseite erstreckt, um den Chip (1) mit dem Substrat (3) zu verbinden, wobei ein Raum zwischen dem Substrat (3) und dem Chip (1) ausgebildet ist; und
Formen eines Harzes (31) zum Schutze der Halbleiteranord­ nung auf dem Substrat (3), während zugleich Luft aus dem Raum durch die Durchgangsöffnung (32, 35) abgesaugt wird.
DE19640225A 1996-02-01 1996-09-30 Halbleiteranordnung und Verfahren zu ihrer Herstellung Ceased DE19640225A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01661696A JP3527350B2 (ja) 1996-02-01 1996-02-01 半導体装置

Publications (1)

Publication Number Publication Date
DE19640225A1 true DE19640225A1 (de) 1997-08-07

Family

ID=11921273

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19640225A Ceased DE19640225A1 (de) 1996-02-01 1996-09-30 Halbleiteranordnung und Verfahren zu ihrer Herstellung

Country Status (6)

Country Link
US (1) US5731631A (de)
JP (1) JP3527350B2 (de)
KR (1) KR100236885B1 (de)
CN (1) CN1112724C (de)
DE (1) DE19640225A1 (de)
TW (1) TW358992B (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905300A (en) * 1994-03-31 1999-05-18 Vlsi Technology, Inc. Reinforced leadframe to substrate attachment
SG45122A1 (en) * 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
JP2980046B2 (ja) * 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
US6465744B2 (en) * 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US5910686A (en) * 1998-07-23 1999-06-08 Vlsi Technology, Inc. Cavity down HBGA package structure
US6853086B1 (en) * 1998-10-30 2005-02-08 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
CN1184684C (zh) * 2000-10-05 2005-01-12 三洋电机株式会社 半导体装置和半导体模块
US6507120B2 (en) * 2000-12-22 2003-01-14 Siliconware Precision Industries Co., Ltd. Flip chip type quad flat non-leaded package
TWI239087B (en) * 2004-07-23 2005-09-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package with lead frame and method for fabricating the same
JP4875844B2 (ja) * 2004-11-25 2012-02-15 ローム株式会社 半導体装置の製造方法
KR100697240B1 (ko) * 2005-04-06 2007-03-22 에이유텍 주식회사 액정 디스플레이 패널 검사용 프루브핀의 제조방법
US8481862B2 (en) * 2006-02-09 2013-07-09 General Dynamics Advanced Information Systems, Inc. Low profile compliant leads
US7851904B2 (en) * 2006-12-06 2010-12-14 Panasonic Corporation Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure
US8742602B2 (en) * 2007-03-16 2014-06-03 Invensas Corporation Vertical electrical interconnect formed on support prior to die mount
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
KR101554761B1 (ko) 2008-03-12 2015-09-21 인벤사스 코포레이션 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체
US8350375B2 (en) * 2008-05-15 2013-01-08 Lsi Logic Corporation Flipchip bump patterns for efficient I-mesh power distribution schemes
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8841782B2 (en) * 2008-08-14 2014-09-23 Stats Chippac Ltd. Integrated circuit package system with mold gate
US8680687B2 (en) * 2009-06-26 2014-03-25 Invensas Corporation Electrical interconnect for die stacked in zig-zag configuration
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US9269676B2 (en) 2009-11-25 2016-02-23 Intel Corporation Through silicon via guard ring
KR101366949B1 (ko) * 2009-11-25 2014-02-24 인텔 코포레이션 마이크로 전자 다이, 마이크로 전자 기기 패키지 및 그 형성 방법
US8415779B2 (en) * 2010-04-13 2013-04-09 Freescale Semiconductor, Inc. Lead frame for semiconductor package
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
WO2014021079A1 (ja) * 2012-08-01 2014-02-06 株式会社村田製作所 電子部品及び電子部品モジュール
JP5790633B2 (ja) * 2012-12-14 2015-10-07 株式会社村田製作所 キャリアテープ、包装用テープおよび電子部品連
EP3124169B1 (de) 2015-06-11 2020-04-01 Schneeberger Holding AG Positioniervorrichtung
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
KR101694657B1 (ko) * 2016-08-04 2017-01-09 제엠제코(주) 방열 구조를 갖는 반도체 패키지
CN110235260A (zh) * 2017-01-31 2019-09-13 晶化成半导体公司 用于增强紫外发光器件的可靠性的方法和封装
CN111524918A (zh) * 2019-02-01 2020-08-11 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备
US20210249339A1 (en) * 2020-02-10 2021-08-12 Delta Electronics, Inc. Package structures
US11315857B2 (en) * 2020-02-10 2022-04-26 Delta Electronics, Inc. Package structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0509732A2 (de) * 1991-04-15 1992-10-21 International Business Machines Corporation Halbleiteranordung auf ein Substrat befestigt
EP0578307A2 (de) * 1992-07-06 1994-01-12 International Business Machines Corporation Chipträger mit einer Schutzschicht für die Schaltungsoberfläche
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
EP0653789A2 (de) * 1993-11-16 1995-05-17 International Business Machines Corporation Elektronische Gehäusungsstruktur und ihre Herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6482646A (en) * 1987-09-25 1989-03-28 Fujitsu Ltd Connection of integrated circuit element
JPH02252248A (ja) * 1989-03-27 1990-10-11 Nec Corp 半導体装置の製造方法
JPH0496240A (ja) * 1990-08-03 1992-03-27 Hitachi Ltd 半導体集積回路装置およびその実装方法
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0509732A2 (de) * 1991-04-15 1992-10-21 International Business Machines Corporation Halbleiteranordung auf ein Substrat befestigt
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
EP0578307A2 (de) * 1992-07-06 1994-01-12 International Business Machines Corporation Chipträger mit einer Schutzschicht für die Schaltungsoberfläche
EP0653789A2 (de) * 1993-11-16 1995-05-17 International Business Machines Corporation Elektronische Gehäusungsstruktur und ihre Herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 02-106943 A. In: Pat.Abstr. of JP, E-951 *
JP 06342823 A. In: Pat.Abstr. of JP *
JP 06-89920 A. In: Pat.Abstr. of JP, E-1572 *

Also Published As

Publication number Publication date
CN1112724C (zh) 2003-06-25
JP3527350B2 (ja) 2004-05-17
KR970063595A (ko) 1997-09-12
JPH09213749A (ja) 1997-08-15
CN1157481A (zh) 1997-08-20
KR100236885B1 (ko) 2000-01-15
TW358992B (en) 1999-05-21
US5731631A (en) 1998-03-24

Similar Documents

Publication Publication Date Title
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE69935628T2 (de) Hybridmodul
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE69525280T2 (de) Herstellungsverfahren einer mit Anschlusshöckern versehenen Halbleiteranordnung vom Filmträgertyp
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69232912T2 (de) Halbleitergehäuse
DE69413602T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE68920767T2 (de) Halbleiterpackung.
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE19821715B4 (de) Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung
DE102009055691B4 (de) Leistungshalbleitermodul
DE102006056363B4 (de) Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE102012215705A1 (de) Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE69737320T2 (de) Halbleitervorrichtung
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE4338432B4 (de) Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection