DE10119004A1 - Elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu ihrer Herstellung - Google Patents
Elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE10119004A1 DE10119004A1 DE2001119004 DE10119004A DE10119004A1 DE 10119004 A1 DE10119004 A1 DE 10119004A1 DE 2001119004 DE2001119004 DE 2001119004 DE 10119004 A DE10119004 A DE 10119004A DE 10119004 A1 DE10119004 A1 DE 10119004A1
- Authority
- DE
- Germany
- Prior art keywords
- brackets
- contact
- semiconductor
- electronic
- semiconductor chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Abstract
Die Erfindung betrifft ein elektronisches Bauteil mit wenigstens einem Halbleiterchip (2), der eine aktive Vorderseite (4) mit Halbleiterstrukturen und eine passive Rückseite (3) ohne Halbleiterstrukturen aufweist, wobei auf der aktiven Vorderseite und/oder auf der passiven Rückseite jeweils Kontaktanschlüsse (8) bzw. Kontaktflächen (10) vorgesehen sind. Weiterhin sind Umverdrahtungen zur elektrischen Verbindung von der aktiven Vorderseite zur passiven Rückseite in Form von elektrisch leitenden Klammern (6) vorgesehen, welche wenigstens einen Randabschnitt des Halbleiterchips umgreifen.
Description
Die Erfindung betrifft eine elektronische Baugruppe aus ge
stapelten Halbleiterchips und ein Verfahren zu ihrer Herstel
lung gemäß den unabhängigen Ansprüchen.
Zur dichteren Stapelung bzw. zur höheren Integration von
elektronischen Bauteilen und insbesondere von integrierten
Halbleiterbauteilen, sogenannten Halbleiterchips, können die
se in mehreren Schichten gestapelt werden. Dabei können so
wohl einzelne Halbleiterchips oder auch größere Einheiten von
Halbleiterchips vor ihrer Trennung, d. h. als sogenannte Halb
leiterwafer, gestapelt werden. Um die übereinander angeordne
ten Halbleiterchips oder -wafer an ihren Kontakten elektrisch
und mechanisch miteinander zu verbinden, werden diese verlö
tet. Zu diesem Zweck können mittels eines Ätzprozesses Durch
brüche in den Wafer geätzt werden. Anschließend werden die
inneren Oberflächen dieser Durchbrüche metallisiert. Über ei
ne Lötstelle lassen sich auf diese Weise mehrere Wafer mecha
nisch und elektrisch verbinden und somit übereinander sta
peln.
Zur Herstellung von gestapelten dreidimensionalen Topografien
von Halbleiterchips können diese in einem Gehäuse oder auch
direkt übereinander gestapelt werden. Die Verbindung der
Chips untereinander kann dann über Durchbrüche, sogenannte
Vias, durch die Chips führende Kontaktlöcher oder auch über
seitlich erhöhte Kantenkontakte erfolgen. Allerdings sind da
mit eine Vielzahl von Handhabungsschritten verbunden.
Aufgabe der Erfindung ist es, eine elektronische Baugruppe
mit gestapelten Halbleiterchips zur Verfügung zu stellen, die
sich einfach und kostengünstig herstellen lässt und die über
stabile mechanische und elektrische Verbindungen zwischen den
Halbleiterchips verfügt.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen An
sprüche gelöst. Merkmale vorteilhafter Weiterbildungen der
Erfindung ergeben sich aus den Unteransprüchen.
Erfindungsgemäß weist das elektronische Bauteil wenigstens
einen Halbleiterchip mit einer aktiven Vorderseite mit Halb
leiterstrukturen und einer passiven Rückseite ohne Halblei
terstrukturen auf, wobei auf der aktiven Vorderseite jeweils
Kontaktanschlüsse und/oder auf der passiven Rückseite je
weils Kontaktflächen vorgesehen sind. Weiterhin sind Umver
drahtungen zur elektrischen Verbindung von der aktiven Vor
derseite zur passiven Rückseite in Form von elektrisch lei
tenden Klammern vorgesehen, welche wenigstens einen Randab
schnitt des Halbleiterchips umgreifen.
Das erfindungsgemäße elektronische Bauteil hat den Vorteil,
dass damit zuverlässig elektrisch leitende und mechanisch
stabile Verbindungen zwischen den aktiven Vorderseiten und
den passiven Rückseiten herstellbar sind. Die erfindungsgemä
ßen Klammern weisen zudem den weiteren Vorteil auf, dass sie
als effektiver Kantenschutz für die bruchempfindlichen äuße
ren Kanten der Halbleiterchips fungieren können.
Bei einer Ausführungsform der Erfindung sind die Klammern fe
dernd auf der aktiven Vorderseite und der passiven Rückseite
geklemmt. Diese Ausführungsform hat den Vorteil eines zuver
lässigen Sitzes der Klammern, die damit nach der Montage
nicht verrutschen.
Eine weitere Ausführungsform der Erfindung sieht vor, dass
die Klammern stoffschlüssig mit Kontaktanschlüssen bzw. Kon
taktflächen verbunden sind. Dies hat den Vorteil einer sowohl
mechanisch stabilen wie auch elektrisch zuverlässig leitenden
Verbindung.
Eine erfindungsgemäße Ausführungsform sieht vor, dass die
Klammern jeweils aus einem flexiblen Metall und/oder aus ei
nem flexiblen Kunststoff bestehen, womit der Vorteil einer
leichten Verarbeitbarkeit verbunden ist. Zudem können die
Klammern auf diese Weise in großen Stückzahlen sehr kosten
günstig hergestellt werden.
Bei einer weiteren erfindungsgemäßen Ausführungsform bestehen
die Klammern aus einem mit Kunststoff beschichteten flexiblen
Metall. Diese Ausführungsform hat den Vorteil eines relativ
großen Leitungsquerschnitts, der somit die Übertragung von
größeren elektrischen Strömen erlaubt. Zudem weisen Metall
klammern den Vorteil auf, dass sie mechanisch sehr stabil
sind und sich daher zur Stapelung einer Vielzahl von elektro
nischen Bauteilen eignen.
Eine Ausführungsform der Erfindung sieht vor, dass die Klam
mern auf ihren zur Oberfläche des Halbleiterchips parallelen
Unterseiten jeweils mit ersten Kontaktanschlussflächen verse
hen sind. Diese Ausführungsform weist den Vorteil einer guten
Montagemöglichkeit auf, da die zuunterst liegenden Flächen
der Klammern bereits zur elektrisch leitenden Montage vorbe
reitet sind.
Bei einer weiteren erfindungsgemäßen Ausführungsform sind die
Klammern auf ihren zur Oberfläche des Halbleiterchips paral
lelen Oberseiten jeweils mit zweiten Kontaktanschlussflächen
versehen. Auch diese Ausführungsform weist den Vorteil einer
guten Montagemöglichkeit auf, da die zuoberst liegenden Flä
chen der Klammern bereits zur elektrisch leitenden Montage
vorbereitet sind.
Eine weitere Ausführungsform der Erfindung sieht vor, dass an
jedem Randbereich des Halbleiterchips wenigstens zwei Klam
mern vorgesehen sind, was den Vorteil einer mechanisch stabi
len Stapelmöglichkeit vom mehreren Halbleiterchips hat.
Eine erfindungsgemäße elektronische Baugruppe mit wenigstens
zwei gestapelten elektronischen Bauteilen gemäß einer der
vorstehend beschriebenen Ausführungsformen sieht vor, dass
die ersten Kontaktanschlussflächen an den Unterseiten der
Klammern eines elektrischen Bauteils jeweils mit zweiten Kon
taktanschlussflächen an den Oberseiten der Klammern eines
darunter gestapelten weiteren elektronischen Bauteils stoff
schlüssig verbunden sind.
Diese erfindungsgemäße elektronische Baugruppe hat den Vor
teil einer stabilen mechanischen und elektrischen Verbindung,
die zudem zwischen einer Vielzahl von elektrischen Bauteilen
mit Halbleiterchips herstellbar ist.
Bei einer erfindungsgemäßen Ausführungsform der elektroni
schen Baugruppe sind die ersten Kontaktanschlussflächen mit
den zweiten Kontaktanschlussflächen verlötet und/oder ver
klebt sind. Damit ist der Vorteil verbunden, dass die Verbin
dungsstellen von größeren Baugruppen in einem Arbeitsgang -
bspw. durch Erwärmen und einen dabei stattfindenen sog. Re
flowprozess - sehr schnell herstellbar sind.
Eine weitere Ausführungsform der Erfindung sieht vor, dass
bei der elektronischen Baugruppe die ersten Kontaktanschluss
flächen mit den zweiten Kontaktanschlussflächen mittels La
serschweißverbindungen stoffschlüssig verbunden sind. Diese
Ausführungsform hat den Vorteil einer besonders stabilen Ver
bindung bei gut zugänglichen Schweißstellen.
Bei einer weiteren Ausführungsform der Erfindung besteht die
Baugruppe aus einer Vielzahl von übereinander gestapelten
elektronischen Bauteilen. Dies hat den Vorteil einer damit
realisierbaren großen Packungsdichte, was besonders bei hoch
integrierten Speicherbausteinen vorteilhaft ist.
Eine Ausführungsform der Erfindung sieht vor, dass zwischen
jeweils zwei übereinander liegenden elektronischen Bauteilen
ein Kühlkörper vorgesehen ist, was den Vorteil einer äußerst
kompakten elektronischen Baugruppe aufweist, die auch bei
größerer Temperaturbelastung ggf. ohne zusätzliche aktive
Kühlungsmaßnahmen auskommen kann.
Eine weitere Ausführungsform der Erfindung sieht vor, dass
der wenigstens eine Kühlkörper mit den Klammern der angren
zenden elektronischen Bauteilen verbunden ist. Damit ist der
Vorteil einer für den Temperaturübergang zwischen den Bautei
len und dem Kühlkörper optimalen Verbindung gegeben.
Eine erfindungsgemäße elektronische Baugruppe mit wenigstens
zwei gestapelten elektronischen Bauteilen gemäß einer der
vorstehend beschriebenen Ausführungsformen sieht vor, dass
die ersten Kontaktanschlussflächen an den Unterseiten der
Klammern eines elektrischen Bauteils und die zweiten Kontak
tanschlussflächen an den Oberseiten der Klammern eines darun
ter gestapelten weiteren elektronischen Bauteils jeweils mit
einer Oberseite bzw. einer Unterseite einer Leiterplatte ver
bunden sind.
Diese erfindungsgemäße elektronische Baugruppe hat den Vor
teil einer mechanisch stabilen und elektrisch gut leitenden
Verbindung zwischen mehreren Halbleiterchips, wodurch hoch
integrierte Bauteile mit großer Packungsdichte herstellbar
sind.
Eine Ausführungsform der erfindungsgemäßen elektronischen
Baugruppe sieht vor, dass wenigstens zwei elektronische Bau
teile auf jeder Seite der Leiterplatte montiert sind. Dies
hat den Vorteil, dass damit beliebige dreidimensionale Sta
pelstrukturen herstellbar sind. Die Halbleiterchips können
sowohl neben- als auch übereinander auf einer Ober- wie auch
auf einer Unterseite der Leiterplatte montiert werden.
Bei einer erfindungsgemäßen Ausführungsform sind jeweils die
aktiven Vorderseiten jedes Halbleiterchips der Oberseite bzw.
der Unterseite der Leiterplatte abgewandt, was den Vorteil
einer sehr kompakten Bauausführung hat.
Eine weitere erfindungsgemäße elektronische Baugruppe besteht
aus wenigstens zwei gestapelten Halbleiterchips, die jeweils
eine aktive Vorderseite mit Halbleiterstrukturen und eine
passive Rückseite ohne Halbleiterstrukturen aufweisen, wobei
auf der aktiven Vorderseite und/oder auf der passiven Rück
seite jeweils Kontaktanschlüsse bzw. Kontaktflächen vorgese
hen sind. Die wenigstens zwei Halbleiterchips sind mit ihren
passiven Rückseiten aneinander gefügt, wobei Umverdrahtungen
zur elektrischen Verbindung zwischen den aktiven Vorderseiten
der wenigstens zwei Halbleiterchips in Form von elektrisch
leitenden Klammern vorgesehen sind, welche wenigstens einen
Randabschnitt der Halbleiterchips umgreifen.
Diese erfindungsgemäße elektronische Baugruppe hat den Vor
teil einer sehr kompakten räumlichen Anordnung, die aufgrund
ihrer besonderen Verbindungsstellen eine hohe mechanische
Stabilität aufweist.
Bei einer erfindungsgemäßen Ausführungsform der elektroni
schen Baugruppe sind die Klammern auf ihren zur Oberfläche
der Halbleiterchips parallelen Unterseiten jeweils mit ersten
Kontaktanschlussflächen versehen. Diese Ausführungsform hat
den Vorteil einer guten Stapelmöglichkeit aufgrund der guten
Kontaktierbarkeit.
Bei einer weiteren erfindungsgemäßen Ausführungsform der
elektronischen Baugruppe sind die Klammern mit ihren ersten
Kontaktanschlussflächen auf einer Leiterplatte montiert und
mit dieser stoffschlüssig verbunden. Damit ist der Vorteil
verbunden, dass auf diese Weise sehr kompakte und damit hoch
integrierte elektronische Baugruppen aus einer Vielzahl von
Halbleiterchips herstellbar sind.
Eine Ausführungsform der Erfindung sieht vor, dass die Klam
mern auf ihren zur Oberfläche der Halbleiterchips parallelen
Oberseiten jeweils mit zweiten Kontaktanschlussflächen verse
hen sind. Diese Ausführungsform hat den Vorteil einer guten
Stapelmöglichkeit aufgrund der guten Kontaktierbarkeit der
Klammern untereinander.
Eine erfindungsgemäße Ausführungsform der elektronischen Bau
gruppe mit wenigstens zwei Halbleiterchips sieht vor, dass
die ersten Kontaktanschlussflächen an den Unterseiten der
Klammern eines elektrischen Bauteils jeweils mit zweiten Kon
taktanschlussflächen an den Oberseiten der Klammern eines
darunter gestapelten weiteren elektronischen Bauteils stoff
schlüssig verbunden sind. Diese Ausführungsform hat den Vor
teil einer mechanisch sehr stabilen und elektrisch gut lei
tenden Verbindung, die zudem zwischen einer Vielzahl von
Halbleiterchips herstellbar ist.
Ein erfindungsgemäßes Verfahren zur Herstellung einer elek
tronischen Baugruppe gemäß wenigstens einer der vorstehenden
Ausführungsformen sieht wenigstens die folgenden Verfahrens
schritte vor. Nach dem Bereitstellen eines Halbleiterwafers
mit in Zeilen und Spalten angeordneten Halbleiterchips und
dazwischen vorgesehenen Sägespurbereichen erfolgt das Verein
zeln des Halbleiterwafers zu Halbleiterchips. Auf die verein
zelten Halbleiterchips werden elektrisch leitende Klammern
zur Verbindung von Kontaktanschlüssen auf der aktiven Vorder
seite mit Kontaktflächen auf der passiven Rückseite ange
bracht. Die Klammern umgreifen jeweils wenigstens einen
Randabschnitt jedes Halbleiterchips. Die solcherart mit Klam
mern versehenen Halbleiterchips können anschließend zu einer
elektronischen Baugruppe gestapelt werden.
Dieses erfindungsgemäße Verfahren hat den Vorteil, dass damit
für eine Vielzahl von Halbleiterchips eine gute Stapelmög
lichkeit gegeben ist. Zudem weisen die derart mit Klammern
versehenen Halbleiterchips den weiteren Vorteil eines guten
Schutzes für die besonders bruchgefährdeten äußeren Kanten
auf.
Ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens
sieht vor, dass die ersten Kontaktanschlussflächen an den Un
terseiten der Klammern eines elektrischen Bauteils jeweils
mit zweiten Kontaktanschlussflächen an den Oberseiten der
Klammern eines darunter gestapelten weiteren elektronischen
Bauteils stoffschlüssig verbunden werden. Dies hat den Vor
teil einer stabilen Stapelmöglichkeit mit einem hohen Frei
heitsgrad zur räumlichen Stapelung einer Vielzahl von Halb
leiterchips.
Ein weiteres erfindungsgemäßes Ausführungsbeispiel des Ver
fahrens sieht vor, dass die ersten Kontaktanschlussflächen
mit den zweiten Kontaktanschlussflächen verlötet und/oder
verklebt und/oder mittels Laserschweißen verbunden werden.
Damit ist der Vorteil verbunden, dass auf diese Weise stabile
mechanische und elektrische Verbindungen zwischen den Klam
mern der Halbleiterchips herstellbar sind.
Ein weiteres erfindungsgemäßes Verfahren zur Herstellung ei
ner elektronischen Baugruppe gemäß einer der vorstehenden
Ausführungsformen, die aus wenigstens zwei erfindungsgemäßen
elektronischen Bauteilen besteht umfasst mindestens folgende
Verfahrensschritte. Nach dem Bereitstellen eines Halbleiter
wafers mit in Zeilen und Spalten angeordneten Halbleiterchips
und dazwischen vorgesehenen Sägespurbereichen erfolgt das
Vereinzeln des Halbleiterwafers zu Halbleiterchips und das
Anbringen von elektrisch leitenden Klammern zur Verbindung
von Kontaktanschlüssen auf der aktiven Vorderseite mit Kon
taktflächen auf der passiven Rückseite. Es ist vorgesehen,
dass die Klammern jeweils wenigstens einen Randabschnitt je
des Halbleiterchips umgreifen. Weiterhin ist vorgesehen, dass
die Klammern auf ihren zur Oberfläche der Halbleiterchips pa
rallelen Unterseiten jeweils mit ersten Kontaktanschlussflächen
versehen sind. Die Klammern werden anschließend mit ih
ren ersten Kontaktanschlussflächen auf einer Leiterplatte
montiert, wonach stoffschlüssige Verbindungen zwischen den
Kontaktanschlussflächen der Klammern und der Leiterplatte
hergestellt werden. Diese stoffschlüssigen Verbindungen kön
nen bspw. mittels Verlöten, Verkleben oder mittels Laser
schweißen hergestellt werden.
Dieses erfindungsgemäße Verfahren hat den Vorteil eines hohen
Freiheitsgrades zur Herstellung von beliebigen räumlichen
Strukturen von auf einer Leiterplatte und/oder untereinander
gestapelten Halbleiterchips.
Zusammenfassend ergeben sich die folgenden Aspekte vorliegen
der Erfindung. Da in der Computerindustrie immer kleinere
Bauteile mit immer mehr Funktionen und Speicherkapazität auf
kleinstem Raum notwendig werden, zudem aber der jeweils pro
Baustein zur Verfügung stehende Bauraum begrenzt ist, wird in
der Erfindung vorgeschlagen, vereinzelte Halbleiterchips mit
einer mechanischen Klemmvorrichtung zu versehen. Diese Klemm
vorrichtung wird auf Kontaktanschlussflächen (sogenannte Bond
Pads) oder auf spezielle Anschlusspads gedrückt. Diese An
schlusspads sind typischerweise mit sogenannten Mittelpads
auf den aktiven Oberflächen der Halbleiterchips verbunden.
Mittels dieser Klemmvorrichtungen bzw. Klammern kann eine
elektrische und mechanische Verbindung hergestellt werden. Zu
diesem Zweck umfasst jede Klammer eine Art Leiterbahn, welche
sich auf der Klammerunterseite zu einem Anschlusspad aufwei
tet. Die Klammer selbst kann bspw. aus einem elastischen aber
dennoch relativ steifen Kunststoff bestehen. Möglich sind auf
Klammern aus einem federnden Metall, die mit Kunststoff über
zogen sind. Jede Klammer besitzt Kontaktpads an einer Spitze
und jeweils einen Kontakt auf der Ober- und Unterseite des
äußeren Durchmessers. Durch Übereinandersetzen von mehreren
mit Klammern versehenen Halbleiterchips kann ein Chipstapel
(sogenannter Stack) realisiert werden. Zum Verbinden können
alternativ Löt-, Klebe- oder Laserschweißtechniken verwendet
werden. Neben der elektrischen Verbindung wird mit den Klam
mern auch ein effektiver Kantenschutz für die stoßempfindli
chen Kanten der Halbleiterchips erreicht.
Mit den auf diese Weise gestapelten Halbleiterchips kann eine
sehr hohe Speicherdichte erreicht werden. Zudem muss keine
Chipfläche für zusätzliche Durchgangsverbindungen (sog. Vias)
freigehalten werden. Vorteilhaft ist weiterhin, dass die Wa
fer nicht dünn geschliffen werden müssen, wodurch Handling-
und Prozessschritte eingespart werden können. Zudem können
Standardwafer, d. h. solche ohne zusätzliche Vorbehandlungs
schritte verwendet werden. Generell ist bei dem beschriebenen
Verfahren die Anzahl der gestapelten Halbleiterchips nicht
limitiert.
Die Erfindung wird nun anhand von Ausführungsformen mit Bezug
auf die beiliegenden Figuren näher erläutert.
Fig. 1 zeigt einen schematischen perspektivischen Aus
schnitt eines randseitig mit Klammern versehen
Halbleiterchips.
Fig. 2 zeigt mehrere übereinander gestapelte Halbleiter
chips in schematischer Seitenansicht.
Fig. 3 zeigt einen beispielhaften Ausschnitt für eine mög
liche Umverdrahtung auf einem Halbleiterchip.
Fig. 4 zeigt eine schematische Draufsicht eines an allen
vier Randseiten mit Klammern versehenen Halbleiter
chips.
Fig. 5 zeigt zwei auf einer Leiterplatte montierte Halb
leiterchips.
Fig. 6 zeigt zwei mit ihren passiven Rückseiten aufeinan
der gestapelte und mit Klammern versehene Halblei
terchips, die auf einer Leiterplatte montiert sind.
Bei den nachfolgend beschriebenen Fig. 1 bis 6, welche die
Erfindung in Ausführungsbeispielen erläutern, sind grundsätzlich
gleiche Teile mit gleichen Bezugszeichen versehen und
werden daher teilweise nicht mehrfach erläutert.
Fig. 1 zeigt einen schematischen perspektivischen Ausschnitt
eines randseitig mit Klammern 6 versehen Halbleiterchips 2.
Ein Rand 5 des Halbleiterchips 2 wird dabei von mehreren
elektrisch leitenden Klammern 6 umgriffen, welche Umverdrah
tungen herstellen von Kontaktanschlüssen 8 auf einer aktiven
Vorderseite 4 des Halbleiterchips 2 zu Kontaktflächen 10 auf
einer passiven Rückseite 3. Die Klammern 6 weisen im darge
stellten Ausführungsbeispiel jeweils den Querschnitt eines
Kreissegments auf. Diese Form ist jedoch nicht zwingend;
ebenso möglich sind elliptische, abschnittsweise gerade oder
andere geeignete Konturen. Wesentlich ist allerdings, dass
die Klammern 6 im auf den Halbleiterchip 2 aufgebrachten Zu
stand unter leichter Eigenspannung stehen, so dass sie fest
an ihren vorgesehenen Kontaktstellen gehalten werden und an
schließend verklebt, verlötet oder anderweitig stoffschlüssig
mit den Kontaktanschlüssen 8 bzw. mit den Kontaktflächen 10
verbunden werden können. Als solche Verbindungstechnik eignet
sich bspw. Laserschweißen sehr gut, da hierbei je nach Bedarf
mikroskopisch kleine Verbindungen herstellbar sind.
Als Material für die Klammern eignet sich beispielsweise in
elastisch verformbarer Kunststoff, auf dem Leiterbahnen zur
Sicherstellung eines elektrischen Kontakts aufgebracht sind.
Diese Leiterbahnen bestehen vorzugsweise aus einem elektrisch
gut leitenden und gegen Oxidation und Korrosion resistenten
Metall wie bspw. Gold oder Silber. Die Klammern können jedoch
auch bspw. aus Metall bestehen, das mit einer Kunststoff
schicht überzogen ist. Die Klammern 6 weisen jeweils auf ih
ren zur Oberfläche des Halbleiterchips 2 parallelen Untersei
ten 12 erste Kontaktanschlussflächen 13 auf, deren Bedeutung
anhand der folgenden Fig. 2 verdeutlicht wird. Ebenso sind
sie an ihren mit der Oberfläche des Halbleiterchips 2 paral
lelen Oberseite 14 mit zweiten Kontaktanschlussflächen 15
versehen.
Fig. 2 zeigt mehrere übereinander gestapelte Halbleiterchips
2 in schematischer Seitenansicht. Hierbei sind die jeweils
randseitig mit mehreren Klammern 6 versehenen Halbleiterchips
2 derart aufeinander gestapelt, dass jeweils erste Kontaktan
schlussflächen 13 an den Unterseiten 12 der Klammern 6 auf
zweite Kontaktanschlussflächen 15 an den Oberseiten 14 der
Klammern 6 aufliegen und anschließend stoffschlüssig mitein
ander verbunden sind. Die dargestellten drei aufeinander ge
stapelten Halbleiterchips 2 zeigen nur beispielhaft die Sta
peltechnik; es können grundsätzlich eine viel größere Zahl
von Halbleiterchips auf die gleiche Art und Weise aufeinander
gestapelt werden, wodurch eine sehr große Packungsdichte von
integrierten Halbleiterbausteinen erreicht werden kann.
Fig. 3 zeigt einen beispielhaften Ausschnitt für eine mögli
che Umverdrahtung auf einem Halbleiterchip 2. Dabei sind Um
verdrahtungen 16 auf der aktiven Vorderseite 4 des Halblei
terchips 2 dargestellt, die jeweils von Kontaktstellen der
Halbleiterstrukturen zu Kontaktanschlüssen 8 in Nähe des
Rands 5 führen, auf die in einem späteren Verfahrensschritt
die Klammern 6 aufgesetzt werden.
Fig. 4 zeigt eine schematische Draufsicht auf eine aktive
Vorderseite 4 eines an allen vier Randseiten mit einer Viel
zahl von Klammern 6 versehenen Halbleiterchips 2. Diese sind
mit den Kontaktanschlüssen 8 der Umverdrahtungen 16 stoff
schlüssig verbunden.
Fig. 5 zeigt zwei auf einer Leiterplatte 18 montierte Halb
leiterchips 2, die jeweils auf die gleiche Art des Stapelns
wie in Fig. 3 gezeigt auf eine Leiterplatte 18 montiert
sind. Die ersten Kontaktanschlussflächen 13 an den Untersei
ten 12 der Klammern 6 sind auf entsprechend damit korrespon
dierende Leiterbahnanschlüsse der Leiterplatte 18 aufgesetzt
und mit diesen verlötet, verklebt oder verschweißt. Die pas
siven Rückseiten 3 der Halbleiterchips 2 sind dabei der Leiterplatte
18 zugewandt. In gleicher Weise können weitere
Halbleiterchips 2 nebeneinander auf der Leiterplatte 18 mon
tiert sein. Zudem kann, wie dies in Fig. 5 gezeigt ist, ein
weiterer Halbleiterchip 2 auf die beschriebene Art an eine
ebenfalls mit Leiterbahnen versehene Unterseite der Leiter
platte 18 montiert sein. Auf den gezeigten Halbleiterchips 2
können wiederum jeweils eine Vielzahl von weiteren mit Klam
mern 6 versehene Halbleiterchips 2 gestapelt werden, wodurch
beliebige integrierte elektronische Baugruppen realisiert
werden können.
Fig. 6 zeigt zwei mit ihren passiven Rückseiten 2 aufeinan
der gestapelte und mit Klammern 6 versehene Halbleiterchips
2, die auf einer Leiterplatte 18 montiert sind. Im Unter
schied zur zuvor beschriebenen Variante sind hierbei jeweils
zwei Halbleiterchips 2 als Baugruppe zusammengefasst und mit
gemeinsamen Klammern versehen, bevor sie zu weiteren Stapeln
oder elektronischen Baugruppen zusammengefasst werden.
Anhand der zuvor beschriebenen Fig. 1 bis 6 wird im fol
genden ein erfindungsgemäßes Verfahren zur Herstellung einer
elektronischen Baugruppe aus gestapelten Halbleiterchips 2
skizziert. Die aus einem Halbleiterwafer mit in Zeilen und
Spalten angeordneten Halbleiterchips 2 werden nach dem Ver
einzeln bspw. durch Sägen entlang von Sägespurbereichen auf
dem Halbleiterwafer mit erfindungsgemäßen elektrisch leiten
den Klammern 6 versehen, die jeweils Kontaktanschlüsse 8 auf
den aktiven Vorderseiten 4 mit Kontaktflächen 10 auf den pas
siven Rückseiten 3 der Halbleiterchips 2 elektrisch leitend
verbinden. Die Klammern 6 umgreifen dabei jeweils einen Rand
5 der Halbleiterchips 2. Anschließend werden wenigstens zwei
Halbleiterchips 2 aufeinander gestapelt, indem jeweils erste
Kontaktanschlussflächen 13 an den Unterseiten 12 der Klammern
6 mit zweiten Kontaktanschlussflächen 15 an den Oberseiten 14
der Klammern eines darunter gestapelten weiteren Halbleiter
chips stoffschlüssig verbunden werden.
Ebenso wie die Kontaktanschlussflächen 12, 15 miteinander
verbunden werden, können diese auch auf Leiterbahnen einer
Leiterplatte montiert und mit dieser verbunden werden, wo
durch größere elektronische Baugruppen mit einer Vielzahl von
neben- und übereinander gestapelter Halbleiterchips 2 reali
sierbar sind.
2
Halbleiterchip
3
passive Rückseite
4
aktive Vorderseite
5
Rand
6
Klammer
8
Kontaktanschlussfläche
10
Kontaktfläche
12
Unterseite
13
erste Kontaktanschlussfläche
14
Oberseite
15
zweite Kontaktanschlussfläche
16
Umverdrahtung
18
Leiterplatte
Claims (26)
1. Elektronisches Bauteil mit wenigstens einem Halbleiter
chip (2), der eine aktive Vorderseite (4) mit Halblei
terstrukturen und eine passive Rückseite (3) ohne Halb
leiterstrukturen aufweist, wobei auf der aktiven Vorder
seite (4) und/oder auf der passiven Rückseite (3) je
weils Kontaktanschlüsse (8) bzw. Kontaktflächen (10)
vorgesehen sind und wobei Umverdrahtungen zur elektri
schen Verbindung von der aktiven Vorderseite (4) zur
passiven Rückseite (3) in Form von elektrisch leitenden
Klammern (6) vorgesehen sind, welche wenigstens einen
Randabschnitt des Halbleiterchips (2) umgreifen.
2. Elektronisches Bauteil nach Anspruch 1,
dadurch gekennzeichnet, dass
die Klammern (6) federnd auf der aktiven Vorderseite (4)
und der passiven Rückseite (3) geklemmt sind.
3. Elektronisches Bauteil nach Anspruch 1 oder 2,
dadurch gekennzeichnet, dass
die Klammern (6) stoffschlüssig mit Kontaktanschlüssen
(8) bzw. Kontaktflächen (10) verbunden sind.
4. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, dass
die Klammern (6) jeweils aus einem flexiblen Metall und/
oder aus einem flexiblen Kunststoff bestehen.
5. Elektronisches Bauteil nach einem der vorhergehenden An
sprüche,
dadurch gekennzeichnet, dass
die Klammern (6) aus einem mit Kunststoff beschichteten
flexiblen Metall bestehen.
6. Elektronisches Bauteil nach Anspruch 5,
dadurch gekennzeichnet, dass
die Klammern (6) auf ihren zur Oberfläche des Halblei
terchips (2) parallelen Unterseiten (12) jeweils mit er
sten Kontaktanschlussflächen (13) versehen sind.
7. Elektronisches Bauteil nach Anspruch 5 oder 6,
dadurch gekennzeichnet, dass
die Klammern (6) auf ihren zur Oberfläche des Halblei
terchips (2) parallelen Oberseiten (14) jeweils mit
zweiten Kontaktanschlussflächen (15) versehen sind.
8. Elektronisches Bauteil nach einem der vorhergehenden An
sprüche,
dadurch gekennzeichnet, dass
an jedem Randbereich des Halbleiterchips (2) wenigstens
zwei Klammern (6) vorgesehen sind.
9. Elektronische Baugruppe mit wenigstens zwei gestapelten
elektronischen Bauteilen gemäß einem der Ansprüche 1 bis
8,
dadurch gekennzeichnet, dass
die ersten Kontaktanschlussflächen (13) an den Untersei
ten (12) der Klammern (6) eines elektrischen Bauteils
jeweils mit zweiten Kontaktanschlussflächen (15) an den
Oberseiten (14) der Klammern (6) eines darunter gesta
pelten weiteren elektronischen Bauteils stoffschlüssig
verbunden sind.
10. Elektronische Baugruppe nach Anspruch 9,
dadurch gekennzeichnet, dass
die ersten Kontaktanschlussflächen (13) mit den zweiten
Kontaktanschlussflächen (15) verlötet und/oder verklebt
sind.
11. Elektronische Baugruppe nach Anspruch 9,
dadurch gekennzeichnet, dass
die ersten Kontaktanschlussflächen (13) mit den zweiten
Kontaktanschlussflächen (15) mittels Laserschweißverbin
dungen stoffschlüssig verbunden sind.
12. Elektronische Baugruppe nach einem der Ansprüche 9 bis
11,
dadurch gekennzeichnet, dass
die Baugruppe aus einer Vielzahl von übereinander gesta
pelten elektronischen Bauteilen besteht.
13. Elektronische Baugruppe nach einem der Ansprüche 9 bis
12,
dadurch gekennzeichnet, dass
zwischen jeweils zwei übereinander liegenden elektroni
schen Bauteilen ein Kühlkörper vorgesehen ist.
14. Elektronische Baugruppe nach Anspruch 13,
dadurch gekennzeichnet, dass
der wenigstens eine Kühlkörper mit den Klammern (6) der
angrenzenden elektronischen Bauteilen verbunden ist.
15. Elektronische Baugruppe mit wenigstens zwei gestapelten
elektronischen Bauteilen gemäß einem der Ansprüche 1 bis
8,
dadurch gekennzeichnet, dass
die ersten Kontaktanschlussflächen (13) an den Untersei
ten (12) der Klammern (6) eines elektrischen Bauteils
und die zweiten Kontaktanschlussflächen (15) an den
Oberseiten (14) der Klammern (6) eines darunter gesta
pelten weiteren elektronischen Bauteils jeweils mit ei
ner Oberseite bzw. einer Unterseite einer Leiterplatte
(18) verbunden sind.
16. Elektronische Baugruppe nach Anspruch 15,
dadurch gekennzeichnet, dass
wenigstens zwei elektronische Bauteile auf jeder Seite
der Leiterplatte (18) montiert sind.
17. Elektronische Baugruppe nach Anspruch 15 oder 16,
dadurch gekennzeichnet, dass
jeweils die aktiven Vorderseiten (4) jedes Halbleiter
chips (2) der Oberseite bzw. der Unterseite der Leiter
platte (18) abgewandt sind.
18. Elektronische Baugruppe mit wenigstens zwei gestapelten
Halbleiterchips (2), die jeweils eine aktive Vorderseite
(4) mit Halbleiterstrukturen und eine passive Rückseite
(3) ohne Halbleiterstrukturen aufweisen, wobei auf der
aktiven Vorderseite (4) und/oder auf der passiven Rück
seite (3) jeweils Kontaktanschlüsse (8) bzw. Kontaktflä
chen (10) vorgesehen sind, wobei die wenigstens zwei
Halbleiterchips (2) mit ihren passiven Rückseiten (3)
aneinander gefügt sind und wobei Umverdrahtungen zur
elektrischen Verbindung zwischen den aktiven Vordersei
ten (4) der wenigstens zwei Halbleiterchips (2) in Form
von elektrisch leitenden Klammern (6) vorgesehen sind,
welche wenigstens einen Randabschnitt der Halbleiter
chips (2) umgreifen.
19. Elektronische Baugruppe nach Anspruch 18,
dadurch gekennzeichnet, dass
die Klammern (6) auf ihren zur Oberfläche der Halblei
terchips (2) parallelen Unterseiten (12) jeweils mit er
sten Kontaktanschlussflächen (13) versehen sind.
20. Elektronische Baugruppe nach Anspruch 19,
dadurch gekennzeichnet, dass
die Klammern (6) mit ihren ersten Kontaktanschlussflä
chen (13) auf einer Leiterplatte (18) montiert und mit
dieser stoffschlüssig verbunden sind.
21. Elektronische Baugruppe nach einem der Ansprüche 18 bis
20,
dadurch gekennzeichnet, dass
die Klammern (6) auf ihren zur Oberfläche der Halblei
terchips (2) parallelen Oberseiten (14) jeweils mit
zweiten Kontaktanschlussflächen (15) versehen sind.
22. Elektronische Baugruppe mit wenigstens zwei elektroni
schen Bauteilen gemäß einem der Ansprüche 18 bis 21,
dadurch gekennzeichnet, dass
die ersten Kontaktanschlussflächen (13) an den Untersei
ten (12) der Klammern (6) eines elektrischen Bauteils
jeweils mit zweiten Kontaktanschlussflächen (10) an den
Oberseiten (14) der Klammern (6) eines darunter gesta
pelten weiteren elektronischen Bauteils stoffschlüssig
verbunden sind.
23. Verfahren zur Herstellung einer elektronischen Baugruppe
gemäß wenigstens einem der Ansprüche 9 bis 14, die aus
wenigstens zwei elektronischen Bauteilen gemäß wenig
stens einem der Ansprüche 1 bis 8 besteht, wobei das
Verfahren mindestens folgende Verfahrensschritte auf
weist:
- - Bereitstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchips (2) und dazwischen vorgesehenen Sägespurbereichen,
- - Vereinzeln des Halbleiterwafers zu Halbleiterchips (2),
- - Anbringen von elektrisch leitenden Klammern (6) zur Verbindung von Kontaktanschlüssen (8) auf der akti ven Vorderseite (4) mit Kontaktflächen (10) auf der passiven Rückseite (3), welche jeweils wenigstens einen Randabschnitt jedes Halbleiterchips (2) um greifen,
- - Stapeln von mehreren Halbleiterchips (2) zu einer elektronischen Baugruppe.
24. Verfahren nach Anspruch 23,
dadurch gekennzeichnet, dass
die ersten Kontaktanschlussflächen (13) an den Untersei
ten (12) der Klammern (6) eines elektrischen Bauteils
jeweils mit zweiten Kontaktanschlussflächen (15) an den
Oberseiten (14) der Klammern (6) eines darunter gesta
pelten weiteren elektronischen Bauteils stoffschlüssig
verbunden werden.
25. Verfahren nach Anspruch 23 oder 24,
dadurch gekennzeichnet, dass
die ersten Kontaktanschlussflächen (13) mit den zweiten
Kontaktanschlussflächen (15) verlötet und/oder verklebt
und/oder mittels Laserschweißen verbunden werden.
26. Verfahren zur Herstellung einer elektronischen Baugruppe
gemäß wenigstens einem der Ansprüche 15 bis 17, die aus
wenigstens zwei elektronischen Bauteilen gemäß wenig
stens einem der Ansprüche 1 bis 8 besteht, wobei das
Verfahren mindestens folgende Verfahrensschritte auf
weist:
- - Bereitstellen eines Halbleiterwafers mit in Zeilen und Spalten angeordneten Halbleiterchips (2) und dazwischen vorgesehenen Sägespurbereichen,
- - Vereinzeln des Halbleiterwafers zu Halbleiterchips (2),
- - Anbringen von elektrisch leitenden Klammern (6) zur Verbindung von Kontaktanschlüssen (8) auf der akti ven Vorderseite (4) mit Kontaktflächen (10) auf der passiven Rückseite (3), welche jeweils wenigstens einen Randabschnitt jedes Halbleiterchips (2) um greifen, wobei die Klammern (6) auf ihren zur Ober fläche der Halbleiterchips (2) parallelen Untersei ten (12) jeweils mit ersten Kontaktanschlussflächen (13) versehen sind,
- - Montieren der Klammern (6) mit ihren ersten Kontak tanschlussflächen (13) auf einer Leiterplatte (18),
- - Herstellen von stoffschlüssigen Verbindungen zwi schen den Kontaktanschlussflächen (13) der Klammern (6) und der Leiterplatte (18).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001119004 DE10119004A1 (de) | 2001-04-18 | 2001-04-18 | Elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu ihrer Herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001119004 DE10119004A1 (de) | 2001-04-18 | 2001-04-18 | Elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu ihrer Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10119004A1 true DE10119004A1 (de) | 2002-10-31 |
Family
ID=7681850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001119004 Ceased DE10119004A1 (de) | 2001-04-18 | 2001-04-18 | Elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu ihrer Herstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10119004A1 (de) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5714802A (en) * | 1991-06-18 | 1998-02-03 | Micron Technology, Inc. | High-density electronic module |
US5818107A (en) * | 1997-01-17 | 1998-10-06 | International Business Machines Corporation | Chip stacking by edge metallization |
US5821615A (en) * | 1995-12-06 | 1998-10-13 | Lg Semicon Co., Ltd. | Semiconductor chip package having clip-type outlead and fabrication method of same |
US5835988A (en) * | 1996-03-27 | 1998-11-10 | Mitsubishi Denki Kabushiki Kaisha | Packed semiconductor device with wrap around external leads |
US5895107A (en) * | 1996-06-11 | 1999-04-20 | Sharp Kabushiki Kaisha | Promotion of C2 state in ferroelectric liquid crystal devices |
US6002167A (en) * | 1995-09-22 | 1999-12-14 | Hitachi Cable, Ltd. | Semiconductor device having lead on chip structure |
US6147411A (en) * | 1998-03-31 | 2000-11-14 | Micron Technology, Inc. | Vertical surface mount package utilizing a back-to-back semiconductor device module |
-
2001
- 2001-04-18 DE DE2001119004 patent/DE10119004A1/de not_active Ceased
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5714802A (en) * | 1991-06-18 | 1998-02-03 | Micron Technology, Inc. | High-density electronic module |
US6002167A (en) * | 1995-09-22 | 1999-12-14 | Hitachi Cable, Ltd. | Semiconductor device having lead on chip structure |
US5821615A (en) * | 1995-12-06 | 1998-10-13 | Lg Semicon Co., Ltd. | Semiconductor chip package having clip-type outlead and fabrication method of same |
US5835988A (en) * | 1996-03-27 | 1998-11-10 | Mitsubishi Denki Kabushiki Kaisha | Packed semiconductor device with wrap around external leads |
US5895107A (en) * | 1996-06-11 | 1999-04-20 | Sharp Kabushiki Kaisha | Promotion of C2 state in ferroelectric liquid crystal devices |
US5818107A (en) * | 1997-01-17 | 1998-10-06 | International Business Machines Corporation | Chip stacking by edge metallization |
US6147411A (en) * | 1998-03-31 | 2000-11-14 | Micron Technology, Inc. | Vertical surface mount package utilizing a back-to-back semiconductor device module |
Non-Patent Citations (2)
Title |
---|
JP 02-77 144 A. In: Patent Abstracts of Japan * |
JP 04-206 765 A. In: Patent Abstracts of Japan * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005055761B4 (de) | Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben | |
DE10306643B4 (de) | Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul | |
DE102006015447B4 (de) | Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben | |
DE102009046403B4 (de) | Leistungshalbleitermodul in Druckkontakttechnik | |
DE102009037257B4 (de) | Leistungshalbleitermodul mit Schaltungsträger und Lastanschlusselement sowie Herstellungsverfahren hierzu | |
DE102005027356B4 (de) | Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben | |
DE10110203B4 (de) | Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung | |
DE19758197A1 (de) | Stapelanordnung für zwei Halbleiterspeicherchips und Leiterplatte zur Aufnahme einer Vielzahl derartiger Stapelanordnungen | |
DE102006031405A1 (de) | Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben | |
EP1060513B1 (de) | Halbleiterbauelement mit mehreren halbleiterchips | |
DE102011080153A1 (de) | Flexible verbindung von substraten in leistungshalbleitermodulen | |
DE10135393A1 (de) | Elektronisches Bauteil mit einem Halbleiterchip | |
DE10352671A1 (de) | Leistungsmodul | |
WO1996020500A1 (de) | Chipkontaktierungsverfahren | |
DE10142117A1 (de) | Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung | |
DE10255289A1 (de) | Elektronisches Bauteil mit gestapelten Halbleiterchips in paralleler Anordnung und Verfahren zu dessen Herstellung | |
DE10119004A1 (de) | Elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu ihrer Herstellung | |
DE102006058695A1 (de) | Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement | |
DE10139985A1 (de) | Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung | |
DE102018201326B4 (de) | Kontaktanordnung, elektronisches Leistungsmodul und Verfahren zur Herstellung eines elektronischen Leistungsmoduls | |
DE102006015222B4 (de) | QFN-Gehäuse mit optimierter Anschlussflächengeometrie | |
WO2003071601A2 (de) | Schaltungsmodul und verfahren zu seiner herstellung | |
DE102004044882B3 (de) | Halbleitermodul mit gestapelten Halbleiterbauteilen und elektrischen Verbindungselementen zwischen den gestapelten Halbleiterbauteilen | |
DE19721935C1 (de) | Chipträgeranordnung | |
WO2005008765A2 (de) | Leistungshalbleitermodul mit vom substrat gelösten leiterbahnenden als externe anschlüsse |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |