DE69727373T2 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE69727373T2
DE69727373T2 DE69727373T DE69727373T DE69727373T2 DE 69727373 T2 DE69727373 T2 DE 69727373T2 DE 69727373 T DE69727373 T DE 69727373T DE 69727373 T DE69727373 T DE 69727373T DE 69727373 T2 DE69727373 T2 DE 69727373T2
Authority
DE
Germany
Prior art keywords
semiconductor chip
substrate
semiconductor
trained
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69727373T
Other languages
English (en)
Other versions
DE69727373D1 (de
Inventor
Tsutomu Katsushika-ku NAKANISHI
Akira Ageo-shi OKAMOTO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Application granted granted Critical
Publication of DE69727373D1 publication Critical patent/DE69727373D1/de
Publication of DE69727373T2 publication Critical patent/DE69727373T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement, das eine magnetische Abschirmung gegenüber einem Halbleiterchip mit auf einem Substrat ausgebildeten Induktorleitern bereitstellen kann.
  • Spulen sind im Allgemeinen wesentliche Schaltungsbestandteile und für einige herzustellende Schaltungen unerlässlich. So könnten beispielsweise Oszillationsschaltungen, die LC-Resonanz- oder Abstimmschaltungen nutzen, die in einem Sender-Empfänger enthalten sind, ohne die Spulen nicht implementiert werden.
  • Die in der Schaltung enthaltenen Spulen erzeugen jedoch Magnetflüsse, so dass Bedarf an einem Design besteht, das verhindert, dass die Magnetflüsse die umgebenden Komponenten beeinflussen. So müssen z. B. zwei Spulen fern voneinander auf einer Leiterplatte angeordnet werden oder, wenn eine nahe Anordnung einer Mehrzahl von Spulen gewünscht wird, die Richtung der Magnetflüsse muss berücksichtigt werden, um eine korrekte Anordnung zu gewährleisten.
  • 5 illustriert drei nebeneinander liegende Spulen mit speziell ausgearbeiteter Anordnungsrichtung. Wie in dem Diagramm zu sehen ist, sind die drei Spulen so angeordnet, dass zwei benachbarte Spulen in einem Winkel von 90 Grad zueinander angeordnet sind, so dass von benachbarten Spulen erzeugte Magnetflüsse orthogonal zueinander sein können. Indem zugelassen wird, dass die von den benachbarten Spulen erzeugten Magnetflüsse auf diese Weise orthogonal zueinander sind, ist es möglich, die Magnetkopplung zwischen den Spulen auf ein Minimum zu reduzieren.
  • Ein solches konventionelles Verfahren, das es zulässt, dass die Magnetflüsse orthogonal zueinander sind, und zwar aufgrund der speziell ausgearbeiteten Anordnungsrichtung der Spulen, um die Magnetkopplung zwischen den Spulen minimal zu halten, ist auf den Fall begrenzt, bei dem die Spulen auf einer Leiterplatte angeordnet sind.
  • Wo spiralförmige Induktorleiter auf dem Halbleitersubstrat mit einer Dünnfilmtechnik ausgebildet wurden, ist die Erzeugungsrichtung der Magnetflüsse auf die Richtung orthogonal zum Halbleitersubstrat begrenzt. Aus diesem Grund sind die nebeneinander ausgelegten Spulen in der Form von Induktorleitern magnetisch miteinander gekoppelt, was unpraktisch ist, wenn sie elektrisch als Schaltungselemente getrennt sein sollen. Insbesondere ist es in Fällen, bei denen passive Elemente wie Induktorleiter zusammen mit verschiedenen aktiven Elementen auf dem Halbleitersubstrat ausgebildet sind, typisch, die Größe der gesamten Schaltung mit der Halbleiterherstellungstechnik zu reduzieren, mit der Folge, dass es schwierig wird, eine Mehrzahl von in der Schaltung enthaltenen Induktorleitern auf eine völlig separate Weise anzuordnen.
  • 6 zeigt ein Diagramm, das den Zustand der Magnetflüsse erläutert, die von der Halbleiterschaltung erzeugt wurden, die auf dem Halbleitersubstrat ausgebildete Induktorleiter enthält. Wenn ein Strom in die Induktorleiter in der in dem Diagramm dargestellten Halbleiterschaltung fließt, dann treten Magnetflüsse in der Richtung im Wesentlichen orthogonal zur Oberfläche des Halbleitersubstrats auf, wie durch Pfeil a in dem Diagramm angedeutet ist. Diese Magnetflüsse beeinflussen die Wirkung der auf dem Halbleitersubstrat ausgebildeten anderen Halbleiterelemente und verursachen häufig Störungen oder Fehlfunktionen.
  • Die JP-A-3214691 offenbart eine Montagestruktur für eine integrierte Schaltung, die eine leitende Abschirmungsharzschicht aufweist, die die Oberseite der Schaltung bedeckt, und in deren Unterseite ein Abschirmleiter ausgebildet ist. Die Harzschicht ist mit einem Masseleiter geerdet, der außerhalb der Montageposition eines Chips der integrierten Schaltung ausgebildet ist.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement bereitzustellen, das den magnetischen Einfluss auf der Außenseite eines Halbleiterchips mit auf einem Substrat ausgebildeten Induktorleitern minimal halten kann.
  • Demgemäß besteht die vorliegende Erfindung in einem Halbleiterchip, der auf einem Substrat montiert ist; einer Mehrzahl von Durchkontaktlöchern, die in dem genannten Substrat außerhalb einer Montageposition des genannten Halbleiterchips ausgebildet sind; und Abschirmelementen, die auf Oberflächen des genannten Substrats ausgebildet sind, wobei die genannten Abschirmelemente Folgendes beinhalten: ein Abschirmelement, das auf der Gegenseite des genannten Substrats zu der Seite ausgebildet ist, auf der der genannte Halbleiterchip montiert ist; und ein Abschirmelement, das den genannten Halbleiterchip bedeckt; dadurch gekennzeichnet, dass der genannte Halbleiterchip Induktorleiter aufweist, dadurch, dass die genannten Löcher so angeordnet sind, dass sie voneinander beabstandet den genannten Chip umgeben, und dadurch, dass die genannten Abschirmelemente aus einem magnetischen Material bestehen und Abschirmelemente aufweisen, die das Innere der genannten Durchgangslöcher füllen, so dass eine Magnetabschirmung für eine auf dem genannten Halbleiterchip ausgebildete Schaltung entsteht.
  • Die vorliegende Erfindung macht es möglich, dass von einer auf dem Halbleiterchip ausgebildeten Schaltung erzeugte Magnetflüsse innerhalb der Abschirmelemente umlaufen und verhindern, dass Magnetflüsse zur Außenseite der Abschirmelemente hin austreten.
  • Insbesondere können die Durchkontaktlöcher außerhalb der Substratinseln ausgebildet werden, an denen Bonddrähte angeschlossen sind, so dass die Abschirmelemente die gesamten Bonddrähte bedecken können, wodurch ein Bruch der Bonddrähte sicher verhütet wird. Alternativ können die Durchkontaktlöcher innerhalb der Substratinseln ausgebildet werden, so dass die Außenabmessungen der Abschirmelemente reduziert werden können, wodurch eine Reduzierung der Größe des gesamten Halbleiterbauelementes erzielt wird.
  • Nach dem Montieren des Halbleiterchips auf dem Substrat ist es typisch, ein Abdichtmittel auf der Oberfläche des Halbleiterchips auszubilden. Die Abschirmelemente werden auf diesem Abdichtmittel so ausgebildet, dass die konventionellen Herstellungsprozesse intakt genutzt werden können, um eine Magnetabschirmung zu erzeugen. Der Abstand zwischen den benachbarten Durchkontaktlöchern kann auf eine Wellenlänge oder darunter eingestellt werden, wobei die Wellenlänge als eine Umkehrzahl einer Betriebsfrequenz einer auf dem genannten Halbleiterchip ausgebildeten Schaltung angegeben wird, so dass die Menge an Magnetflüssen reduziert werden kann, die zwischen den Durchkontaktlöchern austreten.
  • Um ein besseres Verständnis der vorliegenden Erfindung zu vermitteln, wird nachfolgend auf die Begleitzeichnungen Bezug genommen. Dabei zeigt:
  • 1 eine Draufsicht auf ein Halbleiterbauelement gemäß einer ersten Ausgestaltung;
  • 2 eine Schnittansicht entlang der Linie A-A von 1;
  • 3 ein Diagramm, das Magnetflüsse in der Nähe eines in 2 gezeigten Halbleiterchips illustriert;
  • 4 eine Schnittansicht eines Halbleiterbauelementes gemäß einer zweiten Ausgestaltung;
  • 5 ein Diagramm, das eine Anordnung von drei benachbarten Spulen mit speziell ausgearbeiteter Anordnungsrichtung illustriert; und
  • 6 ein Diagramm, das einen Zustand von Magnetflüssen zeigt, die von einer Halbleiterschaltung erzeugt wurden, einschließlich auf einem Substrat gebildeten Induktorleitern.
  • BESTE ART DER AUSFÜHRUNG DER ERFINDUNG
  • 1 ist eine Draufsicht auf ein Halbleiterbauelement gemäß einer ersten Ausgestaltung, 2 eine Schnittansicht entlang der Linie A-A von 1. Wie aus diesen Diagrammen hervorgeht, umfasst das Halbleiterbauelement dieser Ausgestaltung einen auf einem Substrat 1 montierten Halbleiterchip 2, ein Abdichtmittel 3 zum Schützen des Halbleiterchips 2 sowie Abschirmelemente 4, die zum Erzeugen einer magnetischen Abschirmung auf der Oberfläche des Abdichtmittels 3 ausgebildet sind. Das Substrat 1 ist gewöhnlich beispielsweise ein Keramik- oder Glasepoxidsubstrat.
  • Der in den 1 und 2 gezeigte Halbleiterchip 2 beinhaltet spiralförmige Induktorleiter, aktive Elemente wie Transistoren und Dioden sowie passive Elemente wie Widerstände und Kondensatoren. Das Material der Induktorleiter kann z. B. eine dünne Metallfolie aus Aluminium, Gold usw. oder ein Halbleitermaterial wie Polysilicium sein.
  • Im fertigen Zustand kann der Halbleiterchip 2 auf dem in 1 gezeigten Substrat 1 montiert sein, oder er kann alternativ auf dem Substrat 1 als Basis mit bekannten Halbleiterherstellungstechniken wie Aufdampfung oder Ionenimplantation ausgebildet werden.
  • Auf der Oberfläche des Halbleiterchips 2 ist, wie in 1 zu sehen, eine Mehrzahl von Bondinseln 5 zum Empfangen/Senden von Signalen von/zu der Außenseite des Chips ausgebildet, wobei jede Bondinsel 5 mit einem Bonddraht 6 ausgestattet ist. Diese Bonddrähte 6 können mit auf dem Substrat 1 ausgebildeten Substratinseln 7 verbunden werden. Das Substrat 1 weist eine Mehrzahl von Durchkontaktlöchern 8 auf, die gleichmäßig voneinander beabstandet sind und die Substratinseln 7 wie in 1 gezeigt umgeben.
  • Das Abdichtmittel 3 wird so ausgebildet, dass die Oberflächen des Halbleiterchips 2 und der Bonddrähte 6 bedeckt werden. Das Material des Abdichtmittels 3 kann beispielsweise ein Isoliermaterial wie Epoxidharz sein. Die Abschirmelemente 4 haben die Aufgabe, von einer auf dem Halbleiterchip 2 ausgebildeten Schaltung entstehende Magnetflüsse zu stoppen. Die Abschirmelemente 4 sind im Inneren der Durchkontaktlöcher 8 sowie auf der Seite der Chipmontagefläche des Substrats 1 und auf der Seite gegenüber der Chipmontagefläche ausgebildet. Spezifischer ausgedrückt, ein Abschirmelement 4a auf der Seite der Chipmontagefläche ist inklusive der Durchkontaktlöcher 8 so gebildet, dass es den Halbleiterchip 2 bedeckt, während ein Abschirmelement 4b auf der Seite gegenüber der Chipmontagefläche einschließlich der Durchkontaktlöcher 8 ausgebildet ist, so dass es im Wesentlichen planar verläuft. Das Innere der Durchkontaktlöcher 8 wird mit einem Abschirmelement 4c gefüllt, so dass die Abschirmelemente 4 den Halbleiterchip 2 auf den gegenüberliegenden Seiten des Substrats 1 bedecken.
  • Die Abschirmelemente 4 können aus einem isolierenden oder leitendes Magnetmaterial gefertigt sein. So sind z. B. Folien aus verschiedenen Magnetmaterialien wie Gammaferrit, Bariumferrit usw. erhältlich. Insbesondere ergibt das Gammaferrit, das üblicherweise als Magnetspeichermedium verwendet wird, eine Magnetisierungsrichtung, die durch winzige magnetische Teilchen erzielt werden kann, die in der Ebenenrichtung parallel zu dem Substrat angeordnet sind, auf dem die dünne Gammaferritfolie ausgebildet ist. Dies ist beim magnetischen Koppeln der Induktorleiter im Halbleiterchip 2 mit den Abschirmelementen 4 praktisch. Eine Verwendung des Bariumferrits würde eine Bildung einer Magnetmaterialfolie durch Beschichten zulassen, was die Herstellung vereinfacht.
  • Es sind verschiedene Materialien von Magnetmaterialfolien und verschiedene Methoden zum Herstellen derselben denkbar. Es gibt z. B. ein Verfahren zum Bilden einer Magnetmaterialfolie durch Vakuumaufdampfung von FeO usw. sowie weitere Verfahren wie u. a. ein MBE-Verfahren (Molekularstrahlepitaxie), ein CVD-Verfahren (chemische Aufdampfung) und ein Sputterverfahren.
  • 3 ist ein Diagramm, das Magnetflüsse in der Nähe des in 2 gezeigten Halbleiterchips 2 veranschaulicht, wobei ein Abschnitt in der Region des Halbleiterchips 2 in einem vergrößerten Maßstab dargestellt ist.
  • Aus dem Diagramm ist ersichtlich, dass die auf den gegenüberliegenden Seiten des Substrats 1 ausgebildeten Abschirmelemente 4 den Halbleiterchip 2 bedecken und Magnetpfade bilden. Demgemäß verlaufen die Magnetflüsse nach der Erzeugung von den Induktorleitern in einer Richtung im Wesentlichen orthogonal zu dem Halbleiterchip 2 vom Abschirmelement 4a auf der Seite der Oberfläche des Substrats 1 durch das Abschirmelement 4c im Inneren der Durchkontaktlöcher 8 in das Abschirmelement 4b auf der Unterseite und kehren dann zum Abschirmelement 4a auf der Oberseite zurück. Dadurch wird verhindert, dass die Magnetflüsse aus den Abschirmelementen 4 austreten, wodurch ein magnetischer Einfluss auf die Außenseite der von der auf dem Halbleiterchip 2 ausgebildeten Schaltung erzeugten Magnetflüsse minimal gehalten wird.
  • Übrigens können, da das Substrat 1 mit den gleichmäßig voneinander beabstandeten Durchkontaktlöchern 8 versehen ist, die Magnetflüsse möglicherweise zwischen den benachbarten Durchkontaktlöchern 8 nach außen austreten. Um dies zu verhindern, werden die Intervalle der Durchkontaktlöcher 8 vorzugsweise auf eine Wellenlänge oder darunter eingestellt, wobei die Wellenlänge als eine Umkehrzahl der Betriebsfrequenz der auf dem Halbleiterchip 2 ausgebildeten Schaltung angegeben wird.
  • Es wird nachfolgend ein Verfahren zum Herstellen des in 1 dargestellten Halbleiterbauelementes umrissen. Wie zuvor beschrieben, wird ein fertiger Halbleiterchip 2 auf dem Substrat 1 montiert, oder alternativ wird ein Halbleiterchip 2 auf dem Substrat 1 mit einem bekannten Herstellungsprozess ausgebildet. Die von dem Halbleiterchip 2 ausgehenden Bonddrähte 6 werden mit den Substratinseln 7 verbunden, die auf dem Substrat 1 positioniert sind. Danach wird ein flüssiges Abdichtmittel 3 auf die Peripherien des Halbleiterchips 2 und der Bonddrähte 6 aufgebracht und härten gelassen. Die konventionellen Herstellungsprozesse sind ebenso gut auf die obigen Verfahren anwendbar.
  • Dann wird eine Mehrzahl von Durchkontaktlöchern 8 außerhalb der Position des auf dem Substrat 1 montierten Halbleiterchips ausgebildet. Das Substrat 1 kann zuvor mit den Durchkontaktlöchern 8 versehen werden. Dann wird, unter Verwendung der Durchkontaktlöcher 8 als Referenzpositionen, eine Magnetmaterialfolie beispielsweise durch Vakuumaufdampfung auf die Oberfläche des Abdichtmittels 3 aufgebracht, um die Abschirmelemente 4 zu bilden. Zu diesem Zeitpunkt werden die Abschirmelemente 4 ins Innere der Durchkontaktlöcher 8 eingebracht. Dann wird die Magnetmaterialfolie beispielsweise mit Vakuumaufdampfung auf das Substrat 1 auf der Seite aufgebracht, die der Chipmontagefläche gegenüberliegt, so dass sie im Wesentlichen in einem planaren Zustand einschließlich der Durchkontaktlöcher 8 verläuft. Es ist zu verstehen, dass die Oberfläche der Abschirmelemente 4 mit Epoxidharz usw. beschichtet werden kann.
  • Im Falle eines solchen Halbleiterbauelementes der ersten Ausgestaltung wird das Substrat 1 mit der Mehrzahl von Durchkontaktlöchern 8 zum Einbringen der Abschirmelemente darin vorgesehen, so dass der Halbleiterchip 2 mit den Abschirmelementen 4 auf den gegenüberliegenden Seiten des Substrats 1 bedeckt wird, so dass die Abschirmelemente 4 Magnetflüsse, die durch die auf dem Halbleiterchip 2 ausgebildete Schaltung entstehen, effektiv stoppen können. Dadurch wird ein möglicher nachteiliger magnetischer Effekt auf die übrigen auf dem Substrat 1 montierten Komponenten eliminiert.
  • Ferner sind die konventionellen Herstellungsprozesse ebenso gut auf die Vorgänge von der Montage des Halbleiterchips 2 auf dem Substrat 1 bis hin zu deren Abdichtung mit dem Abdichtmittel 3 anwendbar, so dass eine effektive Magnetabschirmung erzielt werden kann, ohne die Herstellungsprozesse signifikant zu verändern, so dass der Anstieg der Fertigungskosten minimal gehalten werden kann.
  • In der ersten Ausgestaltung wurde zwar der Fall beschrieben, in dem die Durchkontaktlöcher 8 außerhalb der Substratinseln 7 ausgebildet werden, aber die Durchkontaktlöcher 8 können auch zwischen der Montageposition des Halbleiterchips 2 und den Substratinseln 7 ausgebildet werden.
  • 4 ist eine Schnittansicht eines Halbleiterbauelementes gemäß einer zweiten Ausgestaltung. In dem Diagramm erhielten dieselben Bestandteile wie im Halbleiterbauelement der ersten Ausgestaltung dieselben Bezugsziffern, und nachfolgend werden hauptsächlich Unterschiede dazwischen beschrieben.
  • Wie aus 4 hervorgeht, werden die Durchkontaktlöcher 8 der zweiten Ausgestaltung zwischen der Montageposition des Halbleiterchips 2 und den Substratinseln 7 ausgebildet. Die Abschirmelemente 4 werden einschließlich der Durchkontaktlöcher 8 in derselben Weise wie in der ersten Ausgestaltung ausgebildet, wobei die Bonddrähte 6 durch die Abschirmelemente 4 verlaufen und mit den Substratinseln 7 auf dem Substrat 1 auf der Außenseite der Abschirmelemente 4 verbunden werden. Die Abschirmelemente 4 bestehen aus einem isolierenden Magnetmaterial, um einen Kurzschluss zwischen den Bonddrähten 6 zu verhüten. Die übrigen Konfigurationen sind dieselben wie die in der ersten Ausgestaltung, einschließlich der Tatsache, dass der Halbleiterchip 2 durch die auf den gegenüberliegenden Seiten des Substrats 1 ausgebildeten und ins Innere der Durchkontaktlöcher 8 eingefüllten Abschirmelemente 4 magnetisch abgeschirmt wird.
  • Auf diese Weise lässt es das Halbleiterbauelement der zweiten Ausgestaltung zu, dass die Durchkontaktlöcher 8 zwischen den Substratinseln 7 und der Montageposition des Halbleiterchips 2 gebildet werden, so dass die externen Abmessungen der Abschirmelemente 4 kleiner sein können als die in der ersten Ausgestaltung, um eine hochdichte Montage auf dem Substrat 1 zu erzielen.
  • In den obigen Ausgestaltungen wurde zwar das Beispiel beschrieben, bei dem die Abschirmelemente 4 aus demselben Magnetmaterial auf der Chipmontagefläche des Substrats 1 und auf der Seite gegenüber der Chipmontagefläche und im Inneren der Durchkontaktlöcher 8 ausgebildet sind, aber es können verschiedene Materialien zum Bilden der Abschirmelemente 4 verwendet werden. Insbesondere können, aufgrund der Tatsache, dass das Innere der Durchkontaktlöcher 8 eine höhere Magnetflussdichte im Vergleich zur Chipmontagefläche und der Fläche gegenüber der Chipmontagefläche hat, das Innere der Durchkontaktlöcher 8 und die übrigen Abschnitte separat mit verschiedenen Magnetmaterialien ausgebildet werden, um eine Sättigung der Magnetflüsse zu verhindern.
  • In dem Beispiel der obigen Ausgestaltungen hat zwar der Halbleiterchip 2 Transistoren und andere aktive Elemente zusätzlich zu den Induktorleitern, aber derselbe Effekt wie in den obigen Ausgestaltungen könnte auch in Fällen erzielt werden, bei denen nur die Induktorleiter auf dem Substrat 1 ausgebildet werden, indem die Induktorleiter von den Abschirmelementen 4 bedeckt werden.
  • In dem Beispiel der obigen Ausgestaltungen ist zwar das Abdichtmedium 3 zwischen dem Halbleiterchip 2 und den Abschirmelementen 4 ausgebildet, aber das Abdichtmedium 3 kann auch weggelassen werden, so dass die Abschirmelemente direkt auf dem Halbleiterchip ausgebildet werden, um einen Schutz für den Halbleiterchip zu erzielen.
  • In dem Beispiel der obigen Ausgestaltungen sind zwar der Halbleiterchip 2, das Abdichtmittel 3 usw. auf dem Substrat 1 ausgebildet, aber das Substrat 1 kann auch durch eine Leiterplatte ersetzt werden. In diesem Fall wird der Halbleiterchip 2 auf der Leiterplatte montiert und die Durchkontaktlöcher 8 werden in der Leiterplatte um den Halbleiterchip 2 herum ausgebildet, wobei die gebildeten Abschirmelemente 4 die Durchkontaktlöcher 8 auf den beiden gegenüberliegenden Flächen der Leiterplatte aufweisen. Eine solche COB-(Chip On Board)-Montage verhindert, dass vom Halbleiterchip 2 mit den Induktorleitern entstehende Magnetflüsse zur Außenseite der Abschirmelemente austreten, wodurch mögliche nachteilige magnetische Einflüsse auf die anderen auf der Leiterplatte montierten Komponenten eliminiert werden, um eine hochdichte Montage auf der Leiterplatte zu realisieren.
  • In den obigen Ausgestaltungen wurde zwar ein Keramik- oder Glasepoxidsubstrat als Substrat 1 verwendet, aber das Substrat 1 kann auch ein Halbleitersubstrat aus einem n-Typ-Silicium (n-Si) oder einem anderen Halbleitermaterial (z. B. amorphes Material wie Germanium oder amorphes Silicium) sein.
  • 1 illustriert zwar das Beispiel, bei dem das Substrat 1 mit einer Mehrzahl von kreisförmigen Durchkontaktlöchern 8 ausgebildet ist, aber die Durchkontaktlöcher können auch eine beliebige andere Kontur (z. B. einen rechteckigen Querschnitt) haben als den kreisförmigen Querschnitt. Abmessungen und Anzahl der Durchkontaktlöcher sind nicht auf die von 1 beschränkt. So könnte z. B. ein rillenähnliches Durchkontaktloch um den Halbleiterchip 2 herum ausgebildet werden.
  • In den obigen Ausgestaltungen wurde zwar der Fall beschrieben, bei dem der Halbleiterchip 2 auf dem Substrat 1 durch Drahtbonden COB-montiert wurde, aber die vorliegende Erfindung ist auch auf ein anderes Montageverfahren anwendbar, wie z. B. auf das, bei dem der Halbleiterchip 2 auf dem Substrat 1 Flipchip-montiert ist.
  • Gemäß den oben dargelegten Ausgestaltungen werden die Durchkontaktlöcher in dem Substrat außerhalb der Montageposition des Halbleiterchips mit den Induktorleitern ausgebildet. Die Abschirmelemente werden im Inneren der Durchkontaktlöcher und auf der Halbleiterchip-Montagefläche des Substrats und auf der Seite gegenüber der Montagefläche ausgebildet, um den Halbleiterchip zu bedecken, so dass die von der auf dem Halbleiterchip ausgebildeten Schaltung erzeugten Magnetflüsse im Innern der Abschirmung umlaufen können, so dass mögliche nachteilige magnetische Einflüsse auf der Außenseite eliminiert werden.

Claims (6)

  1. Halbleiterbauelement, das Folgendes umfasst: einen Halbleiterchip (2), der auf einem Substrat (1) montiert ist; eine Mehrzahl von Durchkontaktlöchern (8), die in dem genannten Substrat (1) außerhalb einer Montageposition des genannten Halbleiterchips (2) ausgebildet sind; und Abschirmelemente (4a, 4b, 4c), die auf Oberflächen des genannten Substrats (1) ausgebildet sind, wobei die genannten Abschirmelemente folgende beinhalten: ein Abschirmelement (4b), das auf der Gegenseite des genannten Substrats zu der Seite ausgebildet ist, auf der der genannte Halbleiterchip (2) montiert ist; und ein Abschirmelement (4a), das den genannten Halbleiterchip (2) bedeckt; dadurch gekennzeichnet, dass der genannte Halbleiterchip (2) Induktorleiter aufweist, dadurch, dass die genannten Löcher (8) so angeordnet sind, dass sie voneinander beabstandet den genannten Chip umgeben, und dadurch, dass die genannten Abschirmelemente (4a, 4b, 4c) aus einem magnetischen Material bestehen und Abschirmelemente (4c) aufweisen, die das Innere der genannten Durchkontaktlöcher (8) füllen; so dass eine Magnetabschirmung für eine auf dem genannten Halbleiterchip (2) ausgebildete Schaltung entsteht.
  2. Halbleiterbauelement nach Anspruch 1, wobei der genannte Halbleiterchip (2) mit Bonddrähten (6) versehen ist; und wobei in Bezug auf die genannte Montageposition des genannten Halbleiterchips (2) als Referenz, die genannten Durchkontaktlöcher (8) außerhalb von auf dem genannten Substrat ausgebildeten Substratinseln (7) ausgebildet sind.
  3. Halbleiterbauelement nach Anspruch 1, wobei der genannte Halbleiterchip (2) mit Bonddrähten (6) versehen ist; und wobei die genannten Durchkontaktlöcher (8) zwischen auf dem genannten Substrat (1) ausgebildeten Substratinseln (7) und der genannten Montageposition des genannten Halbleiterchips (2) ausgebildet sind.
  4. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem ein Abdichtmittel (3) zum Schützen des genannten Halbleiterchips (2) auf der Oberfläche des genannten Halbleiterchips (2) ausgebildet ist; und wobei ein genanntes Abschirmelement (4a) aus einem leitenden oder isolierenden magnetischen Material besteht und auf der Oberfläche des genannten Abdichtmittels (3) ausgebildet ist.
  5. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem der Abstand zwischen benachbarten der genannten Durchkontaktlöcher (8) auf eine Wellenlänge oder darunter eingestellt ist, wobei die genannte Wellenlänge als eine Umkehrzahl einer Betriebsfrequenz einer auf dem genannten Halbleiterchip (2) ausgebildeten Schaltung angegeben wird.
  6. Halbleiterbauelement nach einem der vorherigen Ansprüche, bei dem eine Leiterplatte als das genannte Substrat (1) verwendet wird.
DE69727373T 1996-04-24 1997-04-23 Halbleitervorrichtung Expired - Fee Related DE69727373T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12778396 1996-04-24
JP12778396 1996-04-24
PCT/JP1997/001412 WO1997040654A1 (fr) 1996-04-24 1997-04-23 Dispositif a semi-conducteurs

Publications (2)

Publication Number Publication Date
DE69727373D1 DE69727373D1 (de) 2004-03-04
DE69727373T2 true DE69727373T2 (de) 2004-12-09

Family

ID=14968579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69727373T Expired - Fee Related DE69727373T2 (de) 1996-04-24 1997-04-23 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US6097080A (de)
EP (1) EP0897256B1 (de)
KR (1) KR100367069B1 (de)
CN (1) CN1110233C (de)
DE (1) DE69727373T2 (de)
WO (1) WO1997040654A1 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613978B2 (en) * 1993-06-18 2003-09-02 Maxwell Technologies, Inc. Radiation shielding of three dimensional multi-chip modules
US8421158B2 (en) 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
WO2000057508A1 (en) * 1999-03-24 2000-09-28 Rohm Co., Ltd. Circuit module for protecting a rechargeable battery and method of manufacture thereof
US20020030257A1 (en) * 1999-06-18 2002-03-14 Joseph M. Brand Semiconductor device utiling an encapsulant for locking a semiconductor die to circuit substrate
US6414383B1 (en) * 1999-07-16 2002-07-02 Agere Systems Guardian Corp. Very low magnetic field integrated circuit
JP4398056B2 (ja) * 2000-04-04 2010-01-13 Ｎｅｃトーキン株式会社 樹脂モールド体
JP3781610B2 (ja) * 2000-06-28 2006-05-31 株式会社東芝 半導体装置
US6452253B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Method and apparatus for magnetic shielding of an integrated circuit
US6515352B1 (en) * 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
DE10057918A1 (de) * 2000-11-21 2002-06-06 Kerafol Keramische Folien Gmbh Ferritfolie
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
JP2003124538A (ja) * 2001-10-16 2003-04-25 Sony Corp 情報記憶装置およびその情報記憶装置を実装した電子機器
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
JP2004064052A (ja) * 2002-07-27 2004-02-26 Samsung Electro Mech Co Ltd ノイズ遮蔽型積層基板とその製造方法
US7382043B2 (en) 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US7191516B2 (en) 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
DE10343362B4 (de) * 2003-09-15 2005-09-22 Institut für Maschinen, Antriebe und elektronische Gerätetechnik gGmbH - IMG Verfahren zur Herstellung einer Leiterplatte mit verbessertem EMV-Verhalten
DE102004042501A1 (de) 2004-08-31 2006-03-16 Xtreme Technologies Gmbh Vorrichtung zur Bereitstellung eines reproduzierbaren Targetstromes für die energiestrahlinduzierte Erzeugung kurzwelliger elektromagnetischer Strahlung
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
JP2007012178A (ja) 2005-06-30 2007-01-18 Toshiba Corp ディスク装置
CN1901163B (zh) 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7968978B2 (en) * 2007-06-14 2011-06-28 Raytheon Company Microwave integrated circuit package and method for forming such package
WO2011046091A1 (ja) * 2009-10-13 2011-04-21 日本電気株式会社 磁性体装置
US8466539B2 (en) * 2011-02-23 2013-06-18 Freescale Semiconductor Inc. MRAM device and method of assembling same
CN102760667B (zh) * 2011-04-29 2014-10-29 力成科技股份有限公司 形成双面电磁屏蔽层的半导体封装方法及构造
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2015033395A1 (ja) * 2013-09-04 2015-03-12 株式会社東芝 半導体装置及びその製造方法
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59162762A (ja) * 1983-03-03 1984-09-13 Canon Inc 球面モ−タ
JPS59162762U (ja) * 1983-04-14 1984-10-31 三菱電機株式会社 電力系統の保護継電装置
JPS6478037A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Tertiary distortion generation circuit
JPH0178037U (de) * 1987-11-16 1989-05-25
GB2233821A (en) * 1989-07-11 1991-01-16 Oxley Dev Co Ltd Ceramic package including a semiconductor chip
JPH03165058A (ja) * 1989-11-24 1991-07-17 Mitsubishi Electric Corp 半導体装置
JPH03214691A (ja) * 1990-01-18 1991-09-19 Fujitsu Ltd フレキシブルプリント板の集積回路実装構造
JP2799472B2 (ja) * 1990-05-31 1998-09-17 イビデン株式会社 電子部品搭載用基板
JPH04256203A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp マイクロ波帯ｉｃ用パッケージ
JP3004071B2 (ja) * 1991-04-16 2000-01-31 日本特殊陶業株式会社 集積回路用パッケージ
JPH0579995A (ja) * 1991-09-19 1993-03-30 Dainippon Screen Mfg Co Ltd プリント基板のパターン欠陥検出方法
JPH05129793A (ja) * 1991-11-01 1993-05-25 Tdk Corp 多層誘電体基板回路の端子
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板

Also Published As

Publication number Publication date
KR19990082206A (ko) 1999-11-25
CN1228913A (zh) 1999-09-15
KR100367069B1 (ko) 2003-03-29
EP0897256B1 (de) 2004-01-28
CN1110233C (zh) 2003-05-28
WO1997040654A1 (fr) 1997-10-30
US6097080A (en) 2000-08-01
EP0897256A4 (de) 1999-09-15
EP0897256A1 (de) 1999-02-17
DE69727373D1 (de) 2004-03-04

Similar Documents

Publication Publication Date Title
DE69727373T2 (de) Halbleitervorrichtung
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE69635397T2 (de) Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
DE2843144C2 (de)
DE3814469C2 (de)
EP0756244B1 (de) Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
DE102013103570B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE69533385T2 (de) Herstellungsverfahren von Verbindungen über Halbleitervorrichtungen
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE19650148A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE19940633A1 (de) IC-Gehäuse
DE19648728A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2945533A1 (de) Verfahren zur herstellung eines verdrahtungssystems und mit einem derartigen verdrahtungssystem versehene halbleiteranordnung
DE4309186A1 (de) Halbleitereinrichtung
EP0035093A2 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE102011007219A1 (de) Halbleitereinrichtung und Herstellungsverfahren zur Herstellung einer Halbleitereinrichtung
DE2752438A1 (de) Anordnung fuer das packen von monolithisch integrierten halbleiterschaltungen
EP1120831A2 (de) Elektrisches Bauteil mit einer Abschirmeinrichtung
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE102007059128A1 (de) Mikrominiatur-Leistungswandler
DE102008003952A1 (de) Mikrominiatur-Umrichter
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE10316096A1 (de) Platte mit gedruckter Schaltung und mit einer barrieregeschützten Durchgangsöffnung und Verfahren zu deren Herstellung
DE10117291B4 (de) Variabler Induktor

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NIIGATA SEIMITSU CO. LTD., JOETSU, NIIGATA, JP

8339 Ceased/non-payment of the annual fee