JP2003124538A - 情報記憶装置およびその情報記憶装置を実装した電子機器 - Google Patents
情報記憶装置およびその情報記憶装置を実装した電子機器Info
- Publication number
- JP2003124538A JP2003124538A JP2001317624A JP2001317624A JP2003124538A JP 2003124538 A JP2003124538 A JP 2003124538A JP 2001317624 A JP2001317624 A JP 2001317624A JP 2001317624 A JP2001317624 A JP 2001317624A JP 2003124538 A JP2003124538 A JP 2003124538A
- Authority
- JP
- Japan
- Prior art keywords
- information storage
- magnetic permeability
- storage device
- high magnetic
- permeability material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Semiconductor Memories (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Thin Magnetic Films (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 強磁性体の磁化方向制御を利用した情報記憶
素子、例えばＭＲＡＭが搭載された電子機器が何らかの
強い磁場を受けても、その磁場の影響が記憶層に及ばな
いようにして、情報の誤記憶を防止する。 【解決手段】 磁気抵抗効果を利用して情報を記憶する
情報記憶素子１２を備えた情報記憶装置１であって、情
報記憶素子１２が実装される際に用いられる樹脂材料１
３は、高透磁率材料が混入されたものからなる、または
情報記憶素子１２はその表面の少なくとも一部もしくは
全面に高透磁率材料膜もしくは高透磁率材料を含む薄膜
が形成されているものである。
素子、例えばＭＲＡＭが搭載された電子機器が何らかの
強い磁場を受けても、その磁場の影響が記憶層に及ばな
いようにして、情報の誤記憶を防止する。 【解決手段】 磁気抵抗効果を利用して情報を記憶する
情報記憶素子１２を備えた情報記憶装置１であって、情
報記憶素子１２が実装される際に用いられる樹脂材料１
３は、高透磁率材料が混入されたものからなる、または
情報記憶素子１２はその表面の少なくとも一部もしくは
全面に高透磁率材料膜もしくは高透磁率材料を含む薄膜
が形成されているものである。
Description
【０００１】
【発明の属する技術分野】本発明は、情報記憶装置およ
びその情報記憶装置を実装した電子機器に関し、詳しく
は磁気抵抗効果を利用して情報を記憶する情報記憶素子
を備えたもので磁気シールドを施した情報記憶装置およ
びその情報記憶装置を実装した電子機器に関する。
びその情報記憶装置を実装した電子機器に関し、詳しく
は磁気抵抗効果を利用して情報を記憶する情報記憶素子
を備えたもので磁気シールドを施した情報記憶装置およ
びその情報記憶装置を実装した電子機器に関する。
【０００２】
【従来の技術】情報通信機器、特に携帯端末などの個人
用小型機器の飛躍的な普及にともない、これを構成する
メモリ素子やロジック素子などには、高集積化、高速
化、低消費電力化など、一層の高性能化が要求されてい
る。特に不揮発性メモリは、ユビキタス時代に必要不可
欠と考えられている。電源の消耗やトラブル、サーバと
ネットワークが何らかの障害により切断された場合であ
っても、不揮発性メモリは個人の重要な情報を保護する
ことができる。
用小型機器の飛躍的な普及にともない、これを構成する
メモリ素子やロジック素子などには、高集積化、高速
化、低消費電力化など、一層の高性能化が要求されてい
る。特に不揮発性メモリは、ユビキタス時代に必要不可
欠と考えられている。電源の消耗やトラブル、サーバと
ネットワークが何らかの障害により切断された場合であ
っても、不揮発性メモリは個人の重要な情報を保護する
ことができる。
【０００３】また、最近の携帯機器は不要な回路ブロッ
クをスタンバイ状態にして、できるだけ消費電力を抑制
するように設計されているが、高速のワークメモリと大
容量ストレージメモリを兼ねることができる不揮発性メ
モリが実現できれば、消費電力とメモリの無駄を無くす
ことができる。また電源を入れると瞬時に起動できる、
いわゆる「インスタント・オン」機能も高速の大容量不
揮発性メモリが実現できれば可能になってくる。
クをスタンバイ状態にして、できるだけ消費電力を抑制
するように設計されているが、高速のワークメモリと大
容量ストレージメモリを兼ねることができる不揮発性メ
モリが実現できれば、消費電力とメモリの無駄を無くす
ことができる。また電源を入れると瞬時に起動できる、
いわゆる「インスタント・オン」機能も高速の大容量不
揮発性メモリが実現できれば可能になってくる。
【０００４】不揮発性メモリとしては、半導体を用いた
フラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferr
o electric Random Access Memory）などがあげられ
る。しかしながら、フラッシュメモリは、構造が複雑な
ために高集積化が困難であり、しかも、アクセス時間が
１００ｎｓ程度と遅いという欠点がある。一方、ＦＲＡ
Ｍにおいては、書き換え可能回数が１０12〜１０14で完
全にスタティックランダムアクセスメモリやダイナミッ
クランダムアクセスメモリに置き換えるには耐久性が低
いという問題が指摘されている。また、強誘電体キャパ
シタの微細加工が難しいという課題も指摘されている。
フラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferr
o electric Random Access Memory）などがあげられ
る。しかしながら、フラッシュメモリは、構造が複雑な
ために高集積化が困難であり、しかも、アクセス時間が
１００ｎｓ程度と遅いという欠点がある。一方、ＦＲＡ
Ｍにおいては、書き換え可能回数が１０12〜１０14で完
全にスタティックランダムアクセスメモリやダイナミッ
クランダムアクセスメモリに置き換えるには耐久性が低
いという問題が指摘されている。また、強誘電体キャパ
シタの微細加工が難しいという課題も指摘されている。
【０００５】これらの欠点を有さない不揮発性メモリと
して注目されているのが、例えば「Wang et al., IEEE
Trans. Magn. 33 (1997) p4498」に記載されているよう
な、ＭＲＡＭ（Magnetic Random Access Memory）と呼
ばれる磁気メモリであり、近年のＴＭＲ（Tunnel Magne
toresistance）材料の特性向上により注目を集めるよう
になってきている。
して注目されているのが、例えば「Wang et al., IEEE
Trans. Magn. 33 (1997) p4498」に記載されているよう
な、ＭＲＡＭ（Magnetic Random Access Memory）と呼
ばれる磁気メモリであり、近年のＴＭＲ（Tunnel Magne
toresistance）材料の特性向上により注目を集めるよう
になってきている。
【０００６】ＭＲＡＭは、構造が単純であるため高集積
化が容易であり、また磁気モーメントの回転により記憶
を行うために、書き換え回数が大であると予測されてい
る。またアクセス時間についても、非常に高速であるこ
とが予想され、既に１００ＭＨｚで動作可能であること
が、R.Scheuerlein et al, ISSCC Digest of Papers(Fe
b.2000) p128-129 で報告されている。また、ＴＭＲ（T
unnel Magnetic Resistance）効果により高出力が得ら
れるようになった現在では、大きく改善されてきてい
る。
化が容易であり、また磁気モーメントの回転により記憶
を行うために、書き換え回数が大であると予測されてい
る。またアクセス時間についても、非常に高速であるこ
とが予想され、既に１００ＭＨｚで動作可能であること
が、R.Scheuerlein et al, ISSCC Digest of Papers(Fe
b.2000) p128-129 で報告されている。また、ＴＭＲ（T
unnel Magnetic Resistance）効果により高出力が得ら
れるようになった現在では、大きく改善されてきてい
る。
【０００７】上述の通り、高速化・高集積化が容易とい
う長所を有するＭＲＡＭではあるが、書き込みは、ＴＭ
Ｒ素子に近接させて設けられた書き込みビット線と書き
込み用ワード線に電流を流し、その発生磁界によって行
う。ＴＭＲ素子の記憶層の反転磁界は材料にもよるが、
２０Ｏｅ〜２００Ｏｅが必要であり、このときの電流は
数ｍＡから数十ｍＡになる。これは消費電流の増大につ
ながり、携帯機器の低消費電力化に対して大きな課題と
なる。このため、反転磁界を下げる材料および構造の開
発が進められている。
う長所を有するＭＲＡＭではあるが、書き込みは、ＴＭ
Ｒ素子に近接させて設けられた書き込みビット線と書き
込み用ワード線に電流を流し、その発生磁界によって行
う。ＴＭＲ素子の記憶層の反転磁界は材料にもよるが、
２０Ｏｅ〜２００Ｏｅが必要であり、このときの電流は
数ｍＡから数十ｍＡになる。これは消費電流の増大につ
ながり、携帯機器の低消費電力化に対して大きな課題と
なる。このため、反転磁界を下げる材料および構造の開
発が進められている。
【０００８】一方、自然界の浮遊磁界は、数Ｏｅであ
り、反転磁界の低減により、磁気ノイズマージンが小さ
くなり、逆に素子内およびチップ外の磁気的ノイズの影
響により誤動作を起こし易くなる。
り、反転磁界の低減により、磁気ノイズマージンが小さ
くなり、逆に素子内およびチップ外の磁気的ノイズの影
響により誤動作を起こし易くなる。
【０００９】
【発明が解決しようとする課題】近い将来、ＤＲＡＭに
代わって強磁性体の磁化方向制御を利用した情報記憶素
子、例えばＭＲＡＭが多くの電子機器に搭載されると
き、ＭＲＡＭ周辺において何らかの強い磁場が発生した
場合、その磁場によって記憶層の磁化が回転して、誤っ
たデータを記憶する可能性がある。強磁性体の磁化方向
制御を利用した情報記憶素子、例えばＭＲＡＭを実用化
するためには、ＭＲＡＭを外部磁場の影響を受けないよ
うにシールドする必要がある。
代わって強磁性体の磁化方向制御を利用した情報記憶素
子、例えばＭＲＡＭが多くの電子機器に搭載されると
き、ＭＲＡＭ周辺において何らかの強い磁場が発生した
場合、その磁場によって記憶層の磁化が回転して、誤っ
たデータを記憶する可能性がある。強磁性体の磁化方向
制御を利用した情報記憶素子、例えばＭＲＡＭを実用化
するためには、ＭＲＡＭを外部磁場の影響を受けないよ
うにシールドする必要がある。
【００１０】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた情報記憶装置およびその情報記憶
装置を搭載した電子機器である。
決するためになされた情報記憶装置およびその情報記憶
装置を搭載した電子機器である。
【００１１】本発明の情報記憶装置は、磁気抵抗効果を
利用して情報を記憶する情報記憶素子を備えた情報記憶
装置であって、前記情報記憶素子が実装される際に用い
られる樹脂材料は、高透磁率材料が混入されたものから
なるものである。または、磁気抵抗効果を利用して情報
を記憶する情報記憶素子を備えた情報記憶装置であっ
て、前記情報記憶素子は、その表面の少なくとも一部も
しくは全面に、高透磁率材料膜もしくは高透磁率材料を
含む薄膜が形成されているものである。
利用して情報を記憶する情報記憶素子を備えた情報記憶
装置であって、前記情報記憶素子が実装される際に用い
られる樹脂材料は、高透磁率材料が混入されたものから
なるものである。または、磁気抵抗効果を利用して情報
を記憶する情報記憶素子を備えた情報記憶装置であっ
て、前記情報記憶素子は、その表面の少なくとも一部も
しくは全面に、高透磁率材料膜もしくは高透磁率材料を
含む薄膜が形成されているものである。
【００１２】上記情報記憶装置では、高透磁率材料が混
入された樹脂、高透磁率材料膜もしくは高透磁率材料を
含む薄膜を用いることによって、情報記憶素子が外部磁
場から磁気シールドされるので、情報記憶装置の信頼性
の向上が図れる。
入された樹脂、高透磁率材料膜もしくは高透磁率材料を
含む薄膜を用いることによって、情報記憶素子が外部磁
場から磁気シールドされるので、情報記憶装置の信頼性
の向上が図れる。
【００１３】また本発明の情報記憶装置は、磁気抵抗効
果を利用して情報を記憶する情報記憶素子を備えた情報
記憶装置であって、前記情報記憶素子が実装される基板
は、高透磁率材料が混入されたものからなる。または、
前記情報記憶素子が実装される基板は、その表面の少な
くとも一部もしくは全面に、高透磁率材料膜もしくは高
透磁率材料を含む薄膜が形成されているものからなる。
果を利用して情報を記憶する情報記憶素子を備えた情報
記憶装置であって、前記情報記憶素子が実装される基板
は、高透磁率材料が混入されたものからなる。または、
前記情報記憶素子が実装される基板は、その表面の少な
くとも一部もしくは全面に、高透磁率材料膜もしくは高
透磁率材料を含む薄膜が形成されているものからなる。
【００１４】上記情報記憶装置では、高透磁率材料が混
入された基板、高透磁率材料膜もしくは高透磁率材料を
含む薄膜が形成されている基板を用いることによって、
情報記憶素子が外部磁場から磁気シールドされるので、
情報記憶装置の信頼性の向上が図れる。
入された基板、高透磁率材料膜もしくは高透磁率材料を
含む薄膜が形成されている基板を用いることによって、
情報記憶素子が外部磁場から磁気シールドされるので、
情報記憶装置の信頼性の向上が図れる。
【００１５】また本発明の情報記憶装置は、磁気抵抗効
果を利用して情報を記憶する情報記憶素子を備えた情報
記憶装置であって、前記情報記憶装置の放熱器は、少な
くとも高透磁率材料を含むものからなる。または、前記
情報記憶装置の放熱器は、その表面に高透磁率材料膜も
しくは高透磁率材料を含む薄膜が形成されているものか
らなる。
果を利用して情報を記憶する情報記憶素子を備えた情報
記憶装置であって、前記情報記憶装置の放熱器は、少な
くとも高透磁率材料を含むものからなる。または、前記
情報記憶装置の放熱器は、その表面に高透磁率材料膜も
しくは高透磁率材料を含む薄膜が形成されているものか
らなる。
【００１６】上記情報記憶装置では、放熱器に少なくと
も高透磁率材料を含むもの、表面に高透磁率材料膜もし
くは高透磁率材料を含む薄膜が形成されているものを用
いることによって、情報記憶素子が外部磁場から磁気シ
ールドされるので、情報記憶装置の信頼性の向上が図れ
る。
も高透磁率材料を含むもの、表面に高透磁率材料膜もし
くは高透磁率材料を含む薄膜が形成されているものを用
いることによって、情報記憶素子が外部磁場から磁気シ
ールドされるので、情報記憶装置の信頼性の向上が図れ
る。
【００１７】本発明の情報記憶装置を搭載した電子機器
は、磁気抵抗効果を利用して情報を記憶する情報記憶素
子を備えた情報記憶装置を実装した電子機器であって、
前記電子機器の筐体は、少なくとも高透磁率材料を含む
ものからなる。または、前記電子機器の筐体は、その表
面および裏面のうち少なくとも一部もしくは全面に、高
透磁率材料膜もしくは高透磁率材料を含む薄膜が形成さ
れているものからなる。
は、磁気抵抗効果を利用して情報を記憶する情報記憶素
子を備えた情報記憶装置を実装した電子機器であって、
前記電子機器の筐体は、少なくとも高透磁率材料を含む
ものからなる。または、前記電子機器の筐体は、その表
面および裏面のうち少なくとも一部もしくは全面に、高
透磁率材料膜もしくは高透磁率材料を含む薄膜が形成さ
れているものからなる。
【００１８】上記情報記憶装置を搭載した電子機器で
は、電子機器の筐体に少なくとも高透磁率材料を含むも
の、その筐体の表面および裏面のうち少なくとも一部も
しくは全面に、高透磁率材料膜もしくは高透磁率材料を
含む薄膜が形成されているものを用いることによって、
情報記憶素子が外部磁場から磁気シールドされるので、
電子機器の信頼性の向上が図れる。
は、電子機器の筐体に少なくとも高透磁率材料を含むも
の、その筐体の表面および裏面のうち少なくとも一部も
しくは全面に、高透磁率材料膜もしくは高透磁率材料を
含む薄膜が形成されているものを用いることによって、
情報記憶素子が外部磁場から磁気シールドされるので、
電子機器の信頼性の向上が図れる。
【００１９】
【発明の実施の形態】本発明の情報記憶装置に係る第１
の実施の形態を、図１の概略構成部分断面図によって説
明する。図１では、磁気抵抗効果を利用して情報を記憶
する情報記憶素子として例えばＭＲＡＭ集積回路を用
い、パッケージに組み込む前の状態を示す。
の実施の形態を、図１の概略構成部分断面図によって説
明する。図１では、磁気抵抗効果を利用して情報を記憶
する情報記憶素子として例えばＭＲＡＭ集積回路を用
い、パッケージに組み込む前の状態を示す。
【００２０】図１に示すように、基板１１上には情報記
憶素子１２が搭載されている。この情報記憶素子１２は
基板１１に形成された端子（図示せず）とリード１４に
よって電気的に接続されている。さらに、基板１１上に
は上記情報記憶素子１２を覆う樹脂材料１３が形成され
ていて、上記情報記憶素子１２はこの樹脂材料１３と基
板１１とによって封止されている。
憶素子１２が搭載されている。この情報記憶素子１２は
基板１１に形成された端子（図示せず）とリード１４に
よって電気的に接続されている。さらに、基板１１上に
は上記情報記憶素子１２を覆う樹脂材料１３が形成され
ていて、上記情報記憶素子１２はこの樹脂材料１３と基
板１１とによって封止されている。
【００２１】上記樹脂材料膜１３は、例えば、ポリイミ
ド膜に透磁率が３．５以上の高透磁率材料の粉末を２０
wt.％以上９５wt.％以下の量で分散させたものからな
る。上記高透磁率材料の含有比が２０wt.％未満になる
と、十分な磁気シールド効果が得られなくなる。また高
透磁率材料の含有量が９５wt.％を越えると樹脂中に分
散させることが難しくなる。したがって、樹脂に対する
高透磁率材料の含有量は上記のように設定した。
ド膜に透磁率が３．５以上の高透磁率材料の粉末を２０
wt.％以上９５wt.％以下の量で分散させたものからな
る。上記高透磁率材料の含有比が２０wt.％未満になる
と、十分な磁気シールド効果が得られなくなる。また高
透磁率材料の含有量が９５wt.％を越えると樹脂中に分
散させることが難しくなる。したがって、樹脂に対する
高透磁率材料の含有量は上記のように設定した。
【００２２】上記高透磁率材料としては、パーマロイ、
合成磁性材料のアルフェノール、センダスト、フェライ
ト材料である高密度フェライト，単結晶フェライト，ホ
ットプレスフェライト，一般焼結フェライト、電磁純
鉄、ケイ素鋼などを用いることができる。
合成磁性材料のアルフェノール、センダスト、フェライ
ト材料である高密度フェライト，単結晶フェライト，ホ
ットプレスフェライト，一般焼結フェライト、電磁純
鉄、ケイ素鋼などを用いることができる。
【００２３】また、上記樹脂材料１３は、図示はしない
が、基板１１の情報記憶素子１２が実装された側とは反
対側（裏面側）に形成されていてもよい。または、前記
図１によって示したように、樹脂材料１３は、情報記憶
素子１２を覆うように設けるとともに、基板１１の裏面
側にも形成されていてもよい。
が、基板１１の情報記憶素子１２が実装された側とは反
対側（裏面側）に形成されていてもよい。または、前記
図１によって示したように、樹脂材料１３は、情報記憶
素子１２を覆うように設けるとともに、基板１１の裏面
側にも形成されていてもよい。
【００２４】上記高透磁率材料を含む樹脂材料１３は、
溶剤により溶かした樹脂中に高透磁率材料の粉末を混練
し、それを塗布することにより形成すればよい。塗布後
はベーキングによって樹脂中の溶剤を揮発させ、樹脂を
硬化させることが好ましい。
溶剤により溶かした樹脂中に高透磁率材料の粉末を混練
し、それを塗布することにより形成すればよい。塗布後
はベーキングによって樹脂中の溶剤を揮発させ、樹脂を
硬化させることが好ましい。
【００２５】上記構成の情報記憶装置１では、樹脂材料
１３によって、情報記憶素子１２を保護するだけではな
く、強磁性体の磁化方向制御を利用した情報記憶素子１
２の上方を磁気シールドすることが可能になる。また、
樹脂材料１３が基板１１の裏面側に設けられている構成
では、情報記憶素子１２の基板１１側を磁気シールドす
ることが可能になる。
１３によって、情報記憶素子１２を保護するだけではな
く、強磁性体の磁化方向制御を利用した情報記憶素子１
２の上方を磁気シールドすることが可能になる。また、
樹脂材料１３が基板１１の裏面側に設けられている構成
では、情報記憶素子１２の基板１１側を磁気シールドす
ることが可能になる。
【００２６】次に、本発明の情報記憶装置に係る第２の
実施の形態を、図２の概略構成部分断面図によって説明
する。図２では、磁気抵抗効果を利用して情報を記憶す
る情報記憶素子として例えばＭＲＡＭ集積回路を用い、
パッケージに組み込む前の状態を示す。
実施の形態を、図２の概略構成部分断面図によって説明
する。図２では、磁気抵抗効果を利用して情報を記憶す
る情報記憶素子として例えばＭＲＡＭ集積回路を用い、
パッケージに組み込む前の状態を示す。
【００２７】図２に示すように、基板１１上には情報記
憶素子１２が搭載されている。この情報記憶素子１２は
基板１１に形成された端子（図示せず）とリード１４に
よって電気的に接続されている。さらに、基板１１上に
は上記情報記憶素子１２を覆う保護膜１５が形成されて
いて、上記情報記憶素子１２はこの保護膜１５と基板１
１とによって封止されている。
憶素子１２が搭載されている。この情報記憶素子１２は
基板１１に形成された端子（図示せず）とリード１４に
よって電気的に接続されている。さらに、基板１１上に
は上記情報記憶素子１２を覆う保護膜１５が形成されて
いて、上記情報記憶素子１２はこの保護膜１５と基板１
１とによって封止されている。
【００２８】上記保護膜１５の表面には高透磁率材料膜
１６が形成されている。その膜厚は、防磁（磁気シール
ド）効果が機能するような膜厚に設定される。例えば、
高透磁率材料膜１６がパーマロイで形成されている場合
には、その膜厚は、例えば０．１μｍ〜１０００μｍと
する。
１６が形成されている。その膜厚は、防磁（磁気シール
ド）効果が機能するような膜厚に設定される。例えば、
高透磁率材料膜１６がパーマロイで形成されている場合
には、その膜厚は、例えば０．１μｍ〜１０００μｍと
する。
【００２９】上記高透磁率材料としては、パーマロイの
他に、例えば、合成磁性材料のアルフェノール、センダ
スト、フェライト材料である高密度フェライト，単結晶
フェライト，ホットプレスフェライト，一般焼結フェラ
イト、電磁純鉄、ケイ素鋼などの薄膜を用いることがで
きる。
他に、例えば、合成磁性材料のアルフェノール、センダ
スト、フェライト材料である高密度フェライト，単結晶
フェライト，ホットプレスフェライト，一般焼結フェラ
イト、電磁純鉄、ケイ素鋼などの薄膜を用いることがで
きる。
【００３０】また、上記高透磁率材料膜１６の代わり
に、高透磁率材料を含む樹脂膜を形成することもでき
る。このような樹脂膜としては、例えば、ポリイミド膜
に透磁率が３．５以上の高透磁率材料の粉末を２０wt.
％以上９５wt.％以下の量で分散させたものを用いるこ
とができる。上記高透磁率材料の含有比が２０wt.％未
満になると、十分な磁気シールド効果が得られなくな
る。また高透磁率材料の含有量が９５wt.％を越えると
樹脂中に分散させることが難しくなる。したがって、樹
脂に対する高透磁率材料の含有量は上記のように設定し
た。
に、高透磁率材料を含む樹脂膜を形成することもでき
る。このような樹脂膜としては、例えば、ポリイミド膜
に透磁率が３．５以上の高透磁率材料の粉末を２０wt.
％以上９５wt.％以下の量で分散させたものを用いるこ
とができる。上記高透磁率材料の含有比が２０wt.％未
満になると、十分な磁気シールド効果が得られなくな
る。また高透磁率材料の含有量が９５wt.％を越えると
樹脂中に分散させることが難しくなる。したがって、樹
脂に対する高透磁率材料の含有量は上記のように設定し
た。
【００３１】上記樹脂膜に用いる高透磁率材料の粉末と
しては、前記説明したのと同様の粉末を用いることがで
きる。
しては、前記説明したのと同様の粉末を用いることがで
きる。
【００３２】上記高透磁率材料膜１６は、例えば、スパ
ッタリング、蒸着法等のいわゆるＰＶＤ（Physical Vap
or Deposition ）法による成膜技術によって形成するこ
とができる。また上記高透磁率材料を含む樹脂膜は、溶
剤により溶かした樹脂中に高透磁率材料の粉末を混練
し、それを塗布することにより形成すればよい。塗布後
はベーキングによって樹脂中の溶剤を揮発させ、樹脂を
硬化させることが好ましい。
ッタリング、蒸着法等のいわゆるＰＶＤ（Physical Vap
or Deposition ）法による成膜技術によって形成するこ
とができる。また上記高透磁率材料を含む樹脂膜は、溶
剤により溶かした樹脂中に高透磁率材料の粉末を混練
し、それを塗布することにより形成すればよい。塗布後
はベーキングによって樹脂中の溶剤を揮発させ、樹脂を
硬化させることが好ましい。
【００３３】また、上記高透磁率材料膜１６は、図示は
しないが、基板１１の情報記憶素子１２が実装された側
とは反対側（裏面側）に形成されていてもよい。また
は、前記図２によって示したように、高透磁率材料膜１
６は、情報記憶素子１２を覆う保護膜１５表面を覆うよ
うに設けるとともに、基板１１の裏面側にも形成されて
いてもよい。
しないが、基板１１の情報記憶素子１２が実装された側
とは反対側（裏面側）に形成されていてもよい。また
は、前記図２によって示したように、高透磁率材料膜１
６は、情報記憶素子１２を覆う保護膜１５表面を覆うよ
うに設けるとともに、基板１１の裏面側にも形成されて
いてもよい。
【００３４】上記構成の情報記憶装置２では、保護膜１
５によって、情報記憶素子１２が保護され、高透磁率材
料膜１６（もしくは高透磁率材料を含む樹脂膜）によっ
て情報記憶素子１２の上方を磁気シールドすることが可
能になる。また、高透磁率材料膜１６（もしくは高透磁
率材料を含む樹脂膜）が基板１１の裏面側に設けられて
いる構成では、情報記憶素子１２の基板１１側を磁気シ
ールドすることが可能になる。
５によって、情報記憶素子１２が保護され、高透磁率材
料膜１６（もしくは高透磁率材料を含む樹脂膜）によっ
て情報記憶素子１２の上方を磁気シールドすることが可
能になる。また、高透磁率材料膜１６（もしくは高透磁
率材料を含む樹脂膜）が基板１１の裏面側に設けられて
いる構成では、情報記憶素子１２の基板１１側を磁気シ
ールドすることが可能になる。
【００３５】次に、本発明の情報記憶装置に係る第３の
実施の形態を、以下に説明する。
実施の形態を、以下に説明する。
【００３６】前記図１、図２に示した情報記憶装置１，
２において、基板１１を高透磁率材料が混入された材料
で形成することも可能である。このような樹脂基板とし
ては、例えば、ポリスチロール、ベークライト、ポリイ
ミド等の絶縁有機樹脂中に透磁率が３．５以上の高透磁
率材料の粉末を２０wt.％以上９５wt.％以下の量で分散
させたものを用いることができる。上記高透磁率材料の
含有比が２０wt.％未満になると、磁気シールド効果が
十分に得られなくなる。また高透磁率材料の含有量が９
５wt.％を越えると樹脂中に分散させることが難しくな
る。したがって、樹脂に対する高透磁率材料の含有量は
上記のように設定した。
２において、基板１１を高透磁率材料が混入された材料
で形成することも可能である。このような樹脂基板とし
ては、例えば、ポリスチロール、ベークライト、ポリイ
ミド等の絶縁有機樹脂中に透磁率が３．５以上の高透磁
率材料の粉末を２０wt.％以上９５wt.％以下の量で分散
させたものを用いることができる。上記高透磁率材料の
含有比が２０wt.％未満になると、磁気シールド効果が
十分に得られなくなる。また高透磁率材料の含有量が９
５wt.％を越えると樹脂中に分散させることが難しくな
る。したがって、樹脂に対する高透磁率材料の含有量は
上記のように設定した。
【００３７】上記基板１１は、溶剤により溶かした樹脂
中に高透磁率材料の粉末を混練し、それを成型・硬化さ
せることにより形成すればよい。
中に高透磁率材料の粉末を混練し、それを成型・硬化さ
せることにより形成すればよい。
【００３８】上記高透磁率材料としては、前記説明した
のと同様な高透磁率材料を用いることができる。
のと同様な高透磁率材料を用いることができる。
【００３９】上記構成の情報記憶装置では、基板１１が
高透磁率材料を含むもので構成されていることによっ
て、情報記憶素子１２の基板１１側を磁気シールドする
ことが可能になる。
高透磁率材料を含むもので構成されていることによっ
て、情報記憶素子１２の基板１１側を磁気シールドする
ことが可能になる。
【００４０】次に、本発明の情報記憶装置に係る第４の
実施の形態を、図３の概略構成部分断面図によって説明
する。図３では、磁気抵抗効果を利用して情報を記憶す
る情報記憶素子として例えばＭＲＡＭ集積回路を用い、
パッケージに組み込む前の状態を示す。
実施の形態を、図３の概略構成部分断面図によって説明
する。図３では、磁気抵抗効果を利用して情報を記憶す
る情報記憶素子として例えばＭＲＡＭ集積回路を用い、
パッケージに組み込む前の状態を示す。
【００４１】図３に示すように、ＢＧＡ（Ball Grid Ar
ray）基板からなる基板１１上には情報記憶装置１２が
搭載されている。この情報記憶装置１２上には放熱器
（ヒートシンク）１７が載置されていて、上記情報記憶
素子１２の熱を逃がす機能を有している。
ray）基板からなる基板１１上には情報記憶装置１２が
搭載されている。この情報記憶装置１２上には放熱器
（ヒートシンク）１７が載置されていて、上記情報記憶
素子１２の熱を逃がす機能を有している。
【００４２】上記放熱器（ヒートシンク１７）は高透磁
率材料からなる。例えば、放熱器１７をパーマロイで形
成する。もしくは、上記放熱器１７は高透磁率材料を含
むものからなる。
率材料からなる。例えば、放熱器１７をパーマロイで形
成する。もしくは、上記放熱器１７は高透磁率材料を含
むものからなる。
【００４３】もしくは、放熱器１７はその表面に高透磁
率材料膜が形成されたものからなる。例えば、放熱器１
７は、その本体が熱伝導性の高いアルミニウムもしくは
銅で形成され、その表面が高透磁率材料膜で被覆された
ものである。もしくは、放熱器１７は、高透磁率材料を
含む薄膜が形成されたものからなる。例えば、高透磁率
材料を含む薄膜としては、前記説明したような高透磁率
材料の粉末を混入させた樹脂膜がある。上記高透磁率材
料は、前記説明したのと同様の材料を用いることができ
る。
率材料膜が形成されたものからなる。例えば、放熱器１
７は、その本体が熱伝導性の高いアルミニウムもしくは
銅で形成され、その表面が高透磁率材料膜で被覆された
ものである。もしくは、放熱器１７は、高透磁率材料を
含む薄膜が形成されたものからなる。例えば、高透磁率
材料を含む薄膜としては、前記説明したような高透磁率
材料の粉末を混入させた樹脂膜がある。上記高透磁率材
料は、前記説明したのと同様の材料を用いることができ
る。
【００４４】次に、第４の実施の形態に係る別の実施例
を、図４によって説明する。
を、図４によって説明する。
【００４５】図４に示すように、ＢＧＡ（Ball Grid Ar
ray）基板からなる気１１上には情報記憶素子１２が搭
載されている。この情報記憶素子１２上には放熱器（ヒ
ートスプレッダ）１８が形成されていて、上記情報記憶
素子１２の熱を逃がす機能を有している。
ray）基板からなる気１１上には情報記憶素子１２が搭
載されている。この情報記憶素子１２上には放熱器（ヒ
ートスプレッダ）１８が形成されていて、上記情報記憶
素子１２の熱を逃がす機能を有している。
【００４６】上記放熱器（ヒートスプレッダ）１８は高
透磁率材料からなる。例えば、放熱器１８をパーマロイ
で形成する。もしくは、上記放熱器１８は高透磁率材料
を含むものからなる。
透磁率材料からなる。例えば、放熱器１８をパーマロイ
で形成する。もしくは、上記放熱器１８は高透磁率材料
を含むものからなる。
【００４７】もしくは、放熱器１８はその表面に高透磁
率材料膜が形成されたものからなる。例えば、放熱器１
８は、その本体が熱伝導性の高いアルミニウムもしくは
銅で形成され、その表面が高透磁率材料膜で被覆された
ものである。もしくは、放熱器１８は、高透磁率材料を
含む薄膜が形成されたものからなる。例えば、高透磁率
材料を含む薄膜としては、前記説明したような高透磁率
材料の粉末を混入させた樹脂膜がある。上記高透磁率材
料は、前記説明したのと同様の材料を用いることができ
る。
率材料膜が形成されたものからなる。例えば、放熱器１
８は、その本体が熱伝導性の高いアルミニウムもしくは
銅で形成され、その表面が高透磁率材料膜で被覆された
ものである。もしくは、放熱器１８は、高透磁率材料を
含む薄膜が形成されたものからなる。例えば、高透磁率
材料を含む薄膜としては、前記説明したような高透磁率
材料の粉末を混入させた樹脂膜がある。上記高透磁率材
料は、前記説明したのと同様の材料を用いることができ
る。
【００４８】上記構成の情報記憶装置３では、放熱器１
７（もしくは１８）によって、情報記憶素子１２の上方
を磁気シールドすることが可能になる。
７（もしくは１８）によって、情報記憶素子１２の上方
を磁気シールドすることが可能になる。
【００４９】磁気抵抗効果を利用して情報を記憶する情
報記憶素子を備えた情報記憶装置を実装した電子機器の
一例を図５によって説明する。図５の（１）はノート型
パーソナルコンピュータの外観を示し、（２）は携帯電
話の外観を示す。また、（３）は、上記電子機器の筐体
の部分断面構造と、この筐体内に内蔵されたもので情報
記憶装置を搭載したプリント基板を示す。
報記憶素子を備えた情報記憶装置を実装した電子機器の
一例を図５によって説明する。図５の（１）はノート型
パーソナルコンピュータの外観を示し、（２）は携帯電
話の外観を示す。また、（３）は、上記電子機器の筐体
の部分断面構造と、この筐体内に内蔵されたもので情報
記憶装置を搭載したプリント基板を示す。
【００５０】前記図５の（１）、（２）に示すような、
ノート型パーソナルコンピュータ３１や携帯電話３５等
の電子機器は、図５の（３）に示すように、筐体４１に
より、電子部品、例えば磁気抵抗効果を利用して情報を
記憶する情報記憶装置１が実装されたプリント基板２１
が保護されている。上記筐体４１は、それ自体が、高透
磁率材料で形成されている。
ノート型パーソナルコンピュータ３１や携帯電話３５等
の電子機器は、図５の（３）に示すように、筐体４１に
より、電子部品、例えば磁気抵抗効果を利用して情報を
記憶する情報記憶装置１が実装されたプリント基板２１
が保護されている。上記筐体４１は、それ自体が、高透
磁率材料で形成されている。
【００５１】上記筐体４１に用いる高透磁率材料として
は、パーマロイ、合成磁性材料のアルフェノール、セン
ダスト、フェライト材料である高密度フェライト，単結
晶フェライト，ホットプレスフェライト，一般焼結フェ
ライト、電磁純鉄、ケイ素鋼などを用いることができ
る。
は、パーマロイ、合成磁性材料のアルフェノール、セン
ダスト、フェライト材料である高密度フェライト，単結
晶フェライト，ホットプレスフェライト，一般焼結フェ
ライト、電磁純鉄、ケイ素鋼などを用いることができ
る。
【００５２】もしくは、上記筐体４１は、少なくとも高
透磁率材料を含むものからなる。例えば、高透磁率材料
の粉末を含む樹脂からなる。このような樹脂としては、
例えば、ＡＢＳ樹脂、ＡＳ樹脂、ＰＢＴ樹脂、ポリイミ
ド樹脂、ポリアミド樹脂、エポキシ樹脂、メタクリル樹
脂等の樹脂に透磁率が３．５以上の高透磁率材料の粉末
を２０wt.％以上９０wt.％以下の量で分散させたものを
用いることができる。上記高透磁率材料の含有比が２０
wt.％未満になると、磁気シールド効果が十分に得られ
なくなる。また高透磁率材料の含有量が９０wt.％を越
えると樹脂の強度が得られなくなる。したがって、樹脂
に対する高透磁率材料の含有量は上記のように設定し
た。
透磁率材料を含むものからなる。例えば、高透磁率材料
の粉末を含む樹脂からなる。このような樹脂としては、
例えば、ＡＢＳ樹脂、ＡＳ樹脂、ＰＢＴ樹脂、ポリイミ
ド樹脂、ポリアミド樹脂、エポキシ樹脂、メタクリル樹
脂等の樹脂に透磁率が３．５以上の高透磁率材料の粉末
を２０wt.％以上９０wt.％以下の量で分散させたものを
用いることができる。上記高透磁率材料の含有比が２０
wt.％未満になると、磁気シールド効果が十分に得られ
なくなる。また高透磁率材料の含有量が９０wt.％を越
えると樹脂の強度が得られなくなる。したがって、樹脂
に対する高透磁率材料の含有量は上記のように設定し
た。
【００５３】上記筐体４１に用いる高透磁率材料の粉末
としては、パーマロイ、合成磁性材料のアルフェノー
ル、センダスト、フェライト材料である高密度フェライ
ト，単結晶フェライト，ホットプレスフェライト，一般
焼結フェライト、電磁純鉄、ケイ素鋼などの粉末を用い
ることができる。
としては、パーマロイ、合成磁性材料のアルフェノー
ル、センダスト、フェライト材料である高密度フェライ
ト，単結晶フェライト，ホットプレスフェライト，一般
焼結フェライト、電磁純鉄、ケイ素鋼などの粉末を用い
ることができる。
【００５４】また、図６の部分断面図に示すように、筐
体４１の内部には、電子部品、例えば磁気抵抗効果を利
用して情報を記憶する情報記憶装置１が実装されたプリ
ント基板２１が内蔵されている。この情報記憶装置１の
周囲に高透磁率材料膜（もしくは高透磁率材料を含む薄
膜）２２を形成してもよい。また、この情報記憶装置１
の上方の筐体４１内面に高透磁率材料膜（もしくは高透
磁率材料を含む薄膜）２３を形成してもよい。
体４１の内部には、電子部品、例えば磁気抵抗効果を利
用して情報を記憶する情報記憶装置１が実装されたプリ
ント基板２１が内蔵されている。この情報記憶装置１の
周囲に高透磁率材料膜（もしくは高透磁率材料を含む薄
膜）２２を形成してもよい。また、この情報記憶装置１
の上方の筐体４１内面に高透磁率材料膜（もしくは高透
磁率材料を含む薄膜）２３を形成してもよい。
【００５５】上記構成の電子機器では、筐体４１の外面
もしくは内面に高透磁率材料膜（もしくは高透磁率材料
を含む薄膜）が形成されていることによって、情報記憶
装置１を磁気シールドすることが可能になる。また、情
報記憶装置１の周囲に高透磁率材料膜（もしくは高透磁
率材料を含む薄膜）２２を形成することによって、情報
記憶装置１を磁気シールドすることが可能になる。
もしくは内面に高透磁率材料膜（もしくは高透磁率材料
を含む薄膜）が形成されていることによって、情報記憶
装置１を磁気シールドすることが可能になる。また、情
報記憶装置１の周囲に高透磁率材料膜（もしくは高透磁
率材料を含む薄膜）２２を形成することによって、情報
記憶装置１を磁気シールドすることが可能になる。
【００５６】上記各実施の形態で説明した磁気シールド
は、そのうちのいくつかを同時に実施することも可能で
ある。このように、複数の磁気シールドを実施すること
により、より効果的に磁気シールドを行うことが可能に
なる。
は、そのうちのいくつかを同時に実施することも可能で
ある。このように、複数の磁気シールドを実施すること
により、より効果的に磁気シールドを行うことが可能に
なる。
【００５７】上記各実施の形態では、磁気抵抗効果を利
用して情報を記憶させる情報記憶装置が搭載されている
電子機器について説明したが、例えばＤＲＡＭが搭載さ
れている電子機器に、上記高透磁率材料膜もしくは高透
磁率材料を含む薄膜を実装しても磁気シールド効果が得
られる。
用して情報を記憶させる情報記憶装置が搭載されている
電子機器について説明したが、例えばＤＲＡＭが搭載さ
れている電子機器に、上記高透磁率材料膜もしくは高透
磁率材料を含む薄膜を実装しても磁気シールド効果が得
られる。
【００５８】上記高透磁率材料を含む樹脂、高透磁率材
料膜、高透磁率材料を含む薄膜などは、以下のようにし
て形成される。
料膜、高透磁率材料を含む薄膜などは、以下のようにし
て形成される。
【００５９】例えば、情報記憶素子を取り巻く部品材料
が樹脂系材料の場合、液状もしくは流動性を有する状態
にした樹脂中に高透磁率材料（例えばパーマロイ）の粉
末を混練し、それを成型することにより、上記部品材料
を形成する。
が樹脂系材料の場合、液状もしくは流動性を有する状態
にした樹脂中に高透磁率材料（例えばパーマロイ）の粉
末を混練し、それを成型することにより、上記部品材料
を形成する。
【００６０】情報記憶素子を取り巻く部品材料がセラミ
ックス系材料の場合、粉末のセラミックス材料中に高透
磁率材料（例えばパーマロイ）の粉末を混練し、それを
焼結することにより、上記部品材料を形成する。
ックス系材料の場合、粉末のセラミックス材料中に高透
磁率材料（例えばパーマロイ）の粉末を混練し、それを
焼結することにより、上記部品材料を形成する。
【００６１】情報記憶素子を取り巻く部品材料の表面に
そって、スパッタリング、蒸着法等の成膜技術によっ
て、高透磁率材料を薄膜状に形成することも可能であ
る。もしくは、高透磁率材料の粉末をスプレーコーティ
ングする方法であってもよい。
そって、スパッタリング、蒸着法等の成膜技術によっ
て、高透磁率材料を薄膜状に形成することも可能であ
る。もしくは、高透磁率材料の粉末をスプレーコーティ
ングする方法であってもよい。
【００６２】上記各種形成方法は、上記説明した高透磁
率材料の全てに用いることが可能である。
率材料の全てに用いることが可能である。
【００６３】情報記憶素子をシールドするための高透磁
率材料は、前記したように多数の種類がある。磁気シー
ルド効果は、これらの高透磁率材料の透磁率に比例す
る。そのため、外部磁場が小さく、材料の磁気飽和が問
題にならない場合には、高透磁率材料を用いることによ
り、大きな磁気シールド効果が得られる。一方、外部磁
場が大きい場合には、透磁率の低下が懸念されるので、
高透磁率材料のなかでも飽和磁束密度の高い材料、例え
ば電磁純鉄、ケイ素鋼等の材料を用いることが有効であ
る。
率材料は、前記したように多数の種類がある。磁気シー
ルド効果は、これらの高透磁率材料の透磁率に比例す
る。そのため、外部磁場が小さく、材料の磁気飽和が問
題にならない場合には、高透磁率材料を用いることによ
り、大きな磁気シールド効果が得られる。一方、外部磁
場が大きい場合には、透磁率の低下が懸念されるので、
高透磁率材料のなかでも飽和磁束密度の高い材料、例え
ば電磁純鉄、ケイ素鋼等の材料を用いることが有効であ
る。
【００６４】
【発明の効果】以上、説明したように本発明の情報記憶
装置およびその情報記憶装置を搭載した電子機器によれ
ば、高透磁率材料を含む樹脂、高透磁率材料膜、高透磁
率材料を含む薄膜、高透磁率材料で形成した基板、およ
び高透磁率材料を含む樹脂で形成した基板のうちの少な
くとも一つを備えていることから、磁気抵抗効果を利用
して情報を記憶する情報記憶装置を外部磁場からシール
ドすることが可能になる。そのため、上記情報記憶装置
を搭載した電子機器の信頼性の向上を図れるので、上記
電子機器の実用化が可能になる。
装置およびその情報記憶装置を搭載した電子機器によれ
ば、高透磁率材料を含む樹脂、高透磁率材料膜、高透磁
率材料を含む薄膜、高透磁率材料で形成した基板、およ
び高透磁率材料を含む樹脂で形成した基板のうちの少な
くとも一つを備えていることから、磁気抵抗効果を利用
して情報を記憶する情報記憶装置を外部磁場からシール
ドすることが可能になる。そのため、上記情報記憶装置
を搭載した電子機器の信頼性の向上を図れるので、上記
電子機器の実用化が可能になる。
【図１】本発明の情報記憶装置に係る第１の実施の形態
を示す概略構成断面図である。
を示す概略構成断面図である。
【図２】本発明の情報記憶装置に係る第２の実施の形態
を示す概略構成断面図である。
を示す概略構成断面図である。
【図３】本発明の情報記憶装置に係る第４の実施の形態
を示す概略構成断面図である。
を示す概略構成断面図である。
【図４】第４の実施の形態の別の実施例を示す概略構成
断面図である。
断面図である。
【図５】本発明の電子機器に係る実施の形態を示す図で
あり、（１）、（２）は電子機器の外観図であり、
（３）は部分断面図である。
あり、（１）、（２）は電子機器の外観図であり、
（３）は部分断面図である。
【図６】本発明の電子機器に係る実施の形態を示す部分
断面図である。
断面図である。
１…情報記憶装置、１２…情報記憶素子、１３…樹脂材
料
料
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5E049 AB03 AC00 BA06 BA11 CC01
DB01
5F083 FZ10 GA13 ZA23
Claims (14)
- 【請求項１】 磁気抵抗効果を利用して情報を記憶する
情報記憶素子を備えた情報記憶装置であって、 前記情報記憶素子が実装される際に用いられる樹脂材料
は、高透磁率材料が混入されたものからなることを特徴
とする情報記憶装置。 - 【請求項２】 前記樹脂材料は、前記情報記憶素子の表
面の少なくとも一部もしくは全面に形成されていること
を特徴とする請求項１記載の情報記憶装置。 - 【請求項３】 磁気抵抗効果を利用して情報を記憶する
情報記憶素子を備えた情報記憶装置であって、 前記情報記憶素子は、その表面の少なくとも一部もしく
は全面に、高透磁率材料膜もしくは高透磁率材料を含む
薄膜が形成されていることを特徴とする情報記憶装置。 - 【請求項４】 前記高透磁率材料を含む薄膜は、高透磁
率材料を含む樹脂膜からなることを特徴とする請求項３
記載の情報記憶装置。 - 【請求項５】 磁気抵抗効果を利用して情報を記憶する
情報記憶素子を備えた情報記憶装置であって、 前記情報記憶素子が実装される基板は、高透磁率材料が
混入されたものからなることを特徴とする情報記憶装
置。 - 【請求項６】 磁気抵抗効果を利用して情報を記憶する
情報記憶素子を備えた情報記憶装置であって、 前記情報記憶素子が実装される基板は、その表面の少な
くとも一部もしくは全面に、高透磁率材料膜もしくは高
透磁率材料を含む薄膜が形成されていることを特徴とす
る情報記憶装置。 - 【請求項７】 前記高透磁率材料を含む薄膜は、高透磁
率材料を含む樹脂膜からなることを特徴とする請求項６
記載の情報記憶装置。 - 【請求項８】 磁気抵抗効果を利用して情報を記憶する
情報記憶素子を備えた情報記憶装置であって、 前記情報記憶装置の放熱器は、少なくとも高透磁率材料
を含むものからなることを特徴とする情報記憶装置。 - 【請求項９】 前記放熱器は、その一部もしくは全体が
高透磁率材料からなることを特徴とする請求項６記載の
情報記憶装置。 - 【請求項１０】 磁気抵抗効果を利用して情報を記憶す
る情報記憶素子を備えた情報記憶装置であって、 前記情報記憶装置の放熱器は、その表面に高透磁率材料
膜もしくは高透磁率材料を含む薄膜が形成されているこ
とを特徴とする情報記憶装置。 - 【請求項１１】 前記高透磁率材料を含む薄膜は、高透
磁率材料を含む樹脂膜からなることを特徴とする請求項
１０記載の情報記憶装置。 - 【請求項１２】 磁気抵抗効果を利用して情報を記憶す
る情報記憶素子を備えた情報記憶装置を実装した電子機
器であって、 前記電子機器の筐体は、少なくとも高透磁率材料を含む
ものからなることを特徴とする情報記憶装置を実装した
電子機器。 - 【請求項１３】 磁気抵抗効果を利用して情報を記憶す
る情報記憶素子を備えた情報記憶装置を実装した電子機
器であって、 前記電子機器の筐体は、その表面および裏面のうち少な
くとも一部もしくは全面に、高透磁率材料膜もしくは高
透磁率材料を含む薄膜が形成されていることを特徴とす
る情報記憶装置を実装した電子機器。 - 【請求項１４】 前記高透磁率材料を含む薄膜は高透磁
率材料を含む樹脂膜からなることを特徴とする請求項１
３記載の情報記憶装置を実装した電子機器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001317624A JP2003124538A (ja) | 2001-10-16 | 2001-10-16 | 情報記憶装置およびその情報記憶装置を実装した電子機器 |
| TW091123596A TWI223438B (en) | 2001-10-16 | 2002-10-14 | Information storage device and electronic equipment mounted with the same information storage device |
| KR10-2003-7007580A KR20040048373A (ko) | 2001-10-16 | 2002-10-16 | 정보기억장치 및 그 정보기억장치를 실장한 전자기기 |
| US10/432,330 US20050121809A1 (en) | 2001-10-16 | 2002-10-16 | Information storage apparatus and electronic device in which information storage apparatus is installed |
| CNB028032012A CN1287457C (zh) | 2001-10-16 | 2002-10-16 | 信息存储装置 |
| PCT/JP2002/010755 WO2003034496A1 (fr) | 2001-10-16 | 2002-10-16 | Enregistreur d'informations et appareil electronique a enregistreur d'informations monte |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001317624A JP2003124538A (ja) | 2001-10-16 | 2001-10-16 | 情報記憶装置およびその情報記憶装置を実装した電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003124538A true JP2003124538A (ja) | 2003-04-25 |
Family
ID=19135462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001317624A Pending JP2003124538A (ja) | 2001-10-16 | 2001-10-16 | 情報記憶装置およびその情報記憶装置を実装した電子機器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20050121809A1 (ja) |
| JP (1) | JP2003124538A (ja) |
| KR (1) | KR20040048373A (ja) |
| CN (1) | CN1287457C (ja) |
| TW (1) | TWI223438B (ja) |
| WO (1) | WO2003034496A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236169A (ja) * | 2004-02-23 | 2005-09-02 | Sony Corp | 磁気シールド体、磁気シールド構造及び磁気メモリ装置 |
| JP2007027757A (ja) * | 2005-07-15 | 2007-02-01 | Magic Technologies Inc | 磁気メモリアレイおよびその製造方法 |
| WO2011046091A1 (ja) * | 2009-10-13 | 2011-04-21 | 日本電気株式会社 | 磁性体装置 |
| WO2011046090A1 (ja) * | 2009-10-13 | 2011-04-21 | 日本電気株式会社 | 磁性体装置 |
| JP5062248B2 (ja) * | 2007-02-27 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 磁気メモリチップ装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4013140B2 (ja) * | 2003-01-15 | 2007-11-28 | ソニー株式会社 | 磁気メモリ装置 |
| EP1594163A1 (en) * | 2004-05-03 | 2005-11-09 | Commissariat A L'energie Atomique | A screened electrical device and a process for manufacturing the same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58133990U (ja) * | 1982-03-03 | 1983-09-09 | ソニー株式会社 | シ−ルド構造 |
| JPH0178037U (ja) * | 1987-11-16 | 1989-05-25 | ||
| JPH0180974U (ja) * | 1987-11-20 | 1989-05-30 | ||
| JPH0722600U (ja) * | 1992-12-11 | 1995-04-21 | 日本ケミコン株式会社 | シールドケース |
| JPH06244582A (ja) * | 1993-02-17 | 1994-09-02 | Cmk Corp | 磁性塗膜および電磁波シールド層を有するプリント配 線板とその製造方法 |
| JP2728624B2 (ja) * | 1993-12-13 | 1998-03-18 | 北川工業株式会社 | 電子素子シールドパッケージ |
| FR2738949B1 (fr) * | 1995-09-19 | 1997-10-24 | Thomson Csf | Materiau magnetique composite a permeabilite et pertes reduites |
| DE69727373T2 (de) * | 1996-04-24 | 2004-12-09 | Okamura, Susumu | Halbleitervorrichtung |
| JPH10224061A (ja) * | 1997-02-10 | 1998-08-21 | Matsushita Electric Ind Co Ltd | ヒートシンクユニット及び電子機器 |
| JP3593652B2 (ja) * | 2000-03-03 | 2004-11-24 | 富士通株式会社 | 磁気ランダムアクセスメモリ装置 |
| US6452253B1 (en) * | 2000-08-31 | 2002-09-17 | Micron Technology, Inc. | Method and apparatus for magnetic shielding of an integrated circuit |
| US6625040B1 (en) * | 2000-08-31 | 2003-09-23 | Micron Technology, Inc. | Shielded PC board for magnetically sensitive integrated circuits |
| JP4818519B2 (ja) * | 2001-02-06 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
| JP3916889B2 (ja) * | 2001-06-08 | 2007-05-23 | ソニー株式会社 | 半導体封止用樹脂組成物およびそれを用いた半導体装置 |
-
2001
- 2001-10-16 JP JP2001317624A patent/JP2003124538A/ja active Pending
-
2002
- 2002-10-14 TW TW091123596A patent/TWI223438B/zh not_active IP Right Cessation
- 2002-10-16 KR KR10-2003-7007580A patent/KR20040048373A/ko not_active Application Discontinuation
- 2002-10-16 WO PCT/JP2002/010755 patent/WO2003034496A1/ja active Application Filing
- 2002-10-16 US US10/432,330 patent/US20050121809A1/en not_active Abandoned
- 2002-10-16 CN CNB028032012A patent/CN1287457C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236169A (ja) * | 2004-02-23 | 2005-09-02 | Sony Corp | 磁気シールド体、磁気シールド構造及び磁気メモリ装置 |
| JP2007027757A (ja) * | 2005-07-15 | 2007-02-01 | Magic Technologies Inc | 磁気メモリアレイおよびその製造方法 |
| JP5062248B2 (ja) * | 2007-02-27 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 磁気メモリチップ装置の製造方法 |
| US8524510B2 (en) | 2007-02-27 | 2013-09-03 | Renesas Electronics Corporation | Method for manufacturing magnetic memory chip device |
| WO2011046091A1 (ja) * | 2009-10-13 | 2011-04-21 | 日本電気株式会社 | 磁性体装置 |
| WO2011046090A1 (ja) * | 2009-10-13 | 2011-04-21 | 日本電気株式会社 | 磁性体装置 |
| JPWO2011046091A1 (ja) * | 2009-10-13 | 2013-03-07 | 日本電気株式会社 | 磁性体装置 |
| JPWO2011046090A1 (ja) * | 2009-10-13 | 2013-03-07 | 日本電気株式会社 | 磁性体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI223438B (en) | 2004-11-01 |
| WO2003034496A1 (fr) | 2003-04-24 |
| KR20040048373A (ko) | 2004-06-09 |
| CN1287457C (zh) | 2006-11-29 |
| CN1478300A (zh) | 2004-02-25 |
| US20050121809A1 (en) | 2005-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI333626B (en) | Magnetic shielding for magnetic random access memory card | |
| JP4096302B2 (ja) | 磁気メモリ装置 | |
| TWI235451B (en) | Magnetic nonvolatile memory device | |
| US7119419B2 (en) | Detailed description of the presently preferred embodiments | |
| US20090073738A1 (en) | Active Shielding for a Circuit Comprising Magnetically Sensitive Materials | |
| US6984867B2 (en) | Magnetic memory device | |
| JP2005158985A (ja) | 磁気メモリ装置の実装構造及び実装基板 | |
| JP2003309196A (ja) | 磁気不揮発性メモリ素子の磁気シールドパッケージ | |
| JP2003124538A (ja) | 情報記憶装置およびその情報記憶装置を実装した電子機器 | |
| JP2004193247A (ja) | 磁気メモリ装置 | |
| JP2004207322A (ja) | 磁気メモリ装置 | |
| JP3879566B2 (ja) | 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料 | |
| JP2005078693A (ja) | 磁気メモリ装置及びその実装構造 | |
| JP2004193246A (ja) | 磁気メモリ装置 | |
| US20240172566A1 (en) | Storage device, electronic device, and method of manufacturing storage device | |
| JP2004221289A (ja) | 磁気メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070612 |