JP3593652B2 - 磁気ランダムアクセスメモリ装置 - Google Patents
磁気ランダムアクセスメモリ装置 Download PDFInfo
- Publication number
- JP3593652B2 JP3593652B2 JP2000058098A JP2000058098A JP3593652B2 JP 3593652 B2 JP3593652 B2 JP 3593652B2 JP 2000058098 A JP2000058098 A JP 2000058098A JP 2000058098 A JP2000058098 A JP 2000058098A JP 3593652 B2 JP3593652 B2 JP 3593652B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic field
- yoffset
- magnetic
- memory cell
- ferromagnetic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 142
- 230000005415 magnetization Effects 0.000 claims description 44
- 230000005294 ferromagnetic effect Effects 0.000 claims description 33
- 239000003302 ferromagnetic material Substances 0.000 claims description 22
- 230000007246 mechanism Effects 0.000 claims description 19
- 230000010287 polarization Effects 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 238000003491 array Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 110
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 13
- 230000008859 change Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 230000005290 antiferromagnetic effect Effects 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 229910000889 permalloy Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 5
- SZVJSHCCFOBDDC-UHFFFAOYSA-N iron(II,III) oxide Inorganic materials O=[Fe]O[Fe]O[Fe]=O SZVJSHCCFOBDDC-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910017107 AlOx Inorganic materials 0.000 description 3
- 229910003321 CoFe Inorganic materials 0.000 description 3
- 229910005811 NiMnSb Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- -1 that is Inorganic materials 0.000 description 3
- 229910008814 WSi2 Inorganic materials 0.000 description 2
- 239000002885 antiferromagnetic material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000005303 antiferromagnetism Effects 0.000 description 1
- 230000004323 axial length Effects 0.000 description 1
- AYTAKQFHWFYBMA-UHFFFAOYSA-N chromium(IV) oxide Inorganic materials O=[Cr]=O AYTAKQFHWFYBMA-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910000473 manganese(VI) oxide Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
- H01F10/3281—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn only by use of asymmetry of the magnetic film pair itself, i.e. so-called pseudospin valve [PSV] structure, e.g. NiFe/Cu/Co
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Measuring Magnetic Variables (AREA)
- Magnetic Heads (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は磁気ランダムアクセスメモリ装置（Ｍａｇｎｅｔｉｃ ＲａｎｄａｍＡｃｃｅｓｓ Ｍｅｍｏｒｙ：ＭＲＡＭ）に関するものであり、特に、磁気抵抗変化比を大きくするとともに低磁界での書き込みを可能にするための構成に特徴のある磁気ランダムアクセスメモリ装置に関するものである。
【０００２】
【従来の技術】
現在、二枚の薄い強磁性体で絶縁体を挟持した強磁性トンネル接合構造に垂直に電流を流す磁気ランダムアクセスメモリ装置、或いは、二枚の薄い強磁性体で導体を挟持したスピンバルブ構造に平行に電流を流す磁気ランダムアクセスメモリ装置が、次世代のＲＡＭとして注目を集めている。
【０００３】
この磁気ランダムアクセスメモリ装置においては、二枚の強磁性体層の帯磁方向の平行状態と反平行状態の二つの状態を素子の抵抗の差として読み出そうとするものであり、構造が簡単で微細化、集積化に適している上、不揮発性で応答速度が速いという特徴がある（例えば、Ｓ．Ｓ．Ｐ．Ｐａｒｋｉｎ ｅｔ．ａｌ．，Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．８５，ｐ．５８２８，１９９９参照）。
【０００４】
ここで、図１３を参照して、従来の強磁性トンネル接合型のＭＲＡＭを説明する。
図１３（ａ）参照
図１３（ａ）は、ＭＲＡＭの１メモリセルの概略的構成図であり、ＷＳｉ２ 等の下地層５１上にＮｉＦｅ等の強磁性体からなるフリー（ｆｒｅｅ）層５２、ＡｌＯｘ トンネル絶縁層５３、ＮｉＦｅ等の強磁性体からなるピンド（ｐｉｎｎｅｄ）層５４、及び、ＭｎＦｅ等からなる反強磁性層５５を順次積層させるとともに、長方形状に加工し、強磁性体層の長軸方向、即ち、磁化容易軸方向が帯磁方向となるように反強磁性層５５によってピンド層５４の磁化方向を固定し（図においては、白抜きの矢印で示す）、この磁化容易軸方向に延びる配線をビット線５７とする。
一方、フリー層５２側に接する配線層をビット線５７とほぼ直交するように設けてワード線５６とするものである。
【０００５】
図１３（ｂ）参照
このＭＲＡＭ装置のビット線５７とワード線５６に電流を流し、マトリクス上で選択されたメモリセルに対し、ビット線５７及びワード線５６を流れる電流に起因する磁界５８，５９を合成した合成磁界によってフリー層５２の磁界を反転させようとするものであり、ピンド層５４の帯磁方向とフリー層５２の帯磁方向とが反平行状態の場合に、高抵抗状態となる。
【０００６】
図１３（ｃ）参照
一方、ピンド層５４の帯磁方向とフリー層５２の帯磁方向とが平行状態の場合に、低抵抗状態状態となる。
この場合、ピンド層５４のスピン分極率をＰ１ 、フリー層５２のスピン分極率をＰ２ とした場合、磁気抵抗変化比ＴＭＲは、
ＴＭＲ＝２Ｐ１ ×Ｐ２ ／（１−Ｐ１ ×Ｐ２ ）
で表されることになり、この磁気抵抗変化比ＴＭＲを利用して記憶情報を読み出すものである。
【０００７】
例えば、フリー層５２及びピンド層５４としてパーマロイ、即ち、ＮｉＦｅを用いた場合、ＰＮｉＦｅ≒４５％であるので、磁気抵抗変化比ＴＭＲは、
となり、ほぼ５０％の磁気抵抗変化比が得られる。
【０００８】
図１４参照
一方、この様なＭＲＡＭに書き込みを行う場合、短冊状の強磁性体層の磁化の容易軸方向の保磁力をＨｘ０、難軸方向の保磁力をＨｙ０とした時、（Ｈｘ ，Ｈｙ ）からなる外部磁場によって磁極を回転させるための境界条件は、図に示したアステロイド曲線、即ち、
（Ｈｘ ／Ｈｘ０）２／３ ＋（Ｈｙ ／Ｈｙ０）２／３ ＝０
によって表される。
図から明らかなように、ビット線及びワード線に流す電流を低減するためには、ビット線及びワード線に流す電流を同程度にすることが有効であることが理解される。
【０００９】
【発明が解決しようとする問題点】
しかし、この様なＭＲＡＭの微細化を進めるにしたがって、強磁性体層の長軸方向の長さに対する層厚の比が相対的大きくなるので、情報を記憶する強磁性体層が受ける構造異方性の影響が増大し、帯磁方向を回転させるために必要な磁界が大きくなってしまうという問題がある。
【００１０】
例えば、ビット線のスペースアンドラインの寸法が０．１μｍとなる０．１μｍ世代を考えた場合、フリー層及びピンド層として強磁性体として典型的なパーマロイを用いた場合でも、フリー層の磁化反転に必要な磁界は５０〜１００〔Ｏｅ〕にもなる。
【００１１】
この場合、メモリセルの層厚の中心から０．１μｍ離れたビット線及びワード線に流れる電流で５０〜１００〔Ｏｅ〕の磁界を発生させようとすると、必要な電流が３〜５ｍＡとなるが、この場合の電流密度は３〜５×１０７ Ａ／ｃｍ２ となり、エレクトロマイグレーションに強い銅配線を用いた場合でも１０６ Ａ／ｃｍ２ 程度が限界といわれているので、０．１μｍオーダーまでの微細化は不可能となる。
【００１２】
一方、低電流で書き込みを行うためには、反転させる強磁性体層であるフリー層の保磁力を低下させたり或いは不純物を添加して飽和磁化を低下させる等の方法が考えられるが、いずれにしても、磁性体としての特性を劣化させているのであり、ＭＲ比の低下、即ち、読出時のＳ／Ｎ比の低下に直結してしまうという問題がある。
【００１３】
また、ＭＲ比を高めるためには、フリー層及びピンド層のスピン分極率Ｐ１ ，Ｐ２ を大きくすれば良く、例えば、Ｐ１ ＝Ｐ２ ＝１とすると、ＴＭＲＭａｘ は理論上無限大となるが、フリー層のスピン分極率Ｐ２ を大きくすると保磁力も大きくなり、低電流での書き込みが困難になるという問題がある。
【００１４】
したがって、本発明は、低電流で書き込み可能にするとともに、磁気抵抗変化比を向上することを目的とする。
【００１５】
【問題点を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明の問題点を解決するための手段を説明する。
なお、図１（ａ）は、１メモリセルの概略的斜視図であり、また、図１（ｂ）は、磁界印加機構を設けた磁気ランダムアクセスメモリ装置の概念的平面図である。
図１（ａ）及び（ｂ）参照
（１）本発明は、磁化方向が固定された第１の強磁性体層１と磁化方向の回転が可能な第２の強磁性体層２との間に絶縁体膜３或いは導電体膜のいずれかを挟持したメモリセルアレイからなるとともに、情報の書き込みに使用される配線とは独立に、磁化方向の回転が可能な第２の強磁性体層２の面内で且つ磁化難軸方向に磁界を加える磁界印加機構７，８を設けた磁気ランダムアクセスメモリ装置において、磁化方向が固定された第１の強磁性体層１のみを、スピン分極率が０．９以上の強磁性材料で構成することを特徴とする。
【００１６】
この様に、磁化方向が固定された第１の強磁性体層１、即ち、ピンド層のみを、スピン分極率が０．９以上の強磁性材料で構成することによって、低電流での書き込みを可能にした状態で、磁気抵抗変化比を大きくすることができる。
因みに、磁化方向の回転が可能な第２の強磁性体層２をスピン分極率が０．４５のパーマロイとした場合、磁気抵抗変化比ＴＭＲは、
と、従来の２．５倍以上とすることが可能になる。
【００１７】
この場合、ワード線４及びビット線５とは独立に、磁化方向の回転が可能な第２の強磁性体層２の面内で且つ磁化難軸方向に磁界を加える磁界印加機構７，８を設けているので、外部磁界のみによって磁極を反転させる場合に比べて、低電流によって、アステロイド曲線で与えられる外部磁界によって磁極を反転させるための境界条件を越えることが可能になる。
【００１８】
（２）また、本発明は、上記（１）において、磁化方向の回転が可能な第２の強磁性体層２として、スピン分極率が０．５以下の強磁性材料を用いることを特徴とする。
【００１９】
この様に、磁化方向の回転が可能な第２の強磁性体層２、即ち、フリー層として、スピン分極率が０．５以下の強磁性材料を用いることによって、大きな磁気抵抗変化比を有した状態で低電流での書き込みが容易になる。
因みに、低電流による書き込みを可能にするために、フリー層の磁気特性を劣化させてスピン分極率を０．２としても、ピンド層のスピン分極率を１とした場合、、磁気抵抗変化比ＴＭＲは、
ＴＭＲMax ＞２×１×０．２／（１−１×０．２） ＝０．５
と、従来のと同程度とすることが可能になる。
【００２０】
また、本発明は、上記（１）または（２）において、磁化方向が固定された第１の強磁性体層１として、Ｆｅ3 Ｏ4 、ＮｉＭｎＳｂ、ＰｔＭｎＳｂ、ＣｒＯ2 、または、（Ｌａ，Ｓｒ）ＭｎＯ3 のいずれかを用いることが望ましい。
即ち、Ｆｅ3 Ｏ4 、ＮｉＭｎＳｂ、ＰｔＭｎＳｂ、ＣｒＯ2 、または、（Ｌａ，Ｓｒ）ＭｎＯ3 はスピン分極率ががほぼ１であるので、磁気抵抗変化比ＴＭＲを大きくすることができる。
【００２１】
（３）また、本発明は、上記（１）または（２）において、第２の強磁性体層２の磁化容易軸方向の保磁力をＨx0、磁化難軸方向の保磁力をＨy0、情報の書き込みに使用される配線によって作られる磁界の磁化容易軸方向成分をδＨx 、情報の書き込みに使用される配線によって作られる磁界の磁化難軸方向成分をδＨy 、及び、磁界印加機構７，８による磁界の磁化難軸方向成分をＨyOffset とした場合、
｜δＨx ｜＜｜Ｈx0｜
｜ＨyOffset ｜＜｜Ｈy0｜
｜δＨy ＋ＨyOffset ｜＜｜Ｈy0｜
（δＨx ／Ｈx0）2/3 ＋（ＨyOffset ／Ｈy0）2/3 ＜１
（δＨx ／Ｈx0）2/3 ＋（（δＨy ＋ＨyOffset ）／Ｈy0）2/3 ＞１
の関係を満たすことを特徴とする。
【００２２】
この様な条件を満たすことによってビット線５及びワード線４によって選択したメモリセルにのみ情報を書き込むことが可能になる。
即ち、上記の式の内、
｜δＨx ｜＜｜Ｈx0｜
｜ＨyOffset ｜＜｜Ｈy0｜
｜δＨy ＋ＨyOffset ｜＜｜Ｈy0｜
（δＨx ／Ｈx0）2/3 ＋（ＨyOffset ／Ｈy0）2/3 ＜１
は、選択されたメモリセルに隣接する非選択のメモリセルが書き込まれないための条件であり、また、
（δＨx ／Ｈx0）2/3 ＋（（δＨy ＋ＨyOffset ）／Ｈy0）2/3 ＞１
が、選択したメモリセルを書き込むための条件である。
【００２３】
（４）また、本発明は、磁化方向が固定された第１の強磁性体層１と磁化方向の回転が可能な第２の強磁性体層２との間に絶縁体膜３或いは導電体膜のいずれかを挟持したメモリセルアレイからなるとともに、情報の書き込みに使用される配線とは独立に、磁化方向の回転が可能な第２の強磁性体層２の面内で且つ磁化難軸方向に磁界を加える磁界印加機構７，８を設けた磁気ランダムアクセスメモリ装置において、磁界印加機構７，８を永久磁石または電磁石にいずれかで構成するとともに、メモリセルアレイを外部磁界からシールドする磁気シールド部材を設け、磁界印加機構７，８による磁界と磁気シールド部材とにより閉じた磁気回路を構成することを特徴とする。
【００２４】
この様に、磁界印加機構７，８による磁界と磁気シールド部材とにより閉じた磁気回路を構成することによって、メモリセルにＨyOffset のバイアスを印加することが可能になるとともに、ＭＲＡＭの外部からの磁界の影響を遮断することができる。
なお、磁界印加機構７，８として永久磁石を用いた場合には、低消費電力化が可能になるが、ＨyOffset の強度及び方向が規定されてしまい、一方、電磁石を用いた場合には、スタンバイ時及び書き込み時の消費電力は大きくなるものの、電源を切って保持している間は、メモリセルに磁界が印加されないので、情報保持時のマージンを大きくとることが可能になる。
【００２５】
（５）また、本発明は、上記（４）において、第２の強磁性体層２の磁化容易軸方向の保磁力をＨ x0 、磁化難軸方向の保磁力をＨ y0 、情報の書き込みに使用される配線によって作られる磁界の磁化容易軸方向成分をδＨ x 、情報の書き込みに使用される配線によって作られる磁界の磁化難軸方向成分をδＨ y 、及び、磁界印加機構７，８による磁界の磁化難軸方向成分をＨ yOffset とした場合、
｜δＨ x ｜＜｜Ｈ x0 ｜
｜Ｈ yOffset ｜＜｜Ｈ y0 ｜
｜δＨ y ＋Ｈ yOffset ｜＜｜Ｈ y0 ｜
（δＨ x ／Ｈ x0 ） 2/3 ＋（Ｈ yOffset ／Ｈ y0 ） 2/3 ＜１
（δＨ x ／Ｈ x0 ） 2/3 ＋（（δＨ y ＋Ｈ yOffset ）／Ｈ y0 ） 2/3 ＞１
の関係を満たすことを特徴とする。
【００２６】
また、本発明は、上記（１）乃至（５）のいずれかにおいて、メモリセルアレイを構成する複数のメモリセルブロック６に対し、各メモリセルブロック６毎或いは各メモリセルブロック６列毎に一個の磁界印加手段を設けても良い。
特に、磁界印加手段として電磁石を用いる場合、メモリセルブロック６毎に独立にアクティブ化することができ、それによって、低消費電力化が可能になるとともに、メモリセルの情報保持時間を稼ぐことが可能になる。
【００２７】
【本発明の実施の形態】
ここで、図２乃至図９を参照して本発明の第１の実施の形態のＭＲＡＭを説明するが、まず、図２乃至図４を参照して本発明の第１の実施の形態のＭＲＡＭの製造工程を説明する。
なお、各図は１メモリセル及びそれに隣接する部分の概略的断面図である。
図２（ａ）
まず、周辺回路を形成したシリコン基板１１の表面にＳｉＯ2 等の層間絶縁膜１２を介して、スパッタリング法を用いて全面に厚さが、例えば、０．２μｍのワード線を形成するためのＣｕ層１３、厚さが、例えば、１００ｎｍの下地層となるＷＳｉ2 層１４、厚さが、例えば、５ｎｍのＮｉＦｅフリー層１５、及び、厚さが、例えば、２．０ｎｍのＡｌ層１６を順次堆積させる。
なお、この場合のＮｉＦｅフリー層１５の組成としては、例えば、Ｎｉ50Ｆｅ50を用いる。
【００２８】
図２（ｂ）参照
次いで、酸化性雰囲気中でＡｌ層１６を酸化することによって、Ａｌ層１６を厚さが、例えば、約３．０ｎｍのＡｌＯｘ トンネル層１７に変換する。
なお、この場合のＡｌＯｘ トンネル層１７の組成は、化学量論比からずれてＡｌ２ Ｏ３ より酸素プアーの組成となる。
【００２９】
図２（ｃ）参照
次いで、再び、スパッタリング法を用いて、ビット線を延在させる方向に磁場を印加させながら、ＡｌＯｘ トンネル層１７上に厚さが、例えば、２０ｎｍのＦｅ３ Ｏ４ ピンド層１８、及び、厚さが、例えば、１００ｎｍのＭｎＦｅ反強磁性層１９を順次堆積させたのち、再び、ビット線を延在させる方向に磁場を印加させながら熱処理を行うことによって、Ｆｅ３ Ｏ４ ピンド層１８の帯磁方向をＭｎＦｅ反強磁性層１９によって磁場の印加方向に固定する。
【００３０】
図３（ｄ）参照
次いで、全面にレジストを塗布し、露光・現像することによって、各メモリセルブロック単位においてワード線方向に延びるライン幅が、例えば、０．２μｍで、スペース幅が０．１μｍのラインアンドスペースパターンからなるレジストパターン２０を形成し、このレジストパターン２０をマスクとしてイオンミリングを施すことによって、ＭｎＦｅ反強磁性層１９乃至ＮｉＦｅフリー層１５の露出部を除去して幅０．２μｍのメサ状ストライプ２１を形成する。
【００３１】
図３（ｅ）参照
引き続いて、ＲＩＥ（反応性イオンエッチング）を施すことによって、露出するＷＳｉ２ 層１４及びＣｕ層１３をエッチして、Ｃｕ層１３からなるワード線２２を形成する。
【００３２】
図３（ｆ）参照
次いで、レジストパターン２０を除去したのち、スパッタリング法を用いて全面にＳｉＯ２ 膜を堆積させ、異方性エッチングを施すことによって、メサ状ストライプ２１の側壁にサイドウォール２３を形成する。
【００３３】
図４（ｇ）参照
次いで、再び、スパッタリング法を用いて、全面に、厚さが、０．２μｍのビット線を形成するためのＣｕ層２４を堆積させる。
【００３４】
図４（ｈ）参照
図４（ｈ）及び（ｉ）は図４（ｇ）を９０°回転させた状態を示す図であり、次いで、全面にレジストを塗布し、露光・現像することによって、各メモリセルブロック単位において、ビット線方向に延びる幅が、例えば、０．１μｍのラインアンドスペースパターンからなるレジストパターン２５を形成し、このレジストパターン２５をマスクとしてＲＩＥを施すことによってＣｕ層２４の露出部をエッチング除去してビット線２６を形成する。
【００３５】
図４（ｉ）参照
次いで、イオンミリングを施すことによって、ＭｎＦｅ反強磁性層１９乃至ＮｉＦｅフリー層１５の露出部を除去して０．１μｍ×０．２μｍの矩形状のパターンからなるメモリセル２７を形成したのち、レジストパターン３４を除去することによってマトリックス状メモリセルアレイからなるＭＲＡＭの基本構成が完成する。
【００３６】
図５参照
図５（ａ）は、上記の様に製造したＭＲＡＭのチップ状態における概念的平面図であり、また、図５（ｂ）が概念的断面図であり、メモリセルアレイを構成する各メモリセルブロック３０のビット線及びワード線は、各メモリセルブロック３０の周辺に設けた周辺回路２８，２９を構成するビット線ドライバ及びワード線ドライバに接続される。
【００３７】
この場合、ＮｉＦｅフリー層１５のスピン分極率Ｐ２ を０．４５、Ｆｅ３ Ｏ４ ピンド層１８のスピン分極率Ｐ１ を１とした場合、磁気抵抗変化比ＴＭＲの最大値は、
となり、ピンド層としてもパーマロイを用いた場合に比べて、３倍以上の磁気抵抗変化比を得ることが可能になる。
【００３８】
また、書き込み電流を低電流化するために、ＮｉＦｅフリー層１５の組成比を制御するともに、Ａｌ、或いは、Ｃｕ等の不純物を添加して、ＮｉＦｅフリー層１５の保磁力を低下させ、そのスピン分極率を０．２程度とした場合にも、磁気抵抗変化比ＴＭＲの最大値は、
となり、ピンド層としてもパーマロイを用いた場合とほぼ同程度の磁気抵抗変化比を実現することが可能になる。
即ち、従来のＭＲＡＭと同程度の磁気抵抗変化比を保った状態で、低電流により書き込みが可能になるので、微細化に適した構成となる。
【００３９】
次に、図６を参照して、本発明の第１の実施の形態のＭＲＡＭの実装構造を説明する。 なお、図６（ａ）は、本発明の第１の実施の形態のＭＲＡＭの概念的平面図であり、また、図６（ｂ）は概念的断面図である。
【００４０】
図６（ａ）及び（ｂ）参照
上述のように製造したＭＲＡＭを設けたシリコン基板１１を支持基板３１上にマウントするとともに、シリコン基板１１の両端に一対の永久磁石３２，３３を軟鉄等からなる壁部材３４に接するように設けるとともに、壁部材３４を介して軟鉄等からなる磁気シールド板３５を設けたものであり、この永久磁石３２，３３と磁気シールド板３５とによって、各メモリセルブロック３０に対するオフセット磁界ＨyOffset を印加する閉じた磁気回路が構成される。
【００４１】
この場合、メモリセルアレイに対するオフセット磁界ＨｙＯｆｆｓｅｔ の印加方向が、各メモリセルの磁化難軸方向Ｈｙ になるように、永久磁石３２，３３を配置する。
【００４２】
図７参照
図７は、オフセット磁界ＨｙＯｆｆｓｅｔ を印加した場合のアステロイド曲線であり、図に示すように、メモリセルの磁化難軸方向Ｈｙ に永久磁石３２，３３によってオフセット磁界ＨｙＯｆｆｓｅｔ を印加することによって、ビット線に流す電流による磁界δＨｘ とワード線に流す電流による磁界δＨｙ を小さくしても書き込みが可能になるので、低電力化が可能になる。
即ち、ビット線に流す電流による磁界δＨｘ とワード線に流す電流による磁界δＨｙ は、
（δＨｘ ／Ｈｘ０）２／３ ＋（（δＨｙ ＋ＨｙＯｆｆｓｅｔ ）／Ｈｙ０）２／３ ＞１
を満たすようにすれば良いので、オフセット磁界ＨｙＯｆｆｓｅｔ を大きくすればδＨｘ 及びδＨｙ を小さくすることが可能になる。
【００４３】
図８参照
図８は、０．１μｍ×０．２μｍ×０．０２μｍの直方体のメモリセルの帯磁方向をＮｉＦｅフリー層から０．１μｍ離れたビット線及びワード線に流れる電流による磁界によって反転させようとした場合の磁化反転に要する時間と必要な電流の相関をシミュレーションした結果を示す図であり、この様な０．１μｍルールのＭＲＡＭにおいて、書き込み時間を１ｎｓ（ナノ秒＝１０００ピコ秒）以下にする場合には、磁化容易軸方向の磁界δＨＸ 及び磁化難軸方向の磁界δＨｙ ともに約８０〔Ｏｅ〕の磁界を印加する必要があり、そのためには、ビット線及びワード線にそれぞれ約３ｍＡを流す必要がある。
【００４４】
しかし、本発明の第１の実施の形態の様に、ワード線方向、即ち、磁化難軸方向に４０〔Ｏｅ〕のオフセット磁界ＨyOffset を印加させた場合には、縦横約２０〔Ｏｅ〕の磁界でも１ｎｓ以下での反転が可能になるのでこの事情を図９を参照して説明する。
なお、図９は、オフセット磁界ＨyOffset を４０〔Ｏｅ〕にするとともに、ビット線に流す電流ＩWx及びワード線に流す電流ＩWyをそれぞれ１ｍＡとした場合のシミュレーション結果を示す図である。
【００４５】
図９（ａ）及び（ｂ）参照
オフセット磁界ＨｙＯｆｆｓｅｔ を４０〔Ｏｅ〕とし、ワード線及びビット線に流す電流を０、即ち、ＩＷｘ＝ＩＷｙ＝０とした場合、図９（ａ）に示すようにフリー層の帯磁方向が白抜きの矢印で示すように左向きである場合、ワード線及びビット線に流す電流を１ｍＡ、即ち、ＩＷｘ＝ＩＷｙ＝１ｍＡとした場合、それによって発生する磁界はδＨｘ ＝δＨｙ ＝２０〔Ｏｅ〕となり、１ｎｓで帯磁方向が反転し、情報が書き込まれることになる。
【００４６】
図９（ｂ）及び（ｃ）参照
次いで、ワード線及びビット線に流す電流を０、即ち、ＩＷｘ＝ＩＷｙ＝０とした場合、１ｎｓ保持しても帯磁方向が反転せず、情報が保持される。
【００４７】
図９（ｃ）及び（ｄ）参照
次いで、ワード線に１ｍＡの逆方向電流に流すとともに、ビット線に１ｍＡの電流を流した場合、即ち、ＩＷｘ＝−１ｍＡ，ＩＷｙ＝１ｍＡとした場合、図９（ｄ）に示すように、帯磁方向は１ｎｓで再反転し、情報の書き替え或いは消去が行われる。
【００４８】
図９（ｅ）参照
一方、非選択のメモリセルにおいては、ＩＷｘ＝１ｍＡ，ＩＷｙ＝０ｍＡ或いはＩＷｘ＝０ｍＡ，ＩＷｙ＝１ｍＡになるが、オフセット磁界ＨｙＯｆｆｓｅｔ によって帯磁方向が反転しやすいＩＷｘ＝１ｍＡ，ＩＷｙ＝０ｍＡ場合においても、少なくとも９９ｎｓの間、帯磁方向は反転せず、情報を保持することができる。
なお、この場合の帯磁方向は矩形状のメモリセルの最も軸長が長くなる対角線方向となる。
【００４９】
なお、この様な状態を実現すためには、フリー層の磁化容易軸方向の保磁力をＨｘ０、磁化難軸方向の保磁力をＨｙ０、ビット線及びワード線によって作られる磁界の磁化容易軸方向成分をδＨｘ 、磁化難軸方向成分をδＨｙ 、及び、永久磁石３２，３３印加機構による磁界の磁化難軸方向成分をＨｙＯｆｆｓｅｔ とした場合、
｜δＨｘ ｜＜｜Ｈｘ０｜
｜ＨｙＯｆｆｓｅｔ ｜＜｜Ｈｙ０｜
｜δＨｙ ＋ＨｙＯｆｆｓｅｔ ｜＜｜Ｈｙ０｜
（δＨｘ ／Ｈｘ０）２／３ ＋（ＨｙＯｆｆｓｅｔ ／Ｈｙ０）２／３ ＜１
（δＨｘ ／Ｈｘ０）２／３ ＋（（δＨｙ ＋ＨｙＯｆｆｓｅｔ ）／Ｈｙ０）２／３ ＞１
の関係を満たすことが必要であり、上の４つの式は非選択のメモリセルが書き込まれないための条件であり、最後の式は選択したメモリセルに書き込む条件となる。
【００５０】
この様に、本発明の第１の実施の形態においては、フリー層の磁化難軸方向に永久磁石によってオフセット磁界ＨyOffset を固定したバイアスとして印加しているので、書き込み電流を低くすることができる。
【００５１】
次に、図１０を参照して、本発明の第２の実施の形態を説明する。
図１０（ａ）及び（ｂ）参照
図１０（ａ）は、本発明の第２の実施の形態のＭＲＡＭの概念的平面図であり、また、図１０（ｂ）は概念的断面図である。
上記の第１の実施の形態と同様に製造したＭＲＡＭを設けたシリコン基板１１を支持基板３１上にマウントするととに、ＭＲＡＭ構成するメモリセルブロック列ごとに、各メモリセルブロック３０の列の両端に永久磁石３６を設け、プラスチックからなる壁部材３４を介して軟鉄等からなる磁気シールド板３５を永久磁石３６の頂部に接するように設けたものであり、この各永久磁石３６と磁気シールド板３５とによって、各メモリセルブロック３０に対するオフセット磁界ＨyOffset を印加する閉じた磁気回路が構成される。
なお、この場合も、各メモリセルブロック３０に対するオフセット磁界ＨyOffset の印加方向が、各メモリセルの磁化難軸方向Ｈy になるように、各永久磁石３６を配置する。
【００５２】
この本発明の第２の実施の形態においては、永久磁石３６を各メモリセルブロック３０の列毎に設けているので、各メモリセルブロック３０の列ごとに閉じた磁気回路が構成されているので各メモリセルブロック３０に対して均一なオフセット磁界ＨyOffset を印加することができ、各メモリセルブロック３０毎における磁極を反転させる磁界を等しくすることができる。
【００５３】
次に、図１１を参照して、本発明の第３の実施の形態を説明するが、この本発明の第３の実施の形態においては、磁界印加手段として永久磁石の代わりに電磁石を用いたものであり、その他の構成は上記の第１の実施の形態と同様であるので詳細な説明は省略する。
【００５４】
図１１（ａ）及び（ｂ）参照
図１１（ａ）は、本発明の第３の実施の形態のＭＲＡＭの概念的平面図であり、また、図１１（ｂ）は概念的断面図である。
上記の第１の実施の形態と同様に製造したＭＲＡＭを構成したシリコン基板１１を支持基板３１上にマウントするとともに、シリコン基板３１の両端に一対の電磁石３７，３８を軟鉄等からなる壁部材３４に接するように設けるとともに、壁部材３４を介して軟鉄等からなる磁気シールド板３５を設けたものであり、この各一対の電磁石３７，３８と磁気シールド板３５とによって、メモリセルアレイに対するオフセット磁界ＨyOffset を印加する閉じた磁気回路が構成される。
なお、この場合も、メモリセルアレイに対するオフセット磁界ＨyOffset の印加方向が、各メモリセルの磁化難軸方向Ｈy になるように、電磁石３７，３８を配置する。
【００５５】
この本発明の第３の実施の形態においては、一対の電磁石３７，３８を設けているので、各メモリセルブロック３０にオフセット磁界ＨyOffset を印加することができ、各メモリセルにおける磁極を反転させる磁界を発生させるための電流を低減することができる。
【００５６】
また、この本発明の第３の実施の形態においては、スタンバイ時及び書き込み時の消費電力は大きくなるものの、電源を切っておく情報保持時にはメモリセルにオフセット磁界ＨyOffset が印加されないので、情報保持時のマージンを大きく取ることができ、情報の安定した保持が可能になる。
【００５７】
次に、図１２を参照して、本発明の第４の実施の形態を説明する。
図１２（ａ）及び（ｂ）参照
図１２（ａ）は、本発明の第４の実施の形態のＭＲＡＭの概念的平面図であり、また、図１２（ｂ）は概念的断面図である。
上記の第１の実施の形態と同様に製造したＭＲＡＭを設けたシリコン基板１１を支持基板３１上にマウントするとともに、ＭＲＡＭを構成するメモリセルブロック３０毎に、各メモリセルブロック３０の両端に電磁石３９を設け、プラスチックからなる壁部材３４を介して軟鉄等からなる磁気シールド板３５を各電磁石４０の頂部に接するように設けたものであり、この各電磁石３９と磁気シールド板３５とによって、各メモリセルに対するオフセット磁界ＨyOffset を印加する閉じた磁気回路が構成される。
なお、この場合も、各メモリセルに対するオフセット磁界ＨyOffset の印加方向が、各メモリセルの磁化難軸方向Ｈy になるように、電磁石３９を配置する。
【００５８】
この本発明の第４の実施の形態においては、各電磁石３９を各メモリセルブロック３０ごとに設けているので、各メモリセルブロック３０ごとに閉じた磁気回路が構成され、各メモリセルブロック３０に対して均一なオフセット磁界ＨyOffset を印加することができ、それによって、各メモリセルブロック３０を独立にアクティブにすることができるので、書き込み時の消費電力を低減することが可能になる。
【００５９】
また、書き込み時には、書き込みの対象となるメモリセルが属するメモリセルブロック３０のみを選択的にオフセット磁界ＨｙＯｆｆｓｅｔ によってバイアスし、書き込みの対象となるメモリセルが属さないメモリセルブロック３０にはオフセット磁界ＨｙＯｆｆｓｅｔ が印加されないので、メモリセルの情報保持時間を稼ぐことが可能になる。
なお、図においては、中央のメモリセルブロックをアクティブにした状態を示している。
【００６０】
以上、本発明の各実施の形態を説明したが、本発明は上記の各実施の形態に記載した構成及び条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、ＭＲＡＭを構成するピンド層としてスピン分極率Ｐ１ がＰ１ ≒１のＦｅ３ Ｏ４ を用いているが、Ｆｅ３ Ｏ４ に限られるものではなく、スピン分極率が０．４５のパーマロイより高い分極率を有する強磁性体材料を用いても良いものである。
【００６１】
特に、スピン分極率Ｐ１ がＰ１ ≧０．９の強磁性体材料が望ましく、その中でもＰ１ ≒１のＮｉＭｎＳｂ、ＰｔＭｎＳｂ、ＣｒＯ２ 、或いは、（Ｌａ，Ｓｒ）ＭｎＯ３ が好適である。
【００６２】
また、上記の各実施の形態においては、ＭＲＡＭを構成するフリー層としてスピン分極率Ｐ２ がＰ２ ≒０．４５のＮｉＦｅを用いているが、ＮｉＦｅに限られるものではなく、スピン分極率が０．４５のパーマロイより高い分極率を有する強磁性体材料、例えば、Ｐ２ ≒０．５５のＣｏＦｅを用いても良いが、Ｐ２ ≦０．５の強磁性体材料が望ましい。
【００６３】
特に、書き込み電流をより低電流化するためには、スピン分極率Ｐ２ がＰ２ ≦０．３以下の強磁性体材料を用いることが望ましく、そのためには、スピン分極率Ｐ２ がＰ２ ≧０．３以上の強磁性体材料に不純物を添加して磁気特性を劣化させれば良い。
【００６４】
また、上記の各実施の形態においては、トンネル絶縁層として、Ａｌ層を酸化したＡｌＯｘ を用いているが、ＡｌＯｘ に限られるものではなく、原理的にはスパッタリング法等によって堆積させたＡｌ２ Ｏ３ や他の絶縁膜を用いても良いものである。
但し、現在の製造技術においては、ピンホールフリーの薄膜を均一に再現性良く形成するためにはＡｌを酸化する方法が最も好適である。
【００６５】
また、上記の各実施の形態においては、反強磁性層としてＭｎＦｅを用いているが、ＭｎＦｅに限られるものではなく、ＰｄＰｔＭｎ等の他の反強磁性材料を用いても良いものである。
但し、反強磁性材料の種類によっては、下地層となるピンド層の結晶構造によっては反強磁性を示さないことがあるので留意を要する。
【００６６】
また、上記の各実施の形態においては、ピンド層としてスピン分極率Ｐ1 がＰ1 ≒１の強磁性材料を用い、且つ、フリー層としてスピン分極率Ｐ2 がＰ2 ≒０．４５のＮｉＦｅを用いているが、この様なオフセット磁界を印加する磁界バイアス手段を設ける場合には、ピンド層とフリー層の組み合わせは任意であり、例えば、ピンド層とフリー層の両方がＮｉＦｅ、即ち、パーマロイで構成されている従来のメモリセル構成のＭＲＡＭにも適用されるものである。
【００６７】
また、上記の各実施の形態においては、メモリセルを強磁性トンネル接合構造によって構成しているが、強磁性トンネル接合構造に限られるものではなく、所謂スピンバルブ構造を用いても良いものである。
この場合には、例えば、Ｔａ下地層上に、ＮｉＦｅフリー層、ＣｏＦｅフリー層、Ｃｕ中間層、Ｆｅ３ Ｏ４ ピンド層、及び、ＭｎＦｅ反強磁性層からなるシングルスピンバルブ構造、或いは、ＮｉＦｅフリー層、ＣｏＦｅフリー層、Ｃｕ中間層、ＮｉＦｅピンド層、及び、ＰｄＰｔＭｎ反強磁性層からなるシングルスピンバルブ構造等を設ければ良い。
【００６８】
但し、スピンバルブ構造を用いた場合には、電流を接合に沿って平行に、即ち、フリー層の長軸方向に流す必要があるため、強磁性トンネル接合を用いた場合に比べて同程度の磁気抵抗変化比を得るためには、メモリセルの電流を流す長軸方向の長さを長くする必要がある。
また、ビット線及びワード線も各メモリセルの接合に平行方向に電流を流すために、その配置及び製造工程を変更する必要がある。
【００６９】
また、上記の各実施の形態の説明においては、単純マトリックス型のＭＲＡＭとして説明しているが、アクティブマトリクス型のＭＲＡＭにも適用されるものであり、その場合には、各メモリセルに対応するようにダイオードやＭＩＭ（金属−絶縁体−金属）素子等のアクティブ素子を設ければ良い。
【００７０】
例えば、アクティブ素子として、ダイオードを用いる場合には、ワード線上にＷＳｉ２ 下地層を介してｐ型多結晶Ｓｉ層及びｎ型多結晶Ｓｉ層を順次堆積させ、多結晶Ｓｉｐｎ接合ダイオードを形成すれば良く、このｎ型多結晶Ｓｉ層上に再びＷＳｉ２ 下地層を介して、フリー層／トンネル絶縁膜／ピンド層／反強磁性層／ビット線を順次積層させれば良い。
【００７１】
【発明の効果】
本発明によれば、磁気ランダムアクセスメモリ装置（ＭＲＡＭ）を構成するメモリセルのピンド層をスピン分極率が０．９以上の強磁性体材料を用い、フリー層をスピン分極率が０．９以下、特に、０．５以下の強磁性体材料を用いて構成しているので、低電流書き込み特性を保持した状態で、磁気抵抗変化比を大きくすることができる。
【００７２】
また、本発明によれば、メモリセルの磁化難軸方向にオフセット磁化ＨｙＯｆｆｓｅｔ を印加する磁界印加機構を設けているので、書き込みのための電流を低減することができ、それによって、メモリセルの微細化に伴う書き込み磁界の増大を補償することができる。
【００７３】
本発明は、上記の手段を組み合わせて用いているので、高感度で書き込みのための電流が低いＭＲＡＭを実現することができ、ひいては、０．１μｍルール以下の微細化された高集積度ＭＲＡＭの実用化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態のＭＲＡＭの途中までの製造工程の説明図である。
【図３】本発明の第１の実施の形態のＭＲＡＭの図２以降の途中までの製造工程の説明図である。
【図４】本発明の第１の実施の形態のＭＲＡＭの図３以降の製造工程の説明図である。
【図５】本発明の第１の実施の形態のＭＲＡＭのチップ状態における概念的構成図である。
【図６】本発明の第１の実施の形態のＭＲＡＭの概念的構成図である。
【図７】本発明の第１の実施の形態のＭＲＡＭにおける書込条件を示すアステロイド曲線である。
【図８】本発明の第１の実施の形態のＭＲＡＭにおける磁化反転時間の磁界強度依存性の説明図である。
【図９】本発明の第１の実施の形態のＭＲＡＭにおける情報書込の説明図である。
【図１０】本発明の第２の実施の形態のＭＲＡＭの概念的構成図である。
【図１１】本発明の第３の実施の形態のＭＲＡＭの概念的構成図である。
【図１２】本発明の第４の実施の形態のＭＲＡＭの概念的構成図である。
【図１３】従来のＭＲＡＭの説明図である。
【図１４】書込条件を示すアステロイド曲線である。
【発明の属する技術分野】
本発明は磁気ランダムアクセスメモリ装置（Ｍａｇｎｅｔｉｃ ＲａｎｄａｍＡｃｃｅｓｓ Ｍｅｍｏｒｙ：ＭＲＡＭ）に関するものであり、特に、磁気抵抗変化比を大きくするとともに低磁界での書き込みを可能にするための構成に特徴のある磁気ランダムアクセスメモリ装置に関するものである。
【０００２】
【従来の技術】
現在、二枚の薄い強磁性体で絶縁体を挟持した強磁性トンネル接合構造に垂直に電流を流す磁気ランダムアクセスメモリ装置、或いは、二枚の薄い強磁性体で導体を挟持したスピンバルブ構造に平行に電流を流す磁気ランダムアクセスメモリ装置が、次世代のＲＡＭとして注目を集めている。
【０００３】
この磁気ランダムアクセスメモリ装置においては、二枚の強磁性体層の帯磁方向の平行状態と反平行状態の二つの状態を素子の抵抗の差として読み出そうとするものであり、構造が簡単で微細化、集積化に適している上、不揮発性で応答速度が速いという特徴がある（例えば、Ｓ．Ｓ．Ｐ．Ｐａｒｋｉｎ ｅｔ．ａｌ．，Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．８５，ｐ．５８２８，１９９９参照）。
【０００４】
ここで、図１３を参照して、従来の強磁性トンネル接合型のＭＲＡＭを説明する。
図１３（ａ）参照
図１３（ａ）は、ＭＲＡＭの１メモリセルの概略的構成図であり、ＷＳｉ２ 等の下地層５１上にＮｉＦｅ等の強磁性体からなるフリー（ｆｒｅｅ）層５２、ＡｌＯｘ トンネル絶縁層５３、ＮｉＦｅ等の強磁性体からなるピンド（ｐｉｎｎｅｄ）層５４、及び、ＭｎＦｅ等からなる反強磁性層５５を順次積層させるとともに、長方形状に加工し、強磁性体層の長軸方向、即ち、磁化容易軸方向が帯磁方向となるように反強磁性層５５によってピンド層５４の磁化方向を固定し（図においては、白抜きの矢印で示す）、この磁化容易軸方向に延びる配線をビット線５７とする。
一方、フリー層５２側に接する配線層をビット線５７とほぼ直交するように設けてワード線５６とするものである。
【０００５】
図１３（ｂ）参照
このＭＲＡＭ装置のビット線５７とワード線５６に電流を流し、マトリクス上で選択されたメモリセルに対し、ビット線５７及びワード線５６を流れる電流に起因する磁界５８，５９を合成した合成磁界によってフリー層５２の磁界を反転させようとするものであり、ピンド層５４の帯磁方向とフリー層５２の帯磁方向とが反平行状態の場合に、高抵抗状態となる。
【０００６】
図１３（ｃ）参照
一方、ピンド層５４の帯磁方向とフリー層５２の帯磁方向とが平行状態の場合に、低抵抗状態状態となる。
この場合、ピンド層５４のスピン分極率をＰ１ 、フリー層５２のスピン分極率をＰ２ とした場合、磁気抵抗変化比ＴＭＲは、
ＴＭＲ＝２Ｐ１ ×Ｐ２ ／（１−Ｐ１ ×Ｐ２ ）
で表されることになり、この磁気抵抗変化比ＴＭＲを利用して記憶情報を読み出すものである。
【０００７】
例えば、フリー層５２及びピンド層５４としてパーマロイ、即ち、ＮｉＦｅを用いた場合、ＰＮｉＦｅ≒４５％であるので、磁気抵抗変化比ＴＭＲは、
【０００８】
図１４参照
一方、この様なＭＲＡＭに書き込みを行う場合、短冊状の強磁性体層の磁化の容易軸方向の保磁力をＨｘ０、難軸方向の保磁力をＨｙ０とした時、（Ｈｘ ，Ｈｙ ）からなる外部磁場によって磁極を回転させるための境界条件は、図に示したアステロイド曲線、即ち、
（Ｈｘ ／Ｈｘ０）２／３ ＋（Ｈｙ ／Ｈｙ０）２／３ ＝０
によって表される。
図から明らかなように、ビット線及びワード線に流す電流を低減するためには、ビット線及びワード線に流す電流を同程度にすることが有効であることが理解される。
【０００９】
【発明が解決しようとする問題点】
しかし、この様なＭＲＡＭの微細化を進めるにしたがって、強磁性体層の長軸方向の長さに対する層厚の比が相対的大きくなるので、情報を記憶する強磁性体層が受ける構造異方性の影響が増大し、帯磁方向を回転させるために必要な磁界が大きくなってしまうという問題がある。
【００１０】
例えば、ビット線のスペースアンドラインの寸法が０．１μｍとなる０．１μｍ世代を考えた場合、フリー層及びピンド層として強磁性体として典型的なパーマロイを用いた場合でも、フリー層の磁化反転に必要な磁界は５０〜１００〔Ｏｅ〕にもなる。
【００１１】
この場合、メモリセルの層厚の中心から０．１μｍ離れたビット線及びワード線に流れる電流で５０〜１００〔Ｏｅ〕の磁界を発生させようとすると、必要な電流が３〜５ｍＡとなるが、この場合の電流密度は３〜５×１０７ Ａ／ｃｍ２ となり、エレクトロマイグレーションに強い銅配線を用いた場合でも１０６ Ａ／ｃｍ２ 程度が限界といわれているので、０．１μｍオーダーまでの微細化は不可能となる。
【００１２】
一方、低電流で書き込みを行うためには、反転させる強磁性体層であるフリー層の保磁力を低下させたり或いは不純物を添加して飽和磁化を低下させる等の方法が考えられるが、いずれにしても、磁性体としての特性を劣化させているのであり、ＭＲ比の低下、即ち、読出時のＳ／Ｎ比の低下に直結してしまうという問題がある。
【００１３】
また、ＭＲ比を高めるためには、フリー層及びピンド層のスピン分極率Ｐ１ ，Ｐ２ を大きくすれば良く、例えば、Ｐ１ ＝Ｐ２ ＝１とすると、ＴＭＲＭａｘ は理論上無限大となるが、フリー層のスピン分極率Ｐ２ を大きくすると保磁力も大きくなり、低電流での書き込みが困難になるという問題がある。
【００１４】
したがって、本発明は、低電流で書き込み可能にするとともに、磁気抵抗変化比を向上することを目的とする。
【００１５】
【問題点を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明の問題点を解決するための手段を説明する。
なお、図１（ａ）は、１メモリセルの概略的斜視図であり、また、図１（ｂ）は、磁界印加機構を設けた磁気ランダムアクセスメモリ装置の概念的平面図である。
図１（ａ）及び（ｂ）参照
（１）本発明は、磁化方向が固定された第１の強磁性体層１と磁化方向の回転が可能な第２の強磁性体層２との間に絶縁体膜３或いは導電体膜のいずれかを挟持したメモリセルアレイからなるとともに、情報の書き込みに使用される配線とは独立に、磁化方向の回転が可能な第２の強磁性体層２の面内で且つ磁化難軸方向に磁界を加える磁界印加機構７，８を設けた磁気ランダムアクセスメモリ装置において、磁化方向が固定された第１の強磁性体層１のみを、スピン分極率が０．９以上の強磁性材料で構成することを特徴とする。
【００１６】
この様に、磁化方向が固定された第１の強磁性体層１、即ち、ピンド層のみを、スピン分極率が０．９以上の強磁性材料で構成することによって、低電流での書き込みを可能にした状態で、磁気抵抗変化比を大きくすることができる。
因みに、磁化方向の回転が可能な第２の強磁性体層２をスピン分極率が０．４５のパーマロイとした場合、磁気抵抗変化比ＴＭＲは、
【００１７】
この場合、ワード線４及びビット線５とは独立に、磁化方向の回転が可能な第２の強磁性体層２の面内で且つ磁化難軸方向に磁界を加える磁界印加機構７，８を設けているので、外部磁界のみによって磁極を反転させる場合に比べて、低電流によって、アステロイド曲線で与えられる外部磁界によって磁極を反転させるための境界条件を越えることが可能になる。
【００１８】
（２）また、本発明は、上記（１）において、磁化方向の回転が可能な第２の強磁性体層２として、スピン分極率が０．５以下の強磁性材料を用いることを特徴とする。
【００１９】
この様に、磁化方向の回転が可能な第２の強磁性体層２、即ち、フリー層として、スピン分極率が０．５以下の強磁性材料を用いることによって、大きな磁気抵抗変化比を有した状態で低電流での書き込みが容易になる。
因みに、低電流による書き込みを可能にするために、フリー層の磁気特性を劣化させてスピン分極率を０．２としても、ピンド層のスピン分極率を１とした場合、、磁気抵抗変化比ＴＭＲは、
ＴＭＲMax ＞２×１×０．２／（１−１×０．２） ＝０．５
と、従来のと同程度とすることが可能になる。
【００２０】
また、本発明は、上記（１）または（２）において、磁化方向が固定された第１の強磁性体層１として、Ｆｅ3 Ｏ4 、ＮｉＭｎＳｂ、ＰｔＭｎＳｂ、ＣｒＯ2 、または、（Ｌａ，Ｓｒ）ＭｎＯ3 のいずれかを用いることが望ましい。
即ち、Ｆｅ3 Ｏ4 、ＮｉＭｎＳｂ、ＰｔＭｎＳｂ、ＣｒＯ2 、または、（Ｌａ，Ｓｒ）ＭｎＯ3 はスピン分極率ががほぼ１であるので、磁気抵抗変化比ＴＭＲを大きくすることができる。
【００２１】
（３）また、本発明は、上記（１）または（２）において、第２の強磁性体層２の磁化容易軸方向の保磁力をＨx0、磁化難軸方向の保磁力をＨy0、情報の書き込みに使用される配線によって作られる磁界の磁化容易軸方向成分をδＨx 、情報の書き込みに使用される配線によって作られる磁界の磁化難軸方向成分をδＨy 、及び、磁界印加機構７，８による磁界の磁化難軸方向成分をＨyOffset とした場合、
｜δＨx ｜＜｜Ｈx0｜
｜ＨyOffset ｜＜｜Ｈy0｜
｜δＨy ＋ＨyOffset ｜＜｜Ｈy0｜
（δＨx ／Ｈx0）2/3 ＋（ＨyOffset ／Ｈy0）2/3 ＜１
（δＨx ／Ｈx0）2/3 ＋（（δＨy ＋ＨyOffset ）／Ｈy0）2/3 ＞１
の関係を満たすことを特徴とする。
【００２２】
この様な条件を満たすことによってビット線５及びワード線４によって選択したメモリセルにのみ情報を書き込むことが可能になる。
即ち、上記の式の内、
｜δＨx ｜＜｜Ｈx0｜
｜ＨyOffset ｜＜｜Ｈy0｜
｜δＨy ＋ＨyOffset ｜＜｜Ｈy0｜
（δＨx ／Ｈx0）2/3 ＋（ＨyOffset ／Ｈy0）2/3 ＜１
は、選択されたメモリセルに隣接する非選択のメモリセルが書き込まれないための条件であり、また、
（δＨx ／Ｈx0）2/3 ＋（（δＨy ＋ＨyOffset ）／Ｈy0）2/3 ＞１
が、選択したメモリセルを書き込むための条件である。
【００２３】
（４）また、本発明は、磁化方向が固定された第１の強磁性体層１と磁化方向の回転が可能な第２の強磁性体層２との間に絶縁体膜３或いは導電体膜のいずれかを挟持したメモリセルアレイからなるとともに、情報の書き込みに使用される配線とは独立に、磁化方向の回転が可能な第２の強磁性体層２の面内で且つ磁化難軸方向に磁界を加える磁界印加機構７，８を設けた磁気ランダムアクセスメモリ装置において、磁界印加機構７，８を永久磁石または電磁石にいずれかで構成するとともに、メモリセルアレイを外部磁界からシールドする磁気シールド部材を設け、磁界印加機構７，８による磁界と磁気シールド部材とにより閉じた磁気回路を構成することを特徴とする。
【００２４】
この様に、磁界印加機構７，８による磁界と磁気シールド部材とにより閉じた磁気回路を構成することによって、メモリセルにＨyOffset のバイアスを印加することが可能になるとともに、ＭＲＡＭの外部からの磁界の影響を遮断することができる。
なお、磁界印加機構７，８として永久磁石を用いた場合には、低消費電力化が可能になるが、ＨyOffset の強度及び方向が規定されてしまい、一方、電磁石を用いた場合には、スタンバイ時及び書き込み時の消費電力は大きくなるものの、電源を切って保持している間は、メモリセルに磁界が印加されないので、情報保持時のマージンを大きくとることが可能になる。
【００２５】
（５）また、本発明は、上記（４）において、第２の強磁性体層２の磁化容易軸方向の保磁力をＨ x0 、磁化難軸方向の保磁力をＨ y0 、情報の書き込みに使用される配線によって作られる磁界の磁化容易軸方向成分をδＨ x 、情報の書き込みに使用される配線によって作られる磁界の磁化難軸方向成分をδＨ y 、及び、磁界印加機構７，８による磁界の磁化難軸方向成分をＨ yOffset とした場合、
｜δＨ x ｜＜｜Ｈ x0 ｜
｜Ｈ yOffset ｜＜｜Ｈ y0 ｜
｜δＨ y ＋Ｈ yOffset ｜＜｜Ｈ y0 ｜
（δＨ x ／Ｈ x0 ） 2/3 ＋（Ｈ yOffset ／Ｈ y0 ） 2/3 ＜１
（δＨ x ／Ｈ x0 ） 2/3 ＋（（δＨ y ＋Ｈ yOffset ）／Ｈ y0 ） 2/3 ＞１
の関係を満たすことを特徴とする。
【００２６】
また、本発明は、上記（１）乃至（５）のいずれかにおいて、メモリセルアレイを構成する複数のメモリセルブロック６に対し、各メモリセルブロック６毎或いは各メモリセルブロック６列毎に一個の磁界印加手段を設けても良い。
特に、磁界印加手段として電磁石を用いる場合、メモリセルブロック６毎に独立にアクティブ化することができ、それによって、低消費電力化が可能になるとともに、メモリセルの情報保持時間を稼ぐことが可能になる。
【００２７】
【本発明の実施の形態】
ここで、図２乃至図９を参照して本発明の第１の実施の形態のＭＲＡＭを説明するが、まず、図２乃至図４を参照して本発明の第１の実施の形態のＭＲＡＭの製造工程を説明する。
なお、各図は１メモリセル及びそれに隣接する部分の概略的断面図である。
図２（ａ）
まず、周辺回路を形成したシリコン基板１１の表面にＳｉＯ2 等の層間絶縁膜１２を介して、スパッタリング法を用いて全面に厚さが、例えば、０．２μｍのワード線を形成するためのＣｕ層１３、厚さが、例えば、１００ｎｍの下地層となるＷＳｉ2 層１４、厚さが、例えば、５ｎｍのＮｉＦｅフリー層１５、及び、厚さが、例えば、２．０ｎｍのＡｌ層１６を順次堆積させる。
なお、この場合のＮｉＦｅフリー層１５の組成としては、例えば、Ｎｉ50Ｆｅ50を用いる。
【００２８】
図２（ｂ）参照
次いで、酸化性雰囲気中でＡｌ層１６を酸化することによって、Ａｌ層１６を厚さが、例えば、約３．０ｎｍのＡｌＯｘ トンネル層１７に変換する。
なお、この場合のＡｌＯｘ トンネル層１７の組成は、化学量論比からずれてＡｌ２ Ｏ３ より酸素プアーの組成となる。
【００２９】
図２（ｃ）参照
次いで、再び、スパッタリング法を用いて、ビット線を延在させる方向に磁場を印加させながら、ＡｌＯｘ トンネル層１７上に厚さが、例えば、２０ｎｍのＦｅ３ Ｏ４ ピンド層１８、及び、厚さが、例えば、１００ｎｍのＭｎＦｅ反強磁性層１９を順次堆積させたのち、再び、ビット線を延在させる方向に磁場を印加させながら熱処理を行うことによって、Ｆｅ３ Ｏ４ ピンド層１８の帯磁方向をＭｎＦｅ反強磁性層１９によって磁場の印加方向に固定する。
【００３０】
図３（ｄ）参照
次いで、全面にレジストを塗布し、露光・現像することによって、各メモリセルブロック単位においてワード線方向に延びるライン幅が、例えば、０．２μｍで、スペース幅が０．１μｍのラインアンドスペースパターンからなるレジストパターン２０を形成し、このレジストパターン２０をマスクとしてイオンミリングを施すことによって、ＭｎＦｅ反強磁性層１９乃至ＮｉＦｅフリー層１５の露出部を除去して幅０．２μｍのメサ状ストライプ２１を形成する。
【００３１】
図３（ｅ）参照
引き続いて、ＲＩＥ（反応性イオンエッチング）を施すことによって、露出するＷＳｉ２ 層１４及びＣｕ層１３をエッチして、Ｃｕ層１３からなるワード線２２を形成する。
【００３２】
図３（ｆ）参照
次いで、レジストパターン２０を除去したのち、スパッタリング法を用いて全面にＳｉＯ２ 膜を堆積させ、異方性エッチングを施すことによって、メサ状ストライプ２１の側壁にサイドウォール２３を形成する。
【００３３】
図４（ｇ）参照
次いで、再び、スパッタリング法を用いて、全面に、厚さが、０．２μｍのビット線を形成するためのＣｕ層２４を堆積させる。
【００３４】
図４（ｈ）参照
図４（ｈ）及び（ｉ）は図４（ｇ）を９０°回転させた状態を示す図であり、次いで、全面にレジストを塗布し、露光・現像することによって、各メモリセルブロック単位において、ビット線方向に延びる幅が、例えば、０．１μｍのラインアンドスペースパターンからなるレジストパターン２５を形成し、このレジストパターン２５をマスクとしてＲＩＥを施すことによってＣｕ層２４の露出部をエッチング除去してビット線２６を形成する。
【００３５】
図４（ｉ）参照
次いで、イオンミリングを施すことによって、ＭｎＦｅ反強磁性層１９乃至ＮｉＦｅフリー層１５の露出部を除去して０．１μｍ×０．２μｍの矩形状のパターンからなるメモリセル２７を形成したのち、レジストパターン３４を除去することによってマトリックス状メモリセルアレイからなるＭＲＡＭの基本構成が完成する。
【００３６】
図５参照
図５（ａ）は、上記の様に製造したＭＲＡＭのチップ状態における概念的平面図であり、また、図５（ｂ）が概念的断面図であり、メモリセルアレイを構成する各メモリセルブロック３０のビット線及びワード線は、各メモリセルブロック３０の周辺に設けた周辺回路２８，２９を構成するビット線ドライバ及びワード線ドライバに接続される。
【００３７】
この場合、ＮｉＦｅフリー層１５のスピン分極率Ｐ２ を０．４５、Ｆｅ３ Ｏ４ ピンド層１８のスピン分極率Ｐ１ を１とした場合、磁気抵抗変化比ＴＭＲの最大値は、
【００３８】
また、書き込み電流を低電流化するために、ＮｉＦｅフリー層１５の組成比を制御するともに、Ａｌ、或いは、Ｃｕ等の不純物を添加して、ＮｉＦｅフリー層１５の保磁力を低下させ、そのスピン分極率を０．２程度とした場合にも、磁気抵抗変化比ＴＭＲの最大値は、
即ち、従来のＭＲＡＭと同程度の磁気抵抗変化比を保った状態で、低電流により書き込みが可能になるので、微細化に適した構成となる。
【００３９】
次に、図６を参照して、本発明の第１の実施の形態のＭＲＡＭの実装構造を説明する。 なお、図６（ａ）は、本発明の第１の実施の形態のＭＲＡＭの概念的平面図であり、また、図６（ｂ）は概念的断面図である。
【００４０】
図６（ａ）及び（ｂ）参照
上述のように製造したＭＲＡＭを設けたシリコン基板１１を支持基板３１上にマウントするとともに、シリコン基板１１の両端に一対の永久磁石３２，３３を軟鉄等からなる壁部材３４に接するように設けるとともに、壁部材３４を介して軟鉄等からなる磁気シールド板３５を設けたものであり、この永久磁石３２，３３と磁気シールド板３５とによって、各メモリセルブロック３０に対するオフセット磁界ＨyOffset を印加する閉じた磁気回路が構成される。
【００４１】
この場合、メモリセルアレイに対するオフセット磁界ＨｙＯｆｆｓｅｔ の印加方向が、各メモリセルの磁化難軸方向Ｈｙ になるように、永久磁石３２，３３を配置する。
【００４２】
図７参照
図７は、オフセット磁界ＨｙＯｆｆｓｅｔ を印加した場合のアステロイド曲線であり、図に示すように、メモリセルの磁化難軸方向Ｈｙ に永久磁石３２，３３によってオフセット磁界ＨｙＯｆｆｓｅｔ を印加することによって、ビット線に流す電流による磁界δＨｘ とワード線に流す電流による磁界δＨｙ を小さくしても書き込みが可能になるので、低電力化が可能になる。
即ち、ビット線に流す電流による磁界δＨｘ とワード線に流す電流による磁界δＨｙ は、
（δＨｘ ／Ｈｘ０）２／３ ＋（（δＨｙ ＋ＨｙＯｆｆｓｅｔ ）／Ｈｙ０）２／３ ＞１
を満たすようにすれば良いので、オフセット磁界ＨｙＯｆｆｓｅｔ を大きくすればδＨｘ 及びδＨｙ を小さくすることが可能になる。
【００４３】
図８参照
図８は、０．１μｍ×０．２μｍ×０．０２μｍの直方体のメモリセルの帯磁方向をＮｉＦｅフリー層から０．１μｍ離れたビット線及びワード線に流れる電流による磁界によって反転させようとした場合の磁化反転に要する時間と必要な電流の相関をシミュレーションした結果を示す図であり、この様な０．１μｍルールのＭＲＡＭにおいて、書き込み時間を１ｎｓ（ナノ秒＝１０００ピコ秒）以下にする場合には、磁化容易軸方向の磁界δＨＸ 及び磁化難軸方向の磁界δＨｙ ともに約８０〔Ｏｅ〕の磁界を印加する必要があり、そのためには、ビット線及びワード線にそれぞれ約３ｍＡを流す必要がある。
【００４４】
しかし、本発明の第１の実施の形態の様に、ワード線方向、即ち、磁化難軸方向に４０〔Ｏｅ〕のオフセット磁界ＨyOffset を印加させた場合には、縦横約２０〔Ｏｅ〕の磁界でも１ｎｓ以下での反転が可能になるのでこの事情を図９を参照して説明する。
なお、図９は、オフセット磁界ＨyOffset を４０〔Ｏｅ〕にするとともに、ビット線に流す電流ＩWx及びワード線に流す電流ＩWyをそれぞれ１ｍＡとした場合のシミュレーション結果を示す図である。
【００４５】
図９（ａ）及び（ｂ）参照
オフセット磁界ＨｙＯｆｆｓｅｔ を４０〔Ｏｅ〕とし、ワード線及びビット線に流す電流を０、即ち、ＩＷｘ＝ＩＷｙ＝０とした場合、図９（ａ）に示すようにフリー層の帯磁方向が白抜きの矢印で示すように左向きである場合、ワード線及びビット線に流す電流を１ｍＡ、即ち、ＩＷｘ＝ＩＷｙ＝１ｍＡとした場合、それによって発生する磁界はδＨｘ ＝δＨｙ ＝２０〔Ｏｅ〕となり、１ｎｓで帯磁方向が反転し、情報が書き込まれることになる。
【００４６】
図９（ｂ）及び（ｃ）参照
次いで、ワード線及びビット線に流す電流を０、即ち、ＩＷｘ＝ＩＷｙ＝０とした場合、１ｎｓ保持しても帯磁方向が反転せず、情報が保持される。
【００４７】
図９（ｃ）及び（ｄ）参照
次いで、ワード線に１ｍＡの逆方向電流に流すとともに、ビット線に１ｍＡの電流を流した場合、即ち、ＩＷｘ＝−１ｍＡ，ＩＷｙ＝１ｍＡとした場合、図９（ｄ）に示すように、帯磁方向は１ｎｓで再反転し、情報の書き替え或いは消去が行われる。
【００４８】
図９（ｅ）参照
一方、非選択のメモリセルにおいては、ＩＷｘ＝１ｍＡ，ＩＷｙ＝０ｍＡ或いはＩＷｘ＝０ｍＡ，ＩＷｙ＝１ｍＡになるが、オフセット磁界ＨｙＯｆｆｓｅｔ によって帯磁方向が反転しやすいＩＷｘ＝１ｍＡ，ＩＷｙ＝０ｍＡ場合においても、少なくとも９９ｎｓの間、帯磁方向は反転せず、情報を保持することができる。
なお、この場合の帯磁方向は矩形状のメモリセルの最も軸長が長くなる対角線方向となる。
【００４９】
なお、この様な状態を実現すためには、フリー層の磁化容易軸方向の保磁力をＨｘ０、磁化難軸方向の保磁力をＨｙ０、ビット線及びワード線によって作られる磁界の磁化容易軸方向成分をδＨｘ 、磁化難軸方向成分をδＨｙ 、及び、永久磁石３２，３３印加機構による磁界の磁化難軸方向成分をＨｙＯｆｆｓｅｔ とした場合、
｜δＨｘ ｜＜｜Ｈｘ０｜
｜ＨｙＯｆｆｓｅｔ ｜＜｜Ｈｙ０｜
｜δＨｙ ＋ＨｙＯｆｆｓｅｔ ｜＜｜Ｈｙ０｜
（δＨｘ ／Ｈｘ０）２／３ ＋（ＨｙＯｆｆｓｅｔ ／Ｈｙ０）２／３ ＜１
（δＨｘ ／Ｈｘ０）２／３ ＋（（δＨｙ ＋ＨｙＯｆｆｓｅｔ ）／Ｈｙ０）２／３ ＞１
の関係を満たすことが必要であり、上の４つの式は非選択のメモリセルが書き込まれないための条件であり、最後の式は選択したメモリセルに書き込む条件となる。
【００５０】
この様に、本発明の第１の実施の形態においては、フリー層の磁化難軸方向に永久磁石によってオフセット磁界ＨyOffset を固定したバイアスとして印加しているので、書き込み電流を低くすることができる。
【００５１】
次に、図１０を参照して、本発明の第２の実施の形態を説明する。
図１０（ａ）及び（ｂ）参照
図１０（ａ）は、本発明の第２の実施の形態のＭＲＡＭの概念的平面図であり、また、図１０（ｂ）は概念的断面図である。
上記の第１の実施の形態と同様に製造したＭＲＡＭを設けたシリコン基板１１を支持基板３１上にマウントするととに、ＭＲＡＭ構成するメモリセルブロック列ごとに、各メモリセルブロック３０の列の両端に永久磁石３６を設け、プラスチックからなる壁部材３４を介して軟鉄等からなる磁気シールド板３５を永久磁石３６の頂部に接するように設けたものであり、この各永久磁石３６と磁気シールド板３５とによって、各メモリセルブロック３０に対するオフセット磁界ＨyOffset を印加する閉じた磁気回路が構成される。
なお、この場合も、各メモリセルブロック３０に対するオフセット磁界ＨyOffset の印加方向が、各メモリセルの磁化難軸方向Ｈy になるように、各永久磁石３６を配置する。
【００５２】
この本発明の第２の実施の形態においては、永久磁石３６を各メモリセルブロック３０の列毎に設けているので、各メモリセルブロック３０の列ごとに閉じた磁気回路が構成されているので各メモリセルブロック３０に対して均一なオフセット磁界ＨyOffset を印加することができ、各メモリセルブロック３０毎における磁極を反転させる磁界を等しくすることができる。
【００５３】
次に、図１１を参照して、本発明の第３の実施の形態を説明するが、この本発明の第３の実施の形態においては、磁界印加手段として永久磁石の代わりに電磁石を用いたものであり、その他の構成は上記の第１の実施の形態と同様であるので詳細な説明は省略する。
【００５４】
図１１（ａ）及び（ｂ）参照
図１１（ａ）は、本発明の第３の実施の形態のＭＲＡＭの概念的平面図であり、また、図１１（ｂ）は概念的断面図である。
上記の第１の実施の形態と同様に製造したＭＲＡＭを構成したシリコン基板１１を支持基板３１上にマウントするとともに、シリコン基板３１の両端に一対の電磁石３７，３８を軟鉄等からなる壁部材３４に接するように設けるとともに、壁部材３４を介して軟鉄等からなる磁気シールド板３５を設けたものであり、この各一対の電磁石３７，３８と磁気シールド板３５とによって、メモリセルアレイに対するオフセット磁界ＨyOffset を印加する閉じた磁気回路が構成される。
なお、この場合も、メモリセルアレイに対するオフセット磁界ＨyOffset の印加方向が、各メモリセルの磁化難軸方向Ｈy になるように、電磁石３７，３８を配置する。
【００５５】
この本発明の第３の実施の形態においては、一対の電磁石３７，３８を設けているので、各メモリセルブロック３０にオフセット磁界ＨyOffset を印加することができ、各メモリセルにおける磁極を反転させる磁界を発生させるための電流を低減することができる。
【００５６】
また、この本発明の第３の実施の形態においては、スタンバイ時及び書き込み時の消費電力は大きくなるものの、電源を切っておく情報保持時にはメモリセルにオフセット磁界ＨyOffset が印加されないので、情報保持時のマージンを大きく取ることができ、情報の安定した保持が可能になる。
【００５７】
次に、図１２を参照して、本発明の第４の実施の形態を説明する。
図１２（ａ）及び（ｂ）参照
図１２（ａ）は、本発明の第４の実施の形態のＭＲＡＭの概念的平面図であり、また、図１２（ｂ）は概念的断面図である。
上記の第１の実施の形態と同様に製造したＭＲＡＭを設けたシリコン基板１１を支持基板３１上にマウントするとともに、ＭＲＡＭを構成するメモリセルブロック３０毎に、各メモリセルブロック３０の両端に電磁石３９を設け、プラスチックからなる壁部材３４を介して軟鉄等からなる磁気シールド板３５を各電磁石４０の頂部に接するように設けたものであり、この各電磁石３９と磁気シールド板３５とによって、各メモリセルに対するオフセット磁界ＨyOffset を印加する閉じた磁気回路が構成される。
なお、この場合も、各メモリセルに対するオフセット磁界ＨyOffset の印加方向が、各メモリセルの磁化難軸方向Ｈy になるように、電磁石３９を配置する。
【００５８】
この本発明の第４の実施の形態においては、各電磁石３９を各メモリセルブロック３０ごとに設けているので、各メモリセルブロック３０ごとに閉じた磁気回路が構成され、各メモリセルブロック３０に対して均一なオフセット磁界ＨyOffset を印加することができ、それによって、各メモリセルブロック３０を独立にアクティブにすることができるので、書き込み時の消費電力を低減することが可能になる。
【００５９】
また、書き込み時には、書き込みの対象となるメモリセルが属するメモリセルブロック３０のみを選択的にオフセット磁界ＨｙＯｆｆｓｅｔ によってバイアスし、書き込みの対象となるメモリセルが属さないメモリセルブロック３０にはオフセット磁界ＨｙＯｆｆｓｅｔ が印加されないので、メモリセルの情報保持時間を稼ぐことが可能になる。
なお、図においては、中央のメモリセルブロックをアクティブにした状態を示している。
【００６０】
以上、本発明の各実施の形態を説明したが、本発明は上記の各実施の形態に記載した構成及び条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、ＭＲＡＭを構成するピンド層としてスピン分極率Ｐ１ がＰ１ ≒１のＦｅ３ Ｏ４ を用いているが、Ｆｅ３ Ｏ４ に限られるものではなく、スピン分極率が０．４５のパーマロイより高い分極率を有する強磁性体材料を用いても良いものである。
【００６１】
特に、スピン分極率Ｐ１ がＰ１ ≧０．９の強磁性体材料が望ましく、その中でもＰ１ ≒１のＮｉＭｎＳｂ、ＰｔＭｎＳｂ、ＣｒＯ２ 、或いは、（Ｌａ，Ｓｒ）ＭｎＯ３ が好適である。
【００６２】
また、上記の各実施の形態においては、ＭＲＡＭを構成するフリー層としてスピン分極率Ｐ２ がＰ２ ≒０．４５のＮｉＦｅを用いているが、ＮｉＦｅに限られるものではなく、スピン分極率が０．４５のパーマロイより高い分極率を有する強磁性体材料、例えば、Ｐ２ ≒０．５５のＣｏＦｅを用いても良いが、Ｐ２ ≦０．５の強磁性体材料が望ましい。
【００６３】
特に、書き込み電流をより低電流化するためには、スピン分極率Ｐ２ がＰ２ ≦０．３以下の強磁性体材料を用いることが望ましく、そのためには、スピン分極率Ｐ２ がＰ２ ≧０．３以上の強磁性体材料に不純物を添加して磁気特性を劣化させれば良い。
【００６４】
また、上記の各実施の形態においては、トンネル絶縁層として、Ａｌ層を酸化したＡｌＯｘ を用いているが、ＡｌＯｘ に限られるものではなく、原理的にはスパッタリング法等によって堆積させたＡｌ２ Ｏ３ や他の絶縁膜を用いても良いものである。
但し、現在の製造技術においては、ピンホールフリーの薄膜を均一に再現性良く形成するためにはＡｌを酸化する方法が最も好適である。
【００６５】
また、上記の各実施の形態においては、反強磁性層としてＭｎＦｅを用いているが、ＭｎＦｅに限られるものではなく、ＰｄＰｔＭｎ等の他の反強磁性材料を用いても良いものである。
但し、反強磁性材料の種類によっては、下地層となるピンド層の結晶構造によっては反強磁性を示さないことがあるので留意を要する。
【００６６】
また、上記の各実施の形態においては、ピンド層としてスピン分極率Ｐ1 がＰ1 ≒１の強磁性材料を用い、且つ、フリー層としてスピン分極率Ｐ2 がＰ2 ≒０．４５のＮｉＦｅを用いているが、この様なオフセット磁界を印加する磁界バイアス手段を設ける場合には、ピンド層とフリー層の組み合わせは任意であり、例えば、ピンド層とフリー層の両方がＮｉＦｅ、即ち、パーマロイで構成されている従来のメモリセル構成のＭＲＡＭにも適用されるものである。
【００６７】
また、上記の各実施の形態においては、メモリセルを強磁性トンネル接合構造によって構成しているが、強磁性トンネル接合構造に限られるものではなく、所謂スピンバルブ構造を用いても良いものである。
この場合には、例えば、Ｔａ下地層上に、ＮｉＦｅフリー層、ＣｏＦｅフリー層、Ｃｕ中間層、Ｆｅ３ Ｏ４ ピンド層、及び、ＭｎＦｅ反強磁性層からなるシングルスピンバルブ構造、或いは、ＮｉＦｅフリー層、ＣｏＦｅフリー層、Ｃｕ中間層、ＮｉＦｅピンド層、及び、ＰｄＰｔＭｎ反強磁性層からなるシングルスピンバルブ構造等を設ければ良い。
【００６８】
但し、スピンバルブ構造を用いた場合には、電流を接合に沿って平行に、即ち、フリー層の長軸方向に流す必要があるため、強磁性トンネル接合を用いた場合に比べて同程度の磁気抵抗変化比を得るためには、メモリセルの電流を流す長軸方向の長さを長くする必要がある。
また、ビット線及びワード線も各メモリセルの接合に平行方向に電流を流すために、その配置及び製造工程を変更する必要がある。
【００６９】
また、上記の各実施の形態の説明においては、単純マトリックス型のＭＲＡＭとして説明しているが、アクティブマトリクス型のＭＲＡＭにも適用されるものであり、その場合には、各メモリセルに対応するようにダイオードやＭＩＭ（金属−絶縁体−金属）素子等のアクティブ素子を設ければ良い。
【００７０】
例えば、アクティブ素子として、ダイオードを用いる場合には、ワード線上にＷＳｉ２ 下地層を介してｐ型多結晶Ｓｉ層及びｎ型多結晶Ｓｉ層を順次堆積させ、多結晶Ｓｉｐｎ接合ダイオードを形成すれば良く、このｎ型多結晶Ｓｉ層上に再びＷＳｉ２ 下地層を介して、フリー層／トンネル絶縁膜／ピンド層／反強磁性層／ビット線を順次積層させれば良い。
【００７１】
【発明の効果】
本発明によれば、磁気ランダムアクセスメモリ装置（ＭＲＡＭ）を構成するメモリセルのピンド層をスピン分極率が０．９以上の強磁性体材料を用い、フリー層をスピン分極率が０．９以下、特に、０．５以下の強磁性体材料を用いて構成しているので、低電流書き込み特性を保持した状態で、磁気抵抗変化比を大きくすることができる。
【００７２】
また、本発明によれば、メモリセルの磁化難軸方向にオフセット磁化ＨｙＯｆｆｓｅｔ を印加する磁界印加機構を設けているので、書き込みのための電流を低減することができ、それによって、メモリセルの微細化に伴う書き込み磁界の増大を補償することができる。
【００７３】
本発明は、上記の手段を組み合わせて用いているので、高感度で書き込みのための電流が低いＭＲＡＭを実現することができ、ひいては、０．１μｍルール以下の微細化された高集積度ＭＲＡＭの実用化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態のＭＲＡＭの途中までの製造工程の説明図である。
【図３】本発明の第１の実施の形態のＭＲＡＭの図２以降の途中までの製造工程の説明図である。
【図４】本発明の第１の実施の形態のＭＲＡＭの図３以降の製造工程の説明図である。
【図５】本発明の第１の実施の形態のＭＲＡＭのチップ状態における概念的構成図である。
【図６】本発明の第１の実施の形態のＭＲＡＭの概念的構成図である。
【図７】本発明の第１の実施の形態のＭＲＡＭにおける書込条件を示すアステロイド曲線である。
【図８】本発明の第１の実施の形態のＭＲＡＭにおける磁化反転時間の磁界強度依存性の説明図である。
【図９】本発明の第１の実施の形態のＭＲＡＭにおける情報書込の説明図である。
【図１０】本発明の第２の実施の形態のＭＲＡＭの概念的構成図である。
【図１１】本発明の第３の実施の形態のＭＲＡＭの概念的構成図である。
【図１２】本発明の第４の実施の形態のＭＲＡＭの概念的構成図である。
【図１３】従来のＭＲＡＭの説明図である。
【図１４】書込条件を示すアステロイド曲線である。
Claims (5)
- 磁化方向が固定された第１の強磁性体層と磁化方向の回転が可能な第２の強磁性体層との間に絶縁体膜或いは導電体膜のいずれかを挟持したメモリセルアレイからなるとともに、情報の書き込みに使用される配線とは独立に、前記磁化方向の回転が可能な第２の強磁性体層の面内で且つ磁化難軸方向に磁界を加える磁界印加機構を設けた磁気ランダムアクセスメモリ装置において、前記磁化方向が固定された第１の強磁性体層のみを、スピン分極率が０．９以上の強磁性材料で構成することを特徴とする磁気ランダムアクセスメモリ装置。
- 上記磁化方向の回転が可能な第２の強磁性体層として、スピン分極率が０．５以下の強磁性材料を用いることを特徴とする請求項１記載の磁気ランダムアクセスメモリ装置。
- 上記第２の強磁性体層の磁化容易軸方向の保磁力をＨ x0 、磁化難軸方向の保磁力をＨ y0 、上記情報の書き込みに使用される配線によって作られる磁界の磁化容易軸方向成分をδＨ x 、前記情報の書き込みに使用される配線によって作られる磁界の磁化難軸方向成分をδＨ y 、及び、上記磁界印加機構による磁界の磁化難軸方向成分をＨ yOffset とした場合、
｜δＨ x ｜＜｜Ｈ x0 ｜
｜Ｈ yOffset ｜＜｜Ｈ y0 ｜
｜δＨ y ＋Ｈ yOffset ｜＜｜Ｈ y0 ｜
（δＨ x ／Ｈ x0 ） 2/3 ＋（Ｈ yOffset ／Ｈ y0 ） 2/3 ＜１
（δＨ x ／Ｈ x0 ） 2/3 ＋（（δＨ y ＋Ｈ yOffset ）／Ｈ y0 ） 2/3 ＞１
の関係を満たすことを特徴とする請求項１または２に記載の磁気ランダムアクセスメモリ装置。 - 磁化方向が固定された第１の強磁性体層と磁化方向の回転が可能な第２の強磁性体層との間に絶縁体膜或いは導電体膜のいずれかを挟持したメモリセルアレイからなるとともに、情報の書き込みに使用される配線とは独立に、前記磁化方向の回転が可能な第２の強磁性体層の面内で且つ磁化難軸方向に磁界を加える磁界印加機構を設けた磁気ランダムアクセスメモリ装置において、前記磁界印加機構を永久磁石または電磁石にいずれかで構成するとともに、前記メモリセルアレイを外部磁界からシールドする磁気シールド部材を設け、前記磁界印加機構による磁界と前記磁気シールド部材とにより閉じた磁気回路を構成することを特徴とする磁気ランダムアクセスメモリ装置。
- 上記第２の強磁性体層の磁化容易軸方向の保磁力をＨ x0 、磁化難軸方向の保磁力をＨ y0 、上記情報の書き込みに使用される配線によって作られる磁界の磁化容易軸方向成分をδＨ x 、前記情報の書き込みに使用される配線によって作られる磁界の磁化難軸方向成分をδＨ y 、及び、上記磁界印加機構による磁界の磁化難軸方向成分をＨ yOffset とした場合、
｜δＨ x ｜＜｜Ｈ x0 ｜
｜Ｈ yOffset ｜＜｜Ｈ y0 ｜
｜δＨ y ＋Ｈ yOffset ｜＜｜Ｈ y0 ｜
（δＨ x ／Ｈ x0 ） 2/3 ＋（Ｈ yOffset ／Ｈ y0 ） 2/3 ＜１
（δＨ x ／Ｈ x0 ） 2/3 ＋（（δＨ y ＋Ｈ yOffset ）／Ｈ y0 ） 2/3 ＞１
の関係を満たすことを特徴とする請求項４記載の磁気ランダムアクセスメモリ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000058098A JP3593652B2 (ja) | 2000-03-03 | 2000-03-03 | 磁気ランダムアクセスメモリ装置 |
| US09/749,464 US6509621B2 (en) | 2000-03-03 | 2000-12-28 | Magnetic random access memory capable of writing information with reduced electric current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000058098A JP3593652B2 (ja) | 2000-03-03 | 2000-03-03 | 磁気ランダムアクセスメモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001250206A JP2001250206A (ja) | 2001-09-14 |
| JP3593652B2 true JP3593652B2 (ja) | 2004-11-24 |
Family
ID=18578745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000058098A Expired - Fee Related JP3593652B2 (ja) | 2000-03-03 | 2000-03-03 | 磁気ランダムアクセスメモリ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6509621B2 (ja) |
| JP (1) | JP3593652B2 (ja) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10107380C1 (de) * | 2001-02-16 | 2002-07-25 | Infineon Technologies Ag | Verfahren zum Beschreiben magnetoresistiver Speicherzellen und mit diesem Verfahren beschreibbarer magnetoresistiver Speicher |
| JP4405103B2 (ja) * | 2001-04-20 | 2010-01-27 | 株式会社東芝 | 半導体記憶装置 |
| JP4488645B2 (ja) | 2001-04-20 | 2010-06-23 | 株式会社東芝 | 磁気記憶装置 |
| JP5019681B2 (ja) * | 2001-04-26 | 2012-09-05 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| US6657888B1 (en) * | 2001-05-11 | 2003-12-02 | Board Of Regents Of The University Of Nebraska | Application of high spin polarization materials in two terminal non-volatile bistable memory devices |
| JP2003007982A (ja) * | 2001-06-22 | 2003-01-10 | Nec Corp | 磁気記憶装置及び磁気記憶装置の設計方法 |
| US6510080B1 (en) * | 2001-08-28 | 2003-01-21 | Micron Technology Inc. | Three terminal magnetic random access memory |
| DE10142594A1 (de) * | 2001-08-31 | 2003-03-27 | Infineon Technologies Ag | Kompensation eines magnetischen Biasfeldes in einer Speicherschicht einer magnetoresistiven Speicherzelle |
| JP2003124538A (ja) * | 2001-10-16 | 2003-04-25 | Sony Corp | 情報記憶装置およびその情報記憶装置を実装した電子機器 |
| JP4570313B2 (ja) * | 2001-10-25 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| JP2003151260A (ja) * | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| US7193193B2 (en) * | 2002-03-01 | 2007-03-20 | Board Of Control Of Michigan Technological University | Magnetic annealing of ferromagnetic thin films using induction heating |
| JP2003346474A (ja) * | 2002-03-19 | 2003-12-05 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| JP3736483B2 (ja) * | 2002-03-20 | 2006-01-18 | ソニー株式会社 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
| JP4326968B2 (ja) * | 2002-03-26 | 2009-09-09 | 独立行政法人科学技術振興機構 | 半導体接合素子 |
| TWI222763B (en) * | 2002-03-29 | 2004-10-21 | Toshiba Corp | Magnetic logic element and magnetic logic element array |
| US6597049B1 (en) * | 2002-04-25 | 2003-07-22 | Hewlett-Packard Development Company, L.P. | Conductor structure for a magnetic memory |
| US6794695B2 (en) * | 2002-04-29 | 2004-09-21 | Hewlett-Packard Development Company, L.P. | Magneto resistive storage device having a magnetic field sink layer |
| US6724652B2 (en) | 2002-05-02 | 2004-04-20 | Micron Technology, Inc. | Low remanence flux concentrator for MRAM devices |
| JP4539007B2 (ja) * | 2002-05-09 | 2010-09-08 | 日本電気株式会社 | 半導体記憶装置 |
| JP2010093277A (ja) * | 2002-06-25 | 2010-04-22 | Renesas Technology Corp | 半導体集積回路装置 |
| US6936763B2 (en) * | 2002-06-28 | 2005-08-30 | Freescale Semiconductor, Inc. | Magnetic shielding for electronic circuits which include magnetic materials |
| US6806523B2 (en) * | 2002-07-15 | 2004-10-19 | Micron Technology, Inc. | Magnetoresistive memory devices |
| US6808940B2 (en) * | 2002-08-30 | 2004-10-26 | Hewlett-Packard Development Company, L.P. | Magnetic shielding for reducing magnetic interference |
| JP4596229B2 (ja) * | 2002-09-27 | 2010-12-08 | 日本電気株式会社 | 磁気ランダムアクセスメモリ及びその製造方法 |
| JP2004128229A (ja) * | 2002-10-02 | 2004-04-22 | Nec Corp | 磁性メモリ及びその製造方法 |
| JP4664573B2 (ja) * | 2002-11-28 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 磁気半導体記憶装置 |
| JP4274790B2 (ja) * | 2002-12-25 | 2009-06-10 | 株式会社ルネサステクノロジ | 磁気記憶装置 |
| JP4013140B2 (ja) | 2003-01-15 | 2007-11-28 | ソニー株式会社 | 磁気メモリ装置 |
| US7002228B2 (en) * | 2003-02-18 | 2006-02-21 | Micron Technology, Inc. | Diffusion barrier for improving the thermal stability of MRAM devices |
| US6952364B2 (en) | 2003-03-03 | 2005-10-04 | Samsung Electronics Co., Ltd. | Magnetic tunnel junction structures and methods of fabrication |
| KR100615600B1 (ko) * | 2004-08-09 | 2006-08-25 | 삼성전자주식회사 | 고집적 자기램 소자 및 그 제조방법 |
| US6751147B1 (en) | 2003-08-05 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Method for adaptively writing a magnetic random access memory |
| US7240275B2 (en) * | 2003-08-05 | 2007-07-03 | Hewlett-Packard Development Company, L.P. | Logical data block, magnetic random access memory, memory module, computer system and method |
| US6826086B1 (en) | 2003-08-05 | 2004-11-30 | Hewlett-Packard Development Company, L.P. | Method, apparatus and system for erasing and writing a magnetic random access memory |
| US7369428B2 (en) | 2003-09-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Methods of operating a magnetic random access memory device and related devices and structures |
| KR100568512B1 (ko) | 2003-09-29 | 2006-04-07 | 삼성전자주식회사 | 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들 |
| KR100835275B1 (ko) | 2004-08-12 | 2008-06-05 | 삼성전자주식회사 | 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들 |
| KR100615089B1 (ko) | 2004-07-14 | 2006-08-23 | 삼성전자주식회사 | 낮은 구동 전류를 갖는 자기 램 |
| US7372722B2 (en) | 2003-09-29 | 2008-05-13 | Samsung Electronics Co., Ltd. | Methods of operating magnetic random access memory devices including heat-generating structures |
| US7166881B2 (en) * | 2003-10-13 | 2007-01-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-sensing level MRAM structures |
| US7382642B2 (en) * | 2003-11-24 | 2008-06-03 | Nxp B.V. | Method and device for preventing erroneous programming of a magnetoresistive memory element |
| US20050141148A1 (en) | 2003-12-02 | 2005-06-30 | Kabushiki Kaisha Toshiba | Magnetic memory |
| US7072209B2 (en) * | 2003-12-29 | 2006-07-04 | Micron Technology, Inc. | Magnetic memory having synthetic antiferromagnetic pinned layer |
| US7256955B2 (en) * | 2004-03-17 | 2007-08-14 | Seagate Technology Llc | High frequency assisted writing |
| US6946698B1 (en) | 2004-04-02 | 2005-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device having low-k inter-metal dielectric |
| US7099176B2 (en) * | 2004-04-19 | 2006-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-orthogonal write line structure in MRAM |
| US7265053B2 (en) * | 2004-04-26 | 2007-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench photolithography rework for removal of photoresist residue |
| US20060039183A1 (en) * | 2004-05-21 | 2006-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-sensing level MRAM structures |
| WO2005117022A1 (en) * | 2004-05-27 | 2005-12-08 | Koninklijke Philips Electronics N.V. | Reversed magnetic tunneling junction for power efficient byte writing of mram |
| US7067330B2 (en) * | 2004-07-16 | 2006-06-27 | Headway Technologies, Inc. | Magnetic random access memory array with thin conduction electrical read and write lines |
| KR100660539B1 (ko) | 2004-07-29 | 2006-12-22 | 삼성전자주식회사 | 자기 기억 소자 및 그 형성 방법 |
| US7221584B2 (en) * | 2004-08-13 | 2007-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM cell having shared configuration |
| US7123507B2 (en) * | 2004-08-19 | 2006-10-17 | International Business Machines Corporation | Using permanent magnets in MRAM to assist write operation |
| JP2006086476A (ja) * | 2004-09-17 | 2006-03-30 | Toshiba Corp | 磁気記録素子および磁気記録装置 |
| US7200033B2 (en) * | 2004-11-30 | 2007-04-03 | Altis Semiconductor | MRAM with coil for creating offset field |
| JP4575136B2 (ja) * | 2004-12-20 | 2010-11-04 | 株式会社東芝 | 磁気記録素子、磁気記録装置、および情報の記録方法 |
| US7170775B2 (en) * | 2005-01-06 | 2007-01-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM cell with reduced write current |
| US7445942B2 (en) * | 2005-07-15 | 2008-11-04 | Magic Technologies, Inc. | Process for manufacturing segmented MRAM array with patterned segmented magnetic shields |
| US8246880B2 (en) * | 2005-10-07 | 2012-08-21 | Konica Minolta Opto, Inc. | Method of producing cellulose ester film, cellulose ester film, polarizing plate and liquid crystal display |
| JP4764151B2 (ja) * | 2005-12-01 | 2011-08-31 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| US7473946B2 (en) * | 2006-02-22 | 2009-01-06 | International Business Machines Corporation | CMOS structure and method including multiple crystallographic planes |
| US7839606B2 (en) * | 2006-06-09 | 2010-11-23 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetic head having oxidized read sensor edges to reduce sensor current shunting |
| US8269319B2 (en) * | 2006-10-13 | 2012-09-18 | Tessera, Inc. | Collective and synergistic MRAM shields |
| JP5152712B2 (ja) * | 2007-07-17 | 2013-02-27 | 独立行政法人理化学研究所 | 磁化状態制御装置および磁気情報記録装置 |
| JP5461683B2 (ja) * | 2010-03-05 | 2014-04-02 | 株式会社日立製作所 | 磁気メモリセル及び磁気ランダムアクセスメモリ |
| JP5751124B2 (ja) * | 2011-10-19 | 2015-07-22 | 富士通株式会社 | メモリ装置 |
| US8829901B2 (en) * | 2011-11-04 | 2014-09-09 | Honeywell International Inc. | Method of using a magnetoresistive sensor in second harmonic detection mode for sensing weak magnetic fields |
| JP2023112428A (ja) * | 2022-02-01 | 2023-08-14 | 株式会社東芝 | 磁気ヘッド及び磁気記録再生装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3207094B2 (ja) * | 1995-08-21 | 2001-09-10 | 松下電器産業株式会社 | 磁気抵抗効果素子及びメモリー素子 |
| US5801984A (en) * | 1996-11-27 | 1998-09-01 | International Business Machines Corporation | Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment |
| US6169686B1 (en) * | 1997-11-20 | 2001-01-02 | Hewlett-Packard Company | Solid-state memory with magnetic storage cells |
| US6034887A (en) * | 1998-08-05 | 2000-03-07 | International Business Machines Corporation | Non-volatile magnetic memory cell and devices |
| JP2000099923A (ja) * | 1998-09-17 | 2000-04-07 | Sony Corp | 磁気トンネル素子及びその製造方法 |
-
2000
- 2000-03-03 JP JP2000058098A patent/JP3593652B2/ja not_active Expired - Fee Related
- 2000-12-28 US US09/749,464 patent/US6509621B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6509621B2 (en) | 2003-01-21 |
| JP2001250206A (ja) | 2001-09-14 |
| US20010025978A1 (en) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3593652B2 (ja) | 磁気ランダムアクセスメモリ装置 | |
| US7002839B2 (en) | Magnetic ring unit and magnetic memory device | |
| Parkin et al. | Exchange-biased magnetic tunnel junctions and application to nonvolatile magnetic random access memory | |
| JP5756760B2 (ja) | 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法 | |
| KR100875383B1 (ko) | 보텍스 자기 랜덤 액세스 메모리 | |
| JP3942931B2 (ja) | 磁気メモリセル | |
| US10205088B2 (en) | Magnetic memory | |
| JP6290487B1 (ja) | 磁気メモリ | |
| US7193284B2 (en) | Magnetoresistance effect element, method of manufacture thereof, magnetic storage and method of manufacture thereof | |
| US8072789B2 (en) | Resistance-change memory device | |
| EP1653475A1 (en) | Multi-bit magnetic random access memory device and method for writing the same | |
| KR20030009108A (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| JP2003030976A (ja) | オンザフライでピン留めされる軟らかいリファレンス層のためのクラッディングされた読出し導体 | |
| JP2005191032A (ja) | 磁気記憶装置及び磁気情報の書込み方法 | |
| JP2002359356A (ja) | 半導体記憶装置 | |
| KR100450468B1 (ko) | 기억 셀 장치 및 그의 제조 방법 | |
| US6661688B2 (en) | Method and article for concentrating fields at sense layers | |
| JP2005229099A (ja) | 積層可能な構造を有する高密度磁気ランダムアクセスメモリ（ｍｒａｍ）のための方法および装置 | |
| JP2004006844A (ja) | 磁界シンク層を有する磁気抵抗記憶素子 | |
| CN112863565B (zh) | 基于自旋轨道矩的差分存储单元及其制备方法 | |
| KR20070058364A (ko) | 기억 소자 및 메모리 | |
| KR100446888B1 (ko) | 자기저항효과막 및 그를 이용한 메모리 | |
| JP2007095765A (ja) | 多値記録スピン注入磁化反転素子およびこれを用いた装置 | |
| JP2003197872A (ja) | 磁気抵抗効果膜を用いたメモリ | |
| JP3957817B2 (ja) | 磁性薄膜メモリ及びその記録再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |