JP2001250206A - 磁気ランダムアクセスメモリ装置 - Google Patents

磁気ランダムアクセスメモリ装置

Info

Publication number
JP2001250206A
JP2001250206A JP2000058098A JP2000058098A JP2001250206A JP 2001250206 A JP2001250206 A JP 2001250206A JP 2000058098 A JP2000058098 A JP 2000058098A JP 2000058098 A JP2000058098 A JP 2000058098A JP 2001250206 A JP2001250206 A JP 2001250206A
Authority
JP
Japan
Prior art keywords
magnetic field
memory cell
magnetic
layer
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000058098A
Other languages
English (en)
Other versions
JP3593652B2 (ja
Inventor
Hiroshi Nakao
宏 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000058098A priority Critical patent/JP3593652B2/ja
Priority to US09/749,464 priority patent/US6509621B2/en
Publication of JP2001250206A publication Critical patent/JP2001250206A/ja
Application granted granted Critical
Publication of JP3593652B2 publication Critical patent/JP3593652B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3281—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn only by use of asymmetry of the magnetic film pair itself, i.e. so-called pseudospin valve [PSV] structure, e.g. NiFe/Cu/Co
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Measuring Magnetic Variables (AREA)
  • Magnetic Heads (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 磁気ランダムアクセスメモリ装置に関し、低
電流で書き込み可能にするとともに、磁気抵抗変化比を
向上する。 【解決手段】 磁化方向が固定された第１の強磁性体層
１と磁化方向の回転が可能な第２の強磁性体層２との間
に絶縁体膜３或いは導電体膜のいずれかを挟持したメモ
リセルアレイからなる磁気ランダムアクセスメモリ装置
の、前記磁化方向が固定された第１の強磁性体層１のみ
を、スピン分極率が０．９以上の強磁性材料で構成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は磁気ランダムアクセ
スメモリ装置（Ｍａｇｎｅｔｉｃ ＲａｎｄａｍＡｃｃ
ｅｓｓ Ｍｅｍｏｒｙ：ＭＲＡＭ）に関するものであ
り、特に、磁気抵抗変化比を大きくするとともに低磁界
での書き込みを可能にするための構成に特徴のある磁気
ランダムアクセスメモリ装置に関するものである。
【０００２】
【従来の技術】現在、二枚の薄い強磁性体で絶縁体を挟
持した強磁性トンネル接合構造に垂直に電流を流す磁気
ランダムアクセスメモリ装置、或いは、二枚の薄い強磁
性体で導体を挟持したスピンバルブ構造に平行に電流を
流す磁気ランダムアクセスメモリ装置が、次世代のＲＡ
Ｍとして注目を集めている。
【０００３】この磁気ランダムアクセスメモリ装置にお
いては、二枚の強磁性体層の帯磁方向の平行状態と反平
行状態の二つの状態を素子の抵抗の差として読み出そう
とするものであり、構造が簡単で微細化、集積化に適し
ている上、不揮発性で応答速度が速いという特徴がある
（例えば、Ｓ．Ｓ．Ｐ．Ｐａｒｋｉｎ ｅｔ．ａｌ．，
Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ
ｓ，Ｖｏｌ．８５，ｐ．５８２８，１９９９参照）。
【０００４】ここで、図１３を参照して、従来の強磁性
トンネル接合型のＭＲＡＭを説明する。 図１３（ａ）参照 図１３（ａ）は、ＭＲＡＭの１メモリセルの概略的構成
図であり、ＷＳｉ2 等の下地層５１上にＮｉＦｅ等の強
磁性体からなるフリー（ｆｒｅｅ）層５２、ＡｌＯx ト
ンネル絶縁層５３、ＮｉＦｅ等の強磁性体からなるピン
ド（ｐｉｎｎｅｄ）層５４、及び、ＭｎＦｅ等からなる
反強磁性層５５を順次積層させるとともに、長方形状に
加工し、強磁性体層の長軸方向、即ち、磁化容易軸方向
が帯磁方向となるように反強磁性層５５によってピンド
層５４の磁化方向を固定し（図においては、白抜きの矢
印で示す）、この磁化容易軸方向に延びる配線をビット
線５７とする。一方、フリー層５２側に接する配線層を
ビット線５７とほぼ直交するように設けてワード線５６
とするものである。
【０００５】図１３（ｂ）参照 このＭＲＡＭ装置のビット線５７とワード線５６に電流
を流し、マトリクス上で選択されたメモリセルに対し、
ビット線５７及びワード線５６を流れる電流に起因する
磁界５８，５９を合成した合成磁界によってフリー層５
２の磁界を反転させようとするものであり、ピンド層５
４の帯磁方向とフリー層５２の帯磁方向とが反平行状態
の場合に、高抵抗状態となる。
【０００６】図１３（ｃ）参照 一方、ピンド層５４の帯磁方向とフリー層５２の帯磁方
向とが平行状態の場合に、低抵抗状態状態となる。この
場合、ピンド層５４のスピン分極率をＰ1 、フリー層５
２のスピン分極率をＰ2 とした場合、磁気抵抗変化比Ｔ
ＭＲは、 ＴＭＲ＝２Ｐ1 ×Ｐ2 ／（１−Ｐ1 ×Ｐ2 ） で表されることになり、この磁気抵抗変化比ＴＭＲを利
用して記憶情報を読み出すものである。
【０００７】例えば、フリー層５２及びピンド層５４と
してパーマロイ、即ち、ＮｉＦｅを用いた場合、ＰNiFe
≒４５％であるので、磁気抵抗変化比ＴＭＲは、 ＴＭＲMax ＝２×０．４５×０．４５（１−０．４５×０．４５） ＝０．４０５／０．７９７５ ≒０．５０８ となり、ほぼ５０％の磁気抵抗変化比が得られる。
【０００８】図１４参照一方、この様なＭＲＡＭに書き
込みを行う場合、短冊状の強磁性体層の磁化の容易軸方
向の保磁力をＨx0、難軸方向の保磁力をＨy0とした時、
（Ｈx ，Ｈy ）からなる外部磁場によって磁極を回転さ
せるための境界条件は、図に示したアステロイド曲線、
即ち、 （Ｈx ／Ｈx0）2/3 ＋（Ｈy ／Ｈy0）2/3 ＝０ によって表される。図から明らかなように、ビット線及
びワード線に流す電流を低減するためには、ビット線及
びワード線に流す電流を同程度にすることが有効である
ことが理解される。
【０００９】
【発明が解決しようとする問題点】しかし、この様なＭ
ＲＡＭの微細化を進めるにしたがって、強磁性体層の長
軸方向の長さに対する層厚の比が相対的大きくなるの
で、情報を記憶する強磁性体層が受ける構造異方性の影
響が増大し、帯磁方向を回転させるために必要な磁界が
大きくなってしまうという問題がある。
【００１０】例えば、ビット線のスペースアンドライン
の寸法が０．１μｍとなる０．１μｍ世代を考えた場
合、フリー層及びピンド層として強磁性体として典型的
なパーマロイを用いた場合でも、フリー層の磁化反転に
必要な磁界は５０〜１００〔Ｏｅ〕にもなる。
【００１１】この場合、メモリセルの層厚の中心から
０．１μｍ離れたビット線及びワード線に流れる電流で
５０〜１００〔Ｏｅ〕の磁界を発生させようとすると、
必要な電流が３〜５ｍＡとなるが、この場合の電流密度
は３〜５×１０7 Ａ／ｃｍ2 となり、エレクトロマイグ
レーションに強い銅配線を用いた場合でも１０6 Ａ／ｃ
ｍ2 程度が限界といわれているので、０．１μｍオーダ
ーまでの微細化は不可能となる。
【００１２】一方、低電流で書き込みを行うためには、
反転させる強磁性体層であるフリー層の保磁力を低下さ
せたり或いは不純物を添加して飽和磁化を低下させる等
の方法が考えられるが、いずれにしても、磁性体として
の特性を劣化させているのであり、ＭＲ比の低下、即
ち、読出時のＳ／Ｎ比の低下に直結してしまうという問
題がある。
【００１３】また、ＭＲ比を高めるためには、フリー層
及びピンド層のスピン分極率Ｐ1 ，Ｐ2 を大きくすれば
良く、例えば、Ｐ1 ＝Ｐ2 ＝１とすると、ＴＭＲMax は
理論上無限大となるが、フリー層のスピン分極率Ｐ2 を
大きくすると保磁力も大きくなり、低電流での書き込み
が困難になるという問題がある。
【００１４】したがって、本発明は、低電流で書き込み
可能にするとともに、磁気抵抗変化比を向上することを
目的とする。
【００１５】
【問題点を解決するための手段】図１は本発明の原理的
構成の説明図であり、この図１を参照して本発明の問題
点を解決するための手段を説明する。なお、図１（ａ）
は、１メモリセルの概略的斜視図であり、また、図１
（ｂ）は、磁界印加機構を設けた磁気ランダムアクセス
メモリ装置の概念的平面図である。 図１（ａ）参照 （１）本発明は、磁化方向が固定された第１の強磁性体
層１と磁化方向の回転が可能な第２の強磁性体層２との
間に絶縁体膜３或いは導電体膜のいずれかを挟持したメ
モリセルアレイからなる磁気ランダムアクセスメモリ装
置において、磁化方向が固定された第１の強磁性体層１
のみを、スピン分極率が０．９以上の強磁性材料で構成
することを特徴とする。
【００１６】この様に、磁化方向が固定された第１の強
磁性体層１、即ち、ピンド層のみを、スピン分極率が
０．９以上の強磁性材料で構成することによって、低電
流での書き込みを可能にした状態で、磁気抵抗変化比を
大きくすることができる。因みに、磁化方向の回転が可
能な第２の強磁性体層２をスピン分極率が０．４５のパ
ーマロイとした場合、磁気抵抗変化比ＴＭＲは、 ＴＭＲMax ＞２×０．９×０．４５／（１−０．９×
０．４５）≒１．３６ と、従来の２．５倍以上とすることが可能になる。
【００１７】（２）また、本発明は、上記（１）におい
て、磁化方向の回転が可能な第２の強磁性体層２とし
て、スピン分極率が０．５以下の強磁性材料を用いるこ
とを特徴とする。
【００１８】この様に、磁化方向の回転が可能な第２の
強磁性体層２、即ち、フリー層として、スピン分極率が
０．５以下の強磁性材料を用いることによって、大きな
磁気抵抗変化比を有した状態で低電流での書き込みが容
易になる。因みに、低電流による書き込みを可能にする
ために、フリー層の磁気特性を劣化させてスピン分極率
を０．２としても、ピンド層のスピン分極率を１とした
場合、、磁気抵抗変化比ＴＭＲは、 ＴＭＲMax ＞２×１×０．２／（１−１×０．２）＝
０．５ と、従来のと同程度とすることが可能になる。
【００１９】また、本発明は、上記（１）または（２）
において、磁化方向が固定された第１の強磁性体層１と
して、Ｆｅ3 Ｏ4 、ＮｉＭｎＳｂ、ＰｔＭｎＳｂ、Ｃｒ
Ｏ2、または、（Ｌａ，Ｓｒ）ＭｎＯ3 のいずれかを用
いることが望ましい。即ち、Ｆｅ3 Ｏ4 、ＮｉＭｎＳ
ｂ、ＰｔＭｎＳｂ、ＣｒＯ2 、または、（Ｌａ，Ｓｒ）
ＭｎＯ3 はスピン分極率ががほぼ１であるので、磁気抵
抗変化比ＴＭＲを大きくすることができる。
【００２０】図１（ｂ）参照 （３）また、本発明は、磁化方向が固定された強磁性体
層と磁化方向の回転が可能な強磁性体層との間に絶縁体
膜３或いは導電体膜のいずれかを挟持したメモリセルア
レイからなる磁気ランダムアクセスメモリ装置におい
て、情報の書き込みに使用される配線とは独立に、磁化
方向の回転が可能な第２の強磁性体層２の面内で且つ磁
化難軸方向に磁界を加える磁界印加機構７，８を設けた
ことを特徴とする。
【００２１】この様に、ワード線４及びビット線５とは
独立に、磁化方向の回転が可能な第２の強磁性体層２の
面内で且つ磁化難軸方向に磁界を加える磁界印加機構
７，８を設けることによって、外部磁界のみによって磁
極を反転させる場合に比べて、低電流によって、アステ
ロイド曲線で与えられる外部磁界によって磁極を反転さ
せるための境界条件を越えることが可能になる。
【００２２】（４）また、本発明は、上記（３）におい
て、第２の強磁性体層２の磁化容易軸方向の保磁力をＨ
x0、磁化難軸方向の保磁力をＨy0、情報の書き込みに使
用される配線によって作られる磁界の磁化容易軸方向成
分をδＨx 、情報の書き込みに使用される配線によって
作られる磁界の磁化難軸方向成分をδＨy 、及び、磁界
印加機構７，８による磁界の磁化難軸方向成分をＨ
yOffset とした場合、 ｜δＨx ｜＜｜Ｈx0｜ ｜ＨyOffset ｜＜｜Ｈy0｜ ｜δＨy ＋ＨyOffset ｜＜｜Ｈy0｜ （δＨx ／Ｈx0）2/3 ＋（ＨyOffset ／Ｈy0）2/3 ＜１ （δＨx ／Ｈx0）2/3 ＋（（δＨy ＋ＨyOffset ）／Ｈ
y0）2/3 ＞１ の関係を満たすことを特徴とする。
【００２３】この様な条件を満たすことによってビット
線５及びワード線４によって選択したメモリセルにのみ
情報を書き込むことが可能になる。即ち、上記の式の
内、 ｜δＨx ｜＜｜Ｈx0｜ ｜ＨyOffset ｜＜｜Ｈy0｜ ｜δＨy ＋ＨyOffset ｜＜｜Ｈy0｜ （δＨx ／Ｈx0）2/3 ＋（ＨyOffset ／Ｈy0）2/3 ＜１ は、選択されたメモリセルに隣接する非選択のメモリセ
ルが書き込まれないための条件であり、また、 （δＨx ／Ｈx0）2/3 ＋（（δＨy ＋ＨyOffset ）／Ｈ
y0）2/3 ＞１ が、選択したメモリセルを書き込むための条件である。
【００２４】（５）また、本発明は、上記（３）または
（４）において、磁界印加機構７，８を永久磁石または
電磁石にいずれかで構成するとともに、メモリセルアレ
イを外部磁界からシールドする磁気シールド部材を設
け、磁界印加機構７，８による磁界と磁気シールド部材
とにより閉じた磁気回路を構成することを特徴とする。
【００２５】この様に、磁界印加機構７，８による磁界
と磁気シールド部材とにより閉じた磁気回路を構成する
ことによって、メモリセルにＨyOffset のバイアスを印
加することが可能になるとともに、ＭＲＡＭの外部から
の磁界の影響を遮断することができる。なお、磁界印加
機構７，８として永久磁石を用いた場合には、低消費電
力化が可能になるが、ＨyOffset の強度及び方向が規定
されてしまい、一方、電磁石を用いた場合には、スタン
バイ時及び書き込み時の消費電力は大きくなるものの、
電源を切って保持している間は、メモリセルに磁界が印
加されないので、情報保持時のマージンを大きくとるこ
とが可能になる。
【００２６】また、本発明は、上記（３）乃至（５）の
いずれかにおいて、メモリセルアレイを構成する複数の
メモリセルブロック６に対し、各メモリセルブロック６
毎或いは各メモリセルブロック６列毎に一個の磁界印加
手段を設けても良い。特に、磁界印加手段として電磁石
を用いる場合、メモリセルブロック６毎に独立にアクテ
ィブ化することができ、それによって、低消費電力化が
可能になるとともに、メモリセルの情報保持時間を稼ぐ
ことが可能になる。
【００２７】
【本発明の実施の形態】ここで、図２乃至図４を参照し
て本発明の第１の実施の形態のＭＲＡＭの製造工程を説
明する。なお、各図は１メモリセル及びそれに隣接する
部分の概略的断面図である。 図２（ａ） まず、周辺回路を形成したシリコン基板１１の表面にＳ
ｉＯ2 等の層間絶縁膜１２を介して、スパッタリング法
を用いて全面に厚さが、例えば、０．２μｍのワード線
を形成するためのＣｕ層１３、厚さが、例えば、１００
ｎｍの下地層となるＷＳｉ2 層１４、厚さが、例えば、
５ｎｍのＮｉＦｅフリー層１５、及び、厚さが、例え
ば、２．０ｎｍのＡｌ層１６を順次堆積させる。なお、
この場合のＮｉＦｅフリー層１５の組成としては、例え
ば、Ｎｉ50Ｆｅ 50を用いる。
【００２８】図２（ｂ）参照 次いで、酸化性雰囲気中でＡｌ層１６を酸化することに
よって、Ａｌ層１６を厚さが、例えば、約３．０ｎｍの
ＡｌＯx トンネル層１７に変換する。なお、この場合の
ＡｌＯx トンネル層１７の組成は、化学量論比からずれ
てＡｌ2 Ｏ3 より酸素プアーの組成となる。
【００２９】図２（ｃ）参照 次いで、再び、スパッタリング法を用いて、ビット線を
延在させる方向に磁場を印加させながら、ＡｌＯx トン
ネル層１７上に厚さが、例えば、２０ｎｍのＦｅ3 Ｏ4
ピンド層１８、及び、厚さが、例えば、１００ｎｍのＭ
ｎＦｅ反強磁性層１９を順次堆積させたのち、再び、ビ
ット線を延在させる方向に磁場を印加させながら熱処理
を行うことによって、Ｆｅ3 Ｏ4 ピンド層１８の帯磁方
向をＭｎＦｅ反強磁性層１９によって磁場の印加方向に
固定する。
【００３０】図３（ｄ）参照 次いで、全面にレジストを塗布し、露光・現像すること
によって、各メモリセルブロック単位においてワード線
方向に延びるライン幅が、例えば、０．２μｍで、スペ
ース幅が０．１μｍのラインアンドスペースパターンか
らなるレジストパターン２０を形成し、このレジストパ
ターン２０をマスクとしてイオンミリングを施すことに
よって、ＭｎＦｅ反強磁性層１９乃至ＮｉＦｅフリー層
１５の露出部を除去して幅０．２μｍのメサ状ストライ
プ２１を形成する。
【００３１】図３（ｅ）参照 引き続いて、ＲＩＥ（反応性イオンエッチング）を施す
ことによって、露出するＷＳｉ2 層１４及びＣｕ層１３
をエッチして、Ｃｕ層１３からなるワード線２２を形成
する。
【００３２】図３（ｆ）参照 次いで、レジストパターン２０を除去したのち、スパッ
タリング法を用いて全面にＳｉＯ2 膜を堆積させ、異方
性エッチングを施すことによって、メサ状ストライプ２
１の側壁にサイドウォール２３を形成する。
【００３３】図４（ｇ）参照 次いで、再び、スパッタリング法を用いて、全面に、厚
さが、０．２μｍのビット線を形成するためのＣｕ層２
４を堆積させる。
【００３４】図４（ｈ）参照 図４（ｈ）及び（ｉ）は図４（ｇ）を９０°回転させた
状態を示す図であり、次いで、全面にレジストを塗布
し、露光・現像することによって、各メモリセルブロッ
ク単位において、ビット線方向に延びる幅が、例えば、
０．１μｍのラインアンドスペースパターンからなるレ
ジストパターン２５を形成し、このレジストパターン２
５をマスクとしてＲＩＥを施すことによってＣｕ層２４
の露出部をエッチング除去してビット線２６を形成す
る。
【００３５】図４（ｉ）参照 次いで、イオンミリングを施すことによって、ＭｎＦｅ
反強磁性層１９乃至ＮｉＦｅフリー層１５の露出部を除
去して０．１μｍ×０．２μｍの矩形状のパターンから
なるメモリセル２７を形成したのち、レジストパターン
３４を除去することによってマトリックス状メモリセル
アレイからなるＭＲＡＭの基本構成が完成する。
【００３６】図５参照 図５（ａ）は、上記の様に製造したＭＲＡＭの概念的平
面図であり、また、図５（ｂ）が概念的断面図であり、
メモリセルアレイを構成する各メモリセルブロック３０
のビット線及びワード線は、各メモリセルブロック３０
の周辺に設けた周辺回路２８，２９を構成するビット線
ドライバ及びワード線ドライバに接続される。
【００３７】この場合、ＮｉＦｅフリー層１５のスピン
分極率Ｐ2 を０．４５、Ｆｅ3 Ｏ4ピンド層１８のスピ
ン分極率Ｐ1 を１とした場合、磁気抵抗変化比ＴＭＲの
最大値は、 ＴＭＲMax ＝２×１×０．４５／（１−１×０．４５） ≒１．６３６ となり、ピンド層としてもパーマロイを用いた場合に比
べて、３倍以上の磁気抵抗変化比を得ることが可能にな
る。
【００３８】また、書き込み電流を低電流化するため
に、ＮｉＦｅフリー層１５の組成比を制御するともに、
Ａｌ、或いは、Ｃｕ等の不純物を添加して、ＮｉＦｅフ
リー層１５の保磁力を低下させ、そのスピン分極率を
０．２程度とした場合にも、磁気抵抗変化比ＴＭＲの最
大値は、 ＴＭＲMax ＝２×１×０．２／（１−１×０．２） ＝０．５ となり、ピンド層としてもパーマロイを用いた場合とほ
ぼ同程度の磁気抵抗変化比を実現することが可能にな
る。即ち、従来のＭＲＡＭと同程度の磁気抵抗変化比を
保った状態で、低電流により書き込みが可能になるの
で、微細化に適した構成となる。
【００３９】次に、図６を参照して、本発明の第２の実
施の形態を説明するが、メモリセルアレイの構成自体は
上記の第１の実施の形態と全く同様であるので、製造工
程の説明は省略する。なお、図６（ａ）は、本発明の第
２の実施の形態のＭＲＡＭの概念的平面図であり、ま
た、図６（ｂ）は概念的断面図である。
【００４０】図６（ａ）及び（ｂ）参照 上記の第１の実施の形態と同様に製造したＭＲＡＭを設
けたシリコン基板１１を支持基板３１上にマウントする
とともに、シリコン基板１１の両端に一対の永久磁石３
２，３３を軟鉄等からなる壁部材３４に接するように設
けるとともに、壁部材３４を介して軟鉄等からなる磁気
シールド板３５を設けたものであり、この永久磁石３
２，３３と磁気シールド板３５とによって、各メモリセ
ルブロック３０に対するオフセット磁界ＨyOffset を印
加する閉じた磁気回路が構成される。
【００４１】この場合、メモリセルアレイに対するオフ
セット磁界ＨyOffset の印加方向が、各メモリセルの磁
化難軸方向Ｈy になるように、永久磁石３２，３３を配
置する。
【００４２】図７参照 図７は、オフセット磁界ＨyOffset を印加した場合のア
ステロイド曲線であり、図に示すように、メモリセルの
磁化難軸方向Ｈy に永久磁石３２，３３によってオフセ
ット磁界ＨyOffset を印加することによって、ビット線
に流す電流による磁界δＨx とワード線に流す電流によ
る磁界δＨy を小さくしても書き込みが可能になるの
で、低電力化が可能になる。即ち、ビット線に流す電流
による磁界δＨx とワード線に流す電流による磁界δＨ
y は、 （δＨx ／Ｈx0）2/3 ＋（（δＨy ＋ＨyOffset ）／Ｈ
y0）2/3 ＞１ を満たすようにすれば良いので、オフセット磁界Ｈ
yOffset を大きくすればδＨ x 及びδＨy を小さくする
ことが可能になる。
【００４３】図８参照 図８は、０．１μｍ×０．２μｍ×０．０２μｍの直方
体のメモリセルの帯磁方向をＮｉＦｅフリー層から０．
１μｍ離れたビット線及びワード線に流れる電流による
磁界によって反転させようとした場合の磁化反転に要す
る時間と必要な電流の相関をシミュレーションした結果
を示す図であり、この様な０．１μｍルールのＭＲＡＭ
において、書き込み時間を１ｎｓ（ナノ秒＝１０００ピ
コ秒）以下にする場合には、磁化容易軸方向の磁界δＨ
X 及び磁化難軸方向の磁界δＨyともに約８０〔Ｏｅ〕
の磁界を印加する必要があり、そのためには、ビット線
及びワード線にそれぞれ約３ｍＡを流す必要がある。
【００４４】しかし、本発明の第２の実施の形態の様
に、ワード線方向、即ち、磁化難軸方向に４０〔Ｏｅ〕
のオフセット磁界ＨyOffset を印加させた場合には、縦
横約２０〔Ｏｅ〕の磁界でも１ｎｓ以下での反転が可能
になるのでこの事情を図９を参照して説明する。なお、
図９は、オフセット磁界ＨyOffset を４０〔Ｏｅ〕にす
るとともに、ビット線に流す電流ＩWx及びワード線に流
す電流ＩWyをそれぞれ１ｍＡとした場合のシミュレーシ
ョン結果を示す図である。
【００４５】図９（ａ）及び（ｂ）参照 オフセット磁界ＨyOffset を４０〔Ｏｅ〕とし、ワード
線及びビット線に流す電流を０、即ち、ＩWx＝ＩWy＝０
とした場合、図９（ａ）に示すようにフリー層の帯磁方
向が白抜きの矢印で示すように左向きである場合、ワー
ド線及びビット線に流す電流を１ｍＡ、即ち、ＩWx＝Ｉ
Wy＝１ｍＡとした場合、それによって発生する磁界はδ
Ｈx ＝δＨy ＝２０〔Ｏｅ〕となり、１ｎｓで帯磁方向
が反転し、情報が書き込まれることになる。
【００４６】図９（ｂ）及び（ｃ）参照 次いで、ワード線及びビット線に流す電流を０、即ち、
ＩWx＝ＩWy＝０とした場合、１ｎｓ保持しても帯磁方向
が反転せず、情報が保持される。
【００４７】図９（ｃ）及び（ｄ）参照 次いで、ワード線に１ｍＡの逆方向電流に流すととも
に、ビット線に１ｍＡの電流を流した場合、即ち、ＩWx
＝−１ｍＡ，ＩWy＝１ｍＡとした場合、図９（ｄ）に示
すように、帯磁方向は１ｎｓで再反転し、情報の書き替
え或いは消去が行われる。
【００４８】図９（ｅ）参照 一方、非選択のメモリセルにおいては、ＩWx＝１ｍＡ，
ＩWy＝０ｍＡ或いはＩ Wx＝０ｍＡ，ＩWy＝１ｍＡになる
が、オフセット磁界ＨyOffset によって帯磁方向が反転
しやすいＩWx＝１ｍＡ，ＩWy＝０ｍＡ場合においても、
少なくとも９９ｎｓの間、帯磁方向は反転せず、情報を
保持することができる。なお、この場合の帯磁方向は矩
形状のメモリセルの最も軸長が長くなる対角線方向とな
る。
【００４９】なお、この様な状態を実現すためには、フ
リー層の磁化容易軸方向の保磁力をＨx0、磁化難軸方向
の保磁力をＨy0、ビット線及びワード線によって作られ
る磁界の磁化容易軸方向成分をδＨx 、磁化難軸方向成
分をδＨy 、及び、永久磁石３２，３３印加機構による
磁界の磁化難軸方向成分をＨyOffset とした場合、 ｜δＨx ｜＜｜Ｈx0｜ ｜ＨyOffset ｜＜｜Ｈy0｜ ｜δＨy ＋ＨyOffset ｜＜｜Ｈy0｜ （δＨx ／Ｈx0）2/3 ＋（ＨyOffset ／Ｈy0）2/3 ＜１ （δＨx ／Ｈx0）2/3 ＋（（δＨy ＋ＨyOffset ）／Ｈ
y0）2/3 ＞１ の関係を満たすことが必要であり、上の４つの式は非選
択のメモリセルが書き込まれないための条件であり、最
後の式は選択したメモリセルに書き込む条件となる。
【００５０】この様に、本発明の第２の実施の形態にお
いては、フリー層の磁化難軸方向に永久磁石によってオ
フセット磁界ＨyOffset を固定したバイアスとして印加
しているので、書き込み電流を低くすることができる。
【００５１】次に、図１０を参照して、本発明の第３の
実施の形態を説明する。 図１０（ａ）及び（ｂ）参照 図１０（ａ）は、本発明の第３の実施の形態のＭＲＡＭ
の概念的平面図であり、また、図１０（ｂ）は概念的断
面図である。上記の第１の実施の形態と同様に製造した
ＭＲＡＭを設けたシリコン基板１１を支持基板３１上に
マウントするととに、ＭＲＡＭ構成するメモリセルブロ
ック列ごとに、各メモリセルブロック３０の列の両端に
永久磁石３６を設け、プラスチックからなる壁部材３４
を介して軟鉄等からなる磁気シールド板３５を永久磁石
３６の頂部に接するように設けたものであり、この各永
久磁石３６と磁気シールド板３５とによって、各メモリ
セルブロック３０に対するオフセット磁界ＨyO ffset を
印加する閉じた磁気回路が構成される。なお、この場合
も、各メモリセルブロック３０に対するオフセット磁界
ＨyOff set の印加方向が、各メモリセルの磁化難軸方向
Ｈy になるように、各永久磁石３６を配置する。
【００５２】この本発明の第３の実施の形態において
は、永久磁石３６を各メモリセルブロック３０の列毎に
設けているので、各メモリセルブロック３０の列ごとに
閉じた磁気回路が構成されているので各メモリセルブロ
ック３０に対して均一なオフセット磁界ＨyOffset を印
加することができ、各メモリセルブロック３０毎におけ
る磁極を反転させる磁界を等しくすることができる。
【００５３】次に、図１１を参照して、本発明の第４の
実施の形態を説明するが、この本発明の第４の実施の形
態においては、磁界印加手段として永久磁石の代わりに
電磁石を用いたものであり、その他の構成は上記の第２
の実施の形態と同様であるので詳細な説明は省略する。
【００５４】図１１（ａ）及び（ｂ）参照 図１１（ａ）は、本発明の第４の実施の形態のＭＲＡＭ
の概念的平面図であり、また、図１１（ｂ）は概念的断
面図である。上記の第１の実施の形態と同様に製造した
ＭＲＡＭを構成したシリコン基板１１を支持基板３１上
にマウントするとともに、シリコン基板３１の両端に一
対の電磁石３７，３８を軟鉄等からなる壁部材３４に接
するように設けるとともに、壁部材３４を介して軟鉄等
からなる磁気シールド板３５を設けたものであり、この
各一対の永久磁石３７，３８と磁気シールド板３５とに
よって、メモリセルアレイに対するオフセット磁界Ｈ
yOffset を印加する閉じた磁気回路が構成される。な
お、この場合も、メモリセルアレイに対するオフセット
磁界ＨyOffset の印加方向が、各メモリセルの磁化難軸
方向Ｈy になるように、電磁石３７，３８を配置する。
【００５５】この本発明の第４の実施の形態において
は、一対の電磁石３７，３８を設けているので、各メモ
リセルブロック３０にオフセット磁界ＨyOffset を印加
することができ、各メモリセルにおける磁極を反転させ
る磁界を発生させるための電流を低減することができ
る。
【００５６】また、この本発明の第４の実施の形態にお
いては、スタンバイ時及び書き込み時の消費電力は大き
くなるものの、電源を切っておく情報保持時にはメモリ
セルにオフセット磁界ＨyOffset が印加されないので、
情報保持時のマージンを大きく取ることができ、情報の
安定した保持が可能になる。
【００５７】次に、図１２を参照して、本発明の第５の
実施の形態を説明する。 図１２（ａ）及び（ｂ）参照 図１２（ａ）は、本発明の第５の実施の形態のＭＲＡＭ
の概念的平面図であり、また、図１２（ｂ）は概念的断
面図である。上記の第１の実施の形態と同様に製造した
ＭＲＡＭを設けたシリコン基板１１を支持基板３１上に
マウントするとともに、ＭＲＡＭを構成するメモリセル
ブロック３０毎に、各メモリセルブロック３０の両端に
電磁石３９を設け、プラスチックからなる壁部材３４を
介して軟鉄等からなる磁気シールド板３５を各電磁石４
０の頂部に接するように設けたものであり、この各電磁
石３９と磁気シールド板３５とによって、各メモリセル
に対するオフセット磁界ＨyOffset を印加する閉じた磁
気回路が構成される。なお、この場合も、各メモリセル
に対するオフセット磁界ＨyOffset の印加方向が、各メ
モリセルの磁化難軸方向Ｈy になるように、電磁石３９
を配置する。
【００５８】この本発明の第５の実施の形態において
は、各電磁石３９を各メモリセルブロック３０ごとに設
けているので、各メモリセルブロック３０ごとに閉じた
磁気回路が構成され、各メモリセルブロック３０に対し
て均一なオフセット磁界ＨyOff set を印加することがで
き、それによって、各メモリセルブロック３０を独立に
アクティブにすることができるので、書き込み時の消費
電力を低減することが可能になる。
【００５９】また、書き込み時には、書き込みの対象と
なるメモリセルが属するメモリセルブロック３０のみを
選択的にオフセット磁界ＨyOffset によってバイアス
し、書き込みの対象となるメモリセルが属さないメモリ
セルブロック３０にはオフセット磁界ＨyOffset が印加
されないので、メモリセルの情報保持時間を稼ぐことが
可能になる。なお、図においては、中央のメモリセルブ
ロックをアクティブにした状態を示している。
【００６０】以上、本発明の各実施の形態を説明した
が、本発明は上記の各実施の形態に記載した構成及び条
件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、ＭＲＡＭを構
成するピンド層としてスピン分極率Ｐ1 がＰ1 ≒１のＦ
ｅ3 Ｏ4 を用いているが、Ｆｅ3 Ｏ4 に限られるもので
はなく、スピン分極率が０．４５のパーマロイより高い
分極率を有する強磁性体材料を用いても良いものであ
る。
【００６１】特に、スピン分極率Ｐ1 がＰ1 ≧０．９の
強磁性体材料が望ましく、その中でもＰ1 ≒１のＮｉＭ
ｎＳｂ、ＰｔＭｎＳｂ、ＣｒＯ2 、或いは、（Ｌａ，Ｓ
ｒ）ＭｎＯ3 が好適である。
【００６２】また、上記の各実施の形態においては、Ｍ
ＲＡＭを構成するフリー層としてスピン分極率Ｐ2 がＰ
2 ≒０．４５のＮｉＦｅを用いているが、ＮｉＦｅに限
られるものではなく、スピン分極率が０．４５のパーマ
ロイより高い分極率を有する強磁性体材料、例えば、Ｐ
2 ≒０．５５のＣｏＦｅを用いても良いが、Ｐ2 ≦０．
５の強磁性体材料が望ましい。
【００６３】特に、書き込み電流をより低電流化するた
めには、スピン分極率Ｐ2 がＰ2 ≦０．３以下の強磁性
体材料を用いることが望ましく、そのためには、スピン
分極率Ｐ2 がＰ2 ≧０．３以上の強磁性体材料に不純物
を添加して磁気特性を劣化させれば良い。
【００６４】また、上記の各実施の形態においては、ト
ンネル絶縁層として、Ａｌ層を酸化したＡｌＯx を用い
ているが、ＡｌＯx に限られるものではなく、原理的に
はスパッタリング法等によって堆積させたＡｌ2 Ｏ3 や
他の絶縁膜を用いても良いものである。但し、現在の製
造技術においては、ピンホールフリーの薄膜を均一に再
現性良く形成するためにはＡｌを酸化する方法が最も好
適である。
【００６５】また、上記の各実施の形態においては、反
強磁性層としてＭｎＦｅを用いているが、ＭｎＦｅに限
られるものではなく、ＰｄＰｔＭｎ等の他の反強磁性材
料を用いても良いものである。但し、反強磁性材料の種
類によっては、下地層となるピンド層の結晶構造によっ
ては反強磁性を示さないことがあるので留意を要する。
【００６６】また、上記の第２乃至第５の実施の形態に
おいては、ピンド層としてスピン分極率Ｐ1 がＰ1 ≒１
の強磁性材料を用い、且つ、フリー層としてスピン分極
率Ｐ 2 がＰ2 ≒０．４５のＮｉＦｅを用いているが、こ
の様なオフセット磁界を印加する磁界バイアス手段を設
ける場合には、ピンド層とフリー層の組み合わせは任意
であり、例えば、ピンド層とフリー層の両方がＮｉＦ
ｅ、即ち、パーマロイで構成されている従来のメモリセ
ル構成のＭＲＡＭにも適用されるものである。
【００６７】また、上記の各実施の形態においては、メ
モリセルを強磁性トンネル接合構造によって構成してい
るが、強磁性トンネル接合構造に限られるものではな
く、所謂スピンバルブ構造を用いても良いものである。
この場合には、例えば、Ｔａ下地層上に、ＮｉＦｅフリ
ー層、ＣｏＦｅフリー層、Ｃｕ中間層、Ｆｅ3 Ｏ4 ピン
ド層、及び、ＭｎＦｅ反強磁性層からなるシングルスピ
ンバルブ構造、或いは、ＮｉＦｅフリー層、ＣｏＦｅフ
リー層、Ｃｕ中間層、ＮｉＦｅピンド層、及び、ＰｄＰ
ｔＭｎ反強磁性層からなるシングルスピンバルブ構造等
を設ければ良い。
【００６８】但し、スピンバルブ構造を用いた場合に
は、電流を接合に沿って平行に、即ち、フリー層の長軸
方向に流す必要があるため、強磁性トンネル接合を用い
た場合に比べて同程度の磁気抵抗変化比を得るために
は、メモリセルの電流を流す長軸方向の長さを長くする
必要がある。また、ビット線及びワード線も各メモリセ
ルの接合に平行方向に電流を流すために、その配置及び
製造工程を変更する必要がある。
【００６９】また、上記の各実施の形態の説明において
は、単純マトリックス型のＭＲＡＭとして説明している
が、アクティブマトリクス型のＭＲＡＭにも適用される
ものであり、その場合には、各メモリセルに対応するよ
うにダイオードやＭＩＭ（金属−絶縁体−金属）素子等
のアクティブ素子を設ければ良い。
【００７０】例えば、アクティブ素子として、ダイオー
ドを用いる場合には、ワード線上にＷＳｉ2 下地層を介
してｐ型多結晶Ｓｉ層及びｎ型多結晶Ｓｉ層を順次堆積
させ、多結晶Ｓｉｐｎ接合ダイオードを形成すれば良
く、このｎ型多結晶Ｓｉ層上に再びＷＳｉ2 下地層を介
して、フリー層／トンネル絶縁膜／ピンド層／反強磁性
層／ビット線を順次積層させれば良い。
【００７１】
【発明の効果】本発明によれば、磁気ランダムアクセス
メモリ装置（ＭＲＡＭ）を構成するメモリセルのピンド
層をスピン分極率が０．９以上の強磁性体材料を用い、
フリー層をスピン分極率が０．９以下、特に、０．５以
下の強磁性体材料を用いて構成しているので、低電流書
き込み特性を保持した状態で、磁気抵抗変化比を大きく
することができる。
【００７２】また、本発明によれば、メモリセルの磁化
難軸方向にオフセット磁化ＨyOffse t を印加する磁界印
加機構を設けているので、書き込みのための電流を低減
することができ、それによって、メモリセルの微細化に
伴う書き込み磁界の増大を補償することができる。
【００７３】上記の手段を単独に或いは組み合わせて用
いることにより、高感度で書き込みのための電流が低い
ＭＲＡＭを実現することができ、ひいては、０．１μｍ
ルール以下の微細化された高集積度ＭＲＡＭの実用化に
寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態のＭＲＡＭの途中ま
での製造工程の説明図である。
【図３】本発明の第１の実施の形態のＭＲＡＭの図２以
降の途中までの製造工程の説明図である。
【図４】本発明の第１の実施の形態のＭＲＡＭの図３以
降の製造工程の説明図である。
【図５】本発明の第１の実施の形態のＭＲＡＭの概念的
構成図である。
【図６】本発明の第２の実施の形態のＭＲＡＭの概念的
構成図である。
【図７】本発明の第２の実施の形態のＭＲＡＭにおける
書込条件を示すアステロイド曲線である。
【図８】本発明の第２の実施の形態のＭＲＡＭにおける
磁化反転時間の磁界強度依存性の説明図である。
【図９】本発明の第２の実施の形態のＭＲＡＭにおける
情報書込の説明図である。
【図１０】本発明の第３の実施の形態のＭＲＡＭの概念
的構成図である。
【図１１】本発明の第４の実施の形態のＭＲＡＭの概念
的構成図である。
【図１２】本発明の第５の実施の形態のＭＲＡＭの概念
的構成図である。
【図１３】従来のＭＲＡＭの説明図である。
【図１４】書込条件を示すアステロイド曲線である。
【符号の説明】
１ 第１の強磁性体層 ２ 第２の強磁性体層 ３ 絶縁体膜 ４ ワード線 ５ ビット線 ６ メモリセルブロック ７ 磁界印加機構 ８ 磁界印加機構 １１ シリコン基板 １２ 層間絶縁膜 １３ Ｃｕ層 １４ ＷＳｉ2 層 １５ ＮｉＦｅフリー層 １６ Ａｌ層 １７ ＡｌＯx トンネル層 １８ Ｆｅ3 Ｏ4 ピンド層 １９ ＭｎＦｅ反強磁性層 ２０ レジストパターン ２１ メサ状ストライプ ２２ ワード線 ２３ サイドウォール ２４ Ｃｕ層 ２５ レジストパターン ２６ ビット線 ２７ メモリセル ２８ 周辺回路 ２９ 周辺回路 ３０ メモリセルブロック ３１ 支持基板 ３２ 永久磁石 ３３ 永久磁石 ３４ 壁部材 ３５ 磁気シールド板 ３６ 永久磁石 ３７ 電磁石 ３８ 電磁石 ３９ 電磁石 ５１ 下地層 ５２ フリー層 ５３ ＡｌＯx トンネル絶縁層 ５４ ピンド層 ５５ 反強磁性層 ５６ ワード線 ５７ ビット線 ５８ 磁界 ５９ 磁界

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 磁化方向が固定された第１の強磁性体層
    と磁化方向の回転が可能な第２の強磁性体層との間に絶
    縁体膜或いは導電体膜のいずれかを挟持したメモリセル
    アレイからなる磁気ランダムアクセスメモリ装置におい
    て、前記磁化方向が固定された第１の強磁性体層のみ
    を、スピン分極率が０．９以上の強磁性材料で構成する
    ことを特徴とする磁気ランダムアクセスメモリ装置。
  2. 【請求項２】 上記磁化方向の回転が可能な第２の強磁
    性体層として、スピン分極率が０．５以下の強磁性材料
    を用いることを特徴とする請求項１記載の磁気ランダム
    アクセスメモリ装置。
  3. 【請求項３】 磁化方向が固定された強磁性体層と磁化
    方向の回転が可能な強磁性体層との間に絶縁体膜或いは
    導電体膜のいずれかを挟持したメモリセルアレイからな
    る磁気ランダムアクセスメモリ装置において、情報の書
    き込みに使用される配線とは独立に、前記磁化方向の回
    転が可能な第２の強磁性体層の面内で且つ磁化難軸方向
    に磁界を加える磁界印加機構を設けたことを特徴とする
    磁気ランダムアクセスメモリ装置。
  4. 【請求項４】 上記第２の強磁性体層の磁化容易軸方向
    の保磁力をＨx0、磁化難軸方向の保磁力をＨy0、上記情
    報の書き込みに使用される配線によって作られる磁界の
    磁化容易軸方向成分をδＨx 、前記情報の書き込みに使
    用される配線によって作られる磁界の磁化難軸方向成分
    をδＨy 、及び、上記磁界印加機構による磁界の磁化難
    軸方向成分をＨyOffset とした場合、 ｜δＨx ｜＜｜Ｈx0｜ ｜ＨyOffset ｜＜｜Ｈy0｜ ｜δＨy ＋ＨyOffset ｜＜｜Ｈy0｜ （δＨx ／Ｈx0）2/3 ＋（ＨyOffset ／Ｈy0）2/3 ＜１ （δＨx ／Ｈx0）2/3 ＋（（δＨy ＋ＨyOffset ）／Ｈ
    y0）2/3 ＞１ の関係を満たすことを特徴とする請求項３記載の磁気ラ
    ンダムアクセスメモリ装置。
  5. 【請求項５】 上記磁界印加機構を永久磁石または電磁
    石にいずれかで構成するとともに、上記メモリセルアレ
    イを外部磁界からシールドする磁気シールド部材を設
    け、前記磁界印加機構による磁界と前記磁気シールド部
    材とにより閉じた磁気回路を構成することを特徴とする
    請求項３または４に記載の磁気ランダムアクセスメモリ
    装置。
JP2000058098A 2000-03-03 2000-03-03 磁気ランダムアクセスメモリ装置 Expired - Fee Related JP3593652B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000058098A JP3593652B2 (ja) 2000-03-03 2000-03-03 磁気ランダムアクセスメモリ装置
US09/749,464 US6509621B2 (en) 2000-03-03 2000-12-28 Magnetic random access memory capable of writing information with reduced electric current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000058098A JP3593652B2 (ja) 2000-03-03 2000-03-03 磁気ランダムアクセスメモリ装置

Publications (2)

Publication Number Publication Date
JP2001250206A true JP2001250206A (ja) 2001-09-14
JP3593652B2 JP3593652B2 (ja) 2004-11-24

Family

ID=18578745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000058098A Expired - Fee Related JP3593652B2 (ja) 2000-03-03 2000-03-03 磁気ランダムアクセスメモリ装置

Country Status (2)

Country Link
US (1) US6509621B2 (ja)
JP (1) JP3593652B2 (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204044A (ja) * 2001-10-25 2003-07-18 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP2003332535A (ja) * 2002-05-09 2003-11-21 Nec Corp 半導体記憶装置
JP2004119904A (ja) * 2002-09-27 2004-04-15 Nec Corp 磁気ランダムアクセスメモリ及びその製造方法
JP2004179489A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp 磁気半導体記憶装置
WO2004064149A1 (ja) 2003-01-15 2004-07-29 Sony Corporation 磁気メモリ装置
JP2005531928A (ja) * 2002-06-28 2005-10-20 モトローラ・インコーポレイテッド 磁性体を含む電子回路の磁気遮蔽
JP2006179524A (ja) * 2004-12-20 2006-07-06 Toshiba Corp 磁気記録素子、磁気記録装置、および情報の記録方法
US7092283B2 (en) 2003-09-29 2006-08-15 Samsung Electronics Co., Ltd. Magnetic random access memory devices including heat generating layers and related methods
US7164598B2 (en) 2004-08-12 2007-01-16 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory device using spin injection and related devices
JP2007027757A (ja) * 2005-07-15 2007-02-01 Magic Technologies Inc 磁気メモリアレイおよびその製造方法
JP2007157855A (ja) * 2005-12-01 2007-06-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7369428B2 (en) 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
US7372722B2 (en) 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
JP2009026354A (ja) * 2007-07-17 2009-02-05 Institute Of Physical & Chemical Research 磁化状態制御装置および磁気情報記録装置
US7504266B2 (en) 2003-03-03 2009-03-17 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US7523543B2 (en) 2004-07-29 2009-04-28 Samsung Electronics Co., Ltd. Methods of forming magnetic memory devices including ferromagnetic spacers
US7589994B2 (en) 2004-07-14 2009-09-15 Samsung Electronics Co., Ltd. Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers
JP2010093277A (ja) * 2002-06-25 2010-04-22 Renesas Technology Corp 半導体集積回路装置
US7848136B2 (en) 2003-12-02 2010-12-07 Kabushiki Kaisha Toshiba Magnetic memory
WO2011108359A1 (ja) * 2010-03-05 2011-09-09 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2013089081A (ja) * 2011-10-19 2013-05-13 Fujitsu Ltd メモリ装置
US11817135B2 (en) * 2022-02-01 2023-11-14 Kabushiki Kaisha Toshiba Magnetic head and magnetic recording/reproducing device

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10107380C1 (de) * 2001-02-16 2002-07-25 Infineon Technologies Ag Verfahren zum Beschreiben magnetoresistiver Speicherzellen und mit diesem Verfahren beschreibbarer magnetoresistiver Speicher
JP4405103B2 (ja) * 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
JP4488645B2 (ja) * 2001-04-20 2010-06-23 株式会社東芝 磁気記憶装置
JP5019681B2 (ja) 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6657888B1 (en) * 2001-05-11 2003-12-02 Board Of Regents Of The University Of Nebraska Application of high spin polarization materials in two terminal non-volatile bistable memory devices
JP2003007982A (ja) * 2001-06-22 2003-01-10 Nec Corp 磁気記憶装置及び磁気記憶装置の設計方法
US6510080B1 (en) * 2001-08-28 2003-01-21 Micron Technology Inc. Three terminal magnetic random access memory
DE10142594A1 (de) * 2001-08-31 2003-03-27 Infineon Technologies Ag Kompensation eines magnetischen Biasfeldes in einer Speicherschicht einer magnetoresistiven Speicherzelle
JP2003124538A (ja) * 2001-10-16 2003-04-25 Sony Corp 情報記憶装置およびその情報記憶装置を実装した電子機器
JP2003151260A (ja) * 2001-11-13 2003-05-23 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US7193193B2 (en) * 2002-03-01 2007-03-20 Board Of Control Of Michigan Technological University Magnetic annealing of ferromagnetic thin films using induction heating
JP2003346474A (ja) * 2002-03-19 2003-12-05 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP3736483B2 (ja) * 2002-03-20 2006-01-18 ソニー株式会社 強磁性トンネル接合素子を用いた磁気記憶装置
EP1489664B1 (en) * 2002-03-26 2014-02-12 Japan Science and Technology Agency Tunneling magnetoresistance device, semiconductor junction device, magnetic memory, and semiconductor light-emitting device
TWI222763B (en) * 2002-03-29 2004-10-21 Toshiba Corp Magnetic logic element and magnetic logic element array
US6597049B1 (en) * 2002-04-25 2003-07-22 Hewlett-Packard Development Company, L.P. Conductor structure for a magnetic memory
US6794695B2 (en) * 2002-04-29 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having a magnetic field sink layer
US6724652B2 (en) 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US6806523B2 (en) * 2002-07-15 2004-10-19 Micron Technology, Inc. Magnetoresistive memory devices
US6808940B2 (en) * 2002-08-30 2004-10-26 Hewlett-Packard Development Company, L.P. Magnetic shielding for reducing magnetic interference
JP2004128229A (ja) * 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
JP4274790B2 (ja) * 2002-12-25 2009-06-10 株式会社ルネサステクノロジ 磁気記憶装置
US7002228B2 (en) * 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
KR100615600B1 (ko) * 2004-08-09 2006-08-25 삼성전자주식회사 고집적 자기램 소자 및 그 제조방법
US7240275B2 (en) * 2003-08-05 2007-07-03 Hewlett-Packard Development Company, L.P. Logical data block, magnetic random access memory, memory module, computer system and method
US6826086B1 (en) 2003-08-05 2004-11-30 Hewlett-Packard Development Company, L.P. Method, apparatus and system for erasing and writing a magnetic random access memory
US6751147B1 (en) 2003-08-05 2004-06-15 Hewlett-Packard Development Company, L.P. Method for adaptively writing a magnetic random access memory
US7166881B2 (en) * 2003-10-13 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-sensing level MRAM structures
EP1690261B1 (en) * 2003-11-24 2007-10-17 Nxp B.V. Method and device for preventing erroneous programming of a magnetoresistive memory element
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
US7256955B2 (en) * 2004-03-17 2007-08-14 Seagate Technology Llc High frequency assisted writing
US6946698B1 (en) 2004-04-02 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device having low-k inter-metal dielectric
US7099176B2 (en) * 2004-04-19 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Non-orthogonal write line structure in MRAM
US7265053B2 (en) * 2004-04-26 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Trench photolithography rework for removal of photoresist residue
US20060039183A1 (en) * 2004-05-21 2006-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structures
JP2008500718A (ja) * 2004-05-27 2008-01-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｍｒａｍを電力効率良くバイト書込みするための逆にされた磁気トンネル接合
US7067330B2 (en) 2004-07-16 2006-06-27 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
US7123507B2 (en) * 2004-08-19 2006-10-17 International Business Machines Corporation Using permanent magnets in MRAM to assist write operation
JP2006086476A (ja) * 2004-09-17 2006-03-30 Toshiba Corp 磁気記録素子および磁気記録装置
US7200033B2 (en) * 2004-11-30 2007-04-03 Altis Semiconductor MRAM with coil for creating offset field
US7170775B2 (en) * 2005-01-06 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell with reduced write current
KR20080055879A (ko) * 2005-10-07 2008-06-19 코니카 미놀타 옵토 인코포레이티드 셀룰로오스 에스테르 필름의 제조 방법, 셀룰로오스에스테르 필름, 편광판 및 액정 표시 장치
US7473946B2 (en) * 2006-02-22 2009-01-06 International Business Machines Corporation CMOS structure and method including multiple crystallographic planes
US7839606B2 (en) * 2006-06-09 2010-11-23 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head having oxidized read sensor edges to reduce sensor current shunting
US8269319B2 (en) * 2006-10-13 2012-09-18 Tessera, Inc. Collective and synergistic MRAM shields
US8829901B2 (en) * 2011-11-04 2014-09-09 Honeywell International Inc. Method of using a magnetoresistive sensor in second harmonic detection mode for sensing weak magnetic fields

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207094B2 (ja) * 1995-08-21 2001-09-10 松下電器産業株式会社 磁気抵抗効果素子及びメモリー素子
US5801984A (en) * 1996-11-27 1998-09-01 International Business Machines Corporation Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment
US6169686B1 (en) * 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
JP2000099923A (ja) * 1998-09-17 2000-04-07 Sony Corp 磁気トンネル素子及びその製造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204044A (ja) * 2001-10-25 2003-07-18 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP4570313B2 (ja) * 2001-10-25 2010-10-27 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP2003332535A (ja) * 2002-05-09 2003-11-21 Nec Corp 半導体記憶装置
JP4539007B2 (ja) * 2002-05-09 2010-09-08 日本電気株式会社 半導体記憶装置
JP2010093277A (ja) * 2002-06-25 2010-04-22 Renesas Technology Corp 半導体集積回路装置
JP2005531928A (ja) * 2002-06-28 2005-10-20 モトローラ・インコーポレイテッド 磁性体を含む電子回路の磁気遮蔽
JP2004119904A (ja) * 2002-09-27 2004-04-15 Nec Corp 磁気ランダムアクセスメモリ及びその製造方法
JP4596229B2 (ja) * 2002-09-27 2010-12-08 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
JP2004179489A (ja) * 2002-11-28 2004-06-24 Renesas Technology Corp 磁気半導体記憶装置
JP4664573B2 (ja) * 2002-11-28 2011-04-06 ルネサスエレクトロニクス株式会社 磁気半導体記憶装置
WO2004064149A1 (ja) 2003-01-15 2004-07-29 Sony Corporation 磁気メモリ装置
US7504266B2 (en) 2003-03-03 2009-03-17 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US7092283B2 (en) 2003-09-29 2006-08-15 Samsung Electronics Co., Ltd. Magnetic random access memory devices including heat generating layers and related methods
US7369428B2 (en) 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
US7372722B2 (en) 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
US7848136B2 (en) 2003-12-02 2010-12-07 Kabushiki Kaisha Toshiba Magnetic memory
US7589994B2 (en) 2004-07-14 2009-09-15 Samsung Electronics Co., Ltd. Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers
US7523543B2 (en) 2004-07-29 2009-04-28 Samsung Electronics Co., Ltd. Methods of forming magnetic memory devices including ferromagnetic spacers
US7164598B2 (en) 2004-08-12 2007-01-16 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory device using spin injection and related devices
JP2006179524A (ja) * 2004-12-20 2006-07-06 Toshiba Corp 磁気記録素子、磁気記録装置、および情報の記録方法
JP4575136B2 (ja) * 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
JP2007027757A (ja) * 2005-07-15 2007-02-01 Magic Technologies Inc 磁気メモリアレイおよびその製造方法
JP2007157855A (ja) * 2005-12-01 2007-06-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2009026354A (ja) * 2007-07-17 2009-02-05 Institute Of Physical & Chemical Research 磁化状態制御装置および磁気情報記録装置
WO2011108359A1 (ja) * 2010-03-05 2011-09-09 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
JP5461683B2 (ja) * 2010-03-05 2014-04-02 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
US8837209B2 (en) 2010-03-05 2014-09-16 Hitachi, Ltd. Magnetic memory cell and magnetic random access memory
JP2013089081A (ja) * 2011-10-19 2013-05-13 Fujitsu Ltd メモリ装置
US9025363B2 (en) 2011-10-19 2015-05-05 Fujitsu Limited Memory device and electronic apparatus
US11817135B2 (en) * 2022-02-01 2023-11-14 Kabushiki Kaisha Toshiba Magnetic head and magnetic recording/reproducing device

Also Published As

Publication number Publication date
US20010025978A1 (en) 2001-10-04
US6509621B2 (en) 2003-01-21
JP3593652B2 (ja) 2004-11-24

Similar Documents

Publication Publication Date Title
JP3593652B2 (ja) 磁気ランダムアクセスメモリ装置
JP5148566B2 (ja) 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子
JP5441881B2 (ja) 磁気トンネル接合を備えた磁気メモリ
KR100875383B1 (ko) 보텍스 자기 랜덤 액세스 메모리
JP6290487B1 (ja) 磁気メモリ
US10205088B2 (en) Magnetic memory
EP1600977A2 (en) Multi-bit magnetic random acces memory device
EP1653475A1 (en) Multi-bit magnetic random access memory device and method for writing the same
JP2005150303A (ja) 磁気抵抗効果素子および磁気メモリ
JP2005191032A (ja) 磁気記憶装置及び磁気情報の書込み方法
US6661688B2 (en) Method and article for concentrating fields at sense layers
WO2007119446A1 (ja) Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
JP5397384B2 (ja) 磁性記憶素子の初期化方法
US6870758B2 (en) Magnetic memory device and methods for making same
US8679653B2 (en) Spin-valve recording element and storage device
KR20070058364A (ko) 기억 소자 및 메모리
JP2007095765A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置
WO2009133744A1 (ja) 磁気記憶素子、及び磁気メモリ
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP2005340468A (ja) 半導体装置
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ
JP2007095734A (ja) 磁気記録装置
JP2008084950A (ja) 記憶素子、メモリ
JP2001256773A (ja) 磁気メモリセルのアクセス方法及び磁気メモリセル
JPH1139859A (ja) 巨大磁気抵抗効果によるメモリセルおよび並列型ランダムアクセスメモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040819

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees