JP2006179524A - 磁気記録素子、磁気記録装置、および情報の記録方法 - Google Patents

磁気記録素子、磁気記録装置、および情報の記録方法 Download PDF

Info

Publication number
JP2006179524A
JP2006179524A JP2004368190A JP2004368190A JP2006179524A JP 2006179524 A JP2006179524 A JP 2006179524A JP 2004368190 A JP2004368190 A JP 2004368190A JP 2004368190 A JP2004368190 A JP 2004368190A JP 2006179524 A JP2006179524 A JP 2006179524A
Authority
JP
Japan
Prior art keywords
layer
magnetic field
wiring
magnetic recording
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004368190A
Other languages
English (en)
Other versions
JP4575136B2 (ja
Inventor
Hiroshi Morise
博史 森瀬
Shiho Nakamura
志保 中村
Shigeru Haneda
茂 羽根田
Takatomo Hirai
隆大 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004368190A priority Critical patent/JP4575136B2/ja
Priority to US11/305,884 priority patent/US7532503B2/en
Publication of JP2006179524A publication Critical patent/JP2006179524A/ja
Application granted granted Critical
Publication of JP4575136B2 publication Critical patent/JP4575136B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 反転電流密度の低減と反転の高速化を実現することが可能な磁気記録素子を提供する。
【解決手段】 磁気記録素子Ｒは、第１固着層ＦＰＷを含む。第１固着層は、相互に向き合う第１面および第２面を有し、電子を第１面と第２面とを通過する方向に書き込み時に供給され、第１面と第２面とに亘る方向に磁化方向が固定される。第１中間層ＳＷは、第２面と面し、非磁性材料から実質的になる。自由層ＦＦは、記第１中間層の第１固着層と反対の面と面し、磁化容易軸方向および磁化困難軸方向が第１面または第２面に沿い、大きさが第１値の一軸異方性磁界を有し、第１固着層を通ったスピン偏極した電子が作用することにより磁化方向が変化する。磁界発生層ＨＢは、磁化困難軸方向に沿い且つ第１値より大きさの小さい磁界を自由層に印加する。
【選択図】 図１

Description

本発明は、磁気記録素子、磁気記録装置、および情報の記録方法に関し、例えばスピン偏極した電子を流すことにより、磁性体の磁化方向を制御し、データの記録を行うことが可能な磁気記録素子に関する。
近年における、広範囲かつ高度に情報化された社会を支え、また、牽引していく存在として、大容量、高速、耐久性、低コストといった様々な要求を満たす情報記録装置が使われており、さらにこれらの特長を向上させる技術が求められている。中でも、強磁性体の磁気モーメントを利用した磁気記録装置は、例えば、ハードディスクドライブとして現在広く使われている他、最近では、高速性と不揮発性を合わせ持つ磁気ランダムアクセスメモリ（Magnetic Random Access Memory（ＭＲＡＭ））としての利用も提案されている。
しかしながら、最近の高密度化の要求は、１ビットのデータを格納する単位セルとして１００ナノメートルから数１０ナノメートル、あるいはそれ以下の長さスケールに至り、データの書き込み方式における技術的な壁が見え始めている。つまり、ハードディスクドライブやＭＲＡＭで用いられている電流磁界書き込み方式では、メモリセルのサイズを小さくするに従って、書き込みに必要な磁界を発生させるための電流量が増大する他、隣接セルへの誤作用（クロストーク）といった問題が避けられない。
最近、F. J. Albert et al.、Appl. Phys. Lett.、3809 2000、p.77（非特許文献１）などで実証されつつある、スピン偏極電流の注入による磁化反転は、電流磁界書き込み方式の問題を解決できる新しい磁気記録方式として期待されている。
この現象は、磁性体の磁化方向と反平行方向にスピン偏極した電子の流れが磁性体を通過する際に、伝導電子のスピン角運動量を、磁性体の磁化に作用および伝達することで生じるトルクを使って磁化反転を起こすというものである。この現象を用いることにより、電流磁界による磁化反転と比べて、ナノスケールの磁性体に対して、より直接的な作用を及ぼすことが可能である。そのため、クロストークが生じないとともに、高速な磁化反転が期待できる。また、セルサイズが小さくなるに従って書き込みに必要な電流量が減少するという利点もある。
しかしながら、スピン偏極電流注入による磁化反転において、現在最も一般的に用いられている方法では、スピン偏極電流注入技術の潜在能力を十分に発揮できるとは言い難い。磁化反転に必要な電流は、セルのサイズが１００ナノメートルから数１０ナノメートル程度の場合でも、１０ミリアンペアから数ミリアンペアと極めて大きく、素子破壊の危険性があるとともに低消費電力性の要求にも応えられない。また、反転時間についても、ナノ秒程度かかるとの報告があり(例えば（R. H. Koch et al.、Phys. Rev. Lett.、088302、2004、p.92（非特許文献２））、例えば、高速マイクロプロセッサと情報のやり取りをするような用途には、さらなる高速化が求められる。
以下、従来のスピン偏極電流注入による磁化反転方法について説明する。まず、本明細書において従来の方法１と称する、スピン偏極電流注入による磁化反転について説明する。従来の方法１では、図４８に示したような、固着層ＦＰ、中間層Ｓ、自由層ＦＦからなる積層構造を基本構造とする磁気記録素子を用いる。自由層ＦＦの磁化方向は、固着層ＦＰの磁化方向に対して平行あるいは反平行であり、ある臨界値Ｊｃ以上の大きさの電流を、この素子の膜面（各積層膜が向き合う面）に垂直方向に流すことにより磁化を反転することができる。このような素子に、臨界値Ｊｃの１．５倍の電流を流した場合のシミュレーションを行った。この際、自由層ＦＦの磁化方向の固着層ＦＰの磁化方向に対する初期角度は、膜面内で５度とした。この結果、磁化の反転に要する時間は約７ｎｓであった。これより電流が小さい場合や初期角度が小さい場合には、さらに反転時間が長くなる。
スピン偏極電流の注入によって磁化反転させる方法として、これ以外の方法（従来の方法２と呼ぶ）も提案されている（特開２００２−２６１３５２（特許文献１））。従来の方法２では、従来の方法１とは異なり、自由層の磁化方向に直交する方向にスピン偏極した電流を注入することにより行われる。図４９は、従来の方法２において用いられる記録素子の断面構造を模式的に表したものである。この素子は、スピン供給層ＦＰＷ、中間層ＳＷ、自由層ＦＦ、中間層ＳＲ、固着層ＦＰＲからなる積層構造を有しており、スピン供給層ＦＰＷの磁化方向は膜面に対して垂直である。
このような素子に電流を流し続けると、自由層ＦＦの磁化は歳差運動を行う。一方、電流の注入を停止すると、電流を注入した時間幅に応じた挙動を示す。すなわち、ある時刻ｔ１で電流の導入を停止すると磁化が初期状態から反転する。A. D. Kent et al.、Appl. Phys. Lett.、2004、p.84（非特許文献３）には、本質的にこれと同じ方法を用いて５０ｐｓでの反転が可能であると述べられている。しかし、電流の停止時刻がｔ１から少しずれると、磁化方向は初期状態に戻ってしまう。つまり、この方法においては、素子毎の磁化方向のばらつきを抑えた上で、電流を注入する時間幅を精確に制御する必要がある。
このように、現在のスピン注入磁化反転技術は、低電流性と高速性が十分でない。従来の方法２は、原理的には高速磁化反転を可能にするが、素子毎の磁化方向のばらつきの抑制、電流の時間幅の精確な制御が課題として残る。
特開2000-261352号公報 F. J. Albert et al.、Appl. Phys. Lett.、3809 2000、p.77 R. H. Koch et al.、Phys. Rev. Lett.、088302、2004、p.92 A. D. Kent et al.、Appl. Phys. Lett.、2004、p.84 J. C. Slonczewski, J. Magn. Magn. Mater., 159, L1 (1996)
本発明は、電流直接駆動による磁化反転の際の反転電流を低減させるとともに高速磁化反転を可能にする磁気記録素子およびそれを用いた磁気記録装置、また情報の記録方法を提供することにある。
本発明の第１の視点による磁気記録素子は、相互に向き合う第１面および第２面を有し、電子を前記第１面と前記第２面とを通過する方向に書き込み時に供給され、前記第１面と前記第２面とに亘る方向に磁化方向が固定された第１固着層と、前記第２面と面し、非磁性材料から実質的になる第１中間層と、前記第１中間層の前記第１固着層と反対の面と面し、磁化容易軸方向および磁化困難軸方向が前記第１面または前記第２面に沿い、大きさが第１値の一軸異方性磁界を有し、前記第１固着層を通ったスピン偏極した電子が作用することにより磁化方向が変化する自由層と、前記磁化困難軸方向に沿い且つ前記第１値より大きさの小さい磁界を前記自由層に印加する磁界発生層と、を具備することを特徴とする。
本発明の第２の視点による情報の記録方法は、相互に向き合う第１面および第２面を有し、且つ前記第１面と前記第２面とに亘る方向に磁化方向が固定された第１固着層の前記第１面と前記第２面とを通過する方向に電子を供給することにより、前記電子をスピン偏極させる工程と、非磁性材料から実質的になる第１中間層を介して前記第２面と面し、且つ磁化容易軸方向および磁化困難軸方向が前記第１面または前記第２面に沿う自由層に、前記電子を供給する工程と、前記磁化困難軸方向に沿い且つ前記自由層の一軸異方性磁界より小さい大きさの磁界を前記自由層に印加する工程と、を具備することを特徴とする。
本発明によれば、記録素子に流す電流の低減化および記録の高速化が実現できる。また、この磁気記録素子を用いることにより低消費電力、高速記録を実現する磁気記録装置および情報の記録方法を提供できる。
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
（１）第１実施形態
［１−１］構造
図１は、本発明の第１実施形態に係る磁気記録素子の断面構造を模式的に示す図である。この磁気記録素子Ｒは、以下で基本積層膜と称する積層膜ＢＭＬと、基本積層膜ＢＭＬの近傍に配置されたハードバイアス層（磁界発生層）ＨＢとからなる。ハードバイアス層ＨＢと基本積層膜ＢＭＬとの間には、非磁性の絶縁層を挟んで磁気的、電気的に絶縁することが望ましい。
基本積層膜ＢＭＬは、強磁性層ＦＦを含み、より詳しくは、図２から図５のいずれかによって模式的に表された断面構造を有している。以下の説明で、基本積層膜ＢＭＬの膜面が、相互に直交するｘ軸、ｙ軸、ｚ軸からなる空間のｚｙ平面に沿っているものとする。図２または図３に示されているように、基本積層膜ＢＭＬは、強磁性層ＦＰＷ、中間層ＳＷ、強磁性層ＦＦがこの順に積層されたものである。もしくは、図４または図５に示されているように、強磁性層ＦＰＷ、中間層ＳＷ、強磁性層ＦＦ、中間層ＳＲ、強磁性層ＦＰＲがこの順に積層されたものである。なお、強磁性層ＦＰＷ、強磁性層ＦＦ、および強磁性層ＦＰＲは、後述するように複数のサブレイヤーからなる積層構造とすることもできる。しかし、まず、強磁性層ＦＰＷ、ＦＦ、ＦＰＲが単層である場合を例に取り、説明する。
強磁性層ＦＰＷの磁化方向は固着されている。これは、例えば、強磁性層ＦＰＷの中間層ＳＷと反対の面側に反強磁性層ＡＦＷを設けることにより行うことができる。あるいは、強磁性層ＦＰＷに、一軸異方性定数Ｋｕが非常に大きい磁性材料を用いることにより行うことができる。以下、強磁性層ＦＰＷを第１固着層と称する。
第１固着層ＦＰＷの磁化方向は、以下の条件を満たす方向とされている。従来の方法２による書き込みの場合、スピン供給層ＦＰＷの磁化方向は必ずしも膜面に垂直である必要は無く、スピン供給層ＦＰＷの磁化の膜面に垂直な方向の成分が、書き込みに寄与する。このため、少なくとも第１固着層ＦＰＷの磁化のｘ軸方向成分の値が、基本積層膜ＢＭＬの膜面を通過する方向に電流が流れる（後に詳述）ことにより自由層ＦＦの磁化方向が反転するに足る大きさを有するような方向に、第１固着層ＦＰＷの磁化方向が向いていればよい。よって、第１固着層ＦＰＷの磁化方向は、少なくとも、第１固着層ＦＰＷの２つの膜面を結ぶ方向を向いている。より具体的には、第１固着層ＦＰＷの磁化方向は、ｘ軸から±３０°の範囲内であり、典型的にはｘ軸と平行（ｙｚ平面に垂直）である。ただし、本明細書を通じて「垂直」には製造工程のばらつき等による厳密な垂直からのずれが含まれるものとする。同様に、本明細書を通じて、「平行」は、厳密な平行を意味するものではない。
一方、強磁性層ＦＦの磁化方向に関しては、このような固着化機構を設けない。よって、強磁性層ＦＦの磁化方向は可変である。以下、強磁性層ＦＦを自由層と称する。自由層ＦＦの容易軸方向（磁化容易軸方向）は、膜面（ｙｚ平面）内にある。ただし、第１固着層ＦＰＷの場合と同様に、自由層ＦＦの磁化方向は、ｙｚ平面に厳密に平行である必要は無い。すなわち、自由層ＦＦの容易軸方向は、第１固着層ＦＰＷの磁化方向のｘ軸方向成分との関係に応じて、基本積層膜ＢＭＬの膜面を通過する方向に電流が流れることにより自由層ＦＦの磁化方向が反転する方向を向いていればよい。このため、製造工程のばらつき等に起因して、自由層ＦＦの磁化方向がｚｙ平面から多少傾いていても問題は無い。
強磁性層ＦＰＲの磁化方向は固着されている。これは、例えば、強磁性層ＦＰＲの中間層ＳＲと反対の面側に反強磁性層ＡＦＲを設けることにより行うことができる。以下、強磁性層ＦＰＲを第２固着層と称する。第２固着層ＦＰＲの磁化方向は、自由層ＦＦの容易軸方向に沿っている。ここでも、第２固着層ＦＰＲの磁化方向と、自由層ＦＦの容易軸方向とは、厳密に同じ方向に沿っている必要は無い。すなわち、第２固着層ＦＰＲの磁化方向は、自由層ＦＦの磁化方向との相対的な関係から、磁気抵抗効果を利用して基本積層膜ＢＭＬから情報を読み出すことができるような方向とされていればよい。
中間層ＳＷは、非磁性材料からなり、固着層ＦＰＷと自由層ＦＦとの間に働く直接的な相互作用が無視できる程度に固着層ＦＰＷと自由層ＦＦとを隔離するだけの膜厚が必要である。同時に、素子に電流を流した場合に、固着層ＦＰＷを透過した伝導電子が自由層ＦＦに至るまでに電子のスピンの方向が反転しないことが要求されるため、中間層ＳＷの膜厚はスピン拡散長よりも薄いことが必要である。
同様に、中間層ＳＲは、固着層ＦＰＲと自由層ＦＦとの間に働く直接的な相互作用が無視できる程度に固着層ＦＰＲと自由層ＦＦとを隔離するだけの膜厚が必要である。同時に、素子に電流を流した場合に、固着層ＦＰＲを透過した伝導電子が自由層ＦＦに至るまでに電子のスピンの方向が反転しないことが要求されるため、中間層ＳＲの膜厚はスピン拡散長よりも薄いことが必要である。中間層ＳＷおよび中間層ＳＲとして、非磁性金属、非磁性半導体、絶縁膜等を用いることができる。
ハードバイアス層ＨＢは、磁化方向がｙｚ平面において自由層ＦＦの容易軸方向と直交する方向（磁化困難軸方向）に固着され、ハードバイアス層ＨＢにより自由層ＦＦにｙ方向のバイアス磁界Ｈｂが加えられる。しかしながら、この向きは最も典型的な例であり、ハードバイアス層ＨＢの磁化方向は、ハードバイアス層ＨＢの磁化方向のｙ方向成分が後述する条件で自由層ＦＦに作用すれば、この向きに限定されない。したがって、ｙｚ平面と角度を有していても良いし、ｙ軸と角度を有していても構わない。バイアス磁界Ｈｂが大き過ぎると、自由層ＦＦの磁化が困難軸方向を向いてしまうため、自由層ＦＦの保持力（一軸異方性磁界）に比べて小さいことが必要である。ただし、バイアス磁界Ｈｂが小さ過ぎると、本実施形態で得られるはずの効果が期待できないため、バイアス磁界Ｈｂの大きさには、上限と下限が設けられる。バイアス磁界Ｈｂの大きさの最適な範囲については、後記の書き込みと読み出しの項で述べる。
この素子は、スパッタリング技術とリソグラフィー技術によって作製される。詳細は、後記の実施例の項で述べる。
［１−２］書き込みと読み出し
次に［１−１］で述べた磁気記録素子Ｒにおけるデータの書き込みと読み出しの方法について説明する。なお、説明の簡略化のために、以下の説明において、第１固着層ＦＰＷの磁化方向はｘ軸に沿っており、自由層ＦＦの容易軸方向および第２固着層ＦＰＲの磁化方向はｚ軸に沿っており、バイアス磁界Ｈｂはｙ軸に沿っているものとする。さらに、第１固着層ＦＰＷの磁化方向は、＋ｘ方向とすることも−ｘ方向とすることもできるが、ここでは、まず、＋ｘ方向の場合を例に取って説明する。また、バイアス磁界Ｈｂの方向は、＋ｙ方向とすることも−ｙ方向とすることもできるが、ここでは、まず、＋ｙ方向の場合を例に取って説明する。また、書き込み方法は、基本積層膜ＢＭＬが図２乃至図５のいずれの構造を取ったかによらずに同じである。
図６は、自由層ＦＦの磁化方向をｙｚ平面に沿って示す図である。図６に示すように、電流を注入する前後において、バイアス磁界Ｈｂの影響がなければ、自由層ＦＦの磁化の安定方向は、＋ｚ方向または−ｚ方向のいずれかである。これに、自由層ＦＦの一軸異方性磁界Ｈｋより小さい大きさのバイアス磁界Ｈｂが困難軸方向に印加されると、自由層ＦＦの磁化の安定方向は、膜面内で角度θ回転した方向になる。つまり、＋ｚ方向を基準とする角度θがθ＝θ０°、またはθ＝１８０−θ０°の状態が安定である。ここで、０°≦θ０≦９０°であり、ｓｉｎθ０＝Ｈｂ／Ｈｋの関係がある。十分大きな読み出しの効率を得ることや、熱揺らぎによる意図しない磁化反転を防止するためには、θ０は、４５°以内であることが望ましい。つまり、｜Ｈｂ｜≦０．７｜Ｈｋ｜であることが望ましい。
自由層ＦＦの磁化方向を変化させるには、自由層ＦＦの２つの膜面を通過する方向に電子流を流す。より具体的には、角度θ０°方向から角度（１８０−θ０°）方向に反転させるには、電子流を自由層ＦＦから固着層ＦＰＷに向けて流す。逆に、自由層ＦＦの磁化を角度（１８０−θ０°）方向から角度θ０°方向に反転させるには、電子流を固着層ＦＰＷから自由層ＦＦに向けて流す。
この方法により磁化が所望の方向に反転することは、図７に示したシミュレーション結果により明らかになる。図７は、本実施形態における自由層ＦＦの磁化の角度θの時間変化の一例を示している。この例では、バイアス磁界Ｈｂの大きさは自由層ＦＦの一軸異方性磁界の５０％とし、流す電流の大きさは従来の方法１における臨界電流Ｊｃの５０％でとした。図７の実線は、電子流を固着層ＦＰＷから自由層ＦＦに向けて流した場合の角度の変化、破線は、電子流を自由層ＦＦから固着層ＦＰＷに向けて流した場合の角度の変化、にそれぞれ対応する。図７から、本実施形態によって磁化反転が起こることが確認できる。しかも、従来の方法１と比べて電流低減化が実現されているだけでなく、反転に要する時間は０．２ｎｓ程度であり、高速化も実現されている。さらに、従来の方法２と比べて、磁化の振動は減衰する傾向にあるため、電流導入時間を精確に制御する必要がない。
次に、書き込みに最適なバイアス磁界と電流の大きさの範囲について説明する。無次元化されたランダウ−リフシッツ−ギルバート方程式
ｄｍ／ｄｔ＝−αｍ×ｄｍ／ｄｔ＋γＨＫｍ×ｈｅｆｆ
ｈｅｆｆ＝（−２ｍｘ／ｋ，ｈ−ｊｍｚ，ｍｚ＋ｊｍｙ）
に注目すると、この系を特徴付けるパラメータは、
Figure 2006179524
であることが分かる。
ここで、
α：減衰定数
γ：磁気回転比
ｔ：時間
ｅ：電子の電荷量（電気素量）
Ｉｅ：電流の大きさ
Ｖ：自由層の体積
ｇ：トルクの効率を表す因子（無次元量）
である。なお、ｇに関しては、J. C. Slonczewski, J. Magn. Magn. Mater., 159, L1 (1996)において言及されている。
自由層ＦＦに用いる材料について、飽和磁化Ｍが大きく一軸異方性磁界Ｈｋが小さい材料はｋが小さく、飽和磁化Ｍが小さく異方性Ｈｋが大きい材料はｋが大きい。例えば、一軸異方性磁界Ｈｋがあまり大きくないＣｏのような材料では、ｋの値が小さく、ｋ＝０．０２程度である。また、一軸異方性磁界Ｈｋが大きいＦｅＰｔのような材料では、ｋの値が大きく、ｋ＝２５程度である。
図８、図９、図１０はそれぞれｋ＝０．０２、１、５０の場合に、バイアス磁界ｈと電流ｊの大きさを変化させた場合の、磁化方向の動的挙動についての相図である。ただし、電流およびバイアス磁界は、それぞれ、無次元化された量ｊ、ｈで表されている。バイアス磁界に加えて電流を導入した場合の磁化の動的挙動は、（Ｒ）反転する、（Ｓ）電流導入前の状態を維持する、（Ｐ）初期状態と反転状態の間で振動を続ける、の３つのタイプに分類できる。つまり、図８、図９、図１０のそれぞれにおいて、領域Ｒが、本実施形態を実施することが可能な電流の大きさおよびバイアス磁界強度の範囲を表している。領域Ｒ内において、特に、バイアス磁界の値が同じならば、電流ｊの値が小さい方が望ましい。また、電流ｊの値が同じならば、バイアス磁界ｈの値が小さい方が、角度θ０が小さくなるため望ましい。
また、第１固着層ＦＰＷの磁化方向が−ｘ方向であり、バイアス磁界Ｈｂの方向が＋ｙ方向である場合には、電流を上で述べた方向と逆方向に注入することにより、同様の磁化反転を行うことができる。
また、第１固着層ＦＰＷの磁化方向が＋ｘ方向であり、バイアス磁界Ｈｂの方向が−ｙ方向である場合には、電流を上で述べた方向と逆方向に注入することにより、同様の磁化反転を行うことができる。
また、第１固着層ＦＰＷの磁化方向が−ｘ方向であり、バイアス磁界Ｈｂの磁化方向が−ｙ方向である場合には、電流を上で述べた方向と同方向に注入することにより、同様の磁化反転を行うことができる。
基本積層膜ＢＭＬとして図４や図５に示された構造を持つ場合、自由層ＦＦの磁化方向として格納されたデータは、磁気抵抗効果を利用して読み出すことができる。すなわち、自由層ＦＦと固着層ＦＰＲの間に、反転電流以下の強度のセンス電流を流したとき、自由層ＦＦの磁化方向が固着層ＦＰＲの磁化方向に対して平行であれば磁気抵抗は比較的小さな値になり、また、反平行であれば磁気抵抗は比較的大きな値になる。
［１−３］構造の変形例
図１１乃至図４０は、第１固着層ＦＰＷ、自由層ＦＦ、第２固着層ＦＰＲに適用可能な構造の断面構造を模式的に示す図である。図１１乃至図４０の各サブレイヤー内の矢印は、磁化の方向を示している。図１１乃至図２５の各サブレイヤーの磁化方向は、上記した、自由層ＦＦおよび第２固着層ＦＰＲが有する磁化方向の特徴と同じ特徴を有しており、典型的にはｚ軸に沿っている。また、図２６乃至図４０の各サブレイヤーの磁化方向は、上記した、第１固着層ＦＰＷが有する磁化方向の特徴と同じ特徴を有しており、典型的にはｘ軸に沿っている。図１１乃至図２５のいずれかの構造を、自由層ＦＦ、第２固着層ＦＰＲに適用することができる。図２６乃至図４０のいずれかの構造を、第１固着層ＦＰＷに適用することができる。また、固着層ＦＰＷ、ＦＰＲおよび自由層ＦＦを構成する強磁性サブレイヤーは、複数の強磁性膜が積層された構造を有していても良い。つまり、固着層ＦＰＷ、ＦＰＲおよび自由層ＦＦは、それぞれ、強磁性体の単層膜であるか、２層以上の強磁性体が積層された多層膜、あるいは、強磁性および非磁性のサブレイヤーが積層された多層膜である。
一般に、非磁性層を介した２つの強磁性層の間の交換結合は、図４１に模式的に表したように非磁性層の膜厚に対して正負に振動する。したがって、図４１において正または負のピーク位置のいずれかに対応するように図１２乃至図２５、図２７乃至図４０の非磁性サブレイヤーの膜厚を設定すれば、その両側に隣接する強磁性サブレイヤーの間の交換結合を、強磁性的および反強磁性的にそれぞれ設定できる。図１２乃至図２５、図２７乃至図４０において、非磁性サブレイヤーＦＣは、この両側に隣接する強磁性サブレイヤーを強磁性的に結合させる特徴を有しており、その膜厚は、例えば図４１におけるｔ２に調節される。非磁性サブレイヤーＡＣは、この両側に隣接する強磁性サブレイヤーを反強磁性的に結合させる特徴を有しており、その膜厚は、例えば図４１におけるｔ１に調節される。
図１１、図２６の構造では、１層の強磁性サブレイヤーＦＭ１のみが設けられている。図１２乃至図１８、図２７乃至図３３は、最上の強磁性サブレイヤーＦＭ１と、最下の強磁性サブレイヤーＦＭ２とが強磁性的に交換結合している場合を例示している。
図１２、図２７の構造では、最下の強磁性サブレイヤーＦＭ１、最上の強磁性サブレイヤーＦＭ２の間に非磁性サブレイヤーＦＣが設けられる。強磁性サブレイヤーＦＭ１は、強磁性サブレイヤーＦＭ２と強磁性結合している。
図１３、図２８の構造では、強磁性サブレイヤーＦＭ１、ＦＭ２の間に、下から順に積層された非磁性サブレイヤーＦＣ、強磁性サブレイヤーＦＭ３、非磁性サブレイヤーＦＣが設けられる。強磁性サブレイヤーＦＭ３は、強磁性サブレイヤーＦＭ１、ＦＭ２と強磁性結合している。
図１４、図２９の構造では、強磁性サブレイヤーＦＭ１、ＦＭ２の間に、下から順に積層された非磁性サブレイヤーＡＣ、強磁性サブレイヤーＦＭ３、非磁性サブレイヤーＡＣが設けられる。強磁性サブレイヤーＦＭ３は、強磁性サブレイヤーＦＭ１、ＦＭ２と反強磁性結合している。
図１５、図３０の構造では、強磁性サブレイヤーＦＭ１、ＦＭ２の間に、下から順に積層された非磁性サブレイヤーＦＣ、強磁性サブレイヤーＦＭ３、非磁性サブレイヤーＦＣ、強磁性サブレイヤーＦＭ４、非磁性サブレイヤーＦＣが設けられる。強磁性サブレイヤーＦＭ３は、強磁性サブレイヤーＦＭ１、ＦＭ４と強磁性結合し、強磁性サブレイヤーＦＭ４は、強磁性サブレイヤーＦＭ２と強磁性結合している。
図１６、図３１の構造では、強磁性サブレイヤーＦＭ１、ＦＭ２の間に、下から順に積層された非磁性サブレイヤーＦＣ、強磁性サブレイヤーＦＭ３、非磁性サブレイヤーＡＣ、強磁性サブレイヤーＦＭ４、非磁性サブレイヤーＡＣが設けられる。強磁性サブレイヤーＦＭ３は、強磁性サブレイヤーＦＭ１と強磁性結合している。強磁性サブレイヤーＦＭ４は、強磁性サブレイヤーＦＭ２、ＦＭ３と反強磁性結合している。
図１７、図３２の構造では、強磁性サブレイヤーＦＭ１、ＦＭ２の間に、下から順に積層された非磁性サブレイヤーＡＣ、強磁性サブレイヤーＦＭ３、非磁性サブレイヤーＦＣ、強磁性サブレイヤーＦＭ４、非磁性サブレイヤーＡＣが設けられる。強磁性サブレイヤーＦＭ３は、強磁性サブレイヤーＦＭ１と反強磁性結合し、強磁性サブレイヤーＦＭ４と強磁性結合している。強磁性サブレイヤーＦＭ４は、強磁性サブレイヤーＦＭ２と反強磁性結合している。
図１８、図３３の構造では、強磁性サブレイヤーＦＭ１、ＦＭ２の間に、下から順に積層された非磁性サブレイヤーＡＣ、強磁性サブレイヤーＦＭ３、非磁性サブレイヤーＡＣ、強磁性サブレイヤーＦＭ４、非磁性サブレイヤーＦＣが設けられる。強磁性サブレイヤーＦＭ３は、強磁性サブレイヤーＦＭ１、ＦＭ４と反強磁性結合し、強磁性サブレイヤーＦＭ４は、強磁性サブレイヤーＦＭ２と強磁性結合している。
図１９乃至図２５、図３４乃至図４０では、最上の強磁性サブレイヤーＦＭ１と、最下の強磁性サブレイヤーＦＭ２とが反強磁性的に交換結合している場合を示している。図１９、図３４の構造では、強磁性サブレイヤーＦＭ１、ＦＭ２の間に非磁性サブレイヤーＡＣが設けられる。強磁性サブレイヤーＦＭ１は、強磁性サブレイヤーＦＭ２と反強磁性結合している。
図２０、図３５の構造では、強磁性サブレイヤーＦＭ１、ＦＭ２の間に、下から順に積層された非磁性サブレイヤーＦＣ、強磁性サブレイヤーＦＭ３、非磁性サブレイヤーＡＣが設けられる。強磁性サブレイヤーＦＭ３は、強磁性サブレイヤーＦＭ１と強磁性結合し、強磁性サブレイヤーＦＭ２と反強磁性結合している。
図２１、図３６の構造では、強磁性サブレイヤーＦＭ１、ＦＭ２の間に、下から順に積層された非磁性サブレイヤーＡＣ、強磁性サブレイヤーＦＭ３、非磁性サブレイヤーＦＣが設けられる。強磁性サブレイヤーＦＭ３は、強磁性サブレイヤーＦＭ１と反強磁性結合し、強磁性サブレイヤーＦＭ２と強磁性結合している。
図２２、図３７の構造では、強磁性サブレイヤーＦＭ１、ＦＭ２の間に、下から順に積層された非磁性サブレイヤーＡＣ、強磁性サブレイヤーＦＭ３、非磁性サブレイヤーＡＣ、強磁性サブレイヤーＦＭ４、非磁性サブレイヤーＡＣが設けられる。強磁性サブレイヤーＦＭ３は、強磁性サブレイヤーＦＭ１、ＦＭ４と反強磁性結合し、強磁性サブレイヤーＦＭ４は、強磁性サブレイヤーＦＭ２と反強磁性結合している。
図２３、図３８の構造では、強磁性サブレイヤーＦＭ１、ＦＭ２の間に、下から順に積層された非磁性サブレイヤーＡＣ、強磁性サブレイヤーＦＭ３、非磁性サブレイヤーＦＣ、強磁性サブレイヤーＦＭ４、非磁性サブレイヤーＦＣが設けられる。強磁性サブレイヤーＦＭ３は、強磁性サブレイヤーＦＭ１と反強磁性結合し、強磁性サブレイヤーＦＭ４と強磁性結合している。強磁性サブレイヤーＦＭ４は、強磁性サブレイヤーＦＭ２と強磁性結合している。
図２４、図３９の構造では、強磁性サブレイヤーＦＭ１、ＦＭ２の間に、下から順に積層された非磁性サブレイヤーＦＣ、強磁性サブレイヤーＦＭ３、非磁性サブレイヤーＡＣ、強磁性サブレイヤーＦＭ４、非磁性サブレイヤーＦＣが設けられる。強磁性サブレイヤーＦＭ３は、強磁性サブレイヤーＦＭ１と強磁性結合し、強磁性サブレイヤーＦＭ４と反強磁性結合している。強磁性サブレイヤーＦＭ４は、強磁性サブレイヤーＦＭ２と強磁性結合している。
図２５、図４０の構造では、強磁性サブレイヤーＦＭ１、ＦＭ２の間に、下から順に積層された非磁性サブレイヤーＦＣ、強磁性サブレイヤーＦＭ３、非磁性サブレイヤーＦＣ、強磁性サブレイヤーＦＭ４、非磁性サブレイヤーＡＣが設けられる。強磁性サブレイヤーＦＭ３は、強磁性サブレイヤーＦＭ１、ＦＭ４と強磁性結合し、強磁性サブレイヤーＦＭ４は、強磁性サブレイヤーＦＭ２と反強磁性結合している。
図１２乃至図２５、図２７乃至４０の構造が採用された場合、図２乃至図５の反強磁性層ＡＦＲ、ＡＦＷと接する強磁性サブレイヤーＦＭの磁化方向が、これら反強磁性層により固着される。そして、この反強磁性層ＡＦＲ、ＡＦＷと接する強磁性サブレイヤーＦＭの磁化方向を基準に、残りの強磁性サブレイヤーＦＭの磁化方向が、各非磁性サブレイヤーＡＣ、ＦＣを介して、図１２乃至図２５、図２７乃至４０のように１つの方向に固着される。また、この場合、図１の中間層ＳＲ、ＳＷと接する強磁性サブレイヤーＦＭの磁化方向が、書き込みおよび読み出しの際の第１固着層ＦＰＷ、自由層ＦＦ、第２固着層ＦＰＲの磁化方向としての役割を担う。特に、図４、図５の場合は、中間層ＳＲと接する強磁性サブレイヤーＦＭの磁化方向が、読み出しの際の自由層ＦＦの磁化方向としての役割を担う。
ハードバイアス層ＨＢは、自由層ＦＦにｙ方向のバイアス磁界Ｈｂを加えることができるならば、必ずしも基本積層膜ＢＭＬのｙ軸方向に存在しなくても良い。例えば、図４２乃至図４４に示すように、基本積層膜ＢＭＬに対してｘ方向に存在していても良い。図４２、図４３、図４４において、ハードバイアス層ＨＢは、基本積層膜ＢＭＬの上下一方または両方に、基本積層膜ＢＭＬと離れて設けられている。また、図４５乃至図４７に示すように、基本積層膜ＢＭＬに対してｘ方向とｙ方向のそれぞれに配置させることもできる。図４５、図４６、図４７において、ハードバイアス層ＨＢは、基本積層膜ＢＭＬの左右両方と、上下一方または両方と、基本積層膜ＢＭＬと離れて設けられている。
［１−４］各層の材料および膜厚
次に、上記磁気記録素子の各層の構成材料について説明する。
反強磁性層ＡＦＷ、ＡＦＲの材料としては、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｐｄ−Ｍｎ、Ｐｄ−Ｐｔ−Ｍｎ、Ｉｒ−Ｍｎ、Ｐｔ−Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ2Ｏ3、磁性半導体などを用いることが望ましい。
自由層ＦＦに用いる磁性材料として、Ｃｏ、Ｆｅ、Ｎｉ、またはこれらを含む合金を用いることができる。また、自由層ＦＦの厚さは、０．６ｎｍ以上１００ｎｍ以下の範囲内とすることが望ましい。
第１固着層ＦＰＷに用いる磁性材料として、一軸異方性定数Ｋｕが大きく、垂直磁気異方性を示すＦｅＰｔ、ＣｏＰｔ、ＦｅＰｄ、ＣｏＰｄなどを用いることができる。また、ｈｃｐ構造（最密六方構造）の結晶構造を持ち、垂直磁気異方性を示す磁性材料を用いることもできる。このような磁性材料としては、Ｃｏを主成分とする金属を含むものが代表的であるが、他のｈｃｐ構造を有する金属を用いることもできる。その他、希土類元素と鉄族遷移元素との合金で、垂直磁気異方性を示す材料を用いることもできる。具体的には、ＧｄＦｅ、ＧｄＣｏ、ＧｄＦｅＣｏ、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＧｄＴｂＦｅ、ＧｄＴｂＣｏ、ＤｙＦｅ、ＤｙＣｏ、ＤｙＦｅＣｏなどが挙げられる。また、第１固着層ＦＰＷの材料のスピン分極率が高いほどスピントランスファの効率が高くなり、すなわち、反転電流低減化の効果が大きくなるため、スピン分極率の高い材料を用いることが望ましい。また、第１固着層ＦＰＷの厚さは、０．２ｎｍ以上５０ｎｍ以下の範囲内とすることが望ましい。第１固着層ＦＰＷが積層構造を有する場合、それを構成する強磁性サブレイヤーとしてＣｏを、非磁性サブレイヤーとしてＰｔまたはＰｄを用いることができる。
第２固着層ＦＰＲには、Ｃｏ、Ｆｅ、Ｎｉ、またはこれらを含む合金を用いることができる。また、第２固着層ＦＰＲの材料のスピン分極率が高い方が第２固着層ＦＰＲと自由層ＦＦの間に垂直に電流を流したときのＭＲ比が大きくなり、読み出しが容易になるので好ましい。従って、ハーフメタルと呼ばれる高スピン分極率材料は、理想的な材料である。ハーフメタルの例として、ホイスラー系合金、ルチル型酸化物、スピネル型酸化物、ペロブスカイト型酸化物、二重ペロブスカイト型酸化物、閃亜鉛鉱型クロム化合物、パイライト型マンガン化合物、センダスト合金が含まれる。また、第２固着層ＦＰＲの厚さは、０．２ｎｍ以上５０ｎｍ以下の範囲内とすることが望ましい。
また、これらの、第１固着層ＦＰＷ、第２固着層ＦＰＲ、自由層ＦＦに用いられる磁性体には、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｎ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂ、Ｈなどの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
第１固着層ＦＰＷ、第２固着層ＦＰＲおよび（あるいは）自由層ＦＦが多層膜構造を有する場合、それを構成する非磁性サブレイヤーの材料として、Ｃｕ、Ａｕ、Ａｇ、Ｒｕ、Ｉｒ、Ｏｓあるいは、これらのいずれか一種以上を含む合金を用いることができる。
中間層ＳＷ、ＳＲとして非磁性金属を用いる場合には、Ａｕ、Ｃｕ、Ｃｒ、Ｚｎ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、Ｂｉのうちのいずれか、あるいは、これらのいずれか一種以上を含む合金を用いることができる。また、この非磁性金属からなる中間層ＳＷ、ＳＲの厚さは、０．２ｎｍ以上２０ｎｍ以下の範囲内とすることが望ましい。
図４および図５の基本積層膜ＢＭＬの磁気抵抗効果を大きくするには、中間層ＳＲの材料をトンネルバリア層として機能させることが効果的である。この場合、中間層ＳＲの材料として、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＡｌＮ、Ｂｉ2Ｏ3、ＭｇＦ2、ＣａＦ2ＳｒＴｉＯ2、ＡｌＬａＯ3、Ａｌ−Ｎ−Ｏ、Ｓｉ−Ｎ−Ｏ、非磁性半導体（ＺｎＯ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯ2、Ｚｎ、Ｔｅ、またはそれらに遷移金属がドープされたもの）などを用いることができる。これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁材料からなる中間層ＳＲの厚さは、０．２ｎｍ以上５０ｎｍ以下の範囲内とすることが望ましい。
ハードバイアス層ＨＢの材料としては、ＣｏＰｔや絶縁性の高いＣｏＦｅ2Ｏ4などの各種磁性材料を用いることができる。
［１−５］実施例
本実施形態の実施例の１つとしての磁気記録素子のサンプル１、および比較例としてのサンプル２、サンプル３を作製した。サンプル１は、図１の構造に図５の基本積層膜ＢＭＬが適用された構造を有し、以下の材料を持つ。サンプル２は、図４８の構造および以下の材料を持ち、従来の方法１によって書き込みを行う。サンプル３は、図４９の構造および以下の材料を持ち、従来の方法２によって書き込みを行う。なお、図１、図４８、図４９には示されていないが、サンプル１の基本積層膜ＢＭＬ、サンプル２、サンプル３、のそれぞれの上方および下方に、電極（配線）ＥＬ１、電極（配線）ＥＬ２が設けられている例を以下に示す。以下の記載において、（）内の単位ｎｍが付加された値は膜厚である。
サンプル１：電極ＥＬ１（Ｃｕ）／反強磁性層ＡＦＲ（ＰｔＭｎ：２０ｎｍ）／第２固着層ＦＰＲ（Ｃｏ：１０ｎｍ）／中間層ＳＲ（Ａｌ2Ｏ3：０．６ｎｍ）／自由層ＦＦ（ＣｏＦｅＮｉ：２ｎｍ／Ｃｏ：１ｎｍの積層膜）／中間層ＳＷ（Ｃｕ：６ｎｍ）／第１固着層ＦＰＷ（ＦｅＰｔ：１０ｎｍ）／電極ＥＬ２（Ｃｕ）、ハードバイアス層：ＣｏＦｅ2Ｏ4。
サンプル２：電極ＥＬ１（Ｃｕ）／自由層ＦＦ（ＣｏＦｅＮｉ：２ｎｍ／Ｃｏ：１ｎｍの積層膜）／中間層Ｓ（Ａｌ2Ｏ3：０．６ｎｍ）／固着層ＦＰ（Ｃｏ：１０ｎｍ）／反強磁性層ＡＦ（ＰｔＭｎ：２０ｎｍ）／電極ＥＬ２（Ｃｕ）。
サンプル３：電極ＥＬ１（Ｃｕ）／反強磁性層ＡＦＲ（ＰｔＭｎ：２０ｎｍ）／第２固着層ＦＰＲ（Ｃｏ：１０ｎｍ）／中間層ＳＲ（Ａｌ2Ｏ3：０．６ｎｍ）／自由層ＦＦ（ＣｏＦｅＮｉ：２ｎｍ／Ｃｏ：１ｎｍの積層膜）／中間層ＳＷ（Ｃｕ：６ｎｍ）／スピン供給層ＦＰＷ（ＦｅＰｔ：１０ｎｍ）／電極ＥＬ２（Ｃｕ）。
サンプル１の磁気記録素子は、以下の工程により作製された。すなわち、まず、ウェーハの上方に下側電極ＥＬ２が形成された。次に、超高真空スパッタ装置を使って、第１固着層ＦＰＷが成膜された。このウェーハを磁場中真空炉にて、５００℃で１０時間、磁場中アニールすることにより、第１固着層ＦＰＷに垂直磁気異方性が付与された。その後、超高真空スパッタ装置を使って、中間層ＳＷ、自由層ＦＦ、中間層ＳＲ、第２固着層ＦＰＲ、反強磁性層ＡＦＲからなる積層構造が第１固着層ＦＰＷの上に形成され、さらにその上に保護膜が形成された。このウェーハを磁場中真空炉にて、２７０℃で１０時間、磁場中アニールすることにより、強磁性層ＦＦ、第２固着層ＦＰＲに一方向異方性が付与された。
次に、保護膜上にＥＢ（electron beam）レジストが塗布され、このＥＢレジストが露光されることにより、磁気記録素子の形状に応じたマスクが形成された。次にイオンミリング装置によりマスクに被覆されない領域がエッチングされた。セルの加工サイズは、１００ｎｍ×５０ｎｍとした。エッチング後、マスクが剥離され、さらにセルの相互間にＳｉＯ2、ＣｏＦｅ2Ｏ4、ＳｉＯ2が、順次、超高真空スパッタ装置を使って成膜された。その後、表面がイオンミリングにより平滑化され、保護膜の表面を露出させる「頭出し」の工程を行った。この保護膜の表面の上に上側電極ＥＬ１が形成された。この結果、図５および図１相当の磁気記録素子が形成される。サンプル２、３も同様の工程により作製された。なおサンプル３のスピン供給層ＦＰＷには垂直磁気異方性が付与される。
得られたサンプルについて、各層の接合面に対して垂直方向に流す電流量に対する抵抗の変化から、自由層ＦＦの磁化方向の反転に必要な電流の下限値（反転電流値）を求めた。その結果、反転電流値の平均は、サンプル１で０．９ｍＡ、サンプル２で２．５ｍＡであった。また、電流をパルス化し、強度を固定し、パルス幅を変化させて反転時間を測定したところ、サンプル１は、１．０ｍＡの電流を０．５ｎｓ流すと磁化方向が反転した。サンプル２は、３ｍＡの電流を流した場合、平均して５ｎｓ程度の反転時間を要した。つまり、従来の方法１の代わりに本実施形態の構造の素子を用いることにより、反転電流が低減化すると同時に高速化した。
また、サンプル３は、試料によっては、１．１ｍＡの電流を流した場合に磁化方向の反転が観測されたが、同一試料においても測定毎に反転したり反転しなかったりするなど、ばらつきが大きかった。サンプル１やサンプル２では、このようなばらつきは、サンプル３に比べて小さかった。つまり、従来の方法２の代わりに本実施形態の構造の素子を用いることにより、磁化反転の制御性が向上したといえる。
［１−６］効果
本発明の第１実施形態に係る磁気記録素子によれば、基本積層膜ＢＭＬ中の自由層ＦＦの困難軸方向にバイアス磁界が印加される。このため、従来の２種の磁気記録素子よりも、少ない反転電流、高速な反転時間、高い磁化反転の制御性を実現可能な磁気記録素子を提供できる。
（２）第２実施形態
第２実施形態では、第１実施形態のうち、基本積層膜ＢＭＬの外部に存在するハードバイアス層ＨＢが、基本積層膜ＢＭＬにハードバイアス層ＨＢが加えられる。
［２−１］構造
図５０、図５１は、本発明の第２実施形態に係る磁気記録素子の断面構造を模式的に示す図である。図５０に示すように、基本積層膜ＢＭＬの最下部に、最下の層と接するように、ハードバイアス層ＨＢが設けられる。同様に、図５１に示す構造の場合、基本積層膜ＢＭＬの最上部に、最上の層と接するように、ハードバイアス層ＨＢが設けられる。ハードバイアス層ＨＢの磁化方向は、第１実施形態の図４２や図４３に示した構造のハードバイアス層ＨＢの磁化方向と同じである。この素子は、第１実施形態の磁気記録素子Ｒと同様の製造工程により作製される。基本積層膜ＢＭＬの構造および材料として、第１実施形態に示したあらゆる形態を適用することができる。また、書き込みおよび読み出し方法も第１実施形態と同じである。
［２−２］実施例
本実施形態の実施例の１つとして、図５０の構造に図４の基本積層膜ＢＭＬが適用され、且つ以下の材料を持つ磁気記録素子のサンプル１、２を作製した。このサンプル１は、第１実施形態の実施例のサンプル１と同様のプロセスを用いて作製された。なお、図５０には示されていないが、サンプル１、２の基本積層膜ＢＭＬの上方および下方に、電極（配線）ＥＬ１、電極（配線）ＥＬ２が設けられている例を以下に示す。以下の記載において、（）内の単位ｎｍが付加された値は膜厚である。
サンプル１：電極ＥＬ１（Ｃｕ）／第１固着層ＦＰＷ（ＴｂＣｏ：１０ｎｍ）／中間層ＳＷ（Ｃｕ：６ｎｍ）／自由層ＦＦ（ＦｅＮｉ：２ｎｍ）／中間層ＳＲ（ＭｇＯ：０．８ｎｍ）／第２固着層ＦＰＲ（Ｃｏ：６ｎｍ）／反強磁性層ＡＦＲ（ＩｒＭｎ：２０ｎｍ）／ハードバイアス層ＨＢ（ＣｏＰｔ：１０ｎｍ）／電極ＥＬ２（Ｃｕ）。
サンプル２：電極ＥＬ１（Ｃｕ）／第１固着層ＦＰＷ（ＴｂＣｏ：１０ｎｍ）／中間層ＳＷ（Ｃｕ：６ｎｍ）／自由層ＦＦ（ＦｅＮｉ：２ｎｍ）／中間層ＳＲ（ＭｇＯ：０．８ｎｍ）／第２固着層ＦＰＲ（Ｆｅ3Ｏ4：１０ｎｍ）／反強磁性層ＡＦＲ（ＰｔＩｒＭｎ：１５ｎｍ）／ハードバイアス層ＨＢ（ＣｏＰｔ：１０ｎｍ）／電極ＥＬ２（Ｃｕ）。
これらの構造を持つ磁気記録素子による磁化反転の特性は、第１実施形態の場合と同様であった。サンプル２では、第２固着層ＦＰＲにサンプル１よりスピン分極率の高い材料を用いたが、サンプル１と比べて反転電流値にほとんど変化が見られなかった。これは、反転前の状態において、自由層ＦＦの磁化方向と第２固着層ＦＰＲの磁化方向のなす角度が小さいため、第２固着層ＦＰＲの磁化方向にスピン偏極した電流が及ぼすスピントランスファトルクは、第１固着層ＦＰＷの磁化方向にスピン偏極した電流が及ぼすスピントランスファトルクに比べて小さいためであると考えられる。すなわち、反転電流の値は、第２固着層ＦＰＲの特性よりも、第１固着層ＦＰＷの特性により大きく左右される。
一方で、磁気抵抗比はサンプル１で２０％、サンプル２で７０％であり、大きな差異が見られた。これは、第２固着層ＦＰＲに高スピン分極材料を用いることにより、中間層ＳＲを流れるトンネル電流の磁気抵抗比が大きくなるためであると考えられる。すなわち、磁気抵抗比の値は、第２固着層ＦＰＲの特性により大きく影響される。よって、第２固着層ＦＰＲに高スピン分極材料を用いることが、より好ましい。
［２−３］効果
本発明の第２実施形態に係る磁気記録素子によれば、第１実施形態と同じく、基本積層膜ＢＭＬ中の自由層ＦＦの困難軸方向にバイアス磁界が印加される。このため、第１実施形態と同じ効果を得られる。さらに、第２実施形態に係る磁気記録素子によれば、基本積層膜ＢＭＬの内部にハードバイアス層ＨＢが設けられる。このため、メモリセルの面積削減が図れる他、ハードバイアス層ＨＢと、基本積層膜ＢＭＬの他の部分と、を同時に加工することができるなど、製造上のメリットが大きい。
（３）第３実施形態
本実施形態では、基本積層膜ＢＭＬまたは基本積層膜ＢＭＬを含む磁気記録素子の近傍に配線が設けられ、この配線を流れる電流による磁界がバイアス磁界として用いられる。
［３−１］構造
図５２は、本発明の第３実施形態に係るメモリセルを模式的に示す斜視図である。図５２に示すように、メモリセルは、基本積層膜ＢＭＬを含む磁気記録素子Ｒ、および配線ＢＬ、配線ＷＬを有する。磁気記録素子Ｒは、基本積層膜ＢＭＬのみから構成されていても良いし、第２実施形態で示したように基本積層膜ＢＭＬにハードバイアス層ＨＢが付加された構造を有していても良い。さらに、導電膜（図示せぬ）が上下に付加された構造を有していても良い。また、磁気記録素子Ｒの周囲には、第１実施形態で示したように、ハードバイアス層ＨＢが設けられていても良い。
配線ＢＬは、例えば磁気記録素子Ｒ（または基本積層膜ＢＭＬ）の上面と接続されている。配線ＷＬは、例えば磁気記録素子Ｒ（または基本積層膜ＢＭＬ）の下面と接続されている。
［３−２］書き込み
磁気記録素子Ｒへのデータの書き込みは、配線ＢＬの一端と配線ＷＬの一端の間に電圧を与えるか、あるいはこの間に電流を流すことによって行われる。磁気記録素子Ｒを流れる電流（配線電流）ＩＲによって、書き込み時に自由層ＦＦには、自由層ＦＦを横切って流れるスピン偏極電流の作用（スピントランスファトルク）と電流磁界の作用が同時に働く。この２つの作用によって自由層ＦＦの磁化方向を所望の方向に向けることが可能である。
自由層ＦＦに作用する磁界は、配線ＢＬおよび配線ＷＬを流れる電流によって生じる磁界（電流磁界）とハードバイアス層ＨＢおよび基本積層膜ＢＭＬ内の他の磁性層が作る漏れ磁界（バイアス磁界）の合成磁界である。電流磁界の大きさがバイアス磁界の大きさに対して１０％未満である場合、すなわちバイアス磁界が支配的である場合の書き込み方法は、第１実施形態の場合と同様である。
次に、電流磁界の大きさがバイアス磁界の大きさに対して１０％以上あり、よって電流磁界を無視できない場合に、本実施形態を実施するのに最適な配線電流の流し方について、図５２、図５３を参照して説明する。図５３は、第３実施形態に係るメモリセルの上面図である。図５２、図５３に示すように、自由層ＦＦの容易軸方向（ｚ方向）から測った配線ＢＬの角度をθＢとし、配線ＢＬから自由層ＦＦの中心までの距離をＬＢとする。このとき、配線ＢＬを流れる電流ＩＢが自由層ＦＦの位置に作る磁界は、容易軸方向に対して角度θＢー９０°をなす方向を持ち、その大きさは距離ＬＢに反比例する。
また、配線ＷＬについても同様に、自由層ＦＦの容易軸方向から測った配線ＷＬの角度をθＷとし、配線ＷＬから自由層ＦＦの中心までの距離をＬＷとする。このとき、配線ＷＬを流れる電流ＩＷが自由層ＦＦの位置に作る磁界は、容易軸方向に対して角度θＷ＋９０°をなす方向を持ち、その大きさは距離ＬＷに反比例する。
自由層ＦＦは、配線ＢＬにより発生する磁界と、配線ＷＬにより発生する磁界との合成磁界を受ける。この合成磁界が自由層の困難軸方向（＋ｙ方向）を向くためには、例えば、次に示すいずれかの関係が満たされればよい。
（１−１）ＬＢ≪ＬＷ、かつθＢ＝１８０°
（１−２）ＬＢ≫ＬＷ、かつθＷ＝０°
（１−３）ＬＢ＝ＬＷ、かつ（θＢ，θＷ）＝（１３５°，４５°）または（−１３５，−４５°）。
また、合成磁界が自由層ＦＦの困難軸方向（−ｙ方向）を向くためには、例えば、次に示すいずれかの関係が満たされればよい。
（２−１）ＬＢ≪ＬＷ、かつθＢ＝０°
（２−２）ＬＢ≫ＬＷ、かつθＷ＝１８０°
（２−３）ＬＢ＝ＬＷ、かつ（θＢ，θＷ）＝（４５°，１３５°）または（−４５°，−１３５°）。
（１−１）、（１−２）、（２−１）、（２−２）の場合に比べて、（３−１）、（３−２）の場合は、同じ大きさの磁界を生じさせるのに必要な電流量が１／√２≒０．７倍で済むという利点がある。
第１実施形態の書き込み方法の項で述べたように、本発明の各実施形態が適用できる磁界の大きさと電流の大きさには上限および下限が存在する。そのため、本実施形態を実施するためには、バイアス磁界の大きさを適宜調整して、バイアス磁界と電流磁界の合成磁界の大きさと電流の大きさを上記範囲に収める必要がある。また、ハードバイアス層ＨＢを用いずに本実施形態を実施するためには、電流の大きさと電流磁界の大きさを独立に変化させ、上記範囲に収める必要がある。これは、例えば、第１固着層ＦＰＷの材料としてスピン分極率が異なる物質を用いることにより実現可能である。つまり、スピン分極率が異なる材料に同じ大きさの電流を流すと、生じるスピントランスファトルクの大きさが異なるため、結果として電流強度の調整が可能になる。
［３−３］実施例
本実施形態の実施例の１つとして、第１実施形態の図１の構造の磁気記録素子を持ち、以下の材料からなるメモリセルのサンプル１、２を、第１実施形態の実施例（項目［１−５］）と同様の工程により作製した。ただし、サンプル１、２は、電極ＥＬ１、ＥＬ２の膜厚が異なる他は、全く同じ構造、材料、膜厚が用いられている。以下の記載において、（）内の単位ｎｍが付加された値は膜厚である。
サンプル１、２の構造：配線ＢＬ／電極ＥＬ１（Ｃｕ）／反強磁性層ＡＦＲ（ＰｔＭｎ：２０ｎｍ）／第２固着層ＦＰＲ（Ｃｏ：１０ｎｍ）／中間層ＳＲ（Ａｌ2Ｏ3：０．６ｎｍ）／自由層ＦＦ（Ｃｏ：２ｎｍ）／中間層ＳＷ（Ｃｕ：６ｎｍ）／第１固着層ＦＰＷ（ＦｅＰｔ：１５ｎｍ）／電極ＥＬ２（Ｃｕ）／配線ＷＬ、バイアス層ＨＢ：ＣｏＦｅ2Ｏ4。
これらのサンプルにおいて、まず、外部から磁界を印加して、磁気抵抗を測定し、自由層ＦＦの保持力を測定した。その結果、電流を流さない状態でのバイアス磁界としてサンプル１、２ともに、２０Ｏｅが印加されていることを確認した。サンプル１に電流１．０ｍＡを流すと、自由層ＦＦの磁化方向が再現性よく反転した。一方、電流を１．５ｍＡ 以上にすると、磁化方向の反転は確率的になった。また、サンプル２に１．３ｍＡ以上の電流を流すと磁化方向が反転する場合があったが、確率的にしか反転しなかった。
一般に、半直線電流が距離ｒ離れた位置に作る磁界の大きさＨｅｘｔは、
Ｈｅｘｔ［Ｏｅ］＝２８×Ｉ［ｍＡ］×（ｒ［ｎｍ］／３５）-1
である。サンプル１では、配線ＢＬから自由層ＦＦの中心までの距離ＬＢと、配線ＷＬから自由層ＦＦの中心までの距離ＬＷとはほぼ等しく、それぞれ３５ｎｍである。サンプル２では、距離ＬＢと距離ＬＷとはほぼ等しく、それぞれ１００ｎｍである。これらの状態を得られるように、電極層ＥＬ１、ＥＬ２の膜厚が決定されている。
配線ＢＬおよび配線ＷＬは、自由層ＦＦの容易軸方向に対して４５°の角度を持つように配置されている（θＢ＝１３５°、θＷ＝４５°）。電流をこれらサンプル１、２に流したときに、配線ＢＬ、配線ＷＬが自由層ＦＦの中心において生成する電流磁界Ｈｅｘｔを計算することができる。すなわち、１ｍＡの電流を導入するとサンプル１では４０Ｏｅ、サンプル２では１０Ｏｅである。したがって、１ｍＡの電流を導入すると自由層ＦＦには、サンプル１の場合、合計６０Ｏｅのバイアス磁界が印加され、サンプル２の場合、合計３０Ｏｅのバイアス磁界が印加されることになる。
これらのバイアス磁界の値は、Ｃｏ（ｋ＝０．０２程度）からなる自由層ＦＦの一軸異方性磁界Ｈｋ＝１５０Ｏｅで規格化すると、バイアス磁界ｈ＝０．４、ｈ＝０．２６に対応する。この値を図８と比較すると、このような測定結果が得られた理由が説明される。つまり、サンプル１において、電流の大きさを増やしていくと、Ｓ→Ｒ→Ｐの変化が見られた。これに対し、サンプル２では、配線ＢＬおよび配線ＷＬからの自由層ＦＦまでの距離が離れているため十分なバイアス磁界が作用せず、電流の大きさを０から増やしていくと、Ｓ→Ｐの変化が見られたと考えられる。
［３−４］効果
第３実施形態に係るメモリセルによれば、第１実施形態の基本積層膜ＢＭＬまたは第２実施形態の磁気記録素子Ｒと接続された配線ＢＬ、ＷＬを流れる電流の電流磁界が、バイアス磁界として自由層ＦＦの困難軸方向に印加される。このため、第１実施形態と同様の原理により、従来の２種の磁気記録素子よりも、少ない反転電流、高速な反転時間、高い磁化反転の制御性を実現可能な磁気記録素子を提供できる。
（４）第４実施形態
［４−１］構造
第４実施形態は、第３実施形態の変形に係る。第４実施形態では、配線ＢＬおよび配線ＷＬに加えて、第３の配線ＴＬが導入され、配線ＢＬ、配線ＷＬ、配線ＴＬからの電流磁界の合成磁界が、書き込みの際に自由層ＦＦに印加される。
図５４および図５５は、本発明の第４実施形態に係るメモリセルを模式的に示す斜視図である。図５６は、第４実施形態に係るメモリセルの上面図である。図５４、図５５に示すように、図５２の構成に加えて、配線ＷＬの下方（図５４の場合）、または配線ＢＬの上方（図５５の場合）に配線ＴＬが設けられる。この構成のメモリセルへのデータの書き込みの際、配線ＴＬの両端の間にも電圧が印加されるか、この間に電流が供給される。この結果、配線ＴＬを流れる電流ＩＴによる電流磁界が自由層ＦＦに印加される。
各配線ＢＬ、ＷＬ、ＴＬが自由層ＦＦにおいて生成する電流磁界の大きさは、配線ＢＬ、ＷＬ、ＴＬから自由層ＦＦの中心までの距離に反比例し、配線ＢＬ、ＷＬ、ＴＬを流れる電流の大きさに比例する。また、各配線ＢＬ、ＷＬ、ＴＬの電流磁界の角度は、自由層ＦＦの膜面内で、各配線ＢＬ、ＷＬ、ＴＬの延びる方向に直交する方向である。したがって、各配線ＢＬ、ＷＬ、ＴＬから自由層ＦＦの中心までの距離、配線ＢＬ、ＷＬ、ＴＬの角度、電流を流す向き、流す電流の大きさを調整し、３つの電流磁界の合成磁界が困難軸方向を向くようにすることができる。例えば、配線ＢＬ、ＷＬは、第３実施形態で述べたように、自由層ＦＦの容易軸方向に対してそれぞれ４５°、１３５°の方向を向くように配置される。また、配線ＴＬが、図５６に示すように、自由層ＦＦの容易軸に平行するように配置されることによって、配線ＴＬに電流を流したときに自由層ＦＦの困難軸方向を向く磁界を加えることができる。
なお、１本の配線ＴＬが設けられている場合を例に取り説明したが、複数本設けられていても良い。その場合、配線ＢＬ、配線ＷＬ、配線ＴＬのすべてに同時に電流を流したときに発生する電流磁界の合成磁界が困難軸方向になることが望まれる。
［４−２］効果
本発明の第４実施形態に係るメモリセルによれば、第３実施形態と同じく、基本積層膜ＢＭＬまたは磁気記録素子Ｒと接続された配線ＢＬ、ＷＬを流れる電流の電流磁界が、バイアス磁界Ｈｂとして自由層ＦＦの困難軸方向に印加される。このため、第１実施形態と同じ効果を得られる。
さらに、第４実施形態によれば、配線ＴＬが設けられ、配線ＴＬの電流磁界が、自由層ＦＦの困難軸方向に印加される。このため、自由層ＦＦに印加されるバイアス磁界Ｈｂの大きさを、配線ＢＬ、ＷＬ、ＴＬの電流値により設定できるため、より細かく調整できる。
（５）第５実施形態
第５実施形態は、第３実施形態の変形に係る。第５実施形態では、磁気記録素子Ｒの近傍に導体層Ｃが設けられ、この導体層Ｃを流れる電流によって発生する磁界が書き込みの際に用いられる。
［５−１］構造
図５７、図５９、図６１、図６３は、それぞれ、本発明の第５実施形態に係るメモリセルの１つを模式的に示す斜視図である。図５８、図６０、図６２、図６４は、それぞれ、図５７、図５９、図６１、図６３の上面図である。図５７、図５９、図６１、図６３の違いは、導体層Ｃと接続されている配線の組み合わせが相互に異なることである。
図５７、図５８に示すように、磁気記録素子Ｒの近傍に、磁気記録素子Ｒと離れて導体層Ｃが設けられている。磁気記録素子Ｒと導体層Ｃとは電気的に絶縁されている。導体層Ｃの一端は配線ＢＬと接続され、他端は配線ＷＬと接続されている。
図５７、図５８の構成のメモリセルへのデータの書き込みは、配線ＢＬの一端と配線ＷＬの一端の間に電圧が印加されるか、この間に電流が供給されることによって行われる。この結果、導体層Ｃを電流ＩＣが流れ、電流ＩＣによる電流磁界が自由層ＦＦに印加される。
第４実施形態の場合と同様に、配線ＢＬ、ＷＬおよび導体層Ｃがそれぞれ電流磁界を発生し、自由層ＦＦに対して作用を及ぼす。したがって、各配線ＷＬ、ＢＬの方向や流す電流の大きさを適宜調整し、自由層ＦＦに対して、困難軸方向を向く合成磁界が印加されるようにすることができる。例えば、配線ＢＬ、ＷＬが第３実施形態で述べたように、自由層ＦＦの容易軸に対して、それぞれ４５°、１３５°になるように配置される。また、導体層Ｃは、自由層ＦＦの容易軸の延長線上（およびその近傍）に配置される。この結果、導体層Ｃから、自由層ＦＦにおいて困難軸方向を向く磁界を加えることができる。
また、導体層Ｃからの電流磁界とバイアス磁界の合成磁界が、第３実施形態に例示したような条件に収まるように設定される。この条件が満たされるように、導体層Ｃの材料および大きさ等が適切に選択されることにより導体層Ｃからの電流磁界の大きさが調整される。
図５９、図６０では、配線ＢＬと平行な配線ＢＬ２が設けられ、導体層Ｃは配線ＢＬ２と配線ＷＬとの間に接続される。この構成のメモリセルへのデータの書き込みの際、図５７、図５８の場合に加えて、配線ＢＬ２の一端と配線ＷＬの一端の間にも電圧が印加されるか、この間に電流が供給される。この結果、配線ＢＬ２を電流ＩＢ２が流れ、導体層Ｃを電流ＩＣが流れる。そして、電流ＩＣによる電流磁界が自由層ＦＦに印加される。
図６１、図６２では、配線ＷＬと平行な配線ＷＬ２が設けられ、導体層Ｃは配線ＢＬと配線ＷＬ２との間に接続される。この構成のメモリセルへのデータの書き込みの際、図５７、図５８の場合に加えて、配線ＢＬの一端と配線ＷＬ２の一端の間にも電圧が印加されるか、この間に電流が供給される。この結果、配線ＷＬ２を電流ＩＷ２が流れ、導体層Ｃを電流ＩＣが流れる。そして、電流ＩＣによる電流磁界が自由層ＦＦに印加される。
図６３、図６４では、配線ＢＬと平行な配線ＢＬ２、および配線ＷＬと平行な配線ＷＬ２が設けられる。導体層Ｃは配線ＢＬ２と配線ＷＬ２との間に接続される。この構成のメモリセルへのデータの書き込みの際、図５７、図５８の場合に加えて、配線ＢＬ２の一端と配線ＷＬ２の一端の間にも電圧が印加されるか、この間に電流が供給される。この結果、配線ＢＬ２を電流ＩＢ２が流れ、配線ＷＬ２を電流ＩＷ２が流れ、導体層Ｃを電流ＩＣが流れる。そして、電流ＩＣによる電流磁界が自由層ＦＦに印加される。
［５−２］効果
第５実施形態に係るメモリセルによれば、磁気記録素子Ｒの近傍に導体層Ｃが設けられ、この導体層Ｃからの電流磁界が、バイアス磁界Ｈｂとして自由層ＦＦの困難軸方向に印加される。このため、第１実施形態と同じ効果を得られる。
（６）第６実施形態
第１乃至第５実施形態に係る磁気記録素子、メモリセルは、微小かつ磁化反転機構を有することから、各種用途に適用できる。より詳しくは、これらの磁気記録素子を、多数並べることにより、ＭＲＡＭ等の記録再生装置に適用することができる。第６実施形態は、第１乃至第５実施形態に係る磁気記録素子およびメモリセルを用いた磁気記録装置に関する。
［６−１］構造
図６５乃至図７０は、それぞれ、本発明の第６実施形態に係る磁気記録装置の１つを模式的に示す上面図である。図６５乃至図６８では、ハードバイアス層は、第１実施形態に示した材料による永久磁石から構成される。一方、図６９、図７０では、ハードバイアス層は、電磁石により構成される。また、図６５乃至図６８の違いは、ハードバイアス層ＨＢの配置の仕方である。
図６５乃至図７０に示すように、第１実施形態の基本積層膜ＢＭＬ、または第２実施形態の磁気記録素子Ｒ、または第５実施形態の磁気記録素子Ｒと導体層Ｃとからなる構造と、配線ＢＬと、配線ＷＬとにより、１つのメモリセルが構成される。複数のメモリセルが行列状に配置されることによりメモリセルアレイＭＣＡが構成される。各メモリセルは絶縁層によって相互に電気的に絶縁されている。
第３、第５実施形態における配線ＷＬおよび配線ＢＬは同一直線上に並ぶ複数のメモリセルによって共有されている。配線ＷＬおよび配線ＢＬは各メモリセルセルアレイＭＣＡの周囲に配置された周辺回路Ｐに接続されている。この周辺回路Ｐにより、配線ＷＬと配線ＢＬをそれぞれ一本ずつ選択し、その間に電流を流すことができる。このとき、選択された配線ＷＬと配線ＢＬの両方に接続されたメモリセルが一意に選択され、このメモリセルに対して、第３、第５実施形態で述べた方法により、書き込みまたは読み出しが行われる。
第５実施形態のメモリセルの場合、各配線ＢＬと平行に配線ＢＬ２が配置され（図示せぬ）、各配線ＷＬと平行に配線ＷＬ２が配置されている（図示せぬ）。そして、配線ＢＬ２および配線ＷＬ２も周辺回路Ｐと接続され、周辺回路Ｐにより、書き込み対象のメモリセルの導体層Ｃに一意に電流が供給される。
図６５では、第１実施形態のハードバイアス層ＨＢは、メモリセルの列方向に平行な直線上に１列ごとに設けられ、また各列ごとにおいて相互に分離されている。
図６６および図６７では、ハードバイアス層ＨＢは、メモリセルの列方向に平行な直線上に配置され、同一列上では分離されていない。さらに、図６６では、ハードバイアス層はメモリセルの１列ごとに設けられ、図６７は、幾つかの列（図では２列を例示）ごとに、設けられている。
図６８では、ハードバイアス層ＨＢは複数のメモリセルからなる矩形領域の外側に設けられている。そして、各メモリセルアレイＭＣＡを構成する全てのメモリセルが、同一のハードバイアス層ＨＢからバイアス磁界Ｈｂを印加される。
図６９では、ハードバイアス層ＨＢＭは、メモリセルアレイＭＣＡの外側に、メモリセルの列方向に沿った周辺回路Ｐに隣接して設けられる。相互に隣接するメモリセルアレイＭＣＡ間で、ハードバイアス層ＨＢＭが共用される。図７０では、図６８と同じように配置される。
［６−２］実施例
本実施形態の実施例の１つとして、第３実施形態の実施例のサンプルと同様の構造を持つ磁気記録素子を用いて磁気記録装置を作製した実施例について説明する。図７１は、１つのメモリセルが、磁気記録素子Ｒと選択トランジスタＴとを含む例である。図７１においてハードバイアス層ＨＢは省略されている。磁気記録素子Ｒは、配線（ビット線）ＢＬと選択トランジスタＴの一端との間に接続される。選択トランジスタＴの他端は、典型的には接地電位とされ、ゲートは配線（ワード線）ＷＬと接続される。
図７１に示す実施例では、磁気記録素子Ｒの選択に選択トランジスタＴを用いたが、他のスイッチング素子を用いてもよい。できれば、オン時の抵抗が低抵抗のものが好ましい。このような素子として、例えば、図７２に示すように、ダイオードＤを用いてもよい。この場合、各メモリセルにおいて、直列接続された磁気記録素子ＲとダイオードＤが、ワード線ＷＬとビット線ＢＬとの間に接続される。
メモリセルは、例えば以下の工程により作製される。すなわち、図７３に示すように、半導体基板（図示せぬ）上に、リソグラフィー工程、ＲＩＥ(Reactive Ion Etching)等の異方性エッチング、イオン注入等の工程により、選択トランジスタＴ（図示せぬ）、および選択トランジスタＴと電気的に接続された下層配線ＷＬが設けられる。次に、この下層配線ＷＬ上に第１実施形態の実施例に記載したものと同様の方法により、磁気記録素子Ｒやハードバイアス層ＨＢが形成され、さらに磁気記録素子Ｒ上に上層配線ＢＬが形成される。各磁気記録素子ＲおよびハードバイアスＨＢ相互間は、絶縁膜Ｉにより埋め込まれている。
このようなメモリセルが、メモリセルアレイＭＣＡにおいて行列状に配置され、同じ行に属するメモリセルの各選択トランジスタＴのゲートは、同じ配線ＷＬと接続されている。同様に、同じ列に属するメモリセルの各メモリセルは同じ配線ＢＬと接続されている。そして、メモリセルアレイＭＣＡの周囲にデコーダ、読み出し回路、電流供給回路等の周辺回路Ｐが設けられる。配線ＢＬ、配線ＷＬは周辺回路Ｐに接続される。
デコーダにより、外部からのアドレス信号に応じたアドレスを有するメモリセルを通る配線ＢＬ、配線ＷＬに、書き込み電流、再生電流等が供給される。すなわち、情報の書き込みまたは読み出しの際、対象のメモリセルと接続されたトランジスタＴの配線を選択することにより選択トランジスタＴがオンとされる。次いで、このメモリセルと接続された配線に書き込み電流または再生電流を流すことにより、記録、再生が行われる。書き込みおよび再生における電流値の許容範囲およびその方法については、第１実施形態の項で述べたとおりである。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記録素子を構成する各要素の具体的な寸法関係や材料、その他、電極、パッシベーション、絶縁構造などの形状や材質に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、磁気記録素子における反強磁性層、中間層、絶縁層などの構成要素は、それぞれ、単層として形成しても良く、あるいは、２以上の層を積層した構造としても良い。
また、本発明の実施の形態として上述した磁気記録素子や磁気記録装置を基にして、当業者が適宜設計変更して実施しうる全ての磁気記録素子、磁気記録装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
第１実施形態に係る磁気記録素子の断面構造を模式的に示す図。 基本積層膜の構造の一例を模式的に示す図。 基本積層膜の構造の一例を模式的に示す図。 基本積層膜の構造の一例を模式的に示す図。 基本積層膜の構造の一例を模式的に示す図。 自由層の磁化方向をｙｚ平面に沿って示す図。 第１実施形態における自由層の磁化方向の角度θの時間変化の一例を示す図。 バイアス磁界と電流の大きさを変化させた場合の、磁化方向の動的挙動についての相図。 バイアス磁界と電流の大きさを変化させた場合の、磁化方向の動的挙動についての相図。 バイアス磁界と電流の大きさを変化させた場合の、磁化方向の動的挙動についての相図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 固着層および自由層に適用可能な構造の断面構造を模式的に示す図。 非磁性層の厚さとこの非磁性層を挟む２つの強磁性層間の結合力との関係を示す図。 ハードバイアス層の配置の他の例を模式的に示す図。 ハードバイアス層の配置の他の例を模式的に示す図。 ハードバイアス層の配置の他の例を模式的に示す図。 ハードバイアス層の配置の他の例を模式的に示す図。 ハードバイアス層の配置の他の例を模式的に示す図。 ハードバイアス層の配置の他の例を模式的に示す図。 比較例としての磁気記録素子の断面構造を模式的に示す図。 比較例としての磁気記録素子の断面構造を模式的に示す図。 第２実施形態に係る磁気記録素子の断面構造を模式的に示す図。 第２実施形態に係る磁気記録素子の断面構造を模式的に示す図。 第３実施形態に係るメモリセルを模式的に示す斜視図である。 第３実施形態に係るメモリセルの上面図。 第４実施形態に係るメモリセルの１つを模式的に示す斜視図。 第４実施形態に係るメモリセルの１つを模式的に示す斜視図。 第４実施形態に係るメモリセルの上面図。 第５実施形態に係るメモリセルの１つを模式的に示す斜視図。 図５７の上面図。 第５実施形態に係るメモリセルの１つを模式的に示す斜視図。 図５９の上面図。 第５実施形態に係るメモリセルの１つを模式的に示す斜視図。 図６１の上面図。 第５実施形態に係るメモリセルの１つを模式的に示す斜視図。 図６３の上面図。 第６実施形態に係る磁気記録装置の１つを模式的に示す上面図。 第６実施形態に係る磁気記録装置の１つを模式的に示す上面図。 第６実施形態に係る磁気記録装置の１つを模式的に示す上面図。 第６実施形態に係る磁気記録装置の１つを模式的に示す上面図。 第６実施形態に係る磁気記録装置の１つを模式的に示す上面図。 第６実施形態に係る磁気記録装置の１つを模式的に示す上面図。 第６実施形態の実施例に係る磁気記録装置を模式的に示す図。 第６実施形態の実施例に係る磁気記録装置を模式的に示す図。 第６実施形態の実施例に係るメモリセルの一部を示す断面図。
符号の説明
Ｒ…磁気記録素子、ＢＭＬ…基本積層膜、ＨＢ、ＨＢＭ…ハードバイアス膜、ＦＰＷ…強磁性層（第１固着層）、ＦＦ…強磁性層（自由層）、ＳＷ、ＳＲ…中間層、ＦＰＲ…強磁性層（第２固着層）、ＡＦＷ、ＡＦＲ…反強磁性層、ＦＭ１、ＦＭ２、ＦＭ３、ＦＭ４…強磁性サブレイヤー、ＦＣ、ＡＣ…非磁性サブレイヤー、ＢＬ、ＢＬ２、ＷＬ、ＷＬ２、ＴＬ…配線、Ｃ…導体層、Ｔ…選択トランジスタ、Ｄ…ダイオード、Ｉ…絶縁膜。

Claims (10)

  1. 相互に向き合う第１面および第２面を有し、電子を前記第１面と前記第２面とを通過する方向に書き込み時に供給され、前記第１面と前記第２面とに亘る方向に磁化方向が固定された第１固着層と、
    前記第２面と面し、非磁性材料から実質的になる第１中間層と、
    前記第１中間層の前記第１固着層と反対の面と面し、磁化容易軸方向および磁化困難軸方向が前記第１面または前記第２面に沿い、大きさが第１値の一軸異方性磁界を有し、前記第１固着層を通ったスピン偏極した電子が作用することにより磁化方向が変化する自由層と、
    前記磁化困難軸方向に沿い且つ前記第１値より大きさの小さい磁界を前記自由層に印加する磁界発生層と、
    を具備することを特徴とする磁気記録素子。
  2. 前記自由層の前記第１中間層と反対の面と面し、非磁性材料から実質的になる第２中間層と、
    前記第２中間層の前記自由層と反対の面と面し、磁化容易軸方向が前記第１面または前記第２面に沿う第２固着層と、
    をさらに具備することを特徴とする請求項１に記載の磁気記録素子。
  3. 前記磁界発生層が、永久磁石または電磁石を含むことを特徴とする請求項１または請求項２に記載の磁気記録素子。
  4. 前記磁界発生層が、前記第１固着層と電気的に接続された第１配線と、前記自由層または前記第２固着層と電気的に接続された第２配線と、のうちの少なくとも一方を含み、
    前記磁界発生層から前記自由層に印加される磁界と、前記自由層の磁化方向を反転させるに足る電子流が前記第１配線または前記第２配線を流れることにより発生する磁界と、の合成磁界の前記磁化困難軸方向における成分が、前記第１値より小さい、
    ことを特徴とする請求項２に記載の磁気記録素子。
  5. 前記磁界発生層が、書き込み時に電流を供給される導電層を含むことを特徴とする請求項１または請求項２に記載の磁気記録素子。
  6. 前記第１中間層または前記第２中間層が非磁性金属から実質的になることを特徴とする請求項１乃至請求項５のいずれか１項に記載の磁気記録素子。
  7. 前記第２中間層が絶縁体または半導体を含むことを特徴とする請求項１乃至請求項５のいずれか１項に記載の磁気記録素子。
  8. 請求項１乃至請求項７のいずれか１項に記載の磁気記録素子を複数個含み、
    前記磁気記録素子が行列状に配置されたメモリセルアレイを含む、
    ことを特徴とする磁気記録装置。
  9. 前記磁気記録素子のそれぞれは、第１端と第２端を有し、
    同じ行に属する前記磁気記録素子のそれぞれの第１端と電気的に接続された第１配線と、
    同じ列に属する前記磁気記録素子のそれぞれの第２端と電気的に接続された第２配線と、
    前記第１配線および前記第２配線と接続され、前記第１配線および前記第２配線に電流を流すことにより前記磁気記録素子の任意の１つを対象とした情報の書き込みおよび読み出しを行う制御回路と、
    をさらに具備することを特徴とする請求項８に記載の磁気記録装置。
  10. 相互に向き合う第１面および第２面を有し、且つ前記第１面と前記第２面とに亘る方向に磁化方向が固定された第１固着層の前記第１面と前記第２面とを通過する方向に電子を供給することにより、前記電子をスピン偏極させる工程と、
    非磁性材料から実質的になる第１中間層を介して前記第２面と面し、且つ磁化容易軸方向および磁化困難軸方向が前記第１面または前記第２面に沿う自由層に、前記電子を供給する工程と、
    前記磁化困難軸方向に沿い且つ前記自由層の一軸異方性磁界より小さい大きさの磁界を前記自由層に印加する工程と、
    を具備することを特徴とする情報の記録方法。
JP2004368190A 2004-12-20 2004-12-20 磁気記録素子、磁気記録装置、および情報の記録方法 Expired - Fee Related JP4575136B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004368190A JP4575136B2 (ja) 2004-12-20 2004-12-20 磁気記録素子、磁気記録装置、および情報の記録方法
US11/305,884 US7532503B2 (en) 2004-12-20 2005-12-19 Magnetic recording element, magnetic recording apparatus and recording method of information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004368190A JP4575136B2 (ja) 2004-12-20 2004-12-20 磁気記録素子、磁気記録装置、および情報の記録方法

Publications (2)

Publication Number Publication Date
JP2006179524A true JP2006179524A (ja) 2006-07-06
JP4575136B2 JP4575136B2 (ja) 2010-11-04

Family

ID=36595419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004368190A Expired - Fee Related JP4575136B2 (ja) 2004-12-20 2004-12-20 磁気記録素子、磁気記録装置、および情報の記録方法

Country Status (2)

Country Link
US (1) US7532503B2 (ja)
JP (1) JP4575136B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109118A (ja) * 2006-09-29 2008-05-08 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP2008171882A (ja) * 2007-01-09 2008-07-24 Sony Corp 記憶素子及びメモリ
JP2010045387A (ja) * 2009-10-14 2010-02-25 Toshiba Corp スピンメモリ
US7812383B2 (en) 2006-09-08 2010-10-12 Kabushiki Kaisha Toshiba Spin memory and spin FET
US7848059B2 (en) 2006-09-29 2010-12-07 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic random access memory using the same
JP2012517107A (ja) * 2009-02-02 2012-07-26 クアルコム，インコーポレイテッド ダマシンタイププロセスで形成されたトンネル障壁とピンド層と頂部電極とを備えた磁気トンネル接合
JP2012146984A (ja) * 2011-01-13 2012-08-02 Crocus Technology Sa 分極層を備える磁気トンネル接合
JP2013021328A (ja) * 2011-07-07 2013-01-31 Samsung Electronics Co Ltd 半金属強磁性体を用いた磁気接合を提供するための方法及びシステム
JP2015521795A (ja) * 2012-06-19 2015-07-30 マイクロン テクノロジー， インク． メモリセル、半導体デバイス構造、メモリシステムおよび作製方法
KR20160142255A (ko) * 2015-06-02 2016-12-12 에이취지에스티 네덜란드 비.브이. 외부 강자성 바이어싱 필름을 사용하는 전압 제어 자기 이방성 전환 디바이스

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7573737B2 (en) 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
JP4575136B2 (ja) * 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
JP4435189B2 (ja) * 2007-02-15 2010-03-17 株式会社東芝 磁気記憶素子及び磁気記憶装置
JP4649433B2 (ja) * 2007-03-27 2011-03-09 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気記憶装置及び磁気メモリ
US7486552B2 (en) * 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
WO2008154519A1 (en) * 2007-06-12 2008-12-18 Grandis, Inc. Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US20090185410A1 (en) * 2008-01-22 2009-07-23 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing unidirectional polarity selection devices
US7929258B2 (en) * 2008-01-22 2011-04-19 Seagate Technology Llc Magnetic sensor including a free layer having perpendicular to the plane anisotropy
US8149547B2 (en) * 2008-03-13 2012-04-03 Tdk Corporation Magnetoresistive effect element and thin-film magnetic head with the magnetoresistive effect element
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US8970995B2 (en) * 2009-03-10 2015-03-03 Tdk Corporation Magnetoresistance effect element having layer containing Zn at the interface between magnetic layer and non-magnetic intermediate layer
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US8102703B2 (en) * 2009-07-14 2012-01-24 Crocus Technology Magnetic element with a fast spin transfer torque writing procedure
US8705213B2 (en) * 2010-02-26 2014-04-22 Seagate Technology Llc Magnetic field detecting device with shielding layer at least partially surrounding magnetoresistive stack
US8565010B2 (en) * 2011-02-16 2013-10-22 Avalanche Technology, Inc. Magnetic random access memory with field compensating layer and multi-level cell
US8399941B2 (en) * 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
US9142758B2 (en) 2011-06-14 2015-09-22 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction configured for precessional switching using a bias structure
JP6098214B2 (ja) * 2012-02-29 2017-03-22 Tdk株式会社 磁性薄膜発振素子
DE102012005134B4 (de) * 2012-03-05 2015-10-08 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Spin-Ventil und Verwendung einer Vielzahl von Spin-Ventilen
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10468455B2 (en) * 2016-04-12 2019-11-05 International Business Machines Corporation Simplified double magnetic tunnel junctions
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250206A (ja) * 2000-03-03 2001-09-14 Fujitsu Ltd 磁気ランダムアクセスメモリ装置
JP2002118306A (ja) * 2000-10-05 2002-04-19 Matsushita Electric Ind Co Ltd 磁気抵抗素子および多素子型磁気抵抗素子
JP2002261352A (ja) * 2000-12-07 2002-09-13 Commiss Energ Atom 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
JP2003133530A (ja) * 2001-10-24 2003-05-09 Nec Corp Ｍｒａｍ及びｍｒａｍの書き込み方法
WO2003043017A2 (fr) * 2001-11-16 2003-05-22 Commissariat A L'energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
JP2003209226A (ja) * 2002-01-16 2003-07-25 Toshiba Corp 磁気メモリ
WO2004064073A2 (en) * 2003-01-07 2004-07-29 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
JP2005277147A (ja) * 2004-03-25 2005-10-06 Tohoku Univ 磁気記録素子の記録方法及び磁気記録素子アレイ
JP2006054046A (ja) * 2004-08-12 2006-02-23 Samsung Electronics Co Ltd スピン注入を用いて磁気ラム素子を駆動させる方法、及び磁気ラム素子
JP2006092626A (ja) * 2004-09-22 2006-04-06 Sony Corp メモリ及びその記録方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030002231A1 (en) * 2001-06-29 2003-01-02 Dee Richard Henry Reduced sensitivity spin valve head for magnetic tape applications
JP2006134363A (ja) * 2002-07-29 2006-05-25 Nec Corp 磁気ランダムアクセスメモリ
JP3863484B2 (ja) * 2002-11-22 2006-12-27 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7088611B2 (en) * 2004-11-30 2006-08-08 Infineon Technologies Ag MRAM with switchable ferromagnetic offset layer
JP4575136B2 (ja) * 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
JP4877575B2 (ja) * 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250206A (ja) * 2000-03-03 2001-09-14 Fujitsu Ltd 磁気ランダムアクセスメモリ装置
JP2002118306A (ja) * 2000-10-05 2002-04-19 Matsushita Electric Ind Co Ltd 磁気抵抗素子および多素子型磁気抵抗素子
JP2002261352A (ja) * 2000-12-07 2002-09-13 Commiss Energ Atom 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法
JP2003133530A (ja) * 2001-10-24 2003-05-09 Nec Corp Ｍｒａｍ及びｍｒａｍの書き込み方法
WO2003043017A2 (fr) * 2001-11-16 2003-05-22 Commissariat A L'energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
JP2005510047A (ja) * 2001-11-16 2005-04-14 コミツサリア タ レネルジー アトミーク 磁気トンネル接合を有する磁気装置、メモリアレイ、及びこれらを用いた読み出し／書き込み方法
JP2003209226A (ja) * 2002-01-16 2003-07-25 Toshiba Corp 磁気メモリ
WO2004064073A2 (en) * 2003-01-07 2004-07-29 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
JP2006518099A (ja) * 2003-01-07 2006-08-03 グランディス インコーポレイテッド リセット可能な磁化を有する磁性層を含み、スピントランスファーを用いる多層積層構造
JP2005277147A (ja) * 2004-03-25 2005-10-06 Tohoku Univ 磁気記録素子の記録方法及び磁気記録素子アレイ
JP2006054046A (ja) * 2004-08-12 2006-02-23 Samsung Electronics Co Ltd スピン注入を用いて磁気ラム素子を駆動させる方法、及び磁気ラム素子
JP2006092626A (ja) * 2004-09-22 2006-04-06 Sony Corp メモリ及びその記録方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812383B2 (en) 2006-09-08 2010-10-12 Kabushiki Kaisha Toshiba Spin memory and spin FET
US8217438B2 (en) 2006-09-08 2012-07-10 Kabushiki Kaisha Toshiba Spin memory and spin FET
US7848059B2 (en) 2006-09-29 2010-12-07 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic random access memory using the same
JP2008109118A (ja) * 2006-09-29 2008-05-08 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP2008171882A (ja) * 2007-01-09 2008-07-24 Sony Corp 記憶素子及びメモリ
US9368716B2 (en) 2009-02-02 2016-06-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ
JP2012517107A (ja) * 2009-02-02 2012-07-26 クアルコム，インコーポレイテッド ダマシンタイププロセスで形成されたトンネル障壁とピンド層と頂部電極とを備えた磁気トンネル接合
JP2010045387A (ja) * 2009-10-14 2010-02-25 Toshiba Corp スピンメモリ
JP2012146984A (ja) * 2011-01-13 2012-08-02 Crocus Technology Sa 分極層を備える磁気トンネル接合
JP2013021328A (ja) * 2011-07-07 2013-01-31 Samsung Electronics Co Ltd 半金属強磁性体を用いた磁気接合を提供するための方法及びシステム
US9356229B2 (en) 2012-06-19 2016-05-31 Micron Technology, Inc. Memory cells and methods of fabrication
JP2015521795A (ja) * 2012-06-19 2015-07-30 マイクロン テクノロジー， インク． メモリセル、半導体デバイス構造、メモリシステムおよび作製方法
US9711565B2 (en) 2012-06-19 2017-07-18 Micron Technology, Inc. Semiconductor devices comprising magnetic memory cells
US10121824B2 (en) 2012-06-19 2018-11-06 Micron Technology, Inc. Magnetic structures, semiconductor structures, and semiconductor devices
US10586830B2 (en) 2012-06-19 2020-03-10 Micron Technology, Inc. Magnetic structures, semiconductor structures, and semiconductor devices
US11158670B2 (en) 2012-06-19 2021-10-26 Micron Technology, Inc. Magnetic structures, semiconductor structures, and semiconductor devices
KR20160142255A (ko) * 2015-06-02 2016-12-12 에이취지에스티 네덜란드 비.브이. 외부 강자성 바이어싱 필름을 사용하는 전압 제어 자기 이방성 전환 디바이스
JP2016225633A (ja) * 2015-06-02 2016-12-28 エイチジーエスティーネザーランドビーブイ 外部強磁性バイアス膜を用いる電圧制御磁気異方性スイッチング装置
KR101869149B1 (ko) * 2015-06-02 2018-06-19 에이취지에스티 네덜란드 비.브이. 외부 강자성 바이어싱 필름을 사용하는 전압 제어 자기 이방성 전환 디바이스

Also Published As

Publication number Publication date
US20060132990A1 (en) 2006-06-22
US7532503B2 (en) 2009-05-12
JP4575136B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
JP4575136B2 (ja) 磁気記録素子、磁気記録装置、および情報の記録方法
JP6130886B2 (ja) 磁気素子及び記憶装置
US8553450B2 (en) Magnetic random access memory and write method of the same
JP6290487B1 (ja) 磁気メモリ
US6611405B1 (en) Magnetoresistive element and magnetic memory device
US8766383B2 (en) Method and system for providing a magnetic junction using half metallic ferromagnets
US9984735B2 (en) Memory element and memory apparatus
US20070096229A1 (en) Magnetoresistive element and magnetic memory device
US7595966B2 (en) Multi-valued data recording spin injection magnetization reversal element and device using the element
WO2011093252A1 (ja) 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US10192600B2 (en) Storage element
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
US9196336B2 (en) Storage cell, storage device, and magnetic head
JP2007150265A (ja) 磁気抵抗効果素子および磁気記憶装置
US10256394B2 (en) Magnetoresistive element and magnetic memory
JP2007201059A (ja) 磁気素子、磁気記録装置及び書き込み方法
JP2008252036A (ja) 磁気抵抗素子及び磁気メモリ
WO2012004883A1 (ja) 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
JP2006086476A (ja) 磁気記録素子および磁気記録装置
US20090052237A1 (en) Magnetic memory device and magnetic memory apparatus
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
JP4359228B2 (ja) 磁気記録素子、磁気記録装置、および磁気記録方法
JP2008071903A (ja) 磁気整流素子
JP2022025821A (ja) 磁気メモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees