KR20160142255A - 외부 강자성 바이어싱 필름을 사용하는 전압 제어 자기 이방성 전환 디바이스 - Google Patents

외부 강자성 바이어싱 필름을 사용하는 전압 제어 자기 이방성 전환 디바이스 Download PDF

Info

Publication number
KR20160142255A
KR20160142255A KR1020160068948A KR20160068948A KR20160142255A KR 20160142255 A KR20160142255 A KR 20160142255A KR 1020160068948 A KR1020160068948 A KR 1020160068948A KR 20160068948 A KR20160068948 A KR 20160068948A KR 20160142255 A KR20160142255 A KR 20160142255A
Authority
KR
South Korea
Prior art keywords
layer
ferromagnetic layer
ferromagnetic
magnet
substrate
Prior art date
Application number
KR1020160068948A
Other languages
English (en)
Other versions
KR101869149B1 (ko
Inventor
조던 에이 카틴
Original Assignee
에이취지에스티 네덜란드 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이취지에스티 네덜란드 비.브이. filed Critical 에이취지에스티 네덜란드 비.브이.
Publication of KR20160142255A publication Critical patent/KR20160142255A/ko
Application granted granted Critical
Publication of KR101869149B1 publication Critical patent/KR101869149B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H01L43/02—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H01L43/08—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

본 발명의 양태들은 외부 강자성 바이어싱 필름을 사용하는 전압 제어 자기 이방성(VCMA) 전환 디바이스에 관한 것이다. 본 발명의 양태들은 자기 저항 랜덤 액세스 메모리(MRAM) 디바이스를 제공한다. MRAM 디바이스는 일반적으로 기판, 기판 상에 배치되는 적어도 하나의 자기 터널 정션(MTJ) 스택으로서, 고정된 자화를 갖는 제1 강자성 층과 고정되지 않은 자화를 갖는 제2 강자성 층 사이에 터널 배리어층을 포함하는 MTJ 스택, 및 제2 강자성 층에 인접하게 배치되는 자석을 포함한다.

Description

외부 강자성 바이어싱 필름을 사용하는 전압 제어 자기 이방성 전환 디바이스{VOLTAGE-CONTROLLED MAGNETIC ANISOTROPY SWITCHING DEVICE USING AN EXTERNAL FERROMAGNETIC BIASING FILM}
본 발명의 양태들은 일반적으로 데이터 저장 시스템에 관한 것으로, 보다 상세하게는, 외부 강자성 바이어싱 필름을 사용하는 전압 제어 자기 이방성(VCMA) 전환 디바이스에 관한 것이다.
현대 전자 디바이스들은 점점 더 상당한 양의 고체 상태 메모리를 포함하고 있다. 전자 산업은 계속해서 낮은 전력 소모를 제공하는 더 높은 밀도 디바이스를 강구한다. 자기 메모리 디바이스는 자기 메모리 디바이스의 본질에 의해 비휘발성 특성을 제공하고, 차세대 메모리 타입으로서 증가하는 관심을 끌고 있다.
디스크 드라이브에 사용되는 자기 매체의 더 높은 저장 비트 밀도로 인해 자기 비트의 크기(체적)가 감소되었다. 자기 랜덤 액세스 메모리(MRAM)는 빠른 액세스 시간, 무한한 기록/판독 내구성, 방사선 강도 및 높은 저장 밀도를 제공한다. 통상적 RAM 칩 기술과 달리, MRAM 데이터는 전기 전하로서 저장되지 않고, 대신에 저장 요소들의 자기 분극에 의해 저장된다. 자기 터널 정션(MTJ) 메모리 요소를 포함하는 MRAM 셀은 필름면에 대하여 MTJ 층 구조체의 평면 내 또는 수직 자화에 대해 설계될 수 있다. 요소는 2개의 자기로 분극된 플레이트로 형성되며. 2개의 자기로 분극된 플레이트 각각은 MTJ 스택을 함께 형성하는 얇은 절연층에 의해 분리되는 자기 분극 필드를 유지할 수 있다. 도 1은 본 발명의 특정 양태들에 따른 예시적 MTJ 스택(100)을 도시하는 도면이다. 도 1에 도시된 바와 같이, 2개의 플레이트 중 하나는 특정 극성으로 설정된 (즉, 고정된 자화를 갖는) 영구 자석(102)이며; 다른 플레이트(106)의 분극은 충분히 강한 외부장의 분극과 일치하도록 변화될(즉, 자유 자화를 가질) 것이다. 그러므로, 셀은 셀이 비휘발성 메모리 요소로서의 역할을 하는 것을 가능하게 하는 2개의 안정된 상태를 갖는다.
메모리 디바이스는 그러한 셀들의 격자로 구축될 수 있다. 칩 상의 어레이로의 MRAM 셀은 금속 워드 및 비트 라인에 의해 연결된다. 각각의 메모리 셀은 워드 라인 및 비트 라인에 연결된다. 워드 라인은 셀의 행을 연결시키고, 비트 라인은 셀의 열을 연결시킨다. 전형적으로 상호 보완적 금속-산화물 반도체(CMOS) 구조체는 상단 또는 하단 금속 접촉을 통해 MTJ 스택에 전기적 연결되는 선택 트랜지스터를 포함한다. 전류 흐름의 방향은 상단 금속 전극과 하단 금속 전극 사이이다.
MRAM 셀의 분극 상태를 판독하는 것은 셀의 MTJ의 전기 저항을 측정함으로써 달성된다. 특정 셀은 공급 라인으로부터 MTJ 층을 통해 접지로의 전류를 전환시키는 연관된 트랜지스터를 전력 공급함으로써 통상적으로 선택된다. 터널링 자기 저항 효과로 인해, 터널링 배리어층(104)을 통한 전자의 양자 터널링이 발생하는 경우, 셀의 전기 저항은 MTJ의 2개의 자기층의 분극들의 상대 배향으로 인해 변화된다. 결과로서 생기는 전류를 측정함으로써, 임의의 특정 셀 내부의 저항이 결정될 수 있고, 이것으로부터 자유 기록 가능(자유)층의 극성이 결정된다. 2개의 층이 동일한 분극을 갖는다면, 이는 상태 “0”을 의미하는 것으로 고려되고 저항이 “낮은” 반면에, 2개의 층이 반대 분극이면, 저항은 더 높을 것이고 이는 상태 “1”을 의미한다. 데이터는 다양한 기법을 사용하여 셀에 기록된다.
통상적 MRAM에서, 외부 자계는 셀에 근접한 와이어에서의 전류에 의해 제공되며, 셀에 근접한 와이어에서의 전류는 자유층을 정렬시키기에 충분히 강하다. 스핀 전달 토크(STT) MRAM은 자유층의 영역에 직접 회전력을 주는데 스핀 정렬된(“분극된”) 전자를 사용한다. 자유층으로 흐르는 그러한 분극된 전자는 자유층의 자화를 재정렬하는데(예를 들어, 반전시키는데) 충분한 토크를 가한다.
자기 저항 RAM(MeRAM)은 다른 타입들의 MRAM과 마찬가지로 2단자 메모리 요소에서의 리드아웃(readout)을 위해 터널링 자기 저항(TMR) 효과를 사용한다. 그러나, 정보의 기록은 전류 제어(예를 들어 STT 또는 스핀 궤도 토크(SOT)) 메커니즘과는 대조적으로 터널 배리어 및 자유층의 인터페이스에서 VCMA에 의해 수행된다. VCMA 디바이스에서, 자기 특성은 전계의 인가에 의해 제어된다. VCMA 디바이스는 나노 자석의 전계 유도 전환에 기반한다. MeRAM 디바이스는 전력 소실의 급격한 감소에 대한 가능성을 갖는다. 디바이스를 작동시키는 전류에 대한 필요를 제거함으로써, 저항 소실은 상당히 감소되어, 매우 낮은 동적(즉 전환) 에너지 소실을 야기한다. 감소된 전력 소실에 더하여, MeRAM에서의 기록을 위한 전계의 사용은 강화된 비트 밀도의 면에서 이점을 제공한다. 특히, 자전기 기록은 회로에 통합될 때, 액세스 디바이스들(예를 들어 트랜지스터들)에 전류 구동 기반 크기 제한을 부과하지 않으므로, 훨씬 더 작은 전체 셀 면적을 가능하게 한다. 동시에, MeRAM은 원칙적으로 STT-MRAM의 모든 중요한 이점 즉, 높은 내구성, 높은 속도, 방사선 강도 및 비휘발성 작동에 대한 가능성을 보유한다.
따라서, 높은 밀도 및 높은 에너지 효율적 자기 메모리 디바이스에 대한 요구가 존재한다.
본 발명의 시스템들, 방법들 및 디바이스들은 각각 어떤 단일의 것도 단일의 것의 바람직한 속성들에 단독으로 책임이 있지 않는 수개의 양태를 갖는다. 뒤따르는 청구항들에 의해 표현되는 바에 따라 본 발명의 범위를 제한하지 않고, 일부 특징이 이제 간략히 논의될 것이다. 이러한 논의를 고려한 후에, 그리고 특히 “상세한 설명”이라는 명칭의 부문을 읽은 후에, 본 발명의 특징들이 무선 네트워크에서의 액세스 지점들과 스테이션들 사이의 개선된 통신을 포함하는 이점들을 어떻게 제공하는지를 이해할 것이다.
본 발명의 양태들은 일반적으로 데이터 저장 시스템들에 관한 것으로, 보다 상세하게는, 외부 강자성 바이어싱 필름을 사용하는 VCMA 전환 디바이스에 관한 것이다.
일 양태에서, MRAM 디바이스가 제공된다. MRAM 디바이스는 일반적으로 기판, 기판 상에 배치되는 적어도 하나의 MTJ 스택으로서, 고정된 자화를 갖는 제1 강자성 층과 고정되지 않은 자화를 갖는 제2 강자성 층 사이에 터널 배리어층을 포함하는 MTJ 스택, 및 제2 강자성 층에 인접하게 배치되는 자석을 포함한다.
다른 양태에서, MRAM 디바이스를 제작하기 위한 방법이 제공된다. 방법은 일반적으로 기판 상에 적어도 하나의 MTJ 스택을 형성하는 단계로서, MTJ 스택은 고정된 자화를 갖는 제1 강자성 층과 고정되지 않은 자화를 갖는 제2 강자성 층 사이에 터널 배리어층을 포함하는 단계, 및 제2 강자성 층에 인접하게 자석을 배치하는 단계를 포함한다.
또 다른 양태에서, MRAM 디바이스가 제공된다. MRAM 디바이스는 일반적으로 기판, 기판 상에 배치되는 적어도 하나의 MTJ 스택으로서, 고정된 자화를 갖는 제1 강자성 층과 고정되지 않은 자화를 갖는 제2 강자성 층 사이에 터널 배리어층을 포함하는 MTJ 스택, 기판 상에 형성되는 패시베이션(passivation)층으로서, MTJ들 사이의 공간을 채우는 패시베이션층, 및 제2 강자성 층에 인접하게 패시베이션층에 배치되는 자석을 포함하며, 자석은 기판과 수평으로 평행하게 배치되고 제2 강자성 층과 정렬되는 강자성 바이어싱층을 포함하고, 제2 강자성 층의 자화는 전계가 MTJ 스택에 인가될 때, MTJ 스택의 자기 극성이 반전되도록 바이어스 전압이 MTJ 스택에 인가될 때, 자석으로부터의 바이어스 필드 주위를 세차 운동을 한다.
전술한 것 및 관련된 목적들의 달성에, 하나 이상의 양태는 충분히 후술되고 특히 청구항들에서 지적되는 특징들을 포함한다. 이하의 설명 및 첨부 도면들은 하나 이상의 양태의 특정 예시적인 특징들을 상세히 제시한다. 그러나, 이러한 특징들은 다양한 양태의 원리들이 채용될 수 있는 다양한 방식 중 소수만을 나타내고, 이러한 설명은 모든 그러한 양태 및 모든 그러한 양태의 동등물들을 포함하도록 의도된다.
본 발명의 앞서 상술한 특징들을 상세히 이해하기 위해, 앞서 간략히 요약된 보다 상세한 설명이 일부가 첨부 도면들에서 도시되는 양태들을 참조하여 이루어질 수 있다. 그러나, 설명이 다른 동등하게 유효한 양태들을 가능하게 할 수 있으므로, 첨부 도면들이 본 발명의 특정 전형적인 양태만을 도시하고 그러므로 본 발명의 범위를 제한하는 것으로 고려되지 않아야 한다는 점이 주목되어야 한다.
도 1은 본 발명의 특정 양태들에 따른 예시적 MTJ 스택을 도시하는 도면이다.
도 2는 스택 내 자기 바이어싱층을 갖는 예시적 MTJ 스택을 도시하는 도면이다.
도 3은 본 발명의 특정 양태들에 따른 에너지 배리어를 조정하는 자계의 인가를 도시한다.
도 4는 본 발명의 특정 양태들에 따른 전압을 인가함으로써 자기 극성을 전환하는 것을 도시한다.
도 5는 스택 내 바이어싱 필드를 사용하는 수직 MTJ 디바이스에 대한 TMR 리드아웃으로의 갖는 예시적 VCAM 구동 기록을 도시하는 그래프이다.
도 6은 본 발명의 특정 양태들에 따른 MRAM 디바이스를 제작하기 위한 예시적 공정들을 도시하는 블록도이다.
도 7은 본 발명의 특정 양태들에 따른 외부 자기 바이어싱층을 갖는 MTJ 스택을 갖는 예시적 MRAM 디바이스를 도시하는 도면이다.
이해를 용이하게 하기 위해, 도면들에 공통인 동일한 요소들을 지정하는데 가능한 한 동일한 참조 번호들이 사용되었다. 일 양태에 개시된 요소들이 구체적 상술 없이 다른 양태들에서 유익하게 활용될 수 있다는 점이 고려된다.
본 발명의 다양한 양태를 첨부 도면들을 참조하여 보다 충분히 후술한다. 그러나, 본 발명은 많은 상이한 형태로 구현될 수 있고 본 발명 전체에 걸쳐 제공되는 임의의 특정 구조체 또는 기능에 제한되는 것으로 해석되지 않아야 한다. 오히려, 이러한 양태들은 본 발명이 철저하고 완전할 것이고, 본 발명의 범위를 당업자에게 충분히 전달할 것이도록 제공된다. 본원의 교시들에 기반하여, 당업자는 본 발명의 범위가 본 발명의 임의의 다른 양태와 관계 없이 구현되든 아니면 임의의 다른 양태와 결합되든 본원에 개시되는 본 발명의 임의의 양태를 포함하는 것으로 의도된다는 점을 이해할 것이다. 예를 들어, 본원에 제시되는 임의의 수의 양태를 사용하여 장치가 구현될 수 있거나 방법이 실행될 수 있다. 게다가, 본 발명의 범위는 본원에 제시되는 본 발명의 다양한 양태에 더하여 다른 구조체, 기능성, 또는 다양한 양태 이외의 구조체 및 기능성을 사용하여 실행되는 그러한 장치 또는 방법을 포함하는 것으로 의도된다. 본원에 개시되는 본 발명의 임의의 양태가 청구항의 하나 이상의 요소에 의해 구현될 수 있다는 점이 이해될 것이다.
“예시적인”이란 단어는 “일 예, 경우 또는 예시의 역할을 하는”을 의미하도록 본원에 사용된다. “예시적인”으로서 본원에 설명하는 임의의 양태는 다른 양태들보다 바람직한 또는 유리한으로 반드시 해석되는 것은 아니어야 한다.
본 발명의 양태들은 일반적으로 외부 강자성 바이어싱 필름을 사용하는 VCMA 전환 디바이스에 관한 것이다. 예를 들어, 본원에 보다 상세히 논의될 것인 바와 같이, 적어도 하나의 MTJ 스택은 기판 상에 형성될 수 있다. MTJ 스택(들)은 고정된 자화를 갖는 제1 강자성 층과 고정되지 않은 자화를 갖는 제2 강자성 층 사이에 터널 배리어층을 포함할 수 있다. 외부 자석(예를 들어, 강자성 바이어싱층)은 제2 강자성 층에 인접하게 배치될 수 있다.
본 발명의 양태들의 이하의 설명에서, 본 발명의 일부를 형성하고, 본 발명이 실행될 수 있는 구체적 구현들의 예시를 통하여 도시되는 첨부 도면들에 대한 참조가 행해진다. 본원에 논의되는 도면들이 일정한 비율로 그려진 것은 아니고 실제 또는 상대적 크기를 나타내지 않는다는 점이 주목될 것이다. 도면들의 임의의 음영은 층들을 구별하는데 사용되고 사용되는 재료의 타입을 나타내지 않는다. MRAM 셀들의 복수의 어레이는 전형적으로 단일 웨이퍼 상에서 동시에 제작된다. 본원의 도면들 및 설명은 전형적으로 단일 웨이퍼 상에서 동시에 제작될 복수의 셀 중 소수의 셀만을 참조한다.
예시적 VCMA 전환 디바이스
MTJ 디바이스들에 전형적으로 사용되는 것들과 같은 금속 강자성 필름들에서, 전계들은 재료의 전도성에 의해 차벽이 만들어지고 따라서 필름면으로 수 옹스트롬만을 침투시킨다. 따라서, 표면 근처의 전계의 강도는 원칙적으로 자기 특성들의 전계 제어에 대한 제한이다. 그러나 초박형(예를 들어, 2 ㎚ 미만) 강자성 필름들을 활용함으로써, 자기 특성들은 인터페이스 효과들에 감응성이거나, 심지어 이것들에 의해 큰 영향을 받을 수 있으므로, 재료의 자기 이방성에 인가된 전계를 결합시키는 메커니즘을 제공한다. 따라서, 전압 제어 계면 수직 자기 이방성(PMA)을 통하여 금속 강자성체들을 조작하는 것이 전계 제어 자기 디바이스들을 실현하는데 사용될 수 있다.
VCMA 효과를 스핀 궤도 상호 작용과 함께, 이방성의 변화를 야기하는 인터페이스에서 원자 궤도들의 점유의 전계 유도 변화의 면에서 설명할 수 있다.
도 2는 스택 내 자기 바이어싱층을 갖는 예시적 MTJ 스택(200)을 도시하는 도면이다. 도 2에 도시된 바와 같이, MTJ 스택(200)은 고정층(202), 터널 배리어층(204), 자유층(206), 패시베이션층(208) 및 스택 내 자기 바이어싱층(210)을 포함한다. MTJ 스택의 일 예는 CoFeB 자기층들(202 및 206) 및 터널 배리어층(204)으로서 MgO를 포함할 수 있다. CoFeB-MgO MTJ들 (또는 다른 유사 타입 MTJ들)은 전계가 CeFeB/MgO 인터페이스에서 전자들의 밀도를 변화시키고 수직 이방성에 영향을 주는 전압 제어 자기 이방성(VCMA)을 나타낸다. 예를 들어, 인터페이스에서 전자 밀도의 감소는 수직 이방성을 증가시킨다. 이러한 자전기 결합이 변형 매개되지 않으므로, 이러한 자전기 결합은 내구성 제한되지 않아, 이러한 자전기 결합이 로직 및 메모리 응용들과 호환되게 한다.
외부 자계가 에너지 배리어 배향을 기울이는 반면에, 전압 제어 이방성은 극성에 따라 에너지 배리어를 감소시키거나 증가시킨다. 도 3은 본 발명의 특정 양태들에 따른 에너지 배리어를 조정하는 자계의 인가를 도시한다. 에너지 배리어를 조정하는 것은 도 4에 도시된 바와 같이 전압(펄스)가 인가될 때, 결정론적 전환을 가능하게 할 수 있다. 예를 들어, 도 4에 도시된 바와 같이, MTJ는 초기 자화(Heff)로 정렬되는 자유층 자화를 가질 수 있다. 이러한 예에서, Heff가 강조되고 계면 평면 외 이방성에 의해 큰 영향을 받는다. 전압의 인가는 MgO 배리어를 통한 전계를 야기하고 계면 이방성을 감소시킨다. VCMA 효과를 통한 자유층의 자기 이방성의 이러한 재구성은 전계들을 사용한 전환을 가능하게 하며; 즉, VCMA 효과로 인한 보자력의 감소가 스핀 분극된 전류들의 영향 없이 MTJ들의 자유층의 자화를 전환하는데 활용된다. 도 4에 도시된 바와 같이, 전압 펄스(Vp)가 인가될 때, 자유층에 영향을 주는 유효 필드(Heff)는 계면 이방성 필드가 감소되므로, 평면 내로 기울어지고 이제 Heff는 스택 내 층(210)으로부터의 바이어싱 필드에 의해 큰 영향을 받는다. 자유층의 자화는 자유층의 자화가 결국 Heff와 정렬할 때까지, Heff 주위를 세차 운동을 할 것이다. 댐핑(damping)이 시스템에서 충분히 낮아, 세차가 중단되기 전에, 많은 진동이 발생할 것이다. 세차는 Vp를 턴 오프함으로써 중단될 수 있으며, 이는 초기 자화 방향으로부터 반대 극성을 갖는 최종 자화 상태를 야기할 수 있다.
그러한 전계 제어 MTJ들은 상호 보완적 금속-산화물 반도체(CMOS) 통합과 호환될 수 있다. 리드아웃은 TMR 효과를 통하여 수행될 수 있고 전기 기록은 VCMA를 사용하여 전계들을 통하여 수행될 수 있다. 기록은 예를 들어, 1 ㎱ 미만에서의 공진(세차)일 수 있다. 비트들은 확장성 및 밀도를 위해 수직일 수 있다.
도 5는 스택 내 바이어싱 필드를 사용하는 수직 80 ㎚ x 80 ㎚ MTJ 디바이스에 대한 TMR 리드아웃으로의 VCAM 구동 기록을 도시하는 그래프(500)이다. 도 5에 도시된 바와 같이, 100% 전환이 (예를 들어, 대략 700 ㎰ ± 250 ㎰의 시간 윈도우에서) 달성될 수 있다. 이러한 예에서, 전환 에너지는 1 ㎱ 미만의 기록 시간으로 대략 10 fJ/비트일 수 있다. 이러한 세차 VCMA 전환이 결정론적 작동보다는 오히려 토글(toggle)이므로(즉, 전환이 VCMA 펄스가 인가될 때마다 발생하므로), 판독은 비트들의 극성, 그리고 토글 펄스가 인가되어야 하는지를 결정하기 위해 전환 전에 그리고/또는 후에 행해질 수 있다.
통상적으로, 자계는 도 2에 도시된 스택 내 자기 바이어싱층(210)과 같은 스택 내 자기 바이어싱층에 의해 제공된다.
외부 강자성 바이어싱층을 사용하는 예시적 VCMA 전환 디바이스
본 발명의 특정 양태들에 따르면, (예를 들어, 스택 내와는 대조적으로) 외부 자석(예를 들어, 바이어싱층)을 갖는 자기 터널 정션(MTJ) 디바이스를 설명한다. 외부(예를 들어, 영구) 자석의 사용은 더 단순한 스택을 가능하게 할 수 있다.
도 6은 본 발명의 특정 양태들에 따른 MRAM 디바이스를 제작하기 위한 예시적 공정들(600)을 도시하는 블록도이다. 예를 들어, 공정들(600)은 도 7에 도시된 MRAM 디바이스(700)를 제작하는데 사용될 수 있다.
602에서, 적어도 하나의 MTJ 스택(예를 들어, 그러한 MTJ 스택(704))은 기판(예를 들어, 기판(702)) 상에 형성될 수 있으며, MTJ 스택은 고정된 자화를 갖는 제1 강자성 층(예를 들어, CoFeB 층)(예를 들어, 고정층(706))과 고정되지 않은 자화를 갖는 제2 강자성 층(예를 들어, CoFeB 층)(예를 들어, 자유층(710)) 사이에 터널 배리어층(예를 들어, MgO 층일 수 있는 터널 배리어층(708))을 포함한다.
604에서, 자석(예를 들어, 외부 자석(712))은 제2 강자성 층에 인접하게 배치될(예를 들어, 형성될) 수 있다. 특정 양태들에 따르면, 자석은 (예를 들어, 디바이스를 밀링한 후에) 단락을 방지하기 위해 기판 상에 증착되는 패시베이션층에 배치될 수 있다. 특정 양태들에 따르면, 자석은 기판(예를 들어, 웨이퍼) 상에 형성되는 강자성 바이어싱층(예를 들어, 반강자성체에 의해 피닝되는 CoPt 층과 같은 경질 재료 또는 NiFe 층과 같은 연질 재료)일 수 있다. 도 7에 도시된 바와 같이, 외부 자석(712)은 기판(702)과 수평으로 평행하게 형성되고 자유층(710)과 정렬될 수 있다.
606에서, 바이어스 전압은 자유층/배리어 인터페이스에서의 수직 이방성이 감소되도록 MTJ 스택에 인가되어(즉, VCMA 효과), 이제 바이어스 자석에 의해 생성되는 필드에 의해 큰 영향을 받는 유효 필드 주위에서 자유층의 자화가 세차 운동을 하게 한다. 펄스 지속 기간은 자유층의 자기 극성이 반전되도록 세차를 중단시키도록 최적화될 수 있다. 특정 양태들에 따르면, 배치된 자석의 두께 및/또는 제2 강자성 층으로부터 배치된 자석의 거리는 원하는(예를 들어, 최적의) 자계가 자석에 의해 MTJ 스택 상에 가해지도록 디바이스를 제작할 때, 선택될 수 있다.
특정 양태들에 따르면, 외부 자석은 이온 빔 증착(IBD), 전기 도금, 스퍼터링 또는 증착을 위한 다른 기법을 사용하여 배치될 수 있다.
도 7은 본 발명의 특정 양태들에 따른 외부 자석(712)을 갖는 MTJ 스택(704)을 갖는 예시적 MRAM 디바이스(700)를 도시하는 도면이다. 특정 양태들에 따르면, 전계(예를 들어, VCMA 펄스)가 MTJ 스택에 인가될 때, 자유층의 자화는 (외부 자석에 의해 제공되는) 영구 바이어싱 필드 주위를 세차 운동을 할 수 있다. 외부 자석의 모멘트 및 두께의 최적화는 바람직한 세차 필드를 제공하는데 사용될 수 있다. 예를 들어, 더 강한 자계를 사용하는 것은 세차의 더 빠른 시간을 제공할 수 있다.
특정 양태들에 따르면, 외부 자계의 사용은 개선된 자계 제어, 더 큰 자계들을 사용하는 능력, MTJ 스택을 더 용이하게 에칭하는 능력 그리고 더 단순한 자성체들을 야기할 수 있다. 게다가, 층들이 더 얇고 에칭하는데 더 용이할 수 있으므로, 더 좁은 최종 피치가 사용될 수 있다. 게다가, 스택 내 자석들은 스택 내 자석들의 방향을 설정하는데 큰 평면 내 필드 어닐링(annealing) 필드를 필요로 할 수 있으며, 이는 자유층 특성들 및 수직 이방성에 적합하지 않을 수 있다. 게다가, 높은 보자력(경질 자석)을 갖는 영구 자성체가 외부 자석(712)에 대해 나타내어졌지만, 반강자성 바이어싱층에 결합되는 낮은 보자력(연질 자석)이 사용될 수도 있다는 점이 이해되어야 한다.
본원에 개시되는 방법들은 설명한 방법을 달성하기 위한 하나 이상의 단계 또는 작동을 포함한다. 방법 단계들 및/또는 작동들은 청구항들의 범위로부터 벗어나지 않는 범위 내에서 서로 상호 교환될 수 있다. 즉, 단계들 또는 작동들의 특정 순서가 지정되지 않는다면, 특정 단계들 및/또는 작동들의 순서 및/또는 사용은 청구항들의 범위로부터 벗어나지 않는 범위 내에서 변경될 수 있다.
본원에 사용되는, 항목들의 리스트 “중 적어도 하나”를 지칭하는 어구는 단일 구성원들을 포함하여, 그러한 항목들의 임의의 조합을 지칭한다. 일 예로서, “a, b 또는 c 중 적어도 하나”는 a, b, c, a-b, a-c, b-c 및 a-b-c뿐만 아니라, 동일한 요소의 무리들을 갖는 임의의 조합(예를 들어, a-a, a-a-a, a-a-b, a-a-c, a-b-b, a-c-c, b-b, b-b-b, b-b-c, c-c 및 c-c-c, 또는 a, b 및 c의 임의의 다른 순서화)을 포함하는 것으로 의도된다.
상술한 방법들의 다양한 공정은 상응하는 기능들을 수행할 수 있는 임의의 적절한 수단에 의해 수행될 수 있다. 수단은 다양한 하드웨어 및/또는 소프트웨어 구성 요소를 포함할 수 있다.
청구항들이 위에 예시되는 정확한 구성 및 구성 요소들에 제한되지 않는다는 점이 이해되어야 한다. 다양한 변경, 변화 및 변형이 청구항들의 범위로부터 벗어나지 않는 범위 내에서 상술한 방법들 및 장치의 구성, 작동 및 상세들에서 이루어질 수 있다.

Claims (20)

  1. 자기 저항 랜덤 액세스 메모리(MRAM) 디바이스로서:
    기판;
    상기 기판 상에 배치되는 하나 이상의 자기 터널 정션(MTJ) 스택으로서, 고정된 자화를 갖는 제1 강자성 층과 고정되지 않은 자화를 갖는 제2 강자성 층 사이에 터널 배리어층을 포함하는 MTJ 스택; 및
    상기 제2 강자성 층에 인접하게 배치되는 자석을 포함하는, MRAM 디바이스.
  2. 제1항에 있어서,
    상기 자석은 상기 기판과 수평으로 평행하게 형성되고 상기 제2 강자성 층과 정렬되는 강자성 바이어싱층을 포함하는, MRAM 디바이스.
  3. 제1항에 있어서,
    상기 자석은 반강자성체에 의해 피닝되는 경질 강자성 층 또는 연질 강자성 층을 포함하는, MRAM 디바이스.
  4. 제3항에 있어서,
    상기 경질 강자성 층은 CoPt를 포함하고 상기 연질 강자성 층은 NiFe를 포함하는, MRAM 디바이스.
  5. 제1항에 있어서,
    상기 MRAM 디바이스는 상기 기판 상에 형성되는 패시베이션층을 더 포함하고, 상기 자석은 상기 패시베이션층에 배치되는, MRAM 디바이스.
  6. 제1항에 있어서,
    상기 MRAM 디바이스는 상기 기판 상에 형성되는 패시베이션층을 더 포함하고, 상기 자석은 상기 패시베이션층에 배치되는, MRAM 디바이스.
  7. 제1항에 있어서,
    상기 제1 강자성 층 및 상기 제2 강자성 층은 CoFeB 층들을 포함하는, MRAM 디바이스.
  8. 제1항에 있어서,
    상기 터널 배리어층은 MgO 층을 포함하는, MRAM 디바이스.
  9. 자기 저항 랜덤 액세스 메모리(MRAM) 디바이스를 제작하기 위한 방법으로서:
    기판 상에 하나 이상의 자기 터널 정션(MTJ) 스택을 형성하는 단계로서, 상기 MTJ 스택은 고정된 자화를 갖는 제1 강자성 층과 고정되지 않은 자화를 갖는 제2 강자성 층 사이에 터널 배리어층을 포함하는 단계; 및
    상기 제2 강자성 층에 인접하게 자석을 배치하는 단계를 포함하는, 방법.
  10. 제9항에 있어서,
    상기 자석은 상기 기판과 수평으로 평행하게 형성되고 상기 제2 강자성 층과 정렬되는 강자성 바이어싱층을 포함하는, 방법.
  11. 제9항에 있어서,
    상기 자석은 반강자성체에 의해 피닝되는 경질 강자성 층 또는 연질 강자성 층을 포함하는, 방법.
  12. 제11항에 있어서,
    상기 경질 강자성 층은 CoPt를 포함하고 상기 연질 강자성 층은 NiFe를 포함하는, 방법.
  13. 제9항에 있어서,
    상기 기판 상에 패시베이션층을 형성하는 단계를 더 포함하며, 상기 자석은 상기 패시베이션층에 배치되는, 방법.
  14. 제9항에 있어서,
    상기 제1 강자성 층 및 상기 제2 강자성 층은 CoFeB 층들을 포함하는, 방법.
  15. 제9항에 있어서,
    상기 터널 배리어층은 MgO 층을 포함하는, 방법.
  16. 제9항에 있어서,
    상기 제2 강자성 층의 자기 극성이 반전되도록 상기 제2 강자성 층의 상기 자화가 상기 자석으로부터의 바이어스 필드 주위를 세차 운동을 하도록 전압 제어 자기 이방성(VCMA) 효과를 사용하는 단계를 더 포함하는, 방법.
  17. 제16항에 있어서,
    상기 제2 강자성 층에 인접한 상기 자석은 영구 자석인, 방법.
  18. 자기 저항 랜덤 액세스 메모리(MRAM) 디바이스로서:
    기판;
    상기 기판 상에 배치되는 하나 이상의 자기 터널 정션(MTJ) 스택으로서, 고정된 자화를 갖는 제1 강자성 층과 고정되지 않은 자화를 갖는 제2 강자성 층 사이에 터널 배리어층을 포함하는 MTJ 스택;
    상기 기판 상에 형성되는 패시베이션층으로서, 상기 MTJ들 사이의 공간을 채우는 패시베이션층; 및
    상기 제2 강자성 층에 인접하게 상기 패시베이션층에 배치되는 자석을 포함하며, 상기 자석은 상기 기판과 수평으로 평행하게 배치되고 상기 제2 강자성 층과 정렬되는 강자성 바이어싱층을 포함하고, 상기 제2 강자성 층의 상기 자화는 전계가 상기 MTJ 스택에 인가될 때, 상기 MTJ 스택의 자기 극성이 반전되도록 바이어스 전압이 상기 MTJ 스택에 인가될 때, 상기 자석으로부터의 바이어스 필드 주위를 세차 운동을 하는, MRAM 디바이스.
  19. 제18항에 있어서,
    상기 자석은 반강자성체에 의해 피닝되는 경질 강자성 층 또는 연질 강자성 층을 포함하는, MRAM 디바이스.
  20. 제18항에 있어서,
    상기 자석은 영구 자석인, MRAM 디바이스.
KR1020160068948A 2015-06-02 2016-06-02 외부 강자성 바이어싱 필름을 사용하는 전압 제어 자기 이방성 전환 디바이스 KR101869149B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/728,788 US9620562B2 (en) 2015-06-02 2015-06-02 Voltage-controlled magnetic anisotropy switching device using an external ferromagnetic biasing film
US14/728,788 2015-06-02

Publications (2)

Publication Number Publication Date
KR20160142255A true KR20160142255A (ko) 2016-12-12
KR101869149B1 KR101869149B1 (ko) 2018-06-19

Family

ID=56410819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160068948A KR101869149B1 (ko) 2015-06-02 2016-06-02 외부 강자성 바이어싱 필름을 사용하는 전압 제어 자기 이방성 전환 디바이스

Country Status (8)

Country Link
US (1) US9620562B2 (ko)
JP (1) JP2016225633A (ko)
KR (1) KR101869149B1 (ko)
CN (1) CN106374035B (ko)
DE (1) DE102016006651A1 (ko)
FR (1) FR3037185B1 (ko)
GB (1) GB2539102B (ko)
TW (1) TWI602331B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264562B1 (en) 2020-08-27 2022-03-01 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
WO2022046237A1 (en) * 2020-08-27 2022-03-03 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
US11276446B1 (en) 2020-08-27 2022-03-15 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103317B2 (en) 2015-01-05 2018-10-16 Inston, Inc. Systems and methods for implementing efficient magnetoelectric junctions
US10217798B2 (en) 2015-01-13 2019-02-26 Inston, Inc. Systems and methods for implementing select devices constructed from 2D materials
US9978931B2 (en) 2015-02-13 2018-05-22 Inston Inc. Systems and methods for implementing robust magnetoelectric junctions
US20170033281A1 (en) * 2015-07-29 2017-02-02 Inston Inc. Systems and Methods for Implementing Magnetoelectric Junctions Including Integrated Magnetization Components
WO2018005699A1 (en) 2016-06-28 2018-01-04 Inston Inc. Systems for implementing word line pulse techniques in magnetoelectric junctions
US10998490B2 (en) 2017-04-28 2021-05-04 National Institute Of Advanced Industrial Science And Technology Magnetic element
US10861527B2 (en) 2017-06-27 2020-12-08 Inston, Inc. Systems and methods for optimizing magnetic torque and pulse shaping for reducing write error rate in magnetoelectric random access memory
US10460786B2 (en) 2017-06-27 2019-10-29 Inston, Inc. Systems and methods for reducing write error rate in magnetoelectric random access memory through pulse sharpening and reverse pulse schemes
JP2019057601A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 磁気記憶装置
US10593866B2 (en) * 2018-06-27 2020-03-17 Globalfoundries Singapore Pte. Ltd. Magnetic field assisted MRAM structures, integrated circuits, and methods for fabricating the same
JP7005452B2 (ja) * 2018-07-30 2022-01-21 株式会社東芝 磁気記憶装置
US10636962B2 (en) 2018-08-21 2020-04-28 Qualcomm Incorporated Spin-orbit torque (SOT) magnetic tunnel junction (MTJ) (SOT-MTJ) devices employing perpendicular and in-plane free layer magnetic anisotropy to facilitate perpendicular magnetic orientation switching, suitable for use in memory systems for storing data
US11195991B2 (en) * 2018-09-27 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory assisted devices and methods of making
EP3671874B1 (en) 2018-12-21 2022-06-22 IMEC vzw Zero-field switching for sot technology
CN110061127B (zh) * 2019-05-20 2023-08-08 中国科学院微电子研究所 磁隧道结的形成方法及磁阻式随机存储器
CN112310274A (zh) * 2019-07-31 2021-02-02 中电海康集团有限公司 自旋轨道矩磁性存储单元及其制备方法
US11069390B2 (en) * 2019-09-06 2021-07-20 Wisconsin Alumni Research Foundation Spin-orbit torque magnetoresistive random access memory with magnetic field-free current-induced perpendicular magnetization reversal
CN111490156A (zh) * 2020-04-21 2020-08-04 浙江驰拓科技有限公司 自旋轨道力矩磁存储器件及其制备方法
US20220108158A1 (en) * 2020-10-02 2022-04-07 Sandisk Technologies Llc Ultralow power inference engine with external magnetic field programming assistance
US11729996B2 (en) 2021-07-30 2023-08-15 International Business Machines Corporation High retention eMRAM using VCMA-assisted writing
JP2023074096A (ja) * 2021-11-17 2023-05-29 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗効果メモリ、メモリアレイ及びメモリシステム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179524A (ja) * 2004-12-20 2006-07-06 Toshiba Corp 磁気記録素子、磁気記録装置、および情報の記録方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729410A (en) 1996-11-27 1998-03-17 International Business Machines Corporation Magnetic tunnel junction device with longitudinal biasing
US5936293A (en) * 1998-01-23 1999-08-10 International Business Machines Corporation Hard/soft magnetic tunnel junction device with stable hard ferromagnetic layer
US6114719A (en) 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
US8755222B2 (en) * 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7285836B2 (en) * 2005-03-09 2007-10-23 Maglabs, Inc. Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing
US7230845B1 (en) * 2005-07-29 2007-06-12 Grandis, Inc. Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
JP2008135432A (ja) * 2006-11-27 2008-06-12 Tdk Corp トンネル磁気抵抗効果素子及びその製造方法
JP2008171882A (ja) * 2007-01-09 2008-07-24 Sony Corp 記憶素子及びメモリ
JP4435189B2 (ja) * 2007-02-15 2010-03-17 株式会社東芝 磁気記憶素子及び磁気記憶装置
FR2914482B1 (fr) * 2007-03-29 2009-05-29 Commissariat Energie Atomique Memoire magnetique a jonction tunnel magnetique
EP2015307B8 (en) * 2007-07-13 2013-05-15 Hitachi Ltd. Magnetoresistive device
JP5077019B2 (ja) * 2008-03-31 2012-11-21 Ｔｄｋ株式会社 磁気記憶装置
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US9728240B2 (en) 2009-04-08 2017-08-08 Avalanche Technology, Inc. Pulse programming techniques for voltage-controlled magnetoresistive tunnel junction (MTJ)
US9196332B2 (en) * 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
KR20140037111A (ko) * 2011-05-19 2014-03-26 더 리전트 오브 더 유니버시티 오브 캘리포니아 전압 제어 자기 이방성 스위치 및 자기 전기 메모리
US9293694B2 (en) * 2011-11-03 2016-03-22 Ge Yi Magnetoresistive random access memory cell with independently operating read and write components
WO2014022304A1 (en) 2012-07-30 2014-02-06 The Regents Of The University Of California Multiple-bits-per-cell voltage-controlled magnetic memory
KR101649978B1 (ko) 2012-08-06 2016-08-22 코넬 유니버시티 자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들
US8988923B2 (en) 2012-09-11 2015-03-24 The Regents Of The University Of California Nonvolatile magneto-electric random access memory circuit with burst writing and back-to-back reads
US9036407B2 (en) 2012-12-07 2015-05-19 The Regents Of The University Of California Voltage-controlled magnetic memory element with canted magnetization

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179524A (ja) * 2004-12-20 2006-07-06 Toshiba Corp 磁気記録素子、磁気記録装置、および情報の記録方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264562B1 (en) 2020-08-27 2022-03-01 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
WO2022046237A1 (en) * 2020-08-27 2022-03-03 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
US11276446B1 (en) 2020-08-27 2022-03-15 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same

Also Published As

Publication number Publication date
DE102016006651A1 (de) 2016-12-08
FR3037185B1 (fr) 2019-10-25
GB2539102A (en) 2016-12-07
TW201705568A (zh) 2017-02-01
CN106374035B (zh) 2019-11-26
US20160358973A1 (en) 2016-12-08
TWI602331B (zh) 2017-10-11
JP2016225633A (ja) 2016-12-28
GB2539102B (en) 2019-09-11
KR101869149B1 (ko) 2018-06-19
GB201609565D0 (en) 2016-07-13
US9620562B2 (en) 2017-04-11
FR3037185A1 (ko) 2016-12-09
CN106374035A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
KR101869149B1 (ko) 외부 강자성 바이어싱 필름을 사용하는 전압 제어 자기 이방성 전환 디바이스
KR102353406B1 (ko) 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자
CN110224058B (zh) 磁性器件以及对磁性器件的磁性结进行写入的方法
KR102543879B1 (ko) 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부
RU2595588C2 (ru) Магнитный записывающий элемент
US7242048B2 (en) Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US8514615B2 (en) Structures and methods for a field-reset spin-torque MRAM
US8228715B2 (en) Structures and methods for a field-reset spin-torque MRAM
US8976577B2 (en) High density magnetic random access memory
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
EP1653475B1 (en) Multi-bit magnetic random access memory device and method for writing the same
US9129692B1 (en) High density magnetic random access memory
KR20100089860A (ko) 전류-유도성 스핀-운동량 전달을 기반으로 하는 고속의 저전력 자기 장치
US20140217487A1 (en) Stt-mram and method of manufacturing the same
US8355272B2 (en) Memory array having local source lines
US20220149269A1 (en) Spintronics element and magnetic memory device
US11081153B2 (en) Magnetic memory device with balancing synthetic anti-ferromagnetic layer
US10290338B2 (en) Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits
JP2004273918A (ja) 磁気ランダムアクセスメモリおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant