KR102543879B1 - 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부 - Google Patents

외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부 Download PDF

Info

Publication number
KR102543879B1
KR102543879B1 KR1020160038887A KR20160038887A KR102543879B1 KR 102543879 B1 KR102543879 B1 KR 102543879B1 KR 1020160038887 A KR1020160038887 A KR 1020160038887A KR 20160038887 A KR20160038887 A KR 20160038887A KR 102543879 B1 KR102543879 B1 KR 102543879B1
Authority
KR
South Korea
Prior art keywords
magnetic
layer
spin
orbit interaction
free layer
Prior art date
Application number
KR1020160038887A
Other languages
English (en)
Other versions
KR20170057106A (ko
Inventor
드미트로 아팔코브
블라디미르 니키틴
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20170057106A publication Critical patent/KR20170057106A/ko
Application granted granted Critical
Publication of KR102543879B1 publication Critical patent/KR102543879B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 메모리가 제공된다. 자기 메모리는, 각각이 기준층, 비자기 스페이서층 및 자유층을 포함하고, 상기 비자기 스페이서층은 상기 기준층과 상기 자유층 사이에 존재하고, 적어도 하나가 제1 방향으로 자기 바이어스(bias)를 제공하기 위한 바이어스 구조 및 상기 제1 방향으로의 길이와 제2 방향으로의 폭과 종횡비를 갖는 상기 자유층을 포함하고, 상기 종횡비는 상기 길이를 상기 폭으로 나눈 값이고, 상기 종횡비는 1보다 큰 복수의 자기 접합부, 및 적어도 하나가 각각의 상기 복수의 자기 접합부의 상기 자유층에 인접하고, 제3 방향으로 라인 길이를 갖고, 적어도 하나가 상기 제3 방향으로 상기 라인 길이를 따라 전류를 전달하고, 상기 제3 방향은 상기 제1 방향으로부터 0이 아닌 예각을 갖고, 적어도 하나를 통과하는 상기 전류로 인해 상기 자유층에 스핀 궤도 상호작용(SO) 토크를 가하는 스핀 궤도 상호작용(spin-orbit interaction)(SO) 활성층을 포함하되, 상기 자유층은 상기 스핀 궤도 상호작용(SO) 토크를 사용하여 스위칭할 수 있다.

Description

외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부{MAGNETIC JUNCTIONS PROGRAMMABLE USING SPIN-ORBIT INTERACTION TORQUE IN THE ABSENCE OF AN EXTERNAL MAGNETIC FIELD}
본 발명은 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부를 포함하는 자기 메모리 및 자기 메모리를 판독하기 위한 방법에 관한 것이다.
자기 메모리, 특히 자기 랜덤 액세스 메모리(MRAM)는 높은 판독/기록 속도, 우수한 내구성, 비휘발성 및 운전시 낮은 전력 소비를 위해 잠재적으로 관심이 증가하고 있다. 자기 랜덤 액세스 메모리는 정보 기록 매체로서 자기 물질을 사용하여 정보를 저장할 수 있다. 자기 랜덤 액세스 메모리의 하나의 유형은 스핀 전달 토크 랜덤 액세스 메모리(STT-MRAM)이다. 스핀 전달 토크 랜덤 액세스 메모리(STT-MRAM)는 자기 접합부를 통해 구동된 전류에 의해 적어도 부분적으로 기록된 자기 접합부를 사용한다. 자기 접합부를 통해 구동된 스핀 분극 전류는 자기 접합부에서의 자기 모멘트에 스핀 토크를 발휘한다. 결과적으로, 스핀 토크에 반응하는 자기 모멘트를 갖는 층은 원하는 상태로 전환될 수 있다.
예를 들어, 일반적인 자기 터널 접합부(MTJ)는 일반적인 스핀 전달 토크 랜덤 액세스 메모리(STT-MRAM)에서 사용될 수 있다. 일반적인 자기 터널 접합부(MTJ)는 일반적인 고정층 또는 기준층, 일반적인 자유층 및 일반적인 고정층과 자유층 사이의 터널링 배리어층을 포함한다. 일반적인 자기 터널 접합부(MTJ)는 일반적인 반강자성층(antiferromagnetic layer: AFM)을 포함할 수 있다. 일반적인 고정층과 일반적인 자유층은 자기이다. 일반적인 고정층의 자화는 특정한 방향으로 수정되거나 고정된다. 일반적인 자유층은 가변적인 자화를 갖는다. 고정층과 자유층은 층들의 평면에 수직 방향(면 수직(perpendicular-to-plane))이거나 또는 층들의 평면 내에 (면 수직(perpendicular-to-plane))인 자화를 가질 수 있다.
일반적인 자유층의 자기 모멘트를 스위칭하기 위해, 전류는 면 수직 전류(current-perpendicular-to-plane(CPP))로 일반적인 자기 터널 접합부(MTJ)를 통해 구동된다. 이러한 전류는 고정층에 의해 스핀 분극된다. 충분한 전류가 면 수직 전류(CPP) 배열로 일반적인 자기 접합부를 통해 구동될 때, 자유층의 자기 모멘트는 고정층 자기 모멘트에 대해 평행하거나 또는 역평행하도록 스위칭될 수 있다. 자기 배열(magnetic configurations)에서의 차이들은 다른 자기저항에 대응하고, 따라서 일반적인 자기 터널 접합부(MTJ)의 다른 논리적 상태들(예를 들어, 논리연산 “0” 및 논리연산 “1”)에 대응된다.
비록 일반적인 자기 터널 접합부(MTJ)는 스핀 전달을 사용하여 기록될 수 있고, 스핀 전달 토크 랜덤 액세스 메모리(STT-MRAM)에 사용될 수 있지만, 문제점이 있다. 예를 들어, 매우 높은 전류가 충분히 낮은 기록 오류율(write error rate, WER)에서 일반적인 자유층의 스위칭을 달성하기 위해 요구될 수 있다. 이러한 전류는 더 큰 트랜지스터의 선택을 요구할 수 있고 및/또는 일반적인 자기 접합부를 손상시킬 수 있다. 따라서, 자기 메모리의 성능을 개선시킬 수 있는 방법 및 시스템이 요구된다.
본 발명이 해결하고자 하는 과제는 스핀 궤도 상호작용(SO) 토크를 사용하여 성능이 향상된 자기 메모리를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 스핀 궤도 상호작용(SO) 토크를 사용하여 성능이 향상된 자기 메모리의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 스핀 궤도 상호작용(SO) 토크를 사용하여 성능이 향성된 자기 메모리를 판독하기 위한 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 자기 메모리의 일 실시예는, 각각이 기준층, 비자기 스페이서층 및 자유층을 포함하고, 상기 비자기 스페이서층은 상기 기준층과 상기 자유층 사이에 존재하고, 적어도 하나가 제1 방향으로 자기 바이어스(bias)를 제공하기 위한 바이어스 구조 및 상기 제1 방향으로의 길이와 제2 방향으로의 폭과 종횡비를 갖는 상기 자유층을 포함하고, 상기 종횡비는 상기 길이를 상기 폭으로 나눈 값이고, 상기 종횡비는 1보다 큰 복수의 자기 접합부, 및 적어도 하나가 각각의 상기 복수의 자기 접합부의 상기 자유층에 인접하고, 제3 방향으로 라인 길이를 갖고, 적어도 하나가 상기 제3 방향으로 상기 라인 길이를 따라 전류를 전달하고, 상기 제3 방향은 상기 제1 방향으로부터 0이 아닌 예각을 갖고, 적어도 하나를 통과하는 상기 전류로 인해 상기 자유층에 스핀 궤도 상호작용(SO) 토크를 가하는 스핀 궤도 상호작용(spin-orbit interaction)(SO) 활성층을 포함하되, 상기 자유층은 상기 스핀 궤도 상호작용(SO) 토크를 사용하여 스위칭할 수 있다.
몇몇 실시예에서, 상기 제3 방향은 상기 스핀 궤도 상호작용(SO) 활성층과 상기 자유층 사이의 제4 방향에 대해 실직적으로 수직일 수 있다.
몇몇 실시예에서, 상기 0이 아닌 예각은 적어도 30도 이상이고 60도 이하일 수 있다.
몇몇 실시예에서, 상기 0이 아닌 예각은 적어도 40도 이상이고 50도 이하일 수 있다.
몇몇 실시예에서, 상기 자유층은 상기 제1 방향으로의 상기 길이와 상기 제2 방향으로의 상기 폭을 가질 수 있다.
몇몇 실시예에서, 상기 자유층은 자유층 면 외(out-of-plane) 소자(demagnetization) 에너지 및 상기 자유층 면 외 소자 에너지보다 큰 자유층 수직 자기 이방성(PMA) 에너지를 가질 수 있다.
몇몇 실시예에서, 상기 자유층은 타원형 바닥 형상을 가질 수 있다.
몇몇 실시예에서, 상기 기준층은 제1 방향으로의 상기 길이와 상기 제2 방향으로의 상기 폭을 가질 수 있다.
몇몇 실시예에서, 상기 기준층은 적어도 하나의 비자기층으로 인터리브된(interleaved) 복수의 강자성층을 포함하는 합성 반강자성층(SAF)일 수 있다.
몇몇 실시예에서, 상기 자기 접합부는 바이어스 구조를 포함할 수 있다.
몇몇 실시예에서, 상기 바이어스 구조는, 고정층(pinning layer)과, 상기 고정층에 인접하고 상기 고정층에 의해 상기 제1 방향으로 바이어스된 자기 모멘트를 갖는 강자성층과, 상기 고정층과 스페이서층 사이에 상기 강자성층이 형성되고, 비자기이고, 상기 강자성층과 상기 기준층 사이에 존재하는 스페이서층을 포함할 수 있다.
몇몇 실시예에서, 상기 자유층은 상기 제1 방향으로의 상기 길이, 상기 제2 방향으로의 상기 폭 및 종횡비를 가질 수 있다.
몇몇 실시예에서, 상기 자유층은 자유층 면 외 소자 에너지 및 상기 자유층 면 외 소자 에너지보다 큰 자유층 수직 자기 이방성(PMA) 에너지를 가질 수 있다.
몇몇 실시예에서, 상기 기준층은 적어도 하나의 비자기층으로 인터리브된 복수의 강자성층을 포함하는 합성 반강자성층(SAF)일 수 있다.
몇몇 실시예에서, 적어도 하나의 스핀 궤도 상호작용(SO) 라인과 연결되어 상기 전류가 상기 복수의 자기 접합부에서 선택된 자기 접합부에 인접한 적어도 하나의 상기 스핀 궤도 상호작용(SO) 라인의 일부를 통해 구동될 수 있는 복수의 트랜지스터를 더 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 메모리 제조 방법의 일 실시예는, 각각이 기준층, 비자기 스페이서층 및 자유층을 포함하고, 상기 비자기 스페이서층은 상기 기준층과 상기 자유층 사이에 존재하고, 적어도 하나가 제1 방향으로 자기 바이어스(bias)를 제공하기 위한 바이어스 구조 및 상기 제1 방향으로의 길이와 제2 방향으로의 폭과 종횡비를 갖는 상기 자유층을 포함하고, 상기 종횡비는 상기 길이를 상기 폭으로 나눈 값이고, 상기 종횡비는 1보다 큰 복수의 자기 접합부를 제공하고, 적어도 하나가 각각의 상기 복수의 자기 접합부의 상기 자유층에 인접하고, 제3 방향으로 라인 길이를 갖고, 적어도 하나가 상기 제3 방향으로 상기 라인 길이를 따라 전류를 전달하고, 상기 제3 방향은 상기 제1 방향으로부터 0이 아닌 예각을 갖고, 적어도 하나를 통과하는 상기 전류로 인해 상기 자유층에 스핀 궤도 상호작용(SO) 토크를 가하는 스핀 궤도 상호작용(spin-orbit interaction)(SO) 활성층을 제공하고, 상기 자유층은 상기 스핀 궤도 상호작용(SO) 토크를 사용하여 스위칭할 수 있다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 복수의 자기 접합부와 적어도 하나의 스핀 궤도 상호작용(SO) 활성층을 포함하는 자기 메모리를 판독하기 위한 방법의 일 실시예는, 자기 메모리에서 복수의 자기 접합부의 자기 접합부의 초기 상태를 판독하고, 각각의 상기 복수의 자기 접합부는 기준층, 비자기 스페이서층 및 자유층을 포함하고, 상기 비자기 스페이서층은 상기 기준층과 상기 자유층 사이에 존재하고, 적어도 하나의 상기 자기 접합부는 제1 방향으로 자기 바이어스(bias)를 제공하기 위한 바이어스 구조 및 상기 제1 방향으로의 길이와 제2 방향으로의 폭과 종횡비를 갖는 상기 자유층을 포함하고, 상기 종횡비는 상기 길이를 상기 폭으로 나눈 값이고, 상기 종횡비는 1보다 크고, 적어도 하나의 스핀 궤도 상호작용(SO) 활성층은 각각의 상기 복수의 자기 접합부의 상기 자유층에 인접하고, 제3 방향으로 라인 길이를 갖고, 적어도 하나의 상기 스핀 궤도 상호작용(SO) 활성층은 상기 제3 방향으로 상기 라인 길이를 따라 전류를 전달하고, 상기 제3 방향은 상기 제1 방향으로부터 0이 아닌 예각을 갖고, 적어도 하나의 상기 스핀 궤도 상호작용(SO) 활성층을 통과하는 상기 전류로 인해 상기 자유층에 스핀 궤도 상호작용(SO) 토크를 가하고, 상기 자유층은 상기 스핀 궤도 상호작용(SO) 토크를 사용하여 스위칭할 수 있고, 상기 자기 접합부에 미리 정해진 상태를 기록하고, 상기 미리 정해진 상태를 기록한 후, 상기 자기 접합부를 재판독하고, 상기 초기 상태와 상기 미리 정해진 상태를 비교하고, 상기 미리 정해진 상태가 상기 초기 상태와 다른 경우, 상기 초기 상태로 프로그래밍하는 것을 포함한다.
본 발명의 실시예에 설명된 기술적 사상은 상세하게 설명되지 않은 다른 실시예들에 통합될 수 있다. 즉, 모든 실시예들 및/또는 어떤 실시예들은 임의의 방식으로 조합될 수 있다. 본 발명의 기술적 사상의 다른 목적 및/또는 양상은 후술하는 명세서에 상술한다.
도 1은 본 발명의 기술적 사상에 따른 일 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부를 포함하는 자기 메모리를 도시한 사시도이다.
도 2a 내지 도 2c는 본 발명의 기술적 사상에 따른 몇몇 실시예에 따른 스핀 궤도 상호작용(SO) 토크를 사용하여 스위칭하기 전, 스위칭하는 동안 및 스위칭한 후의 자유층의 자기 모멘트를 도시한 도면이다.
도 3a 내지 도 3c는 본 발명의 기술적 사상에 따른 다른 몇몇 실시예에 따른 스핀 궤도 상호작용(SO) 토크를 사용하여 스위칭하기 전, 스위칭하는 동안 및 스위칭한 후의 자유층의 자기 모멘트를 도시한 도면이다.
도 4는 본 발명의 기술적 사상에 따른 다른 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부를 포함하는 자기 메모리를 도시한 사시도이다.
도 5는 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부를 포함하는 자기 메모리를 도시한 사시도이다.
도 6은 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부를 포함하는 자기 메모리를 도시한 사시도이다.
도 7은 본 발명의 기술적 사상에 따른 일 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부를 포함하는 자기 장치를 도시한 평면도이다.
도 8은 본 발명의 기술적 사상에 따른 다른 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부를 포함하는 자기 장치를 도시한 측면도이다.
도 9는 본 발명의 기술적 사상에 따른 일 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 메모리를 제공하기 위한 방법을 순차적으로 도시한 순서도이다.
도 10은 본 발명의 기술적 사상에 따른 일 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 메모리를 판독하기 위한 방법을 순차적으로 도시한 순서도이다.
예시적인 실시예들은 자기 메모리들과 같은 자기 장치들에 사용될 수 있는 자기 접합부들 및 그와 같은 자기 접합부들을 사용하는 장치들에 관한 것이다. 자기 메모리는 랜덤 액세스 메모리(MRAM)를 포함할 수 있고, 비휘발성 메모리를 채용한 전기 장치에 사용될 수 있다. 이러한 전기 장치는 핸드폰, 스마트폰, 테블릿, 랩탑 및 기타 휴대용 및 비휴대용 컴퓨팅 장치들을 포함할 수 있지만, 이에 제한되는 것은 아니다. 이하 설명은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 실시할 수 있도록 제공되었으며 특허 출원과 그 요구사항의 일부로 제공된다. 본 명세서에 기재 된 예시적인 실시예들 및 그에 대한 원리 및 형태들의 다양한 변형들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명할 수 있다. 예시적인 실시예들은 주로 특정한 실시예에 제공되는 특정한 방법들 및 시스템들로 기술되었다. 하지만, 상기 방법들 및 시스템들은 다른 실시에서도 유효하게 작동할 수 있다. "예시적인 실시예", "일 실시예", 및 "다른 실시예"와 같은 문구는 복수의 실시예들 뿐 아니라 동일하거나 다른 실시 예들에 대한 것일 수 있다. 실시예들은 일정 구성들을 갖는 시스템들 및/또는 장치들에 대하여 기술될 것이다. 하지만, 시스템들 및/또는 장치들은 도시된 구성들보다 많거나 적은 구성들을 포함할 수 있고, 배치 및 구성 들의 형태에 대한 변화가 본 발명의 범위 내에서 이루어질 수 있다. 예시적인 실시예들은 일정 단계들을 갖는 특정 방법들의 맥락에서 기술될 수 있다. 하지만, 방법 및 시스템은 다른 및/또는 추가적인 단계들을 갖거나 예시적인 실시예들에 모순되지 않는 다른 순서들의 단계들을 갖는 다른 방법들에서 유효하게 작동할 것이다. 따라서, 본 발명은 도시된 실시예들에 한정할 의도가 아니며, 본 명세서에 기재된 원리들 및 형태들과 모순되지 않는 가장 넓은 범위에 따른다.
복수의 자기 접합부와 적어도 하나의 스핀 궤도 상호작용(SO) 활성층을 포함하는 자기 메모리가 설명된다. 각각의 자기 접합부는 기준층, 자유층 및 기준층과 자유층 사이에 존재하는 비자기 스페이서층을 포함한다. 자기 접합부는 제1 방향으로 자기 바이어스를 제공하기 위한 바이어스 구조 및/또는 제1 방향으로의 길이와 제2 방향으로의 폭과 1보다 큰 종횡비를 갖는 자유층을 포함한다. 스핀 궤도 상호작용(SO) 활성층은 자유층에 인접하고, 제3 방향으로의 라인 길이를 갖는다. 스핀 궤도 상호작용(SO) 활성층은 제3 방향으로 라인 길이를 따라 전류를 전달한다. 제3 방향은 제1 방향으로부터 0이 아닌 예각을 갖는다. 스핀 궤도 상호작용(SO) 활성층은 적어도 하나의 스핀 궤도 상호작용(SO) 활성층을 통과하는 전류로 인해 자유층에 스핀 궤도 상호작용(SO) 토크를 가한다. 자유층은 스핀 궤도 상호작용(SO) 토크를 사용하여 스위칭할 수 있다.
예시적인 실시예들은 특정 자기 접합부 및 어떤 구성요소를 갖는 자기 메모리의 맥락 내에서 설명된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는, 본 발명이 다른 및/또는 추가적인 구성들 및/또는 본 발명과 모순되지 않는 다른 특징들을 가지는 자기 접합들과 자기 메모리들의 사용에 일관됨을 쉽게 알 것이다. 상기 방법 및 시스템은 역시 스핀 전달 현상 및 다른 물리적인 현상의 현재의 이해의 맥락에서 설명된다. 결과적으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상기 방법 및 시스템의 가동에 대한 이론적 설명들이 스핀 전달 이방성 및 다른 물리적 현상의 이러한 현재의 이해를 바탕으로 이루어 짐을 쉽게 알 것이다. 그러나, 여기에서 설명된 방법과 시스템은 특정한 물리적 설명에 의존하지 않는다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 또한 상기 방법과 시스템은 기판에 특정한 관계를 가지는 구조의 맥락 내에서 설명됨을 쉽게 알 것이다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상기 방법과 시스템이 다른 구조들과 일관됨을 쉽게 알 것이다. 또한, 상기 방법과 시스템은 합성된 및/또는 단일의 어떤 층들의 맥락 내에서 설명된다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상기 층들이 다른 구조를 가질 수 있음을 쉽게 알 것이다. 나아가, 상기 방법과 시스템은 특별한 층들을 가지는 자기 접합부들 및/또는 하부 구조들의 맥락 내에서 설명된다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상기 방법과 시스템에 모순되지 않는 추가적인 및/또는 다른 층들을 가지는 자기 접합들 및/또는 하부 구조들 또한 사용될 수 있음을 쉽게 알 것이다. 게다가, 어떤 구성들은 자기(magnetic), 강자성(ferromagnetic) 및 페리자기(ferrimagnetic)으로 설명한다. 여기에서 사용된 것과 같이, 자기란 용어는 강자성, 페리자기 또는 유사한 구조들을 포함할 수 있지만, 이에 제한되는 것은 아니다. 나아가, 여기서 사용된 대로, "면 내(in-plane)"는 실질적으로 자기 접합부의 하나 이상의 층들의 면 내에 있거나 그 면에 평행한 것이다. 반대로, "수직(perpendicular)" 및 "면 수직(perpendicular-to-plane)"은 자기 접합부의 하나 이상의 층들에 실질적으로 수직한 방향에 해당한다.
상술한 바와 같이, 스핀 전달 토크 랜덤 액세스 메모리(STT-MRAM)에서, 자기장은 자기 접합부에 기록하기 위해 사용될 필요가 없다. 대신데, 기록 전류는 면 수직 전류(CPP) 방향으로 자기 접합부를 통해 구동된다. 자기 접합부에 저장된 데이터를 판독하기 위해, 더 작은 판독 전류는 면 수직 전류(CPP) 방향으로 자기 접합부를 통해 구동된다. 하지만, 낮은 기록 오류율을 위해 요구될 수 있는 높은 기록 전류는 자기 접합부 내의 터널링 배리어층을 손상시킬 수 있다. 이것은 바람직하지 않을 수 있다.
스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부는 역시 발전해 왔다. 스핀 궤도 상호작용(SO) 토크에 기반한 메모리에서, 기록하는 것은 높은 스핀 궤도 상호작용(SO)을 갖는 라인을 통해 면 내로 구동된 전류를 사용하여 수행된다. 예를 들어, 높은 스핀 궤도 상호작용(SO)은 물질 그 자신의 벌크 효과(스핀 홀 효과(spin Hall effect))에 기인할 수 있고, 계면 상호작용(Rashba 효과)에 기인할 수 있고, 다른 효과 또는 이들의 결합에 기인할 수 있다. 라인은 자기 접합부의 자유층에 인접한다. 면 내 전류는 자유층 자기 모멘트를 스위칭하기 위해 사용될 수 있는 스핀 궤도 상호작용(SO)을 발생시킨다.
면 수직 자화를 갖는 자유층에 대해, 두 개의 가능성이 제안된다. 하나는, 스핀 궤도 상호작용(SO) 토크는 스핀 전달 토크(STT)를 스위칭하는 것을 돕기 위해 사용될 수 있다. 하지만, 기록 전류는 여전히 면 수직 전류(CPP) 방향으로 자기 터널링 접합부를 통해 구동된다. 다른 하나는, 스핀 전달 토크(STT)의 사용이 없다. 따라서, 기록 전류는 면 수직 전류(CPP) 방향으로 자기 터널링 접합부를 통해 구동되지 않는다. 하지만, 스핀 궤도 상호작용(SO) 토크를 사용하여 자기 모멘트를 확실하게 스위칭하기 위해, 외부 자기장이 인가된다. 이러한 각각의 스위칭을 설명하는 것은 외부 자기장이 자기 접합부의 초기 상태에 영향을 미치는데 사용되는 것을 나타낸다. 이러한 설명에서, 자유층의 자기 모멘트는 추기 상태에 대한 변경에 기반하여 원하는 상태로 확실하게 스위칭될 수 있다. 이러한 자기장은 예를 들어, 50Oe일 수 있다. 이러한 외부 자기장이 없는 경우, 스위칭하는 것은 자기 메모리에 사용하기에 충분히 신뢰할 수 없다. 일반적으로, 더 작은 자기 접합부 크기와 더 큰 집적된 메모리를 위해, 외부 자기장의 사용은 바람직하지 않다. 결과적으로, 자기 메모리에서의 스위칭을 개선하기 위한 메커니즘은 여전히 요구된다.
도 1은 본 발명의 기술적 사상에 따른 일 실시예에 따른 외부 자기장의 부재시에 및 선택적으로 자기 접합부를 통해 면 수직 전류(CPP) 방향으로 구동된 전류의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부를 포함하는 자기 메모리(100)를 도시한 사시도이다. 명확성을 위해, 도 1은 확장되지 않는다. 또한, 비트 라인, 행 및 열 셀렉터와 같은 자기 메모리(100)의 일부와, 각각의 셀에 대한 트랜지스터와 같은 선택적인 장치들은 도시되지 않는다. 자기 메모리(100)는 자기 접합부(110)와 스핀 궤도 상호작용(SO) 활성층(160)을 포함한다. 자기 접합부(110)는 트랜지스터 및/또는 다른 자기 접합부들과 같은 선택적인 장치들을 역시 포함할 수 있는 메모리 셀의 일부일 수 있다. 일반적으로, 다수의 자기 접합부들(110)과 다수의 메모리 셀들이 자기 메모리(100)에 포함된다. 자기 메모리(100)는 다양한 전기 장치들에 사용될 수 있다.
스핀 궤도 상호작용(SO) 활성층(160)은 강한 스핀 궤도 상호작용(SO)을 갖고, 자유층(120)의 자기 모멘트(121)를 스위칭하는데 사용될 수 있는 층이다. 스핀 궤도 상호작용(SO) 활성층(160)은 스핀 궤도 상호작용(SO) 토크(TSO)을 생성하는데 사용될 수 있다. 더욱 구체적으로, 기록 전류는 스핀 궤도 상호작용(SO) 활성층(160)의 길이를 따라 면 내로 구동된다. 화살표(JSO)는 스핀 궤도 상호작용(SO) 활성층(160)을 통해 구동된 기록 전류에 대한 전류의 밀도를 나타낸다. 따라서, 기록 전류는 +x 또는 -x 방향으로 스핀 궤도 상호작용(SO) 활성층(160)을 통해 구동된다. 수반되는 스핀 궤도 상호작용(SO)을 일으키는 이러한 기록 전류는 스핀 궤도 상호작용 토크에 기인할 수 있다. 도시된 실시예에서, 스핀 궤도 상호작용 토크는 y축을 따라 존재한다. 스핀 궤도 상호작용(SO) 토크는 스핀 궤도 상호작용(SO) 활성층(160)에서 면 내로 구동된 전류 및 스핀 궤도 상호작용(SO)을 발생시킨다. 스핀 전달 토크(STT)는 자유층(120), 비자기 스페이서층(130) 및 기준층(140)을 통해 흐르는 면 수직 전류(CPP)에 기인하고, 자유층(120)의 내부로 스핀 분극된 전하 캐리어를 주입한다. 몇몇 실시예에서, 자기 접합부(110)의 프로그래밍은 스핀 궤도 상호작용(SO)을 사용하여 완성된다. 다른 몇몇 실시예에서, 스핀 전달과 같은 다른 메커니즘은 역시 스위칭에 사용될 수 있다. 생성된 스핀 궤도 상호작용 토크는 자유층(120)의 자기 모멘트를 스위칭하는데 사용될 수 있다.
자기 접합부(110)는 자기 모멘트(121)을 갖는 자유층(120), 비자기 스페이서층(130), 자기 모멘트(141)을 갖는 기준층(140) 및 선택적 바이어스 구조(150)를 포함한다. 자기 접합부(110)는 역시 높은 스핀 분극을 갖는 선택적 분극 강화층들(PEL)을 포함할 수 있다. 예를 들어, 선택적 분극 강화층(PEL)은 Fe, CoFe 및/또는 CoFeB를 포함할 수 있다. 하부 접촉부, 상부 접촉부, 선택적 시드층 및 선택적 캡핑층은 단순화를 위해 도시되지 않는다. 예를 들어, 시드층은 200 방향을 갖는 얇은 결정형 산화 마그네슘(MgO) 시드층을 포함할 수 있다. 이러한 산화 마그네슘(MgO)층은 인접한 층의 수직 자기 이방성(PMA)을 향상시킬 수 있다. 유사하게 캡핑층은 인접한 층의 수직 자기 이방성(PMA)을 향상시키기 위해 200 방향을 갖는 얇은 결정형 산화 마그네슘(MgO) 시드층을 포함할 수 있다. 몇몇 실시예에서, 스핀 궤도 상호작용(SO) 활성층(160)은 자기 접합부(110)보다 기판(미도시)에 더 가깝다. 다른 몇몇 실시예에서, 자기 접합부(110)는 스핀 궤도 상호작용(SO) 활성층(160)보다 기판(미도시)에 더 가깝다. 비록 도시되지 않았지만, 비자기층은 상호작용을 완화시키기 위해 자유층(120)과 스핀 궤도 상호작용(SO) 활성층(160) 사이에 존재할 수 있다. 하지만, 도시된 실시예에서, 자유층(120)은 스핀 궤도 상호작용(SO) 활성층(160)과 인접하다.
선택적 고정층(미도시)은 기준층(140)의 자화(미도시)를 고정시키기 위해 사용될 수 있다. 선택적 고정층은 교환 바이어스 상호작용(exchange-bias interaction)에 의해 기준층(140)의 자화(미도시)를 고정시키는 AMF층 또는 다층일 수 있다. 하지만, 다른 몇몇 실시예에서, 선택적 고정층은 생략될 수 있거나, 또는 다른 구조가 사용될 수 있다.
자기 접합부(100)는 자유층(120)이 스핀 궤도 상호작용(SO) 활성층(160)의 면 내로 스핀 궤도 상호작용(SO) 활성층(160)을 통과한 기록 전류를 사용하여 복수의 안정된 자기 상태 사이에서 스위칭될 수 있도록 구성될 수 있다. 따라서, 자유층(120)은 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있다. 자유층(120)은 역시 자기 접합부(110)를 통해 구동된 기록 전류의 부재시 및 외부 자기장의 부재시에 프로그래밍할 수 있다. 하지만, 다른 몇몇 실시예에서, 자기 접합부(110)를 통해 구동된 적당한 전류는 역시 자유층 자기 모멘트(121)를 스위칭하는 것을 돕기 위해 사용될 수 있다. 도시된 실시예에서, 자유층(120)의 수직 자기 이방성(PMA) 에너지는 자유층(120)의 면 외(out-of-plane) 소자 에너지를 초과한다. 따라서, 자유층 자기 모멘트(121)는 면 수직으로 실질적으로 안정될 수 있다.
비자기 스페이서층(130)은 기준층(140)과 자유층(120) 사이에 존재할 수 있다. 비자기 스페이서층(130)은 산화 마그네슘(MgO) 터널링 배리어 층일 수 있다. 산화 마그네슘(MgO)층은 결정형일 수 있고, 강화된 터널링 자기저항(TMR)에 대한 방향을 가질 수 있다. 다른 몇몇 실시예에서, 비자기 스페이서층(130)은 서로 다른 터널링 배리어층일 수 있고, 도전성층이거나, 또는 다른 구조를 가질 수 있다.
기준층(140)은 자기이다. 기준층(140)은 다층일 수 있다. 기준층(140)은 Ru와 같은 비자기층에 인터리브(interleave)되고 끼워진 복수의 강자성층들을 포함하는 합성 반강자성체(SAF)일 수 있다. 따라서, 기준층(140)은 역시 서브층들을 포함할 수 있지만, 복수의 강자성층들로 한정되지는 않는다.
도시된 실시예에서, 기준층(140)의 수직 자기 이방성(PMA) 에너지는 면 외 소자 에너지를 초과한다. 기준층(150)이 높은 수직 자기 이방성(PMA)(면 외 소자 에너지보다 큰 수직 자기 이방성(PMA) 에너지)을 갖기 때문에, 기준층(140)의 자기 모멘트(141)는 면 수직일 수 있다. 따라서, 자기 모멘트(141)는 도 1에 도시된 바와 같은 양의 z 방향 또는 도 1에 도시된 방향과 역평행할 수 있다. 만역, 자기 모멘트(141)가 면 수직이면, 고정층은 일반적으로 사용되지 않는다. 예를 들어, 기준층(140)은 다수의 반복되는 Co/Pt 이중층, CoPt 합금, CoTb 합금 및/또는 다수의 반복되는 Co/Tb 이중층을 포함할 수 있다. 이러한 조합은 높은 수직 자기 이방성(PMA)을 가질 수 있다. 유사하게, 기준층(140)은 높은 수직 자기 이방성(PMA)을 갖는 CoFeB, FeB, CoB, Fe, Co2FeAl, Co2FeAlSi, Co2MnSi, MnGe 및 MnAl 중 하나 이상을 포함할 수 있다. 여기에서 사용된 CoFeB, FeB, CoB, MnGe 및 MnAl은 화학량이 표시되지 않은 합금을 나타낸다. 예를 들어, CoFeB는 x가 0 이상이고 0.5 이하인 (CoFe)1-xBx를 포함할 수 있다. 예를 들어, x는 적어도 0.2 이상이고 0.4 이하일 수 있다. 유사하게, FeB는 x가 0 이상이고 0.5 이하인 Fe1 - xBx를 포함할 수 있다. 다른 물질 및/또는 구조는 기준층(140)에 대하여 가능한한 높은 수직 자기 이방성(PMA)을 가질 수 있다. 다른 몇몇 실시예에서, 기준층(140)의 자기 모멘트(141)는 면 내일 수 있다.
자유층(120)은 자기이고, 자기 접합부(110)가 정지 상태일 때 면 외 소자 에너지를 초과하는 수직 자기 이방성(PMA) 에너지를 갖는다. 즉, 수직 자기 이방성(PMA) 에너지는 자유층(120)이 기록되지 않을 때 면 외 소자 에너지보다 크다. 자유층(120)의 자기 모멘트(121)는 도 1에 도시된 바와 같이 면 수직 방향(+z 방향 또는 -z 방향)일 수 있다. 자유층(120)은 합성 반강자성체(SAF) 및/또는 다른 다층과 같은 다층일 수 있다. 몇몇 실시예에서, 자유층(120)은 기준층(140)에서 사용된 물질과 유사한 물질을 포함할 수 있다. 또한, 자유층(120)의 자기 모멘트(121)는 후술하는 바와 같이, 스핀 궤도 상호작용(SO) 효과를 사용하여 스위칭된다. 몇몇 실시예에서, 자유층(120)의 자기 모멘트(121)는 단지 스핀 궤도 상호작용(SO) 효과를 사용하여 스위칭된다.
자기 접합부(110)는 도시된 바와 같이 길쭉한 형상을 갖는다. 따라서, 자기 접합부(110)는 도시된 바와 같이 타원 형상의 바닥을 갖는다. 자기 접합부(110)는 x-y 평면에서 타원 형상일 수 있다. 자기 접합부(110)는 평면 내에서 일 방향으로의 길이(l) 및 길이(l)의 방향에 수직이고 동일 평면 내의 다른 방향으로의 폭(w)을 갖는다. 자기 접합부(110)의 종횡비(AR)는 길이(l)/폭(w)이다. 도시된 실시예에서, 자기 접합부(110)의 종횡비는 1보다 크다. 몇몇 실시예에서, 자유층(120)은 1을 초과하는 종횡비를 갖는다. 다른 몇몇 실시예에서, 자유층(120) 및 기준층(140)은 적어도 1보다 큰 종횡비를 갖는다. 다른 몇몇 실시예에서, 자기 접합부(110)의 종횡비는 1일 수 있다. 예를 들어, 선택적 바이어스 구조(150)가 포함되는 경우, 자기 접합부(110)의 종횡비는 1일 수 있다. 이러한 실시예에서, 자기 접합부(110)는 원 형상의 바닥을 가질 수 있다.
선택적 바이어스 구조(150)는 전류 방향으로부터 0이 아닌 예각인 방향을 따라 자기 바이어스를 제공한다. 몇몇 실시예에서, 바이어스 구조(150)는 방향(112)를 따라 고정된 자기 모멘트(155)를 포함한다. 예를 들어, 바이어스 구조(150)는 방향(112)를 따라 자기 방향을 갖는 AMF 또는 다른 고정층을 포함할 수 있다. 바이어스 구조(150)는 역시 AMF층에 인접하고 AMF층에 의해 방향(112)로 고정된 자기 모멘트를 갖는 강자성층을 포함한다. 비자기층은 역시 바이어스 구조(150)에 포함될 수 있다. 이러한 비자기층은 강자성층과 기준층(140) 사이에 존재한다. 따라서, 강자성층과 기준층(140) 사이의 교환 상호작용은 감소되거나 또는 제거될 수 있다.
따라서, 자기 접합부(110)는 선택적 바이어스 구조(150)의 장축이 길이(l)을 갖는 것으로 도시된다. 길이(l)는 방향(112)를 따라 존재하고, 스핀 궤도 상호작용(SO) 활성층(160)을 통해 구동되는 전류 방향(JSO 방향)에 대하여 0이 아닌 예각(0o < θ < 90o)을 갖는다. 선택적 바이어스 구조(150)의 자기 모멘트(155)는 도 1에 도시된 실시예에서 방향(112)를 따라 형성된다. 따라서, 선택적 바이어스 구조(150)에 기인한 자기 바이어스는 전류 방향으로부터 0이 아닌 예각(θ)일 수 있다. 몇몇 실시예에서, 예각(θ)은 적어도 30도 이상이고 60도 이하이다. 몇몇 실시예에서, 예각은 적어도 40도 이상이고 50도 이하이다. 예를 들어, 예각(θ)은 명목상 45도일 수 있다. 다른 몇몇 실시예에서, 선택적 바이어스 구조(150)의 자기 모멘트(155)는 타원의 장축과 정렬되지 않을 수 있다. 따라서, 자기 모멘트(155)는 방향(112)와 정렬되지 않을 수 있다. 예를 들어, 자기 모멘트(155)는 전류의 방향(JSO)에 정렬될 수 있다. 다른 몇몇 실시예에서, 자기 모멘트(155)는 방향(112)으로 경사질 수 있다. 또 다른 몇몇 실시예에서, 자기 모멘트(155)의 다른 방향도 가능하다.
적어도 하나의 자기 접합부(110)는 자기 바이어스 구조(150)를 포함하고, 스핀 궤도 상호작용(SO) 활성층(160)을 통해 구동되는 전류 방향(JSO 방향)에 대하여 0이 아닌 예각(0o < θ < 90o)을 갖는 방향을 따라 정렬되고, 자유층(120)/자기 접합부(110)의 종횡비는 1보다 크다. 달리 말하면, 바이어스 구조(150)는 자기 접합부(110)에 존재할 수 있고, 자기 접합부(110)의 길이(l)의 장축은 전류 방향에 대하여 0이 아닌 예각을 갖고, 종횡비는 1을 초과한다. 결과적으로, 자유층(120)은 방향(112)을 따라 면 내 자기 이방성의 영향을 받는다. 이러한 면 내 자기 이방성은 z축을 따라 수직 이방성에 부가된다. 이러한 면 내 자기 이방성은 자기 접합부(110)/자유층(120)의 형상 이방성, 바이어스 구조(150)으로부터의 자기 바이어스 또는 둘 다에 기인할 수 있다. z축 방향의 수직 자기 이방성(PMA)은 면 내 이방성보다 상당히 높을 수 있다. 몇몇 실시예에서, 수직 자기 이방성(PMA)은 면 내 자기 이방성보다 적어도 3 내지 5배 크다. 수직 자기 이방성(PMA) 에너지가 면 내 자기 이방성보다 상당히 클 수 있기 때문에, 자유층(120)의 자기 모멘트(121)는 도 1에 도시된 바와 같이 안정적으로 면 수직일 수 있다.
동작시에, 자기 접합부(110)는 일반적인 방법으로 판독될 수 있다. 따라서, 자기 접합부(110)를 프로그래밍하기 위한 충분한 판독 전류는 면 수직 전류(CPP) 방향으로 자기 접합부(110)를 통해 구동될 수 있다. 자기 접합부(110)의 저항은 자기 모멘트(121, 141)의 방향에 기반한다. 따라서, 데이터는 자기 접합부(110)의 저항을 결정함으로써 자기 접합부(110)로부터 판독될 수 있다.
하지만, 자기 접합부(110)의 프로그래밍에서, 스핀 궤도 상호작용(SO) 활성층(160)을 통해 구동되는 전류 방향(JSO)에 대응한 기록 전류는 면 내 스핀 궤도 상호작용(SO) 활성층(160)을 통해 구동된다. 이러한 전류는 자유층(120)의 자기 모멘트(121)를 스위칭할 수 있는 스핀 궤도 상호작용(SO) 토크를 생성한다. 형상 및/또는 바이어스 구조(150)에 의해 제공되고 방향(112)에 따르는 자기 이방성 때문에, 자기 모멘트(121)는 원하는 상태로 확실히 스위칭될 수 있다. 다른 몇몇 실시예에서, 면 수직 전류(CPP) 방향의 외부장 및/또는 스핀 전달 토크(STT) 기록 전류는 스핀 궤도 상호작용(SO) 토크에 부가적으로 사용될 수 있다. 하지만, 외부장이나 스핀 전달 토크(STT) 기록 전류는 요구되지는 않는다.
자기 모멘트(121)의 스위칭은 도 2a 내지 도 2c와 도 3a 내지 도 3c를 참조하여 이해될 수 있다. 도 2a 내지 도 2c는 본 발명의 기술적 사상에 따른 몇몇 실시예에 따른 스핀 궤도 상호작용(SO) 토크를 사용하여 +z 방향으로부터 -z 방향으로 스위칭하기 전, 스위칭하는 동안 및 스위칭한 후의 자유층의 자기 모멘트(121)를 도시한 도면이다. 도 2a는 스핀 궤도 상호작용(SO) 활성층(160)에서 기록 전류가 구동한 후 자기 모멘트(121)를 도시한다. 또한, 도 2a는 형상 이방성 및/또는 자기 바이어스 구조(150)에 의해 제공된 자기 이방성의 방향(112)을 도시한다. 자유층(120)의 자기 모멘트(121)는 +z 방향으로 오프가 시작된다. 스핀 궤도 상호작용(SO) 토크(TSO)는 스핀 궤도 상호작용(SO) 활성층(160)의 전류에 의해 생성된다. 도 2b는 그 이후의 자기 모멘트(121')를 도시한다. 자기 모멘트(121')는 빠르게 스핀 궤도 상호작용(SO) 토크(TSO)로 정렬된다. 하지만, 자기 모멘트(121')는 자기 이방성 방향(112)으로 정렬되지는 않는다. 따라서, 방향(112)으로 형상 및/또는 자기 바이어스 구조(150)에 의해 제공된 자기 이방성은 자유층(120)의 자기 모멘트(121')에 토크(114)를 가한다. 비록, 이러한 토크(114)는 작지만, 일단 스핀 궤도 상호작용(SO) 토크가 제거되면, 토크(114)는 자기 모멘트(121')에 작용할 수 있다. 따라서, 스핀 궤도 상호작용(SO) 활성층(160)을 통한 기록 전류가 종료되면, 방향(112)으로의 자기 이방성에 기인한 토크(114)는 스위칭된 자기 모멘트(121'')를 야기한다. 이러한 상황은 도 2c에 도시된다. 자유층(120)의 자기 모멘트(121'')는 원하는 방향으로 전환된다. 따라서, 자기 이방성에 기인한 토크는 초기 상태에 영향을 주는 것보다 자기 모멘트(121'')의 최종 상태를 선택한다. 이것은 외부 자기장에 대해 상술한 것과 대조적이고 스핀 궤도 상호작용(SO) 토크는 스위칭된다.
도 3a 내지 도 3c는 본 발명의 기술적 사상에 따른 다른 몇몇 실시예에 따른 스핀 궤도 상호작용(SO) 토크를 사용하여 +z 방향으로부터 -z 방향으로 스위칭하기 전, 스위칭하는 동안 및 스위칭한 후의 자유층의 자기 모멘트(121'')를 도시한 도면이다. 도 3a는 스핀 궤도 상호작용(SO) 활성층(160)에서 기록 전류가 구동한 후 자기 모멘트(121'')를 도시한다. 또한, 도 3a는 형상 이방성 및/또는 자기 바이어스 구조(150)에 의해 제공된 자기 이방성의 방향(112)을 도시한다. 자유층(120)의 자기 모멘트(121'')는 -z 방향으로 오프가 시작된다. 스핀 궤도 상호작용(SO) 토크(TSO)는 스핀 궤도 상호작용(SO) 활성층(160)의 전류에 의해 생성된다. 자기 모멘트(121'')가 반대 방향으로 스위칭되기 때문에, 기록 전류는 도 1에 도시된 방향과 반대 방향으로 구동된다. 도 3b는 그 이후의 자기 모멘트(121''')를 도시한다. 자기 모멘트(121''')는 빠르게 스핀 궤도 상호작용(SO) 토크(TSO)로 정렬된다. 하지만, 자기 모멘트(121''')는 자기 이방성 방향(112)으로 정렬되지는 않는다. 따라서, 방향(112)으로 형상 및/또는 자기 바이어스 구조(150)에 의해 제공된 자기 이방성은 자유층(120)의 자기 모멘트(121''')에 토크(114')를 가한다. 비록, 이러한 토크(114')는 작지만, 일단 스핀 궤도 상호작용(SO) 토크가 제거되면, 토크(114')는 자기 모멘트(121''')에 작용할 수 있다. 따라서, 스핀 궤도 상호작용(SO) 활성층(160)을 통한 기록 전류가 종료되면, 방향(112)으로의 자기 이방성에 기인한 토크(114')는 스위칭된 자기 모멘트(121''')를 야기한다. 이러한 상황은 도 3c에 도시된다. 자유층(120)의 자기 모멘트(121)는 원하는 +z 방향으로 스위칭된다. 따라서, 자기 이방성에 기인한 토크는 초기 상태에 영향을 주는 것보다 자기 모멘트(121)의 최종 상태를 선택한다. 이것은 외부 자기장에 대해 상술한 것과 대조적이고 스핀 궤도 상호작용(SO) 토크는 스위칭된다.
따라서, 자기 메모리(100)는 성능이 개선될 수 있다. 스핀 전달 토크(STT) 기록 전류가 자기 접합부(110)를 통해 구동되는 것이 아니기 때문에, 자기 접합부(110)가 손상되는 것을 피할 수 있다. 외부장이 요구되지 않기 때문에, 추가적인 전류 운반 라인은 포함될 필요가 없다. 이웃하는 자기 접합부를 방해할 수 있는 원거리 자기장의 사용은 역시 피할 수 있다. 또한, 스핀 궤도 상호작용(SO) 토크를 사용한 스위칭은 빠를 수 있다. 몇몇 실시예에서, 스위칭은 2 나노초(nanosecond) 이하의 시간으로 달성될 수 있다. 또한, 스핀 전달 토크(STT) 스위칭은 더 높은 판독 전압 및 전류를 사용하지 않기 때문에 자기 접합부(110)에 사용될 수 있다. 예를 들어, 더 높은 댐핑(damping), 더 높은 저항 영역(RA) 산화 마그네슘(MgO)층이 사용될 수 있다. 따라서, 자기 메모리(100)의 성능이 개선될 수 있다.
도 4는 본 발명의 기술적 사상에 따른 다른 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부(210)를 포함하는 자기 메모리(200)를 도시한 사시도이다. 명확성을 위해, 도 4는 확장되지 않는다. 자기 메모리(200)는 다양한 전기 장치들에 사용될 수 있다. 자기 메모리(200)는 자기 메모리(100)와 유사하다. 따라서, 유사한 구성은 유사한 부호를 갖는다. 자기 메모리(200)는 스핀 궤도 상호작용(SO) 활성층(160)과 자유층(120), 비자기 스페이서층(130) 및 기준층(140)을 포함하는 자기 접합부(110)와 각각 유사하게, 스핀 궤도 상호작용(SO) 활성층(260)과 자유층(220), 비자기 스페이서층(230) 및 기준층(240)을 포함하는 자기 접합부(210)를 포함한다. 따라서, 구성들(210, 220, 230, 240 및 260)은 구성들(110, 120, 130, 140 및 160) 각각과 유사한 구조, 기능 및/또는 위치를 가질 수 있다. 도시되어 있지 않지만, 하부 기판, 접촉부, 시드층들, 선택적 분극 강화층(PEL)들 및/또는 캡핑층들은 도 1에 도시된 기판(101), 하부 접촉부(102) 및 상부 접촉부(104)와 유사할 수 있다. 마지막으로, 자기 이방성의 방향(212) 및 예각(θ)은 상술한 방향(112) 및 예각(θ)과 유사하다.
도 4에서 보는 바와 같이, 자기 바이어스 구조(150)는 생략될 수 있다. 따라서, 방향(212)으로의 자기 이방성은 자기 접합부의 형상 이방성에 의해 제공될 수 있다. 따라서, 자기 접합부(210)는 방향(212)을 따라 자기 이방성이 제공되도록 길이(l), 폭(w) 및 1보다 큰 종횡비(l/w)를 갖는다. 이러한 방향은 전류가 구동되는 스핀 궤도 상호작용(SO) 활성층(260)의 길이로부터 0이 아닌 예각을 갖는다. 달리 말하면, 자기 형상 이방성은 전류의 방향으로부터 0이 아닌 예각을 갖는다. 전체 자기 접합부(210)가 형상 이방성을 갖는 것으로 도시되어 있지만, 다른 몇몇 실시예에서, 자유층(220)을 포함하는 자기 접합부(210)의 층들의 서브셋은 형상 이방성을 가질 수 있다.
도시된 실시예에서, 기준층(240)은 Ru와 같은 비자기 스페이서층(244)에 의해 분리된 강자성층들(242, 246)을 포함하는 합성 반강자성체(SAF)이다. 다른 몇몇 실시예에서, 기준층(240)은 합성 반강자성체(SAF)일 필요는 없다. 도시된 실시예에서, 강자성층들(242, 246)의 자기 모멘트(243, 247)는 각각 역평행하다. 따라서, 기준층(240)에 기인한 자유층(220)에서의 스트레이 필드는 감소될 수 있다. 다른 몇몇 실시예에서, 자기 모멘트(243, 247)는 다른 방향일 수 있지만, 이에 제한되지는 않는다. 유사하게, 자유층(220)은 단일층 또는 다층일 수 있다.
자기 메모리(200)는 자기 메모리(100)의 이점을 공유한다. 스핀 전달 토크(STT) 기록 전류가 자기 접합부(210)를 통해 구동되는 것이 아니기 때문에, 자기 접합부(210)가 손상되는 것을 피할 수 있고, 더 높은 판독 전압이 사용될 수 있다. 외부장이 요구되지 않기 때문에, 추가적인 전류 운반 라인은 포함될 필요가 없고, 이웃하는 자기 접합부를 방해하는 것을 피할 수 있다. 스핀 궤도 상호작용(SO) 토크를 사용한 스위칭은 빠를 수 있고 예를 들어, 2 나노초(nanosecond) 이하 일 수 있다. 따라서, 자기 메모리(200)의 성능이 개선될 수 있다.
도 5는 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부(210')를 포함하는 자기 메모리(200')를 도시한 사시도이다. 명확성을 위해, 도 5는 확장되지 않는다. 자기 메모리(200')는 다양한 전기 장치들에 사용될 수 있다. 자기 메모리(200')는 자기 메모리(100) 및/또는 자기 메모리(200)와 유사하다. 따라서, 유사한 구성은 유사한 부호를 갖는다. 자기 메모리(200')는 스핀 궤도 상호작용(SO) 활성층(160/260)과 자유층(120/220), 비자기 스페이서층(130/230), 기준층(140/240) 및 자기 바이어스 구조(150)를 포함하는 자기 접합부(110/210)와 각각 유사하게, 스핀 궤도 상호작용(SO) 활성층(260)과 자유층(220'), 비자기 스페이서층(230'), 기준층(240') 및 자기 바이어스 구조(250)를 포함하는 자기 접합부(210')를 포함한다. 따라서, 구성들(210', 220', 230', 240', 250 및 260)은 구성들(110/210, 120/220, 130/230, 140/240, 150 및 160/260) 각각과 유사한 구조, 기능 및/또는 위치를 가질 수 있다. 도시되어 있지 않지만, 하부 기판, 접촉부, 시드층들, 선택적 분극 강화층(PEL)들 및/또는 캡핑층들은 도 1에 도시된 기판(101), 하부 접촉부(102) 및 상부 접촉부(104)와 유사할 수 있다. 마지막으로, 자기 이방성의 방향(212) 및 예각(θ)은 상술한 방향(112) 및 예각(θ)과 유사하다.
도 5에서 보는 바와 같이, 자기 바이어스 구조(250)는 존재한다. 방향(212)으로의 자기장은 적어도 자기 바이어스 구조(250)에 의해 제공된다. 다른 몇몇 실시예에서, 종횡비(길이(l')/폭(w'))가 1보다 큰 형상 이방성이 있다. 하지만, 다른 몇몇 실시예에서, 종횡비는 1이다. 자기 바이어스 구조(250)는 AFM 고정층(256), 강자성층(254) 및 비자기인 스페이서층(252)을 포함한다. AFM 고정층(256)은 방향(212)으로 강자성층(254)의 자기 모멘트(255)를 고정한다. AFM 고정층(256)의 자기 모멘트(255) 방향은 원하는 방향(212)의 자기장으로 자기 접합부(210')를 어닐링함으로써 설정될 수 있다. 이러한 방향(212)은 전류가 구동되는 스핀 궤도 상호작용(SO) 활성층(260)의 길이로부터 0이 아닌 예각을 갖는다. 달리 말하면, 자기 바이어스 구조(250)에 기인한 자기 이방성은 전류의 방향으로부터 0이 아닌 예각을 갖는다. 도시된 실시예에서, 기준층(240')은 단일층으로 도시된다. 하지만, 기준층(240')은 합성 반강자성체(SAF)를 포함하는 다층일 수 있지만, 이에 제한되지 않는다. 유사하게, 자유층(220')은 단일층 또는 다층일 수 있다.
자기 메모리(200')는 자기 메모리(100) 및/또는 자기 메모리(200)의 이점을 공유한다. 스핀 전달 토크(STT) 기록 전류가 자기 접합부(210')를 통해 구동되는 것이 아니기 때문에, 자기 접합부(210')가 손상되는 것을 피할 수 있고, 더 높은 판독 전압이 사용될 수 있다. 외부장이 요구되지 않기 때문에, 추가적인 전류 운반 라인은 포함될 필요가 없고, 이웃하는 자기 접합부를 방해하는 것을 피할 수 있다. 스핀 궤도 상호작용(SO) 토크를 사용한 스위칭은 빠를 수 있고 예를 들어, 2 나노초(nanosecond) 이하 일 수 있다. 따라서, 자기 메모리(200')의 성능이 개선될 수 있다.
도 6은 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부(210'')를 포함하는 자기 메모리(200'')를 도시한 사시도이다. 명확성을 위해, 도 6은 확장되지 않는다. 자기 메모리(200'')는 다양한 전기 장치들에 사용될 수 있다. 자기 메모리(200'')는 자기 메모리(100), 자기 메모리(200) 및/또는 자기 메모리(200')와 유사하다. 따라서, 유사한 구성은 유사한 부호를 갖는다. 자기 메모리(200'')는 스핀 궤도 상호작용(SO) 활성층(160/260)과 자유층(120/220/220'), 비자기 스페이서층(130/230/230'), 기준층(140/240/240') 및 자기 바이어스 구조(150/250)를 포함하는 자기 접합부(110/210/210')와 각각 유사하게, 스핀 궤도 상호작용(SO) 활성층(260)과 자유층(220), 비자기 스페이서층(230), 기준층(240) 및 자기 바이어스 구조(250')를 포함하는 자기 접합부(210'')를 포함한다. 따라서, 구성들(210, 220, 230, 240, 250' 및 260)은 구성들(110/210/210', 120/220/220', 130/230/230', 140/240/240', 150/250 및 160/260) 각각과 유사한 구조, 기능 및/또는 위치를 가질 수 있다. 도시되어 있지 않지만, 하부 기판, 접촉부, 시드층들, 선택적 분극 강화층(PEL)들 및/또는 캡핑층들은 도 1에 도시된 기판(101), 하부 접촉부(102) 및 상부 접촉부(104)와 유사할 수 있다. 마지막으로, 자기 이방성의 방향(212) 및 예각(θ)은 상술한 방향(112) 및 예각(θ)과 유사하다.
도 6에서 보는 바와 같이, 자기 접합부(210'')는 자기 바이어스 구조(250')를 포함하고, 길쭉한 형상을 갖는다. 따라서, 방향(212)으로의 자기장은 자기 바이어스 구조(250')에 의해 제공되고, 또한 적어도 자유층(220)의 형상 이방성에 의해 제공된다. 자기 바이어스 구조(250')는 AFM 고정층(256), 자기 모멘트(255)를 갖는 강자성층(254) 및 비자기 스페이서층(252)와 각각 유사하게, AFM 고정층(256'), 자기 모멘트(255')를 갖는 강자성층(254') 및 비자기 스페이서층(262')을 포함한다. 또한, 자기 접합부(210'')은 길이(l), 폭(w) 및 1보다 큰 종횡비(l/w)과 유사하게, 길이(l''), 폭(w'') 및 1보다 큰 종횡비(l''/w'')를 갖는다. 따라서, 자유층(220)은 적어도 방향(212)으로 형상 이방성을 갖는다. 전체 자기 접합부(210'')가 형상 이방성을 갖는 것으로 도시되어 있지만, 다른 몇몇 실시예에서, 자유층(220)을 포함하는 자기 접합부(210'')의 층들의 서브셋은 형상 이방성을 가질 수 있다. 따라서, 자기장은 자기 바이어스 구조(250')에 의해 기인하고, 형상 이방성을 갖는다. 이러한 자기장은 전류의 방향으로부터 0이 아닌 예각을 갖는다.
도시된 실시예에서, 기준층(240)은 층들(242, 246, 244)를 포함하는 기준층(240)과 유사하게, 비자기 스페이서층(244)에 의해 분리된 강자성층들(242, 246)을 포함하는 합성 반강자성체(SAF)이다. 다른 몇몇 실시예예서, 기준층(240)은 합성 반강자성체(SAF)일 필요는 없다. 도시된 실시예에서, 강자성층들(242, 246)의 자기 모멘트(243, 247)는 각각 역평행하다. 따라서, 기준층(240)에 기인한 자유층(220)에서의 스트레이 필드는 감소될 수 있다. 다른 몇몇 실시예에서, 자기 모멘트(243, 247)는 다른 방향일 수 있지만, 이에 제한되지는 않는다. 유사하게, 자유층(220)은 단일층 또는 다층일 수 있다.
자기 메모리(200'')는 자기 메모리(100), 자기 메모리(200) 및/또는 자기 메모리(200')의 이점을 공유한다. 스핀 전달 토크(STT) 기록 전류가 자기 접합부(210'')를 통해 구동되는 것이 아니기 때문에, 자기 접합부(210'')가 손상되는 것을 피할 수 있고, 더 높은 판독 전압이 사용될 수 있다. 외부장이 요구되지 않기 때문에, 추가적인 전류 운반 라인은 포함될 필요가 없고, 이웃하는 자기 접합부를 방해하는 것을 피할 수 있다. 스핀 궤도 상호작용(SO) 토크를 사용한 스위칭은 빠를 수 있고 예를 들어, 2 나노초(nanosecond) 이하 일 수 있다. 따라서, 자기 메모리(200'')의 성능이 개선될 수 있다.
도 7은 본 발명의 기술적 사상에 따른 일 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부(210''')를 도시한 평면도이다. 명확성을 위해, 도 7은 확장되지 않는다. 자기 접합부(210''')는 다양한 전기 장치들에 사용될 수 있다. 자기 접합부(210''')는 자기 접합부(110), 자기 접합부(210), 자기 접합부(210') 및/또는 자기 접합부(210'')와 유사하다. 따라서, 유사한 구성은 유사한 부호를 갖는다.
자유층(220''')은 상술한 바와 같이, 전류가 구동된 방향으로부터 0이 아닌 예각으로 길쭉한 형상을 갖는다. 자유층(220''')은 1보다 큰 종횡비를 갖는다. 나머지층들(미도시)은 자기 접합부(110), 자기 접합부(210), 자기 접합부(210') 및/또는 자기 접합부(210'')에 도시된 것과 유사할 수 있다. 자기 바이어스 구조는 자기 바이어스 구조(150), 자기 바이어스 구조(250) 및/또는 자기 바이어스 구조(250')과 유사할 수 있고, 유사하지 않을 수도 있다. 하지만, 도시된 실시예에서, x-y 평면에서 자유층(220''')의 바닥 형상은 타원 형상이 아니다. 도시된 실시예에서, 자유층(220''')은 일반적으로 사각형 형상을 갖는다. 자기 접합부(210''')의 나머지층들은 동일하거나 또는 다른 종횡비 및 형상을 가질 수 있다. 다른 몇몇 실시예에서, 자유층(220''')의 바닥 형상은 다른 형상일 수 있다. 하지만, 상술한 종횡비와 자기 바이어스는 유지될 것이 요구된다.
자기 접합부(210''')는 자기 접합부(110), 자기 접합부(210), 자기 접합부(210') 및/또는 자기 접합부(210'')의 이점을 공유한다. 스핀 전달 토크(STT) 기록 전류가 자기 접합부(210''')를 통해 구동되는 것이 아니기 때문에, 자기 접합부(210''')가 손상되는 것을 피할 수 있고, 더 높은 판독 전압이 사용될 수 있다. 외부장이 요구되지 않기 때문에, 추가적인 전류 운반 라인은 포함될 필요가 없고, 이웃하는 자기 접합부를 방해하는 것을 피할 수 있다. 스핀 궤도 상호작용(SO) 토크를 사용한 스위칭은 빠를 수 있고 예를 들어, 2 나노초(nanosecond) 이하 일 수 있다. 따라서, 자기 메모리(200''')의 성능이 개선될 수 있다.
도 8은 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 접합부(310)를 포함하는 자기 메모리(300)를 도시한 측면도이다. 명확성을 위해, 도 8은 확장되지 않는다. 자기 메모리(300)는 다양한 전기 장치들에 사용될 수 있다. 자기 메모리(300)는 자기 메모리(100), 자기 메모리(200), 자기 메모리(200') 및/또는 자기 메모리(200'') 및/또는 자기 접합부(210''')와 유사하다. 자기 접합부(300)는 스핀 궤도 상호작용(SO) 활성층(160/260) 및 자기 접합부(110), 자기 접합부(210), 자기 접합부(210'), 자기 접합부(210''), 자기 접합부(210''')와 각각 유사하게, 스핀 궤도 상호작용(SO) 활성층(320) 및 자기 접합부(310)을 포함한다. 따라서, 따라서, 구성들(310, 320)은 구성들(110/210/210'/210''/210''' 및 160/260) 각각과 유사한 구조, 기능 및/또는 위치를 가질 수 있다. 도시되어 있지 않지만, 하부 기판, 접촉부, 시드층들, 선택적 분극 강화층(PEL)들 및/또는 캡핑층들은 도 1에 도시된 기판(101), 하부 접촉부(102) 및 상부 접촉부(104)와 유사할 수 있다.
도 8은 역시 트랜지스터들(340)에 하부 층(330)이 형성되는 것을 도시한다. 각각의 트랜지스터(340)는 게이트(342), 소오스(344) 및 드레인(346)을 포함한다. 또한, 추가적인 선택 장치들(350) 및 도전성 바이어스(348)을 도시한다. 다른 몇몇 실시예에서, 추가적인 선택 장치들(350)은 생략될 수 있고, 트랜지스터(340)를 통해 이루어질 수 있다.
도 8에서 보는 바와 같이, 트랜지스터들(340)은 자기 접합부들(310) 사이에 연결된다. 따라서, 전류는 인접한 자기 접합부들이 원하는 프로그래밍을 하기 위해 스핀 궤도 상호작용(SO) 활성층을 통해 구동될 수 있다. 전류는 도시된 바와 같이 +x 방향으로 구동된다. 하지만, 전류는 역시 반대 상태로 자기 접합부(310)을 프로그래밍하기 위해 -x 방향으로 구동될 수 있다.
자기 메모리(300)는 자기 메모리(100), 자기 메모리(200), 자기 메모리(200') 및/또는 자기 메모리(200'') 및/또는 자기 접합부(210''')의 이점을 공유한다. 스핀 전달 토크(STT) 기록 전류가 자기 접합부(310)를 통해 구동되는 것이 아니기 때문에, 자기 접합부(310)가 손상되는 것을 피할 수 있고, 더 높은 판독 전압이 사용될 수 있다. 외부장이 요구되지 않기 때문에, 추가적인 전류 운반 라인은 포함될 필요가 없고, 이웃하는 자기 접합부를 방해하는 것을 피할 수 있다. 스핀 궤도 상호작용(SO) 토크를 사용한 스위칭은 빠를 수 있고 예를 들어, 2 나노초(nanosecond) 이하 일 수 있다. 따라서, 자기 메모리(300)의 성능이 개선될 수 있다.
도 9는 본 발명의 기술적 사상에 따른 일 실시예에 따른 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있고 다양한 전기 장치들에 사용될 수 있는 자기 메모리를 제공하기 위한 방법(400)을 순차적으로 도시한 순서도이다. 단순화를 위해, 몇몇 단계들은 생략되고, 다른 순서로 수행될 수 있고, 서브 단계 및/또는 조합을 포함할 수 있다. 또한, 방법(400)은 자기 메모리를 형성하는 다른 단계들 후에 수행될 수 있다. 단순화를 위해, 방법(400)은 자기 메모리(100)의 맥락에서 설명된다. 하지만, 방법(400)은 다른 자기 메모리들을 포함하고, 자기 메모리(200), 자기 메모리(200'), 자기 메모리(200'') 및/또는 자기 메모리(300) 및/또는 자기 접합부(210''')를 형성하는 것에 제한되지 않는다.
스핀 궤도 상호작용(SO) 활성층(160)은 단계(402)를 통해 제공된다. 단계(402)는 스핀 궤도 상호작용(SO) 활성층(160)에 대하여 원하는 물질을 증착하고 패터닝하는 것을 포함할 수 있다. 이어서, 단계(404), 단계(406), 단계(408) 및 단계(410)은 자기 접합부(110)을 제공하기 위해 사용될 수 있다.
자유층(120)은 단계(404)를 통해 제공된다. 자유층(120)은 전류가 스핀 궤도 상호작용(SO) 활성층(160)에서 구동되는 방향으로부터 0이 아닌 예각을 갖는 방향(112)으로의 형상 이방성 및 1보다 큰 종횡비를 가질 수 있다. 다른 몇몇 실시예에서, 자유층(120)은 스핀 궤도 상호작용(SO) 활성층(160)에 인접한다. 자유층(120)에 대한 수직 자기 이방성(PMA)은 면 외 소자 에너지를 초과한다.
비자기 스페이서층(130)은 단계(406)을 통해 제공된다. 단계(406)는 터널링 배리어층을 형성하는 산화 마그네슘(MgO)을 증착하는 것을 포함할 수 있다. 몇몇 실시예에서, 단계(406)는 예를 들어, 무선 주파수(RF) 스퍼터링을 사용하여 산화 마그네슘(MgO)을 증착하는 것을 포함할 수 있다. 다른 몇몇 실시예에서, 금속 마그네슘(Mg)은 단계(406)에서 산화된 후 증착될 수 있다. 비자기 스페이서층(130)은 역시 자유층(120)과 유사한 방법으로 형성될 수 있다.
면 외 소자 에너지를 초과하는 수직 자기 이방성(PMA)을 가질 수 있는 기준층(140)은 단계(408)을 통해 제공된다. 몇몇 실시예에서, 단계(408)는 합성 반가자성체와 같은 다층, 높은 수직 자기 이방성(PMA) 다층 및/또는 다른 다층을 제공하는 것을 포함할 수 있다.
자기 바이어스 구조(150)는 단계(410)을 통해 선택적으로 제공될 수 있다. 따라서, 자유층(120)은 단계(404)에서 형상 이방성으로 형성되고 및/또는 자기 바이어스 구조(150)는 단계(410)에서 형성된다. 따라서, 자기 접합부(110)는 전류가 구동된 방향으로부터 원하는 각도의 자기 이방성을 갖도록 형성된다. 따라서, 자기 메모리(100), 자기 메모리(200), 자기 메모리(200'), 자기 메모리(200'') 및/또는 자기 메모리(300) 및/또는 자기 접합부(210''')가 결과적으로 형성될 수 있고, 자기 메모리(100), 자기 메모리(200), 자기 메모리(200'), 자기 메모리(200'') 및/또는 자기 메모리(300) 및/또는 자기 접합부(210''')의 이점은 달성될 수 있다.
도 10은 본 발명의 기술적 사상에 따른 일 실시예에 따른 외부 자기장의 부재시에 스핀 궤도 상호작용(SO) 토크를 사용하여 프로그래밍할 수 있는 자기 메모리를 판독하기 위한 방법(450)을 순차적으로 도시한 순서도이다. 단순화를 위해, 몇몇 단계들은 생략되고, 다른 순서로 수행될 수 있고, 서브 단계 및/또는 조합을 포함할 수 있다. 단순화를 위해, 방법(450)은 자기 메모리(100)의 맥락에서 설명된다. 방법(450)은 다른 자기 메모리들을 사용할 수 있고, 자기 메모리(200), 자기 메모리(200'), 자기 메모리(200'') 및/또는 자기 메모리(300) 및/또는 자기 접합부(210''')를 사용하는 것에 제한되지 않는다.
자기 접합부(110)는 단계(452)를 통해 판독된다. 따라서, 판독 전류는 자기 접합부(110)를 통해 구동되고, 자기 접합부(110)의 저항에 의해 결정된다.
이어서, 특정 상태는 단계(454)에서 자기 접합부(110)로 프로그래밍 된다. 단계(454)는 원하는 상태를 위해 적절한 방향으로 스핀 궤도 상호작용(SO) 활성층(160)을 통해 전류는 구동시키는 것을 포함한다. 설명의 목적을 위해, 논리연산 “0”은 단계(454)에서 기록된다.
이어서, 자기 접합부(110)는 단계(456)을 통해 다시 판독된다. 따라서, 판독 전류는 자기 접합부(110)을 통해 구동되고, 자기 접합부(110)의 저항에 의해 결정된다.
단계(458)를 통해, 단계(452)에서 결정된 상태는 단계(456)에서 판독된 상태와 비교한다. 상태가 변경된 경우, 원래 상태는 논리연산 “1”이다. 결과적으로, 원래 상태는 저장된 데이터를 보존하기 위해 단계(460)을 통해 재기록된다. 상태가 변경되지 않은 경우, 초기 상태는 논리연산 “0”이다. 따라서, 자기 접합부(110)의 상태는 결정되고 유지된다.
자기 접합부를 제공하기 위한 방법 및 시스템과 자기 접합부를 사용하여 제조된 메모리를 설명하였다. 방법 및 시스템은 도시된 예시적인 실시예들로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 따라서, 많은 수정들이 첨부된 청구 범위의 사상 및 범위를 벗어나지 않고 당업자에 의해 이루어질 것이다.
100: 자기 메모리 110: 자기 접합부
120: 자유층 130: 비자기 스페이서층
140: 기준층 150: 자기 바이어스 구조
160: 스핀 궤도 상호작용(SO) 활성층

Claims (10)

  1. 각각이 기준층, 비자기 스페이서층 및 자유층을 포함하고, 상기 비자기 스페이서층은 상기 기준층과 상기 자유층 사이에 존재하고, 적어도 하나가 제1 방향으로 자기 바이어스(bias)를 제공하기 위한 바이어스 구조 및 상기 제1 방향으로의 길이와 제2 방향으로의 폭과 종횡비를 갖는 상기 자유층을 포함하고, 상기 종횡비는 상기 길이를 상기 폭으로 나눈 값이고, 상기 종횡비는 1보다 큰 복수의 자기 접합부; 및
    적어도 하나가 각각의 상기 복수의 자기 접합부의 상기 자유층에 인접하고, 제3 방향으로 라인 길이를 갖고, 적어도 하나가 상기 제3 방향으로 상기 라인 길이를 따라 전류를 전달하고, 상기 제3 방향은 상기 제1 방향으로부터 0이 아닌 예각을 갖고, 적어도 하나를 통과하는 상기 전류로 인해 상기 자유층에 스핀 궤도 상호작용(SO) 토크를 가하는 스핀 궤도 상호작용(spin-orbit interaction)(SO) 활성층을 포함하되,
    상기 자유층은 상기 스핀 궤도 상호작용(SO) 토크를 사용하여 스위칭할 수 있고,
    상기 자유층, 상기 비자기 스페이서층, 상기 기준층 및 상기 바이어스 구조는 상기 스핀 궤도 상호작용(SO) 활성층 상에서 순차적으로 배치되고, 상기 바이어스 구조는 상기 기준층과 접하는 자기 메모리.
  2. 제 1항에 있어서,
    상기 제3 방향은 상기 스핀 궤도 상호작용(SO) 활성층과 상기 자유층 사이의 제4 방향에 대해 실직적으로 수직인 자기 메모리.
  3. 제 1항에 있어서,
    상기 0이 아닌 예각은 적어도 30도 이상이고 60도 이하인 자기 메모리.
  4. 제 2항에 있어서,
    상기 0이 아닌 예각은 적어도 40도 이상이고 50도 이하인 자기 메모리.
  5. 제 1항에 있어서,
    상기 자유층은 자유층 면 외(out-of-plane) 소자(demagnetization) 에너지 및 상기 자유층 면 외 소자 에너지보다 큰 자유층 수직 자기 이방성(PMA) 에너지를 갖는 자기 메모리.
  6. 제 1항에 있어서,
    상기 기준층은 제1 방향으로의 상기 길이와 상기 제2 방향으로의 상기 폭을 갖는 자기 메모리.
  7. 제 1항에 있어서,
    상기 기준층은 적어도 하나의 비자기층으로 인터리브된(interleaved) 복수의 강자성층을 포함하는 합성 반강자성층(SAF)인 자기 메모리.
  8. 삭제
  9. 제 1항에 있어서,
    적어도 하나의 스핀 궤도 상호작용(SO) 라인과 연결되어 상기 전류가 상기 복수의 자기 접합부에서 선택된 자기 접합부에 인접한 적어도 하나의 상기 스핀 궤도 상호작용(SO) 라인의 일부를 통해 구동될 수 있는 복수의 트랜지스터를 더 포함하는 자기 메모리.
  10. 자기 메모리에서 복수의 자기 접합부의 자기 접합부의 초기 상태를 판독하고, 각각의 상기 복수의 자기 접합부는 기준층, 비자기 스페이서층 및 자유층을 포함하고, 상기 비자기 스페이서층은 상기 기준층과 상기 자유층 사이에 존재하고, 적어도 하나의 상기 자기 접합부는 제1 방향으로 자기 바이어스(bias)를 제공하기 위한 바이어스 구조 및 상기 제1 방향으로의 길이와 제2 방향으로의 폭과 종횡비를 갖는 상기 자유층을 포함하고, 상기 종횡비는 상기 길이를 상기 폭으로 나눈 값이고, 상기 종횡비는 1보다 크고, 적어도 하나의 스핀 궤도 상호작용(SO) 활성층은 각각의 상기 복수의 자기 접합부의 상기 자유층에 인접하고, 제3 방향으로 라인 길이를 갖고, 적어도 하나의 상기 스핀 궤도 상호작용(SO) 활성층은 상기 제3 방향으로 상기 라인 길이를 따라 전류를 전달하고, 상기 제3 방향은 상기 제1 방향으로부터 0이 아닌 예각을 갖고, 적어도 하나의 상기 스핀 궤도 상호작용(SO) 활성층을 통과하는 상기 전류로 인해 상기 자유층에 스핀 궤도 상호작용(SO) 토크를 가하고, 상기 자유층은 상기 스핀 궤도 상호작용(SO) 토크를 사용하여 스위칭할 수 있고,
    상기 자기 접합부에 미리 정해진 상태를 기록하고,
    상기 미리 정해진 상태를 기록한 후, 상기 자기 접합부를 재판독하고,
    상기 초기 상태와 상기 미리 정해진 상태를 비교하고,
    상기 미리 정해진 상태가 상기 초기 상태와 다른 경우, 상기 초기 상태로 프로그래밍하는 것을 포함하되,
    상기 자유층, 상기 비자기 스페이서층, 상기 기준층 및 상기 바이어스 구조는 상기 스핀 궤도 상호작용(SO) 활성층 상에서 순차적으로 배치되고, 상기 바이어스 구조는 상기 기준층과 접하는, 복수의 자기 접합부와 적어도 하나의 스핀 궤도 상호작용(SO) 활성층을 포함하는 자기 메모리를 판독하기 위한 방법.
KR1020160038887A 2015-11-16 2016-03-31 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부 KR102543879B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562256027P 2015-11-16 2015-11-16
US62/256,027 2015-11-16
US15/060,592 2016-03-03
US15/060,592 US9608039B1 (en) 2015-11-16 2016-03-03 Magnetic junctions programmable using spin-orbit interaction torque in the absence of an external magnetic field

Publications (2)

Publication Number Publication Date
KR20170057106A KR20170057106A (ko) 2017-05-24
KR102543879B1 true KR102543879B1 (ko) 2023-06-14

Family

ID=58359562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160038887A KR102543879B1 (ko) 2015-11-16 2016-03-31 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부

Country Status (2)

Country Link
US (1) US9608039B1 (ko)
KR (1) KR102543879B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017090736A1 (ja) 2015-11-27 2018-09-13 Tdk株式会社 スピン流磁化反転型磁気抵抗効果素子及びスピン流磁化反転型磁気抵抗効果素子の製造方法
US9997226B2 (en) * 2016-01-11 2018-06-12 National University Of Singapore Techniques to modulate spin orbit spin transfer torques for magnetization manipulation
US10418545B2 (en) * 2016-07-29 2019-09-17 Tdk Corporation Spin current magnetization reversal element, element assembly, and method for producing spin current magnetization reversal element
US10439130B2 (en) 2016-10-27 2019-10-08 Tdk Corporation Spin-orbit torque type magnetoresistance effect element, and method for producing spin-orbit torque type magnetoresistance effect element
US11276815B2 (en) 2016-10-27 2022-03-15 Tdk Corporation Spin-orbit torque type magnetization reversal element, magnetic memory, and high frequency magnetic device
WO2019049591A1 (ja) * 2017-09-07 2019-03-14 Tdk株式会社 スピン流磁化反転素子及びスピン軌道トルク型磁気抵抗効果素子
CN109473543A (zh) * 2017-09-07 2019-03-15 中电海康集团有限公司 存储单元与具有其的存储器
US10585630B2 (en) 2017-09-11 2020-03-10 Samsung Electronics Co., Ltd. Selectorless 3D stackable memory
JP6540786B1 (ja) * 2017-12-28 2019-07-10 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP6553224B1 (ja) * 2018-03-07 2019-07-31 株式会社東芝 磁気記憶装置
KR102572158B1 (ko) 2018-09-12 2023-08-30 삼성전자주식회사 자기 기억 소자
US11621391B2 (en) * 2018-12-28 2023-04-04 Intel Corporation Antiferromagnet based spin orbit torque memory device
US11456100B2 (en) * 2019-05-17 2022-09-27 Taiwan Semiconductor Manufacturing Company Ltd. MRAM stacks, MRAM devices and methods of forming the same
KR20210032591A (ko) 2019-09-16 2021-03-25 삼성전자주식회사 자기 기억 소자
US11844287B2 (en) * 2020-05-20 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunneling junction with synthetic free layer for SOT-MRAM
CN111682105B (zh) * 2020-06-23 2023-04-07 浙江驰拓科技有限公司 一种磁存储器件及其写入方法、逻辑器件
US11968842B2 (en) 2020-08-11 2024-04-23 National University Of Singapore Spin-orbit torque device, method for fabricating a spin-orbit torque device and method for switching a switchable magnetization of a spin-orbit torque device
TWI751728B (zh) 2020-10-07 2022-01-01 財團法人工業技術研究院 平面式磁化自旋軌道磁性元件
TWI790839B (zh) * 2021-12-02 2023-01-21 財團法人工業技術研究院 平面式磁化自旋軌道磁性元件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US9230626B2 (en) * 2012-08-06 2016-01-05 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures apparatus, methods and applications
US9105830B2 (en) * 2012-08-26 2015-08-11 Samsung Electronics Co., Ltd. Method and system for providing dual magnetic tunneling junctions using spin-orbit interaction-based switching and memories utilizing the dual magnetic tunneling junctions
US8786039B2 (en) * 2012-12-20 2014-07-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having engineered perpendicular magnetic anisotropy
EP2851903B1 (en) 2013-09-19 2017-03-01 Crocus Technology S.A. Self-referenced memory device and method for operating the memory device
WO2015047194A1 (en) 2013-09-24 2015-04-02 National University Of Singapore Spin orbit and spin transfer torque-based spintronics devices
US9343658B2 (en) 2013-10-30 2016-05-17 The Regents Of The University Of California Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques
CN104393169B (zh) 2014-10-10 2017-01-25 北京航空航天大学 一种无需外部磁场的自旋轨道动量矩磁存储器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム

Also Published As

Publication number Publication date
US9608039B1 (en) 2017-03-28
KR20170057106A (ko) 2017-05-24

Similar Documents

Publication Publication Date Title
KR102543879B1 (ko) 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부
KR102353406B1 (ko) 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자
US9620562B2 (en) Voltage-controlled magnetic anisotropy switching device using an external ferromagnetic biasing film
US8508004B2 (en) Magnetic element having reduced current density
JP5961785B2 (ja) スイッチングが改良されたハイブリッド磁気トンネル接合要素を提供するための方法およびシステム
US8446761B2 (en) Method and system for providing multiple logic cells in a single stack
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
US8976577B2 (en) High density magnetic random access memory
US8374048B2 (en) Method and system for providing magnetic tunneling junction elements having a biaxial anisotropy
US9129692B1 (en) High density magnetic random access memory
JP5260040B2 (ja) 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置
KR20130006375A (ko) 반-금속성 강자성체들을 이용한 자기 접합을 제공하는 방법 및 시스템
CN106711322B (zh) 具有利用自旋转移力矩可编程的磁弹性自由层的磁性结
CN103887424A (zh) 磁性结及其提供方法以及磁存储器
US8649214B2 (en) Magnetic memory including magnetic memory cells integrated with a magnetic shift register and methods thereof
KR20140113428A (ko) 스핀 궤도 상호작용에 기반한 스위칭을 이용하는 이중 터널 자기 접합과 이러한 이중 자기 터널 접합을 사용하는 메모리를 제공하기 위한 방법 및 시스템
US8780665B2 (en) Method and system for providing magnetic tunneling junction elements having an easy cone anisotropy
KR102443761B1 (ko) 기판 상에 배치되고 자기 소자에 사용할 수 있는 자기 접합 및 이를 포함하는 자기 메모리 및 이를 제공하는 방법
US9852782B2 (en) Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits
US9929339B2 (en) Method and system for providing magnetic junctions including self-initializing reference layers
US9876164B1 (en) Method and system for providing a low moment free layer magnetic junction usable in spin transfer torque applications
US9941467B1 (en) Method and system for providing a low moment CoFeBMo free layer magnetic junction usable in spin transfer torque applications
CN105762274B (zh) 用于提供包括无Co自由层的磁结的方法和系统
KR102433984B1 (ko) 자체-초기화 기준층을 포함하는 자기 접합부를 제공하기 위한 방법 및 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant