KR101649978B1 - 자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들 - Google Patents

자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들 Download PDF

Info

Publication number
KR101649978B1
KR101649978B1 KR1020157006023A KR20157006023A KR101649978B1 KR 101649978 B1 KR101649978 B1 KR 101649978B1 KR 1020157006023 A KR1020157006023 A KR 1020157006023A KR 20157006023 A KR20157006023 A KR 20157006023A KR 101649978 B1 KR101649978 B1 KR 101649978B1
Authority
KR
South Korea
Prior art keywords
spin
layer
hall effect
current
magnetic
Prior art date
Application number
KR1020157006023A
Other languages
English (en)
Other versions
KR20150054804A (ko
Inventor
로버트 에이. 버만
다니엘 씨. 랄프
치-펭 파이
루차오 리우
Original Assignee
코넬 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코넬 유니버시티 filed Critical 코넬 유니버시티
Publication of KR20150054804A publication Critical patent/KR20150054804A/ko
Application granted granted Critical
Publication of KR101649978B1 publication Critical patent/KR101649978B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H01L27/228—
    • H01L43/04—
    • H01L43/06—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Abstract

본 발명은, 비-휘발성 메모리 함수, 로직 함수 등을 포함하는 다양한 어플리케이션들에 부합하도록 자유 자기 층의 자화를 조종하기 위해 자유 자기 층에 게이트 전압의 인가 및 자유 자기 층에 커플링된 스핀 홀 효과 금속 층의 충전 전류를 이용함에 의한 스핀-편극 전자들 또는 하전 입자들의 주입의 조합을 통해, 스핀-전달 토크(STT) 효과에 기초한 3-단자 자기 회로들 및 디바이스들에 관한 것이다. 충전 전류는 제 1 및 제 2 전기 단자들을 통해 스핀 홀 효과 금속 층에 인가되고, 게이트 전압은 제 1 및 제 2 전기 단자들 중 어느 하나와 제 3 전기 단자 사이에 인가된다. 스핀 홀 효과 금속 층은, 충전 전류 하의 스핀 홀 효과를 통해 생성된 스핀-편극 전류가 자유 자기 층에 들어가게 하기 위해 자유 자기 층에 바로 접촉하거나 자유 자기 층에 인접할 수 있다. 또한, 개시된 3-단자 자기 회로는 신호 오실레이터 회로 및 다른 어플리케이션들에 적용될 수 있다.

Description

자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들{ELECTRICALLY GATED THREE-TERMINAL CIRCUITS AND DEVICES BASED ON SPIN HALL TORQUE EFFECTS IN MAGNETIC NANOSTRUCTURES}
본 특허 명세서는 2012년 8월 6일에 출원된 "ELECTRICALLY GATED MODULATION OF SPIN HALL TORQUE EFFECTS IN MAGNETIC NANOSTRUCTURES"이라는 제목의 미국 가출원 61/679,890의 우선권을 주장하며, 이의 전문은 본 특허 명세서의 개시내용의 일부분으로서 인용 참조된다.
본 특허 명세서는 전자 스핀 토크 효과(electron spin torque effects) 및 이의 어플리케이션에 기초한 자기 재료 또는 구조체를 갖는 회로 및 디바이스에 관한 것이며, 이는 비-휘발성 자기 메모리 회로, 비-휘발성 자기 로직 디바이스, 및 스핀-토크 여기 나노자석 오실레이터(spin-torque excited nanomagnet oscillators)를 포함한다.
전자들 및 다른 하전 입자들은 그들의 고유한 입자 특성들(intrinsic particle properties) 중 하나로서 스핀들을 처리하며, 이러한 스핀은 스핀 각 운동량(spin angular momentum)과 연계된다. 전자의 스핀은 두 가지 변별적인 스핀 상태를 갖는다. 전류 내의 전자들은 두 가지 스핀 상태에서 동일한 확률을 가짐으로써 비-편극될(unpolarized) 수 있다. 전류 내의 전자들은 일 스핀 상태에서의 전자들보다 다른 스핀 상태에서 더 많은 전자를 가짐으로써 스핀 편극된다(spin polarized). 스핀-편극 전류는 다양한 방법들을 통해 스핀 집단(spin population)을 조종함으로써, 예를 들어 특정 자화를 갖는 자기 층에 전류를 통과하게 함으로써 달성될 수 있다. 다양한 자기 마이크로구조체에서, 자기 층으로 스핀-편극 전자들의 각 운동량의 전달을 유도하기 위해, 스핀-편극 전류가 자기 층 내로 지향될 수 있으며, 이러한 전달은 자기 층의 국부적 자기 모멘트에 스핀-전달 토크의 인가 및 자기 층의 자기 모멘트의 세차(precession)로 이어질 수 있다. 적절한 조건 하에서, 이 스핀-전달 토크는 자기 층의 자화 방향의 전환(flip) 또는 스위칭(switch)을 유도할 수 있다.
상기의 스핀-전달 토크(STT) 효과는 STT 자기 랜덤 액세스 메모리(MRAM) 회로 및 디바이스를 포함하는 다양한 어플리케이션들에 이용될 수 있다. 예를 들어, 도 1에 예시된 바와 같이, STT-MRAM 회로는 2 이상의 박막 강자성 층들 또는 전극들로 형성된 자기저항성 요소(magnetoresistive element)로서 자기 터널 접합부(magnetic tunnel junction: MTJ)를 포함할 수 있으며, 이들은 통상적으로 스위칭되거나 변경될 수 있는 자기 모멘트를 갖는 자유 자기 층(free magnetic layer: FL), 및 자기 모멘트가 방향 정해진(fixed in direction) 고정 자기 층(pinned magnetic layer: PL)으로 칭해진다. 자유 자기 층(FL) 및 고정 자기 층(PL)은 절연 배리어 층(예를 들어, MgO 층)에 의해 분리되며, 상기 절연 배리어 층은, 전극들 사이에 전기 바이어스 전압이 인가될 때 양자 역학적 터널링(quantum mechanical tunneling)을 통해 전자들이 배리어 층을 통과하도록 충분히 얇다. MTJ에 걸친 전기 저항은 PL 및 FL 층들의 상대 자기 방위에 의존한다. FL의 자기 모멘트는 FL의 2 개의 안정한 방위 사이에서 스위칭될 수 있다. MTJ에 걸친 전기 저항은 PL 및 FL 층들의 2 개의 상대 자기 방위 하에서 2 개의 상이한 값을 나타내며, 이는 이진 데이터 저장을 위해 또는 대안적으로 이진 로직 어플리케이션을 위해 2 개의 이진 상태 "1" 및 "0"을 나타내는데 사용될 수 있다. 이 요소의 자기저항은 메모리 또는 로직 셀로부터 이러한 이진 정보를 판독하는데 사용된다.
다양한 STT-MRAM 및 다른 회로들에서, MTJ는 전류를 하나의 단자로부터의 터널 배리어를 통해 다른 단자로 지향시키는 2-단자 MTJ 회로이다. 또한, 도 1은 2-단자 제어 회로가 MTJ의 2 개의 측면 상의 단자들에 커플링된 2-단자 회로 구성을 예시한다. 기록 동작에서, 2-단자 제어 회로는 배리어 층을 통해 하나의 단자로부터 배리어 층을 통해 다른 단자로의 선택된 전류 흐름 방향으로 충분히 큰 기록 전류를 보내서, 원하는 이진 상태를 나타내는 기준 층에 대해 자유 층의 자기 방위를 설정한다. 판독 동작에서, 2-단자 제어 회로는 동일한 2 개의 단자를 이용하여, 배리어 층을 통해 이러한 큰 기록 전류보다 낮은 판독 전류를 보내, PL 및 FL 층들의 특정한 상대 자기 방위 하에서 저장된 비트에 대응하는 MTJ에 걸친 저항을 측정한다.
본 발명의 목적은, 3-단자 회로 구성에 기초한 자기 터널링 접합 메모리 디바이스 및 자기 메모리 디바이스를 작동시키는 방법에 관한 것이다.
본 명세서에 개시된 기술들 및 디바이스들은, 비-휘발성 메모리 함수, 로직 함수 등을 포함하는 다양한 어플리케이션들에 부합하도록 자유 자기 층의 자화를 조종하기 위해 자유 자기 층에 게이트 전압의 인가 및 자유 자기 층에 커플링된 스핀 홀 효과 금속 층의 충전 전류(charge current)를 이용함에 의한 스핀-편극 전자들 또는 하전 입자들의 주입의 조합을 통해, 스핀-전달 토크(STT) 효과에 기초한 3-단자 자기 회로들 및 디바이스들을 제공한다. 충전 전류는 제 1 및 제 2 전기 단자들을 통해 스핀 홀 효과 금속 층에 인가되고, 게이트 전압은 제 1 및 제 2 전기 단자들 중 어느 하나와 제 3 전기 단자 사이에 인가된다. 스핀 홀 효과 금속 층은, 충전 전류 하의 스핀 홀 효과를 통해 생성된 스핀-편극 전류가 자유 자기 층에 들어가게 하기 위해 자유 자기 층에 바로 접촉하거나 자유 자기 층에 인접할 수 있다. 또한, 개시된 3-단자 자기 회로는 신호 오실레이터 회로 및 다른 어플리케이션들에 적용될 수 있다.
자기 터널 접합(MTJ) 메모리 셀은 비-휘발성 자기 메모리 어플리케이션을 위한 3-단자 회로 구성으로 구성될 수 있으며, 자유 자기 층에 대한 게이트 전압 및 스핀 홀 효과 금속 층의 충전 전류의 조합된 작동을 이용하여, 기록 동작에서 자유 자기 층의 자화 스위칭을 달성(effectuate)하도록 작동될 수 있다. MTJ 메모리 셀의 판독은 MTJ에 걸쳐 판독 전압을 인가함으로써 수행될 수 있다.
또한, 이러한 3-단자 회로 구성에서 자기 터널 접합부(MTJ)는 스핀 홀 효과 금속 층의 충전 전류에 의해 유도된 스핀-편극 전류에 의해 유도되는 스핀 토크에 의해 유도된 자유 자기 층의 자기 세차에 기초하여 신호 오실레이터를 형성하는데 사용될 수 있으며, 자유 자기 층의 자기 세차로 인한 MTJ의 저항의 오실레이션에 의해 변조되도록 MTJ에 걸쳐 감지 전류가 인가될 수 있으며, 이에 따라 오실레이션 신호를 생성할 수 있다. 생성된 오실레이션 신호의 주파수 및 진폭은 MTJ에 걸친 감지 전류를 제어하는데 사용될 수 있다.
상기 및 다른 특징들 그리고 예시적인 구현 및 어플리케이션들은 도면, 상세한 설명 및 청구항들에 더 자세히 설명된다.
도 1은 2-단자 회로 구성의 자기 터널 접합부(MTJ)의 일 예시를 나타낸다.
도 2a 및 도 2b는 MTJ의 자유 자기 층 내로 스핀-편극 전류를 제공하는 스핀 홀 효과 금속 층을 구현하는 3-단자 회로 구성의 자기 터널 접합부(MTJ)의 예시를 나타낸다.
도 3a 및 도 3b는 자유 자기 층 내로 스핀-편극 전류를 제공하는 스핀 홀 효과 금속 층의 작동을 예시하며, 평면-내 충전 전류(Jc)(또는 Je) 및 평면-외 스핀-편극 전류(Js)의 흐름 방향 및 주입된 스핀(σ)의 방향이 도시된다.
도 4는 스핀 홀 효과 금속 층에 커플링된 전류원 및 MTJ에 걸쳐 커플링된 전압원을 갖는 3-단자 MTJ 회로의 일 예시를 나타낸다.
도 5a는 기록 동작을 위해 MTJ에 걸친 게이트 전압 및 스핀 홀 효과(SHE)를 이용하는 3-단자 ST-MRAM 디바이스 셀을 예시하는 개략적 사시도의 일 예시를 나타내며, ST-MRAM 셀은 강한 SHE를 갖는 비-자기 스트립(non-magnetic strip) 및 평면-내 자기 층들을 갖는 자기 터널 접합부로 구성되고, 비-자기 스트립은 STT-MRAM 디바이스 구조체의 최하부에 위치된다.
도 5b는 기록 동작을 위해 MTJ에 걸친 게이트 전압 및 스핀 홀 효과(SHE)를 이용하는 3-단자 ST-MRAM 디바이스 셀의 또 다른 예시를 나타내며, 자기 터널 접합부는 평면-내 자기 층들을 갖고, 강한 SHE를 갖는 비-자기 스트립은 STT-MRAM 디바이스 구조체의 최상부에 위치된다.
도 6a는 기록 동작을 위해 MTJ에 걸친 게이트 전압 및 스핀 홀 효과(SHE)를 이용하는 3-단자 ST-MRAM 디바이스 셀의 일 예시를 나타내며, FL 및 PL의 자기 모멘트의 평형 위치들(equilibrium positions)은 막 평면에 수직이다.
도 6b는 기록 동작을 위해 MTJ에 걸친 게이트 전압 및 스핀 홀 효과(SHE)를 이용하는 3-단자 ST-MRAM 디바이스 셀의 일 예시를 나타내며, FL 및 PL의 자기 모멘트의 평형 위치들은 막 평면에 수직이고, 자유 자기 층의 수직 자화에 대한 확정적 스위칭 방향(definite switching direction)을 정의하는 평면-내 바이어스 자기장을 생성하기 위해 추가 평면-내 자화 강자성 재료 층이 MTJ 스택에 제공된다. (예를 들어, 도시된 바와 같은 스핀 홀 효과 금속 층과 제 1 전기 단자 사이의) MTJ 스택의 이러한 평면-내 자화된 강자성 재료 층은 자유 자기 층에 바이어스 자기장을 생성하는 별도의 자기 메커니즘을 제거한다. 고정 자기 층과 접촉하도록 비-자기 스페이서 층(non-magnetic spacer layer)이 제공될 수 있으며, 상기 자기 층은 비-자기 스페이서 층과 접촉하고, 자기 층의 자화 방향이 자유 자기 층에 바이어스 자기장을 생성하도록 구성된다.
도 7a는 MTJ의 FL의 스핀 홀 토크 스위칭을 변조시키는 전압 제어 자기 이방성(voltage control of the magnetic anisotropy: VCMA)의 효과의 능력을 입증하는 예시적인 3-단자 MTJ 디바이스를 나타낸다.
도 7b 및 도 7c는 평행 대 반-평행(parallel to anti-parallel: P-AP) 스위칭(도 7a) 또는 반-평행 대 평행(AP-P) 스위칭(도 7b)을 달성하기 위해 스핀 홀 층을 통해 요구되는 전류(I Ta )를 실질적으로 변경하도록 3-단자 SHE 디바이스의 터널 접합 단자들에 걸쳐 인가되는 바이어스 전압(V MTJ )의 작동을 예시하며, 빗금친 영역들은 ON 상태(V MTJ =-400 mV) 및 OFF 상태(V MTJ = 0 mV)가 스위칭 확률(switching probability)을 100 %에서 0으로 변경시키는 전류 범위를 나타낸다.
도 7d는 일련의 10 ㎲ 펄스 하에서의 게이트 스핀 홀 토크 스위칭(gated spin Hall torque switching)을 예시하며, RMTJ는 MTJ의 저항이다(데이터 상태). 높은 저항 상태로 게이트 스위칭을 달성하기 위해, V MTJ 는 0 mV 내지 -400 mV에서 스위칭되는 한편, 스핀 홀 전류(I Ta )는 0 mA 내지 -0.55 mA에서 스위칭된다. 낮은 저항 상태로 게이트 스위칭을 달성하기 위해, V MTJ 는 0 mV 내지 -400 mV에서 스위칭되는 한편, 스핀 홀 전류(I Ta )는 0 mA 내지 .35 mA에서 스위칭된다. V MTJ =-400 mV 펄스가 인가되지 않으면, 스위칭은 일어나지 않는다
도 8은 MTJ와 스핀 홀 효과 금속 층 사이의 커플링에 기초한 3-단자 메모리 셀들의 어레이에 대해 게이트 스핀 홀 토크 스위칭에 의해 작동가능한 교차점 메모리 아키텍처(cross-point memory architecture)의 일 예시를 제공하며, 트랜지스터 스위치들은 MTJ 셀들의 3 개의 단자들에 커플링되고 공유된다.
도 9a 및 도 9b는 도 8의 게이트 스핀 홀 토크 교차점 메모리 아키텍처의 기록 및 판독 동작들에 이용될 수 있는 바이어스 구성들에 대한 트랜지스터 스위치 작동 상태의 예시들을 나타낸다.
도 10은 3-단자 SHE/VCMA 디바이스의 자기 오실레이션을 여기시키고 연계된 마이크로파 전력(microwave power)을 출력하여 스핀 토크 나노-오실레이터 성능을 달성하는데 사용될 수 있는 오실레이션 회로의 일 예시를 나타낸다. 검은색 화살표는 3-단자 SHE 디바이스 내부의 전류 분포를 나타내고, 스핀 홀 전류(I Ta ) 및 터널 접합 바이어스 전류(I MTJ )는 각각 전류원 1 및 전류원 2에서 나온다.
도 11은 MTJ 바이어스 전류가 I MTJ = 60 ㎂일 때 자기 터널 접합부의 스핀 홀 토크 여기된 FL에 의해 생성된 마이크로파 스펙트럼을 나타내며, 스핀 홀 금속(Ta) 스트립의 스핀 홀 전류는 ITa=-0.8 mA 내지 +0.8 mA 사이에서 변동된다. 상이한 전류 하에서의 스펙트럼은 비교를 용이하게 하기 위해 수직으로 시프트된다. 전력 스펙트럼 밀도(power spectrum density: PSD)는 디바이스의 출력 마이크로파 전력의 척도(measure)이다.
도 12a는 도 10에 개략적으로 나타낸 바와 같은 SHE 구동 스핀 토크 나노-오실레이터의 통합된 출력 마이크로파 전력을 나타낸다. 적색의 삼각형은 마이크로파 전력 대 인가된 MTJ 전류를 나타낸다. 청색의 원은 대응하는 전류의 자기저항 및 I 2 MTJ 에 의해 정규화된(normalized) 마이크로파 전력을 나타낸다.
도 12b는 인가된 MTJ 전류의 함수로서 도 10의 SHE 여기되고 VCMA 튜닝된(tuned) 스핀 토크 나노-오실레이터의 중심 오실레이션 주파수를 나타낸다.
도 13은 자기 자유 층의 수직 자기 이방성을 향상시키기 위해 SHE 금속 층과 자유 자기 층 사이에 얇은 전이 금속 층을 갖는 3-단자 MTJ 디바이스의 일 예시를 나타낸다.
도 14a 및 도 14b는 전기 전도성 자유 자기층 내로 SHE 금속 층의 충전 전류의 누설을 감소시키기 위해 SHE 금속 층과 자유 자기 층 사이에 얇은 자기 절연체 층을 갖는 3-단자 MTJ 디바이스들의 두 가지 예시를 나타낸다.
도 2a는 MTJ 접합부의 자유 자기 층에 커플링된 스핀 홀 효과(SHE) 금속 층을 갖는 3-단자 MTJ 디바이스의 일 예시를 나타낸다. MTJ의 층들 및 SHE 금속 층들은, 예를 들어 재료 및 치수의 선택에 있어서, 자유 자기 층과 SHE 금속 층 사이에 원하는 계면 전자 커플링(interfacial electronic coupling)을 제공하여, SHE 금속 층 내로 주입된 주어진 충전 전류 하에서 SHE 금속 층에 스핀-편극 전자들 또는 하전 입자들의 큰 흐름을 생성하고, MTJ의 자유 자기 층 내로 상기 생성된 스핀-편극 전자들 또는 하전 입자들의 효율적인 주입을 제공하도록 구성된다. 자유 자기 층 또는 고정 자기 층의 각각은 적합한 자기 재료로 구성된 단일 층 또는 상이한 재료들로 구성된 2 이상의 층들을 갖는 복합 층일 수 있다. 자유 자기 층 및 고정 자기 층은 전기적으로 전도성일 수 있지만, 이들 사이의 배리어 층은 전기 절연성이며, 전자들이 터널링을 통해 지나갈 수 있도록 충분히 얇다. 스핀 홀 효과 금속 층은, 충전 전류 하의 스핀 홀 효과를 통해 생성되는 스핀-편극 전류가 자유 자기 층에 들어가게 하기 위해 자유 자기 층과 바로 접촉하거나 자유 자기 층에 인접할 수 있다.
도 2a의 MTJ 디바이스의 3 개의 단자들은 도 1의 2-단자 MTJ 디바이스에서는 가능하지 않은 두 가지 독립적인 제어 메커니즘을 구현하는데 사용될 수 있다. 예시된 바와 같이, 제 1 제어 메커니즘은 제 1 단자를 갖는 MTJ 접합부에 걸쳐 게이트 전압을 인가하는 것으로, 인가된 게이트 전압에 의해 유도된 자유 자기 층의 전기장은, 자유 자기 층 내로 주입된 스핀-편극 전류로부터의 스핀 토크 전달을 통해 자유 자기 층의 자화를 스위칭할 수 있는 스핀-편극 전류의 임계값에 영향을 주는 수직 자화를 포함하는 자유 자기 층의 자화를 수정할 수 있다. 독립적인 제 2 제어 메커니즘은, 스핀 홀 효과에 기초하여 스핀-편극 전자들 또는 하전 입자들을 생성하기 위해 SHE 금속 층의 충전 전류를 공급하도록 SHE 금속 층의 MTJ와 접촉하는 영역의 2 개의 대향 측면들 상의 SHE 금속 층의 2 개의 접촉 위치들에 있는 제 2 및 제 3 전기 단자들을 이용한다.
원칙적으로, MTJ의 층들 및 SHE 금속 층은 MTJ에 걸친 게이트 전압 또는 SHE 금속 층의 충전 전류 중 어느 하나가 자유 자기 층의 자화의 스위칭을 독립적으로 유도하게 하도록 구성될 수 있다. 하지만, 본 명세서에 개시된 3-단자 MTJ 디바이스들에서, MTJ에 걸친 게이트 전압은 MTJ의 배리어 층을 통한 상당한 전류 터널링이 스위칭을 독립적으로 유도하기에 충분한 임계 전압보다 낮도록 제어되고, 이와 유사하게 SHE 금속 층의 충전 전류는 자유 층에 들어가는 상당한 양의 스핀-편극 전하들이 스위칭을 독립적으로 유도하기에 충분한 임계 충전 전류보다 낮도록 제어된다. 특히, 본 명세서에 개시된 3-단자 MTJ 디바이스들 및 기술들은 MTJ에 걸친 게이트 전압과 SHE 금속 층의 충전 전류의 조합된 작동을 이용하여, 자유 자기 층에서의 스위칭을 집합적으로 유도한다. 도 2a에서, 3-단자 제어 회로는 상기의 원하는 제어 작동들을 달성하기 위해 제 1, 제 2 및 제 3 전기 단자들에 커플링된다.
구체적으로, 3-단자 제어 회로는 다음과 같이 작동된다. 게이트 전압이 단독으로 자유 자기 층의 자화 방향의 스위칭을 유도하지 않고, 자유 자기 층의 수직 자기 이방성을 수정하기 위해 고정 자기 층과 접촉하는 제 1 전기 단자와 스핀 홀 효과 금속 층 사이에 게이트 전압이 인가되고; 자유 자기 층의 자화의 스위칭 없이 자유 자기 층 내로 스핀-편극 전류를 유도하기 위해 스핀 홀 효과 금속 층의 2 개의 전기 단자들 사이에 충전 전류가 인가된다. 게이트 전압의 인가 및 충전 전류의 인가는 자유 자기 층의 자화를 스위칭하기 위해 동기화된다.
도 2b는 도 2a의 3-단자 제어 회로가 MTJ 회로 및 SHE 회로에 의해 구현되는 일 예시를 나타낸다. MTJ 회로는, 자유 자기 층의 자화를 스위칭하지 않고 MTJ에 걸쳐 원하는 전압을 인가하도록 제 1 및 제 3 단자들 사이에 커플링된다. SHE 회로는, SHE 금속 층의 충전 전류를 제공하기 위해 제 2 및 제 3 전기 단자들 사이에 커플링된다. 또한, MTJ 및 SHE 회로들의 작동을 제어하기 위해 제어 회로가 MTJ 회로 및 SHE 회로에 커플링되어, 예를 들어 MTJ에 걸쳐 전압 진폭 또는 방향, SHE 금속 층에서의 충전 전류의 전류 진폭 또는 방향을 제어하고, 자유 자기 층의 자화를 스위칭하기 위해 전압 및 충전 전류를 제 시간에(in time) 동기화한다.
도 2a 및 도 2b에 개시된 3-단자 MTJ 디바이스들 및 본 명세서의 다른 부분들은 2-단자 MTJ 디바이스에서 달성하기 어려운 회로 구성들 및 작동 특징들을 제공하고 어플리케이션들에서 몇몇 장점을 달성하도록 구현될 수 있다. 예를 들어, 스핀 홀 효과 금속 층의 2 개의 접촉 위치들에 있는 2 개의 전기 단자들을 통해 스핀 홀 효과 금속 층에 인가된 충전 전류는, 자유 자기 층 내로 스핀 토크 전달을 달성하기 위해 MTJ의 자유 자기 층 내로 스핀-편극 전류를 주입하는데 사용되며, 이는 2-단자 MTJ 디바이스에서와 같이 자유 자기 층의 자화를 스위칭하는 자유 자기 층 내로 충분한 스핀 토크 전달을 달성하기 위해 MTJ에 걸쳐 큰 전류를 인가할 필요성을 제거한다. 이는 유익할 수 있으며, 그 이유는 메모리 셀 어플리케이션에 대하여 터널 배리어 층을 통과하는 전류 펄스로 자유 자기 층(FL)의 자기 재방위(magnetic reorientation)에 있어서 유해한 측면들이 존재하기 때문이다. 예를 들어, 스위칭 작동을 위해 MTJ 접합부를 터널링하도록 요구되는 높은 전류 펄스는 MTJ의 절연체 배리어의 전기적 무결성(electrical integrity)의 저하를 유도할 수 있다. 2-단자 MTJ 디바이스에서, FL의 설계는 스위칭 작동을 위해 요구되는 기록 전류 펄스 진폭을 감소시키도록 만들어질 수 있다. 하지만, 2-단자 MTJ 디바이스에서는 판독 동작 및 기록 동작이 MTJ의 동일한 2 개의 단자들을 통해 달성되기 때문에, 메모리 셀의 빠른 판독을 위해 충분히 큰 신호를 제공하도록 요구되는 전기 바이어스는, 낮지만 MTJ의 스위칭 작동을 위해 설계된 임계 전류에 근접한 MTJ를 통한 터널링 전류를 생성할 수 있다. 판독 전류에 소량의 추가 전류를 순간적으로 추가하는 전기 잡음으로 인해 판독 동작 동안 의도치않게 MTJ가 스위칭되는 경우, 이 조건은 "기록-판독(write-upon-read)" 오류를 유도할 수 있다. 이 "기록-판독" 오류의 비율은, 판독 동작 동안 MTJ를 터널링한 전류와 MTJ를 스위칭하는 STT 임계 전류 간의 차이가 더 작아짐에 따라 증가한다. 이와 같이, 다양한 2-단자 MTJ 디바이스들은, MTJ를 스위칭하기 위해 터널링 전류의 진폭을 감소시킬 필요성과, 저장된 비트를 판독하기 위해 MTJ 저항의 측정을 단시간에 완료하도록 충분히 큰 판독 전류를 이용하는 것과 연계된 빠른 판독의 필요성 간의 충돌에 직면한다. 2-단자 MTJ 디바이스들과 상이하게, 본 명세서의 3-단자 MTJ 디바이스들은 2-단자 MTJ 디바이스들의 상기의 문제점을 제거하기 위해 MTJ에 걸친 전압에 걸쳐 별도의 독립적인 2 개의 제어들을 제공하도록 구성되며, 기록 동작 동안 MTJ에 걸쳐 낮은 터널링 전류를 달성할 수 있으면서도, 2-단자 MTJ 디바이스의 "기록-판독" 오류를 거치지 않고 여전히 빠른 판독 동작을 달성하는 것이 가능하다. 본 명세서에 개시된 3-단자 MTJ 디바이스들의 스위칭을 달성하기 위하여, 2 개의 별도의 제어들은 자유 자기 층의 자화를 스위칭하기 위해 동기화된다.
다양한 회로에서 3-단자 MTJ 셀의 큰 어레이에 대해, 3-단자 MTJ 셀의 어레이에 대한 컬럼 및 로우 구동 회로들(column and row driving circuits)은 회로 요소들을 공유함으로써 전체 회로 크기를 감소시키도록 설계될 수 있다. 아래의 예시들에 더 자세히 설명되는 바와 같이, 3-단자 MTJ 셀들의 트랜지스터 스위치들의 공유를 제공하기 위해 게이트 스핀 홀 토크 스위칭에 기초하여 교차점 메모리 아키텍처가 구현될 수 있음에 따라, 3-단자 MTJ 셀들의 큰 어레이를 이용하여 회로의 전체 조밀도(compactness)를 개선할 수 있다.
또 다른 실시형태에서, 본 명세서에 개시된 3-단자 MTJ 디바이스에 대한 입력/출력 포트로서 3 개의 단자들의 이용가능성은 다양한 로직 동작들을 구현하는데 사용될 수 있다. 이와 대조적으로, 이용가능한 2 개의 단자만으로, 2-단자 MTJ 디바이스는 스핀-토크 스위칭 작동에 기초한 다양한 이진 로직 어플리케이션 회로를 구성하는데 있어서 어려움이 있을 수 있거나, 몇몇 경우에서는 실현이 가능하지 않을 수 있다.
또 다른 실시형태에서, 본 명세서에 개시된 스핀 전달 토크와 조합되는 3-단자 MTJ는, 자기 구성을 이용하여, 자유 자기 층이 하나의 안정한 자기 상태만을 갖지만, 자유 자기 층에 영향을 주는 지속적 스핀-편극 직류(steady spin-polarized direct current)에 의해 생성된 반-감쇠 토크(anti-damping torque)에 의해 마이크로파 또는 RF 주파수에서 이 평형 상태에 대해 자기 세차 내로 여기될 수 있도록 구성될 수 있다. 오실레이션의 주파수는 자유 자기 층이 겪는 총 시간-평균 유효 자기장에 의해 결정되고, 이는 자기 세차의 진폭에 따라 변동할 수 있으며, 따라서 이는 바이어스 전류의 진폭에 의존한다. 자유 자기 층의 세차로 인한 MTJ의 시간 변동적 자기저항은 마이크로파 출력 신호를 제공한다. 따라서, 스핀 전달 토크는 온-칩 통신 및 신호 처리 어플리케이션들에서 잠재적 어플리케이션을 갖는 스핀-토크 나노-오실레이터(STNO)를 생성하도록 MTJ에 이용될 수 있다. 2-단자 MTJ 디바이스들에 기초한 STNO 디바이스들에서, 오실레이터의 진폭은 MTJ의 2-단자 특성으로 인해 그 주파수와 독립적으로 전기적으로 변동될 수 없다.
본 3-단자 MTJ 디바이스들 및 어플리케이션들의 특정 구현들 및 예시들이 아래에 제공된다.
Pt, Ta, W, Hf 등과 같은 다양한 중금속(높은 원자 번호)의 거대한 스핀 홀 효과는 본 명세서에서 새로운 3-단자 MTJ 디바이스들에 대한 토대를 제공한다. 큰 원자 번호를 갖는 몇몇 금속들의 스핀 홀 효과는 도 3a 및 도 3b에 예시된다. 도 3a는 평면-내 충전 전류(J c )(또는 J e )를 수용하고 자유 자기 층 내로 스핀-편극 전류(J s )를 생성하기 위해 스핀 홀 효과 금속 층이 MTJ의 자유 자기 층에 바로 접촉해 있음을 나타낸다. 평면-내 충전 전류(J c )(또는 J e ) 및 평면-외 스핀-편극 전류(J s )의 흐름 방향 및 주입된 스핀(σ)의 방향이 도시된다. 또한, 도 3b는 스핀 홀 효과가 평면-내 충전 전류(J c )(또는 J e )에 수직인 반대 방향들로 충전 전류의 2 개의 스핀 상태를 분리시킴을 나타낸다. 따라서, SHE 금속 층 내의 평면-내 충전 전류(J c )(또는 J e )의 전류 방향을 제어함으로써, 두 가지 스핀 상태 중 하나가 자유 자기 층 내로 주입되는 스핀-편극 전류(J s )로서 선택될 수 있다.
또한, 도 3b는 스핀-편극 전류(J)의 주입된 스핀들의 방위가 충전 전류(J c )(또는 J e ), (각 운동량이 아닌) 주입된 스핀 모멘트들의 방향(
Figure 112015022527716-pct00001
) 및 충전 전류
Figure 112015022527716-pct00002
간의 관계에 의해 결정됨을 나타내며, 여기서 θ SH 는 스핀 홀 각도이고, 각 재료에 특정적인 파라미터이며, 각 재료의 SHE 효과의 크기를 정량화한다.
스핀 홀 효과에서, 중금속 박막 층을 통해 흐르는 전류는 전류 흐름의 방향에 수직인 방향들로의 전자들의 스핀 의존적 편향으로 인해 횡방향 스핀 전류(transverse spin current)를 생성한다. 대향하는 스핀 각 운동량의 전자들은 도 3a 및 도 3b에 예시된 바와 같이 반대 방향으로 편향된다. 예를 들어, 높은 저항률의 베타-Ta의 층들에서, 종방향 전류 밀도의 0.15 만큼 높은 횡방향 스핀 전류 밀도로 스핀 홀 효과가 특히 강하다. 이 스핀 전류는 인접한 자기 막의 자화에 토크를 가하도록 이용될 수 있음에 따라, 도 2a 및 도 2b에 예시된 바와 같이 스핀 홀 층의 상부에 형성된 자기 터널 접합부의 FL의 자기 방위를 반전시키는 3-단자 자기 회로 또는 디바이스를 가능하게 한다.
도 4는 스핀 홀 효과 금속 층에 대한 제 2 및 제 3 전기 단자들 사이에 커플링된 전류원, 및 MTJ에 걸친 제 1 및 제 3 전기 단자들 사이에 커플링된 전압원을 포함하는 3-단자 MTJ 회로의 일 예시를 나타낸다. 이 예시에서 FL 및 PL 층들은 SHE 금속 층의 평면-내 충전 전류(J c )(또는 J e )의 방향에 수직인 평면-내 자화로서 층들의 평면들에 평행한 것으로 도시되어 있다.
본 3-단자 MTJ 디바이스들은 MTJ 접합부에 걸친 게이트 전압과 SHE 금속 층의 충전 전류를 동시에 인가함으로써 자기 자유 층의 자화의 스위칭을 달성하도록 작동한다. 3-단자 MTJ 디바이스들의 이러한 실시형태는 전압-제어 자기 이방성(voltage-controlled magnetic anisotropy: VCMA)에 기초하며, 전기장은 강자성체/산화물 계면에서의 전자 구조를 변화시킴으로써 강자성 막의 수직 이방성을 변경한다. VCMA는 MTJ의 FL의 보자력장(coercive magnetic field)의 강한 튜닝 및 MTJ에 걸쳐 인가된 전압 펄스들에 의한 FL의 직접적인 토글 스위칭(direct toggle switching)을 가능하게 하는 것으로 도시되었다. VCMA의 중요한 측면은, MTJ를 통한 전류 흐름이 거의 또는 전혀 없이 않고 FL의 스위칭을 달성하는 전위를 제공한다는 점이며, 이는 옴 손실(Ohmic loss)을 최소화함으로써 MRAM 기록 동작의 에너지 비용을 낮출 수 있다.
도 4의 예시를 고려하면, SHE 금속 층의 평면-내 충전 전류(J e )는 SHE 금속 층의 평면-내 충전 전류(J e )에 수직인 스핀-편극 J s 를 생성하도록 설정된다. SHE 금속 층이 횡방향으로 충분히 얇을 때, 스핀-편극 J s 는 전자 또는 하전 입자의 전파에 의해 유도된 스핀 완화(spin relaxation)로 인해 주입된 스핀 모멘트(
Figure 112015022527716-pct00003
)를 크게 손실시키지 않고 자유 자기 층 내로 주입된다. SHE 금속 층의 평면-내 충전 전류(J e )의 크기가 충분히 작도록 제어되어, 자유 자기 층에 들어간 스핀-편극 전류 J s 가 자유 자기 층의 자화의 스위칭을 유도하는 스핀-편극 전류에 대한 임계 전류보다 훨씬 더 작도록 한다. 하지만, 전압-제어 자기 이방성(VCMA)으로 인한 강자성체/산화물 계면에서 전자 구조를 변화시킴으로써 수직 이방성을 변경하도록 MTJ 접합부에 걸친 게이트 전압이 인가되어, 자유 자기 층에 들어간 스핀-편극 전류(J s )가 MTJ를 스위칭하기 위한 새롭게 감소된 임계 전류 이상인 레벨로, 자유 자기 층의 자화의 스위칭을 유도하기 위해 스핀-편극 전류에 요구되는 임계 전류를 낮춘다. 충전 전류 및 게이트 전압을 동시에 인가하는 이러한 조건 하에서, 자유 자기 층의 자화가 스위칭된다.
도 5a는 기록 동작을 위해 MTJ에 걸친 게이트 전압 및 스핀 홀 효과(SHE)를 이용하는 3-단자 ST-MRAM 디바이스 셀을 예시하는 개략적 사시도의 일 예시를 나타내며, ST-MRAM은 강한 SHE를 갖는 비-자기 스트립 및 평면-내 자기 층들을 갖는 자기 터널 접합부로 구성되고, 비-자기 스트립은 STT-MRAM 디바이스 구조체의 최하부에 위치된다. 도 5b는 기록 동작을 위해 MTJ에 걸친 게이트 전압 및 스핀 홀 효과(SHE)를 이용하는 3-단자 ST-MRAM 디바이스 셀의 또 다른 예시를 나타내며, 자기 터널 접합부는 평면-내 자기 층들을 가지며, 강한 SHE를 갖는 비-자기 스트립 및 비-자기 스트립이 STT-MRAM 디바이스 구조체의 최상부에 위치된다.
또한, MTJ의 자유 층 및 기준 층의 자기 모멘트
Figure 112015022527716-pct00004
및
Figure 112015022527716-pct00005
가 막의 평면에 수직으로 방위잡힌 경우, SHE 및 VCMA는 MTJ의 FL의 게이트 제어된 SHE 스위칭을 산출하도록 조합될 수 있다. 이 구성에서, SHE로부터 주입된 스핀(
Figure 112015022527716-pct00006
)은 여전히 MTJ 층들의 평면에서 +/- x-축을 따르는 한편,
Figure 112015022527716-pct00007
에 대한 평형 위치는 MTJ 층들에 수직인 +/- z축을 따라 정렬된다. 따라서,
Figure 112015022527716-pct00008
및
Figure 112015022527716-pct00009
의 방향은 서로 수직이다. 이러한 상황에서, SHE에 의해 생성된 스핀 전류로부터의 스핀 토크의 효과는 유효 자기장(H ST )을 이용하여 설명될 수 있다.
도 6a는 기록 동작을 위해 MTJ에 걸친 게이트 전압 및 스핀 홀 효과(SHE)를 이용하는 3-단자 ST-MRAM 디바이스 셀의 일 예시를 나타내며, FL 및 PL의 자기 모멘트의 평형 위치는 막 평면에 수직이다.
도 6b는 기록 동작을 위해 MTJ에 걸친 게이트 전압 및 스핀 홀 효과(SHE)를 이용하는 3-단자 ST-MRAM 디바이스 셀의 일 예시를 나타내며, 이때 FL 및 PL의 자기 모멘트의 평형 위치는 막 평면에 수직이고, 자유 자기 층의 수직 자화에 대한 확정적 스위칭 방향을 정의하는 평면-내 자기 바이어스를 생성하기 위해 추가 평면-내 자화 강자성 재료 층이 MTJ 스택에 제공된다.
상기의 새로운 3-단자 MTJ 디바이스 구성의 실시예들은, 개선된 출력 신호를 제공하면서도, 현재 다양한 2-단자 MTJ 디바이스들에 기초한 어플리케이션들을 제한하는 신뢰성 문제를 해결하는데 사용될 수 있다. 또한, 이러한 새로운 3-단자 MTJ 디바이스 구성은 MTJ 메모리 디바이스들에서 고-임피던스 감지 (판독) 프로세스와 저-임피던스 스위칭 (기록) 프로세스 간의 분리의 추가 장점을 제공할 수 있다. 더 구체적으로, 본 명세서에 개시된 디바이스들 및 방법들은 나노스케일 자기 요소들의 전압 제어 자기 이방성(VCMA)과 스핀 홀 효과(SHE)를 조합하여, 자기 터널 접합부의 쌍-안정 자기 요소(bi-stable magnetic element)의 자기 방위의 전기적 게이트 스위칭, 및 스핀 토크 나노-오실레이터(STNO)의 오실레이션 주파수 및 출력 전력의 전기적 튜닝을 가능하게 한다. 이 3-단자 MTJ 설계는 고성능 비-휘발성 로직 회로 및 자기 랜덤 액세스 메모리 회로의 더 효율적이고 효과적인 설계와, 오실레이션 마이크로파 진폭 및 주파수의 별도의 독립적인 제어를 제공하는 STNO에 대한 새로운 3-단자 접근을 가능하게 한다.
구현들에서, 3-단자 MTJ 디바이스들에 적합한 MTJ 층들의 재료들은 강한 전압-제어 자기 이방성(VCMA) 효과를 나타내는 자기 터널 접합부를 형성하도록 선택되며, 자유 층은 막 평면에 흐르는 전류를 운반할 수 있는 강한 스핀 홀 효과(SHE)를 갖는 재료로 구성된 비-자기 금속 스트립에 인접하게 위치된다. 몇몇 구현들에서, 자기 터널 접합부는, 양자 역학 프로세스에 의해 전자들이 터널링될 수 있는 터널 배리어로서 역할하는 얇고 2.0 nm 미만의 두께를 갖는 절연 층, 통상적으로 MgO 또는 여타의 절연성 재료에 의해 분리되는 2 개의 강자성 박막 요소들로 구성된다. 강자성 요소들 중 하나, 즉 고정 층(PL)(이는 박막 재료의 다층들로 구성될 수 있거나 없음)은 정해진 자화 방향을 가지며, 다른 강자성 층, 즉 자유 층(FL)(이는 박막 재료의 다층들로 구성될 수 있거나 없음)은 충분히 강한 스핀 전류 또는 인가된 자기장의 영향 하에서 자유롭게 회전한다. 스핀 전류의 작용의 결과로서 FL의 자화가 PL의 자화 방향에 다소 평행하거나 반-평행하게 정렬되는지 여부에 따라, MTJ의 저항은 낮은 저항 상태(평행) 또는 높은 저항 상태(반-평행)에 있다. MTJ는 10 % 이상의 자기저항 변화를 갖도록 제작된다.
절연 층 및 인접한 FL 표면의 재료 조성은, 2 개의 결과들 간의 전자 계면이 FL의 수직 자기 이방성을 변경하는 실질적 계면 자기 이방성 에너지(substantial interfacial magnetic anisotropy energy)를 유도하도록 선택된다. 재료의 적절한 조합은, 절연 층을 위해 MgO 그리고 FL의 계면 표면 층을 위해 Co, Fe 그리고 Co 및/또는 Fe 성분들을 갖는 합금들을 포함한다(단, 이로 제한되지 않음). 계면 전자 구조는, 절연체 층에 걸친 전압 바이어스의 인가에 의해 생성된 전기장이 실질적으로 계면 자기 이방성 에너지를 수정할 수 있도록 되어 있어, FL의 전압 제어 자기 이방성(VCMA)을 유도한다. 몇몇 MTJ 디바이스 구성들에서는, 25 μJ/㎡(V/nm)-1 또는 이상의 단위 전기장당 계면 자화 에너지의 변화가 자기 이방성의 필요한 변화를 달성할 수 있다.
3-단자 MTJ를 만드는데 있어서, 자기 터널 접합부는 스핀-편극 전류를 생성하기 위해 스핀 홀 효과(SHE) 금속 층으로서 높은, 예를 들어 0.05 이상의 스핀 홀 각도를 갖는 재료로 구성된 박막 스트립에 그 자유 층이 인접하고 이와 양호하게 전기 접촉하도록 제작된다. 예를 들어, 구현들에서, 이 SHE 금속 층은 MTJ의 자유 자기 층과의 계면에서 생성된 스핀-편극 전류의 특정 스핀 상태의 충분한 스핀 집단을 유지하기 위해 스핀 확산 길이(spin diffusion length)의 약 5 배 미만이거나 이하인 두께를 가질 수 있다. 이 SHE 금속 박막 스트립을 통과하는 전류는 스핀 홀 효과를 통해 MTJ FL에 스핀 토크를 인가할 횡방향 스핀 전류를 제공할 수 있는 한편(이는 스핀 홀 층을 통한 전류 흐름의 방향에 따라 자기 방위를 효율적으로 반전시키거나, 대안적으로는 지속적인 마이크로파 오실레이션 내로 이를 여기시키기에 충분함), MTJ에 걸친 바이어스 전압은 VCMA 효과를 통해 자기 이방성 및 보자력장(coercive field)을 수정하도록 이용된다. 이러한 조합은 새로운 스핀-전달-토크 디바이스 기능들: 게이트-전압-변조 스핀 토크 스위칭 및 게이트-전압 변조 스핀 토크 오실레이션을 달성한다. 전자는, 비-휘발성 디지털 로직 어플리케이션에 대해 에너지-효율적이고 게이트 제어된 스위칭을 가능하게 하고, 모든 MTJ에 대해 제어 트랜지스터를 요구하지 않는 최대-밀도 교차점 지오메트리를 갖는 자기 메모리 회로들을 구현하는 단순한 접근을 포함하여, 비-휘발성 디지털 메모리 어플리케이션들에 대해 더 에너지 효율적이고 개선된 아키텍처를 가능하게 한다. 후자는, 스핀 토크 나노-오실레이터의 마이크로파 오실레이션 진폭 및 주파수의 별도의 독립적인 제어를 제공한다.
도 2a, 도 2b, 도 4, 도 5a, 도 5b, 도 6a 및 도 6b의 3-단자 MTJ 디바이스 예시들을 참조하면, 3-단자 MTJ 디바이스는, (1) 정해진 자화 방향을 갖는 고정 자기 층, (2) 변경가능한 자화 방향을 갖는 자유 자기 층, 및 (3) 자기 자유 층과 고정 자기 층 사이의 비-자기 접합 층 - 상기 비-자기 접합 층은 자기 자유 층과 고정 자기 층 사이에 전자들의 터널링을 허용하도록 충분히 얇은 절연체 재료로 형성됨 - 을 포함하는 자기 터널링 접합부(MTJ), 및 비자기성인 스핀 홀 효과 금속 층 - 상기 스핀 홀 효과 금속 층은 큰 스핀 홀 효과를 나타내는 금속을 포함하여 스핀 홀 효과 금속 층 내로 지향된 충전 전류와 반응하여 충전 전류에 수직인 스핀-편극 전류를 생성하고, 스핀 홀 효과 금속 층은 자유 자기 층에 평행하고 이와 접촉하여 상기 자유 자기 층 내로 스핀 홀 효과 금속 층에 생성된 스핀-편극 전류를 지향시킴 - 을 포함하도록 구성될 수 있다. 또한, 3-단자 MTJ 디바이스는 자유 자기 층의 자화를 스위칭하기 위해 MTJ에 걸쳐 흐르는 스핀-편극 전류의 전류 임계값을 수정하는 게이트 전압을 수용하기 위해 고정 자기 층을 갖는 측면으로부터 MTJ와 전기 접촉하는 제 1 전기 단자, 및 스핀 홀 효과 금속 층의 충전 전류를 공급하도록 자유 자기 층의 2 개의 대향 측면들 상의 스핀 홀 효과 금속 층의 2 개의 접촉 위치들과 전기 접촉하는 제 2 및 제 3 단자들을 포함한다. 제어 회로는, 제 1, 제 2 및 제 3 전기 단자들에 커플링되어, (1) 스핀 홀 효과 금속 층의 제 2 및 제 3 전기 단자들을 통해 충전 전류, 및 (2) MTJ에 걸친 작은 전류 터널링을 유도하는 MTJ에 걸친 게이트 전압을 공급한다 - 상기 게이트 전압은 충전 전류에 의해 유도된 자유 자기 층에 걸쳐 흐르는 스핀-편극 전류의 협력(collaboration) 없이 자기 자유 층의 자화를 스위칭하기에 불충분함 -.
메모리 어플리케이션들에 대해, 3-단자 MTJ 디바이스의 제어 회로는 특정적으로 기록 모드에서 스핀 홀 효과 금속 층의 충전 전류와 MTJ에 걸친 게이트 전압을 동시에 인가하여 저장된 비트를 나타내는 자유 자기 층의 자화 방향을 원하는 방향으로 설정 또는 스위칭하도록 작동가능하게 구성될 수 있고, 상기 제어 회로는 판독 모드에서 MTJ에 저장된 비트를 나타내는 자유 자기 층의 자화 방향을 감지하기 위해 자유 자기 층의 자화 방향을 스위칭하지 않고 제 1 전기 단자와 스핀 홀 효과 금속 층 사이의 MTJ에 걸쳐 판독 전류 터널링을 공급하기 위해 제 1 전기 단자에 판독 전압을 인가하도록 작동가능하다.
도 5a 및 도 5b를 참조하면, SHE는 기록 메커니즘으로서 이용되며, 자기 터널 접합부(MTJ)는 SHE 생성된 스핀 전류에 의해 스핀 토크 효과의 적용 동안 자유 층(FL)의 자기 방위를 변조시키는 게이트 전압을 인가하고, 정해진 기준 층(RL)에 대해 쌍안정한 자유 층의 자기 방위를 감지하기 위해 이용된다. MTJ는 일반적으로 서브-미크론 또는 나노미터 범위의 측방향 치수(lateral dimension)를 갖는 필러-형 자기 디바이스(pillar-shaped magnetic device)일 수 있다. 자기 모멘트를 갖는 자유 강자성 층은 작은 내지 중간의 보자력장을 갖는 연성의 강자성 재료로 만들어진다. 자기 모멘트를 갖는 고정 강자성 층은 큰 보자력장을 갖는 연성 또는 강성의 강자성 재료로 만들어지거나, 추가 반-강자성 층들에 의해 고정된다. 자유 및 고정 자기 층들에 대한 통상적인 두께는 1 나노미터 미만에서 수십 나노미터 범위를 갖는다. FL 및 PL은, MgO 또는 붕소 도핑된 MgO(Mg(B)O), 또는 FL의 전체 자기 이방성에 실질적으로 영향을 주는 강자성 자유 층의 표면과 접촉하는 단위 영역당 계면 자기 이방성 에너지 밀도를 생성하는 여타의 결정질 또는 비정질 절연체 층과 같이, 두께가 2 nm 미만인 결정질 절연 스페이서 층에 의해 분리된다. 이 자기 이방성 에너지 밀도는 절연체-FL 계면에 걸쳐 인가된 전기장에 의해 실질적으로 수정될 수 있다. 자기 층들에 적합한 재료들의 예시로는 Fe, Co, Ni, 이러한 원소들의 합금, 예컨대 Ni1-xFex, 비-자기 재료를 갖는 이러한 원소들의 합금, 예컨대 Fe1-xPtx 및 CoxFeyB1-(x+y), 및 이러한 재료들로 만들어진 강자성 다층들, 예컨대 (Co/Ni)n, (Co/Pt)n, 및 (Co/Pd)n(여기서, n은 반복되는 다층 수를 나타냄)을 포함할 수 있다(단, 이로 제한되지 않음). 절연체 층과 접촉하는 강자성 자유 층의 표면 사이에 접촉 단위 면적당 실질적 계면 자기 이방성 에너지 밀도가 존재하고, 이 이방성이 절연체의 일 측면 상의 강자성 기준 층과 다른 측면 상의 자유 자기 층 사이에 인가된 전압에 따라 상당히 변동하도록, MTJ에 대한 재료들이 선택된다. 이 인가된 전압의 세기의 변동은 절연체-자유 층 계면에서의 전기장을 변동시킴에 따라, FL이 겪는 계면 자기 이방성을 수정한다.
자기 터널 접합부의 FL과 접촉하는 것은, 강한 스핀 홀 효과(SHE)를 나타내는 다양한 재료들 중 하나로 만들어진 비-자기 박막 스트립이다. 이 층에 적합한 재료들의 예시로는 고 저항률의 Ta(베타-Ta), W(베타-W), Hf 및 Ir 층들을 포함한다. SHE 층에 적합한 다른 재료들은, Pt, Pd, Nb, Mo, Ru, Re, Os, Ir, Au, Tl, Pb, Bi 뿐만 아니라, Cu1-xBix, Ag1-xBix, Cu1-xIrx, Ag1-xIrx, Cu1-xWx, Ag1-xWx, Cu1-xTax, Ag1-xTax, HfxIry와 같은 이들의 전이 금속들에 기초한 합금, 그리고 높은 원자 번호를 갖는 1 이상의 원소를 포함하는 고-저항률의 금속간 화합물들(intermetallic compounds), 예컨대 Ta3Al, Nb3Sn, W3Ge, Ir3Hf와 같은 A15 결정 구조체를 갖는 화합물들 및 TaN, WN 및 NbN과 같은 다른 화합물들을 포함한다(단, 이로 제한되지 않음). 비-자기 SHE 스트립은 나노미터 스케일 또는 마이크로미터 스케일의 폭으로 패터닝되며, 스핀 확산 길이의 약 5 배 이하인 두께를 갖는다.
도 5a 및 도 5b의 예시들에서, 3 개의 단자들은 디바이스에 대해 전기 연결부들이 만들어질 수 있는 곳에 형성된다. 일 단자는 MTJ의 PL에 근접한 필러에 생성되고, 다른 두 개의 단자들은 비-자기 스트립의 2 개의 단부들에 생성된다. 비-자기 스트립의 두 개의 단자들 사이에 기록 전류가 인가되는 한편, 필러의 단자와 비-자기 스트립의 두 개의 단자들 중 어느 하나 사이에 바이어스 전압이 인가되어, FL의 자화의 스위칭의 게이팅을 달성하거나, 대안적으로 스핀 토크 나노-오실레이션 구현에서 오실레이터 주파수를 변조한다. 로직 게이트 또는 메모리 디바이스 구현에 대해 디바이스의 이진 상태를 판독하기 위해, 필러의 단자와 비-자기 스트립의 두 개의 단자들 중 어느 하나 사이에 바이어스 전류가 인가된다.
도 5a 및 도 5b에서, MTJ의 FL은 도 5a에 도시된 바와 같이 필러의 최하부 또는 도 5b에 예시된 바와 같이 필러의 최상부 중 어느 하나에 배치될 수 있다. 어느 경우에서도, 강한 SHE를 갖는 비-자기 스트립은 항상 FL에 인접해 있다. 또한, FL이 최하부에 있을 때, 비-자기 스트립 또한 기판 다음에 있는 디바이스의 최하부에 배치된다. FL이 최상부에 있을 때, PL은 터널 배리어의 기판 측에 배치되고, FL은 터널 배리어 위에 배치되며, 비-자기 스트립은 디바이스의 최상부에 위치된다.
FL 및 RL이 앞서 언급된 전류 방향에 수직인 평면-내 자화 방향(즉, +/-x 축을 따르는 방향)을 가지고 3-단자 MTJ 디바이스의 평면에 편극될 때,
Figure 112015022527716-pct00010
은 SHE로부터의 주입된 스핀들(
Figure 112015022527716-pct00011
)과 공선(collinear)이다(평행 또는 반평행함). 이 경우, SHE로부터의 주입된 스핀들은 유효 자기 감쇠(effective magnetic damping)로서 작용하며, 이는 스핀의 방위에 따라, 어느 하나의 부호, 즉 양 또는 음의 감쇠일 수 있다. 이 구성 하에서, SHE 유도 스위칭은 종래의 스핀 토크 유도 스위칭과 동일한 방식으로 작동한다. 종래의 스핀 토크 스위칭은 비-자기 스페이서 층에 의해 분리되는 한 쌍의 강자성 층을 이용하며, 하나의 강자성 층은 고정된 편극자 층(polarizer layer)이고, 다른 강자성 층은 자기 모멘트 방위가 편극 전류로부터의 스핀 토크의 전달에 의해 스위칭될 수 있는 자유 층이다. 한가지 차이는, 스핀 홀 효과 디바이스의 스핀 전류가 강자성 편극자 층 대신 비-자기 재료를 이용하여 생성된다는 점이다.
Figure 112015022527716-pct00012
이
Figure 112015022527716-pct00013
과 평행할 때, 스핀 전류는 전류 자화 방위를 더 안정하게 할 것이며, 스위칭을 유도하지 않을 것이다. 이와 달리,
Figure 112015022527716-pct00014
이
Figure 112015022527716-pct00015
과 반평행할 때, 스핀 전류가 충분히 크면, FL의 자화가 스위칭될 것이다. 그러므로, 반대 부호를 갖는 전류는 FL 내로 반대 방위를 갖는 스핀들을 주입하고, 이 반대 방위는 FL 자화의 상이한 선호 방위를 유도할 것이므로, SHE 생성 층을 통해 전류의 방향을 결정함으로써 가역적 결정 스위칭(reversible deterministic switching)이 실현될 수 있다.
전압-제어 자기 이방성(VCMA) 효과와 스핀 홀 효과에 의해 가해지는 스핀 토크를 조합한 이러한 결과로, 열 변동(thermal fluctuations)이 없을 때, 스핀 홀 효과에 의해 평면-내 편극 자기 자유 층의 스핀 토크 스위칭을 유도하기 위해 측방향 스핀 홀 층을 통해 흐르도록 요구된 임계의 또는 임계 전류 밀도는,
Figure 112015022527716-pct00016
(1)
로서 자유 층의 유효 수직 자기소거장(effective perpendicular demagnetization field:
Figure 112015022527716-pct00017
)에 의존한다.
VCMA 효과의 결과로,
Figure 112015022527716-pct00018
는 MTJ에 걸쳐 인가된 전압(V MTJ )의 함수로서 변동가능하다:
Figure 112015022527716-pct00019
. (2)
여기서, e는 전자 전하이고, M S 는 CoFeB 자유 층의 포화 자화(saturation magnetization)이며, t free 는 이의 두께이고, α는 길버트 감쇠(Gilbert damping) 값이며, H c 는 이의 평면-내 이방성 자기장(within-plane magnetic anisotropy field)이며, K u (V MTJ )는 자유 층의 전압-의존적 수직 이방성 에너지 계수이다. 따라서, 수학식 (1) 및 (2)에 나타난 바와 같이, MTJ의 FL의 스위칭을 달성하기 위해 SHE 층을 통해 흐르도록 요구된 임계 전류 밀도는 MTJ에 게이팅 전압을 인가함으로써 변조될 수 있다. 본 발명자들에 의한 이러한 디바이스의 일 구현에서,
Figure 112015022527716-pct00020
인 단위 전기장당 자기소거 에너지의 변화에 대응하여,
Figure 112015022527716-pct00021
이 달성된다. 또한, 70 μJ/㎡(V/nm)-1보다 3 배만큼 낮은(as much as a factor of 3 lower) 인가된 전기장에 의해 자기 이상성의 변조에 대한 값들 및 이보다 높은 값들이 본 발명에서 효율적일 수 있다.
본 발명의 디지털 로직 및 게이트 메모리 실시예들에 대해, VCMA는 스핀 홀 층을 통해 인가된 전류의 주어진 레벨에 대해 0 % 내지 100 %에서 MTJ 자유 층의 SHE 스핀 토크 스위칭의 확률을 완전히 변화시킬 수 있어야 한다. 예를 들어 10 nm 이상의 긴 펄스 길이에 대해, 그리고 실온 이상에서, FL의 열 활성화(thermal activation)는 실질적으로 그 역(reversal)에 기여할 수 있다. 열 활성화 에너지가 극복해야 하는 에너지 배리어(E)는, FL이 평면에서 자화된 경우, 자유 층의 평면-내 보자력장(H c )에 따라 바로 크기-조정된다(scales directly). H c 가 FL의 평면-외 자기 이방성에 의존할 수 있기 때문에, 이는 게이트 전압이 0-변동 임계 전류 밀도(
Figure 112015022527716-pct00022
)와 활성화 배리어(E) 둘 모두의 영향을 통해 스핀 홀 토크 스위칭 전류를 변조하도록 작용할 수 있음을 의미한다. 하지만, 대부분의 어플리케이션들에 대해, 열 활성화가 거의 도움을 주지 않는 짧은 기간에(예를 들어, 10 nm 또는 20 nm 이하) 스핀 홀 전류 펄스들에 의해 스위칭이 구동되더라도, 이는
Figure 112015022527716-pct00023
에 대한 스위칭 전류 밀도의 확률 분포(probabilistic distribution)를 유도한다. 그러므로, 이 짧은 펄스 체제에서, 게이트 전압은
Figure 112015022527716-pct00024
의 단독적인 영향을 통해 스위칭 전류 밀도를 효과적으로 변조시킬 수 있다. 예를 들어, 자유 층의 유효 수직 자기 이방성의 최적화 값은
Figure 112015022527716-pct00025
인 한편,
Figure 112015022527716-pct00026
는 예를 들어 CoFeB/MgO/CoFeB 자기 터널 접합에서 VCMA 효과의 통상적인 값들로서 확립되었다. 또한, H c 는, H c 가 자유 층의 열적 안정성을 유지하도록 충분히 크지만 H c 가 수직 자기소거장(
Figure 112015022527716-pct00027
)보다 훨씬 낮도록 용이하게 조정될 수 있다. 통상적인 파라미터 값들 M S = 1100 emu/㎤, t free = 1.5 nm, α=0.021, 및 θ SH = 0.15을 이용하여, 수학식 (2)는 V MTJ = 500 mV에 대해
Figure 112015022527716-pct00028
= 9.6 × 106 A/㎠을 산출하고, V MTJ = -500 mV에 대해
Figure 112015022527716-pct00029
= 4.5 × 106 A/㎠을 산출한다. 이러한
Figure 112015022527716-pct00030
의 2 배의 변동은 스핀 토크 디바이스들의 스위칭 전류 밀도에 대한 열적 분포의 통상적인 폭보다 크며, 따라서 J cO 의 전압-제어 이방성의 효과는 최적화된 스핀 홀 스핀 토크 디바이스들에서 FL의 단-펄스의, ≤20 나노초인 스핀 홀 토크 스위칭의 완전한 변조를 달성하기에 충분하다.
샘플의 3-단자 MTJ 디바이스는, SHE 금속 층으로서 6 nm의 두께 그리고 1 ㎛의 폭의 Ta 스트립, 그리고 Ta SHE 금속 층 위의 Co40Fe40B20(1.5)/MgO(1.2)/Co40Fe40B20(4)(나노미터 두께)의 MTJ 스택을 이용하여 제작되었다(도 7a). MTJ 스택은 Ta SHE 스트립에 수직인 긴 축을 갖는 100 × 350 nm2의 거의 타원형 단면을 갖도록 형상화된다. 샘플의 MTJ 디바이스는 긴 펄스 체제(~ 10 ㎲)를 이용함으로써 MTJ의 FL의 스핀 홀 토크 스위칭을 변조시키는 VCMA 효과의 능력을 입증하기 위해 테스트되었다. 테스트 결과들은 V MTJ = 0 및 -400 mV를 이용하여 도 7b 및 도 7c에 나타나 있다. P-AP(도 7b)와 AP-P(도 7c) 스위칭 둘 모두에 대해, V MTJ 가 스위칭 프로세스를 효과적으로 게이팅하도록 스위칭 확률이 V MTJ = -400 mV에 대해 100 %이고 V MTJ = 0 mV에 대해 0 %인 전류 진폭의 윈도우가 존재한다. 이는 바로 도 7d에 도시되어 있으며; 전압 V MTJ = -400 mV은 Ta로부터의 스핀 홀 토크에 의한 스위칭에 대해 디바이스를 ON 상태가 되게 하는 한편, V MTJ = 0은 스위치 OFF 되게 한다. 또한, 도 7d는 3-단자 디바이스가 VCMA 효과와 스핀 홀 토크 스위칭을 조합함으로써 기본 로직 동작들을 달성하는 방식을 입증한다. 1 이상의 스핀 홀 토크/VCMA 디바이스를 조합함으로써 더 복잡한 로직 함수들이 얻어질 수 있다.
평면-내 또는 평면-외 자화 자기 자유 층 중 어느 하나의 효율적인 스위칭에 충분한 큰 스핀 홀 효과를 달성하는 것은, 전도 전자들과 금속 이온들 간의 강한 스핀-궤도 상호작용이 존재하는 것과, 높은 원자 번호를 갖는 1 이상의 금속 원자 원소들로 구성된 박막 재료의 사용을 필요로 한다. 개시된 3-단자 MTJ 디바이스들에 적합한 재료들로는 높은 원자 번호(Z) 금속 원소들 Ta, W, Hf 및 Ir을 포함하며, 이 모두는 적절한 원자 구조 형태에서 0.08보다 큰, 몇몇 경우에는 0.25보다 큰 스핀 홀 각도를 갖는다. 또한, 다른 높은 Z 원소들과 조합하여 이러한 원소들의 금속간 화합물들 및 합금들이 사용될 수 있다. 하지만, 높은 원자 번호를 갖는 금속 층은 그 자체로는 본 발명의 스핀 전류원으로서의 효과적인 사용에 충분하지 않다. 다양한 구현들에서, 이러한 재료는, 제 1 층의 스핀 홀 효과에 의해 생성된 스핀 전류가 그 제 2 강자성 층의 자기 스위칭 또는 여기를 달성하도록 작용하는 인접한 강자성 층의 구조 및 특성들에 대한 것을 포함하여, 최적의 결정 구조 및 특정 전자 특성을 갖도록 선택된다.
첫째, 스핀 홀 금속의 전자 특성은 종방향 전자 전류 밀도에 의한 횡방향 스핀 전류 밀도의 생성의 높은 효율성이 존재하도록 구성될 수 있으며, 그 전환 효율성은 종방향 전자 전도도에 대한 횡방향 스핀 전도도의 비율, 또는 이와 동등하게, 인가된 종방향 전류 밀도에 대한 생성된 횡방향 스핀 전류 밀도의 비율로서 정의되는 스핀 홀 각도로서 알려진 것에 의해 정량화된다. 결정질 금속이 이용되고, 스핀 홀 효과가 고유하며(intrinsic), 전도 전자들과 정해진 이온 결정 격자 구조 간의 스핀-궤도 상호작용에 기인하는 경우(이는 이후 재료의 횡방향 스핀 전도도를 결정함), 스핀 홀 각도 또는 횡방향 스핀 전류의 생성 효율성이 높도록 금속의 전기 전도도가 낮아야 한다. 또한, 본 발명에 이용될 수 있으며, 스핀 홀 효과가 고유하지 않고 불순물들과 결정질 결함들에 의한 전도 전자들의 스핀-의존적 산란(spin-dependent scattering)에 의해 결정되는 경우, 그 스핀-의존적 산란은 전자들의 여하한의 비-스핀 의존적 산란에 비하여 불순물 또는 결함들의 선택에 의해 강하게 만들어져야 한다.
둘째, 스핀 홀 금속 내의 스핀 완화 길이는 짧도록, 예를 들어 1 nm 이하에서 약 5 nm까지이도록 요구된다. 전환 효율성을 최적화하기 위해 스핀 홀 층의 두께는 스핀 완화 길이의 약 1 배보다 적지 않고, 스핀 완화 길이의 약 5 배보다 크지 않다. 인접한 자기 층의 자기 스위칭 또는 여기를 달성하는데 요구되는 전류는 재료의 스핀 홀 각도와 스핀 홀 층의 두께의 곱에 따라 바로 크기-조정된다. 그러므로, 요구되는 스위칭 전류를 최소화하기 위해서는, 높은 스핀 홀 각도 및 짧은 스핀 확산 길이를 갖는 얇은 스핀 홀 층이 최적이다.
셋째, 스핀 홀 재료 및 인접한 강자성 재료의 전자 구조는, 전자의 자기 모멘트가 강자성 층의 자화 방위에 평행하게 또는 (통상적으로는 평행하지만) 몇몇 경우에는 반-평행하게 정렬되는 경우 스핀 홀 층으로부터의 전도 전자가 강자성 층 내로 계면에 걸쳐 용이하게 통과할 수 있고, 전자의 자기 모멘트가 강자성 층의 자화에 대해 반대 방위를 갖는 경우 강자성 층 내로 통과할 확률이 낮도록 선택된다. 결정질 스핀 홀 재료 및 결정질 강자성 층의 경우, 2 개의 재료들의 전자 대역 구조는, 스핀 홀 재료로부터 계면에 걸쳐 강자성 층의 다수 전자 서브-대역 구조 또는 소수 전자 서브-대역 구조 중 어느 하나로의 전자 전달 확률이 일 경우에서 다른 경우보다 훨씬 더 크도록 되어야 한다. 일반적으로 정방성 결정질 대칭(tetragonal crystalline symmetry)을 갖는 것으로 보고된 Ta의 베타 형태의 대역 구조는 이러한 요건을 충족시키는 FeCo 및 NiFe 합금들과 같은 통상적인 강자성 재료들의 대역 구조와 상당히 상이하다. 또한, 이는 일반적으로 A15 결정질 대칭을 갖는 것으로 보고된 W의 베타 형태의 경우에도 마찬가지이다. 육방 밀집(hexagonally close packed: hcp) 및 면심 입방(face-centered cubic: fcc) 형태를 포함하는 다수의 결정질 형태로 발견될 수 있는 Hf의 경우, 조성에 대한 결정질 형태 및 강자성 층의 결정질 형태의 선택은 높은 스핀 토크 효율과의 조합을 얻는데 중요하다.
넷째, 스핀 홀 층으로부터의 입사 스핀 전류(incident spin current)가 여기되고 반-감쇠 스핀 토크의 인가에 의해 강자성 층의 방위를 반전시키는 구현들에서, 이 여기 프로세스 동안 자기 세차 강자성 재료로부터 다시 스핀 홀 재료 내로의 스핀의 주입이 최소화되도록 요구된다. 이러한 주입은 스핀 펌핑으로서 알려져 있으며, 일반적으로 단위 면적당 계면에 걸친 전자 전달 확률에 의존하는 것으로 고려되며, 전달 확률은 강자성체의 자화 방향의 방위에 대한 전자의 스핀 방위에 의존적이다. 높은 스핀 펌핑은 강자성체의 자기 여기를 감쇠시키도록 작용함에 따라, 자기 스위칭을 달성하기 위해 더 강한 입사 스핀 전류 밀도의 바람직하지 않은 요건을 유도한다. 이 스핀 펌핑 프로세스는 일반적으로 계면 스핀-혼합 컨덕턴스로서 알려진 파라미터에 의해 특성화된다. 최적의 성능을 위해, 이 스핀-혼합 컨덕턴스는 높은 원자 번호 스핀 홀 재료들 및 강자성 재료들의 가장 통상적인 조합에서 발견되는 것보다 훨씬 아래로 최소화되어야 한다. 예를 들어, Co-Pt 조합은 표준 bcc 결정질 형태의 W인 알파-W와 CoFe(또는 CoFeB)의 조합에서와 같이 높은 스핀 혼합 컨덕턴스를 갖는다. 하지만, CoFe, CoFeB 및 NiFe 합금들과 같은 강자성 층들과 조합하는 베타-Ta와 베타-W 둘 모두는 낮은 스핀-혼합 컨덕턴스를 나타내며, 이는 이러한 조합들이 본 발명의 반-감쇠 스위칭 실시예에 효율적이게 한다.
3-단자 MTJ 디바이스들을 구현하기에 적합한 스핀 홀 재료는 SHE 금속 층으로부터 FL 내로의 스핀-편극 전자들 또는 다른 하전 입자들의 효율적인 주입을 위해 짧은 스핀 완화 길이(예를 들어, 약 1 내지 5 nm) 및 (높은 스핀 홀 각도 및 연계된 높은 스핀 전류 밀도 생성 효율을 갖는) 강한 스핀 궤도 상호작용을 갖도록 선택 또는 설계될 수 있다. 또한, 2 개의 재료의 계면 전자 구조들은 입사 스핀 전류가 강자성 재료에 고효율 스핀 토크를 가하도록 구성되며, 이는 계면의 스핀 의존적 전자 전달 확률의 강한 차이에 의존한다. 어느 구현에서, 3-단자 MTJ 디바이스들은, 스핀 펌핑 효율 또는 이와 동등하게 계면의 스핀 혼합 컨덕턴스가 매우 낮도록 계면 전자 특성의 스위칭을 달성하기 위해 강자성 재료의 반-감쇠 여기를 이용하도록 구성될 수 있다.
또한, 3-단자 MTJ 디바이스들에 대한 절연 스페이서 층은, 몇몇 구현들에서 1 nm 이하에서 2 nm보다 큰 두께 범위를 가질 수 있다. 절연 스페이서 층은 다결정 MgO 또는 변동가능한 조성의 MgxByOz와 같은 혼합 산화물 또는 여타의 결정질 또는 비정질 절연체 층으로 구성될 수 있으며, 이는 강자성 기준 층과 절연 층의 대향 측면들 상에 놓인 강자성 자유 층 사이에서 흐르는 전류에 대해 높은 터널링 자기저항을 유도하고, 얇은 FL의 전체 자기 이방성에 실질적으로 영향을 주는 강자성 자유 층(F)의 표면과의 접촉 단위 면적당 계면 자기 이방성 에너지 밀도를 유도하며, 이 자기 이방성 에너지 밀도는 절연체-FL 계면에 걸쳐 인가된 전기장에 의해 실질적으로 수정될 수 있다.
자기 자유 층에 대한 재료들의 몇몇 예시는 Fe, Co, Ni, 이러한 원소들의 합금, 예컨대 Fe1-xCox, Ni1-xFex, 비-자기 재료를 갖는 이러한 원소들의 합금, 예컨대 Fe1-xPtx 및 CoxFeyB1-(x+y), 및 이러한 재료들로 만들어진 강자성 다층들, 예컨대 (Co/Ni)n, (Co/Pt)n, 및 (Co/Pd)n(여기서, n은 반복되는 다층 수를 나타냄)을 포함할 수 있다(단, 이로 제한되지 않음). 이러한 재료들은 절연체 층과 접촉하는 강자성 자유 층의 표면 사이에 접촉 단위 면적당 실질적 계면 자기 이방성 에너지 밀도를 나타내어야 한다. 이 계면 이방성은 절연체의 일 측면 상의 강자성 기준 층과 다른 측면 상의 자유 자기 층 사이에 인가될 수 있는 전압에 따라 상당히 변동할 수 있다. 이 인가된 전압의 세기의 변동은 절연체-자유 층 계면에서 전기장을 변동시킴에 따라, FL이 겪는 계면 자기 이방성을 수정한다.
전기적 게이트 스위칭 작동 동안 자기 터널 접합의 절연체 층을 통해 흐르는 전류는 절연체 재료 및 그 두께의 선택에 의해 광범위하게 변동될 수 있다. 이러한 절연체 층의 터널링 저항은 그 두께에 따라 지수적으로 변동하며, 통상적으로는 MTJ의 MgO 절연체 층의 경우에서와 같이 0.2 내지 0.3 nm 두께 증가에 대해 약 10 배(one order of magnitude) 증가한다. 따라서, 예를 들어 1.5 nm보다 큰(> 1.5 nm) 비교적 두꺼운 MgO 층을 이용함으로써, 전압 바이어스로 인해 절연체 층을 통해 흐르는 터널 전류가 게이트 스핀 홀 스위칭 작동 동안 매우 낮을 수 있다. 이는, 이 경우 캐패시터로서 작용하는 터널 배리어에 걸쳐 전압을 충전하는데 요구되는 레벨로 스위칭 작동의 게이트 구성요소에 요구되는 에너지를 낮출 수 있다. 게이팅 응답(gated response)을 실행하는데 요구되는 전압은 절연체 층 두께에 따라 선형으로 변동함에 따라, 더 두꺼운 배리어는 게이팅 응답을 실행하기 위해 비례적으로 더 높은 게이트 전압을 요구한다. 따라서, 절연체 두께는 몇몇 어플리케이션들에서 통상적으로 2 nm 이하로 유지되어야 한다.
대안적으로, 절연체 층이 약 1 nm 정도로 얇게 만들어지는 경우, 자유 층의 계면 이방성을 변조시키기 위해 전압 바이어스가 인가될 때 절연체 층을 통해 흐르는 전류는 상당할(substantial) 수 있다. RF에 대한 FL의 상대 방위 그리고 전압 바이어스의 극성 및 이에 따른 터널링 전자 흐름의 방향에 따라, 이 전류는 인접한 스핀 홀 금속 층을 통해 흐르도록 인가된 전류에 의해 FL의 스핀 토크 스위칭을 돕거나 억제하는 FL의 스핀 토크를 가할 것이다. 이는 최적의 스위칭 성능을 위해 그리고 게이팅 스위칭 펄스들이 없을 때 최대 열적 안정성을 달성하기 위해 디바이스를 설계하는데 있어서 추가 유연성을 제공할 수 있다. 절연체 두께는, 판독 동작 동안 MTJ의 자기저항 상태를 판독하기 위해 바이어스 전압이 인가되도록 요구될 때 흐르는 전류가, 스핀 홀 금속 층을 통해 흐르는 바이어스 전류에 의해 생성되는 여하한의 스핀 토크 도움없이는, 터널 접합에 의해 가해지는 스핀 토크로 인한 자유 층의 스위칭을 독립적으로 달성하기에 충분하지 않도록 충분히 두꺼워야 한다
고성능 비-휘발성 로직 회로에 새로운 기본 요소를 제공하는 것 이외에도, 본 3-단자 MTJ 설계의 실시예들은 고성능 자기 메모리 로직 기술을 위한 개선된 회로 아키텍처를 가능하게 한다. 예를 들어, 이 스핀 홀 토크/VCMA 디바이스는 도 8에 개략적으로 나타낸 최대-밀도 교차점 지오메트리의 비휘발성 자기 랜덤 액세스 메모리 회로를 생성하기 위해 이용될 수 있다. 2-단자 자기 터널 접합들을 갖는 종래의 스핀 토크 스위칭을 이용하는 교차점 메모리들의 성공적인 구현을 위한 주요한 과제는, 의도되지 않은 스위칭 이벤트(unintended switching events), 기록 프로세스 동안 증가된 전력 소모 및 판독 동안 감소된 민감도를 유도하는 스니크 경로(sneak paths)를 통한 전류 흐름의 문제이다. 도 8에 도시된 회로에서, 기록 동작 동안 각 메모리 셀은, 스핀 홀 토크를 생성하기 위해, 위로부터 MTJ에 게이트 전압을 인가하는 한편, 아래에서 SHE 마이크로스트립을 통해 전류를 인가함으로써 개별적으로 어드레스될 수 있다.
도 8의 디바이스는 3-단자 MTJ 메모리 셀들의 로우 및 컬럼을 포함한다. 스핀 홀 효과 금속 스트라입들의 로우가 제공되고, 각각의 로우 스핀 홀 효과 금속 스트라입은 메모리 셀들의 로우의 각 메모리 셀에 대해 스핀 홀 효과 금속 층으로서 메모리 셀들의 로우와 접촉하도록 구성되며, 또한 메모리 셀들의 로우의 각 메모리 셀에 대해 충전 전류로서 로우 충전 전류를 운반하기 위해 메모리 제어 회로에 커플링된다. 또한, 도 8의 디바이스는 전도성 스트라입들의 컬럼을 포함하고, 각 컬럼 전도성 스트라입은 메모리 셀들의 상이한 로우들에 각각 위치된 메모리 셀들의 컬럼과 접촉하도록 구성되며, 또한 메모리 셀들의 컬럼의 각 메모리 셀에 대해 게이트 전압으로서 로우 게이트 전압 또는 판독 전압으로서 로우 판독 전압을 인가하기 위해 메모리 제어 회로에 커플링된다. 메모리 제어 회로는 컬럼 전도성 스트라입들에 각각 커플링되는 제 1 트랜지스터들 - 컬럼 전도성 스트라입당 하나의 제 1 트랜지스터가 커플링되고, 메모리 셀들의 제 1 전기 단자들에 로우 게이트 전압 및 로우 판독 전압을 인가함 -, 및 로우 스핀 홀 효과 금속 스트라입들에 각각 커플링되는 제 2 트랜지스터들 - 메모리 셀들의 대응하는 로우의 각 메모리 셀에 대해 충전 전류로서 각각의 로우 스핀 홀 효과 금속 스트라입의 로우 충전 전류를 스위치 온 또는 오프하도록 제 2 전기 단자들에 연결하기 위해 스핀 홀 효과 금속 스트라입당 하나의 제 2 트랜지스터들을 포함한다. 몇몇 구현들에서는, 제 3 전기 단자들이 접지된다. 도 8의 예시에서, 이러한 접지는 로우 스핀 홀 효과 금속 스트라입들에 각각 커플링된 제 3 트랜지스터들에 의해 제어되며, 메모리 셀들의 대응하는 로우의 메모리 셀들의 제 3 전기 단자와 접지 사이에 연결하기 위해 로우 스핀 홀 효과 금속 스트라입당 하나의 제 3 트랜지스터가 커플링된다.
도 9a 및 도 9b는 기록 및 판독 동작들 동안 도 8의 제 1, 제 2 및 제 3 트랜지스터들의 작동들의 예시를 나타낸다. 기록 동작에 대한 도 9a에 더 구체적으로 예시되는 바와 같이, 선택된 컬럼에 있는 제 1 트랜지스터 및 선택된 로우의 2 개의 단부들에 있는 제 2 및 제 3 트랜지스터들의 쌍이 ON이 되도록 설정되는 한편, 다른 트랜지스터들 모두는 OFF가 되도록 설정된다. V switch 는 어떤 최종 상태가 MTJ에 요구되는 지에 따라 양 또는 음이도록 선택된다. 이때, 기록 동작을 위해 선택된 MTJ 내로 정보가 기록된다. R MTJ (터널 접합의 임피던스)가 R Ta (SHE 스트립들의 저항)보다 훨씬 더 크도록 높은 임피던스를 갖는 MTJ가 이용될 수 있다. 이러한 조건은 기록 전류에 대한 모든 가능한 스니크 경로를 효율적으로 차단한다. 도 9b에 도시된 판독 동작에 대하여, 스니크 전류의 효과를 효율적으로 개선하기 위해 병렬 판독 방식이 이용될 수 있다. 모든 컬럼의 제 1 트랜지스터들 및 선택된 로우의 우측 단부에 있는 제 3 트랜지스터는 ON이 되도록 설정된다. 다른 모든 트랜지스터들은 OFF가 되도록 설정된다. 그러므로, 모든 컬럼 라인들은 동일한 판독 전압 레벨 +V에서 설정된다. 컬럼 라인들에 흐르는 전류를 측정함으로써 병렬 방식으로 동일한 로우 상의 모든 MTJ로부터 정보가 판독된다.
도 8, 도 9a 및 도 9b의 예시들에 예시된 바와 같은 교차점 아키텍처의 전반적인 장점은, 몇몇 2-단자 스핀-토크 MRAM 회로들이 모든 비트에 대해 적어도 하나의 트랜지스터를 필요로 하는 반면, 본 3-단자 MTJ 회로에 대한 교차점 지오메트리는 어레이의 모든 N 개의 비트에 대해 하나의 트랜지스터로 만들어질 수 있음에 따라, 저장 밀도를 상당히 증가시키고, 기록 신호를 제공하고 저장된 데이터의 판독을 수행하는 반도체(CMOS) 회로 요소들과 MTJ 사이의 계면의 복잡성을 감소시킨다.
MTJ의 자기 층들이 MTJ 층들에 수직인 도 6a 및 도 6b를 참조하면, 유효 자기장(H ST )을 이용하여, SHE에 의해 생성되는 스핀 전류로부터 스핀 토크의 효과가 설명될 수 있다. 주입된 스핀 전류에 의해 생성되는 단위 모멘트당 스핀 토크는
Figure 112015022527716-pct00031
으로서 쓰여질 수 있으며, 여기서
Figure 112015022527716-pct00032
, e, M S 및 t는 각각 플랑크 상수, 전자 전하, FL의 포화 자화 및 FL의 두께를 나타내고, J S 는 SHE로부터 FL 내로 주입된 스핀 전류이다. 한편, 일반적으로 자기장에 의해 생성되는 토크는
Figure 112015022527716-pct00033
으로 쓰여질 수 있다. 두 가지 토크의 형태를 비교함으로써, 스핀 홀 효과에 의해 유도되는 유효 자기장은
Figure 112015022527716-pct00034
의 형태를 갖는다. 그러므로,
Figure 112015022527716-pct00035
는
Figure 112015022527716-pct00036
에 수직이며, 주입된 스핀들의 방향에 따라 시계방향 또는 반시계방향을 가리킨다. J S 가
Figure 112015022527716-pct00037
이도록 충분히 큰 경우(여기서,
Figure 112015022527716-pct00038
는 자기 막을 제공할 수 있는 최대 이방성 필드임),
Figure 112015022527716-pct00039
는
Figure 112015022527716-pct00040
의 연속 회전을 유도할 것이다.
Figure 112015022527716-pct00041
의 효과 하에서,
Figure 112015022527716-pct00042
은 결정적 최종 상태 없이 연속적으로 스위칭될 것이다. 결정적 스위칭을 달성하기 위해, 외부 평면-내 자기장(
Figure 112015022527716-pct00043
)이 도입되어야 하며, 이는 근처에 배치된 자기 층의 자기 쌍극자 필드에 의해 쉽게 제공될 수 있다. 외부 장은 다양한 구성들에서 디바이스의 1 이상의 자기 요소들을 이용함으로써 생성될 수 있다. 도 6b에는, 일 예시로서 +y 방향으로 외부 장이 인가된다.
Figure 112015022527716-pct00044
의 z 성분을 나타내기 위해 mz를 이용함으로써, m z > 0인 상태는,
Figure 112015022527716-pct00045
및
Figure 112015022527716-pct00046
가 서로 균형잡힐(balanced out) 수 있기 때문에 안정한 상태가 될 것이지만, m z < 0 상태는,
Figure 112015022527716-pct00047
및
Figure 112015022527716-pct00048
가 동일한 방향으로 작용하여
Figure 112015022527716-pct00049
이 계속 회전하기 때문에 여전히 불안정함을 알 수 있다. 그러므로, +y 방향으로 인가된 필드 하에서, -x 방향으로 주입된 스핀들은
Figure 112015022527716-pct00050
을 m z > 0 상태로 스위칭할 수 있다. 기록 전류 방향을 반전시킴으로써, SHE로부터의 스핀들은 +x 방향을 따라 주입되어,
Figure 112015022527716-pct00051
이 m z < 0 상태로 스위칭되게 할 것이다. SHE로부터 주입된 스핀들을 이용함으로써, 가역적 결정적 스위칭(reversible deterministic switching)이 실현된다.
FL의 결정적 스위칭을 달성하는데 요구되는 SHE 층을 통하는 전류는, FL 및 RL이 평면에 수직으로 편극되는 경우에 대하여 FL의 유효 수직 이방성 자기장(
Figure 112015022527716-pct00052
)을 따라 선형으로 크기-조정된다.
Figure 112015022527716-pct00053
가 예를 들어 ~ 1000 Oe 이하가 되도록 조정되는 경우(이는 FL 재료, 그 두께 및 세심한 열적 어닐링의 선택을 통해 용이하게 달성가능함), SHE 스위칭 전류의 강한 게이팅은 실험적으로 입증된 바와 같이, 약
Figure 112015022527716-pct00054
정도의 VCMA를 갖는 MTJ를 포함하는 SHE/VCMA로 용이하게 얻어질 수 있다(도 7c 참조).
전압 제어 자기 이방성과 스핀 홀 토크를 조합한 본 3-단자 MTJ 디바이스의 또 다른 어플리케이션은, 이러한 효과들을 이용하여, 스핀 토크 나노-오실레이터(STNO)의 출력 전력의 주파수 및 진폭의 새로운 독립적인 제어를 달성하는 것이다. 3-단자 회로 구성의 자기 터널링 접합에 기초하여 오실레이션 신호를 생성하는 이러한 디바이스는 자기 터널링 접합부(MTJ)를 포함하도록 구성될 수 있으며, 자기 터널링 접합부(MTJ)는, (1) 고정 자기 층에서 정해진 자화 방향을 갖는 고정 자기 층, (2) 자유 자기 층에서 변경가능한 자화 방향을 갖는 자유 자기 층, 및 (3) 자기 자유 층과 고정 자기 층 사이의 비-자기 접합 층 - 상기 비-자기 접합 층은 자기 자유 층과 고정 자기 층 사이에 전자들의 터널링을 허용하도록 충분히 얇은 절연체 재료로 형성됨 - 을 포함한다. 스핀 홀 효과 금속 층은 비자기성을 갖도록 제공되고, 큰 스핀 홀 효과를 나타내는 금속을 포함하여 스핀 홀 효과 금속 층 내로 지향된 충전 전류와 반응하여 충전 전류에 수직인 스핀-편극 전류를 생성한다. 스핀 홀 효과 금속 층은 자유 자기 층에 평행하고 이와 접촉하여 상기 자유 자기 층 내로 스핀 홀 효과 금속 층에 생성된 스핀-편극 전류를 지향시킨다. 이 디바이스는 고정 자기 층을 갖는 측면으로부터 MTJ와 전기 접촉하는 제 1 전기 단자; 및 스핀 홀 효과 금속 층의 충전 전류를 공급하도록 자유 자기 층의 2 개의 대향 측면들 상의 스핀 홀 효과 금속 층의 2 개의 접촉 위치들과 전기 접촉하는 제 2 및 제 3 단자들을 포함한다. 이 디바이스에서 오실레이터 제어 회로는 제 1, 제 2 및 제 3 전기 단자들에 커플링되어, (1) 스핀 홀 효과 금속 층에 의해 생성된 스핀-편극 전류로 인한 자유 자기 층의 자화 세차를 유도하기 위해, 스핀 홀 효과 금속 층의 제 2 및 제 3 전기 단자들을 통해 충전 전류로서 일정한 전류를 공급하고, (2) 자유 자기 층의 자화 세차로 인해 오실레이션되는 MTJ에 걸친 전류 터널링을 유도하기 위해, MTJ에 걸쳐 제 1 전기 단자를 통해 지향되는 MTJ 접합 전류를 공급한다. 이 제어 회로는, MTJ에 걸친 전류 터널링에서 오실레이션 주파수 또는 오실레이션 진폭을 제어하기 위해 MTJ 접합 전류를 조정하도록 구성된다.
도 10은 SHE 디바이스의 자기 역학(magnetic dynamics)을 여기 및 검출하는 이러한 오실레이터 회로의 일 예시를 나타낸다. SHE 스트립을 통해 그리고 MTJ를 통해 전류를 별도로 인가하기 위해 공통 접지를 갖는 2 개의 DC 전류원이 이용될 수 있다. SHE 스트립을 통한 전류(I SHE )는 SHE를 통해 MTJ의 자기 자유 층 내로 스핀 전류를 주입하고 자기 역학을 여기시키는 한편, MTJ 바이어스 전류(I MTJ )는 오실레이팅 전압(V rf = I MTJ R rf )으로 TMR에 기인한 MTJ 저항(R rf )의 오실레이션을 전환시키며, 이는 마이크로파 스트립-라인 또는 안테나에 커플링될 수 있다.
이와 비교하여, 종래의 2-단자 MTJ STNO 디바이스는, (1) 역학을 여기시키는 구동 전류와, (2) 출력 전력을 제공하는 감지 전류 둘 모두로서 동일한 전류를 운반하기 위해 동일한 2 개의 단자를 이용해야 할 것이다. 도 10의 3-단자 SHE/VCMA 디바이스는 이러한 기능을 위해 2 개의 별도의 전류를 각각 이용하여, 더 양호한 기술적 제어 및 작동 장점을 제공한다.
도 11은 I SHE 가 일정하게 유지되는 동안 상이한 I MTJ 에 대해 시제품 SHE/VCMA STNO로 달성되는 마이크로파 스펙트럼을 나타낸다. 종래의 STNO의 경우와 달리, 감지 전류가 자기 역학에 거의 또는 전혀 영향을 주지 않기 때문에, 출력 전력(P)은 도 12a에 도시된 바와 같은 I 2 MTJ 로서 크기-조정되고, 이는 I MTJ 에 대한 3-단자 STNO 시제품의 통합된 전력(P)(삼각형) 및 정규 전력(원형)을 나타내며, T(I MTJ )는 MTJ의 바이어스-의존적 정규 TMR 값이다. 정규 전력은 바이어스와 대략 일정하다.
도 12b에 예시된 바와 같이, 이러한 3-단자 STNO 동작의 중요한 측면은, I MTJ 가 양의 방향으로 증가됨에 따라, 오실레이터 주파수의 상당히 두드러진 청색 이동(shift)이 있다는 점이다. 이는, I MTJ 가 변동됨에 따라, MgO 터널 배리어에 걸쳐 전기장의 변화에 의해 유도된 수직 자기 이방성 변화와 정량적으로 관계된다. 따라서, 도 12a 및 도 12b에 의해 입증되는 바와 같이, 전압 제어 자기 이방성과 조합하는 스핀 홀 효과의 3-단자 STNO 실시예는 자기 역학의 독립적인 제어 및 스핀 토크 나노-오실레이터의 출력 전력을 가능함에 따라, 출력 마이크로파 신호의 진폭 변동 및 주파수의 더 많은 튜닝을 제공한다.
두 가지 독립적인 제어 메커니즘에 기초하여 3-단자 MTJ 디바이스를 구현하는데 있어서, 자유 자기 층의 자화를 스위칭하는 임계의 또는 임계 스핀-편극 전류에 영향을 주기 위해 수학식 (1) 및 (2)에 나타낸 바와 같이 자유 층의 충분히 큰 유효 수직 자기소거장(
Figure 112015022527716-pct00055
)을 생성하는 것이 바람직하다. 원하는 결정질 상들의 적절한 전이 금속 원소를 포함하여 MTJ 디바이스에 대해 다양한 재료 조합들이 선택될 수 있다. 자유 층의 충분히 큰 유효 수직 자기소거장(
Figure 112015022527716-pct00056
)을 달성하는 한 가지 기술은 도 13의 MTJ 예시에 나타낸 바와 같이 자유 자기 층과 SHE 금속 층 사이에 얇은 전이 금속 층을 제공하는 것이다.
도 13에서, 얇은 전이 금속 층의 재료 및 두께는 얇은 전이 금속 층과 자유 자기 층 사이의 계면이 강한 계면 이방성을 생성할 수 있도록 자유 자기 층 및 SHE 금속 층의 재료 구성들에 대해 선택되며, 따라서 자유 층의 수직 자기소거장(
Figure 112015022527716-pct00057
)에 대한 기여를 달성하고, 3-단자 MTJ 디바이스의 전압-제어 자기 이방성(VCMA) 효과를 달성할 수 있다. 이러한 얇은 전이 금속 층은 상당한 스핀 홀 효과를 나타내지 않을 수 있으며, SHE 및 VCMA 효과에 기초한 이중 제어를 위해 효과적인 3-단자 MTJ를 만들어내기 위한(engineer) 메커니즘으로서 자유 자기 층과 SHE 금속 층 사이에 제공된다. 얇은 전이 금속 층과 SHE 금속 층의 조합된 구조는 복합 SHE 금속 층으로서 다루어질 수 있다. 특정 예시로서, FeCoB를 갖는 평면-내 자유 자기 층에 기초한 3-단자 MTJ 디바이스는 SHE 금속 층으로서 베타 W 층(4 nm) 그리고 얇은 전이 금속 층으로서 Hf 층(1 nm)을 포함하도록 제작되었다. 이러한 MTJ 디바이스의 전도된 측정들은 강한 SHE 및 VCMA 효과를 둘 다 나타낸다. 또한, 도 13의 자유 자기 층과 SHE 금속 층 사이의 얇은 전이 금속 층은 MTJ 디바이스들의 FL 층의 수직 이방성을 향상시키는데 사용될 수 있으며, FL 및 PL 층 둘 모두는 도 6a 및 도 6b에 나타낸 바와 같이 수직 자화 방향들을 갖는다.
상기 3-단자 MTJ 예시들 중 적어도 일부에서, SHE 금속 층과 MTJ의 자유 자기 층 사이의 계면은, SHE 금속 층과 바로 접촉하는 자유 층 또는 도 13의 얇은 전이 금속 층 중 어느 하나가 전기 전도성인 사실로 인해 전기 전도성이다. 이러한 구성들은 분로(shunt path)를 생성하여, 제 2 및 제 3 단자들에 의해 SHE 금속 층 내로 공급되는 충전 전류가 이 분로 내로 누설되게 한다. 이러한 누설은 SHE 금속 층 내에서 유지되는 실제 충전 전류가 감소되게 하며, 이러한 감소는 바람직하지 않게 SHE 효과에 의해 생성되는 스핀-편극 전류를 감소시킨다. 높은 저항률을 갖는 SHE 금속 층들을 이용하는 3-단자 MTJ 디바이스들에 대하여, 충전 전류의 이러한 바람직하지 않은 누설이 상당할 수 있다. SHE 금속 층의 스핀-편극 전류의 효율적인 생성을 보장하기 위하여, 얇은 자기 절연체 층이 MTJ 스택과 SHE 금속 층 사이에 삽입될 수 있어, MTJ 스택 내로 SHE 금속 층의 충전 전류의 누설을 방지 또는 감소시킬 수 있다. 앞서 설명된 STNO 회로들의 오실레이션 신호들의 생성 및 MTJ 메모리 셀의 판독 동작들을 포함하여, 감지 전류가 다양한 회로 작동을 위해 MTJ 스택을 통과해야 하기 때문에, 얇은 자기 절연체 층의 두께는 전자들의 터널링을 허용하도록 충분히 작다. 이 얇은 자기 절연체 층은, 스핀 홀 효과로부터 생성된 SHE 금속 층으로부터의 스핀-편극된 전류에 대한 완화 효과를 감소시키는 자기 층이다. 이 얇은 자기 절연체 층은 강자성 또는 페리자성(ferrimagnetic) 절연체 층일 수 있다. 얇은 자기 절연체 층으로서 YIG(Yttrium Iron Garnet) 등과 같은 다양한 자기 절연체 재료들이 사용될 수 있다.
도 14a 및 도 14b는 상기의 얇은 자기 절연체 층을 구현하는 3-단자 MTJ 디바이스들의 두 가지 예시를 나타낸다. 도 14a에서, 이러한 자기 절연체 층은 자유 자기 층과 SHE 금속 층 사이에 배치된다. 도 14b에서, 얇은 자기 절연체 층은 도 13의 얇은 전이 금속 층과 SHE 금속 층 사이에 배치된다. 두 예시들에서, 얇은 자기 절연체 층은 MTJ 스택 내로의 SHE 금속 층의 충전 전류의 누설을 감소시키며, MTJ 스택에 들어가는 스핀-편극 전류의 생성을 향상시킨다.
본 특허 명세서 및 첨부문서는 다수의 세부사항을 포함하지만, 이는 본 발명 또는 청구될 수 있는 사항의 범위를 제한하는 것으로 해석되어서는 안 되며, 특정 발명의 특정 실시예에 특정적일 수 있는 특징부들을 설명한 것으로 해석되어야 한다. 또한, 별도의 실시예들과 관련하여 본 특허 명세서 및 첨부문서에 설명된 몇몇 특징부들은 단일 실시예에서 조합하여 구현될 수 있다. 이와 반대로, 단일 실시예와 관련하여 설명된 다양한 특징부들은 다수의 실시예들에서 별도로 또는 여하한의 적합한 하위조합으로 구현될 수도 있다. 또한, 특징부들이 몇몇 조합들에서 작용하는 것으로 상기에 설명되고 심지어는 처음부터 이와 같이 청구될 수 있더라도, 청구된 조합으로부터의 1 이상의 특징부들은 몇몇 경우에서 그 조합으로부터 삭제될 수 있으며, 청구된 조합은 하위조합 또는 하위조합의 변형으로 지향될 수 있다.
이와 유사하게, 도면들에 특정 순서로 작동들이 설명되었지만, 이는 이러한 작동들이 도시된 특정 순서 또는 순차적인 순서로 수행되거나, 바람직한 결과들을 달성하기 위해 예시된 모든 작동들이 수행될 것을 요구하는 것으로 이해해서는 안 된다. 또한, 본 특허 명세서 및 첨부문서에 설명된 실시예들의 다양한 시스템 구성요소들의 분리는 모든 실시예들에서 이러한 분리를 요구하는 것으로 이해해서는 안 된다.
몇 가지 구현들 및 예시들만이 설명되었으며, 본 특허 명세서 및 첨부문서에 설명되고 예시된 것에 기초하여 다른 구현들, 개선들 및 변경들이 행해질 수 있다.

Claims (46)

  1. 3-단자 회로 구성의 자기 터널링 접합에 기초하여 오실레이션 신호를 생성하는 디바이스에 있어서,
    (1) 고정 자기 층에서 정해진 자화 방향을 갖는 상기 고정 자기 층, (2) 자유 자기 층에서 변경가능한 자화 방향을 갖는 상기 자유 자기 층, 및 (3) 상기 자유 자기 층과 상기 고정 자기 층 사이의 비-자기 접합 층 - 상기 비-자기 접합 층은 상기 자유 자기 층과 상기 고정 자기 층 사이에 전자들의 터널링을 허용하도록 구성되는 절연체 재료로 형성됨 - 을 포함하는 자기 터널링 접합부(magnetic tunneling junction: MTJ);
    비자기성인 스핀 홀 효과 금속 층 - 상기 스핀 홀 효과 금속 층은 스핀 홀 효과를 나타내는 금속을 포함하여 상기 스핀 홀 효과 금속 층 내로 지향된 충전 전류와 반응하여 상기 충전 전류에 수직인 스핀-편극 전류를 생성하고, 상기 스핀 홀 효과 금속 층은 상기 자유 자기 층에 평행하고 상기 자유 자기 층과 인접하여 상기 자유 자기 층 내로 상기 스핀 홀 효과 금속 층에 생성된 스핀-편극 전류를 지향시킴 -;
    상기 고정 자기 층을 갖는 측면으로부터 상기 MTJ와 전기 접촉하는 제 1 전기 단자; 및
    상기 스핀 홀 효과 금속 층의 충전 전류를 공급하도록 상기 자유 자기 층의 2 개의 대향 측면들 상의 상기 스핀 홀 효과 금속 층의 2 개의 접촉 위치들과 전기 접촉하는 제 2 및 제 3 전기 단자들; 및
    제어 회로 - 상기 제어 회로는 상기 제 1, 제 2 및 제 3 전기 단자들에 커플링되어, (1) 상기 스핀 홀 효과 금속 층에 의해 생성된 스핀-편극 전류로 인한 상기 자유 자기 층의 자화 세차(precession of the magnetization)를 유도하기 위해 상기 스핀 홀 효과 금속 층의 상기 제 2 및 제 3 전기 단자들을 통해 충전 전류로서 일정한 전류를 공급하고, (2) 상기 자유 자기 층의 자화 세차로 인해 오실레이션되는 MTJ에 걸친 전류 터널링을 유도하기 위해 상기 MTJ에 걸쳐 상기 제 1 전기 단자를 통해 지향되는 MTJ 접합 전류를 공급함 - 를 포함하고,
    상기 제어 회로는, 상기 MTJ에 걸친 전류 터널링의 오실레이션 주파수 또는 오실레이션 진폭을 제어하기 위해 상기 MTJ 접합 전류를 조정하도록 구성되는 디바이스.
  2. 제 1 항에 있어서,
    상기 제어 회로는, 상기 스핀 홀 효과 금속 층에 일정한 전류를 공급하기 위해 상기 제 2 전기 단자에 커플링되는 제 1 전류원, 및 상기 MTJ 접합 전류를 공급하기 위해 상기 제 1 전기 단자에 커플링되는 제 2 전류원을 포함하는 디바이스.
  3. 제 1 항에 있어서,
    상기 고정 및 자유 자기 층들의 각각은 상기 층에 수직인 자화 방향을 갖고,
    상기 디바이스는 상기 자유 자기 층과 평행한 필드 방향으로 상기 자유 자기 층에 바이어스 자기장을 생성하기 위한 자기 메커니즘을 더 포함하는 디바이스.
  4. 제 1 항에 있어서,
    자기 요소는, 상기 제 1 전기 단자와 상기 스핀 홀 효과 금속 층 사이에 위치되고, 바이어스 자기장을 생성하는 자기 층을 포함하는 디바이스.
  5. 제 4 항에 있어서,
    각각의 메모리 셀은 상기 고정 자기 층과 접촉하는 비-자기 스페이서 층을 포함하고,
    상기 자기 층은 상기 비-자기 스페이서 층과 접촉하고, 상기 자기 층의 자화 방향이 상기 자유 자기 층에 상기 바이어스 자기장을 생성하도록 구성되는 디바이스.
  6. 3-단자 회로 구성에 기초한 자기 터널링 접합 메모리 디바이스(magnetic tunneling junction memory device)에 있어서,
    데이터를 저장하는 메모리 셀들의 어레이; 및
    상기 메모리 셀들의 어레이에 커플링되고, 상기 메모리 셀들에 데이터를 기록 또는 판독하도록 작동가능한 메모리 제어 회로를 포함하고,
    각각의 메모리 셀은:
    (1) 정해진 자화 방향(fixed magnetization direction)을 갖는 고정 자기 층(pinned magnetic layer), (2) 변경가능한 자화 방향을 갖는 자유 자기 층(free magnetic layer), 및 (3) 상기 자유 자기 층과 상기 고정 자기 층 사이의 비-자기 접합 층 - 상기 비-자기 접합 층은 상기 자유 자기 층과 상기 고정 자기 층 사이에 전자들의 터널링을 허용하도록 구성되는 절연체 재료로 형성됨 - 을 포함하는 자기 터널링 접합부(magnetic tunneling junction: MTJ);
    비자기성인 스핀 홀 효과 금속 층(spin Hall effect metal layer) - 상기 스핀 홀 효과 금속 층은 스핀 홀 효과를 나타내는 금속을 포함하여 상기 스핀 홀 효과 금속 층 내로 지향된 충전 전류(charge current)와 반응하여 상기 충전 전류에 수직인 스핀-편극 전류(spin-polarized current)를 생성하고, 상기 스핀 홀 효과 금속 층은 상기 자유 자기 층에 평행하고 상기 자유 자기 층에 인접하여 상기 자유 자기 층 내로 상기 스핀 홀 효과 금속 층에 생성된 상기 스핀-편극 전류를 지향시킴 -;
    상기 자유 자기 층의 자화를 스위칭하도록 MTJ에 걸쳐 흐르는 스핀-편극 전류의 전류 임계값을 수정하는 게이트 전압을 수용하기 위해 상기 고정 자기 층을 갖는 측면으로부터 상기 MTJ와 전기 접촉하는 제 1 전기 단자; 및
    상기 스핀 홀 효과 금속 층의 충전 전류를 공급하도록 상기 자유 자기 층의 2 개의 대향 측면들 상의 상기 스핀 홀 효과 금속 층의 2 개의 접촉 위치들과 전기 접촉하는 제 2 및 제 3 전기 단자들을 포함하고,
    상기 메모리 제어 회로는 상기 제 1, 제 2 및 제 3 전기 단자들에 커플링되어, (1) 상기 스핀 홀 효과 금속 층의 상기 제 2 및 제 3 전기 단자들을 통해 상기 충전 전류, 및 (2) MTJ에 걸친 전류 터널링을 유도하는 MTJ에 걸친 게이트 전압을 공급하고 - 상기 게이트 전압은 상기 충전 전류에 의해 유도된 상기 자유 자기 층에 걸쳐 흐르는 상기 스핀-편극 전류의 협력(collaboration) 없이 상기 자유 자기 층의 자화를 스위칭하기에 불충분함 -,
    상기 메모리 제어 회로는, 기록 모드에서, 저장된 비트를 나타내는 상기 자유 자기 층의 자화 방향을 원하는 방향으로 설정 또는 스위칭하기 위해 상기 스핀 홀 효과 금속 층의 충전 전류와 상기 MTJ에 걸친 게이트 전압을 동시에 인가하도록 작동가능하도록 구성되고,
    상기 메모리 제어 회로는, 판독 모드에서, 상기 MTJ에 저장된 비트를 나타내는 상기 자유 자기 층의 자화 방향을 감지하기 위해, 상기 자유 자기 층의 자화 방향을 스위칭하지 않고, 상기 제 1 전기 단자와 상기 스핀 홀 효과 금속 층 사이의 MTJ에 걸쳐 판독 전류 터널링을 공급하기 위해 상기 제 1 전기 단자에 판독 전압을 인가하도록 구성되는 디바이스.
  7. 제 6 항에 있어서,
    상기 메모리 셀들은 로우(rows) 및 컬럼(columns)으로 배열되고,
    상기 디바이스는 로우 스핀 홀 효과 금속 스트라입들(row spin Hall effect metal stripes)을 포함하고, 각각의 로우 스핀 홀 효과 금속 스트라입은 메모리 셀들의 로우의 각 메모리 셀에 대해 스핀 홀 효과 금속 층으로서 메모리 셀들의 로우와 접촉하도록 구성되며, 메모리 셀들의 로우의 각 메모리 셀에 대해 충전 전류로서 로우 충전 전류를 운반하기 위해 상기 메모리 제어 회로에 더 커플링되고,
    상기 디바이스는 컬럼 전도성 스트라입들(column conductive stripes)을 포함하고, 각각의 컬럼 전도성 스트라입은 메모리 셀들의 상이한 로우들에 각각 위치된 메모리 셀들의 컬럼과 접촉하도록 구성되며, 메모리 셀들의 컬럼의 각 메모리 셀에 대해 게이트 전압으로서 로우 게이트 전압 또는 판독 전압으로서 로우 판독 전압을 인가하기 위해 상기 메모리 제어 회로에 더 커플링되는 디바이스.
  8. 제 7 항에 있어서,
    상기 메모리 제어 회로는:
    상기 컬럼 전도성 스트라입들에 각각 커플링되는 복수의 제 1 트랜지스터들 - 컬럼 전도성 스트라입당 하나의 제 1 트랜지스터가 커플링되고, 상기 메모리 셀들의 제 1 전기 단자들에 로우 게이트 전압 또는 로우 판독 전압을 인가함 -; 및
    상기 로우 스핀 홀 효과 금속 스트라입들에 각각 커플링된 복수의 제 2 트랜지스터들 - 메모리 셀들의 대응하는 로우의 각 메모리 셀에 대해 충전 전류로서 각각의 로우 스핀 홀 효과 금속 스트라입의 로우 충전 전류를 스위치 온 또는 오프하도록 제 2 전기 단자들에 연결하기 위해, 로우 스핀 홀 효과 금속 스트라입당 하나의 제 2 트랜지스터가 커플링됨 -을 포함하는 디바이스.
  9. 제 8 항에 있어서,
    상기 메모리 제어 회로는 상기 스핀 홀 효과 금속 스트라입들에 각각 커플링된 복수의 제 3 트랜지스터들을 포함하고, 메모리 셀들의 대응하는 로우의 메모리 셀들의 제 3 전기 단자들과 접지 사이에 연결하기 위해 로우 스핀 홀 효과 금속 스트라입당 하나의 제 3 트랜지스터가 커플링되는 디바이스.
  10. 제 9 항에 있어서,
    상기 메모리 제어 회로는, 선택된 메모리 셀을 판독할 때, (1) 모든 메모리 셀들의 제 1 전기 단자들에 로우 판독 전압을 인가하기 위해 모든 제 1 트랜지스터들을 턴 온(turn on)하고, (2) 모든 제 2 트랜지스터들을 턴 오프(turn off)하며, (3) 상기 선택된 메모리 셀과 접촉하는 대응하는 로우 스핀 홀 효과 금속 스트라입의 하나의 제 3 트랜지스터를 턴 온하는 한편, 다른 제 3 트랜지스터들을 턴 오프하도록 구성되는 디바이스.
  11. 제 9 항에 있어서,
    상기 메모리 제어 회로는, 선택된 메모리 셀에 기록할 때, (1) 상기 선택된 메모리 셀과 접촉하는 컬럼 전도성 스트라입에 커플링된 하나의 제 1 트랜지스터를 턴 온하는 한편, 상기 선택된 메모리 셀의 제 1 전기 단자에 로우 게이트 전압을 인가하기 위해 다른 제 1 트랜지스터들을 턴 오프하고, (2) 상기 선택된 메모리 셀과 접촉하는 하나의 로우 스핀 홀 효과 금속 스트라입의 하나의 제 2 트랜지스터 및 하나의 제 3 트랜지스터를 턴 온하는 한편, 다른 제 2 및 제 3 트랜지스터들을 턴 오프하도록 구성되는 디바이스.
  12. 제 6 항에 있어서,
    상기 메모리 제어 회로는, 상기 제 1 전기 단자에 커플링되고, 상기 제 1 전기 단자에 인가되는 게이트 전압 또는 판독 전압을 턴 온 또는 오프하도록 작동가능한 제 1 트랜지스터, 및 각 메모리 셀에 대해 스핀 홀 효과 금속 층의 충전 전류를 턴 온 또는 오프하기 위해 상기 제 2 전기 단자에 커플링되는 제 2 트랜지스터를 포함하는 디바이스.
  13. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층은 탄탈륨 또는 탄탈륨 합금을 포함하는 디바이스.
  14. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층은 하프늄 또는 하프늄 합금을 포함하는 디바이스.
  15. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층은 이리듐 또는 이리듐 합금을 포함하는 디바이스.
  16. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층은 레늄 또는 레늄 합금을 포함하는 디바이스.
  17. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층은 오스뮴 또는 오스뮴 합금을 포함하는 디바이스.
  18. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층은 탈륨 또는 탈륨 합금을 포함하는 디바이스.
  19. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층은 납 또는 납 합금을 포함하는 디바이스.
  20. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층은 텅스텐 금속 또는 텅스텐 합금을 포함하는 디바이스.
  21. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층은 전이 금속 또는 전이 금속 합금을 포함하는 디바이스.
  22. 제 21 항에 있어서,
    상기 스핀 홀 효과 금속 층은 Cu1-xBix, Ag1-xBix, Cu1-xIrx, Ag1-xIrx, Cu1-xWx, Ag1-xWx, Cu1-xTax 또는 Ag1-xTax를 포함하는 디바이스.
  23. 제 21 항에 있어서,
    상기 스핀 홀 효과 금속 층은 Pd, Mo, Ru, Ir, Au, Pt, 또는 Bi를 포함하는 디바이스.
  24. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층은 A15 결정 구조를 갖는 금속간 화합물(intermetallic compound)을 포함하는 디바이스.
  25. 제 24 항에 있어서,
    A15 결정 구조를 갖는 금속 화합물은 Ta3Al, Nb3Sn, W3Ge, Ir3Hf, TaN, WN 또는 NbN을 포함하는 디바이스.
  26. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층은 상기 스핀 홀 효과 금속 층의 스핀 확산 길이(spin diffusion length)의 5 배 이하인 두께를 갖는 디바이스.
  27. 제 26 항에 있어서,
    상기 스핀 홀 효과 금속 층은 상기 스핀 홀 효과 금속 층의 스핀 완화 길이(spin relaxation length)보다 큰 두께를 갖는 디바이스.
  28. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층은 0.05보다 큰 스핀 홀 각도를 나타내도록 구성되는 디바이스.
  29. 제 1 항 또는 제 6 항에 있어서,
    상기 고정 또는 자유 자기 층은 Fe, Co, Ni, 또는 Fe, Co 또는 Ni를 포함하는 합금을 포함하는 디바이스.
  30. 제 1 항 또는 제 6 항에 있어서,
    상기 고정 또는 자유 자기 층은 비-자기 재료를 갖는 Fe, Co 또는 Ni를 포함하는 합금을 포함하는 디바이스.
  31. 제 1 항 또는 제 6 항에 있어서,
    상기 고정 또는 자유 자기 층은 2 이상의 층들을 포함하는 디바이스.
  32. 제 1 항 또는 제 6 항에 있어서,
    상기 고정 또는 자유 자기 층은 2 이상의 층들을 포함하고, 각각의 층은 (1) Co 및 Ni, (2) Co 및 Pt, 또는 (3) Co 및 Pd를 포함하는 디바이스.
  33. 제 1 항 또는 제 6 항에 있어서,
    상기 자유 자기 층과 상기 고정 자기 층 사이의 비-자기 접합 층에 대한 절연체 재료는, MTJ를 통한 전류 터널링을 얻을 수 있도록 구성되고, 기록 동작을 위한 게이트 전압 또는 판독 동작을 위한 판독 전압을 얻을 수 있도록 구성되는 디바이스.
  34. 제 33 항에 있어서,
    상기 절연체 재료는 1 nm 내지 2 nm 두께를 갖는 디바이스.
  35. 제 1 항 또는 제 6 항에 있어서,
    상기 고정 및 자유 자기 층들의 각각은 상기 층에 평행한 자화 방향을 갖는 디바이스.
  36. 제 1 항 또는 제 6 항에 있어서,
    상기 고정 및 자유 자기 층들의 각각은 상기 층에 수직인 자화 방향을 갖고,
    상기 디바이스는 상기 자유 자기 층에 평행한 필드 방향으로 상기 자유 자기 층에 바이어스 자기장(magnetic bias field)을 생성하는 자기 메커니즘을 더 포함하는 디바이스.
  37. 제 36 항에 있어서,
    상기 자기 메커니즘은, 상기 제 1 전기 단자와 상기 스핀 홀 효과 금속 층 사이에 위치되고, 상기 바이어스 자기장을 생성하는 자기 층을 포함하는 디바이스.
  38. 제 37 항에 있어서,
    각각의 메모리 셀은 상기 고정 자기 층과 접촉하는 비-자기 스페이서 층을 포함하고,
    상기 자기 층은 상기 비-자기 스페이서 층과 접촉하고, 상기 자기 층의 자화 방향이 상기 자유 자기 층에 상기 바이어스 자기장을 생성하도록 구성되는 디바이스.
  39. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층은 상기 자유 자기 층과 접촉하는 디바이스.
  40. 제 1 항 또는 제 6 항에 있어서,
    상기 자유 자기 층에서 계면 이방성(interfacial anisotropy)을 달성하기 위해 상기 스핀 홀 효과 금속 층과 상기 자유 자기 층 사이에서 상기 스핀 홀 효과 금속 층 및 상기 자유 자기 층과 접촉하는 전이 금속 층을 포함하는 디바이스.
  41. 제 40 항에 있어서,
    상기 자유 및 고정 자기 층들의 각각은 상기 층과 평행한 자화 방향을 갖는 디바이스.
  42. 제 40 항에 있어서,
    상기 자유 및 고정 자기 층들의 각각은 상기 층에 수직인 자화 방향을 갖는 디바이스.
  43. 제 1 항 또는 제 6 항에 있어서,
    상기 스핀 홀 효과 금속 층 내부의 충전 전류가 상기 자유 자기 층 내로 누설되는 것을 방지하고, 인가된 전압 하에서 전자들의 터널링을 허용하기 위해, 상기 자유 자기 층과 상기 스핀 홀 효과 금속 층 사이에서 상기 자유 자기 층 및 상기 스핀 홀 효과 금속 층과 접촉하는 자기 절연체 층을 포함하는 디바이스.
  44. 3-단자 회로 구성에 기초하여 자기 메모리 디바이스를 작동시키는 방법에 있어서,
    기판 위에 위치된 스핀 홀 효과 금속 층, 상기 기판 위에 위치되고 상기 스핀 홀 효과 금속 층에 인접한 자유 자기 층, 상기 기판 위에 위치되고 상기 스핀 홀 효과 금속 층에 대향되는 상기 자유 자기 층의 측면과 접촉하는 절연 스페이서 층, 및 상기 기판 위에 그리고 상기 자유 자기 층에 대향되는 상기 절연 스페이서 층의 측면 위에 위치된 고정 자기 층을 포함하는 자기 구조체를 제공하는 단계;
    상기 자유 자기 층의 수직 자기 이방성을 수정하기 위해, 상기 고정 자기 층과 접촉하는 제 1 전기 단자와 상기 스핀 홀 효과 금속 층 사이에 게이트 전압을 인가하는 단계 - 상기 게이트 전압은 단독으로 상기 자유 자기 층의 자화 방향의 스위칭을 유도하게 하지 않음 -;
    상기 자유 자기 층 내로 수직 스핀-편극 전류를 유도하기 위해, 상기 스핀 홀 효과 금속 층의 2 개의 전기 단자들 사이에 측방향 전류(lateral current)를 인가하는 단계 - 상기 측방향 전류는 단독으로 상기 자유 자기 층의 자화의 스위칭을 유도하게 하지 않음 -; 및
    상기 게이트 전압 및 상기 측방향 전류를 동기화하는 단계 - 상기 동기화하는 단계는 저장된 비트를 나타내는 저장된 자화 상태가 되도록 상기 자유 자기 층의 자화를 스위칭하기 위해, (1) 상기 측방향 전류에 의한 상기 자유 자기 층 내로의 상기 수직 스핀-편극 전류와, (2) 상기 게이트 전압에 의한 상기 자유 자기 층의 수직 자기 이방성의 수정의 조합된 작동을 이용함 - 를 포함하는 자기 메모리 디바이스 작동 방법.
  45. 제 44 항에 있어서,
    상기 고정 자기 층과 접촉하는 상기 제 1 전기 단자와 상기 스핀 홀 효과 금속 층 사이에 판독 전압 또는 게이트 전압을 인가하는 단계 - 상기 저장된 비트를 판독할 때, 상기 고정 자기 층과 상기 자유 자기 층 사이의 저항을 감지하도록 상기 절연 스페이서 층을 통해 판독 전류가 터널링되게 하기 위해, 상기 판독 전압이 단독으로 상기 자유 자기 층의 저장된 자화 방향의 스위칭을 유도하게 하지 않고, 상기 스핀 홀 효과 금속 층의 2 개의 단자들 사이에 측방향 전류를 인가하지 않음 - 를 포함하는 자기 메모리 디바이스 작동 방법.
  46. 제 45 항에 있어서,
    로우 및 컬럼으로 배열된 자기 구조체를 갖는 메모리 셀들을 제공하는 단계;
    로우 스핀 홀 효과 금속 스트라입들을 제공하는 단계 - 각각의 로우 스핀 홀 효과 금속 스트라입은 메모리 셀들의 로우의 각 메모리 셀에 대해 스핀 홀 효과 금속 층으로서 메모리 셀들의 로우와 접촉하도록 구성되고, 메모리 셀들의 로우의 각 메모리 셀에 대해 측방향 전류를 공급하도록 작동가능함 -;
    컬럼 전도성 스트라입들을 제공하는 단계 - 각각의 컬럼 전도성 스트라입은 메모리 셀들의 상이한 로우들에 각각 위치된 메모리 셀들의 컬럼과 접촉하도록 구성되고, 메모리 셀들의 컬럼의 각 메모리 셀에 대해 게이트 전압 또는 판독 전압을 인가하도록 작동가능함 -;
    선택된 메모리 셀을 판독할 때, 상기 선택된 메모리 셀만이 상기 선택된 메모리 셀을 판독하는 판독 전류를 갖게 하면서, 제 2 트랜지스터들 중 어느 하나에 측방향 전류를 인가하지 않고, 모든 메모리 셀들의 제 1 전기 단자들에 로우 판독 전압을 인가하는 단계; 및
    선택된 메모리 셀에 기록할 때, 상기 선택된 메모리 셀을 포함하는 메모리 셀들의 일 컬럼의 제 1 전기 단자들에 게이트 전압을 인가하고 - 메모리 셀들의 다른 컬럼들에 게이트 전압을 인가하지 않음 -, 상기 선택된 메모리 셀과 접촉하는 하나의 로우 스핀 홀 효과 금속 스트라입에 측방향 전류를 공급하는 단계 - 다른 로우 스핀 홀 효과 금속 스트라입들에 측방향 전류를 공급하지 않음 - 를 포함하는 자기 메모리 디바이스 작동 방법.
KR1020157006023A 2012-08-06 2013-08-06 자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들 KR101649978B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261679890P 2012-08-06 2012-08-06
US61/679,890 2012-08-06
PCT/US2013/053874 WO2014025838A1 (en) 2012-08-06 2013-08-06 Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures

Publications (2)

Publication Number Publication Date
KR20150054804A KR20150054804A (ko) 2015-05-20
KR101649978B1 true KR101649978B1 (ko) 2016-08-22

Family

ID=50068539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157006023A KR101649978B1 (ko) 2012-08-06 2013-08-06 자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들

Country Status (4)

Country Link
US (3) US9230626B2 (ko)
KR (1) KR101649978B1 (ko)
CN (1) CN104704564B (ko)
WO (1) WO2014025838A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047574A (ko) * 2016-10-31 2018-05-10 국민대학교산학협력단 홀효과 증대를 위한 홀플레이트 적층구조 및 이를 이용한 3차원 홀센서

Families Citing this family (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2688072B1 (en) * 2012-07-19 2014-06-18 Forschungsverbund Berlin e.V. Spintronic circuit and method of operation therefore
EP2851903B1 (en) * 2013-09-19 2017-03-01 Crocus Technology S.A. Self-referenced memory device and method for operating the memory device
WO2015064663A1 (ja) * 2013-10-31 2015-05-07 独立行政法人科学技術振興機構 スピン制御機構及びスピンデバイス
US20150145575A1 (en) * 2013-11-27 2015-05-28 Qualcomm Incorporated Spintronic logic gates employing a giant spin hall effect (gshe) magnetic tunnel junction (mtj) element(s) for performing logic operations, and related systems and methods
US9230627B2 (en) 2014-01-28 2016-01-05 Qualcomm Incorporated High density low power GSHE-STT MRAM
US20150213867A1 (en) * 2014-01-28 2015-07-30 Qualcomm Incorporated Multi-level cell designs for high density low power gshe-stt mram
US9864950B2 (en) * 2014-01-29 2018-01-09 Purdue Research Foundation Compact implementation of neuron and synapse with spin switches
US9520180B1 (en) 2014-03-11 2016-12-13 Hypres, Inc. System and method for cryogenic hybrid technology computing and memory
KR102249874B1 (ko) * 2014-06-18 2021-05-11 인텔 코포레이션 조절 가능한 강도를 갖는 결합형 스핀 홀 나노 발진기들
US10008248B2 (en) 2014-07-17 2018-06-26 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
US9941468B2 (en) * 2014-08-08 2018-04-10 Tohoku University Magnetoresistance effect element and magnetic memory device
WO2016069547A2 (en) * 2014-10-27 2016-05-06 Brown University Beta tungsten thin films with giant spin hall effect for use in compositions and structures with perpendicular magnetic anisotropy
US9300295B1 (en) * 2014-10-30 2016-03-29 Qualcomm Incorporated Elimination of undesirable current paths in GSHE-MTJ based circuits
US9589616B2 (en) * 2014-11-02 2017-03-07 Globalfoundries Singapore Pte. Ltd. Energy efficient three-terminal voltage controlled memory cell
EP3023803B1 (en) * 2014-11-19 2020-03-18 Crocus Technology S.A. MLU cell for sensing an external magnetic field and a magnetic sensor device comprising the MLU cell
US9576633B2 (en) 2015-01-05 2017-02-21 Samsung Electronics Co., Ltd. Method and system for programming magnetic junctions utilizing high frequency magnetic oscillations
US9589619B2 (en) 2015-02-09 2017-03-07 Qualcomm Incorporated Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy
JP6778866B2 (ja) * 2015-03-31 2020-11-04 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
CN104778967B (zh) * 2015-04-20 2017-04-26 北京航空航天大学 一种自旋霍尔效应辅助的自旋转移矩非易失性触发器
US11594357B2 (en) 2015-05-08 2023-02-28 University Of Rochester Switching of perpendicularly magnetized nanomagnets with spin-orbit torques in the absence of external magnetic fields
US10510474B2 (en) * 2015-05-08 2019-12-17 University Of Rochester Switching of perpendicularly magnetized nanomagnets with spin-orbit torques in the absence of external magnetic fields
KR101683440B1 (ko) * 2015-05-13 2016-12-07 고려대학교 산학협력단 자기 메모리 소자
KR102358455B1 (ko) * 2015-05-28 2022-02-04 인텔 코포레이션 스핀 궤도 토크 효과를 갖는 배타적 or 로직 디바이스
US9620562B2 (en) 2015-06-02 2017-04-11 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy switching device using an external ferromagnetic biasing film
US9685201B2 (en) * 2015-07-10 2017-06-20 International Business Machines Corporation Corrosion and/or oxidation damage protection for tunnel junctions
US9842988B2 (en) * 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
CN108055872B (zh) * 2015-09-09 2022-05-13 英特尔公司 具有自旋霍尔电极和电荷互连的自旋逻辑
CN105514260B (zh) * 2016-01-29 2018-02-27 中国科学院物理研究所 自旋逻辑器件和包括其的电子设备
CN105280214B (zh) * 2015-09-10 2018-02-27 中国科学院物理研究所 电流驱动型磁随机存取存储器和自旋逻辑器件
JP5985728B1 (ja) * 2015-09-15 2016-09-06 株式会社東芝 磁気メモリ
WO2017052542A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Spin hall effect magnetic random access memory bitcell
US9490297B1 (en) * 2015-09-30 2016-11-08 HGST Netherlands B.V. Half select method and structure for gating rashba or spin hall MRAM
US9929338B2 (en) * 2015-10-09 2018-03-27 The Regents Of The University Of California Spin current devices and methods of fabrication thereof
US9997564B2 (en) * 2015-10-09 2018-06-12 Western Digital Technologies, Inc. MTJ memory array subgrouping method and related drive circuitry
CN105355778B (zh) * 2015-10-12 2017-12-08 中国科学院物理研究所 磁电隔离器、磁存储器、磁电流传感器和磁温度传感器
US9608039B1 (en) * 2015-11-16 2017-03-28 Samsung Electronics Co., Ltd. Magnetic junctions programmable using spin-orbit interaction torque in the absence of an external magnetic field
KR20180098248A (ko) 2015-11-18 2018-09-03 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 터널 접합 소자 및 자기 메모리
US10305026B2 (en) 2015-11-19 2019-05-28 Samsung Electronics Co., Ltd. Cross-point architecture for spin-transfer torque magnetoresistive random access memory with spin orbit writing
US9966901B2 (en) * 2015-11-19 2018-05-08 Samsung Electronics Co., Ltd. Spin-torque oscillator based on easy-cone anisotropy
KR102482373B1 (ko) 2015-11-24 2022-12-29 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
JP6777094B2 (ja) 2015-11-27 2020-10-28 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子および磁気メモリ
CN105390609A (zh) * 2015-12-01 2016-03-09 中电海康集团有限公司 一种自旋霍尔效应辅助的磁性随机存储器
CN105426157B (zh) * 2015-12-01 2019-03-19 中电海康集团有限公司 一种基于自旋霍尔效应的随机码生成器
US9881660B2 (en) 2015-12-14 2018-01-30 Kabushiki Kaisha Toshiba Magnetic memory
JP6270934B2 (ja) * 2015-12-14 2018-01-31 株式会社東芝 磁気メモリ
CN108475723B (zh) * 2015-12-24 2022-10-14 英特尔公司 多级别自旋逻辑
US9805795B2 (en) 2016-01-08 2017-10-31 Samsung Electronics Co., Ltd. Zero leakage, high noise margin coupled giant spin hall based retention latch
KR101829452B1 (ko) * 2016-01-11 2018-02-20 한국과학기술원 자기 메모리 소자
US9899071B2 (en) * 2016-01-20 2018-02-20 The Johns Hopkins University Heavy metal multilayers for switching of magnetic unit via electrical current without magnetic field, method and applications
US10592802B2 (en) * 2016-02-28 2020-03-17 Purdue Research Foundation Electronic synapse having spin-orbit torque induced spike-timing dependent plasticity
TWI581261B (zh) * 2016-03-15 2017-05-01 賴志煌 自旋軌道扭力式磁性隨存記憶體及其寫入方法
US10333058B2 (en) * 2016-03-17 2019-06-25 Cornell University Nanosecond-timescale low-error switching of 3-terminal magnetic tunnel junction circuits through dynamic in-plane-field assisted spin-hall effect
US11469268B2 (en) 2016-03-18 2022-10-11 Intel Corporation Damascene-based approaches for embedding spin hall MTJ devices into a logic processor and the resulting structures
US10686127B2 (en) * 2016-03-28 2020-06-16 National University Of Singapore Antiferromagnet and heavy metal multilayer magnetic systems for switching magnetization using spin-orbit torque
JP6588860B2 (ja) * 2016-05-13 2019-10-09 株式会社東芝 発振器及び演算装置
US20230186961A1 (en) * 2016-06-10 2023-06-15 Mostafizur Rahman Semiconductor circuits and devices based on low-energy consumption semiconductor structures exhibiting multi-valued magnetoelectric spin hall effect
US10381552B2 (en) * 2016-06-17 2019-08-13 Western Digital Technologies, Inc. SOT MRAM cell with perpendicular free layer and its cross-point array realization
WO2017222588A1 (en) * 2016-06-21 2017-12-28 Intel Corporation In-plane current driven magnetic skyrmion spin oscillator
US10475988B2 (en) * 2016-07-27 2019-11-12 National University Of Singapore High efficiency spin torque switching using a ferrimagnet
TWI613845B (zh) 2016-08-04 2018-02-01 財團法人工業技術研究院 垂直磁化自旋軌道磁性元件
JP6297104B2 (ja) * 2016-08-04 2018-03-20 株式会社東芝 磁気記憶装置及びその製造方法
JP6374452B2 (ja) * 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
US9858975B1 (en) * 2016-08-24 2018-01-02 Samsung Electronics Co., Ltd. Zero transistor transverse current bi-directional bitcell
JP6717137B2 (ja) * 2016-09-13 2020-07-01 Tdk株式会社 共振素子、共振器および磁気抵抗効果デバイス
US10049710B2 (en) 2016-09-29 2018-08-14 The United States Of America, As Represented By The Secretary Of Commerce Magnetic article and rotation of magnetic spins via spin-orbit effect in same
US10069628B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Technologies for physically unclonable functions with magnetic tunnel junctions
KR101998268B1 (ko) 2016-10-21 2019-07-11 한국과학기술원 반도체 소자
CN109891613B (zh) * 2016-10-21 2023-09-19 韩国科学技术院 半导体器件和半导体逻辑器件
JP6733496B2 (ja) * 2016-10-27 2020-07-29 Tdk株式会社 スピン軌道トルク型磁化反転素子及び磁気メモリ
SE540812C2 (en) * 2016-11-02 2018-11-20 Johan Aakerman Ab Spin oscillator device and mutually synchronized spin oscillator device arrays
KR102522620B1 (ko) 2016-11-29 2023-04-19 삼성전자주식회사 자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법
JP6275806B1 (ja) 2016-12-02 2018-02-07 株式会社東芝 磁気記憶装置
CN109923686A (zh) * 2016-12-05 2019-06-21 英特尔公司 四元自旋霍尔存储器
JP6416180B2 (ja) 2016-12-16 2018-10-31 株式会社東芝 磁気記憶装置
US9947347B1 (en) * 2016-12-20 2018-04-17 Western Digital Technologies, Inc. Magnetic sensor using inverse spin hall effect
US10516098B2 (en) 2016-12-22 2019-12-24 Purdue Research Foundation Apparatus for spin injection enhancement and method of making the same
EP3563432A4 (en) * 2016-12-28 2020-07-08 INTEL Corporation MAGNETIC MECHANISM OF PERPENDICULAR SPIN TRANSFER TORQUE
US10211393B2 (en) * 2017-02-23 2019-02-19 Sandisk Technologies Llc Spin accumulation torque MRAM
JP2018148157A (ja) 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ及び磁気メモリの記録方法
US11551737B2 (en) * 2017-04-03 2023-01-10 Sony Semiconductor Solutions Corporation Magnetic storage element and electronic apparatus
US10347310B2 (en) * 2017-06-02 2019-07-09 Sandisk Technologies Llc Composite free layer for magnetoresistive random access memory
US10347824B2 (en) * 2017-06-02 2019-07-09 Sandisk Technologies Llc Composite free layer for magnetoresistive random access memory
US10720570B2 (en) * 2017-06-12 2020-07-21 Western Digital Technologies, Inc. Magnetic sensor using spin hall effect
JP6438531B1 (ja) * 2017-06-16 2018-12-12 株式会社東芝 磁気記憶装置
US10229722B2 (en) * 2017-08-01 2019-03-12 International Business Machines Corporation Three terminal spin hall MRAM
JP6733822B2 (ja) * 2017-08-07 2020-08-05 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ
US10134457B1 (en) 2017-08-31 2018-11-20 Sandisk Technologies Llc Cross-point spin accumulation torque MRAM
JP6815297B2 (ja) * 2017-09-15 2021-01-20 株式会社東芝 磁気メモリ
US10833249B2 (en) * 2017-09-18 2020-11-10 Centre National De La Recherche Scientifique Magnetic memory cell of current programming type
JP6542319B2 (ja) * 2017-09-20 2019-07-10 株式会社東芝 磁気メモリ
JP2019057601A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 磁気記憶装置
JP2019057626A (ja) * 2017-09-21 2019-04-11 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US10878871B2 (en) 2017-09-28 2020-12-29 Intel Corporation Spin transfer torque memory (STTM) devices with decreased critical current and computing device comprising the same
US10734052B2 (en) 2017-10-24 2020-08-04 Purdue Research Foundation Buffered spin-torque sensing device for global interconnect circuits
CN111183480B (zh) * 2017-11-21 2023-10-03 闪迪技术有限公司 用于磁阻随机存取存储器的复合自由层
US11276814B2 (en) * 2017-11-29 2022-03-15 The Hong Kong University Of Science And Technology Spin-orbit torque magnetic random access memory
CN108010549B (zh) * 2017-12-04 2021-03-16 西安交通大学 一种自旋极化电流发生器及其磁性装置
WO2019125388A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based oscillator using exchange bias
CN108400236A (zh) * 2018-01-19 2018-08-14 上海磁宇信息科技有限公司 一种使用加强自旋霍尔效应的磁性随机存储器
US10468456B2 (en) 2018-02-17 2019-11-05 Globalfoundries Inc. Integrated circuits including magnetic random access memory structures having reduced switching energy barriers for differential bit operation and methods for fabricating the same
US10411069B1 (en) 2018-02-17 2019-09-10 GlobalFoundries, Inc. Integrated circuits including magnetic random access memory structures and methods for fabricating the same
US10381406B1 (en) 2018-02-17 2019-08-13 GlobalFoundries, Inc. Integrated circuits including magnetic random access memory structures having reduced switching energy barriers for dual bit operation and methods for fabricating the same
JP7020173B2 (ja) * 2018-02-26 2022-02-16 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及びスピン軌道トルク型磁化回転素子の製造方法
JP2019165076A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 磁気記憶装置
CN108470826B (zh) * 2018-04-09 2020-08-18 中国科学院物理研究所 磁性多层膜结构、磁存储器、自旋逻辑器件和电子设备
US11120856B2 (en) * 2018-04-23 2021-09-14 Regents Of The University Of Minnesota Spin-orbit torque devices
US10790002B2 (en) 2018-06-21 2020-09-29 Samsung Electronics Co., Ltd. Giant spin hall-based compact neuromorphic cell optimized for differential read inference
CN108987031B (zh) * 2018-07-06 2019-10-18 西安交通大学 一种磁性隧道结器件及其磁性随机存储装置
JP7005452B2 (ja) * 2018-07-30 2022-01-21 株式会社東芝 磁気記憶装置
US10726893B2 (en) * 2018-08-02 2020-07-28 Sandisk Technologies Llc Perpendicular SOT-MRAM memory cell using spin swapping induced spin current
CN110890115A (zh) * 2018-09-07 2020-03-17 上海磁宇信息科技有限公司 一种自旋轨道矩磁存储器
JP6946253B2 (ja) * 2018-10-26 2021-10-06 株式会社東芝 磁気記憶装置
JP6946252B2 (ja) * 2018-10-26 2021-10-06 株式会社東芝 磁気記憶装置
CN109437087B (zh) * 2018-11-02 2020-07-21 电子科技大学 基于面外磁各向异性层的自旋霍尔纳米振荡器及制备方法
JP6970655B2 (ja) * 2018-12-04 2021-11-24 株式会社東芝 磁気記憶装置及びその製造方法
US10726892B2 (en) 2018-12-06 2020-07-28 Sandisk Technologies Llc Metallic magnetic memory devices for cryogenic operation and methods of operating the same
US10930843B2 (en) * 2018-12-17 2021-02-23 Spin Memory, Inc. Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory
US10804459B2 (en) 2018-12-19 2020-10-13 Wisconsin Alumni Research Foundation Non-collinear antiferromagnets for high density and low power spintronics devices
CN111370573B (zh) * 2018-12-26 2021-12-24 中电海康集团有限公司 磁存储单元及sot-mram存储器
WO2020150451A1 (en) 2019-01-18 2020-07-23 Everspin Technologies, Inc. Magnetoresistive stack/structure and methods therefor
US11127896B2 (en) * 2019-01-18 2021-09-21 Everspin Technologies, Inc. Shared spin-orbit-torque write line in a spin-orbit-torque MRAM
US11054438B2 (en) 2019-03-29 2021-07-06 Honeywell International Inc. Magnetic spin hall effect spintronic accelerometer
US10762942B1 (en) * 2019-03-29 2020-09-01 Honeywell International Inc. Magneto-resistive random access memory cell with spin-dependent diffusion and state transfer
KR102108399B1 (ko) * 2019-04-22 2020-05-11 한국과학기술원 반도체 소자
CN110021700B (zh) * 2019-04-24 2023-12-15 香港中文大学（深圳） 一种多功能自旋电子逻辑门器件
US10891999B1 (en) * 2019-06-19 2021-01-12 Western Digital Technologies, Inc. Perpendicular SOT MRAM
US11250896B2 (en) * 2019-06-23 2022-02-15 Purdue Research Foundation Valley spin hall effect based non-volatile memory
US11758821B2 (en) 2019-07-17 2023-09-12 Industrial Technology Research Institute Magnetic memory structure
US11227990B2 (en) 2019-07-17 2022-01-18 Industrial Technology Research Institute Magnetic memory structure
CN112582531A (zh) * 2019-09-30 2021-03-30 华为技术有限公司 一种磁性存储器及其制备方法
EP3840073A1 (en) 2019-12-18 2021-06-23 Imec VZW A method for manufacturing a magnetic structure for a magnetic device showing a giant vcma effect
US20220130900A1 (en) * 2020-02-27 2022-04-28 Tdk Corporation Arithmetic operation circuit and neuromorphic device
KR102298837B1 (ko) * 2020-03-19 2021-09-06 고려대학교 산학협력단 텅스텐 질화물을 가지는 스핀궤도토크 스위칭 소자
US11152048B1 (en) * 2020-04-20 2021-10-19 Western Digital Technologies, Inc. Tunneling metamagnetic resistance memory device and methods of operating the same
US11200934B2 (en) * 2020-04-20 2021-12-14 Western Digital Technologies, Inc. Tunneling metamagnetic resistance memory device and methods of operating the same
CN113594086B (zh) 2020-04-30 2023-09-26 联华电子股份有限公司 半导体元件及其制作方法
CN113594087B (zh) 2020-04-30 2023-08-15 联华电子股份有限公司 半导体元件及其制作方法
CN111952438A (zh) * 2020-08-21 2020-11-17 中国科学院微电子研究所 一种磁性随机存储器及其制造方法
CN113452324B (zh) * 2020-10-22 2023-04-07 北京航空航天大学 一种自旋纳米振荡器
CN112310787B (zh) * 2020-11-16 2023-03-21 北京航空航天大学合肥创新研究院 一种自旋纳米振荡器频率调制方法
US20220165943A1 (en) * 2020-11-20 2022-05-26 Korea University Research And Business Foundation Spin-orbit torque (sot)-based magnetic tunnel junction and method of fabricating the same
WO2022241735A1 (zh) * 2021-05-20 2022-11-24 华为技术有限公司 自旋逻辑器件、存算一体器件、半加器和全加器
CN115440881A (zh) 2021-06-02 2022-12-06 联华电子股份有限公司 半导体元件及其制作方法
CN113746107B (zh) * 2021-08-09 2023-06-06 电子科技大学 一种基于序列模型预测控制的并网逆变器容错控制方法
CN115811925A (zh) 2021-09-13 2023-03-17 联华电子股份有限公司 半导体元件及其制作方法
CN115915904A (zh) 2021-09-30 2023-04-04 联华电子股份有限公司 半导体元件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090161265A1 (en) 2007-12-25 2009-06-25 Hitachi, Ltd. Magnetic sensor, magnetic head, and magnetic memory by using spin hall devices
US20100097063A1 (en) 2007-03-16 2010-04-22 Keio University Method for changing spin relaxation, method for detecting spin current and spintronics device using spin relaxation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
JP3824600B2 (ja) * 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
KR100647319B1 (ko) * 2005-02-05 2006-11-23 삼성전자주식회사 스핀 분극 전류를 이용한 멀티 비트 자기 메모리 소자와그 제조 및 구동 방법
JP2007207919A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US8063460B2 (en) 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
FR2963153B1 (fr) 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
FR2963152B1 (fr) 2010-07-26 2013-03-29 Centre Nat Rech Scient Element de memoire magnetique
FR2966636B1 (fr) 2010-10-26 2012-12-14 Centre Nat Rech Scient Element magnetique inscriptible

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100097063A1 (en) 2007-03-16 2010-04-22 Keio University Method for changing spin relaxation, method for detecting spin current and spintronics device using spin relaxation
US20090161265A1 (en) 2007-12-25 2009-06-25 Hitachi, Ltd. Magnetic sensor, magnetic head, and magnetic memory by using spin hall devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LIN XYE et al.,'Resonance measurement of nonlocal spin torque in a three-terminal magnetic device', Physical review letters, PRL108, 147201, 06 April 2012
PATRICK M. BRAGANCA et al.,'A Three-Terminal Approach to developing spin-torque written magnetic random access memory cells', IEEE trans. nanotechnology, vol. 8, No. 2, March 2009

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047574A (ko) * 2016-10-31 2018-05-10 국민대학교산학협력단 홀효과 증대를 위한 홀플레이트 적층구조 및 이를 이용한 3차원 홀센서
KR101870348B1 (ko) * 2016-10-31 2018-06-22 국민대학교산학협력단 홀효과 증대를 위한 홀플레이트 적층구조 및 이를 이용한 3차원 홀센서

Also Published As

Publication number Publication date
WO2014025838A1 (en) 2014-02-13
US9502087B2 (en) 2016-11-22
KR20150054804A (ko) 2015-05-20
US9947382B2 (en) 2018-04-17
CN104704564B (zh) 2017-05-31
CN104704564A (zh) 2015-06-10
US20170069365A1 (en) 2017-03-09
US20150200003A1 (en) 2015-07-16
US9230626B2 (en) 2016-01-05
US20160196860A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
KR101649978B1 (ko) 자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들
US10847197B2 (en) Circuits and devices based on enhanced spin Hall effect for efficient spin transfer torque
US9691458B2 (en) Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
Zhu Magnetoresistive random access memory: The path to competitiveness and scalability
Chappert et al. The emergence of spin electronics in data storage
US9236103B2 (en) Bipolar spin-transfer switching
US9812184B2 (en) Current induced spin-momentum transfer stack with dual insulating layers
US7190611B2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US7242048B2 (en) Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US8976577B2 (en) High density magnetic random access memory
CN103380462B (zh) 可写入磁性元件
JP5847190B2 (ja) 双極性スピン転移反転
WO2019138778A1 (ja) 磁気抵抗効果素子及び磁気メモリ
Kerman et al. Magnetic tunnel junction based magnetoresistive random access memory
VAN DAU The Emergence of Spin Electronics in Data Storage

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190806

Year of fee payment: 4