TWI581261B - 自旋軌道扭力式磁性隨存記憶體及其寫入方法 - Google Patents

自旋軌道扭力式磁性隨存記憶體及其寫入方法 Download PDF

Info

Publication number
TWI581261B
TWI581261B TW105107887A TW105107887A TWI581261B TW I581261 B TWI581261 B TW I581261B TW 105107887 A TW105107887 A TW 105107887A TW 105107887 A TW105107887 A TW 105107887A TW I581261 B TWI581261 B TW I581261B
Authority
TW
Taiwan
Prior art keywords
magnetic
spin
metal film
metal
free layer
Prior art date
Application number
TW105107887A
Other languages
English (en)
Other versions
TW201732803A (zh
Inventor
賴志煌
黃國峰
林秀豪
王鼎碩
蔡明翰
Original Assignee
賴志煌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 賴志煌 filed Critical 賴志煌
Priority to TW105107887A priority Critical patent/TWI581261B/zh
Priority to CN201610177674.8A priority patent/CN107195774B/zh
Priority to US15/374,606 priority patent/US9666256B1/en
Application granted granted Critical
Publication of TWI581261B publication Critical patent/TWI581261B/zh
Publication of TW201732803A publication Critical patent/TW201732803A/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/101Semiconductor Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

自旋軌道扭力式磁性隨存記憶體及其寫入方法
本發明是有關於一種隨存記憶體(random-access memory,以下稱RAM),特別是指一種自旋軌道扭力式磁性隨存記憶體(以下稱SOT-MRAM)及其寫入方法。
近幾十年來,知識爆炸的資訊時代使得資訊更新的速度飛快,以致於不僅儲存資訊的RAM需求量與日俱增外,快速地將資訊儲存到RAM的要求也有增無減。
現有的RAM可見有快閃記憶體(flash)、電阻式記憶體(ReRAM)、相變化(phase change)記憶體(PCRAM)與鐵電(ferroelectric)記憶體(FeRAM)。前述各種記憶體的記憶胞(cell)於讀寫過程中,雖然因採用位元線(bit line)與字元線(write line)之二接點(two terminal)式的手段來達成其電訊號的傳輸,而有利於縮減元件尺寸並增加記錄密度。然而,前述記憶體皆屬多級儲存(multi-level storage),於寫入(writing)之前仍需實施初始化(initialization)的程序。換句話說,當前述記憶胞需連續執行寫入與重新寫入(rewriting)等動作前,都必須先實施初始化的程序,使已被寫入的記憶胞恢復到原始的低阻態(low resistance state;LRS)。因此,避免不了記憶體相關業界所不樂見的耗能與耗時等問題,也影響了記憶體的寫入速度。
基於上述各種RAM所帶來的缺失,由於穿隧磁阻(tunneling magnetoresistance;簡稱TMR)效應的發現,使得由鐵磁性自由層(free layer)、厚度極薄的絕緣阻障層(barrier layer)與鐵磁性固定層(pinned layer)所構成之磁性隨存記憶體(MRAM),可透過電子的自旋(spin)特性並配合電流與外加磁場以快速地令該鐵磁性自由層的磁矩(magnetic moment)翻轉,從而使MARM可透過自由層與固定層內之磁矩排列的關係來改變其電阻值,並藉此辨識出MARM的0與1兩種訊號。因此,MRAM已被公認是下一世代的記憶體。現有的MRAM可見有自旋轉換扭力式(spin transfer torque,以下稱STT)MRAM與SOT-MRAM。
Yiming Huai於AAPPS Bulletin December 2008, Vol. 18, No. 6, pp. 33~40公開有Spin-Transfer Torque MARAM (STT-MARM): Challenges and Prospects一文(以下稱前案1)。前案1於其引言處提及一種STT-MRAM(參閱圖1)1的基本結構。該STT-MRAM1包括一具有一場效電晶體111的矽(Si)基板11、一電連接且設置於該場效電晶體111上的記憶胞12[即,磁穿隧結(magnetic tunnel junction,以下稱MTJ)],及一設置於該記憶胞12上的位元線13;其中,該記憶胞12具有一電連接該位元線13的自由層121、一電連接該場效電晶體111的固定層122,及一夾置於該自由層121與該固定層122間的氧化鎂(以下稱MgO)穿隧阻障層123,且該STT-MRAM1是以該場效電晶體111來做為一寫入與讀取0/1訊號時的字元線。雖然該STT-MRAM1屬於二級儲存(two-level storage),可快速地寫入0與1兩種訊號。然而,因該STT-MRAM1是透過二接點式的手段來達成其電訊號的傳輸,以致於其寫入時的電流是直接貫穿該記憶胞12,不只損傷該自由層121,也損傷該MgO穿隧阻障層123,從而引致介電崩潰(dielectric breakdown)的問題。
此外,Yusung Kim等人於IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 62, NO. 2, FEBRUARY 2015公開有Multilevel Spin-Orbit Torque MARAMs一文(以下稱前案2)。前案2在其引言中提及(參閱圖2),由一SOT記憶胞(即,MTJ)21與一重金屬層22所構成的一SOT-MRAM2可以解決該STT-MRAM1前述缺失。詳細地來說,如圖2所示,該SOT記憶胞21具有一自由層211、一固定層212,及一夾置於該自由層211與該固定層212間的穿隧阻障層213;其中,該重金屬層22是與該自由層211互相接觸並電連接有一寫入字元線23,該固定層212電連接有一讀取字元線24,且該寫入字元線23及該讀取字元線24與一位元線25交錯設置,以令該SOT-MRAM2是透過該寫入字元線23、該讀取字元線24及該位元線25之三接點(three-terminal)式的手段來傳輸其電訊號。雖然該SOT-MRAM2於寫入時,是透過流經該重金屬層22之電流所產生的自旋軌道交互作用,以於該自由層211中注入自旋電流(spin current)並令自由層211內的磁矩快速地翻轉,從而不損及該自由層211與該穿隧阻障層213。然而,該SOT-MRAM2基於其訊號傳輸的手段為三接點式,以致於記憶胞的體積大而難以提升記錄密度。
為解決記錄密度難以提升的問題,前案2也在其內文中公開了兩種多級儲存之SOT-MRAM結構3。簡單地來說(參閱圖3與圖4),該多級儲存之SOT-MRAM結構3是令彼此串聯(series,如圖3所示)的一第一記憶胞(即,MTJ1)31及一第二記憶胞(即,MTJ2)32與一重金屬層33接觸,或是令彼此並聯(parallel,如圖4所示)的該第一記憶胞31及該第二記憶胞32與該重金屬層33接觸,並透過三接點式的手段來傳輸訊號,以藉由該第一記憶胞31與該第二記憶胞32共同創造出四個阻態(four resistance states),從而達成多級儲存。雖然該SOT-MRAM結構3所創造的四個阻態可以視為兩個位元,並藉此提升SOT-MRAM結構3的記錄密度。然而,欲達成四個阻態之多級儲存的SOT-MRAM結構3,是透過增加記憶胞的數量來達成,無形中也令SOT-MRAM結構3存在有體積過大的問題,其解決記錄密度難以提升的貢獻度仍然有限。
經上述說明可知,在不影響SOT-MRAM體積的前提下,以有效地提升SOT-MRAM之儲存密度並增加SOT-MRAM的儲存速度,是此技術領域的相關技術人員所待突破的難題。
因此,本發明之目的,即在提供一種自旋軌道扭力式磁性隨存記憶體。
本發明之另一個目的,在於提供一種自旋軌道扭力式磁性隨存記憶體的寫入方法。
於是,本發明自旋軌道扭力式磁性隨存記憶體,包含:一個基板;及一個自旋軌道扭力式記憶胞。該自旋軌道扭力式記憶胞設置於該基板,並具有一磁性自由層。該磁性自由層包括彼此接觸的至少一呈鐵磁性的第一金屬膜,及至少一呈一自旋霍爾效應(spin Hall effect)的第二金屬膜。該第一金屬膜具有一足以使該磁性自由層具有一介於+0.9至-0.9間的比值的厚度。該比值是該磁性自由層之一殘留磁化量(remanent magnetization,以下稱M)對一飽和磁化量(saturated magnetization,以下稱Ms)的比值,且是在對該磁性自由層依序提供與釋放一足以使該磁性自由層達該飽和磁化量的第一外加磁場後所達成。該第一外加磁場是沿著一實質平行於該第一金屬膜之一難軸(hard axis)的第一方向提供。此外,該第一金屬膜在對該磁性自由層提供有一第二外加磁場及一交流脈衝電訊號(pulse electric signal)以在大於該交流脈衝電訊號所產生之一臨界電流密度(critical current density;以下稱Jc)時具有一n級的磁域(n-level domains),n是正整數,且n≥3,該第二外加磁場是遠小於該第一外加磁場且是沿著該第一方向提供,該交流脈衝電訊號之一正幅值與一負幅值的一絕對值具有一足以使該第一金屬膜具有該n級的磁域的下降時間(fall time)。又,該磁性自由層在該臨界電流密度時能具有一正飽和磁化量及一負飽和磁化量。
此外,本發明自旋軌道扭力式磁性隨存記憶體的寫入方法,包含以下步驟:(a)在上述自旋軌道扭力式磁性隨存記憶體之自旋軌道扭力式記憶胞之磁性自由層提供該交流脈衝電訊號之該正幅值與該第二外加磁場,使該交流脈衝電訊號之該正幅值令該第二金屬膜透過該自旋霍爾效應產生一正向的自旋電流,並於達該臨界電流密度時令該第一金屬膜內的磁矩(magnetic moment)翻轉從而使該磁性自由層達該正飽和磁化量與該負飽和磁化量兩者其中一者;及(b)直接於該步驟(a)後,在該自旋軌道扭力式記憶胞之磁性自由層提供該交流脈衝電訊號之該負幅值與第二外加磁場,使該交流脈衝電訊號之該負幅值令該第二金屬膜透過該自旋霍爾效應產生一反向的自旋電流,並於達該臨界電流密度時令該第一金屬膜內的磁矩往回翻轉從而使該磁性自由層達該正飽和磁化量與該負飽和磁化量兩者其中另一者。
本發明之功效在於:該第一金屬膜具有該足以使該磁性自由層在依序提供與釋放該第一外加磁場後具有+0.9至-0.9間的殘留磁化量對飽和磁化量的比值的厚度,可令該第一金屬膜在小於該下降時間的交流脈衝電訊號達其臨界電流密度以上與該第二外加磁場的條件下具n級磁域,以致於該自旋軌道扭力式記憶胞在不影響體積的前提下來執行該步驟(a)以令該磁性自由層的磁矩翻轉後,無需經由初始化程序便可直接執行該步驟(b)以令磁矩往回翻轉,有效地提升儲存密度並增加儲存速度。
<發明詳細說明>
在本發明被詳細描述之前,應當注意在以下的說明內容中,類似的元件是以相同的編號來表示。
如圖5所示,本發明之自旋軌道扭力式磁性隨存記憶體的一第一實施例,包含一個基板4,及一個設置於該基板4上的自旋軌道扭力式記憶胞5。
該自旋軌道扭力式記憶胞5具有一設置於該基板4之上的磁性自由層51、一設置於該基板4上的磁性固定層52,及一夾置於該磁性自由層51與該磁性固定層52間的絕緣阻障層53。該磁性自由層51包括彼此接觸之複數呈鐵磁性的第一金屬膜511,及複數呈一自旋霍爾效應的第二金屬膜512。如圖5所示,該磁性自由層51之該等第一金屬膜511與該等第二金屬膜512是彼此輪流地堆疊於該絕緣阻障層53上。在本發明該第一實施例中,該等第一金屬膜511具有一足以使該磁性自由層51具有一介於+0.9至-0.9間的比值的厚度。該比值是該磁性自由層51之一殘留磁化量(M)對一飽和磁化量(Ms)的比值,且是在對該磁性自由層51依序提供與釋放一足以使該等磁性自由層51達該飽和磁化量(Ms)的第一外加磁場後所達成。該第一外加磁場是沿著一實質平行於該等第一金屬膜511之一難軸的第一方向+X提供(圖未示)。
此外,參閱圖6與圖7,在本發明該第一實施例中,該等第一金屬膜511在對該磁性自由層51提供有一第二外加磁場及一交流脈衝電訊號6以在大於該交流脈衝電訊號所產生之一臨界電流密度(Jc)時具有一n級的磁域,n是正整數,且n≥3。該第二外加磁場是遠小於該第一外加磁場且是沿著該第一方向+X提供(見圖6)。該交流脈衝電訊號6之一正幅值61與一負幅值62的一絕對值具有一足以使該等第一金屬膜511具有該n級的磁域的下降時間(見圖7)611、621。該磁性自由層51在該臨界電流密度時能具有一正飽和磁化量及一負飽和磁化量。
較佳地,該第一外加磁場是介於5 kOe至18 kOe間;該第二外加磁場是介於-900 Oe至900 Oe間。
較佳地,各第一金屬膜511含有一選自下列所構成之群組的第一金屬:Co、Fe、Ni,及前述第一金屬的組合;各第二金屬膜512是由一第二金屬或一經摻雜有一第四金屬的第三金屬所製成。該第二金屬是選自一由下列所構成之群組:Pd、Pt、Ta、Mo及W;該第三金屬是選自一由下列所構成之群組:Cu、Pt、W,及前述第三金屬的組合;該第四金屬是選自一由下列所構成之群組:Ir、Pt、W、Bi,及前述第四金屬的組合。
更佳地,各第一金屬膜511含有Co,各第二金屬膜512是由Pt所製成,且該磁性自由層51自鄰近該基板4的一側朝上具有一(Pt/Co) N/X之膜層結構,且X是選自該第二金屬中的任一第二金屬。在本發明該第一實施例中,X是Pt;各第一金屬膜511對各第二金屬膜512的一厚度比值是介於0.05至1.0間,且n≥4。
再參閱圖6及圖7,本發明該第一實施例之寫入方法,包含以下步驟:(a)在該第一實施例之自旋軌道扭力式記憶胞5之磁性自由層51提供該交流脈衝電訊號6之該正幅值61與該第二外加磁場,使該交流脈衝電訊號6之該正幅值61令該等第二金屬膜512透過其自旋霍爾效應產生一正向的自旋電流,並於達該臨界電流密度時令該等第一金屬膜511內的磁矩翻轉從而使該磁性自由層51達該正飽和磁化量(也就是說,M/Ms等於+1)與該負飽和磁化量(也就是說,M/Ms等於-1)兩者其中一者;及(b)直接於該步驟(a)後,在該自旋軌道扭力式記憶胞5之磁性自由層51提供該交流脈衝電訊號6之該負幅值62與第二外加磁場,使該交流脈衝電訊號6之該負幅值62令該等第二金屬膜512透過其自旋霍爾效應產生一反向的自旋電流,並於達該臨界電流密度時令該等第一金屬膜511內的磁矩往回翻轉從而使該磁性自由層51達該正飽和磁化量(也就是說,M/Ms等於+1)與該負飽和磁化量(也就是說,M/Ms等於-1)兩者其中另一者。
較佳地,在本發明該第一實施例之寫入方法中,當該步驟(a)與該步驟(b)之一電流密度大於該臨界電流密度時,隨著該步驟(a)與該步驟(b)之電流密度的增加,該磁性自由層51之一磁化態是呈一連續型的變化;該步驟(a)與該步驟(b)之該交流脈衝電訊號6之該等下降時間611、621是小於1000 ns。更佳地,該步驟(a)與該步驟(b)的該交流脈衝電訊號6的該等下降時間611、621是大於等於8.4 ns,且該步驟(a)與該步驟(b)的該交流脈衝電訊號6的一持續時間(duration)612、622是介於1 ms至50 ns間。
如圖8所示,本發明之自旋軌道扭力式磁性隨存記憶體及其寫入方法的一第二實施例大致上是相同於該第一實施例,其不同處是在於,該第二實施例之該第一金屬膜511與該第二金屬膜512的數量是一層;該磁性自由層51還包括一接觸該呈鐵磁性的第一金屬膜511並用以使該第一金屬膜511之磁矩垂直於一膜面的絕緣膜513,以令該第一金屬膜511具有一垂直磁異向性(perpendicular magnetic anisotropic);該第一金屬膜511含有Co及Fe的組合,且該第一金屬膜511還含有B;該第二金屬膜512是由Pd所製成。在本發明該第二實施例中,該第一金屬膜511對該第二金屬膜512的一厚度比值是介於0.05至0.50間,且n≥4。
本發明該第一實施例與該第二實施例雖是以具有該垂直磁異向性的該第一金屬膜511為例做說明,但本發明並不限於此。此處需補充說明的是,基於各第一金屬膜511具有該垂直磁異向性;因此,各第一金屬膜511的難軸是平行於如圖6所示之第一方向+X,而垂直於各第一金屬膜511之難軸的一易軸(easy axis)則是垂直於該第一方向+X。整合前述說明,在以下之本案數個具體例(Examples;以下稱E)與數個比較例(Comparative Examples,以下稱CE)的具體實施條件及其分析數據等相關說明中,涉及該第一外加磁場與該第二外加磁場等分析條件與寫入條件皆是以水平外加磁場(Hx)來說明。
此外,本發明該等實施例雖然是以各自旋軌道扭力式記憶胞5具有磁性自由層51、該磁性固定層52及該絕緣阻障層53為例做說明。然而,此處需補充說明的是,本發明所屬技術領域中具有通常知識者都應該知道,決定SOT-MRAM所記錄之0與1等訊號的主要角色,仍在於該磁性自由層51。基於該磁性自由層51是用來主宰SOT-MRAM所記錄之訊號的主要元件,申請人為縮減本案說明書的篇幅,以下有關於本案之數個具體例(E)與數個比較例(CE)之具體實施條件及其分析數據等相關說明,是以其自旋軌道扭力式記憶胞5僅具有該磁性自由層51為例來說明。因此,以下所有涉及之各具體例(E)與各比較例(CE)之電性分析等相關說明,並非以SOT-MRAM的阻態(resistance-state)來說明其所儲存的訊號,而是以其磁性自由層511的磁化態或克爾強度(M/Ms)來說明其所儲存的訊號。所謂的克爾強度(M/Ms)是被定義成各磁性自由層51之經標準化(normalized)之該殘留磁化量(M)對其飽和磁化量(Ms)的比值,於此一併先行說明。
又,此處需額外補充說明的是,決定該第一金屬膜511具有n級的磁域的條件,不只侷限於該臨界電流密度、該交流脈衝電訊號6的下降時間611、621,及該第一金屬膜511對該第二金屬膜512的厚度比值,也決定於該第一金屬的磁性極化程度(magnetic polarization)、該第一金屬膜511內的該第一金屬的含量及其含量所構成的厚度。換句話說,只要是改變該第一金屬的磁性極化程度與該第一金屬膜511內的第一金屬含量,該第一金屬膜511對該第二金屬膜512的厚度比值也會跟著改變,且臨界電流密度也會跟著改變。因此,本發明該第一實施例的各第一金屬膜511對各第二金屬膜512的厚度比值是以介於0.05至1.0間為例做說明,且該第二實施例的該第一金屬膜511對該第二金屬膜512的厚度比值是以介於0.05至0.50間為例做說明,但不限於此,也一併於此先行說明。 <比較例1(CE1)>
本發明自旋軌道扭力式隨存記憶體之一比較例1(CE1)是根據該第一實施例來實施,其具體的製作方法及其細部結構是簡單說明於下。
首先,以直流磁控濺鍍法(DC magnetron sputtering)於一經熱氧化(thermal oxidized)之(100)矽晶圓(Si wafer)上依序沉積一厚度2.5 nm的第一Ta膜、一做為該比較例1(CE1)之磁性自由層的(Pt/Co) N/Pt之膜層結構,及一厚度2.5 nm的第二Ta膜,從而於該(100)矽晶圓上形成一多層膜。在該比較例1(CE1)中,N等於1;該(Pt/Co) N/Pt之膜層結構中的各Pt膜與各Co膜的厚度為2 nm與0.9 nm;且各Co膜對各Pt膜的一厚度比值為0.45。本發明該比較例1(CE1)之多層膜經一樣品振動磁力計(vibrating sample magnetometer;VSM)測得,其具有一~9 kOe之異向性磁場(magnetic anisotropy field;H k)與一在一~18 kOe之水平外加飽和磁化場(saturation field)下所取得之垂質殘留磁化(out-of-plane remnant magnetization;Mr/Ms)等基本的磁性質。
後續,利用微影製程(photolithography process)及反應式離子蝕刻法(reactive-ion etching,RIE)使該多層膜圖案化(patterned)成多數外觀尺寸各為5 μm × 10 μm的微米線,並從而完成該比較例1(CE1)之一自旋軌道扭力式磁性隨存記憶胞。最後,利用微影製程、直流磁控濺鍍法與光阻剝離製程(lift-off process)於各微米線上依序形成一厚度10 nm的第三Ta膜與一厚度100 nm的Pt膜以做為該比較例1(CE1)的一上電極。
整合上述各段的具體說明,本發明該比較例1(CE1)自該(100)矽晶圓朝上的一完整膜層結構為Ta(2.5 nm)/[(Pt(2 nm)/Co(0.9 nm)] 1/Pt(2 nm)/Ta(2.5 nm)/Ta(10 nm)/Pt(100 nm)。 <具體例1(E1)>
本發明自旋軌道扭力式隨存記憶體之一具體例1(E1)大致上是相同於該比較例1(CE1),其不同處是在於,本發明該具體例1(E1)之自旋軌道扭力式隨存記憶胞之一磁性自由層的一膜層結構為(Pt/Co) 2/Pt。因此,本發明該具體例1(E1)自一(100)矽晶圓朝上的一完整結構為Ta(2.5 nm)/[(Pt(0.9 nm)/Co(2 nm)] 2/Pt(2 nm)/Ta(2.5 nm)/Ta(10 nm)/Pt(100 nm)。 <比較例2(CE2)>
本發明自旋軌道扭力式隨存記憶體之一比較例2(CE2)大致上是相同於該比較例1(CE1),其不同處在於,本發明該比較例2(CE2)之自旋軌道扭力式隨存記憶胞之一磁性自由層的一膜層結構為(Pt/Co) 4/Pt。因此,本發明該比較例2(CE2)自一(100)矽晶圓朝上的一完整結構為Ta(2.5 nm)/[(Pt(0.9 nm)/Co(2 nm)] 4/Pt(2 nm)/Ta(2.5 nm)/Ta(10 nm)/Pt(100 nm)。
再參閱圖6,本發明於寫入及重新寫入該等比較例(CE1、CE2)與該具體例1(E1)以分析其磁性質時,是透過一聚焦垂直式磁光克爾效應量測系統(focused polar magneto-optical Kerr effect system;以下簡稱FMOKE系統)7所產生之一直徑為5 μm的聚焦雷射點71來分析,且該等比較例(CE1、CE2)與該具體例1(E1)之磁化翻轉(magnetization reversal)是在提供該交流脈衝電訊號6於該等比較例(CE1、CE2)與該具體例1(E1)後被監測到;其中,交流脈衝電訊號6是由一型號為Keysight 33509B之隨意波形產生器(圖未示)所提供,其交流脈衝電訊號的一上升時間與下降時間是可被獨立調整,並受一型號為Tektronix DPO5104B的示波器(oscilloscope,圖未示)所監測。此外,本發明於反覆寫入該等比較例(CE1、CE2)與該具體例1(E1)時的電流密度,是自反覆寫入時所提供的電壓、測得的電阻與該等完整結構之一截面積計算取得。
參閱圖9可知,該等比較例(CE1、CE2)與該具體例1(E1)經依序提供與釋放一高達18 kOe的第一水平外加磁場[也就是,傾角(θt)等於0]後,該等比較例(CE1、CE2)與該具體例1(E1)之克爾強度(M/Ms)皆為0,證實該等比較例(CE1、CE2)與該具體例1(E1)在前述條件下達多級磁域的去磁化態。
參閱圖10,顯示有該比較例1(CE1;N=1)、該具體例1(E1;N=2)與該比較例2(CE2;N=4)分別在提供有一具有一10 μs之持續時間與一20 ns之下降時間的交流脈衝電訊號及一+300 Oe之第二水平外加磁場(Hx)的一寫入條件下並經如圖6所示之該FMOKE系統7分析取得之克爾強度(M/Ms)對電流密度(J)關係圖(即,SOT切換曲線);其中,該第二水平外加磁場(Hx)是沿圖6所示之第一方向+X提供,且該第一方向+X是平行於該等比較例(CE1、CE2)與該具體例1(E1)之微米線的長度(longitudinal direction)。
由圖10顯示可知,當該比較例1(CE1;N=1)的自旋軌道扭力式隨存記憶胞之電流密度大於等於其臨界電流密度(Jc;約±7.7×10 7A/cm 2)時,僅顯示有完整的二元切換行為。當該比較例2(CE2;N=4)的自旋軌道扭力式隨存記憶胞之電流密度大於等於其臨界電流密度(Jc;約±6×10 7A/cm 2)時,則是進入克爾強度為0的去磁化態(demagnetized state),未能具有正飽和磁化量(M/Ms等於+1)與負飽和磁化量(M/Ms等於-1)。反觀該具體例1(E1),當該具體例1(E1;N=2)的自旋軌道扭力式隨存記憶胞之電流密度等於其臨界電流密度(Jc;約±6×10 7A/cm 2)時,該磁性自由層能達正飽和磁化量(M/Ms等於+1;見圖10方形實心曲線)與負飽和磁化量(M/Ms等於-1;見圖10圓形實心曲線)。此外,當該具體例1(E1;N=2)的自旋軌道扭力式隨存記憶胞之電流密度大於其臨界電流密度時,該磁性自由層的磁化態是可隨著電流密度的增加而呈一連續型的變化,且經切換後的磁化態可持續下降至去磁化態。證實本發明該具體例1(E1)在下降時間為20 ns的該交流脈衝電訊號與大於其臨界電流密度的條件下,該磁性自由層之各Co膜具有n級的磁域。本發明該具體例1(E1)之SOT切換行在無需實施初始化程序的寫入條件下產生多級儲存,將在後面的段落中進一步地詳細說明,於此合先敘明。
顯示於圖10中的該具體例1(E1;N=2)之方形實心曲線的正飽和磁化量與圓形實心曲線的負飽和磁化量雖是分別趨近+1與-1。然而,此處需補充說明的是,該具體例1(E1)之正飽和磁化量與負飽和磁化量未能分別為+1與-1的原因,僅為訊號讀取時的誤差所致,於此一併先行說明。
本發明該具體例1(E1)在固定其交流脈衝電訊號的下降時間為20 ns並改變其持續時間(50 ns至1 ms;即,50 ns、100 ns、200 ns、500 ns、1 μs、10 μs、100 μs,及1 ms)的條件下,該自旋軌道扭力式隨存記憶胞的磁性自由層隨著持續時間的縮減,其臨界電流密度(Jc)是逐漸上升(約5.7×10 7A/cm 2至約8×10 7A/cm 2),且在大於其臨界電流密度(Jc)時,該磁性自由層的磁化態也呈連續型的變化,證實該具體例1(E1)的自旋軌道扭力式隨存記憶胞的磁性自由層之各Co膜仍具有n級的磁域(圖未示)。
又,參閱圖11,本發明該具體例1(E1)的自旋軌道扭力式隨存記憶胞在固定其交流脈衝電訊號的持續時間為10 μs並改變其下降時間(20 ns至1000 ns)的條件下,該磁性自由層之磁化態(M/Ms)的變化在大於其臨界電流密度(Jc;約6×10 7A/cm 2)時,除了下降時間為1000 ns的條件下是呈現減緩的趨勢外,剩餘之下降時間小於1000 ns的交流脈衝電訊號的條件下,該磁性自由層之磁化態(M/Ms)的變化皆呈現出連續型的變化,證實本發明該具體例1(E1)的自旋軌道扭力式隨存記憶胞的磁性自由層的各Co膜在該交流脈衝電訊號之下降時間小於1000 ns時,仍具有n級的磁域(圖未示)。
經前述圖9至圖11等分析數據的說明可知,本發明該具體例1(E1)的SOT-MRAM只存在有單一個自旋軌道扭力式記憶胞,其(Pt/Co) N/Pt膜層結構中的各Co膜對各Pt膜的厚度比值為0.45(各Co膜厚度為0.9 nm)且N等於2時,卻能在提供有該第二水平外加磁場(Hx=+300 Oe)與下降時間小於1000 ns的交流脈衝電訊號以達大於其臨界電流密度(Jc)的寫入條件時,使各Co膜因該連續型的變化的磁化態而具有n級的磁域。證實本發明該具體例1(E1)能在單一個自旋軌道扭力式記憶胞以不增加SOT-MRAM體積的前提下,藉由各Co膜的n級的磁域來增加SOT-MRAM的儲存密度。
進一步參閱圖12,顯示有本發明該比較例1(CE1;N=1)、該具體例1(E1;N=2)與該比較例2(CE2;N=4)經同時改變該第二水平外加磁場(Hx)與該電流密度以在交流脈衝電之持續時間與下降時間分別為10 μs與20 ns的條件下所取得的完整相圖(phase diagram)。由圖12顯示可知,該比較例1(CE1;N=1)在該第二水平外加磁場(Hx)達15 Oe以上時,顯示有自初始的負飽和磁化量(M/Ms等於-1;見藍色區域)翻轉至正飽和磁化量(M/Ms等於+1見紅色區域)的二元切換,且其臨界電流密度(Jc)是隨著該第二水平外加磁場(Hx)的提升而下降。再參閱圖12,該比較例2(CE2;N=4)之切換行為則是自初始的負飽和磁化量(M/Ms等於-1,見藍色區域)切換成去磁化態(M/Ms等於0;見綠色區域)。反觀本發明該具體例1(E1;N=2),當該具體例1(E1)超過臨界電流密度(Jc)時,存在有大範圍區域之可透過電流密度與該第二外加水平磁場(Hx)來操縱的磁化態。換句話說,只要該具體例1(E1)於寫入時是在提供有該第二水平外加磁場(Hx)及該交流脈衝電訊號以超出其臨界電流密度(Jc)的條件下,經由改變該第二水平外加磁場(Hx)及電流密度,便可操控該具體例1(E1)之自旋軌道扭力式記憶胞的磁性自由層的磁化態。
進一步參閱圖13,顯示有本發明該具體例1(E1;N=2)在提供有該第二水平外加磁場(Hx;+300 Oe)及連續600次的任意改變幅值與方向之交流脈衝電訊號(持續時間為100 ns;下降時間為20 ns)之一反覆寫入條件後的電流密度分布;其中,電流密度是介於±5.5×10 7A/cm 2至±8.8×10 7A/cm 2間。由顯示於圖14之彙整自圖13的克爾強度(M/Ms)對電流密度(J)關係可知,當該反覆寫入條件的電流密度小於該臨界電流密度(Jc;±6.9×10 7A/cm 2)時,該具體例1(E1)的最終磁化態仍是維持在其最初的磁化態;當該反覆寫入條件的電流密度超越該臨界電流密度(Jc)時,該具體例1(E1)的最終磁化態(M/Ms)是隨著電流密度的增加而呈連續型的變化,並在+0.9至-0.9間不受先前脈衝幅值所支配反覆且精準地切換,初步證實該具體例1(E1)的切換行為能快速地產生n級儲存。
此外,圖15顯示有自圖14之四條虛線(四個不同脈衝條件)所對應取得的4級讀/寫關係。由圖15顯示可知,該具體例1(E1)在±7.1×10 7A/cm 2與±8.6×10 7A/cm 2等四個讀/寫條件下所顯示之最終磁化態是徹底地分開,且未顯示有初始化影響的跡象。又,圖16顯示有自圖15所對應取得的各脈衝條件的最終磁化態的總計量分布關係。由圖16顯示可知,該具體例1(E1)在前述四個讀/寫條件所對應的各脈衝條件之四個最終磁化態的標準差(standard deviation)分布小(4%~5% M/Ms),其來自該FMOKE系統7的雜訊與時間從屬變化僅約2%~2.5% M/Ms。證實該具體例1(E1)的切換行為在未實施初始化程序的條件下能經由自旋軌道扭力(SOT)的機制產生可靠的4級儲存。在本發明該具體例1(E1)的分析條件中,是以±7.1×10 7A/cm 2與±8.6×10 7A/cm 2等四個讀/寫條件下來達成4級儲存為例做說明。但此處須說明的是,只要是在提供有該第二外加水平磁場(Hx)與該交流脈衝電訊號以達大於其臨界電流密度並於該下降時間小於1000 ns的寫入條件下,調整為六個甚或是六個以上的電流密度值以做為讀/寫條件,則本發明該具體例1(E1)便可達成六級甚或是六級以上的儲存。 <具體例2(E2)>
本發明自旋軌道扭力式隨存記憶體之一具體例2(E2)是根據該第二實施例來實施,其具體的製作方法及其細部結構是簡單說明於下。
首先,以直流磁控濺鍍法於一經熱氧之(100)矽晶圓上沉積一厚度7 nm的Pd膜。進一步地,透過直流磁控濺鍍法於該Pd膜上沉積一厚度1 nm的Co 4Fe 4B 2膜,令該Pd膜與該Co 4Fe 4B 2膜共同構成該具體例2(E2)的一磁性自由層。接著,以射頻磁控濺鍍濺鍍法(r.f. magnetron sputtering)於該磁性自由層的該Co 4Fe 4B 2膜上沉積一厚度2 nm的MgO膜,以使該Co 4Fe 4B 2膜的磁矩垂直於該Co 4Fe 4B 2膜的一膜面,並於該MgO膜上沉積一厚度5 nm的Ta膜。在該具體例2(E2)中,該Co 4Fe 4B 2膜對該Pd膜的一厚度比值為0.143。
最後,利用微影製程及反應式離子蝕刻法使該Pd膜、該Co 4Fe 4B 2膜、MgO膜與該Ta膜圖案化成多數外觀尺寸各為5 μm × 10 μm的微米線,從而構成本發明該具體例2(E2)的一自旋軌道扭力式記憶胞。
整合上述各段的具體說明,本發明該具體例2(E2)自該(100)矽晶圓朝上的一完整結構為Pd(7 nm)/Co 4Fe 4B 2(1 nm)/MgO(2 nm)/Ta(5 nm)。
參閱圖17可知,該具體例2(E2)經依序提供與釋放該18 kOe的第一水平外加磁場[也就是,傾角(θt)等於0]後,該具體例2(E2)的克爾強度(M/Ms)皆為0,證實該具體例2(E2)在前述條件下可達多級磁域的去磁化態。
參閱圖18,顯示有該具體例2(E2)在提供有該具有該10 μs之持續時間與該20 ns之下降時間的交流脈衝電訊號及該+300 Oe之第二水平外加磁場(Hx)的一寫入條件下並經如圖6所示之該FMOKE 系統7分析取得之克爾強度(M/Ms)對電流密度(J)關係圖(即,SOT切換曲線)。
由圖18顯示可知,當該具體例2(E2)的自旋軌道扭力式隨存記憶胞之電流密度等於其臨界電流密度(Jc;約±4×10 7A/cm 2)時,該磁性自由層能達負飽和磁化量(M/Ms等於-1;見圖18圓形實心曲線)與正飽和磁化量(M/Ms等於+1;見圖18方形實心曲線)。此外,當該具體例2(E2)的自旋軌道扭力式隨存記憶胞之電流密度大於其臨界電流密度時,該磁性自由層的磁化態是可隨著電流密度的增加而呈一連續型的變化,且經切換後的磁化態可持續下降至去磁化態。證實本發明該具體例2(E2)在下降時間為20 ns的該交流脈衝電訊號與大於其臨界電流密度的條件下,該磁性自由層之各Co 4Fe 4B 2膜具有n級的磁域。
同樣地,顯示於圖18中的該具體例2(E2)之圓形實心曲線的負飽和磁化量與方形實心曲線的正飽和磁化量雖是分別趨近-1與+1。然而,此處需補充說明的是,該具體例2(E2)之負飽和磁化量與正飽和磁化量未能分別為-1與+1的原因,亦僅為訊號讀取時的誤差所致,於此一併先行說明。
經前述圖18的說明可知,本發明該具體例2(E2)的SOT-MRAM只存在有單一個自旋軌道扭力式記憶胞,且在該Co 4Fe 4B 2膜對該Pd膜的厚度比值為0.143(該Co 4Fe 4B 2膜厚度為1 nm)時,卻能在提供有該第二水平外加磁場(Hx=+300 Oe)與該下降時間為20 ns的交流脈衝電訊號以達大於其臨界電流密度(Jc)的寫入條件時,使該Co 4Fe 4B 2膜因該連續型的變化的磁化態而具有n級的磁域。證實本發明該具體例2(E2)能在單一個自旋軌道扭力式記憶胞以不增加SOT-MRAM體積的前提下,藉由該Co 4Fe 4B 2膜的n級的磁域來增加SOT-MRAM的儲存密度。
進一步參閱圖19,顯示有本發明該具體例2(E2)在提供有該第二水平外加磁場(Hx;+300 Oe)及連續600次的任意改變幅值與方向之交流脈衝電訊號(持續時間為100 ns;下降時間為20 ns)之一反覆寫入條件後的電流密度分布;其中,電流密度是介於±2.8×10 7A/cm 2至±5×10 7A/cm 2間。由顯示於圖20之彙整自圖19的克爾強度(M/Ms)對電流密度(J)關係可知,當該反覆寫入條件的電流密度小於該臨界電流密度(Jc;±3.5×10 7A/cm 2)時,該具體例2(E2)的最終磁化態仍是維持在其最初的磁化態;當該反覆寫入條件的電流密度超越該臨界電流密度(Jc)時,該具體例2(E2)的最終磁化態(M/Ms)是隨著電流密度的增加而呈連續型的變化,並在+0.9至-0.9間不受先前脈衝幅值所支配反覆地切換,初步證實該具體例2(E2)的切換行為能快速地產生n級儲存。
圖21顯示有自圖20之四條虛線(四個不同脈衝條件)所對應取得的4級讀/寫關係。由圖21顯示可知,該具體例2(E2)在±3.81×10 7A/cm 2與±4.76×10 7A/cm 2等四個讀/寫條件下所顯示之最終磁化態是部分重疊。又,圖22顯示有自圖21所對應取得的各脈衝條件的最終磁化態的總計量分布關係。由圖22顯示可知,該具體例2(E2)在前述四個讀/寫條件所對應的各脈衝條件之四個最終磁化態的標準差分布稍大(12%~15% M/Ms),其來自該FMOKE系統7的雜訊與時間從屬變化約6%~7.5% M/Ms。證實該具體例2(E2)的切換行為在未實施初始化程序的條件下能經由自旋軌道扭力(SOT)的機制產生4級儲存。此處需補充說明的是,基於本發明該具體例2(E2)的磁性自由層中的該Co 4Fe 4B 2膜對該FMOKE系統7的光敏感性不足因而產生許多無需的雜訊,以致於顯示在圖19至圖22等分析數據中的最終磁化態分布甚或是四個脈衝條件所對應的磁化態分布出現較廣的分布。因此,當分析本發明該具體例2(E2)所使用的該FMOKE系統7是變更成一適合分析該Co 4Fe 4B 2膜的設備來分析時,如,運用異常霍爾效應(anomalous Hall effect)之分析原理以透過特定電路讀取不同磁化態所對應之不同電阻,則可降低雜訊的產生並減緩前述最終磁化態分布較廣的問題。
此外,在本發明該具體例2(E2)的分析條件中,雖然是以±3.81×10 7A/cm 2與±4.76×10 7A/cm 2等四個讀/寫條件下來達成4級儲存為例做說明。然而,同樣地,只要是在提供有該第二外加水平磁場(Hx)與該交流脈衝電訊號以達大於其臨界電流密度並於足以使該Co 4Fe 4B 2膜具有n級磁域的下降時間的寫入條件下,調整為六個甚或是六個以上的電流密度值以做為讀/寫條件,則本發明該具體例2(E2)也可達成六級甚或是六級以上的儲存。
綜上所述,本發明自旋軌道扭力式磁性隨存記憶體及其寫入方法,該第一金屬膜511具有該足以使該磁性自由層51在依序提供與釋放該第一外加磁場後具有+0.9至-0.9間的殘留磁化量對飽和磁化量的比值(M/Ms)的厚度,可令該第一金屬膜511在小於該下降時間611、621的交流脈衝電訊號6達其臨界電流密度以上與該第二外加磁場的條件下具n級磁域,以致於該自旋軌道扭力式記憶胞5在不影響體積的前提下來執行該步驟(a)之寫入動作以令該磁性自由層51的磁矩翻轉後,無需經由初始化程序便可直接執行該步驟(b)的再寫入動作以令磁矩往回翻轉,有效地提升SOT-MRAM的儲存密度,並增加SOT-MRMA的儲存速度。因此,確實可達到本發明之目的。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
4‧‧‧基板
61‧‧‧正幅值
5‧‧‧自旋軌道扭力式記憶胞
611‧‧‧下降時間
51‧‧‧磁性自由層
612‧‧‧持續時間
511‧‧‧第一金屬膜
62‧‧‧負幅值
512‧‧‧第二金屬膜
621‧‧‧下降時間
513‧‧‧絕緣膜
622‧‧‧持續時間
52‧‧‧磁性固定層
7‧‧‧FMOKE系統
53‧‧‧絕緣阻障層
71‧‧‧聚焦雷射點
6‧‧‧交流脈衝電訊號
本發明之其他的特徵及功效,將於參照圖式的實施方式中清楚地呈現,其中: 圖1是一立體圖,本公開於前案1中的一種STT-MRAM; 圖2是一電路圖,說明公開於前案2中的一種SOT-MRAM; 圖3是一電路圖,說明公開於前案2中的一種多級儲存的SOT-MRAM; 圖4是一電路圖,說明公開於前案2中的另一種多級儲存的SOT-MRAM; 圖5是一正視示意圖,說明本發明自旋軌道扭力式磁性隨存記憶體之一第一實施例; 圖6是一示意圖,說明該第一實施例之寫入方法的實施態樣; 圖7是一幅值(magnitude)對時間之關係圖,說明該第一實施例之寫入方法之一脈衝電訊號; 圖8是一正視示意圖,說明本發明自旋軌道扭力式磁性隨存記憶體之一第二實施例; 圖9是一克爾強度(Kerr intensity;M/Ms)對傾角(tilted angle;θt)關係圖,說明本發明自旋軌道扭力式隨存記憶體之一比較例1(CE1)、一具體例1(E1)及一比較例2(CE2)之磁性質; 圖10是一克爾強度(M/Ms)對電流密度(current density;J)關係圖,說明本發明該等比較例1(CE1、CE2)及該具體例1(E1)之磁化態; 圖11是一克爾強度(M/Ms)對電流密度(J)關係圖,說明本發明該具體例1(E1)在一交流脈衝電訊號之不同下降時間下的磁性質; 圖12是一電流密度(J)暨克爾強度(M/Ms)對水平外加磁場(Hx)之相圖(phase diagram),說明本發明該等比較例(CE1、CE2)及該具體例1(E1)之磁化態; 圖13是一電流密度(J)對脈衝次數關係圖,說明本發明該具體例1(E1)經連續提供600次的任意調變幅值與方向之交流脈衝電訊號後的電流密度; 圖14是一自圖13所彙整取得的克爾強度(M/Ms)對電流密度(J)關係圖,說明本發明該具體例1(E1)的最終磁化態分布; 圖15是一自圖14之四條虛線所對應取得之克爾強度(M/Ms)對脈衝次數關係圖,說明本發明該具體例1(E1)在四個不同脈衝條件下之4級的讀/寫測試結果; 圖16是一自圖15所取得的總計量(count)對克爾強度(M/Ms)關係圖,說明本發明該具體例1(E1)之各脈衝條件下所對應的最終磁化態分布; 圖17是一克爾強度(M/Ms)對傾角(θt)關係圖,說明本發明自旋軌道扭力式隨存記憶體之一具體例2(E2)之磁性質; 圖18是一克爾強度(M/Ms)對電流密度(J)關係圖,說明本發明該等具體例2(E2)之磁化態; 圖19是一電流密度(J)對脈衝次數關係圖,說明本發明該具體例2(E2)經連續提供600次的任意調變幅值與方向之交流脈衝電訊號後的電流密度; 圖20是一自圖19所彙整取得的克爾強度(M/Ms)對電流密度(J)關係圖,說明本發明該具體例2(E2)的最終磁化態分布; 圖21是一自圖20之四條虛線所對應取得之克爾強度(M/Ms)對脈衝次數關係圖,說明本發明該具體例2(E2)在四個不同脈衝條件下之4級的讀/寫測試結果;及 圖22是一自圖21所取得的總計量(count)對克爾強度(M/Ms)關係圖,說明本發明該具體例2(E2)之各脈衝條件下所對應的最終磁化態分布。

Claims (10)

  1. 一種自旋軌道扭力式磁性隨存記憶體,包含: 一個基板;及 一個自旋軌道扭力式記憶胞,設置於該基板並具有一磁性自由層,該磁性自由層包括彼此接觸的至少一呈鐵磁性的第一金屬膜,及至少一呈一自旋霍爾效應的第二金屬膜; 其中,該第一金屬膜具有一足以使該磁性自由層具有一介於+0.9至-0.9間的比值的厚度,該比值是該磁性自由層之一殘留磁化量對一飽和磁化量的比值,且是在對該磁性自由層依序提供與釋放一足以使該磁性自由層達該飽和磁化量的第一外加磁場後所達成,該第一外加磁場是沿著一實質平行於該第一金屬膜之一難軸的第一方向提供; 其中,該第一金屬膜在對該磁性自由層提供有一第二外加磁場及一交流脈衝電訊號以在大於該交流脈衝電訊號所產生之一臨界電流密度時具有一n級的磁域, n是正整數,且n≥3,該第二外加磁場是遠小於該第一外加磁場且是沿著該第一方向提供,該交流脈衝電訊號之一正幅值及一負幅值的一絕對值具有一足以使該第一金屬膜具有該n級的磁域的下降時間;及 其中,該磁性自由層在該臨界電流密度時能具有一正飽和磁化量及一負飽和磁化量。
  2. 如請求項第1項所述的自旋軌道扭力式磁性隨存記憶體,其中,該第一金屬膜含有一選自下列所構成之群組的第一金屬:Co、Fe、Ni,及前述第一金屬的組合;該第二金屬膜是由一第二金屬或一經摻雜有一第四金屬的第三金屬所製成,該第二金屬是選自一由下列所構成之群組:Pd、Pt、Ta、Mo及W,該第三金屬是選自一由下列所構成之群組:Cu、Pt、W,及前述第三金屬的組合,該第四金屬是選自一由下列所構成之群組:Ir、Pt、W、Bi,及前述第四金屬的組合。
  3. 如請求項第2項所述的自旋軌道扭力式磁性隨存記憶體,其中,該第一金屬膜含有Co,該第二金屬膜是由Pt所製成,且該磁性自由層自鄰近該基板的一側朝上具有一(Pt/Co) N/X之膜層結構,且X是選自該第二金屬中的任一第二金屬。
  4. 如請求項第3項所述的自旋軌道扭力式磁性隨存記憶體,其中,X是Pt。
  5. 如請求項第4項所述的自旋軌道扭力式磁性隨存記憶體,其中,各第一金屬膜對各第二金屬膜的一厚度比值是介於0.05至1.0間,且n≥4。
  6. 如請求項第2項所述的自旋軌道扭力式磁性隨存記憶體,其中,該第一金屬膜含有Co及Fe的組合,且該第一金屬膜還含有B,該第二金屬膜是由Pd所製成;該磁性自由層還包括一接觸第一金屬膜並用以使該呈鐵磁性的第一金屬膜之磁矩垂直於一膜面的絕緣膜。
  7. 如請求項第5項所述的自旋軌道扭力式磁性隨存記憶體,其中,該第一金屬膜對該第二金屬膜的一厚度比值是介於0.05至0.50間,且n≥4。
  8. 一種自旋軌道扭力式磁性隨存記憶體的寫入方法,包含以下步驟: (a)在如請求項第1至7項任一請求項所述的自旋軌道扭力式磁性隨存記憶體之自旋軌道扭力式記憶胞之磁性自由層提供該交流脈衝電訊號之該正幅值與該第二外加磁場,使該交流脈衝電訊號之該正幅值令該第二金屬膜透過該自旋霍爾效應產生一正向的自旋電流,並於達該臨界電流密度時令該第一金屬膜內的磁矩翻轉從而使該磁性自由層達該正飽和磁化量與該負飽和磁化量兩者其中一者;及 (b)直接於該步驟(a)後,在該自旋軌道扭力式記憶胞之磁性自由層提供該交流脈衝電訊號之該負幅值與第二外加磁場,使該交流脈衝電訊號之該負幅值令該第二金屬膜透過該自旋霍爾效應產生一反向的自旋電流,並於達該臨界電流密度時令該第一金屬膜內的磁矩往回翻轉從而使該磁性自由層達該正飽和磁化量與該負飽和磁化量兩者其中另一者。
  9. 如請求項第8項所述的自旋軌道扭力式磁性隨存記憶體的寫入方法,其中,當該步驟(a)與該步驟(b)之一電流密度大於該臨界電流密度時,隨著該步驟(a)與該步驟(b)之電流密度的增加,該磁性自由層之一磁化態是呈一連續型的變化。
  10. 如請求項第8項所述的自旋軌道扭力式磁性隨存記憶體的寫入方法,其中,該步驟(a)與該步驟(b)之該交流脈衝電訊號之該下降時間是小於1000 ns。
TW105107887A 2016-03-15 2016-03-15 自旋軌道扭力式磁性隨存記憶體及其寫入方法 TWI581261B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105107887A TWI581261B (zh) 2016-03-15 2016-03-15 自旋軌道扭力式磁性隨存記憶體及其寫入方法
CN201610177674.8A CN107195774B (zh) 2016-03-15 2016-03-25 自旋轨道扭力式磁性随存储存器及其写入方法
US15/374,606 US9666256B1 (en) 2016-03-15 2016-12-09 Spin-orbit torque magnetic random access memory and method of writing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105107887A TWI581261B (zh) 2016-03-15 2016-03-15 自旋軌道扭力式磁性隨存記憶體及其寫入方法

Publications (2)

Publication Number Publication Date
TWI581261B true TWI581261B (zh) 2017-05-01
TW201732803A TW201732803A (zh) 2017-09-16

Family

ID=58738125

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107887A TWI581261B (zh) 2016-03-15 2016-03-15 自旋軌道扭力式磁性隨存記憶體及其寫入方法

Country Status (3)

Country Link
US (1) US9666256B1 (zh)
CN (1) CN107195774B (zh)
TW (1) TWI581261B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941468B2 (en) * 2014-08-08 2018-04-10 Tohoku University Magnetoresistance effect element and magnetic memory device
US11563169B2 (en) 2015-11-18 2023-01-24 Tohoku University Magnetic tunnel junction element and magnetic memory
US9899071B2 (en) * 2016-01-20 2018-02-20 The Johns Hopkins University Heavy metal multilayers for switching of magnetic unit via electrical current without magnetic field, method and applications
WO2019005158A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SPIN ORBIT TORQUE MEMORY DEVICES WITH ENHANCED THERMAL STABILITY AND METHODS OF FORMING THE SAME
WO2019005156A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SPIN-ORBIT (SOT) COUPLING MEMORY DEVICES WITH ENHANCED SWITCH CAPACITY AND METHODS OF MAKING THE SAME
KR102079346B1 (ko) 2018-05-25 2020-04-08 고려대학교 산학협력단 에쓰오티 엠램 및 그 데이터 쓰기방법
US10553783B2 (en) 2018-06-29 2020-02-04 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
US10381551B1 (en) 2018-06-29 2019-08-13 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
US10636962B2 (en) 2018-08-21 2020-04-28 Qualcomm Incorporated Spin-orbit torque (SOT) magnetic tunnel junction (MTJ) (SOT-MTJ) devices employing perpendicular and in-plane free layer magnetic anisotropy to facilitate perpendicular magnetic orientation switching, suitable for use in memory systems for storing data
US10879307B2 (en) 2018-09-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic device and magnetic random access memory
US10930843B2 (en) * 2018-12-17 2021-02-23 Spin Memory, Inc. Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory
US10854578B2 (en) * 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11626451B2 (en) 2019-06-17 2023-04-11 Intel Corporation Magnetic memory device with ruthenium diffusion barrier
US11342015B1 (en) * 2020-11-24 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit
US11961544B2 (en) * 2021-05-27 2024-04-16 International Business Machines Corporation Spin-orbit torque (SOT) magnetoresistive random-access memory (MRAM) with low resistivity spin hall effect (SHE) write line

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013025994A2 (en) * 2011-08-18 2013-02-21 Cornell University Spin hall effect magnetic apparatus, method and applications
CN102593348B (zh) * 2012-03-13 2013-10-23 清华大学 一种非易失性电场调控磁化强度的信息存储器件
US9281467B2 (en) * 2012-06-29 2016-03-08 Intel Corporation Spin hall effect memory
US8687415B2 (en) * 2012-07-06 2014-04-01 International Business Machines Corporation Domain wall motion in perpendicularly magnetized wires having artificial antiferromagnetically coupled multilayers with engineered interfaces
CN104704564B (zh) * 2012-08-06 2017-05-31 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
US8963222B2 (en) * 2013-04-17 2015-02-24 Yimin Guo Spin hall effect magnetic-RAM
FR3009421B1 (fr) * 2013-07-30 2017-02-24 Commissariat Energie Atomique Cellule memoire non volatile
US9343658B2 (en) 2013-10-30 2016-05-17 The Regents Of The University Of California Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques
CN103824588B (zh) * 2014-03-12 2017-06-09 中国科学院微电子研究所 一种对磁多畴态进行调控的方法

Also Published As

Publication number Publication date
TW201732803A (zh) 2017-09-16
US9666256B1 (en) 2017-05-30
CN107195774B (zh) 2019-07-19
CN107195774A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
TWI581261B (zh) 自旋軌道扭力式磁性隨存記憶體及其寫入方法
US10354710B2 (en) Magnetoelectric random access memory array and methods of operating the same
TWI634680B (zh) 具熱穩定性之自旋軌道扭力式磁性隨存記憶體
TWI535085B (zh) 包含極化層之磁性穿隧接面
JP5756760B2 (ja) 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法
Rizzo et al. A fully functional 64 Mb DDR3 ST-MRAM built on 90 nm CMOS technology
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
JP5768498B2 (ja) 記憶素子、記憶装置
JP6290487B1 (ja) 磁気メモリ
JP4371781B2 (ja) 磁気セル及び磁気メモリ
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US8514615B2 (en) Structures and methods for a field-reset spin-torque MRAM
Beech et al. Curie point written magnetoresistive memory
JP2018519653A (ja) 磁気ランダムアクセスメモリのための高温焼き鈍し垂直磁気異方性構造
JP2008160031A (ja) 記憶素子及びメモリ
US10783943B2 (en) MRAM having novel self-referenced read method
CN104662686A (zh) 存储元件、存储装置和磁头
CN102916126A (zh) 存储元件和存储装置
JP2005229099A (ja) 積層可能な構造を有する高密度磁気ランダムアクセスメモリ(mram)のための方法および装置
JP2020524397A (ja) 磁気交換結合自由層を備えた磁気トンネル接合記憶素子
JP6017149B2 (ja) スピン注入磁化反転素子および磁気抵抗ランダムアクセスメモリ
WO2018159045A1 (ja) 磁気メモリ、半導体装置、電子機器及び磁気メモリの読み出し方法
KR20120023560A (ko) 기억 소자 및 기억 장치
TWI440031B (zh) 資訊儲存元件及其驅動方法
WO2017169291A1 (ja) 磁気抵抗素子、メモリ素子及び電子機器