JP6946252B2

JP6946252B2 - 磁気記憶装置

Info

Publication number: JP6946252B2
Application number: JP2018202186A
Authority: JP
Inventors: 智明井口; 克彦鴻井; 尚治下村; 英行杉山; 與田　博明; 博明與田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2018-10-26
Filing date: 2018-10-26
Publication date: 2021-10-06
Anticipated expiration: 2038-10-26
Also published as: JP2020068046A

Description

本発明の実施形態は、磁気記憶装置に関する。

磁気記憶装置において、安定した動作が望まれる。

特許第６２７０９３４号公報

本発明の実施形態は、安定した動作が可能な磁気記憶装置を提供する。

本発明の実施形態によれば、磁気記憶装置は、記憶部及び制御部を含む。前記記憶部は、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含む第１導電部材と、前記第３部分に設けられた複数の磁気素子と、を含む。前記制御部は、前記第１部分、前記第２部分、及び、前記複数の磁気素子と電気的に接続される。前記制御部は、前記複数の磁気素子を第１記憶状態とする第１動作を実施する。前記制御部は、複数の磁気素子の１つを前記第１記憶状態とは異なる第２記憶状態とするときに第２動作を実施する。前記第１動作において、前記制御部は、前記第１部分を第１電位とし前記第２部分を第２電位としつつ、前記複数の磁気素子のそれぞれの電位を第３電位または浮遊電位とする。前記第２電位は前記第１電位よりも高い。前記第３電位は前記第１電位とは異なり前記第２電位とは異なる。前記第２動作において、前記制御部は、前記第１部分及び前記第２部分を第１電位状態としつつ、前記複数の磁気素子の１つを第４電位に設定し、前記複数の磁気素子の別の１つを第５電位に設定して、前記複数の磁気素子の前記別の１つを前記第２記憶状態とする。前記第１電位状態において、前記第１部分は第６電位であり前記第２部分は第７電位であり、前記第７電位は前記第６電位以上である、または、前記第１部分及び前記第２部分の少なくともいずれかは浮遊電位である。

図１は、第１実施形態に係る磁気記憶装置を例示する模式図である。図２は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。図３（ａ）及び図３（ｂ）は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。図４（ａ）及び図４（ｂ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。図５は、第１実施形態に係る磁気記憶装置を例示する模式図である。図６は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。図７は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。図８は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。図９は、実施形態に係る磁気記憶装置を例示する模式図である。図１０は、第３実施形態に係る磁気記憶装置を例示する模式図である。図１１は、第４実施形態に係る磁気記憶装置を例示する模式図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
図１は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図１に示すように、実施形態に係る磁気記憶装置１１０は、記憶部ＭＰ及び制御部７０を含む。

記憶部ＭＰは、第１導電部材２１と、複数の磁気素子ＭＥと、を含む。第１導電部材２１は、第１部分２１ａ、第２部分２１ｂ及び第３部分２１ｃを含む。第３部分２１ｃは、第１部分２１ａと第２部分２１ｂとの間に設けられる。例えば、第３部分２１ｃは、第１部分２１ａと連続し、第２部分２１ｂと連続する。

複数の磁気素子ＭＥは、第３部分２１ｃに設けられる。例えば、第３部分２１ｃの上に、複数の磁気素子ＭＥが設けられる。例えば、第３部分２１ｃの下に、複数の磁気素子ＭＥが設けられても良い。例えば、第３部分２１ｃと、複数の磁気素子ＭＥと、は電気的に接続される。例えば、複数の磁気素子ＭＥは、第３部分２１ｃと接しても良い。例えば、複数の磁気素子ＭＥと、第３部分２１ｃと、の間に別の層が設けられても良い。

制御部７０は、第１部分２１ａ、第２部分２１ｂ、及び、複数の磁気素子ＭＥと電気的に接続される。

例えば、制御部７０は、第１部分２１ａの電位及び第２部分２１ｂの電位の少なくともいずれかを制御可能である。制御部７０は、第１部分２１ａ及び第２部分２１ｂを介して第１導電部材２１に電流を供給可能である。例えば、制御部７０は、複数の磁気素子ＭＥのそれぞれの電位を制御可能である。例えば、制御部７０は、複数の磁気素子ＭＥのそれぞれに電流を供給しても良い。

例えば、配線７０ａにより、制御部７０と第１部分２１ａとが電気的に接続される。例えば、配線７０ｂにより、制御部７０と第２部分２１ｂとが電気的に接続される。例えば、配線７０ｃにより、制御部７０と、複数の磁気素子ＭＥのそれぞれと、が、電気的に接続される。

この例では、配線７０ｃの電流経路にスイッチＳＷが設けられている。スイッチＳＷに動作により、制御部７０による、複数の磁気素子ＭＥのそれぞれの制御が行われる。例えば、スイッチＳＷのゲートの電位が制御部７０により制御され、スイッチＳＷにおいて、導通状態（オン状態）または非導通状態（オフ状態）が切り替えられる。

この例では、複数の磁気素子ＭＥは、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）（Ｎは、２以上の整数）を含む。第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）は、順に並ぶ。この例では、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）は、第１部分２１ａから第２部分２１ｂに向けて、順に並ぶ。

第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）に含まれる１つの磁気素子ＭＥを第ｉ磁気素子とする。「ｉ」は、１以上、Ｎ以下の整数である。例えば、第（ｉ＋１）磁気素子Ｍ（ｉ＋１）と第１部分２１ａとの間の距離は、第ｉ磁気素子Ｍ（ｉ）と第１部分２１ａとの間の距離よりも長い。

例えば、複数の磁気素子ＭＥ（第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）のそれぞれは、第１磁性層１１、第１対向磁性層１１ｃ及び第１非磁性層１１ｎを含む。第１対向磁性層１１ｃは、第１磁性層１１と、第１導電部材２１（第３部分２１ｃ）と、の間に設けられる。第１非磁性層１１ｎは、第１磁性層１１と第１対向磁性層１１ｃとの間に設けられる。

第１磁性層１１及び第１対向磁性層１１ｃは、例えば、強磁性層である。第１磁性層１１及び第１対向磁性層１１ｃは、例えば、Ｆｅ、Ｃｏ及びＮｉよりなる群から選択された少なくとも１つを含む。

第１非磁性層１１ｎは、例えば、Ｍｇ、Ｃａ、Ｓｒ、Ｔｉ、Ｖ、Ｎｂ及びＡｌよりなる群から選択された少なくとも１つと、酸素と、を含む。第１非磁性層１１ｎは、例えば、ＭｇＯを含む。第１非磁性層１１ｎは、トンネルバリア層である。

１つの例において、第１非磁性層１１ｎと第１対向磁性層１１ｃとは、互いに接する。第１非磁性層１１ｎと第１対向磁性層１１ｃとの間に別の層が設けられても良い。１つの例において、第１磁性層１１と第１対向磁性層１１ｃとは、互いに接する。第１磁性層１１と第１対向磁性層１１ｃとの間に別の層が設けられても良い。

第１導電部材２１は、例えば、Ｔａ、Ｗ、Ｐｔ及びＡｕよりなる群から選択された少なくとも１つを含む。

後述すように、例えば、第１導電部材２１の第１部分２１ａと第２部分２１ｂとの間に、電流が供給される。この電流により、磁気素子ＭＥの電気抵抗を変化させることができる。例えば、電流により、第１対向磁性層１１ｃにおいて、第１導電部材２１からスピン軌道トルクの作用が生じると考えられる。スピン軌道トルクの作用により、第１対向磁性層１１ｃの磁化の向きが制御できる。一方、第１磁性層１１の磁化の向きは、実質的に固定される。例えば、電流により、第１対向磁性層１１ｃの磁化と、第１磁性層１１の磁化と、の間の角度が変化する。これにより、磁気素子ＭＥの電気抵抗が変化すると考えられる。

複数の磁気素子ＭＥのそれぞれは、１つの記憶セルに対応する。第１磁性層１１は、例えば、参照層に対応する。第１対向磁性層１１ｃは、磁化自由層（記憶層）に対応する。制御部７０は、複数の磁気素子ＭＥ（例えば、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ））のそれぞれに含まれる第１磁性層１１と電気的に接続される。

磁気素子ＭＥにおける複数の電気抵抗の状態は、記憶セルにおける複数の記憶状態に対応する。制御部７０により、複数の磁気素子ＭＥにおける電気抵抗の状態が制御される。

制御部７０は、第１動作及び第２動作を行う。第１動作においては、制御部７０は、複数の磁気素子ＭＥを第１記憶状態とする。第２動作において、制御部７０は、複数の磁気素子ＭＥのいずれかを第２記憶状態とする。第２記憶状態は、第１記憶状態とは異なる。

複数の磁気素子ＭＥの１つにおいて、第１記憶状態における電気抵抗は、第２記憶状態における電気抵抗とは異なる。第１記憶状態における電気抵抗は、高抵抗状態及び低抵抗状態の一方である。第２記憶状態における電気抵抗は、例えば、高抵抗状態及び低抵抗状態の他方である。高抵抗状態における電気抵抗は、低抵抗状態における電気抵抗よりも高い。例えば、第１記憶状態は高抵抗状態であり、第２記憶状態は低抵抗状態である。例えば、第１記憶状態において、第１磁性層１１の磁化と、第１対向磁性層１１ｃの磁化とは、「反平行」である。例えば、第２記憶状態において、第１磁性層１１の磁化と、第１対向磁性層１１ｃの磁化とは、「平行」である。

例えば、第１記憶状態は、「０」及び「１」の一方である。例えば、第２記憶状態は、「０」及び「１」の他方である。実施形態において、これらの記憶状態が入れ替えられても良い。

実施形態においては、第１動作により、例えば、複数の磁気素子ＭＥが第１記憶状態にされる。そして、例えば、複数の磁気素子ＭＥの１つを第２記憶状態とするときに、複数の磁気素子ＭＥのその１つについて第２動作が行われる。例えば、複数の磁気素子ＭＥのその１つが第１記憶状態のままで良い場合には、上記の第２動作が行われない。後述するように、例えば、複数の磁気素子ＭＥのその１つが第１記憶状態のままで良い場合には、例えば第２動作とは異なる第３動作が行われても良い。

以下、磁気記憶装置１１０における制御部７０の動作の例について説明する。

図２は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。
図２は、第１動作ＯＰ１に対応する。第１動作ＯＰ１において、制御部７０は、第１部分２１ａを第１電位Ｖ１とし第２部分２１ｂを第２電位Ｖ２としつつ、複数の磁気素子ＭＥのそれぞれの電位を第３電位Ｖ３または浮遊電位ＦＬＴとする。例えば、第２電位Ｖ２は、第１電位Ｖ１よりも高い。第３電位Ｖ３は第１電位Ｖ１とは異なり、第２電位Ｖ２とは異なる。

例えば、第１電位Ｖ１は、第２電位Ｖ２と第３電位Ｖ３の間である。１つの例において、第１電位Ｖ１は、例えば、０Ｖ（ボルト）であり、第２電位Ｖ２は、例えば、０．２Ｖである。０Ｖは、例えば、グランド電位である。このとき、第３電位Ｖ３は、例えば、−０．８Ｖである。例えば、第３電位Ｖ３は、第１電位Ｖ１よりも低い。

例えば、スイッチＳＷが導通状態（オン状態）とされ、制御部７０により、複数の磁気素子ＭＥの第１磁性層１１は、第３電位Ｖ３に設定される。または、スイッチＳＷが非導通状態とされ、複数の磁気素子ＭＥの第１磁性層１１は、浮遊電位ＦＬＴとされる。制御部７０は、第１動作ＯＰ１により、複数の磁気素子ＭＥを第１記憶状態ＳＴ１とする。例えば、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）は、第１記憶状態ＳＴ１となる。

第１動作ＯＰ１においては、上記のように、第２部分２１ｂの電位が第１部分２１ａの電位よりも高くされる。これにより、第１導電部材２１中を電流Ｉ１が流れる。電流Ｉ１は、第２部分２１ｂから第１部分２１ａへの向きを有する。このように、第１動作ＯＰ１において、制御部７０は、第２部分２１ｂから第１部分２１ａへの向きの電流Ｉ１を第１導電部材２１に供給する。

電流Ｉ１により、第１対向磁性層１１ｃにスピントランスファトルクが作用する。この作用により、第１対向磁性層１１ｃの向きが特定の方向になる。一方、複数の磁気素子ＭＥにおいて、第１磁性層１１の磁化の向きは実質的に固定される。

第１動作ＯＰ１において、複数の磁気素子ＭＥの第１対向磁性層１１ｃにおける磁化の向きが、特定の向きに設定され、これにより、複数の磁気素子ＭＥに第１記憶状態ＳＴ１が形成される。第１動作ＯＰ１は、複数の磁気素子ＭＥに第１記憶状態ＳＴ１を書き込む動作に対応する。

図３（ａ）及び図３（ｂ）は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。
図３（ａ）は、第２動作ＯＰ２に対応する。第２動作ＯＰ２において、制御部７０は、第１部分２１ａ及び第２部分２１ｂを第１電位状態としつつ、複数の磁気素子ＭＥの１つを第４電位Ｖ４に設定し、複数の磁気素子ＭＥの別の１つを第５電位Ｖ５に設定する。これにより、制御部７０は、複数の磁気素子ＭＥの上記の別の１つを第２記憶状態ＳＴ２とする。このとき、複数の磁気素子ＭＥの上記の１つは、第１記憶状態ＳＴ１が維持される。この例では、第１磁気素子Ｍ（２）の第１磁性層１１が第４電位Ｖ４に設定され、第２磁気素子Ｍ（１）の第１磁性層１１が第５電位Ｖ５に設定される。

既に説明したように、第２記憶状態ＳＴ２は、第１記憶状態ＳＴ１とは異なる。第２動作ＯＰ２は、複数の磁気素子ＭＥの上記の別の１つを第２記憶状態ＳＴ２に書き込む（書き換える）動作に対応する。

上記の第１電位状態の１つの例において、第１部分２１ａは第６電位Ｖ６であり第２部分２１ｂは第７電位Ｖ７である。第７電位Ｖ７は第６電位Ｖ６以上である。または、第１電位状態の別の例において、第１部分２１ａ及び第２部分２１ｂの少なくともいずれかは浮遊電位ＦＬＴである。第７電位Ｖ７は、第６電位Ｖ６以上である。

第７電位Ｖ７が第６電位Ｖ６よりも高いとき、第１導電部材２１に電流が流れても良い。この電流の向きは、図２に例示した電流Ｉ１の向きと同じである。一方、第７電位Ｖ７が第６電位Ｖ６と同じときには、第１部分２１ａと第２部分２１ｂとの間に、電流Ｉ１は、実質的に流れない。第１部分２１ａ及び第２部分２１ｂの少なくともいずれかが浮遊電位ＦＬＴのときも、第１部分２１ａと第２部分２１ｂとの間に、電流Ｉ１は、実質的に流れない。

例えば、第６電位Ｖ６は、第４電位Ｖ４と第５電位Ｖ５との間である。例えば、第７電位Ｖ７は、第４電位Ｖ４と第５電位Ｖ５との間である。１つの例において、第６電位Ｖ６及び第７電位Ｖ７は、０Ｖである。第４電位Ｖ４は、例えば、０．８Ｖである。第５電位Ｖ５は、例えば、−０．８Ｖである。

このような第１電位状態が設けられた状態で、複数の磁気素子ＭＥが第４電位Ｖ４または第５電位Ｖ５に設定される。これにより、第５電位Ｖ５に設定された磁気素子ＭＥ（複数の磁気素子ＭＥの上記の別の１つ）は、第２記憶状態ＳＴ２となる。第４電位Ｖ４に設定された磁気素子ＭＥ（複数の磁気素子ＭＥの上記の１つ）は、第２動作ＯＰ２の後において、第１記憶状態ＳＴ１を維持する。

例えば、第２動作ＯＰ２において、第４電位Ｖ４に設定された磁気素子ＭＥから、第５電位Ｖ５に設定された磁気素子ＭＥに向けて電流Ｉ２が流れると考えられる。この電流Ｉ２が第５電位Ｖ５に設定された磁気素子ＭＥに流れることで、この磁気素子ＭＥが第２記憶状態ＳＴ２に移行すると考えられる。この移行は、例えば、スピントランスファトルクの作用、及び、電圧による磁気異方性変化の作用の少なくともいずれかによると考えられる。このような作用により、例えば、第１対向磁性層１１ｃの磁化の向きが反転する。第１対向磁性層１１ｃから第１磁性層１１に向けて電流Ｉ２が流れることで、第２記憶状態ＳＴ２への移行が生じると考えられる。

一方、第４電位Ｖ４に設定された磁気素子ＭＥにおいては、電流Ｉ２は、第１磁性層１１から第１対向磁性層１１ｃへの向きを有する。このとき、第１対向磁性層１１ｃの磁化の向きの反転が生じない。

実施形態においては、例えば、第１動作ＯＰ１において第１導電部材２１に供給される電流により、第１記憶状態が形成される。一方、第２動作ＯＰ２において複数の磁気素子ＭＥの１つと別の１つとが異なる電位に設定され、この電位差により、第２記憶状態ＳＴ２が形成される。複数の記憶状態が、異なる動作により形成される。例えば、異なる記憶状態のそれぞれが安定して形成される。実施形態によれば、安定した動作が可能な磁気記憶装置を提供できる。

上記の第２動作ＯＰ２は、複数の磁気素子ＭＥの上記の別の１つ（第１磁気素子Ｍ（１））について行われ、第２記憶状態ＳＴ２が得られる。複数の磁気素子ＭＥの他においては、第１記憶状態ＳＴ１が維持される。

１つの例において、第３磁気素子Ｍ（３）〜第Ｎ磁気素子Ｍ（Ｎ）は、第４電位Ｖ４に設定される（図３（ａ）参照）。第３磁気素子Ｍ（３）〜第Ｎ磁気素子Ｍ（Ｎ）は、第８電位Ｖ８に設定されても良い。第８電位Ｖ８は、第５電位Ｖ５とは異なる。第３磁気素子Ｍ（３）〜第Ｎ磁気素子Ｍ（Ｎ）は、浮遊電位ＦＬＴに設定されても良い。これにより、第３磁気素子Ｍ（３）〜第Ｎ磁気素子Ｍ（Ｎ）において、第１記憶状態ＳＴ１が維持される。

このようにして、複数の磁気素子ＭＥの１つ（上記の別の１つ）の記憶状態が、第２記憶状態ＳＴ２に書き込まれる。

一方、複数の磁気素子ＭＥの１つ（上記の別の１つであり、この例では、第１磁気素子Ｍ（１））の記憶状態を第２記憶状態ＳＴ２にせず、第１記憶状態ＳＴ１が維持される場合は、上記の第２動作ＯＰ２が実施されない。または、以下に説明する第３動作ＯＰ３が実施される。

図３（ｂ）は、第３動作ＯＰ３に対応する。図３（ｂ）に示すように、制御部７０は、複数の磁気素子ＭＥの上記の１つ（この例では、第１磁気素子Ｍ（１））を第２記憶状態ＳＴ２としないときに、第３動作ＯＰ３を実施する。第３動作ＯＰ３において、複数の磁気素子ＭＥの上記の１つ（例えば、第２磁気素子Ｍ（２））の電位の状態を、複数の磁気素子ＭＥの上記の別の１つ（例えば、第１磁気素子Ｍ（１））の電位の状態と、実質的に同じにする。

第３動作ＯＰ３の１つの例において、第１磁気素子Ｍ（１）及び第２磁気素子Ｍ（２）の両方は、第４電位Ｖ４、または、第５電位Ｖ５、または、浮遊電位ＦＬＴにされる。このとき、第３磁気素子Ｍ（３）〜第Ｎ磁気素子Ｍ（Ｎ）は、第４電位Ｖ４、第５電位Ｖ５、第８電位Ｖ８または浮遊電位ＦＬＴに設定されても良い。

一方、第３動作ＯＰ３において、第１部分２１ａ及び第２部分２１ｂは、上記の第１電位状態とされても良い。例えば、第１導電部材２１の第１部分２１ａは第６電位Ｖ６に設定され、第２部分２１ｂは、第７電位Ｖ７に設定されても良い。または、第１部分２１ａ及び第２部分２１ｂの少なくともいずれかは、浮遊電位ＦＬＴに設定されても良い。第７電位Ｖ７は、第６電位Ｖ６以上である。

このように、実施形態においては、第１動作ＯＰ１を実施して複数の磁気素子ＭＥを第１記憶状態ＳＴ１にした後に、第２動作ＯＰ２が実施されて、複数の磁気素子ＭＥの１つが第２記憶状態ＳＴ２にされる。複数の磁気素子ＭＥにおいて、例えば順番に、第２動作ＯＰ２を実施することで、複数の磁気素子ＭＥのうちの所望の素子を第２記憶状態ＳＴ２にすることができる。

例えば、第１磁気素子Ｍ（１）についての第２動作ＯＰ２の実施の後に、第２磁気素子Ｍ（２）についての「第２動作の実施」が行われる。「第２動作の実施」は、「第２動作ＯＰ２を実施せずに第１記憶状態ＳＴ１を維持すること」、または、「第３動作ＯＰ３の実施により第１記憶状態ＳＴ１を維持すること」を含む。

例えば、複数の磁気素子ＭＥにおいて、「第２動作の実施」が順番に実施される。以下、任意の磁気素子ＭＥに第２動作ＯＰ２が実施される例について説明する。以下に説明する第２動作ＯＰ２または第３動作ＯＰ３は、第１動作ＯＰ１の後に実施される。

図４（ａ）及び図４（ｂ）は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図４（ａ）に示すように、制御部７０は、第ｉ磁気素子Ｍ（ｉ）を第２記憶状態ＳＴ２とするときに、第２動作ＯＰ２を実施する。第ｉ磁気素子Ｍ（ｉ）は、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）に含まれる。「ｉ」は、１以上（Ｎ−１）以下である。第ｉ磁気素子Ｍ（ｉ）は、第１磁気素子Ｍ（１）〜第（Ｎ−１）磁気素子Ｍ（Ｎ−１）の１つである。

図４（ａ）の例では、第ｉ磁気素子Ｍ（ｉ）は、第２磁気素子Ｍ（２）に対応し、第（ｉ＋１）磁気素子Ｍ（ｉ＋１）は、第３磁気素子Ｍ（３）に対応する。

このとき、図４（ａ）に示すように、第２動作ＯＰ２において、制御部７０は、第１部分２１ａ及び第２部分２１ｂを上記の第１電位状態としつつ、第（ｉ＋１）磁気素子Ｍ（ｉ＋１）を第４電位Ｖ４に設定し、第ｉ磁気素子Ｍ（ｉ）を第５電位Ｖ５に設定する。これにより、第ｉ磁気素子Ｍ（ｉ）が第２記憶状態ＳＴ２となる。第７電位Ｖ７は、第６電位Ｖ６以上である。

第２動作ＯＰ２において、例えば、第（ｉ＋１）磁気素子Ｍ（ｉ＋１）から第ｉ磁気素子Ｍ（ｉ）への電流Ｉ２が流れる。例えば、第２動作ＯＰ２において、第ｉ磁気素子Ｍ（ｉ）において、第３部分２１ｃから第１磁性層１１に向かう電流（電流Ｉ２）が流れる。

第ｉ磁気素子Ｍ（ｉ）の第１記憶状態ＳＴ１における電気抵抗は、第ｉ磁気素子Ｍ（ｉ）の第２記憶状態ＳＴ２における電気抵抗とは異なる。

制御部７０は、このような第２動作ＯＰ２を、上記の「ｉ」を１から（Ｎ−１）へ上昇させて順に行われても良い。

上記の第ｉ磁気素子Ｍ（ｉ）において第２動作ＯＰ２が実施されているときにおける、他の磁気素子ＭＥの状態の例について、以下に説明する。

図４（ａ）に示すように、上記の「ｉ」が２以上である場合、第２動作ＯＰ２において、制御部７０は、第１部分２１ａ及び第２部分２１ｂを上記の第１電位状態としつつ、第（ｉ−１）磁気素子Ｍ（ｉ−１）を第４電位Ｖ４または浮遊電位ＦＬＴに設定する。図４（ａ）の例では、第（ｉ−１）磁気素子Ｍ（ｉ−１）は、第１磁気素子Ｍ（１）である。第１磁気素子Ｍ（１）は、第１記憶状態ＳＴ１が維持されていても良く、第２記憶状態ＳＴ２に移行した後でも良い。第（ｉ−１）磁気素子Ｍ（ｉ−１）（この例では、第１磁気素子Ｍ（１））が第４電位Ｖ４または浮遊電位ＦＬＴに設定されることで、第（ｉ−１）磁気素子Ｍ（ｉ−１）における記憶状態が維持される。

例えば、第２動作ＯＰ２が実施されているときに、第１〜第（ｉ−２）磁気素子Ｍ（１）〜Ｍ（ｉ−２）において、第（ｉ−１）磁気素子Ｍ（ｉ−１）と同様に、第４電位Ｖ４または浮遊電位ＦＬＴに設定されても良い。

一方、図４（ａ）に示すように、上記の「ｉ」が、（Ｎ−２）以下である場合、第２動作ＯＰ２において、制御部７０は、第１部分２１ａ及び第２部分２１ｂを上記の第１電位状態としつつ、第（ｉ＋２）磁気素子Ｍ（ｉ＋２）〜第Ｎ磁気素子Ｍ（Ｎ）を第８電位Ｖ８または浮遊電位ＦＬＴに設定する。第８電位Ｖ８は、第５電位Ｖ５とは異なる。第８電位Ｖ８は、第４電位Ｖ４と同じでも良い。これにより、第（ｉ＋２）磁気素子Ｍ（ｉ＋２）〜第Ｎ磁気素子Ｍ（Ｎ）において、第１記憶状態ＳＴ１が維持される。

制御部７０は、第ｉ磁気素子Ｍ（ｉ）を第２記憶状態ＳＴ２としないときに上記の第２動作ＯＰ２を実施しない。または、制御部７０は、第ｉ磁気素子Ｍ（ｉ）を第２記憶状態ＳＴ２としないときに、以下の第３動作ＯＰ３を実施しても良い。

図４（ｂ）は、第３動作ＯＰ３に対応する。図４（ｂ）に示すように、第３動作ＯＰ３において、第ｉ磁気素子Ｍ（ｉ）を第２記憶状態ＳＴ２としないときに、第ｉ磁気素子Ｍ（ｉ）の電位の状態を、第（ｉ＋１）磁気素子Ｍ（ｉ＋１）の電位の状態と、実質的に同じにする。

第３動作ＯＰ３の１つの例において、第ｉ磁気素子Ｍ（ｉ）及び第（ｉ＋１）磁気素子Ｍ（ｉ＋１）の両方は、第４電位Ｖ４、または、第５電位Ｖ５、または、浮遊電位ＦＬＴにされる。このとき、第１〜第（ｉ−１）磁気素子Ｍ（ｉ−１）も、第４電位Ｖ４、または、第５電位Ｖ５、または、浮遊電位ＦＬＴに設定されても良い。第１〜第（ｉ−１）磁気素子Ｍ（ｉ−１）の記憶状態が維持される。このとき、第（ｉ＋２）磁気素子Ｍ（ｉ＋２）〜第Ｎ磁気素子Ｍ（Ｎ）は、第４電位Ｖ４、第５電位Ｖ５、第８電位Ｖ８または浮遊電位ＦＬＴに設定されても良い。第８電位Ｖ８は、第４電位Ｖ４と同じでも良い。第（ｉ＋２）磁気素子Ｍ（ｉ＋２）〜第Ｎ磁気素子Ｍ（Ｎ）において、第１記憶状態ＳＴ１が維持される。

上記の第３動作ＯＰ３において、第１部分２１ａ及び第２部分２１ｂは、上記の第１電位状態とされても良い。例えば、第１導電部材２１の第１部分２１ａは第６電位Ｖ６に設定され、第２部分２１ｂは、第７電位Ｖ７に設定されても良い。または、第１部分２１ａ及び第２部分２１ｂは、浮遊電位ＦＬＴに設定されても良い。第７電位Ｖ７は、第６電位Ｖ６以上である。

このような第２動作ＯＰ２または第３動作ＯＰ３を順次行った後、最後の磁気素子ＭＥ（この例では、第Ｎ磁気素子Ｍ（Ｎ））について、以下の第４動作ＯＰ４が実施されても良い。

図５は、第１実施形態に係る磁気記憶装置を例示する模式図である。
図５は、第４動作ＯＰ４を例示している。図５に示すように、制御部７０は、第Ｎ磁気素子Ｍ（Ｎ）を第２記憶状態ＳＴ２とする場合に、第２動作ＯＰ２の後に第４動作ＯＰ４をさらに実施する。第４動作ＯＰ４において、制御部７０は、第１部分２１ａの電位を第２部分２１ｂの電位以下としつつ、第Ｎ磁気素子Ｍ（Ｎ）の電位を第９電位Ｖ９とする。第９電位Ｖ９は、第２部分２１ｂの電位よりも低い。この第４動作ＯＰ４は、例えば、第１〜第（Ｎ−１）磁気素子Ｍ（Ｎ−１）の少なくとも一部に関する「第２動作の実施」の後に行われる。

第４動作ＯＰ４において、第１部分２１ａ及び第２部分２１ｂは、上記の第１電位状態とされても良い。例えば、第１導電部材２１の第１部分２１ａは第６電位Ｖ６に設定され、第２部分２１ｂは、第７電位Ｖ７に設定されても良い。または、第１部分２１ａ及び第２部分２１ｂは、浮遊電位ＦＬＴに設定されても良い。第７電位Ｖ７は、第６電位Ｖ６以上である。

第４動作ＯＰ４において、例えば、第２部分２１ｂからの電流Ｉ４が第Ｎ磁気素子Ｍ（Ｎ）に流れる。この例では、この電流Ｉ４は、第３磁気素子Ｍ（Ｎ）において、第１対向磁性層１１ｃから第１磁性層１１に向かって流れる。これにより、第Ｎ磁気素子Ｍ（Ｎ）において、第２記憶状態ＳＴ２が形成される。

１つの例において、制御部７０は、第２動作ＯＰ２を、上記の「ｉ」を１から（Ｎ−１）へ上昇させて順に行う。実施形態において、制御部７０は、第２動作ＯＰ２を、上記の「ｉ」を（Ｎ−１）から１へ下降させて順に行っても良い。

上記の例においては、第１部分２１ａから第２部分２１ｂへの向きに、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）がこの順で並ぶ。第１磁気素子Ｍ（１）と第１部分２１ａとの間の距離は、第Ｎ磁気素子Ｍ（Ｎ）と第１部分２１ａとの間の距離よりも短い。そして、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）の順に、「第２動作の実施」が逐次行われる。

実施形態において、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）が逆の順に並んでも良い。

図６は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。
図６に示すように、実施形態に係る磁気記憶装置１１１において、第１磁気素子Ｍ（１）と第１部分２１ａとの間の距離は、第Ｎ磁気素子Ｍ（Ｎ）と第１部分２１ａとの間の距離よりも長い。図６においては、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）は、図２に例示した順番とは逆に並ぶ。

このとき、図６に示すように、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）を第１記憶状態ＳＴ１にする第１動作ＯＰ１が実施される。第１動作ＯＰ１において、制御部７０は、第１部分２１ａを第１電位Ｖ１とし第２部分２１ｂを第２電位Ｖ２としつつ、複数の磁気素子ＭＥのそれぞれの電位を第３電位Ｖ３または浮遊電位ＦＬＴとする。この場合も、第２電位Ｖ２は第１電位Ｖ１よりも高い。第３電位Ｖ３は、第１電位Ｖ１とは異なり第２電位Ｖ２とは異なる。このような第１動作ＯＰ１により、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）において、第１記憶状態ＳＴ１が生じる。

図７は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。
図７は、第２動作ＯＰ２に対応する。制御部７０は、第ｉ磁気素子Ｍ（ｉ）（ｉは１以上（Ｎ−１）以下の整数）を第２記憶状態ＳＴ２とするときに、第２動作ＯＰ２を実施する。この例では、第ｉ磁気素子Ｍ（ｉ）は、第２磁気素子Ｍ（２）である。第（ｉ＋１）磁気素子Ｍ（ｉ＋１）は、第３磁気素子Ｍ（３）である。

第２動作ＯＰ２において、制御部７０は、第１部分２１ａ及び第２部分２１ｂを第１電位状態としつつ、第（ｉ＋１）磁気素子Ｍ（ｉ＋１）を第４電位Ｖ４に設定し、第ｉ磁気素子Ｍ（ｉ）を第５電位Ｖ５に設定する。これにより、第ｉ磁気素子Ｍ（ｉ）が第２記憶状態ＳＴ２となる。

制御部７０は、第ｉ磁気素子Ｍ（ｉ）を第２記憶状態ＳＴ２としないときに、第２動作ＯＰ２を実施しない、または、以下の第３動作ＯＰ３を実施する。

図８は、第１実施形態に係る磁気記憶装置の動作を例示する模式図である。
図８は、第３動作ＯＰ３に対応する。制御部７０は、第３動作ＯＰ３において、第ｉ磁気素子Ｍ（ｉ）の電位の状態を、第（ｉ＋１）磁気素子Ｍ（ｉ＋１）の電位の状態と、実質的に同じにする。例えば、第ｉ磁気素子Ｍ（ｉ）及び第（ｉ＋１）磁気素子Ｍ（ｉ＋１）の両方は、第４電位Ｖ４、または、第５電位Ｖ５、または、浮遊電位ＦＬＴにされる。このとき、他の磁気素子ＭＥは、第４電位Ｖ４、第５電位Ｖ５、第８電位Ｖ８または浮遊電位ＦＬＴに設定されても良い。第８電位Ｖ８は、第４電位Ｖ４と同じでも良い。

さらに第Ｎ磁気素子Ｍ（Ｎ）において、上記の第４動作ＯＰ４が行われても良い。この場合の第４動作ＯＰ４においては、制御部７０は、第１部分２１ａの電位を第２部分２１ｂの電位以下としつつ、第Ｎ磁気素子Ｍ（Ｎ）の電位を、第１部分２１ａの電位よりも低くする。このような第４動作ＯＰ４により、第Ｎ磁気素子Ｍ（Ｎ）を第２記憶状態ＳＴ２にできる。

このような動作が逐次行われることで、逆の順番に並ぶ第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）を所望の記憶状態にすることができる。

上記の実施形態において、第１記憶状態ＳＴ１の形成において、例えば、スピンホール効果によるスピントランスファトルクが利用される。第１記憶状態ＳＴ１の形成においては、例えば、第１導電部材２１に流れる電流Ｉ１が利用される。

第２記憶状態ＳＴ２の形成において、例えば、スピントランスファトルク、及び、電圧による磁気異方性変化の少なくともいずれかが作用すると考えられる。第２記憶状態ＳＴ２の形成においては、例えば、磁気素子ＭＥに流れる電流Ｉ２が利用される。この電流は、例えば、第１対向磁性層１１ｃから第１磁性層１１への向きを有する。

磁気素子ＭＥにおいて、第１対向磁性層１１ｃと第１磁性層１１との間の面積抵抗は、例えば、１Ω・μｍ^２以上２００Ω・μｍ^２以下である。１つの例において、複数の磁気素子ＭＥの１つの平面形状の長さ（例えば１辺の長さ）は、例えば、１０ｎｍ以上１００ｎｍ以下である。１つの例において、複数の磁気素子ＭＥの間の距離は、例えば、１０ｎｍ以上１００ｎｍ以下である。

一方、第１導電部材２１の電気抵抗率は、例えば、５０μΩ・ｃｍ以上１０００μΩ・ｃｍ以下である。１つの例において、第１導電部材２１の厚さは、例えば、２０ｎｍ以上２００ｎｍ以下である。１つの例において、第１導電部材２１の幅は、例えば、５ｎｍ以上２０ｎｍ以下である。

（第２実施形態）
第２実施形態においては、第２記憶状態ＳＴ２の形成に関する第２動作ＯＰ２において、第１動作ＯＰ１における電流の向きは逆向きの電流が第１導電部材に流れても良い。第２実施形態に係る磁気記憶装置における記憶部ＭＰの構成は、第１実施形態に係る磁気記憶装置における記憶部ＭＰの構成（例えば図１参照）と同じでも良い。

第２実施形態に係る磁気記憶装置は、例えば、記憶部ＭＰ及び制御部７０を含む（図１参照）。この場合も、記憶部ＭＰは、第１導電部材２１、及び、複数の磁気素子ＭＥを含む。第１導電部材２１は、第１部分２１ａと、第２部分２１ｂと、第１部分２１ａと第２部分２１ｂとの間の第３部分２１ｃと、を含む。複数の磁気素子ＭＥは、第３部分２１ｃに設けられる（図１参照）。制御部７０は、第１部分２１ａ、第２部分２１ｂ、及び、複数の磁気素子ＭＥ（第１磁性層１１）と電気的に接続される。

複数の磁気素子ＭＥは、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）を含む。「Ｎ」は、２以上の整数である。第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）は、順に並ぶ。

制御部７０は、第１〜第Ｎ磁気素子Ｍ（１）を第１記憶状態ＳＴ１とする第１動作ＯＰ１を実施する（例えば、図２参照）。

制御部７０は、第ｉ磁気素子Ｍ（ｉ）を第２記憶状態ＳＴ２とするときに、第２動作ＯＰ２を実施する（例えば、図３（ａ）参照）。第ｉ磁気素子Ｍ（ｉ）は、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）に含まれる。「ｉ」は、１以上（Ｎ−１）以下の整数である。第２記憶状態ＳＴ２は、第１記憶状態ＳＴ１とは異なる。第２記憶状態ＳＴ２における第ｉ磁気素子Ｍ（ｉ）の電気抵抗は、第１記憶状態ＳＴ１における第ｉ磁気素子Ｍ（ｉ）の電気抵抗とは異なる。

第１動作ＯＰ１において、制御部７０は、第１部分２１ａを第１電位Ｖ１とし第２部分２１ｂを第２電位Ｖ２としつつ、第１〜第Ｎ磁気素子Ｍ（１）のそれぞれの電位を第３電位Ｖ３または浮遊電位ＦＬＴとする（例えば、図２参照）。第２電位Ｖ２は、第１電位Ｖ１よりも高い。第３電位Ｖ３は、第１電位Ｖ１とは異なり、第２電位Ｖ２とは異なる。

第２動作ＯＰ２において、制御部７０は、第１部分２１ａ及び第２部分２１ｂを第１電位状態としつつ、第（ｉ＋１）磁気素子Ｍ（ｉ＋１）を第４電位Ｖ４に設定し、第ｉ磁気素子Ｍ（ｉ）を第５電位Ｖ５に設定して、第ｉ磁気素子Ｍ（ｉ）を第２記憶状態ＳＴ２とする（例えば、図４（ａ）参照）。

上記の第１電位状態において、第１部分２１ａは第６電位Ｖ６であり、第２部分２１ｂは第７電位Ｖ７である。または、第１電位状態において、第１部分２１ａ及び第２部分２１ｂの少なくともいずれかは浮遊電位ＦＬＴである。例えば、制御部７０は、このような第２動作ＯＰ２を、「ｉ」を順に変化させて行う。

既に説明した第１実施形態においては、第７電位Ｖ７は第６電位Ｖ６以上である。これに対して、第２実施形態においては、第１部分２１ａの第６電位Ｖ６は、第２部分２１ｂの第７電位Ｖ７よりも高くても良い。この場合、第２実施形態における第２動作ＯＰ２において、第１導電部材２１に第１部分２１ａから第２部分２１ｂへの向きを有する電流が流れても良い。

第２実施形態においては、第２動作ＯＰ２（第２記憶状態ＳＴ２の形成）において、例えば、スピントランスファ効果に加えて、スピンホール効果が利用される。第２動作ＯＰ２において第１導電部材２１に流れる電流の向きは、第１動作ＯＰ１（第１記憶状態ＳＴ１の形成）において第１導電部材２１に流れる電流の向きとは逆である。

このような第２動作ＯＰ２が、「ｉ」を変化させて逐次行われることで、第２記憶状態ＳＴ２とすべき磁気素子ＭＥが第２記憶状態ＳＴ２に設定される。このようにして、第２記憶状態ＳＴ２が書き込まれる。

第２実施形態においても、例えば、異なる記憶状態のそれぞれが安定して形成される。実施形態によれば、安定した動作が可能な磁気記憶装置を提供できる。

第２実施形態の１つの例において、第（ｉ＋１）磁気素子Ｍ（ｉ＋１）と第１部分２１ａとの間の距離は、第ｉ磁気素子Ｍ（ｉ）と第１部分２１ａとの間の距離よりも長い。例えば、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）は、この順で、第１部分２１ａから第２部分２１ｂへの向きに並ぶ（例えば、図３（ａ）参照）。

第２実施形態の別の例において、第（ｉ＋１）磁気素子Ｍ（ｉ＋１）と第１部分２１ａとの間の距離は、第ｉ磁気素子Ｍ（ｉ）と第１部分２１ａとの間の距離よりも短くても良い。例えば、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）は、この順で、第２部分２１ｂから第１部分２１ａへの向きに並ぶ（例えば、図７参照）。

第２実施形態の１つの例において、例えば、制御部７０は、第２動作ＯＰ２を、「ｉ」を１から（Ｎ−１）へ上昇させて順に行う（図４（ａ）参照）。

第２実施形態の別の例において、制御部７０は、第２動作ＯＰ２を、「ｉ」を（Ｎ−１）から１へ下降させて順に行っても良い。

第２実施形態において、「ｉ」が２以上である場合、第２動作ＯＰ２において、制御部７０は、第１部分２１ａ及び第２部分２１ｂを、第２実施形態に係る第１電位状態としつつ、第１磁気素子Ｍ（１）〜第（ｉ−１）磁気素子Ｍ（ｉ−１）を第４電位Ｖ４または浮遊電位ＦＬＴに設定する（例えば、図４参照）。

第２実施形態において、「ｉ」は、（Ｎ−２）以下である場合、第２動作ＯＰ２において、制御部７０は、第１部分２１ａ及び第２部分を第２実施形態に係る第１電位状態としつつ、第（ｉ＋２）磁気素子Ｍ（ｉ＋２）〜第Ｎ磁気素子Ｍ（Ｎ）を第８電位Ｖ８または浮遊電位ＦＬＴに設定する（例えば、図４（ａ）参照）。第８電位Ｖ８は第５電位Ｖ５とは異なる。１つの例において、第８電位Ｖ８は、第４電位Ｖ４と同じである。

第２実施形態において、制御部７０は、第Ｎ磁気素子Ｍ（Ｎ）を第２記憶状態ＳＴ２とする場合に、第１〜第（Ｎ−１）磁気素子Ｍ（１）〜Ｍ（Ｎ−１）に関する第２動作ＯＰ２の後に第４動作ＯＰ４をさらに実施しても良い（図５参照）。第４動作ＯＰ４において、制御部７０は、第Ｎ磁気素子Ｍ（Ｎ）の電位を、第４動作ＯＰ４における第２部分２１ｂの電位よりも低くする。第２実施形態における第４動作ＯＰ４においては、制御部７０は、第１部分２１ａの電位を第２部分２１ｂの電位以下としても良い。第２実施形態における第４動作ＯＰ４においては、制御部７０は、第１部分２１ａの電位を第２部分２１ｂの電位よりも高くしても良い。

図９は、実施形態に係る磁気記憶装置を例示する模式図である。
図９に示すように、実施形態に係る磁気記憶装置１１２は、複数の記憶部ＭＰと、制御部と、を含む。複数の記憶部ＭＰの数は、「Ｍ」である。Ｍは２以上の整数である。複数の記憶部ＭＰは、例えば、第１〜第Ｍ記憶部ＭＰ１〜ＭＰＭを含む。

複数の記憶部ＭＰのそれぞれは、第１導電部材２１と、複数の磁気素子ＭＥと、を含む。１つの導電部材２１に設けられる複数の磁気素子ＭＥの数を「ｍ」とする。「ｍ」は、２以上の整数である。

この例では、複数の記憶部ＭＰのそれぞれは、複数のスイッチを含む。例えば、第１記憶部ＭＰ１は、複数の第１スイッチＳＷ１を含む。複数の第１スイッチＳＷ１の１つにおいて、１つの端部は、第１記憶部ＭＰ１に含まれる複数の磁気素子ＭＥの１つの第１磁性層１１（図１参照）と電気的に接続される。複数の第１スイッチＳＷ１の上記の１つにおいて、別の端部は、配線ＷＬ１と電気的に接続される。複数の第１スイッチＳＷ１の上記の１つにおいて、ゲートは、配線ＬＬ１〜ＬＬｍの１つと電気的に接続される。

例えば、例えば、第Ｍ記憶部ＭＰＭは、複数の第１スイッチＳＷＭを含む。複数の第ＭスイッチＳＷＭの１つにおいて、１つの端部は、第Ｍ記憶部ＭＰＭに含まれる複数の磁気素子ＭＥの１つの第１磁性層１１（図１参照）と電気的に接続される。複数の第ＭスイッチＳＷＭの上記の１つにおいて、別の端部は、配線ＷＬＭと電気的に接続される。複数の第ＭスイッチＳＷＭの上記の１つにおいて、ゲートは、配線ＬＬ１〜ＬＬｍの１つと電気的に接続される。

同様の構成が、複数の記憶部ＭＰのそれぞれに設けられる。例えば、第２記憶部ＭＰ２の第２スイッチＳＷ２の１つの端は、配線ＷＬ２と電気的に接続される。第２スイッチＳＷ２の別の端は、第２記憶部ＭＰ２に含まれる磁気素子ＭＥに含まれる第１磁性層１１と電気的に接続される。第２スイッチＳＷ２のゲートは、配線ＬＬ１〜ＬＬｍの１つと電気的に接続される。

例えば、第３記憶部ＭＰ３の第４スイッチＳＷ４の１つの端は、配線ＷＬ４と電気的に接続される。第３スイッチＳＷ３の別の端は、第３記憶部ＭＰ３に含まれる磁気素子ＭＥに含まれる第１磁性層１１と電気的に接続される。第３スイッチＳＷ３のゲートは、配線ＬＬ１〜ＬＬｍの１つと電気的に接続される。

配線ＷＬ１〜ＷＬＭは、第１回路７５ａと電気的に接続される。配線ＬＬ１〜ＬＬｍは、第２回路７５ｂと電気的に接続される。これらの回路は、例えば、デコーダを含む。

磁気記憶装置１１２において、例えば、第１動作ＯＰ１の少なくとも一部が、複数の記憶部ＭＰの少なくとも一部において同時に行われても良い。

磁気記憶装置１１２において、例えば、第２動作ＯＰ２の少なくとも一部が、複数の記憶部ＭＰの少なくとも一部において同時に行われても良い。

磁気記憶装置１１２において、例えば、第３動作ＯＰ３の少なくとも一部が、複数の記憶部ＭＰの少なくとも一部において同時に行われても良い。

磁気記憶装置１１２において、例えば、第４動作ＯＰ４の少なくとも一部が、複数の記憶部ＭＰの少なくとも一部において同時に行われても良い。

図９は、第１動作ＯＰ１の後に行われる第２動作ＯＰ２を例示している。例えば、図中の右端の磁気素子ＭＥにおいて、「第２動作の実施」が行われる。

例えば、配線ＬＬ１は第５電位Ｖ５とされ、配線ＬＬ２は、第４電位Ｖ４とされる。例えば、第１記憶部ＭＰ１の第１スイッチＳＷ１、及び、第Ｍ記憶部ＭＰＭの第ＭスイッチＳＷＭは、導通状態である。例えば、第２記憶部ＭＰ２の第２スイッチＳＷ２、及び、第３記憶部ＭＰ３の第３スイッチＳＷ３は、非導通状態（例えば絶縁状態であり、浮遊電位ＦＬＴ）である。

これにより、第１記憶部ＭＰ１及び第Ｍ記憶部ＭＰＭの右端の磁気素子ＭＥにおいて、第２記憶状態ＳＴ２が形成される。例えば、第２記憶部ＭＰ２及び第３記憶部ＭＰ３の右端の磁気素子ＭＥにおいて、第１記憶状態ＳＴ１が維持される。第２記憶部ＭＰ２及び第３記憶部ＭＰ３の右端の磁気素子ＭＥにおいて、第２動作ＯＰ２が実施されない、または、第３動作ＯＰ３が実施される。

このような「第２動作の実施」が、複数の磁気素子ＭＥ（ｍ個の磁気素子ＭＥ）に関して、例えば、逐次行われる。

このように、実施形態において、複数の記憶部ＭＰが設けられても良い。制御部７０は、複数の記憶部ＭＰの少なくとも２つについて、第１動作ＯＰ１を並列で実施しても良い。そして、制御部７０は、複数の記憶部ＭＰの少なくとも２つについて、第１動作ＯＰ１を並列で実施した後に、複数の記憶部ＭＰの上記の少なくとも２つについて、第２動作ＯＰ２を並列で実施しても良い。

磁気記憶装置１１２には、第１実施形態に関して説明した第２動作ＯＰ２及び第２実施形態に関して説明した動作ＯＰ２が適用できる。例えば、磁気記憶装置１１２には、第１実施形態に係る第１電位状態、及び、第２実施形態に係る第１電位状態のいずれかが適用できる。

第１実施形態及び第２実施形態においては、第２動作ＯＰ２は、「ｉ」を増大または減少させて逐次行われる。

（第３実施形態）
第３実施形態においては、任意の磁気素子ＭＥに関して、第２動作ＯＰ２が実施される。
図１０は、第３実施形態に係る磁気記憶装置を例示する模式図である。
図１０に示すように、磁気記憶装置１１３においては、任意の第ｉ磁気素子Ｍ（ｉ）について第２動作ＯＰ２が行われる。この第２動作ＯＰ２は、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）についての第１動作ＯＰ１（図２参照）が行われた後に実施される。

第３実施形態において、第２動作ＯＰ２において、制御部７０は、第１部分２１ａ及び第２部分２１ｂを第１電位状態としつつ、第（ｉ＋１）磁気素子Ｍ（ｉ＋１）を第４電位Ｖ４に設定し、第ｉ磁気素子Ｍ（ｉ）を第５電位Ｖ５に設定して、第ｉ磁気素子Ｍ（ｉ）を第２記憶状態ＳＴ２とする。

第３実施形態における第１電位状態は、例えば、第２実施形態における第１電位状態と同じでも良い。例えば、第１電位状態において、第１部分２１ａは第６電位Ｖ６であり、第２部分２１ｂは第７電位Ｖ７である。または、第１電位状態において、第１部分２１ａ及び第２部分２１ｂの少なくともいずれかは、浮遊電位ＦＬＴである。

第３実施形態における第１電位状態は、例えば、第１実施形態における第１電位状態と同じでも良い。

第３実施形態においても、例えば、異なる記憶状態のそれぞれが安定して形成される。実施形態によれば、安定した動作が可能な磁気記憶装置を提供できる。

（第４実施形態）
第３実施形態においては、任意の複数の磁気素子ＭＥに関して、第２動作ＯＰ２が実施される。
図１１は、第４実施形態に係る磁気記憶装置を例示する模式図である。
図１１に示すように、磁気記憶装置１１４においては、複数の磁気素子ＭＥ（この例では、磁気素子ＭＥ（Ａ）及び磁気素子ＭＥ（Ｂ））について第２動作ＯＰ２が行われる。この第２動作ＯＰ２は、例えば、第１〜第Ｎ磁気素子Ｍ（１）〜Ｍ（Ｎ）についての第１動作ＯＰ１（図２参照）が行われた後に実施される。

第４実施形態において、第２動作ＯＰ２において、制御部７０は、第１部分２１ａ及び第２部分２１ｂを第１電位状態としつつ、磁気素子ＭＥ（Ａ）及び磁気素子ＭＥ（Ｂ）を第５電位Ｖ５に設定し、磁気素子ＭＥ（Ａ）及び磁気素子ＭＥ（Ｂ）を除く磁気素子ＭＥを第４電位Ｖ４に設定する。これにより、磁気素子ＭＥ（Ａ）及び磁気素子ＭＥ（Ｂ）が第２記憶状態ＳＴ２とされる。

第４実施形態における第１電位状態は、例えば、第２実施形態における第１電位状態と同じでも良い。例えば、第１電位状態において、第１部分２１ａは第６電位Ｖ６であり、第２部分２１ｂは第７電位Ｖ７である。または、第１電位状態において、第１部分２１ａ及び第２部分２１ｂの少なくともいずれかは、浮遊電位ＦＬＴである。

第４実施形態における第１電位状態は、例えば、第１実施形態における第１電位状態と同じでも良い。

第４実施形態においても、例えば、異なる記憶状態のそれぞれが安定して形成される。実施形態によれば、安定した動作が可能な磁気記憶装置を提供できる。

実施形態において、第１磁性層１１は、ＳＡＦ構造を有しても良い。この場合、第１磁性層１１は、複数の磁性膜を含む。複数の磁性膜の１つのＭｓ・ｔ（磁気膜厚）は、複数の磁性膜の別の１つのＭｓ・ｔ（磁気膜厚）と異なっても良い。これにより、漏洩磁界が生じる。この漏洩磁界が第１対向磁性層１１ｃに作用しても良い。これにより、第１対向磁性層１１ｃの磁化の向きを適度に制御できる。動作がさらに安定になる。

上記のように、実施形態においては、例えば、第１導電部材２１に電流を供給して、複数の磁気素子ＭＥを第１記憶状態ＳＴ１とする。この後、所望の磁気素子ＭＥの電位を制御する第２動作ＯＰ２を行い、第２記憶状態ＳＴ２を形成する。この「第２動作の実施」を逐次行う。

例えば、第１記憶状態ＳＴ１の形成、及び、第２記憶状態ＳＴ２の形成の両方に、第１導電部材２１に流れる電流を利用する参考例がある。この参考例においては、磁気素子ＭＥの面積抵抗は小さくされる。参考例においては、意図しない磁気素子ＭＥに意図しない電流が流れ、この電流が第１導電部材２１に流入する場合がある。これにより、実効的な書き込み電流が変動する場合がある。参考例においては、磁気素子ＭＥの面積抵抗は小さく、書き込み電流の変動が無視できない大きさになる。参考例においては、例えば、書き込むデータに依存して書き込み電流が変動する。このため、データの組み合わせによってはエラー率が上昇する場合がある。

これに対して、本実施形態においては、特殊な書き込みシーケンスにより、エラー率の上昇が抑制できる。

実施形態によれば、動作がより安定になる。実施形態によれば、小さい電流においても安定した動作が可能になり、消費エネルギーが低減できる。

実施形態は、例えば、以下の構成（例えば技術案）を含んでも良い。
（構成１）
記憶部と、
制御部と、
を備え、
前記記憶部は、
第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含む第１導電部材と、
前記第３部分に設けられた複数の磁気素子と、
を含み、
前記制御部は、前記第１部分、前記第２部分、及び、前記複数の磁気素子と電気的に接続され、
前記制御部は、前記複数の磁気素子を第１記憶状態とする第１動作を実施し、
前記制御部は、複数の磁気素子の１つを前記第１記憶状態とは異なる第２記憶状態とするときに第２動作を実施し、
前記第１動作において、前記制御部は、前記第１部分を第１電位とし前記第２部分を第２電位としつつ、前記複数の磁気素子のそれぞれの電位を第３電位または浮遊電位とし、前記第２電位は前記第１電位よりも高く、前記第３電位は前記第１電位とは異なり前記第２電位とは異なり、
前記第２動作において、前記制御部は、前記第１部分及び前記第２部分を第１電位状態としつつ、前記複数の磁気素子の１つを第４電位に設定し、前記複数の磁気素子の別の１つを第５電位に設定して、前記複数の磁気素子の前記別の１つを前記第２記憶状態とし、
前記第１電位状態において、前記第１部分は第６電位であり前記第２部分は第７電位であり、前記第７電位は前記第６電位以上である、または、前記第１部分及び前記第２部分の少なくともいずれかは浮遊電位である、磁気記憶装置。

（構成２）
前記制御部は、複数の磁気素子の前記１つを前記第２記憶状態としないときに、前記第２動作を実施しない、または、第３動作を実施し、
前記第３動作において、前記複数の磁気素子の前記１つの電位の状態を、前記複数の磁気素子の前記別の１つの電位の状態と、実質的に同じにする、構成１記載の磁気記憶装置。

（構成３）
前記第２動作の後において、前記複数の磁気素子の前記１つは、前記第１記憶状態である、構成１または２に記載の磁気記憶装置。

（構成４）
前記第１動作において、前記制御部は、前記第２部分から前記第１部分への向きの電流を供給する構成１〜３のいずれか１つに記載の磁気記憶装置。

（構成５）
前記複数の磁気素子の前記１つの前記第１記憶状態における電気抵抗は、前記複数の磁気素子の前記１つの前記第２記憶状態における電気抵抗とは異なる、構成１〜４のいずれか１つに記載の磁気記憶装置。

（構成６）
前記複数の磁気素子は、第１〜第Ｎ磁気素子（Ｎは、２以上の整数）を含み、
前記第１〜前記第Ｎ磁気素子は順に並び、
前記制御部は、前記第１〜前記第Ｎ磁気素子に含まれる第ｉ磁気素子（ｉは１以上（Ｎ−１）以下の整数）を前記第２記憶状態とするときに前記第２動作を実施し、
前記第２動作において、前記制御部は、前記第１部分及び前記第２部分を前記第１電位状態としつつ、第（ｉ＋１）磁気素子を前記第４電位に設定し、前記第ｉ磁気素子を前記第５電位に設定する、構成１〜４のいずれか１つに記載の磁気記憶装置。

（構成７）
記憶部と、
制御部と、
を備え、
前記記憶部は、
第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含む第１導電部材と、
前記第３部分に設けられた複数の磁気素子と、
を含み、
前記制御部は、前記第１部分、前記第２部分、及び、前記複数の磁気素子と電気的に接続され、
前記複数の磁気素子は、第１〜第Ｎ磁気素子（Ｎは、２以上の整数）を含み、
前記第１〜前記第Ｎ磁気素子は順に並び、
前記制御部は、前記第１〜前記第Ｎ磁気素子を第１記憶状態とする第１動作を実施し、
前記制御部は、前記第１〜前記第Ｎ磁気素子に含まれる第ｉ磁気素子（ｉは１以上（Ｎ−１）以下の整数）を前記第１記憶状態とは異なる第２記憶状態とするときに第２動作を実施し、
前記第１動作において、前記制御部は、前記第１部分を第１電位とし前記第２部分を第２電位としつつ、前記第１〜前記第Ｎ磁気素子のそれぞれの電位を第３電位または浮遊電位とし、前記第２電位は前記第１電位よりも高く、前記第３電位は前記第１電位とは異なり前記第２電位とは異なり、
前記第２動作において、前記制御部は、前記第１部分及び前記第２部分を第１電位状態としつつ、第（ｉ＋１）磁気素子を第４電位に設定し、前記第ｉ磁気素子を第５電位に設定して、前記第ｉ磁気素子を前記第２記憶状態とし、
前記第１電位状態において、前記第１部分は第６電位であり前記第２部分は第７電位である、または、前記第１部分及び前記第２部分の少なくともいずれかは浮遊電位であり、
前記制御部は、前記第２動作を、前記ｉを順に変化させて行う、磁気記憶装置。

（構成８）
前記第（ｉ＋１）磁気素子と前記第１部分との間の距離は、第ｉ磁気素子と前記第１部分との間の距離よりも長い、構成６または７に記載の磁気記憶装置。

（構成９）
前記第（ｉ＋１）磁気素子と前記第１部分との間の距離は、第ｉ磁気素子と前記第１部分との間の距離よりも短い、構成６または７に記載の磁気記憶装置。

（構成１０）
前記制御部は、前記第２動作を、前記ｉを１から前記（Ｎ−１）へ上昇させて順に行う、構成８または９に記載の磁気記憶装置。

（構成１１）
前記制御部は、前記第２動作を、前記ｉを前記（Ｎ−１）から１へ下降させて順に行う、構成８または９に記載の磁気記憶装置。

（構成１２）
前記ｉは、２以上であり、
前記第２動作において、前記制御部は、前記第１部分及び前記第２部分を前記第１電位状態としつつ、前記第１磁気素子〜前記第（ｉ−１）磁気素子を前記第４電位または前記浮遊電位に設定する、構成６〜１１のいずれか１つに記載の磁気記憶装置。

（構成１３）
前記ｉは、前記（Ｎ−２）以下であり、
前記第２動作において、前記制御部は、前記第１部分及び前記第２部分を前記第１電位状態としつつ、前記第（ｉ＋２）磁気素子〜前記第Ｎ磁気素子を前記第５電位とは異なる第８電位または前記浮遊電位に設定する、構成６〜１２のいずれか１つ記載の磁気記憶装置。

（構成１４）
前記第８電位は、前記第４電位と同じである、構成１３記載の磁気記憶装置。

（構成１５）
前記制御部は、前記第Ｎ磁気素子を前記第２記憶状態とする場合に前記第２動作の後に第４動作をさらに実施し、
前記第４動作において、前記制御部は、前記第１部分の前記電位を前記第２部分の前記電位以下としつつ、前記第Ｎ磁気素子の電位を、前記第２部分の前記電位よりも低くする、構成６〜１４のいずれか１つに記載の磁気記憶装置。

（構成１６）
前記第ｉ磁気素子の前記第１記憶状態における電気抵抗は、前記第ｉ磁気素子の前記第２記憶状態における電気抵抗とは異なる、構成６〜１５のいずれか１つに記載の磁気記憶装置。

（構成１７）
前記第１〜前記第Ｎ磁気素子のそれぞれは、第１磁性層と、前記第１磁性層と前記第１導電部材との間に設けられた第１対向磁性層と、前記第１磁性層と前記第１対向磁性層との間に設けられた第１非磁性層と、を含み、
前記制御部は、前記第１〜前記第Ｎ磁気素子のそれぞれに含まれる前記第１磁性層と電気的に接続される、構成６〜１６のいずれか１つに記載の磁気記憶装置。

（構成１８）
前記第１電位は、前記第２電位と前記第３電位の間である、構成１〜１７のいずれか１つに記載の磁気記憶装置。

（構成１９）
前記第６電位は、前記第４電位と前記第５電位との間であり、
前記第７電位は、前記第４電位と前記第５電位との間である、構成１〜１８のいずれか１つに記載の磁気記憶装置。

（構成２０）
複数の前記記憶部が設けられ、
前記制御部は、前記複数の記憶部の少なくとも２つについて前記第１動作を並列で実施した後に、前記複数の記憶部の前記少なくとも２つについて前記第２動作を並列で実施する、構成１〜１９のいずれか１つに記載の磁気記憶装置。

実施形態によれば、安定した動作が可能な磁気記憶装置が提供できる。

本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。

以上、例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの例に限定されるものではない。例えば、磁気記憶装置に含まれる記憶部、制御部、導電部材、磁性層、非磁性層及び導電部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

各例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１１…第１磁性層、１１ｃ…対向磁性層、１１ｎ…非磁性層、２１…第１導電部材、２１ａ〜２１ｃ…第１〜第３部分、７０…制御部、７０ａ〜７０ｃ…配線、７５ａ、７５ｂ…第１、第２回路、１１０〜１１４…磁気記憶装置、ＦＬＴ…浮遊電位、Ｉ１、Ｉ２、Ｉ４…電流、ＬＬ１〜ＬＬｍ…配線、Ｍ（１）〜Ｍ（Ｎ）…第１〜第Ｎ磁気素子、Ｍ（ｉ）…第ｉ磁気素子、ＭＥ、ＭＥ（Ａ）、ＭＥ（Ｂ）…磁気素子、ＭＰ…記憶部、ＭＰ１〜ＭＰＭ…第１〜第Ｍ記憶部、ＯＰ１〜ＯＰ４…第１〜第４動作、ＳＴ１、ＳＴ２…第１、第２記憶状態、ＳＷ…スイッチ、ＳＷ１〜ＳＷＭ…第１〜第Ｍスイッチ、Ｖ１〜Ｖ９…第１〜第９電位、ＷＬ１〜ＷＬＭ…配線

Claims

記憶部と、
制御部と、
を備え、
前記記憶部は、
第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含む第１導電部材と、
前記第３部分に設けられた複数の磁気素子と、
を含み、
前記制御部は、前記第１部分、前記第２部分、及び、前記複数の磁気素子と電気的に接続され、
前記複数の磁気素子は、第１〜第Ｎ磁気素子（Ｎは、３以上の整数）を含み、
前記第１〜前記第Ｎ磁気素子は順に並び、
前記制御部は、前記第１〜前記第Ｎ磁気素子を第１記憶状態とする第１動作を実施し、
前記制御部は、前記第１〜前記第Ｎ磁気素子に含まれる第ｉ磁気素子（ｉは１以上（Ｎ−１）以下の整数）を前記第１記憶状態とは異なる第２記憶状態とするときに第２動作を実施し、
前記第１動作において、前記制御部は、前記第１部分を第１電位とし前記第２部分を第２電位としつつ、前記第１〜前記第Ｎ磁気素子のそれぞれの電位を第３電位または浮遊電位とし、前記第２電位は前記第１電位よりも高く、前記第３電位は前記第１電位とは異なり前記第２電位とは異なり、
前記第２動作において、前記制御部は、前記第１部分及び前記第２部分を第１電位状態としつつ、第（ｉ＋１）磁気素子を第４電位に設定し、前記第ｉ磁気素子を第５電位に設定して、前記第ｉ磁気素子を前記第２記憶状態とし、
前記第１電位状態において、前記第１部分は第６電位であり前記第２部分は第７電位である、または、前記第１部分及び前記第２部分の少なくともいずれかは浮遊電位であり、
前記制御部は、前記第２動作を、前記ｉを順に変化させて行う、磁気記憶装置。
前記第（ｉ＋１）磁気素子と前記第１部分との間の距離は、第ｉ磁気素子と前記第１部分との間の距離よりも長い、請求項１記載の磁気記憶装置。
前記第（ｉ＋１）磁気素子と前記第１部分との間の距離は、第ｉ磁気素子と前記第１部分との間の距離よりも短い、請求項１記載の磁気記憶装置。
前記制御部は、前記第２動作を、前記ｉを１から前記（Ｎ−１）へ上昇させて順に行う、請求項２または３に記載の磁気記憶装置。
前記制御部は、前記第２動作を、前記ｉを前記（Ｎ−１）から１へ下降させて順に行う、請求項２または３に記載の磁気記憶装置。
前記第１電位は、前記第２電位と前記第３電位の間である、請求項１〜５のいずれか１つに記載の磁気記憶装置。
前記第６電位は、前記第４電位と前記第５電位との間であり、
前記第７電位は、前記第４電位と前記第５電位との間である、請求項１〜６のいずれか１つに記載の磁気記憶装置。
複数の前記記憶部が設けられ、
前記制御部は、前記複数の記憶部の少なくとも２つについて前記第１動作を並列で実施した後に、前記複数の記憶部の前記少なくとも２つについて前記第２動作を並列で実施する、請求項１〜７のいずれか１つに記載の磁気記憶装置。