JP2015521795A - メモリセル、半導体デバイス構造、メモリシステムおよび作製方法 - Google Patents

メモリセル、半導体デバイス構造、メモリシステムおよび作製方法 Download PDF

Info

Publication number
JP2015521795A
JP2015521795A JP2015518441A JP2015518441A JP2015521795A JP 2015521795 A JP2015521795 A JP 2015521795A JP 2015518441 A JP2015518441 A JP 2015518441A JP 2015518441 A JP2015518441 A JP 2015518441A JP 2015521795 A JP2015521795 A JP 2015521795A
Authority
JP
Japan
Prior art keywords
magnetic
region
coupler
sub
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015518441A
Other languages
English (en)
Other versions
JP6096290B2 (ja
Inventor
アイ． キニー，ウェイン
アイ． キニー，ウェイン
クラ，ヴィトルド
ジェイ． クレイマー，スティーブン
ジェイ． クレイマー，スティーブン
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2015521795A publication Critical patent/JP2015521795A/ja
Application granted granted Critical
Publication of JP6096290B2 publication Critical patent/JP6096290B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3218—Exchange coupling of magnetic films via an antiferromagnetic interface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

メモリセルが開示される。メモリセル内の磁気領域は、磁気サブ領域およびカプラーサブ領域の交互の構造を含む。カプラーサブ領域のカプラー材料は、隣接する磁気サブ領域を反強磁性的に接続し、隣接する磁気サブ領域によって示される垂直磁気配向を発生または促進させる。カプラーサブ領域によって相互に間隔を空けて配置された隣接する磁気サブ領域は、反対方向に方向付けられた磁気配向を示す。磁気およびカプラーサブ領域はそれぞれ、磁気領域をコンパクトな構造において形成するように個別調整された厚さであり得る。メモリセル中の自由領域のスイッチング時に磁気領域から出射される磁気双極子場間の干渉を低減または排除することができる。また、半導体デバイス構造、スピントルク伝達磁気ランダムアクセスメモリ（ＳＴＴＭＲＡＭ）システムおよび作製方法も開示される。【選択図】図６

Description

本出願は、米国特許出願シリアル番号第１３／５２７，２６２号（出願日：２０１２年６月１９日、「Ｍｅｍｏｒｙ Ｃｅｌｌｓ， Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ Ｓｔｒｕｃｔｕｒｅｓ， Ｍｅｍｏｒｙ Ｓｙｓｔｅｍｓ， ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｆａｂｒｉｃａｔｉｏｎ」）の出願日の恩恵を主張する。
本開示は、多様な実施形態において、メモリデバイスの設計および作製の分野に主に関する。より詳細には、本開示は、スピントルク伝達磁気ランダムアクセスメモリ（ＳＴＴＭＲＡＭ）セルとして特徴付けられるメモリセルの設計および作製に関する。
磁気ランダムアクセスメモリ（ＭＲＡＭ）は、磁気抵抗に基づいた不揮発性コンピュータメモリ技術である。一種のＭＲＡＭセルとして、例えば図１に示すようなスピントルク伝達ＭＲＡＭ（ＳＴＴＭＲＡＭ）セルがある。従来のＳＴＴＭＲＡＭセルは、基板１０２によって支持される磁気セルコア１００を含む。磁気セルコア１００は、少なくとも２つの磁気領域（例えば、「固定領域」１３０および「自由領域１７０」）を非磁気領域１６０を両者に挟んだ様態で含む。１つ以上の下側中間領域１２０および１つ以上の上側中間領域１８０が、磁気セルコア１００構造の磁気領域（例えば、固定領域１３０および自由領域１７０）の下側および上側にそれぞれ配置され得る。
垂直方向の磁気異方性（「ＰＭＡ」）を示すように構成されたＳＴＴＭＲＡＭセルは、固定領域１３０および自由領域１７０を含む。固定領域１３０は、固定された垂直磁気配向を有する。自由領域１７０は、垂直磁気配向を有する。この垂直磁気配向は、セル作動時において「平行」構成（図１）と「逆平行」構成（図２）との間で切り換えることができる。平行配向（図１）において、自由領域１７０の磁気配向１７１は、固定領域１３０の磁気配向１３１と実質的に同一方向（例えば、北または南）に方向付けられ、これにより、磁気抵抗素子（すなわち、固定領域１３０および自由領域１７０）上において下側電気抵抗が発生する。この比較的低い電気抵抗の状態は、ＭＲＡＭセルの「０」状態として定義され得る。逆平行構成（図２）において、自由領域１７０の磁気配向１７２は、固定領域１３０の磁気配向１３１の実質的に反対方向（例えば、北または南）に方向付けられ、これにより、磁気抵抗素子（すなわち、固定領域１３０および自由領域１７０）上においてより高い電気抵抗が発生する。この比較的高い電気抵抗の状態は、ＭＲＡＭセルの「１」状態として定義され得る。
自由領域１７０の磁気配向１７１および１７２の切り換えと、その結果発生する磁気抵抗素子上における高抵抗状態または低抵抗状態とにより、典型的なＭＲＡＭセルの書き込み動作および読み出し動作が可能になる。動作時において、プログラミング電流が発生して、アクセストランジスタおよび磁気セルコア１００中を流れ得る。磁気セルコア１００内の固定領域１３０は、プログラミング電流の電子スピンを分極させ、スピン分極電流が磁気セルコア１００を通過するとトルクが発生する。スピン分極電子流は、自由領域１７０上のトルクを付加することにより、自由領域１７０と相互作用する。磁気セルコア１００を通過するスピン分極電子流のトルクは、自由領域１３０の臨界スイッチング電流密度（Ｊｃ）よりも高く、スピン分極電子流によって付与されるトルクは、磁化方向（すなわち、自由領域１７０の磁気配向１７１と磁気配向１７２との間の方向）を切り換えるのに十分である。よって、プログラミング電流を用いて、自由領域１７０の磁気配向１７１および１７２を固定領域１３０の磁気配向１３１に平行（図１）または逆平行（図２）にアライメントさせることができる。
理想的には、自由領域１７０を平行構成（図１）から逆平行構成（図２）へ切り換えるために必要なプログラミング電流量は、逆平行構成（図２）を平行構成（図１）へ切り換えるために必要なプログラミング電流量と実質的に同じである。このような切り換えのための等しいプログラミング電流は、本明細書において「対称スイッチング」と呼ばれる。
対称スイッチングは理想的であるものの、従来の磁気セルコア１００においては、１つ以上の磁気領域は、磁気特性に起因して、磁気双極子場を出射し得、自由領域１７０におけるスイッチングと干渉し得る。例えば、図１および図２において、磁気双極子場１３２が固定領域１３０から出射され得る様子が図示されている。（顕著なことに、磁気双極子場１３２が固定領域１３０の実質的に上面と下面との全体の間を通過している様子が図示されているが、実際は、固定領域１３０は、固定領域１３０の幅よりも実質的に小さな高さを持ち得、これにより、固定領域１３０の側壁のみに実質的に近接する上面および下面から磁気双極子場１３２が出射され得る）。自由領域１７０が一構成（例えば、平行構成（図１））である場合、自由領域１７０の磁気配向１７１は、固定領域１３０からの磁気双極子場１３２と少なくとも部分的平行アライメントをとり得る。しかし、自由領域１７０が他方の構成（例えば、逆平行構成（図２））をとる場合、自由領域１７０の磁気配向１７２は、磁気双極子場１３２と少なくとも部分的逆平行アライメントをとり得る。次に、図１および図２に示すように、磁気双極子場１３２は固定領域１３０の上面から出射され得、自由領域１７０の一部を通過した後、アーク放電により固定領域１３０の下面に到達する。自由領域１７０が平行構成（図１）にある場合、固定領域１３０からの磁気双極子場１３２および自由領域１７０の磁気配向１７１双方が実質的に同一方向（例えば、それぞれ上方および上方）に方向付けられ得る。しかし、自由領域１７０が逆平行構成（図２）にある場合、固定領域１３０からの磁気双極子場１３２および自由領域１７０の磁気配向１７２が実質的に反対方向（例えば、それぞれ上方および下方）に方向付けられ得る。そのため、自由領域１７０は、逆平行構成（図２）よりも平行構成（図１）においてより高い親和性を持ち得るため、自由領域１７０を逆平行構成（図２）から平行構成（図１）へ切り換える場合よりも自由領域１７０を平行構成（図１）から逆平行構成（図２）へ切り換える際により大量のプログラミング電流が必要となり得る。そのため、固定領域１３０から出射された磁気双極子場１３２の存在に起因して、ＭＲＡＭセルの作動時において自由領域１７０の磁気配向１７１および１７２を対称に切り換える能力が損なわれ得る。
浮遊磁気双極子場１３２からの干渉に起因するスイッチングへの悪影響を排除するための努力が為されてきた。これらの努力を挙げると、例えば、磁気領域（例えば、固定領域１３０）内の磁気配向のバランスをとることにより磁気双極子場１３２を中和する試みなどがある。例えば、図３に示す従来の固定領域３３０においては、磁気材料３３４が導電性材料３３６によって分離される。カプラー材料３３８により、固定領域３３０の下側領域および上側領域が接続される。磁気材料３３４間に配置された導電性材料３３６に起因して、磁気材料３３４は垂直方向の異方性（すなわち、垂直磁気配向３３１および３３３）を示し、一方、カプラー材料３３８は隣接磁気材料の逆平行接続が得られるように製剤および配置されている。よって、固定領域３３０は、固定領域３３０の上側領域および下側領域が単一の介在するカプラー材料３３８を介して接続された合成反強磁性体（ＳＡＦ）として構成される。その目的は、反対方向の磁気配向３３１および３３３を用いて、上側領域から出射された磁気双極子場を下側領域から出射された磁気双極子場により有効に無力化することができることである。しかし、セルの自由領域は、固定領域３３０の上側および下側領域のうちの１つへより近接して配置されるため、自由領域が経験する上側領域および下側領域により近接して出射される磁気双極子場は、自由領域が経験する他方の磁気双極子場よりも強い。そのため、上側領域および下側領域の磁気配向のバランスをとったとしても、セル自由領域が経験する磁気双極子場を有効に無力化できない可能性がある。そのため、自由領域の対称スイッチングを達成するセルコア構造の設計は困難であった。
メモリセルが開示される。メモリセルは、磁気材料およびカプラー材料の交互の構造を含む磁気領域を含む。磁気領域は、垂直磁気配向を示す。
メモリセルの形成方法も開示される。この方法は、磁気領域を形成することを含む。磁気領域を形成することは、垂直磁気配向を示す磁気サブ領域を形成することを含む。カプラーサブ領域が、磁気サブ領域上に形成される。別の磁気サブ領域が、カプラーサブ領域上に形成される。別の磁気サブ領域は、磁気サブ領域によって示される垂直磁気配向と反対方向に方向付けられた別の垂直磁気配向を示す。別のカプラーサブ領域が、別の磁気サブ領域上に形成される。
少なくとも２つの磁気領域を含むメモリセルも開示される。少なくとも２つの磁気領域のうち少なくとも１つは、カプラーサブ領域を含む。カプラーサブ領域はそれぞれ、カプラーサブ領域のうち別のカプラーサブ領域から垂直磁気配向を示す磁気サブ領域により分離される。
磁気領域を含むメモリセルも開示される。磁気領域は、複数の磁気サブ領域を含む。複数のうち少なくとも１つの磁気サブ領域は、複数のうち一対の隣接する磁気サブ領域によって示される垂直磁気配向の反対側の垂直磁気配向を示す。
半導体デバイス構造も開示される。この半導体デバイス構造は、スピントルク伝達磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）アレイを含む。ＳＴＴ−ＭＲＡＭアレイは、複数のＳＴＴ−ＭＲＡＭセルを含む。複数のうち各ＳＴＴ−ＭＲＡＭセルは、垂直磁気配向を示す磁気領域を含むセルコアを含む。磁気領域は、カプラー材料の複数の間隔を空けて配置されたサブ領域を含む。
スピントルク伝達磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）システムも開示される。ＳＴＴ−ＭＲＡＭシステムは、磁気材料の複数のサブ領域を含む磁気領域を含む少なくとも１つの磁気メモリセルを含む。複数のうちのサブ領域は、複数のうち別のサブ領域が示す別の垂直磁気配向と反対方向に方向付けられる垂直磁気配向を示す。少なくとも１つの周辺デバイスは、少なくとも１つの磁気メモリセルと通信して動作可能である。
平行構成における自由領域を含む従来のＳＴＴＭＲＡＭセルの磁気セルコアの断面立面模式図である。 逆平行構成における自由領域を含む図１の従来のＳＴＴＭＲＡＭセルの磁気セルコアの断面立面模式図である。 従来のＳＴＴＭＲＡＭセルの固定領域の断面立面模式図である。 本開示の実施形態によるメモリセルを有するＳＴＴＭＲＡＭシステムの模式図である。 本開示の実施形態によるＳＴＴＭＲＡＭシステムの固定領域の断面立面模式図である。 本開示の実施形態によるＳＴＴＭＲＡＭセルのセルコア構造の断面立面模式図であり、ＳＴＴＭＲＡＭセルは、図５の固定領域を含む。 本開示の実施形態によるＳＴＴＭＲＡＭセルのセルコア構造の断面立面模式図であり、ＳＴＴＭＲＡＭセルは、自由領域のいずれかの側部（すなわち、上部および下部）上に配置された図５の２つの固定領域を含む。 本開示の実施形態によるＳＴＴＭＲＡＭセルのセルコア構造の断面立面模式図であり、ＳＴＴＭＲＡＭセルは、図５の固定領域と、狭自由領域とを含む。 本開示の実施形態によるＳＴＴＭＲＡＭセルのセルコア構造の断面立面模式図であり、ＳＴＴＭＲＡＭセルは、図５の固定領域と、本開示の実施形態による構造の自由領域とを含む。 本開示の実施形態によるＳＴＴＭＲＡＭセルのセルコア構造の断面立面模式図であり、ＳＴＴＭＲＡＭセルは、図３の固定領域と、図９の自由領域とを含む。 本開示の実施形態によるＳＴＴＭＲＡＭセルのセルコア構造の断面立面模式図であり、ＳＴＴＭＲＡＭセルは、図５の固定領域と、図９の自由領域と、本開示の実施形態による構造の基準領域とを含む。 本開示の実施形態のメモリセルを含む半導体デバイス構造の簡単なブロック図である。 本開示の１つ以上の実施形態に従って実行されたシステムの簡単なブロック図である。
メモリセル、そのようなメモリセルを含む半導体デバイス構造、メモリシステム、およびそのようなメモリセルの形成方法が開示される。メモリセルは、垂直磁気配向を示す磁気領域を含む。磁気領域に含まれる１つ以上の磁気材料および１つ以上のカプラー材料は、磁気材料がカプラー材料と交互に配置されて、本明細書においていわゆる「交互の構造」が形成されるように、配置される。この「交互の構造」において、一定量の磁気材料（すなわち、「磁気サブ領域」）が一定量のカプラー材料（すなわち、「カプラーサブ領域」）に隣接して配置される。この一定量のカプラー材料（すなわち、「カプラーサブ領域」）は、別の一定量の磁気材料（すなわち、別の磁気サブ領域）に隣接して配置される。別の一定量のカプラー材料（すなわち、別のカプラーサブ領域）は、別の一定量の磁気材料（すなわち、別の磁気サブ領域）に隣接して配置され得、このような構成が順序通り継続される。よって、メモリセルの磁気領域は、磁気サブ領域およびカプラーサブ領域の交互の構造を含む。
交互の構造のカプラー材料は、隣接する磁気材料を反強磁性的に接続するように、製剤される。また、カプラー材料は、隣接する磁気材料内に垂直磁気配向を発生させ得る。カプラーサブ領域によって接続された磁気サブ領域は、反対方向に方向付けられた垂直磁気配向を示す。そのため、磁気領域の交互の構造は、垂直磁気配向が交互の磁気サブ領域をさらに含む。
カプラー材料は、反強磁性的接続を提供しかつ隣接する磁気材料中の垂直磁気配向を発生させるため、本開示の実施形態による交互の構造を用いた磁気領域は、反強磁性的接続のための１つの材料および垂直磁気配向のための別の材料を有する従来の磁気領域よりも肉薄にすることができる。そのため、メモリセルのセルコアを、従来のメモリセルのセルコアよりもよりコンパクトな構造にすることができる。
さらに、磁気領域（例えば、固定領域）内の磁気サブ領域のそれぞれの厚さを従来のＭＲＡＭメモリセルの固定領域の磁気領域のものよりも肉薄にすることができるため、磁気サブ領域から出射される磁気双極子場を従来の磁気領域から出射される磁気双極子場よりも小型にすることができる。このような磁気双極子場の最小化により、出射された磁気双極子場の自由領域のスイッチングとの干渉が低減する。
さらに、磁気領域内の各磁気サブ領域は、反対方向に方向付けられた垂直磁気配向を示す少なくとも１つの隣接する磁気サブ領域に緊密に配置されるため、近隣において出射された別の磁気双極子場により、１つの磁気サブ領域から出射された磁気双極子場を有効に実質的に無効化することができる。このような実質的な無効化により、磁気双極子場が自由領域のスイッチングと干渉する可能性が低減する。
本明細書において用いられる「基板」という用語は、例えばメモリセル内の構成要素が形成されるベース材料または構造を包含的に意味する。基板は、半導体基板、支持構造上のベース半導体材料、金属電極、または、１つ以上の材料、構造または領域がその上に形成された半導体基板であり得る。基板は、従来のシリコン基板または半導体材料を含む他のバルク基板であり得る。本明細書において用いられる「バルク基板」という用語は、シリコンウェーハだけでなく、シリコンオンインシュレータ（「ＳＯＩ」）基板（例えば、シリコンオンサファイア（「ＳＯＳ」）基板またはシリコンオンガラス（「ＳＯＧ」）基板）、ベース半導体基盤上のシリコンエピタキシャル層、または他の半導体もしくは光電子工学材料（例えば、シリコンゲルマニウム（Ｓｉ１―ｘＧｅｘ（ここで、ｘは例えば、０．２〜０．８のモル分率である））、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）またはリン化インジウム（ＩｎＰ））も含む。さらに、以下の記載において「基板」について言及する場合、材料、領域または接合をベース半導体構造または基盤中に形成する際に前回のプロセス段階を用いることができる。
本明細書において用いられる「ＳＴＴＭＲＡＭセル」という用語は、磁気トンネル接合（「ＭＴＪ」）を含み得る磁気セル構造を包含的に意味する（ただし、自由領域と固定領域との間に配置された非磁気領域が絶縁性（例えば、誘電性）である場合）。あるいは、ＳＴＴＭＲＡＭセルの磁気セル構造はスピンバルブを含み得る（ただし、自由領域と固定領域との間に配置された非磁気領域が導電性である場合）。
本明細書において用いられる「セルコア」という用語は、自由領域および固定領域を含むメモリセル構造を包含的に意味する。このメモリセル構造を通じて、メモリセルの動作時において電流が流れて自由領域内に平行または逆平行磁気配向を発生させる。
本明細書において用いられる「垂直」という用語は、各領域の幅に対して垂直な方向を包含的に意味する。「垂直」とはまた、ＳＴＴＭＲＡＭセルが配置された基板の主要面に対して垂直な方向を包含的に意味する。
本明細書において用いられる「磁気材料」という用語は、強磁性材料およびフェリ磁性材料双方を包含的に意味する。
本明細書において用いられる「カプラー材料」という用語は、磁気材料の隣接する領域の間にＲＫＫＹ（Ｒｕｄｅｒｍａｎ Ｋｉｔｔｅｌ Ｋａｓｕｙａ Ｙｏｓｉｄａ）相互作用（本明細書において「逆平行接続」または「反強磁性的接続」とも呼ぶ）を発生させかつおよび垂直方向の異方性（すなわち、垂直磁気配向）を磁気材料の隣接する領域内に発生させるかまたは促進させるように製剤された材料を包含的に意味する。本開示の実施形態によるカプラー材料の例を非限定的に挙げると、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）またはこれらの組み合わせがある。
本明細書において用いられる「隣接」という用語は、材料、領域またはサブ領域について言及する場合において、特定された組成の隣の最も近隣の材料、領域またはサブ領域を意味する。特定された組成以外の他の組成の材料、領域またはサブ領域が、１つの材料、領域またはサブ領域と、特定された組成のその隣接する材料、領域またはサブ領域との間に配置され得る。例えば、特定のカプラーサブ領域に「隣接する」磁気サブ領域は、例えば複数の磁気サブ領域の磁気サブ領域であり、特定のカプラーサブ領域の隣の最も近隣にあり、この「隣接する」磁気サブ領域は、特定のカプラーサブ領域に直接隣接し得る。別の例として、特定の磁気サブ領域に「隣接する」磁気サブ領域は、例えば複数の磁気サブ領域の磁気サブ領域であり、特定の磁気サブ領域隣の最も近隣しており、この「隣接する」磁気サブ領域は、非磁気組成（例えば、カプラー材料）の材料、領域またはサブ領域により、特定の磁気サブ領域から間隔を空けて配置され得る。
本明細書において用いられる「サブ領域」という用語は、別の領域内に含まれる領域を包含的に意味する。よって、１つの領域は、複数のサブ領域を含み得る。
本明細書において用いられる「固定領域」という用語は、磁気材料を含みかつ（ＳＴＴＭＲＡＭセルの使用時および動作時において）固定磁気配向を有するＳＴＴＭＲＡＭセル内の領域を包含的に意味する。セルコアの１つの磁気領域（例えば、自由領域）の磁化方向が電流により変化しても、固定領域の磁化方向は変化しない。
本明細書において用いられる「自由領域」という用語は、ＳＴＴＭＲＡＭセル内の領域を包含的に意味する。この領域は、磁気材料を含み、ＳＴＴＭＲＡＭセルの使用および動作時において切換可能な磁気配向を有する。磁気配向は、「平行」方向と「逆平行」方向との間で切り換えることができる。「平行」方向において、自由領域によって示される磁気配向および固定領域によって示される磁気配向が同一方向に方向付けられ、「逆平行」方向において、自由領域によって示される磁気配向および固定領域によって示される磁気配向が相互に垂直方向の反対方向に方向付けられる。
本明細書において用いられる、方向を指す相対的用語（例えば、「上方」、「上方に方向付けられた」）は、１つの磁気配向または磁気双極子場と別の磁気配向または磁気双極子場との方向的関係を記述する際に簡便的に用いられる。他に明記無き限り、方向を指す相対的用語は、図示される方向に加えて、異なる配向および場の方向を包含することが意図される。例えば、配向が切り換えられた場合、「上方に方向付けられた」と記載または例示された磁気配向または磁気双極子場は、「下方に方向付けられた」となり、あるいは、「下方に方向付けられた」と記載または例示された磁気配向または磁気双極子場は、「上方に方向付けられた」となる。よって、「上方」という用語は、「下方」という用語に含まれる方向と反対の方向を包含する。よって、例えば「上方」という用語は、当該用語が用いられている文脈に応じて、南から北への方向および北から南への方向双方を含み得、「下方」という用語は、北から南への方向および南から北への方向双方を含み得、これは当業者にとって明らかであろう。磁気配向および磁気双極子場は、他の方法で方向付けられ（例えば、９０度回転されるか、逆転され）得るため、本明細書において用いられる方向を指す相対的記述も相応に解釈されるべきである。
本明細書において用いられる、空間的な相対的用語（例えば、「真下、」「下側、」「下側、」「底、」「上方」「上側、」「上」「前、」「後」「左」「右」）は、図示のような１つの素子またはフィーチャと別の素子（単数または複数）またはフィーチャ（単数または複数）との関係を簡便に記述する際に用いられ得る。他に明記無き限り、空間的に相対的な用語は、図示のような配向に加え、異なる配向の材料を包含することを意図する。例えば、図中の材料が逆転した場合、他の素子またはフィーチャの「下側」または「真下」または「下側」または「底上」のものとして記載されている素子は、他方の素子またはフィーチャの「上方」または「上に」設けられることになる。よって、「下側」という用語は、当該用語が用いられている文脈に応じて、上方および下側双方の配向を包含し得、これは当業者にとって明らかであろう。これらの材料は、他の方法で方向付けられ（例えば、９０度回転されるか、逆転され）得るため、本明細書において用いられる空間的な相対的記述も相応に解釈されるべきである。
本明細書において用いられる、素子が別の素子に対して「上、」「上方」または「隣接する」ものとして言及される場合、当該素子が他方の素子の直接上にあるか、隣接するか、下側にあるかまたは間接に接触することを包含的に意味する。また、素子が他方の素子の間接的に上にあるか、隣接するか、下側にあるかまたは近隣にあり、他の素子が両者間に介在する状態も含まれる。これと対照的に、１つの素子が別の素子の「直接的に上にある」かまたは「直接的に隣接する」と記載されている場合、両者間に介在する素子は無い。
本明細書において用いられる、「ｃｏｍｐｒｉｓｅｓ」「ｃｏｍｐｒｉｓｉｎｇ」「ｉｎｃｌｕｄｅｓ」および／または「ｉｎｃｌｕｄｉｎｇ」などの用語は、記載のフィーチャ、領域、整数、段階、動作、素子、材料、成分および／または群の存在を示すものであるが、１つ以上の他のフィーチャ、領域、整数、段階、動作、素子、材料、成分および／またはその群の存在または付加を排除するものではない。
本明細書において用いられる、「および／または」とは、関連付けられた記載のアイテムのうち１つ以上の任意の組み合わせおよび全ての組み合わせを含む。
本明細書において用いられる単数形である「ａ」「ａｎ」および「ｔｈｅ」は、文脈からそうではないことが明確に示されない限り、複数形も含むことが意図される。
本明細書において提示される例示は、任意の特定の材料、成分、領域、サブ領域、構造、デバイスまたはシステムの実際の外観を意図するものではなく、本開示の実施形態の記述のために用いられる理想的な表現に過ぎない。
本明細書において、実施形態について図面を参照しながら説明する。例えば、製造技術および／または公差に起因して発生する図示の形状からの変動が予測される。そのため、本明細書において記載される実施形態は、図示の特定の形状または領域に限定されるものとして解釈されるべきではなく、例えば製造に起因して発生する形状の逸脱も含まれる。例えば、箱形状のものとして例示または記述されている領域は、でこぼこのフィーチャおよび／または非直線フィーチャを持ち得る。さらに、鋭角が図示されている場合でも、実際は丸みをおびていてもよい。よって、図示されている領域は、本質的に模式的なものであり、その形状は領域の正確な形状を例示することを意図しておらず、特許請求の範囲を限定するものではない。
以下の記載においては、開示のデバイスおよび方法の実施形態を詳細に説明するための特定の詳細（例えば、材料の種類および処理条件）について述べる。しかし、当業者であれば、デバイスおよび方法の実施形態は、これらの特定の詳細無しに実行することが可能であることを理解する。実際、デバイスおよび方法の実施形態は、当該分野において用いられている従来の半導体作製技術と共に実行することが可能である。
本明細書に記載のような作製プロセスは、半導体デバイス構造の処理プロセスフロー全体を形成していない。プロセスフローの残りの部分は、当業者にとって公知である。よって、本デバイスおよび方法の実施形態の理解に必要な方法および半導体デバイス構造のみについて、本明細書において記載する。
文脈からそうではないと示されない限り、本明細書において記載される材料は、任意の従来の技術によって形成され得る（例を非限定的に挙げると、スピンコーティング、ブランケットコーティング、化学蒸着（「ＣＶＤ」）、プラズマ助長ＣＶＤ、原子層堆積（「ＡＬＤ」）、プラズマ助長ＡＬＤまたは物理的気相成長法（「ＰＶＤ」））。あるいは、材料は、ｉｎ ｓｉｔｕ成長してもよい。形成すべき特定の材料に応じて、材料の堆積または成長のための技術を当業者によって選択することが可能である。
以下、図面を参照するが、図面中、類似の参照符号は、類似の構成要素を指す。図面は、必ずしも縮尺通りではない。
メモリセルが開示される。このメモリセルは、カプラー材料と交互に設けられた磁気材料（例えば、カプラーサブ領域と交互に設けられた磁気サブ領域）を有する磁気領域を含む。カプラー材料は、隣接する磁気サブ領域を反強磁性的に接続し、隣接する磁気サブ領域によって示される垂直磁気配向を発生させるかまたは促進させる。相互に隣接する磁気サブ領域は、カプラーサブ領域によって相互に間隔を空けて配置され、反対方向に方向付けられた垂直磁気配向を示す。交互の磁気サブ領域およびカプラーサブ領域はそれぞれ、コンパクトな構造の磁気領域（例えば、固定領域、自由領域）を形成するような厚さを持ち得る。メモリセル内の自由領域のスイッチングにおいて、磁気領域から出射された磁気双極子場間の干渉を低減または排除することができる。
図４に示すＳＴＴＭＲＡＭシステム４００は、周辺デバイス４１２を含む。周辺デバイス４１２は、ＳＴＴＭＲＡＭセル４１４と動作可能に通信する。複数のＳＴＴＭＲＡＭセル４１４は、システム要求および作製技術に応じて、複数の行および列を含むグリッドパターンまたは多様な他の配置構成のメモリセルのアレイを形成するように作製され得る。ＳＴＴＭＲＡＭセル４１４は、セルコア４０２と、アクセストランジスタ４０３と、データ／感知線４０４（例えば、ビット線）として機能し得る導電性材料と、アクセス線４０５（例えば、ワード線）として機能し得る導電性材料と、ソース線４０６として機能し得る導電性材料とを含む。ＳＴＴＭＲＡＭシステム４００の周辺デバイス４１２は、読み出し／書き込み回路４０７、ビット線基準４０８、およびセンス増幅器４０９を含み得る。セルコア４０２は、自由領域および固定領域を非磁気領域が介在した状態で含む。自由領域および固定領域のうち１つまたは双方は、磁気サブ領域およびカプラーサブ領域の交互の構造を含み得る。カプラーサブ領域のカプラー材料は、隣接する磁気サブ領域を反強磁性的に接続し、隣接する磁気サブ領域によって示される垂直磁気配向を発生させる。
使用時および動作時において、ＳＴＴＭＲＡＭセル４１４がプログラム対象として選択されると、プログラミング電流がＳＴＴＭＲＡＭセル４１４へ付加され、この電流はセルコア４０２の固定領域によってスピン分極され、トルクをセルコア４０２の自由領域上へ付加し、その結果、自由領域の磁化が切り換えられ、ＳＴＴＭＲＡＭセル４１４に「書き込み」かまたは「プログラム」する。ＳＴＴＭＲＡＭセル４１４の読み出し動作において、電流を用いて、セルコア４０２の抵抗状態が検出される。自由領域、固定領域あるいは磁気サブ領域およびカプラーサブ領域の交互の構造を有する領域双方に起因して、自由領域の磁化を平行構成から逆平行構成へ切り換えるために用いられる臨界スイッチング電流は、自由領域の磁化を逆平行構成から平行構成へ切り換えるために用いられる臨界スイッチング電流と実質的に同じであり得る。さらに、このような交互の構造により、より小さな垂直寸法のセルコア４０２の利用が可能になり、これにより、スケーラビリティおよびデバイス密度が向上する。磁気サブ領域およびカプラーサブ領域の連続により、このような交互の構造を含む磁気領域の安定性がさらに向上し得る。
ＳＴＴＭＲＡＭセル４１４のプログラミングを開始するために、読み出し／書き込み回路４０７は、データ／感知線４０４およびソース線４０６へ書き込み電流を生成し得る。データ／感知線４０４とソース線４０６との間の電圧の極性により、セルコア４０２中の自由領域の磁気配向の切り換えが決定される。プログラミング電流のスピン極性に応じて自由領域が磁化されると、プログラム状態がＳＴＴＭＲＡＭセル４１４へ書き込まれる。
ＳＴＴＭＲＡＭセル４１４を読み出すために、読み出し／書き込み回路４０７は、セルコア４０２およびアクセストランジスタ４０３を通じて読み出し電圧をデータ／感知線４０４およびソース線４０６へ生成する。ＳＴＴＭＲＡＭセル４１４のプログラム状態は、セルコア４０２上の抵抗に関連する。この抵抗は、データ／感知線４０４とソース線４０６との間の電圧差によって決定され得る。いくつかの実施形態において、電圧差をビット線基準４０８と比較し、センス増幅器４０９によって増幅することができる。
図５を参照して、本開示の実施形態によるメモリセルの磁気領域（例えば、固定領域５３０）が図示されている。固定領域５３０は、交互の磁気サブ領域５３４およびカプラーサブ領域５３８を含む。すなわち、固定領域５３０は、複数の磁気サブ領域５３４を含む。各磁気サブ領域５３４は、カプラーサブ領域５３８のうちの１つにより、別の磁気サブ領域５３４から間隔を空けて配置される。カプラーサブ領域５３８のカプラー材料は、隣接する磁気サブ領域５３４を反強磁性的に接続し、その内部において、反対方向に方向付けられた垂直磁気配向５３１および５３３を発生させる。そのため、１つの磁気サブ領域５３４は、上方垂直磁気配向５３１を示す一方、１つのカプラーサブ領域５３８によって１つの磁気サブ領域５３４から間隔を空けて配置された隣接する磁気サブ領域５３４は、下方垂直磁気配向５３３を示す。交互の磁気サブ領域５３４およびカプラーサブ領域５３８の数は、浮遊磁気双極子場の出射がほとんど無い状態にしつつ、固定領域５３０または交互の構造を含む他の磁気領域の適切な動作を達成できるように個別調整することが可能である。
磁気サブ領域５３４の磁気材料は、強磁性材料またはフェリ磁性材料を含み得る。例えば、非限定的に、磁気サブ領域５３４の磁気材料は、例えば、Ｃｏ、Ｆｅ、Ｎｉまたはその合金、ＮｉＦｅ、ＣｏＦｅ、ＣｏＮｉＦｅ、またはドープ合金ＣｏＸ、ＣｏＦｅＸ、ＣｏＮｉＦｅＸ（ここで、Ｘ＝Ｂ、Ｃｕ、Ｒｅ、Ｒｕ、Ｒｈ、Ｈｆ、Ｐｄ、Ｐｔ、Ｃ）、または他の半金属強磁性材料（例えば、ＮｉＭｎＳｂおよびＰｔＭｎＳｂ）を含み得る。いくつかの実施形態において、磁気サブ領域５３４の磁気材料は、実質的にコバルト（Ｃｏ）からなり得る（例えば、コバルト（Ｃｏ）のみからなり得る）。
カプラーサブ領域５３８のカプラー材料は、隣接する磁気サブ領域５３４間のＲＫＫＹ相互作用が得られるように、製剤および配置される。カプラーサブ領域５３８のカプラー材料は、隣接する磁気サブ領域５３４によって示される垂直磁気配向５３１および５３３を発生または促進させるように、さらに製剤および配置される。よって、カプラーサブ領域５３８のカプラー材料は二重機能材料である。一方、ＭＲＡＭセル構造の従来の磁気領域（例えば、図３に示す固定領域３３０中のもの）は、カプラー材料の領域（例えば、カプラー材料３３８の１つの層のみ）を含み得、これにより、反強磁性的に固定領域３３０の領域（すなわち、上側および下側領域）を接続する。一方、導電性材料３３６（例えば、パラジウムまたは白金）の交互の層を用いて、垂直磁気配向３３１および３３３を磁気材料３３４の層内に発生させる。さらに図５を参照して、本開示の実施形態によれば、固定領域５３０中または磁気サブ領域およびカプラーサブ領域の交互の構造を用いた他のこのような磁気領域中に含まれるサブ領域はより少数であるため、磁気領域（例えば、固定領域５３０）の構造を従来の磁気領域（例えば、図３の固定領域３３０）の場合よりもよりコンパクトにすることができる。例えば、固定領域５３０の高さは、従来の固定領域（例えば、図３の固定領域３３０）の高さの約半分にすることができる。いくつかの実施形態において、固定領域５３０または本開示による交互の構造の他の磁気領域は、パラジウム、白金または双方を含まない。なぜならば、従来の磁気領域においてこのような材料によって達成される機能が本開示による磁気領域（例えば、固定領域５３０）のカプラーサブ領域５３８のカプラー材料によって達成されるからである。
カプラーサブ領域５３８のカプラー材料は、隣接する磁気サブ領域５３４を反強磁性的に接続するように製剤および配置された１つ以上の材料から形成され得る。例えば、非限定的に、カプラーサブ領域５３８のカプラー材料は、ルテニウム（Ｒｕ）およびロジウム（Ｒｈ）のうち１つ以上から形成され得る。
磁気配向５３１および５３３が１つの磁気サブ領域５３４から隣接する磁気サブ領域５３４へ垂直方向に交互するため、固定領域５３０内の磁気サブ領域５３４の１つから出射された磁気双極子場を、１つまたは２つの隣接する磁気サブ領域５３４から出射された反対方向に方向付けられた磁気双極子場により実質的にまたは全体的に無効化することができる。そのため、磁気双極子場が固定領域５３０から発生して自由領域のスイッチングと干渉する可能性が最小化される。
磁気サブ領域５３４およびカプラーサブ領域５３８の厚さは、所望の結果が得られるように個別調整することができる。いくつかの実施形態において、各サブ領域５３４および５３８は、磁気材料またはカプラー材料それぞれの単一の単分子層として形成される。他の実施形態において、各サブ領域５３４および５３８は、それぞれ磁気材料またはカプラー材料の約１つの単分子層〜約５つの単分子層（例えば、約３つの単分子層）を含む。各サブ領域５３４および５３８は、約１ナノメートル未満の厚さ（例えば、高さ）を規定し得る。例えば、磁気サブ領域５３４は、約４オングストローム（４Å）（０．４ｎｍ）未満の厚さ（例えば、高さ）（例えば、約２Å（０．２ｎｍ）〜約３Å（０．３ｎｍ）の高さ）を持ち得る。これらの実施形態または他の実施形態において、カプラーサブ領域５３８は、約６Å（０．６ｎｍ）未満の厚さ（例えば、高さ）（例えば、約３Å（０．３ｎｍ）〜約５Å（０．５ｎｍ）の高さ（例えば、約４Å（０．４ｎｍ））を持ち得る。
カプラーサブ領域５３８および磁気サブ領域５３４などを逐次形成すること（すなわち、磁気サブ領域５３４を形成した後にカプラーサブ領域５３８を磁気サブ領域５３４上に形成し、その後別の磁気サブ領域５３４をカプラーサブ領域５３８上に形成し、その後別のカプラーサブ領域５３８を別の磁気サブ領域５３４上に形成すること）により、固定領域５３０または磁気サブ領域５３４およびカプラーサブ領域５３８の交互の構造を用いた他の磁気領域を形成することができる。固定領域５３０または交互の構造の他の磁気領域の最も下側および最も上側のサブ領域は、図５に示すように磁気サブ領域５３４であり得る。
磁気サブ領域５３４およびカプラーサブ領域５３８は、ＰＶＤ、スパッタリング、別の従来の材料形成プロセスまたはこれらの任意の組み合わせによって形成することができる。磁気サブ領域５３４およびカプラーサブ領域５３８は、同じ作製ツール中において形成することができる。
作製された磁気サブ領域５３４およびカプラーサブ領域５３８の交互の構造（図５）をその後上方または下側に配置された他の材料と共にパターン（すなわち、エッチング）して、図６に示すようなセルコア構造６００を形成する。固定領域５３０は（従来からエッチングが困難であった）パラジウムおよび白金などの材料を含まないため、固定領域５３０をパターンしてセルコア構造６００を形成する作業は、材料（例えば、パラジウムおよび白金）を含む固定領域（例えば、図３の固定領域３３０）をパターンする作業よりも容易であり得る。また、従来の固定領域（例えば、図３の固定領域３３０）の構造または交互の構造を含まない他の磁気領域それぞれと比較して、コンパクトな構造の固定領域５３０または交互の構造の他の磁気領域により、パターニングも容易にすることができる。
さらに図６を参照して、その結果得られるセルコア構造６００は、固定領域５３０の下側および上方のセルコア領域を含み得る。例えば、固定領域５３０は、基板１０２によって支持された下側導電性材料６１０上に形成され得る。１つ以上の下側中間領域６２０を、下側導電性材料６１０と固定領域５３０の下面との間に配置することができる。下側導電性材料６１０は、底電極の一部を形成し得る。下側中間領域または領域（複数）６２０は、非磁気領域、遷移領域、拡散障壁、バッファ、適合性領域、従来のＳＴＴＭＲＡＭセルの他の領域、またはこれらの任意の組み合わせを含み得る。
任意選択的に、遷移領域６４０、基準領域６５０または双方を固定領域５３０の上方に形成することができる。遷移領域６４０が含まれる場合、遷移領域６４０は、非磁気材料を含み得る（例えば、タンタル、チタン、その窒化物、またはこれらの組み合わせ）。遷移領域６４０の厚さは、固定領域５３０の最も上側の磁気サブ領域５３４（図５）が基準領域６５０と磁気的に相互作用することができるように（ただし、基準領域６５０がセルコア構造６００に含まれる場合に）個別調整された厚さを持つように形成される。遷移領域６４０が含まれる場合、遷移領域６４０を用いて、磁気サブ領域５３４（図５）およびカプラーサブ領域５３８（図５）を所望の結晶構造に形成することができる。そのため、いくつかの実施形態において、交互の構造の磁気領域（例えば、固定領域５３０）は、磁気サブ領域５３４（図５）およびカプラーサブ領域５３８（図５）の超格子構造を含み得る。
基準領域６５０は、固定領域５３０の磁気サブ領域５３４（図５）の磁気材料と同じかまたは異なる組成の磁気材料を含み得る。存在する場合、基準領域６５０は、固定領域５３０の真の垂直磁気配向に影響を与え得る垂直磁気配向を示し得る。例えば、基準領域６５０は、下方に方向付けられた垂直磁気配向を示すように、磁気分極および配置され得る。このような状況において、固定領域５３０の最も上側の磁気サブ領域５３４（図５）も、（図５に示すような）下方に方向付けられた垂直磁気配向５３３を示し得る。このような実施形態において、上方に方向付けられた垂直磁気配向５３１を示す固定領域５３０内の磁気サブ領域５３４は、下方に方向付けられた磁気配向５３３を示す磁気サブ領域５３４よりも肉厚にすることができ、これにより、固定領域５３０および基準領域６５０内の下方に方向付けられた磁気配向５３３および上方に方向付けられた磁気配向５３１の本質的な無効化を達成することができる。
さらに図６を参照して、非磁気領域６６０を固定領域５３０と自由領域６７０との間に配置することができる。セルコア構造６００が基準領域６５０を含む実施形態において、非磁気領域６６０を基準領域６５０と自由領域６７０との間に配置することができる。非磁気領域６６０は、ＡｌｘＯｙ、ＭｇＯ、ＡｌＮ、ＳｉＮ、ＣａＯｘ、ＮｉＯｘ、ＨｆｘＯｙ、ＴａｘＯｙ、ＺｒｘＯｙ、ＮｉＭｎＯｘ、ＭｇｘＦｙ、ＳｉＣ、ＳｉＯ２、ＳｉＯｘＮｙまたは上方材料の任意の組み合わせを含み得る。いくつかの実施形態において、非磁気領域６６０は、絶縁性材料を含み得、非磁気領域６６０はＭＴＪとして構成される。他の実施形態において、非磁気領域６６０は、導電性材料含み得、非磁気領域６６０はスピンバルブとして構成される。
自由領域６７０は、固定領域５３０内の磁気サブ領域５３４（図５）の磁気材料と同じかまたは異なる組成の磁気材料を含む。いくつかの実施形態において、自由領域６７０は、従来の自由領域であり得る（すなわち、磁気サブ領域５３４（図５）およびカプラーサブ領域５３８（図５）の交互の構造を含まない磁気領域）。
１つ以上の上側中間領域６８０が自由領域６７０上に形成され得、上側導電性領域６９０がセルコア構造６００の最も上側の領域として形成され得る。上側中間領域６８０が含まれる場合、上側中間領域６８０は、下側中間領域または領域（複数）６２０について既述した領域のうち任意の１つ以上であり得る。上側導電性領域６９０は上電極の一部を形成し得、これにより、上側導電性領域６９０がデータ／感知線４０４（図４）として機能することが可能になる。そのため、セルコア構造６００を図４のＳＴＴＭＲＡＭセル４１４において実行することができる。
図６においては、自由領域６７０を固定領域５３０の上方に配置したものとして記載しているが、他の実施形態において、自由領域６７０を固定領域５３０の下側に配置してもよい。さらに、当業者であれば、各磁気サブ領域（例えば、図５の磁気サブ領域５３４）の機能を変化させること無く、磁気配向（例えば、図５の磁気配向５３１および５３３）を反対方向に例示することができることを認識する。
図６のセルコア構造６００は、実質的に対称に切換可能な自由領域６７０を達成することができる。なぜならば、固定領域５３０のコンパクトな交互の構造は、固定領域５３０から出射された磁気双極子場が（例えば磁気サブ領域５３４（図５）の肉薄寸法により）最小化され、（例えば、反対方向に方向付けられた磁気サブ領域５３４の交互のパターン（図５）に起因して）実質的に無効化されるような構造だからである。さらに、複数のセルコア構造６００の材料は、形成後に同時にパターンすることができるため、固定領域５３０の構造は、そのように形成されたセルコア構造６００間において実質的に均一に複数のセルコア構造６００を形成することに対応することができる。
交互の構造の磁気領域（すなわち、交互の磁気サブ領域５３４およびカプラーサブ領域５３８）（例えば、図５および図６に示す固定領域５３０）を磁気メモリセルのセルコア構造のどこかにおいて用いることができる。このような交互の構造の磁気領域は、さらなる固定領域、自由領域、基準領域またはこれらの任意の組み合わせとして機能するように、構成され得る。交互の構造において用いられるサブ領域数、材料および寸法は、固定領域、自由領域、基準領域またはその組み合わせそれぞれの所望の機能を達成するように、個別調整することが可能である。例えば、自由領域中に含まれるサブ領域の数は、ＭＲＡＭセルの動作時における自由領域の磁気配向のスイッチングに対応できるように選択された数であり得る。固定領域内に含まれるサブ領域の数は、動作時における磁気配向のスイッチングを回避できるように選択された数であり得る。
さらに、本明細書において開示および記載するような交互の構造、例えば固定領域５３０（図５）の構造により、固定領域５３０からの浮遊磁気双極子場と自由領域（例えば、図６の自由領域６７０）との間の望ましくない干渉を最小化することができるが、セルコアの構造は、このような干渉を最小化するようにさらに構成され得る。
例えば、図７を参照して、本開示の別の実施形態によれば、セルコア構造７００は、１つよりも多くの固定領域５３０（例えば、２つの固定領域５３０）を含み得る。これらの固定領域５３０はそれぞれ、図５について図示および既述したような交互の構造を有する。固定領域５３０は、自由領域６７０の上方および下側に実質的に対称に配置され得る。そのため、セルコア構造７００は、固定領域５３０のうちの１つから自由領域６７０へ出射された磁気双極子場を、固定領域５３０のうちの別の領域によって他方の方向から自由領域６７０へ出射された磁気双極子場により無効化できるように、構成され得る。そのため、セルコア構造７００は、磁気サブ領域５３４（図５）およびカプラーサブ領域５３８（図５）の交互の構造の利用により磁気双極子場干渉を最小化するだけでなく、固定領域５３０を自由領域６７０に対して対称に配置するため、浮遊磁気双極子場がさらに無効化される。
別の例として、図８を参照して、本開示の実施形態による別のセルコア構造８００において、自由領域８７０は、固定領域５３０の横寸法（例えば、幅）よりも小さな横寸法（例えば、幅）を持つように、形成され得る。そのため、セルコア構造８００は、（固定領域５３０の側壁の近隣において最も強く出射され得る）固定領域５３０から出射された磁気双極子場と、（図示のように磁気双極子場が最も強く出射される発生源となり得る固定領域５３０の側壁と垂直に重畳しない）自由領域８７０との間の干渉を抑制するように、構成され得る。そのため、固定領域５３０の交互の構造およびより幅狭の自由領域８７０はそれぞれ、自由領域８７０のスイッチングの磁気双極子場干渉を最小化する。
さらに別の例として、図９を参照して、セルコア構造９００は、交互の構造を有する固定領域５３０だけでなく、交互の構造を有する自由領域９７０も含む。交互の磁気サブ領域５３４（図５）およびカプラーサブ領域５３８（図５）の数は、動作時における自由領域９７０の磁気配向の切り換え可能性を確保できるように、個別調整可能である。いくつかのこのような実施形態において、自由領域９７０は、固定領域５３０よりも少数の交互のサブ領域を含み得る。交互の構造により、浮遊磁気双極子場による影響をさらに最小化することができる。
例えば図１０に示すような他の実施形態において、セルコア構造１０００は、自由領域９７０中の交互の構造は用いるが、例えば固定領域中の他の磁気領域中では用いない。そのため、本開示の自由領域９７０を従来の固定領域（例えば、図３の固定領域３３０）と共に用いることができる。その場合においても、交互の構造の自由領域９７０が経験する浮遊磁気双極子場（例えば、固定領域３３０から出射される磁気双極子場）からのスイッチング干渉は、従来のセルコア構造の自由領域（例えば、図７の自由領域６７０）の場合よりも小さい。
さらに他の実施形態において、セルコア構造１１００の磁気領域はそれぞれ、交互の構造を含み得る。そのため、固定領域５３０、自由領域９７０および基準領域１１５０はそれぞれ、交互の構造磁気サブ領域５３４（図５）およびカプラーサブ領域５３８（図５）を含み得る。ここでも、セルコア構造１１００の有効な動作を確保できるよう、交互のサブ領域の数、その材料、その寸法（例えば、厚さ、幅）および他の磁気領域に対する配置を個別調整することが可能である。例えば、基準領域１１５０は、固定領域５３０よりも少数の交互のサブ領域を含み得る自由領域９７０よりも少数の交互のサブ領域を含み得る。
よって、開示されるのは、磁気領域を含むメモリセルである。この磁気領域は、磁気材料およびカプラー材料の交互の構造を含む。この磁気領域は、垂直磁気配向を示す。
また、メモリセルの形成方法も開示される。この方法は、磁気領域を形成することを含む。磁気領域を形成することは、垂直磁気配向を示す磁気サブ領域を形成することを含む。カプラーサブ領域が磁気サブ領域上に形成される。別の磁気サブ領域がカプラーサブ領域上に形成される。別の磁気サブ領域は、磁気サブ領域によって示される垂直磁気配向と反対方向に方向付けられた別の垂直磁気配向を示す。別のカプラーサブ領域が、別の磁気サブ領域上に形成される。
さらに、開示されるのは、少なくとも２つの磁気領域を含むメモリセルである。少なくとも２つの磁気領域のうち少なくとも１つは、カプラーサブ領域を含む。カプラーサブ領域はそれぞれ、垂直磁気配向を示す磁気サブ領域により、別のカプラーサブ領域から相互に分離される。
さらに、開示されるのは、複数の磁気サブ領域を含む磁気領域を含むメモリセルである。複数のうち少なくとも１つの磁気サブ領域は、複数のうち一対の隣接する磁気サブ領域が示す垂直磁気配向と反対方向の垂直磁気配向を示す。
また、少なくとも１つのＳＴＴＭＲＡＭセル（例えば、ＳＴＴＭＲＡＭセルのアレイ）を含む半導体デバイス構造が開示される。図１２を参照して、本明細書において記載される１つ以上の実施形態に従って実行される半導体デバイス構造１２００の簡単なブロック図が図示されている。半導体デバイス構造１２００は、メモリアレイ１２０２と、制御論理コンポーネント１２０４とを含む。メモリアレイ１２０２は、（上記したセルコア構造６００（図６）、７００（図７）、８００（図８）、９００（図９）、１０００（図１０）、１１００（図１１）のうちのいずれかを含む）複数のＳＴＴＭＲＡＭセル４１４（図４）を含み得る。セルコア構造６００、７００、８００、９００、１０００、１１００は、上記した方法に従って形成することができる。制御論理コンポーネント１２０４は、メモリアレイ１２０２内の任意のメモリセルまたは全てのメモリセル（例えば、ＳＴＴＭＲＡＭセル４１４）に対する読み出しまたは書き込みが可能なように、メモリアレイ１２０２と動作可能に相互作用するように、構成され得る。
よって、開示されるのは、スピントルク伝達磁気ランダムアクセスメモリ（ＳＴＴＭＲＡＭ）アレイを含む半導体デバイス構造である。このアレイは、複数のＳＴＴＭＲＡＭセルを含む。複数のうち各ＳＴＴ−ＭＲＡＭセルは、垂直磁気配向を示す磁気領域を含むセルコアを含む。磁気領域は、カプラー材料の複数の間隔を空けて配置されたサブ領域を含む。
また、メモリアレイ（例えば、メモリアレイ１２０２）を含むシステムも開示される。図１３を参照して、記載されるのは、プロセッサベースのシステム１３００である。プロセッサベースのシステム１３００は、本開示の実施形態に従って製造された多様な電子デバイスを含み得る。プロセッサベースのシステム１３００は、多様な種類のもののうちいずれかであり得る（例えば、コンピュータ、ページャー、携帯電話、パーソナルオーガナイザ、制御回路、または他の電子デバイス）。プロセッサベースのシステム１３００は、プロセッサベースのシステム１３００中のシステム機能およびリクエストの処理を制御するための１つ以上のプロセッサ１３０２を含み得る（例えば、マイクロプロセッサ）。プロセッサベースのシステム１３００のプロセッサ１３０２および他のサブコンポーネントは、本開示の実施形態に従って製造された磁気メモリデバイスを含み得る。
プロセッサベースのシステム１３００は、電源１３０４を含み得る。例えば、プロセッサベースのシステム１３００がポータブルシステムである場合、電源１３０４は、燃料電池、環境発電デバイス、恒久的電池、取り外し可能電池および充電式電池のうち１つ以上を含み得る。電源１３０４は、ＡＣアダプタも含み得る。そのため、プロセッサベースのシステム１３００を例えば壁コンセントに差し込むことが可能になる。電源１３０４はＤＣアダプタを含み得るため、プロセッサベースのシステム１３００は、例えば車両シガレットライターに差し込むことができる。
プロセッサベースのシステム１３００が行う機能に応じて、多様な他のデバイスをプロセッサ１３０２へ接続することができる。例えば、ユーザインターフェース１３０６をプロセッサ１３０２へ接続することができる。ユーザインターフェース１３０６は、入力デバイスを含み得る（例えば、ボタン、スイッチ、キーボード、ライトペン、マウス、デジタイザーおよびスタイラス、タッチスクリーン、音声認識システム、マイクロフォンまたはこれらの組み合わせ）。ディスプレイ１３０８をプロセッサ１３０２へ接続してもよい。ディスプレイ１３０８は、ＬＣＤディスプレイ、ＳＥＤディスプレイ、ＣＲＴディスプレイ、ＤＬＰディスプレイ、プラズマディスプレイ、ＯＬＥＤディスプレイ、ＬＥＤディスプレイ、３次元プロジェクション、オーディオディスプレイ、またはこれらの組み合わせを含み得る。さらに、ＲＦサブシステム／ベースバンドプロセッサ１３１０をプロセッサ１３０２へ接続してもよい。ＲＦサブシステム／ベースバンドプロセッサ１３１０は、ＲＦ受信器およびＲＦ送信器（図示せず）へ接続されたアンテナを含み得る。通信ポート１３１２または１つよりも多くの通信ポート１３１２をプロセッサ１３０２へ接続してもよい。通信ポート１３１２は、例えば１つ以上の周辺デバイス１３１４（例えば、モデム、プリンタ、コンピュータ、スキャナまたはカメラ）あるいはネットワーク（例えば、ローカルエリアネットワーク、リモートエリアネットワーク、イントラネットまたはインターネット）へ接続されるように、適用され得る。
プロセッサ１３０２は、メモリ中に保存されたソフトウェアプログラムを実行することにより、プロセッサベースのシステム１３００を制御することができる。ソフトウェアプログラムを挙げると、例えばオペレーティングシステム、データベースソフトウェア、ドラフティングソフトウェア、文書処理ソフトウェア、メディア編集ソフトウェアまたはメディア再生ソフトウェアがある。メモリは、多様なプログラムを保存し、その実行を促進するように、プロセッサ１３０２へ動作可能に接続される。例えば、プロセッサ１３０２は、システムメモリ１３１６へ接続され得る。システムメモリ１３１６は、スピントルク伝達磁気ランダムアクセスメモリ（ＳＴＴＭＲＡＭ）、磁気ランダムアクセスメモリ（ＭＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、静的ランダムアクセスメモリ（ＳＲＡＭ）、レーストラックメモリ、および他の公知の種類のメモリのうち１つ以上を含み得る。システムメモリ１３１６は、揮発性メモリ、不揮発性メモリ、またはこれらの組み合わせを含み得る。システムメモリ１３１６は大型であることが多いため、ダイナミックにロードされたアプリケーションおよびデータを保存することができる。いくつかの実施形態において、システムメモリ１３１６は、半導体デバイス構造（例えば、図１２の半導体デバイス１２００）、セルコア構造６００（図６）、７００（図７）、８００（図８）、９００（図９）、１０００（図１０）、１１００（図１１）のうちのいずれかを含むメモリセル、またはこれらの組み合わせを含み得る。
プロセッサ１３０２は、不揮発性メモリ１３１８にも接続され得る。これは、システムメモリ１３１６は必ずしも揮発性であることを暗示しない。不揮発性メモリ１３１８は、システムメモリ１３１６と共に用いられるべきＳＴＴＭＲＡＭ、ＭＲＡＭ、リードオンリーメモリ（ＲＯＭ）（例えば、ＥＰＲＯＭ）、抵抗リードオンリーメモリ（ＲＲＯＭ）、およびフラッシュメモリのうち１つ以上を含み得る。不揮発性メモリ１３１８のサイズは典型的には、任意の必要なオペレーティングシステム、アプリケーションプログラおよび固定データを保存できるような十分に大きなサイズとなるように、選択される。さらに、不揮発性メモリ１３１８は、大容量メモリ（例えば、ディスクドライブメモリ）を含み得る（例えば、抵抗メモリまたは他の種類の不揮発性ソリッドステートメモリを含むハイブリッドドライブ）。不揮発性メモリ１３１８は、半導体デバイス構造（例えば、図１２の半導体デバイス１２００）、セルコア構造６００（図６）、７００（図７）、８００（図８）、９００（図９）、１０００（図１０）、１１００（図１１）のうちいずれかを含むメモリセル、またはこれらの組み合わせを含み得る。
よって、開示されるのは、スピントルク伝達磁気ランダムアクセスメモリ（ＳＴＴＭＲＡＭ）システムである。このシステムは、磁気材料の複数のサブ領域を含む磁気領域を含む少なくとも１つの磁気メモリセルを含む。複数のうちのサブ領域は、複数のうち別のサブ領域が示す別の垂直磁気配向と反対方向に方向付けられる垂直磁気配向を示す。このＳＴＴＭＲＡＭシステムは、少なくとも１つの磁気メモリセルと動作可能に通信する少なくとも１つの周辺デバイスも含む。
本開示においては、実行において多様な改変例および代替的形態が可能であるが、特定の実施形態を図面中に例示目的のために示し、本明細書において詳述してきた。しかし、本開示は、開示の特定の形態に限定されることを意図しない。すなわち、本開示は、以下の添付の特許請求の範囲およびその法律的均等物によって定義される本開示の範囲内に収まる改変例、組み合わせ、均等物、変更例および代替例全てを包含する。

Claims (20)

  1. 半導体デバイスであって、
    少なくとも１つのメモリセルであって、前記少なくとも１つのメモリセルは、
    磁気材料およびカプラー材料の交互の構造を含む磁気領域であって、前記磁気領域は垂直磁気配向を示す。
    を含む、少なくとも１つのメモリセル、
    を含む、半導体デバイス。
  2. 前記磁気材料およびカプラー材料の交互の構造は、前記磁気材料の磁気サブ領域と、前記カプラー材料のカプラーサブ領域とを含む、請求項１に記載の半導体デバイス。
  3. 前記磁気材料およびカプラー材料の交互の構造は、前記磁気材料の少なくとも３つの磁気サブ領域と、前記カプラー材料の少なくとも２つのカプラーサブ領域とを含む、請求項２に記載の半導体デバイス。
  4. 前記磁気サブ領域はそれぞれ、前記カプラーサブ領域のうちの１つにより、前記磁気サブ領域のうち別の磁気サブ領域から間隔を空けて配置される、請求項２に記載の半導体デバイス。
  5. 前記磁気サブ領域はそれぞれ、前記磁気サブ領域の隣接する磁気サブ領域が示す垂直磁気配向と反対方向に方向付けられた垂直磁気配向を示す、請求項２に記載の半導体デバイス。
  6. 前記磁気サブ領域はそれぞれ、約４オングストローム（４Å）（０．４ｎｍ）未満の高さを規定する、請求項２に記載の半導体デバイス。
  7. 前記少なくとも１つのメモリセルは、少なくとも２つの磁気領域を含み、前記少なくとも２つの磁気領域は、前記磁気領域および別の磁気領域を含む、請求項２に記載の半導体デバイス。
  8. 前記少なくとも２つの磁気領域は、自由領域および固定領域を含む、請求項７に記載の半導体デバイス。
  9. 前記少なくとも２つの磁気領域のうち少なくとも２つは、前記カプラーサブ領域を含む、請求項７に記載の半導体デバイス。
  10. 前記少なくとも２つの磁気領域のうち１つは、前記少なくとも２つの磁気領域のうちの別の磁気領域と異なる数のカプラーサブ領域を含む、請求項９に記載の半導体デバイス。
  11. 前記カプラー材料は、前記磁気材料の直接的に隣接するサブ領域とのＲｕｄｅｒｍａｎ Ｋｉｔｔｅｌ Ｋａｓｕｙａ Ｙｏｓｉｄａ（ＲＫＫＹ）相互作用が得られるように、製剤および配置される、請求項１に記載の半導体デバイス。
  12. 前記カプラー材料は、前記磁気材料の隣接する磁気サブ領域を反強磁性的に接続するように、製剤される、請求項１に記載の半導体デバイス。
  13. 前記磁気領域は、白金およびパラジウムを含まない、請求項１〜１２のうちいずれか１つに記載の半導体デバイス。
  14. 前記磁気材料は、実質的にコバルトからなる、請求項１〜１２のうちいずれか１つに記載の半導体デバイス。
  15. 前記カプラー材料は、ルテニウムおよびロジウムのうち少なくとも１つを含む、請求項１〜１２のうちいずれか１つに記載の半導体デバイス。
  16. 前記少なくとも１つのメモリセルは、複数のメモリセルをアレイ内に含み、
    前記半導体デバイスは、前記少なくとも１つの磁気メモリセルと動作可能に通信する少なくとも１つの周辺デバイスをさらに含む、
    請求項１〜１２のうちいずれか１つに記載の半導体デバイス。
  17. メモリセルの形成方法であって、
    磁気領域を形成することであって、
    垂直磁気配向を示す磁気サブ領域を形成することと、
    前記磁気サブ領域上にカプラーサブ領域を形成することと、
    前記カプラーサブ領域上に別の磁気サブ領域を形成することであって、前記別の磁気サブ領域は、前記磁気サブ領域によって示される前記垂直磁気配向と反対方向に方向付けられた別の垂直磁気配向を示す、ことと、
    前記別の磁気サブ領域上に別のカプラーサブ領域を形成することと、
    を含むこと、
    を含む、方法。
  18. 磁気領域を形成することは、前記メモリセルの固定領域、前記メモリセルの自由領域および前記メモリセルの基準領域のうちの１つを形成することを含む、請求項１７に記載の方法。
  19. 別の磁気領域を形成することであって、さらなるカプラーサブ領域により相互に間隔を空けて配置されたさらなる磁気サブ領域を形成することを含む、ことをさらに含む、請求項１７に記載の方法。
  20. 前記磁気領域と前記別の磁気領域との間に配置された非磁気領域を形成することをさらに含む、請求項１９に記載の方法。
JP2015518441A 2012-06-19 2013-06-11 メモリセル、半導体デバイス構造、メモリシステムおよび作製方法 Active JP6096290B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/527,262 2012-06-19
US13/527,262 US9054030B2 (en) 2012-06-19 2012-06-19 Memory cells, semiconductor device structures, memory systems, and methods of fabrication
PCT/US2013/045119 WO2013191958A2 (en) 2012-06-19 2013-06-11 Memory cells, semiconductor device structures, memory systems, and methods of fabrication

Publications (2)

Publication Number Publication Date
JP2015521795A true JP2015521795A (ja) 2015-07-30
JP6096290B2 JP6096290B2 (ja) 2017-03-15

Family

ID=49755116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015518441A Active JP6096290B2 (ja) 2012-06-19 2013-06-11 メモリセル、半導体デバイス構造、メモリシステムおよび作製方法

Country Status (7)

Country Link
US (6) US9054030B2 (ja)
EP (1) EP2862173B1 (ja)
JP (1) JP6096290B2 (ja)
KR (1) KR101749840B1 (ja)
CN (1) CN104395964B (ja)
TW (1) TWI512721B (ja)
WO (1) WO2013191958A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207593A (ja) * 2014-04-17 2015-11-19 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気抵抗素子

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8772889B2 (en) * 2012-11-20 2014-07-08 International Business Machines Corporation Magnetic domain wall shift register memory device readout
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9147663B2 (en) * 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10026888B2 (en) * 2014-08-06 2018-07-17 Toshiba Memory Corporation Magnetoresistive effect element and magnetic memory
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9972380B2 (en) * 2016-07-24 2018-05-15 Microsoft Technology Licensing, Llc Memory cell having a magnetic Josephson junction device with a doped magnetic layer
KR101963482B1 (ko) 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
WO2018125107A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Three-dimensional quaternary and six state magnetic circuits
US20180190898A1 (en) * 2016-12-30 2018-07-05 Samsung Electronics Co., Ltd. Method and system for providing a dual magnetic junction having mitigated flowering field effects
US10014345B1 (en) 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication
US10727271B2 (en) 2017-01-05 2020-07-28 Micron Trechnology, Inc. Memory device having source contacts located at intersections of linear portions of a common source, electronic systems, and associated methods
US10453895B2 (en) 2017-01-05 2019-10-22 Micron Technology, Inc. Magnetic memory device with a common source having an array of openings, system, and method of fabrication
JP7023637B2 (ja) * 2017-08-08 2022-02-22 株式会社日立ハイテク 磁気トンネル接合素子の製造方法
CN112514091A (zh) * 2018-07-30 2021-03-16 艾沃思宾技术公司 磁隧道结磁阻设备
WO2020081826A1 (en) * 2018-10-18 2020-04-23 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
DE102019126320B4 (de) 2019-09-30 2024-03-28 Infineon Technologies Ag Magnetoresistiver Sensor und Fertigungsverfahren für einen magnetoresistiven Sensor
TWI765221B (zh) * 2020-02-06 2022-05-21 國立成功大學 光電裝置及記憶體裝置
KR20210141024A (ko) 2020-05-15 2021-11-23 삼성전자주식회사 자기 기억 소자
CN114792703A (zh) * 2021-01-26 2022-07-26 联华电子股份有限公司 半导体元件及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179524A (ja) * 2004-12-20 2006-07-06 Toshiba Corp 磁気記録素子、磁気記録装置、および情報の記録方法
JP2008010590A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2009081216A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP2011061204A (ja) * 2009-09-11 2011-03-24 Samsung Electronics Co Ltd 磁気メモリ素子
WO2012009232A1 (en) * 2010-07-16 2012-01-19 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having laminated free layers and memories using such magnetic elements
JP2012043967A (ja) * 2010-08-19 2012-03-01 Sony Corp 磁気メモリ素子
JP2012064774A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 磁気抵抗素子及び磁気メモリ

Family Cites Families (205)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760745A (en) 1986-12-05 1988-08-02 Mag Dev Inc. Magnetoelastic torque transducer
US5768069A (en) 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6258470B1 (en) 1998-01-16 2001-07-10 Matsushita Electric Industrial Co., Ltd. Exchange coupling film, magnetoresistance effect device, magnetoresistance effective head and method for producing exchange coupling film
GB2343308B (en) 1998-10-30 2000-10-11 Nikolai Franz Gregor Schwabe Magnetic storage device
JP4568926B2 (ja) 1999-07-14 2010-10-27 ソニー株式会社 磁気機能素子及び磁気記録装置
US6275363B1 (en) 1999-07-23 2001-08-14 International Business Machines Corporation Read head with dual tunnel junction sensor
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2001084756A (ja) 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
JP3657487B2 (ja) * 2000-02-02 2005-06-08 アルプス電気株式会社 スピンバルブ型薄膜磁気素子およびその製造方法、およびこのスピンバルブ型薄膜磁気素子を備えた薄膜磁気ヘッド
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6603678B2 (en) 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
JP2002208682A (ja) 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
US7220498B2 (en) 2001-05-31 2007-05-22 National Institute Of Advanced Industrial Science And Technology Tunnel magnetoresistance element
US6667861B2 (en) 2001-07-16 2003-12-23 International Business Machines Corporation Dual/differential GMR head with a single AFM layer
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6829157B2 (en) 2001-12-05 2004-12-07 Korea Institute Of Science And Technology Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
US7095933B2 (en) 2002-04-09 2006-08-22 Barth Phillip W Systems and methods for designing and fabricating multi-layer structures having thermal expansion properties
US6866255B2 (en) 2002-04-12 2005-03-15 Xerox Corporation Sputtered spring films with low stress anisotropy
US6815248B2 (en) 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6849464B2 (en) 2002-06-10 2005-02-01 Micron Technology, Inc. Method of fabricating a multilayer dielectric tunnel barrier structure
JP3678213B2 (ja) 2002-06-20 2005-08-03 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP4252353B2 (ja) 2002-07-16 2009-04-08 株式会社日立製作所 半導体レーザ素子の製造方法
JP2004128229A (ja) 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6985338B2 (en) 2002-10-21 2006-01-10 International Business Machines Corporation Insulative in-stack hard bias for GMR sensor stabilization
US6980468B1 (en) 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
JP2004200245A (ja) 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US6845038B1 (en) 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6998150B2 (en) 2003-03-12 2006-02-14 Headway Technologies, Inc. Method of adjusting CoFe free layer magnetostriction
KR100544690B1 (ko) 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US20040224243A1 (en) 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US7189583B2 (en) 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
KR100548997B1 (ko) 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
JP2005064050A (ja) 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US7274080B1 (en) 2003-08-22 2007-09-25 International Business Machines Corporation MgO-based tunnel spin injectors
US7298595B2 (en) 2003-09-26 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Differential GMR sensor with multi-layer bias structure between free layers of first and second self-pinned GMR sensors
US7195927B2 (en) 2003-10-22 2007-03-27 Hewlett-Packard Development Company, L.P. Process for making magnetic memory structures having different-sized memory cell layers
US7282755B2 (en) 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7083988B2 (en) 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7564152B1 (en) 2004-02-12 2009-07-21 The United States Of America As Represented By The Secretary Of The Navy High magnetostriction of positive magnetostrictive materials under tensile load
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7130167B2 (en) 2004-03-03 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having improved synthetic free layer
US20050211973A1 (en) 2004-03-23 2005-09-29 Kiyotaka Mori Stressed organic semiconductor
WO2005101373A1 (en) 2004-04-02 2005-10-27 Tdk Corporation Laminated free layer for stabilizing magnetoresistive head having low magnetostriction
JP3863536B2 (ja) 2004-05-17 2006-12-27 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP4868198B2 (ja) * 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US20060042930A1 (en) 2004-08-26 2006-03-02 Daniele Mauri Method for reactive sputter deposition of a magnesium oxide (MgO) tunnel barrier in a magnetic tunnel junction
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
US7582923B2 (en) 2004-11-16 2009-09-01 Nec Corporation Magnetic memory and manufacturing method for the same
JP2006156608A (ja) 2004-11-29 2006-06-15 Hitachi Ltd 磁気メモリおよびその製造方法
JP2006165327A (ja) 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
US7230265B2 (en) 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US8068317B2 (en) 2005-07-22 2011-11-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent
US7372674B2 (en) 2005-07-22 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent and stronger pinning
US7349187B2 (en) 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7791844B2 (en) 2005-12-14 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a magnetically stable free layer with a positive magnetostriction
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
JP2007250094A (ja) 2006-03-16 2007-09-27 Fujitsu Ltd 磁気記録媒体、磁気記録媒体の製造方法、及び磁気記録装置
US20070297220A1 (en) * 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP4862564B2 (ja) * 2006-08-30 2012-01-25 Ｔｄｋ株式会社 トンネル型磁気検出素子およびその製造方法
JP4496189B2 (ja) 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
JP4384183B2 (ja) 2007-01-26 2009-12-16 株式会社東芝 磁気抵抗素子および磁気メモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US8623452B2 (en) 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US20080205130A1 (en) * 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Mram free layer synthetic antiferromagnet structure and methods
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
US7682841B2 (en) 2007-05-02 2010-03-23 Qimonda Ag Method of forming integrated circuit having a magnetic tunnel junction device
US7486552B2 (en) 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7602033B2 (en) 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
EP2015307B8 (en) 2007-07-13 2013-05-15 Hitachi Ltd. Magnetoresistive device
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
TW200907964A (en) * 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
JP4649457B2 (ja) * 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8497559B2 (en) 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US7488609B1 (en) 2007-11-16 2009-02-10 Hitachi Global Storage Technologies Netherlands B.V. Method for forming an MgO barrier layer in a tunneling magnetoresistive (TMR) device
US7919794B2 (en) 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
JP5150284B2 (ja) 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
US7727834B2 (en) 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
JP2009194210A (ja) 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US9021685B2 (en) 2008-03-12 2015-05-05 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
JP4724196B2 (ja) 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7885105B2 (en) 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8274818B2 (en) 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
US8134864B2 (en) * 2008-08-14 2012-03-13 Regents Of The University Of Minnesota Exchange-assisted spin transfer torque switching
US8803263B2 (en) 2008-09-03 2014-08-12 Fuji Electric Co., Ltd. Magnetic memory element and storage device using the same
KR101004506B1 (ko) 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US8487390B2 (en) 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
KR101178767B1 (ko) 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US9165625B2 (en) 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7835173B2 (en) 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7929370B2 (en) 2008-11-24 2011-04-19 Magic Technologies, Inc. Spin momentum transfer MRAM design
FR2939955B1 (fr) 2008-12-11 2011-03-11 Commissariat Energie Atomique Procede pour la realisation d'une jonction tunnel magnetique et jonction tunnel magnetique ainsi obtenue.
US20100148167A1 (en) 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
JP4952725B2 (ja) 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
JP4738499B2 (ja) 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法
JP5150531B2 (ja) 2009-03-03 2013-02-20 ルネサスエレクトロニクス株式会社 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US7969774B2 (en) 2009-03-10 2011-06-28 Micron Technology, Inc. Electronic devices formed of two or more substrates bonded together, electronic systems comprising electronic devices and methods of making electronic devices
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
ATE544153T1 (de) 2009-05-08 2012-02-15 Crocus Technology Magnetischer speicher mit wärmeunterstütztem schreibverfahren und niedrigem schreibstrom
WO2010134378A1 (ja) 2009-05-19 2010-11-25 富士電機ホールディングス株式会社 磁気メモリ素子およびそれを用いる記憶装置
US20100327248A1 (en) 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
KR101716515B1 (ko) 2009-07-03 2017-03-14 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자 및 그 구동 방법
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US8125746B2 (en) 2009-07-13 2012-02-28 Seagate Technology Llc Magnetic sensor with perpendicular anisotrophy free layer and side shields
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US20110031569A1 (en) 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8779538B2 (en) 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
JP5527649B2 (ja) 2009-08-28 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8284594B2 (en) 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8072800B2 (en) 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8169821B1 (en) 2009-10-20 2012-05-01 Avalanche Technology, Inc. Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM)
US8184411B2 (en) 2009-10-26 2012-05-22 Headway Technologies, Inc. MTJ incorporating CoFe/Ni multilayer film with perpendicular magnetic anisotropy for MRAM application
KR101740040B1 (ko) 2010-07-16 2017-06-09 삼성전자주식회사 패턴 구조물, 패턴 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
KR101658394B1 (ko) 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
KR101608671B1 (ko) 2009-12-16 2016-04-05 삼성전자주식회사 휴대 단말기의 프로세서 간 데이터 통신 방법 및 장치
US8238151B2 (en) 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
KR20110071710A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법
KR20110071702A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 그라핀을 이용한 스핀밸브소자 및 그 제조방법과 스핀밸브소자를 포함하는 자성소자
TWI398973B (zh) * 2009-12-31 2013-06-11 Ind Tech Res Inst 垂直式磁性磁阻元件結構
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US9093163B2 (en) 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US8149614B2 (en) 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
KR101766899B1 (ko) * 2010-04-21 2017-08-10 삼성전자주식회사 자기 메모리 소자
US9287321B2 (en) 2010-05-26 2016-03-15 Samsung Electronics Co., Ltd. Magnetic tunnel junction device having amorphous buffer layers that are magnetically connected together and that have perpendicular magnetic anisotropy
US8920947B2 (en) * 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
JP5502627B2 (ja) 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US20120015099A1 (en) 2010-07-15 2012-01-19 Everspin Technologies, Inc. Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US8564080B2 (en) 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
KR101746615B1 (ko) 2010-07-22 2017-06-14 삼성전자 주식회사 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8772886B2 (en) 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
US8310868B2 (en) 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
KR101739952B1 (ko) 2011-02-25 2017-05-26 삼성전자주식회사 자기 메모리 장치
JP2012182219A (ja) 2011-02-28 2012-09-20 Toshiba Corp 磁気ランダムアクセスメモリ
US8947914B2 (en) 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
US20120241878A1 (en) 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8508006B2 (en) 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
JP6029020B2 (ja) 2011-05-20 2016-11-24 国立大学法人東北大学 磁気メモリ素子および磁気メモリ
JP2013008868A (ja) 2011-06-24 2013-01-10 Toshiba Corp 半導体記憶装置
EP2541554B1 (en) 2011-06-30 2015-12-30 Hitachi, Ltd. Magnetic functional device
KR20130015929A (ko) 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 자기 메모리 소자 및 그 제조 방법
KR101831931B1 (ko) 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US20130059168A1 (en) 2011-08-31 2013-03-07 Agency Fo Science, Technology And Research Magnetoresistance Device
US8704320B2 (en) 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
JP5767925B2 (ja) 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP5867030B2 (ja) 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US8823117B2 (en) 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9214624B2 (en) 2012-07-27 2015-12-15 Qualcomm Incorporated Amorphous spacerlattice spacer for perpendicular MTJs
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US20150069556A1 (en) 2013-09-11 2015-03-12 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179524A (ja) * 2004-12-20 2006-07-06 Toshiba Corp 磁気記録素子、磁気記録装置、および情報の記録方法
JP2008010590A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2009081216A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP2011061204A (ja) * 2009-09-11 2011-03-24 Samsung Electronics Co Ltd 磁気メモリ素子
WO2012009232A1 (en) * 2010-07-16 2012-01-19 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having laminated free layers and memories using such magnetic elements
JP2012043967A (ja) * 2010-08-19 2012-03-01 Sony Corp 磁気メモリ素子
JP2012064774A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 磁気抵抗素子及び磁気メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207593A (ja) * 2014-04-17 2015-11-19 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気抵抗素子

Also Published As

Publication number Publication date
KR20150031280A (ko) 2015-03-23
US20180366516A1 (en) 2018-12-20
WO2013191958A2 (en) 2013-12-27
US10121824B2 (en) 2018-11-06
US20150263269A1 (en) 2015-09-17
EP2862173A4 (en) 2016-03-02
JP6096290B2 (ja) 2017-03-15
US20160276405A1 (en) 2016-09-22
US9711565B2 (en) 2017-07-18
US10586830B2 (en) 2020-03-10
US20130334631A1 (en) 2013-12-19
US20170309680A1 (en) 2017-10-26
EP2862173A2 (en) 2015-04-22
US9054030B2 (en) 2015-06-09
KR101749840B1 (ko) 2017-06-21
US11158670B2 (en) 2021-10-26
TWI512721B (zh) 2015-12-11
CN104395964A (zh) 2015-03-04
US20200194497A1 (en) 2020-06-18
EP2862173B1 (en) 2021-02-17
CN104395964B (zh) 2017-07-21
US9356229B2 (en) 2016-05-31
WO2013191958A3 (en) 2014-05-01
TW201411619A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
JP6096290B2 (ja) メモリセル、半導体デバイス構造、メモリシステムおよび作製方法
US11211554B2 (en) Electronic systems including magnetic regions
US11393872B2 (en) Electronic devices with seed and magnetic regions and methods of fabrication
US10651367B2 (en) Electronic devices and related electronic systems
US20160268337A1 (en) Magnetic memory cells, semiconductor devices, and methods of formation
JP2016524341A (ja) メモリセル、動作方法および製造方法、半導体デバイス構造およびメモリシステム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170215

R150 Certificate of patent or registration of utility model

Ref document number: 6096290

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250