TWI512721B - 記憶體單元、半導體裝置結構、記憶體系統及製造方法 - Google Patents

記憶體單元、半導體裝置結構、記憶體系統及製造方法 Download PDF

Info

Publication number
TWI512721B
TWI512721B TW102121804A TW102121804A TWI512721B TW I512721 B TWI512721 B TW I512721B TW 102121804 A TW102121804 A TW 102121804A TW 102121804 A TW102121804 A TW 102121804A TW I512721 B TWI512721 B TW I512721B
Authority
TW
Taiwan
Prior art keywords
magnetic
region
sub
regions
coupler
Prior art date
Application number
TW102121804A
Other languages
English (en)
Other versions
TW201411619A (zh
Inventor
Wayne I Kinney
Witold Kula
Stephen J Kramer
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201411619A publication Critical patent/TW201411619A/zh
Application granted granted Critical
Publication of TWI512721B publication Critical patent/TWI512721B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3218—Exchange coupling of magnetic films via an antiferromagnetic interface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

記憶體單元、半導體裝置結構、記憶體系統及製造方法 優先權主張
本申請案主張於2012年6月19日提出申請之名稱為「Memory Cells,Semiconductor Device Structures,Memory Systems,and Methods of Fabrication」之序列號為13/527,262之美國專利申請案之申請日期之權利。
在各種實施例中，本發明大體而言係關於記憶體裝置設計及製造之領域。更特定而言，本發明係關於表徵為自旋扭矩轉移磁性隨機存取記憶體(STT-MRAM)單元之記憶體單元之設計及製造。
磁性隨機存取記憶體(MRAM)係基於磁阻之一非揮發性電腦記憶體技術。一種類型之MRAM單元係一自旋扭矩轉移MRAM(STT-MRAM)單元，諸如圖1中所圖解說明之STT-MRAM單元。一習用STT-MRAM單元包含由一基板102支撐之一磁性單元核100。磁性單元核100包含至少兩個磁性區，舉例而言，一「固定區」130及一「自由區170」，其中一非磁性區160在其之間。一或多個下部中間區120及一或多個上部中間區180可分別安置於磁性單元核100結構之磁性區(例如，固定區130及自由區170)下方及上方。
經組態以展現垂直磁性各向異性(「PMA」)之一STT-MRAM單 元包含具有一固定垂直磁性定向之固定區130且包含具有在單元之操作期間在一「平行」組態(圖1)與一「反平行」組態(圖2)之間切換之一垂直磁性定向之自由區170。在平行組態(圖1)中，自由區170之一磁性定向171係基本上沿著與固定區130之一磁性定向131相同之方向(例如，南或北)引導，從而跨越磁阻元件(亦即，固定區130及自由區170)給出一較低電阻。此相對低電阻狀態可定義為MRAM單元之一「0」狀態。在反平行組態(圖2)中，自由區170之一磁性定向172係基本上沿著固定區130之磁性定向131之相反方向(例如，北或南)引導，從而跨越磁阻元件(亦即，固定區130及自由區170)給出一較高電阻。此相對高電阻狀態可定義為MRAM單元之一「1」狀態。
自由區170之磁性定向171、172及因此跨越磁阻元件之所得高或低電阻狀態的切換促成傳統MRAM單元之寫入及讀取操作。在操作中，可致使一程式化電流流經一存取電晶體及磁性單元核100。磁性單元核100內之固定區130使該程式化電流之電子自旋極化，且隨著自旋極化之電流通過磁性單元核100形成扭矩。自旋極化之電子電流藉由對自由區170施加一扭矩而與自由區170相互作用。當通過磁性單元核100之自旋極化之電子電流之扭矩大於自由區130之一臨界切換電流密度(J c )時，藉由自旋極化之電子電流施加之扭矩足以切換自由區170之磁化之方向(亦即，在磁性定向171與磁性定向172之間)。因此，可使用程式化電流來致使自由區170之磁性定向171、172平行於(圖1)或反平行於(圖2)固定區130之磁性定向131而對準。
理想地，將自由區170自平行組態(圖1)切換至反平行組態(圖2)所需之程式化電流量與自反平行組態(圖2)切換至平行組態(圖1)所需之程式化電流量基本上相同。用於切換之此相等程式化電流在本文中稱為「對稱切換」。
雖然對稱切換可能係理想的，但在習用磁性單元核100中，一或 多個磁性區由於其磁性本質可發射可能干擾自由區170中之切換之一磁性偶極場。舉例而言，可由固定區130發射一磁性偶極場132，如圖1及圖2中所圖解說明。(應注意，雖然將磁性偶極場132圖解說明為通過固定區130之一上部表面及一下部表面之基本上整體之間，但實際上，固定區130可具有實質上小於固定區130之寬度之一高度，以使得磁性偶極場132可係自上部及下部表面基本上僅接近於固定區130之側壁處發射。)當自由區170在一個組態(例如，平行組態(圖1))中時，自由區170之磁性定向171可與來自固定區130之磁性偶極場132至少部分平行地對準；然而，當自由區170在另一組態(例如，反平行組態(圖2))中時，自由區170之磁性定向172可與磁性偶極場132至少部分反平行地對準。如圖1及圖2中所圖解說明，然後，磁性偶極場132可係自固定區130之一上部表面發射且在發弧以進入固定區130之一下部表面之前通過自由區170之一部分。當自由區170在平行組態(圖1)中時，來自固定區130之磁性偶極場132及自由區170之磁性定向171兩者皆可沿基本上相同方向(例如，分別向上及向上)引導。然而，當自由區170在反平行組態(圖2)中時，來自固定區130之磁性偶極場132及自由區170之磁性定向172兩者皆可沿基本上相反方向(例如，分別向上及向下)引導。因此，自由區170在平行組態(圖1)中時可比在反平行組態(圖2)中時具有一更高親和度以使得將自由區170自平行組態(圖1)切換至反平行組態(圖2)所需之程式化電流比將自由區170自反平行組態(圖2)切換至平行組態(圖1)所需之程式化電流更多。因此，自固定區130發射之磁性偶極場132之存在可損害在MRAM單元之操作期間對稱地切換自由區170之磁性定向171、172之能力。
已做出努力以消除由於來自一雜散磁性偶極場132之干擾所致之對切換之負面效應。此等努力包含(舉例而言)試圖藉由平衡磁性區(例如，固定區130)內之磁性定向來使磁性偶極場132中性化。舉例而 言，圖3圖解說明包含藉由導電材料336分離之磁性材料334之一習用固定區330。一耦合器材料338耦合固定區330之一下部區與一上部區。安置於磁性材料334之間的導電材料336致使磁性材料334展現一垂直各向異性(亦即，垂直磁性定向331、333)，而耦合器材料338經調配且經定位以提供毗鄰磁性材料之反平行耦合。因此，固定區330組態為其中固定區330之上部區與下部區經由一單個介入耦合器材料338耦合之一合成反鐵磁體(SAF)。目標係上部區所發射之一磁性偶極場將由於磁性定向331、333之相反方向而被下部區所發射之一磁性偶極場有效地抵消。然而，單元之自由區將安置為較靠近固定區330之上部及下部區中之一者以使得相比自由區將經歷另一磁性偶極場，自由區將更強烈地經歷由上部及下部區中之較接近者發射之磁性偶極場。因此，平衡上部及下部區之磁性定向可不有效地抵消單元之自由區所經歷之一磁性偶極場。因此，設計達成自由區之對稱切換之一單元核結構已成為一挑戰。
本發明揭示一種記憶體單元。該記憶體單元包括一磁性區，該磁性區包括磁性材料及耦合器材料之一交替結構。該磁性區展現一垂直磁性定向。
本發明亦揭示一種形成一記憶體單元之方法。該方法包括形成一磁性區。形成該磁性區包括形成展現一垂直磁性定向之一磁性子區。在該磁性子區上形成一耦合器子區。在該耦合器子區上形成另一磁性子區。該另一磁性子區展現對置地引導至該磁性子區所展現之垂直磁性定向之另一垂直磁性定向。在該另一磁性子區上形成另一耦合器子區。
本發明亦揭示一種包括至少兩個磁性區之記憶體單元。該至少兩個磁性區中之至少一者包括耦合器子區。該等耦合器子區中之每一 者藉由展現一垂直磁性定向之一磁性子區與耦合器子區中之另一者分離。
本發明亦揭示一種包括一磁性區之記憶體單元。該磁性區包括複數個磁性子區。該複數者中之至少一個磁性子區展現與該複數者中之一對鄰近磁性子區所展現之垂直磁性定向相對之一垂直磁性定向。
本發明亦揭示一種半導體裝置結構。該半導體裝置結構包括一自旋扭矩轉移磁性隨機存取記憶體(STT-MRAM)陣列。STT-MRAM陣列包括複數個STT-MRAM單元。該複數者中之每一STT-MRAM單元包括一單元核，該單元核包括展現一垂直磁性定向之一磁性區。該磁性區包括一耦合器材料之複數個間隔開子區。
本發明亦揭示一種自旋扭矩轉移磁性隨機存取記憶體(STT-MRAM)系統。該STT-MRAM系統包括至少一個磁性記憶體單元，該至少一個磁性記憶體單元包括一磁性區，該磁性區包括磁性材料之複數個子區。該複數者中之一子區展現對置地引導至該複數者中之另一子區所展現之另一垂直磁性定向之一垂直磁性定向。至少一個周邊裝置與該至少一個磁性記憶體單元可操作地通信。
100‧‧‧磁性單元核
102‧‧‧基板
120‧‧‧下部中間區
130‧‧‧固定區
131‧‧‧磁性定向
132‧‧‧磁性偶極場
160‧‧‧非磁性區
170‧‧‧自由區
171‧‧‧磁性定向
172‧‧‧磁性定向
180‧‧‧上部中間區
330‧‧‧習用固定區/固定區
331‧‧‧垂直磁性定向/磁性定向
333‧‧‧垂直磁性定向/磁性定向
334‧‧‧磁性材料
336‧‧‧導電材料
338‧‧‧耦合器材料
400‧‧‧自旋扭矩轉移磁性隨機存取記憶體系統
402‧‧‧單元核
403‧‧‧存取電晶體
404‧‧‧資料線/感測線
405‧‧‧存取線
406‧‧‧源極線
407‧‧‧讀取/寫入電路
408‧‧‧位元線參考
409‧‧‧感測放大器
412‧‧‧周邊裝置
414‧‧‧自旋扭矩轉移磁性隨機存取記憶體單元
530‧‧‧固定區
531‧‧‧垂直磁性定向/磁性定向
533‧‧‧垂直磁性定向/磁性定向
534‧‧‧磁性子區/鄰近磁性子區/子區/最上部磁性子區
538‧‧‧耦合器子區/子區
600‧‧‧單元核結構/所得單元核結構
610‧‧‧下部導電材料
620‧‧‧下部中間區
640‧‧‧過渡區
650‧‧‧參考區
660‧‧‧非磁性區
670‧‧‧自由區
680‧‧‧上部中間區
690‧‧‧上部導電區
700‧‧‧單元核結構
800‧‧‧單元核結構
870‧‧‧自由區
900‧‧‧單元核結構
970‧‧‧自由區
1000‧‧‧單元核結構
1100‧‧‧單元核結構
1150‧‧‧參考區
1200‧‧‧半導體裝置結構/半導體裝置
1202‧‧‧記憶體陣列
1204‧‧‧控制邏輯組件
1300‧‧‧基於處理器之系統
1302‧‧‧處理器
1304‧‧‧電源供應器
1306‧‧‧使用者介面
1308‧‧‧顯示器
1310‧‧‧RF子系統/基頻處理器
1312‧‧‧通信埠
1314‧‧‧周邊裝置
1316‧‧‧系統記憶體
1318‧‧‧非揮發性記憶體
圖1係包含在一平行組態中之自由區之一習用STT-MRAM單元之一磁性單元核之一剖面立面示意性圖解說明。
圖2係包含在一反平行組態中之自由區的圖1之習用STT-MRAM單元之磁性單元核的一剖面立面示意性圖解說明。
圖3係一習用STT-MRAM單元之一固定區之一剖面立面示意性圖解說明。
圖4係具有根據本發明之一實施例之一記憶體單元之一STT-MRAM系統之一示意圖。
圖5係根據本發明之一實施例之一STT-MRAM單元之一固定區之 一剖面立面示意性圖解說明。
圖6係根據本發明之一實施例之一STT-MRAM單元之一單元核結構之一剖面立面示意性圖解說明，該STT-MRAM單元包含圖5之固定區。
圖7係根據本發明之一實施例之一STT-MRAM單元之一單元核結構之一剖面立面示意性圖解說明，該STT-MRAM單元包含安置於一自由區之兩側(亦即，頂部及底部)之兩個圖5之固定區。
圖8係根據本發明之一實施例之一STT-MRAM單元之一單元核結構之一剖面立面示意性圖解說明，該STT-MRAM單元包含圖5之固定區及一窄自由區。
圖9係根據本發明之一實施例之一STT-MRAM單元之一單元核結構之一剖面立面示意性圖解說明，該STT-MRAM單元包含圖5之固定區及根據本發明之一實施例之一結構之一自由區。
圖10係根據本發明之一實施例之一STT-MRAM單元之一單元核結構之一剖面立面示意性圖解說明，該STT-MRAM單元包含圖3之固定區及圖9之自由區。
圖11係根據本發明之一實施例之一STT-MRAM單元之一單元核結構之一剖面立面示意性圖解說明，該STT-MRAM單元包含圖5之固定區、圖9之自由區及根據本發明之一實施例之一結構之一參考區。
圖12係包含根據本發明之一實施例之記憶體單元之一半導體裝置結構之一簡化方塊圖。
圖13係根據本發明之一或多項實施例實施之一系統之一簡化方塊圖。
本發明揭示記憶體單元、包含此等記憶體單元之半導體裝置結構、記憶體系統及形成此等記憶體單元之方法。該等記憶體單元包含 展現一垂直磁性定向之一磁性區。該磁性區包含經配置以使得磁性材料與耦合器材料交替從而形成本文中稱為一「交替結構」之一或多個磁性材料及一或多個耦合器材料，在該交替結構中一定量之磁性材料(亦即，一「磁性子區」)毗鄰於一定量之耦合器材料(亦即，一「耦合器子區」)安置，該一定量之耦合器材料毗鄰於另一定量之磁性材料(亦即，另一磁性子區)安置。另一量之耦合器材料(亦即，另一耦合器子區)可毗鄰於另一量之磁性材料(亦即，另一磁性子區)安置，且依次類推。因此，記憶體單元之磁性區包含磁性子區及耦合器子區之一交替結構。
該交替結構之耦合器材料經調配而以反鐵磁方式耦合鄰近磁性材料。耦合器材料亦可達成鄰近磁性材料內之一垂直磁性定向。由一耦合器子區耦合之磁性子區展現對置地引導之垂直磁性定向。因此，磁性區之交替結構進一步包含以垂直磁性定向交替之磁性子區。
由於耦合器材料既提供反鐵磁耦合亦達成鄰近磁性材料中之垂直磁性定向，因此具有根據本發明之實施例之交替結構之一磁性區可薄於具有提供反鐵磁耦合之一種材料及用以達成垂直磁性定向之另一材料之習用磁性區。因此，記憶體單元之單元核可結構化為比習用記憶體單元之一單元核更緊湊之一結構。
此外，由於磁性區(例如，固定區)內之磁性子區可各自具有小於一習用MRAM記憶體單元之固定區之磁性區之厚度之厚度，因此一磁性子區所發射之一磁性偶極場可小於一習用磁性區所發射之一磁性偶極場。經最小化磁性偶極場減小一所發射磁性偶極場對自由區之切換之干擾。
此外，由於磁性區內之每一磁性子區靠近展現一反向之垂直磁性定向之至少一個鄰近磁性子區安置，因此一個磁性子區所發射之一磁性偶極場可被附近緊鄰處所發射之另一磁性偶極場有效地實質上抵 消。此實質上抵消減小一磁性偶極場干擾自由區之切換之可能性。
如本文中所使用，術語「基板」意指且包含在其上形成諸如記憶體單元內之組件之組件之一基底材料或構造。基板可係一半導體基板、在一支撐結構上之一基底半導體材料、一金屬電極或其上形成有一或多個材料、結構或區之一半導體基板。基板可係一習用矽基板或包括一半導電材料之其他塊體基板。如本文中所使用，術語「塊體基板」不僅意指且包含矽晶圓，且亦意指並包含絕緣體上矽(「SOI」)基板(諸如藍寶石上矽(「SOS」)基板或玻璃上矽(「SOG」)基板)、在一基底半導體基礎上之矽磊晶層或其他半導體或光電材料(諸如矽-鍺(Si1-x Gex ，其中x係(舉例而言)介於0.2與0.8之間的一莫耳分率)、鍺(Ge)、砷化鎵(GaAs)、氮化鎵(GaN)或磷化銦(InP)以及其他)。此外，當在以下說明中提及一「基板」時，可能已利用先前處理階段在基底半導體結構或基礎中形成材料、區或接面。
如本文中所使用，若安置於自由區與固定區之間的一非磁性區係電絕緣的(例如，一電介質)，則術語「STT-MRAM單元」意指且包含一磁性單元結構，該磁性單元結構可包含一磁性穿隧接面(「MTJ」)。另一選擇係，若安置於自由區與固定區之間的非磁性區係導電的，則STT-MRAM單元之磁性單元結構可包含一自旋閥。
如本文中所使用，術語「單元核」意指且包含包括自由區及固定區且透過其電流在記憶體單元之操作期間達成自由區內之一平行或反平行磁性定向之一記憶體單元結構。
如本文中所使用，術語「垂直(vertical)」意指且包含垂直於各別區之寬度之一方向。「垂直(vertical)」亦可意指且包含垂直於STT-MRAM位於其上之基板之一主要表面之一方向。
如本文中所使用，術語「磁性材料」意指且包含鐵磁材料及亞鐵磁材料兩者。
如本文中所使用，術語「耦合器材料」意指且包含經調配以在磁性材料之鄰近區之間提供RKKY(Ruderman-Kittel-Kasuya-Yosida)相互作用(亦稱為「反平行耦合」或「反鐵磁耦合」)且在磁性材料之鄰近區內達成或激勵一垂直各向異性(亦即，垂直磁性定向)之一材料。舉例而言且不以限制方式，根據本發明之實施例之一耦合器材料包含釕(Ru)、銠(Rh)或其組合。
如本文中所使用，當提及一材料、區或子區時，術語「鄰近」意指且指代一所識別組合物之一下一個最接近材料、區或子區。不同於所識別組合物之組合物之材料、區或子區可安置於一種材料、區或子區所識別組合物之其鄰近材料、區或子區之間。舉例而言，「鄰近」一特定耦合器子區之一磁性子區係(例如)下一個最接近於該特定耦合器子區之複數個磁性子區之磁性子區，該「鄰近」磁性子區可直接毗鄰於該特定耦合器子區。作為另一實例，「鄰近」一特定磁性子區之一磁性子區係(例如)下一個最接近於該特定耦合器子區之複數個磁性子區之磁性子區，該「鄰近」磁性子區可藉由一非磁性組合物(例如，一耦合器材料)之一材料、區或子區該特定耦合器子區而與該特定磁性子區間隔開。
如本文中使用，術語「子區」意指且包含包含於另一區中之一區。因此，一個區可包含複數個子區。
如本文中所使用，術語「固定區」意指且包含STT-MRAM單元內之一區，該區包含磁性材料且由於達成單元之一個磁性區(例如，自由區)之磁化方向之一改變之一電流可不達成固定區之磁化方向之一改變而在STT-MRAM單元之使用及操作期間具有一固定磁性定向。
如本文中所使用，術語「自由區」意指且包含STT-MRAM單元內之一區，該區包含磁性材料且在STT-MRAM單元之操作期間具有一可切換磁性定向。該磁性定向可在其中沿相同方向引導自由區所展現 之磁性定向及固定區所展現之磁性定向之一「平行」方向與其中沿相互垂直之相反方向引導自由區所展現之磁性定向及固定區所展現之磁性定向之一「反平行」方向之間切換。
如本文中所使用，為便於說明可使用諸如「向上」、「向上引導」及諸如此類等方向相關性術語來闡述一個磁性定向之或磁性偶極場與另一磁性定向或磁性偶極場之方向關係。除非另有明確說明，方向相關性術語意欲涵蓋除圖中所繪示之方向之外的定向及場之不同方向。舉例而言，若切換定向，則闡述或圖解說明為「向上引導」或「引導向上」之磁性定向或磁性偶極場將被「向下引導」或「引導向下」且闡述或圖解說明為「向下引導」或「引導向下」之磁性定向或磁性偶極場則將被「向上引導」或「引導向上」。因此，術語「向上」涵蓋與術語「向下」所涵蓋之方向相反之一方向。因此，舉例而言，分別取決於熟習此項技術者將明瞭之其中使用術語之上下文，術語「向上」可涵蓋自南至北及自北至南兩者之一方向，而術語「向下」則可涵蓋自北向南及自南向北兩者之一方向。磁性定向及磁性偶極場可係以其他方式定向(旋轉90度，倒置等)且相應地解釋本文中所使用之方向相關性描述語。
如本文中所使用，為便於說明，可使用諸如「在...之下(beneath)」、「在...下方(below)」、「下部(lower)」、「底部(bottom)」、「在...上方(above)」、「上部(upper)」、「頂部(top)」、「前側(front)」、「後側(rear)」、「左側(left)」、「右側(right)」及諸如此類等空間相關術語來闡述一個元件或特徵與另一(些)元件或特徵之關係，如圖中所圖解說明。除非另有明確說明，空間相關術語意欲涵蓋除圖中所繪示之定向之外的材料之不同定向。舉例而言，若倒置圖中之材料，則闡述為在其他元件或特徵之「下方(below)」或「之下(beneath)」或「下方(under)」或「底部上(on bottom of)」將定向為其他元件或特徵之「上 方(above)」或「頂部上(on top of)」。因此，術語「在...下方」可取決於熟習此項技術者將明瞭之其中使用術語之上下文而涵蓋上方及下方兩者之一定向。該等材料可以其他方式定向(旋轉90度、倒置等)且相應地解釋本文中所使用之空間相關描述語。
如本文中所使用，對一元件在另一元件之「上」、「上方」或「鄰近」之提及意指且包含元件直接在另一元件頂部上、毗鄰於另一元件、在另一元件下方或與另一元件直接接觸。其亦包含元件藉助存在於其間之其他元件而直接在另一元件之頂部上、毗鄰於另一元件、在另一元件之下或在其他元件附近。相比而言，當稱一元件「直接在」另一元件「上」或「直接毗鄰於」另一元件時，則不存在介入元件。
如本文中所使用，術語「包括(comprise)」、「包括(comprising)」、「包含(include)」及/或「包含(including)」指定存在所述特徵、區、整數、階段、操作、元件、材料、組件及/或群組，但並不排除存在或添加一或多個其他特徵、區、整數、階段、操作、元件、材料、組件及/或其群組。
如本文中所使用，「及/或」包括相關聯所列示物項中之一者或多者之任一及所有組合。
如本文中所使用，單數形式「一(a)」、「一(an)」及「該(the)」亦意欲包含複數形式，除非上下文另有明確指示。
本文中所呈現之圖解說明並非意欲成為任何特定材料、組件、區、子區、結構、裝置或系統之實際視圖，而僅僅是用以闡述本發明之實施例之理想化表示。
本文中參考圖解說明闡述實施例。因此，預期圖解說明之形狀會因(例如)製作技術及/或公差而有所變化。因此，本文中所闡述之實施例並非意欲限於所圖解說明之特定形狀或區，而是包含由(舉例而 言)製作產生之形狀之偏差。舉例而言，圖解說明或闡述為盒形之一區可具有粗糙及/或非線性特徵。此外，圖解說明之銳角實務上可係圓角。因此，圖中所圖解說明之區在本質上及形狀上係示意性的，且並非意欲圖解說明一區之精確形狀且並非意欲限定本發明之範疇。
以下說明提供特定細節(諸如材料類型及處理條件)，以便提供對所揭示裝置及方法之實施例之一透徹說明。然而，熟習此項技術者應理解，可在不採用此等特定細節之情況下實踐該等裝置及方法之實施例。實際上，可結合業內採用之習用半導體製造技術來實踐該等裝置及方法實施例
本文中所闡述之製造程序並不形成用於處理半導體裝置結構之一完整流程。熟習此項技術者已知該流程之其餘部分。因此，本文中僅闡述理解本發明裝置之實施例所需之方法及半導體裝置結構。
除非上下文另有指示，否則本文中所闡述之材料可係藉由任何習用技術形成，包含(但不限於)：旋轉塗佈、毯覆式塗佈、化學汽相沈積(「CVD」)、電漿增強型化學汽相沈積、原子層沈積(「ALD」)、電漿增強型ALD、或物理汽相沈積(「PVD」)。另一選擇係，可原位 生長該等材料。取決於待形成之特定材料，可由熟習此項技術者選擇用於沈積或生長材料之技術。
現在將參考圖式，其中貫穿圖式，相同符號指代相同組件。圖式未必按比例繪製。
本發明揭示一種記憶體單元。該記憶體單元包含具有磁性材料與耦合器材料交替(例如，磁性子區與耦合器子區交替)之一磁性區。耦合器材料以反鐵磁方式耦合鄰近磁性子區並達成或激勵鄰近磁性子區所展現之一垂直磁性定向。彼此鄰近之磁性子區藉由一耦合器子區彼此間隔開且展現對置地引導之垂直磁性定向。交替的磁性子區及耦合器子區可各自係經組態以形成具有一緊湊結構之磁性區(例如，固 定區、自由區)之一厚度。可減小或消除該磁性區所發射之磁性偶極場之間對切換該記憶體單元中之一自由區的干擾。
圖4圖解說明包含與一STT-MRAM單元414可操作地通信之周邊裝置412之一STT-MRAM系統400，複數個STT-MRAM單元414可經製造以取決於系統要求及製作技術而以包含若干列及行之一網格圖案或以各種其他配置形成一記憶體單元陣列。STT-MRAM單元414包含：一單元核402、一存取電晶體403、可充當一資料/感測線404(例如，一位元線)之一導電材料、可充當一存取線405(例如，一字線)之一導電材料及可充當一源極線406之一導電材料。STT-MRAM系統400之周邊裝置412可包含：讀取/寫入電路407、一位元線參考408及一感測放大器409。單元核402包含一自由區及一固定區，其中一非磁性區安置於其之間。自由區及固定區中之一者或兩者可包含磁性子區及耦合器子區之一交替結構。耦合器子區之耦合器材料以反鐵磁方式耦合鄰近磁性子區並達成鄰近磁性子區所展現之一垂直磁性定向。
在使用及操作中，當選擇將一STT-MRAM單元414程式化時，將一程式化電流施加至STT-MRAM單元414，且藉由單元核402之固定區將該電流自旋極化並對單元核402之自由區施加一扭矩，此切換自由區之磁化以「寫入至」或「程式化」STT-MRAM單元414。在STT-MRAM單元414之一讀取操作中，使用一電流來偵測單元核402之電阻狀態。由於自由區、固定區或兩個區皆具有磁性子區及耦合器子區之交替結構，因此用以將自由區之磁化自一平行組態切換至一反平行組態之臨界切換電流可與用以將自由區之磁化自反平行組態切換至平行組態之臨界切換電流基本上相同。此外，該交替結構可進一步使得能夠使用具有一較小垂直尺寸之一單元核402，因此提供改良之可擴縮性及裝置密度。磁性子區及耦合器子區之序列可進一步增強包含此一交替結構之磁性區之能力。
為啟始STT-MRAM單元414之程式化，讀取/寫入電路407可產生至資料/感測線404及源極線406之一寫入電流。資料/感測線404與源極線406之間的電壓之極性判定單元核402中之自由區之磁性定向之切換。一旦根據程式化電流之自旋極性磁化自由區，即將經程式化狀態寫入至STT-MRAM單元414。
為讀取STT-MRAM單元414，讀取/寫入電路407產生穿過單元核402及存取電晶體403至資料/感測線404及源極線406之一讀取電壓。STT-MRAM單元414之經程式化狀態與跨越單元核402之電阻相關，該電阻可藉由資料/感測線404與源極線406之間的電壓差來判定。在某些實施例中，該電壓差可與位元線參考408進行比較且藉由感測放大器409來放大。
參考圖5，其圖解說明根據本發明之一實施例之一記憶體單元之一磁性區，例如，一固定區530。固定區530包含交替的磁性子區534及耦合器子區538。亦即，固定區530包含複數個磁性子區534，每一磁性子區534藉由耦合器子區538中之一者與另一磁性子區534間隔開。耦合器子區538之耦合器材料以反鐵磁方式耦合鄰近磁性子區534並在其中達成反向之垂直磁性定向531、533。因此，一個磁性子區534展現向上之垂直磁性定向531，而藉由一個耦合器子區538與該一個磁性子區534間隔開之一鄰近磁性子區534則展現向下之垂直磁性定向533。交替的磁性子區534及耦合器子區538之數目可經修整以達成固定區530或包括交替結構之其他磁性區之適當操作同時發射很少至不發射雜散磁性偶極場。
磁性子區534之磁性材料可包括鐵磁材料或亞鐵磁材料。舉例而言，不以限制方式，磁性子區534之磁性材料可包含Co、Fe、Ni或其合金NiFe、CoFe、CoNiFe或摻雜合金CoX、CoFeX、CoNiFeX(其中X=B、Cu、Re、Ru、Rh、Hf、Pd、Pt、C)或其他半金屬鐵磁材料， 諸如(舉例而言)NiMnSb及PtMnSb。在某些實施例中，磁性子區534之磁性材料可基本上由鈷(Co)(例如，僅由鈷(Co))組成。
耦合器子區538之耦合器材料經調配且經定位在鄰近磁性子區534之間提供RKKY相互作用。耦合器子區538之耦合器材料進一步經調配且經定位以達成或激勵鄰近磁性子區534所展現之垂直磁性定向531、533。因此，耦合器子區538之耦合器材料係一雙重功能性材料。另一方面，(諸如圖3中所圖解說明之固定區330中之)MRAM單元結構之習用磁性區可包含耦合器材料之一區(諸如，耦合器材料338之僅一層)從而以反鐵磁方式耦合固定區330之區(亦即，上部及下部區)同時可採用導電材料336(諸如鈀或鉑)之交替層來達成磁性材料334層內之垂直磁性定向331、333。繼續參考圖5，由於根據本發明之實施例較少子區包含於固定區530中，或利用磁性子區及耦合器子區之交替結構之磁性區中，因此一磁性區(例如，固定區530)之結構可比一習用磁性區(例如，圖3之固定區330)之結構更緊湊。舉例而言，固定區530之一高度可係大約一習用固定區(例如，圖3之固定區330)之高度之一半。在某些實施例中，固定區530或根據本發明之一交替結構之其他磁性區可不含鈀、鉑或該兩者，此乃因一習用磁性區中之此等材料所完成之功能係由根據本發明之磁性區(例如，固定區530)之耦合器子區538之耦合器材料來完成。
耦合器子區538之耦合器材料可係由經調配且經定位而以反鐵磁方式耦合鄰近磁性子區534之一或多個材料形成。舉例而言，不以限制方式，耦合器子區538之耦合器材料可係由釕(Ru)及銠(Rh)中之一或多者形成。
由於磁性定向531、533自一個磁性子區534至鄰近磁性子區534沿垂直方向交替，因此固定區530內之磁性子區534中之一者所發射之一磁性偶極場可被一個或兩個鄰近磁性子區534所發射之一對置地引 導之磁性偶極場實質上或完全地抵消。因此，一磁性偶極場自固定區530產生並干擾一自由區之切換之可能性得以最小化。
磁性子區534及耦合器子區538之厚度可經修整以達成一所期望結果。在某些實施例中，每一子區534、538分別形成為磁性材料或耦合器材料之一單一的單層。在其他實施例中，每一子區534、538分別包含磁性材料或耦合器材料之大約一個單層至大約五個單層，例如，大約三個單層。每一子區534、538可界定小於大約一奈米之一厚度(例如，高度)。舉例而言，磁性子區534可具有小於大約四埃(4Å)(0.4nm)之厚度(例如，高度)，例如大約2Å(0.2nm)至大約3Å(0.3nm)之一高度。在彼等或其他實施例中，耦合器子區538可具有小於大約6Å(0.6nm)之一厚度(例如，高度)，例如，大約3Å(0.3nm)至大約5Å(0.5nm)(例如，大約4Å(0.4nm))之一高度。
利用磁性子區534及耦合器子區538之交替結構之固定區530或其他磁性區可係藉由順序地形成耦合器子區538及磁性子區534等(亦即，形成一磁性子區534，然後在該磁性子區534上形成一耦合器子區538，然後在該耦合器子區538上形成另一磁性子區534，然後在該另一磁性子區534上形成另一耦合器子區538等)來形成。具有交替結構之固定區530或其他磁性區之最下部及最上部子區可係磁性子區534，如圖5中所圖解說明。
磁性子區534及耦合器子區538可係由PVD藉由濺鍍、藉由另一習用材料形成程序或其任何組合來形成。可在相同製造工具中形成磁性子區534及耦合器子區538。
此後磁性子區534及耦合器子區538之經製造交替結構(圖5)可連同安置於上方或下方之其他材料一起經圖案化(亦即，經蝕刻)以形成一單元核結構600，如圖6中所圖解說明。由於固定區530可不含在傳統上難以蝕刻之材料(諸如鈀及鉑)，因此圖案化固定區530以形成單 元核結構600可比圖案化含有諸如鈀及鉑等材料之一固定區(諸如，圖3之固定區330)更加容易。與分別不具有交替結構之習用固定區(例如，圖3之固定區330)或其他磁性區相比，亦可由於交替結構之固定區530或其他磁性區之緊湊結構而使得圖案化更加容易。
繼續參考圖6，所得單元核結構600可包含固定區530下方及上方之單元核區。舉例而言，固定區530可形成於由基板102支撐之一下部導電材料610上方。一或多個下部中間區620可安置於下部導電材料610與固定區530之一下部表面之間。下部導電材料610可形成一底部電極之部分。一或若干下部中間區620可包含：非磁性區、過渡區、擴散障壁、緩衝區、相容性區、一習用STT-MRAM單元之其他區或其任何組合。
視情況，一過渡區640、一參考區650或該兩者可形成於固定區530上方。過渡區640(若包含)可包含一非磁性材料，例如，鉭、鈦、其氮化物或其組合。過渡區640可形成為具有經修整以使得固定區530之最上部磁性子區534(圖5)可與參考區650(若包含於單元核結構600中)以磁性方式相互作用之一厚度。可使用過渡區640(若包含)來以一所期望晶體結構形成磁性子區534(圖5)及耦合器子區538(圖5)。因此，在某些實施例中，交替結構之磁性區(例如，固定區530)可包含磁性子區534(圖5)及耦合器子區538(圖5)之一超晶格結構。
參考區650可包含可係與固定區530之磁性子區534(圖5)之磁性材料相同或不同之組合物之磁性材料。若存在，參考區650可展現可達成固定區530之一淨垂直磁性定向之一垂直磁性定向。舉例而言，參考區650可以磁性方式極化且經定位以展現一向下引導之垂直磁性定向。在此一情形中，固定區530之最上部磁性子區534(圖5)可同樣地展現一向下引導之垂直磁性定向533(如圖5中所圖解說明)。在此等實施例中，展現一向上引導之垂直磁性定向531之固定區530內之磁性子 區534可厚於展現向下引導之磁性定向533之磁性子區534以便達成固定區530及參考區650內向下引導之磁性定向533與向上引導之磁性定向531之一本質上抵消。
繼續參考圖6，一非磁性區660可安置於固定區530與一自由區670之間。在其中單元核結構600包含參考區650之實施例中，非磁性區660可安置於參考區650與自由區670之間。非磁性區660可包括Alx Oy 、MgO、AlN、SiN、CaOx 、NiOx 、Hfx Oy 、Tax Oy 、Zrx Oy 、NiMnOx 、Mgx Fy 、SiC、SiO2 、SiOx Ny 或上述材料之任何組合。在某些實施例中，非磁性區660可包括一電絕緣材料且非磁性區660組態為一MTJ。在其他實施例中，非磁性區660可包括導電材料且非磁性區660組態為一自旋閥。
自由區670包含可係與固定區530內之磁性子區534(圖5)之磁性材料之組合物相同或不同之磁性材料。在某些實施例中，自由區670可係一習用自由區，亦即不包含磁性子區534(圖5)及耦合器子區538(圖5)之交替結構之一磁性區。
一或多個上部中間區680可形成於自由區670上方，且一上部導電區690可形成為單元核結構600之最上部區。上部中間區680(若包含)可係上文關於下部中間區620所論述之區中之任何一或多者。上部導電區690可形成一頂部電極之一部分，以使得上部導電區690可充當資料/感測線404(圖4)。因此，單元核結構600可實施於圖4之STT-MRAM單元414中。
雖然圖6將自由區670繪示為安置於固定區530上方，但在其他實施例中，自由區670可安置於固定區530下方。此外，熟習此項技術者將認識到，可在不變更各別磁性子區(例如，圖5之磁性子區534)之功能之情況下對置地圖解說明磁性定向(例如，圖5之磁性定向531、533)。
圖6之單元核結構600可達成一實質上可對稱地切換之自由區670，此乃因固定區530之緊湊交替結構使得自固定區530發射之磁性偶極場得以最小化(例如，歸因於磁性子區534(圖5)之薄尺寸)，且實質上被抵消(例如，歸因於對置地定向之磁性子區534(圖5)之交替圖案)。此外，由於複數個單元核結構600之材料可同時形成並然後圖案化，因此固定區530之結構可適應形成若干單元核結構600，其中在如此形成之單元核結構600當中具有實質上均勻性。
可在一磁性記憶體單元之一單元核結構中之其他地方利用交替結構(亦即，交替的磁性子區534及耦合器子區538)之磁性區(諸如圖5及圖6中所圖解說明之固定區530)。交替結構之此等磁性區可經組態以充當額外固定區、充當自由區、充當參考區或其任何組合。交替結構中所利用之子區、材料及尺寸之數目可經修整以分別達成固定區、自由區、參考區或其組合之所期望功能性。舉例而言，包含於一自由區中之子區之數目可係經選擇以在MRAM單元之操作期間適應自由區之磁性定向之切換之一數目，而包含於一固定區中之子區之數目可係經選擇以避免在操作期間磁性定向之切換之一數目。
此外，雖然如本文中所揭示及闡述之交替結構(例如，固定區530(圖5)之結構)最小化來自固定區530之一雜散磁性偶極場與自由區(例如，圖6之自由區670)之間的負面干擾，但單元核之結構可經進一步組態以最小化此干擾。
舉例而言，參考圖7，根據本發明之另一實施例，一單元核結構700可包含各自具有上文參考圖5所圖解說明及論述之一交替結構之一個以上固定區530(例如，兩個固定區530)。固定區530可基本上對稱地安置於自由區670上方及下方。如此，單元核結構700可經組態以使得由固定區530中之一者朝向自由區670發射之一磁性偶極場可被由固定區530中之另一者自另一方向朝向自由區670發射之一磁性偶極場抵 消。因此，單元核結構700不僅藉由利用磁性子區534(圖5)及耦合器子區538(圖5)之交替結構而最小化磁性偶極場干擾，其亦相對於自由區670對稱地安置固定區530以進一步抵消雜散磁性偶極場。
作為另一實例，參考圖8，在根據本發明之一實施例之另一單元核結構800中，一自由區870可形成為具有小於固定區530之一橫向尺寸(例如，寬度)之一橫向尺寸(例如，寬度)。因此，單元核結構800可經組態以抑制固定區530所發射的可在固定區530之側壁附近最強烈地發射之一磁性偶極場與如所圖解說明可不垂直地重疊磁性偶極場自其最強烈地發射的固定區530之側壁之自由區870之間的干擾。因此，固定區530及較窄自由區870之交替結構各自最小化自由區870切換之磁性偶極場干擾。
作為另一實例，參考圖9，一單元核結構900可不僅包含具有交替結構之固定區530，亦包含具有一交替結構之一自由區970。交替的磁性子區534(圖5)及耦合器子區538(圖5)之數目可經修整以確保操作期間自由區970之磁性定向之可切換性。在某些此等實施例中，自由區970可包含少於固定區530之交替子區。由於交替結構，雜散磁性偶極場之效應可得以進一步最小化。
在其他實施例(諸如圖10中所圖解說明之實施例)中一單元核結構1000可利用自由區970中而非其他磁性區中(諸如固定區中)之交替結構。因此，可結合一習用固定區(例如，圖3之固定區330)利用本發明之自由區970。然而，交替結構之自由區970可比一習用單元核結構之一自由區(例如，圖7之自由區670)經歷來自雜散磁性偶極場(例如，固定區330所發射之一磁性偶極場)之更少切換干擾。
在另一些實施例中，一單元核結構1100之磁性區中之每一者可包含交替結構。因此，固定區530、自由區970及一參考區1150中之每一者可包含磁性子區534(圖5)及耦合器子區538(圖5)之交替結構。同 樣，交替子區之數目、其材料、其尺寸(例如，厚度、寬度)及其相對於磁性區之安置可經修整以確保單元核結構1100之有效操作。舉例而言，參考區1150可包含比自由區970少之交替子區，自由區970可包含比固定區530少之交替子區。
因此，本發明揭示一種包括一磁性區之記憶體單元。該磁性區包括磁性材料及耦合器材料之一交替結構。該磁性區展現一垂直磁性定向。
本發明亦揭示一種形成一記憶體單元之包括形成一磁性區之方法。形成一磁性區包括形成展現一垂直磁性定向之一磁性子區。在該磁性子區上形成一耦合器子區。在該耦合器子區上形成另一磁性子區。該另一磁性子區展現對置地引導至該磁性子區所展現之垂直磁性定向之另一垂直磁性定向。在該另一磁性子區上形成另一耦合器子區。
此外，本發明亦揭示一種包括至少兩個磁性區之記憶體單元。該至少兩個磁性區中之至少一者包括耦合器子區。該等耦合器子區中之每一者藉由展現一垂直磁性定向之一磁性子區與耦合器子區中之另一者分離。
此外，本發明揭示一種包括一磁性區之記憶體單元，該磁性區包括複數個磁性子區。該複數者中之至少一個磁性子區展現具有與該複數者中之一對鄰近磁性子區所展現之垂直磁性定向相對之一垂直磁性定向。
本發明亦揭示一種包含至少一個STT-MRAM單元(例如，一STT-MRAM單元陣列)半導體裝置結構。參考圖12，其圖解說明根據本文中所揭示之一或多個實施例實施之一半導體裝置結構1200之一簡化方塊圖。半導體裝置結構1200包含一記憶體陣列1202及一控制邏輯組件1204。記憶體陣列1202可包含複數個STT-MRAM單元414(圖4)，複數 個STT-MRAM單元414包含上文所論述之單元核結構600(圖6)、700(圖7)、800(圖8)、900(圖9)、1000(圖10)、1100(圖11)中之任一者，該等單元核結構600、700、800、900、1000、1100可以根據上文所闡述之一方法形成。控制邏輯組件1204可經組態而與記憶體陣列1202以操作方式相互作用以便自記憶體陣列1202內之任一或所有記憶體單元(例如，STT-MRAM單元414)讀取或寫入至該任一或所有記憶體單元。
因此，本發明揭示一種包括一自旋扭矩轉移磁性隨機存取記憶體(STT-MRAM)陣列之半導體裝置結構。該陣列包括複數個STT-MRAM單元。該複數者中之每一STT-MRAM單元包括一單元核，該單元核包括展現一垂直磁性定向之一磁性區。該磁性區包括一耦合器材料之複數個間隔開子區。
本發明亦揭示一種包含一記憶體陣列(例如，記憶體陣列1202)之一系統。參考圖13，其繪示一基於處理器之系統1300。基於處理器之系統1300可包含根據本發明之實施例製作之各種電子裝置。基於處理器之系統1300可係多種類型中之任一者，諸如一電腦、傳呼機、蜂巢式電話、個人組織器、控制電路或其他電子裝置。基於處理器之系統1300可包含一或多個處理器1302(諸如一微處理器)以控制基於處理器之系統1300中之系統功能及請求之處理。處理器1302及基於處理器之系統1300之其他子組件可包含根據本發明之實施例製作之磁性記憶體裝置。
基於處理器之系統1300可包含一電源供應器1304。舉例而言，若基於處理器之系統1300係一可攜式系統，則電源供應器1304可包含一燃料電池、一電力清除裝置、永久電池、可替換電池及可充電電池中之一或多者。電源供應器1304亦可包含一AC配接器，因此基於處理器之系統1300可插入至(舉例而言)一壁式插座中。電源供應器1304 亦可包含一DC配接器，以使得基於處理器之系統1300可插入至(舉例而言)一車載點煙器中。
取決於基於處理器之系統1300執行之功能，可將各種其他裝置耦合至處理器1302。舉例而言，一使用者介面1306可耦合至處理器1302。使用者介面1306可包含輸入裝置，諸如按鈕、開關、一鍵盤、一光筆、一滑鼠、一數位化器及手寫筆、一觸控螢幕、一語音識別系統、一麥克風或其一組合。一顯示器1308亦可耦合至處理器1302。顯示器1308可包含一LCD顯示器、一SED顯示器、一CRT顯示器、一DLP顯示器、一電漿顯示器、一OLED顯示器、一LED顯示器、一三維投影儀、一音訊顯示器或其一組合。此外，一RF子系統/基頻處理器1310亦可耦合至處理器1302。RF子系統/基頻處理器1310可包含耦合至一RF接收器並耦合至一RF發射器之一天線(未顯示)。一個或多個通信埠1312亦可耦合至處理器1302。通信埠1312可經調適以耦合至諸如一調製解調器、一打印機、一電腦、一掃描儀或一相機等一個或多個周邊裝置1314，或耦合至(舉例而言)諸如一區域網路、遠端區域網路、內部網路或網際網路之一網路。
處理器1302可藉由實施儲存於記憶體中之軟體程式而控制基於處理器之系統1300。舉例而言，該等軟體程式可包含一作業系統、資料庫軟體、繪圖軟體、字處理軟體、媒體編輯軟體或媒體播放軟體。記憶體可操作地耦合至處理器1302以儲存並促進各種程式之執行。舉例而言，處理器1302可耦合至系統記憶體1316，系統記憶體可包含自旋扭矩轉移磁性隨機存取記憶體(STT-MRAM)、磁性隨機存取記憶體(MRAM)、動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、賽道(racetrack)記憶體及其他已知記憶體類型中之一或多者。系統記憶體1316可包含揮發性記憶體、非揮發性記憶體或其一組合。系統記憶體1316通常較大，以便其可動態地儲存所載入之應用程 式及資料。在某些實施例中，系統記憶體1316可包含半導體裝置結構，諸如圖12之半導體裝置1200、包含單元核結構600(圖6)、700(圖7)、800(圖8)、900(圖9)、1000(圖10)、1100(圖11)中之任一者之記憶體單元或其一組合。
處理器1302亦可耦合至非揮發性記憶體1318，此並不表明系統記憶體1316必需為揮發性的。非揮發性記憶體1318可包含STT-MRAM、MRAM、諸如一EPROM之唯讀記憶體(ROM)、電阻式唯讀記憶體(RROM)及待結合系統記憶體1316使用之快閃記憶體中之一或多者。非揮發性記憶體1318之大小通常選擇為剛好足夠大以儲存任何必需作業系統、應用程式及固定資料。另外，非揮發性記憶體1318可包含一高容量記憶體，諸如磁碟記憶體，諸如包含(舉例而言)電阻式記憶體或其他類型之非揮發性固態記憶體之一混合式硬碟。非揮發性記憶體1318可包含半導體裝置結構，諸如圖12之半導體裝置1200、包含單元核結構600(圖6)、700(圖7)、800(圖8)、900(圖9)、1000(圖10)、1100(圖11)中之任一者之記憶體單元或其一組合。
因此，本發明揭示一種包括至少一個磁性記憶體單元之自旋扭矩轉移磁性隨機存取記憶體(STT-MRAM)系統，該至少一個磁性記憶體單元包括一磁性區，該磁性區包括磁性材料之複數個子區。該複數者中之一子區展現對置地引導至該複數者中之另一子區所展現之另一垂直磁性定向之一垂直磁性定向。該STT-MRAM系統亦包括與該至少一個磁性記憶體單元可操作地通信之至少一個周邊裝置。
儘管易於對本發明做出各種修改及替代形式，但特定實施例已以實例方式展示於圖示中並已在本文中進行詳細闡述。然而，本發明並非意欲限於所揭示之特定形式。而是，本發明涵蓋歸屬於由以下隨附申請專利範圍及其合法等效形式所界定之本發明範疇內之所有修改、組合、等效、變化及替代形式。
102‧‧‧基板
530‧‧‧固定區
600‧‧‧單元核結構/所得單元核結構
610‧‧‧下部導電材料
620‧‧‧下部中間區
640‧‧‧過渡區
650‧‧‧參考區
660‧‧‧非磁性區
670‧‧‧自由區
680‧‧‧上部中間區
690‧‧‧上部導電區

Claims (16)

  1. 一種半導體裝置，其包括：至少一個記憶體單元，該至少一個記憶體單元包括：一自由區及一固定區，該自由區及該固定區之每一者展現一垂直磁性定向，該自由區及該固定區之至少一者包括：多個磁性子區，每一磁性子區包括一磁性材料且具有小於大約四埃(Å)之一高度；及多個耦合器子區，其與該等磁性子區交替且提供該等磁性子區之毗鄰磁性子區之反平行耦合，每一耦合器子區包括一耦合器材料且具有小於大約六埃之一高度，該自由區及該固定區安置於一單元核中，一電流可流經該單元核以程式化該記憶體單元。
  2. 如請求項1之半導體裝置，其中該自由區及該固定區之該至少一者包括該磁性材料之至少三個磁性子區及該耦合器材料之至少兩個耦合器子區。
  3. 如請求項1之半導體裝置，其中該等磁性子區中之每一者藉由該等耦合器子區中之一者與該等磁性子區中之另一者間隔開。
  4. 如請求項1之半導體裝置，其中該等磁性子區中之每一者展現與該等磁性子區中之一鄰近磁性子區所展現之一垂直磁性定向反向之一垂直磁性定向。
  5. 如請求項1之半導體裝置，其中該等磁性子區中之每一者界定小於大約三埃(3Å)(0.3nm)之一高度。
  6. 如請求項1之半導體裝置，其中該自由區及該固定區兩者皆包括該等耦合器子區。
  7. 如請求項6之半導體裝置，其中該自由區包括數目不同於該固定區之該等耦合器子區。
  8. 如請求項1之半導體裝置，其中該耦合器子區之該耦合器材料經調配且經定位以提供與該磁性子區之直接毗鄰子區之Ruderman-Kittel-Kasuya-Yosida(RKKY)相互作用。
  9. 如請求項1、2-5及6-8中任一項之半導體裝置，其中該自由區及該固定區之該至少一者不含鉑及鈀。
  10. 如請求項1、2-5及6-8中任一項之半導體裝置，其中該磁性材料基本上由鈷組成。
  11. 如請求項1、2-5及6-8中任一項之半導體裝置，其中該耦合器材料包括釕及銠中之至少一者。
  12. 如請求項1、2-5及6-8中任一項之半導體裝置，其中：該至少一個記憶體單元包括成一陣列之複數個記憶體單元；且該半導體裝置進一步包括與該至少一個磁性記憶體單元可操作通信之至少一個周邊裝置。
  13. 一種形成一記憶體單元之方法，該方法包括：形成一磁性區，該形成包括：形成一單元核，一程式化電流在該記憶體單元操作期間可流經該單元核，該形成包括：形成該記憶體單元之一自由區及一固定區之一者，該形成包括：形成展現一垂直磁性定向之一磁性子區；在該磁性子區上形成一耦合器子區至一小於大約六埃之厚度；在該耦合器子區上形成另一磁性子區至一小於大約四埃之厚度，該另一磁性子區展現與該磁性子區所展現之 該垂直磁性定向反向之另一垂直磁性定向；在該另一磁性子區上形成另一耦合器子區至一小於大約六埃之厚度；及在該另一耦合器子區上形成一額外磁性子區至一小於大約四埃之厚度，該額外磁性子區展現與該另一磁性子區所展現之該垂直磁性定向反向之一額外垂直磁性定向；及形成該記憶體單元之該自由區及該固定區之另一者。
  14. 如請求項13之方法，其進一步包括形成該記憶體單元之一參考區。
  15. 如請求項13之方法，其中形成該記憶體單元之該自由區及該固定區之另一者包括形成藉由額外耦合器子區彼此間隔開之額外磁性子區。
  16. 如請求項15之方法，其進一步包括形成安置於該記憶體單元之該自由區及該固定區之一者與該記憶體單元之該自由區及該固定區之另一者之間的一非磁性區。
TW102121804A 2012-06-19 2013-06-19 記憶體單元、半導體裝置結構、記憶體系統及製造方法 TWI512721B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/527,262 US9054030B2 (en) 2012-06-19 2012-06-19 Memory cells, semiconductor device structures, memory systems, and methods of fabrication

Publications (2)

Publication Number Publication Date
TW201411619A TW201411619A (zh) 2014-03-16
TWI512721B true TWI512721B (zh) 2015-12-11

Family

ID=49755116

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121804A TWI512721B (zh) 2012-06-19 2013-06-19 記憶體單元、半導體裝置結構、記憶體系統及製造方法

Country Status (7)

Country Link
US (6) US9054030B2 (zh)
EP (1) EP2862173B1 (zh)
JP (1) JP6096290B2 (zh)
KR (1) KR101749840B1 (zh)
CN (1) CN104395964B (zh)
TW (1) TWI512721B (zh)
WO (1) WO2013191958A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI716666B (zh) * 2017-08-08 2021-01-21 日商日立全球先端科技股份有限公司 磁性穿隧接合元件、使用此之磁性記憶體及磁性穿隧接合元件之製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8772889B2 (en) * 2012-11-20 2014-07-08 International Business Machines Corporation Magnetic domain wall shift register memory device readout
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9147663B2 (en) * 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
JP2015207593A (ja) * 2014-04-17 2015-11-19 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気抵抗素子
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10026888B2 (en) * 2014-08-06 2018-07-17 Toshiba Memory Corporation Magnetoresistive effect element and magnetic memory
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9972380B2 (en) * 2016-07-24 2018-05-15 Microsoft Technology Licensing, Llc Memory cell having a magnetic Josephson junction device with a doped magnetic layer
KR101963482B1 (ko) 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
WO2018125107A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Three-dimensional quaternary and six state magnetic circuits
US20180190898A1 (en) * 2016-12-30 2018-07-05 Samsung Electronics Co., Ltd. Method and system for providing a dual magnetic junction having mitigated flowering field effects
US10014345B1 (en) 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication
US10727271B2 (en) 2017-01-05 2020-07-28 Micron Trechnology, Inc. Memory device having source contacts located at intersections of linear portions of a common source, electronic systems, and associated methods
US10453895B2 (en) 2017-01-05 2019-10-22 Micron Technology, Inc. Magnetic memory device with a common source having an array of openings, system, and method of fabrication
CN112514091A (zh) * 2018-07-30 2021-03-16 艾沃思宾技术公司 磁隧道结磁阻设备
WO2020081826A1 (en) * 2018-10-18 2020-04-23 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
DE102019126320B4 (de) 2019-09-30 2024-03-28 Infineon Technologies Ag Magnetoresistiver Sensor und Fertigungsverfahren für einen magnetoresistiven Sensor
TWI765221B (zh) * 2020-02-06 2022-05-21 國立成功大學 光電裝置及記憶體裝置
KR20210141024A (ko) 2020-05-15 2021-11-23 삼성전자주식회사 자기 기억 소자
CN114792703A (zh) * 2021-01-26 2022-07-26 联华电子股份有限公司 半导体元件及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040075959A1 (en) * 2002-10-21 2004-04-22 International Business Machines Corporation Insulative in-stack hard bias for GMR sensor stabilization
US20050068683A1 (en) * 2003-09-26 2005-03-31 Hitachi Global Technologies Netherlands B.V. Method for providing a self-pinned differential GMR sensor and self-pinned differential GMR sensor
US20070297220A1 (en) * 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
US20080205130A1 (en) * 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Mram free layer synthetic antiferromagnet structure and methods
US20110049658A1 (en) * 2008-09-29 2011-03-03 Seagate Technology Llc Magnetic tunnel junction with electronically reflective insulative spacer
US7929370B2 (en) * 2008-11-24 2011-04-19 Magic Technologies, Inc. Spin momentum transfer MRAM design
US20110309418A1 (en) * 2008-03-25 2011-12-22 Kabushiki Kaisha Toshiba Magnetoresistance effect element and magnetic random access memory
US20120012953A1 (en) * 2010-07-16 2012-01-19 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having laminated free layers and memories using such magnetic elements
US8102700B2 (en) * 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US20120069647A1 (en) * 2010-09-17 2012-03-22 Micron Technology, Inc. Spin torque transfer memory cell structures and methods

Family Cites Families (202)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760745A (en) 1986-12-05 1988-08-02 Mag Dev Inc. Magnetoelastic torque transducer
US5768069A (en) 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6258470B1 (en) 1998-01-16 2001-07-10 Matsushita Electric Industrial Co., Ltd. Exchange coupling film, magnetoresistance effect device, magnetoresistance effective head and method for producing exchange coupling film
GB2343308B (en) 1998-10-30 2000-10-11 Nikolai Franz Gregor Schwabe Magnetic storage device
JP4568926B2 (ja) 1999-07-14 2010-10-27 ソニー株式会社 磁気機能素子及び磁気記録装置
US6275363B1 (en) 1999-07-23 2001-08-14 International Business Machines Corporation Read head with dual tunnel junction sensor
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2001084756A (ja) 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
JP3657487B2 (ja) * 2000-02-02 2005-06-08 アルプス電気株式会社 スピンバルブ型薄膜磁気素子およびその製造方法、およびこのスピンバルブ型薄膜磁気素子を備えた薄膜磁気ヘッド
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6603678B2 (en) 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
JP2002208682A (ja) 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
US7220498B2 (en) 2001-05-31 2007-05-22 National Institute Of Advanced Industrial Science And Technology Tunnel magnetoresistance element
US6667861B2 (en) 2001-07-16 2003-12-23 International Business Machines Corporation Dual/differential GMR head with a single AFM layer
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6829157B2 (en) 2001-12-05 2004-12-07 Korea Institute Of Science And Technology Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
US7095933B2 (en) 2002-04-09 2006-08-22 Barth Phillip W Systems and methods for designing and fabricating multi-layer structures having thermal expansion properties
US6866255B2 (en) 2002-04-12 2005-03-15 Xerox Corporation Sputtered spring films with low stress anisotropy
US6815248B2 (en) 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6849464B2 (en) 2002-06-10 2005-02-01 Micron Technology, Inc. Method of fabricating a multilayer dielectric tunnel barrier structure
JP3678213B2 (ja) 2002-06-20 2005-08-03 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP4252353B2 (ja) 2002-07-16 2009-04-08 株式会社日立製作所 半導体レーザ素子の製造方法
JP2004128229A (ja) 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6980468B1 (en) 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
JP2004200245A (ja) 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US6845038B1 (en) 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6998150B2 (en) 2003-03-12 2006-02-14 Headway Technologies, Inc. Method of adjusting CoFe free layer magnetostriction
KR100544690B1 (ko) 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US20040224243A1 (en) 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US7189583B2 (en) 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
KR100548997B1 (ko) 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
JP2005064050A (ja) 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US7274080B1 (en) 2003-08-22 2007-09-25 International Business Machines Corporation MgO-based tunnel spin injectors
US7195927B2 (en) 2003-10-22 2007-03-27 Hewlett-Packard Development Company, L.P. Process for making magnetic memory structures having different-sized memory cell layers
US7282755B2 (en) 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7083988B2 (en) 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7564152B1 (en) 2004-02-12 2009-07-21 The United States Of America As Represented By The Secretary Of The Navy High magnetostriction of positive magnetostrictive materials under tensile load
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7130167B2 (en) 2004-03-03 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having improved synthetic free layer
US20050211973A1 (en) 2004-03-23 2005-09-29 Kiyotaka Mori Stressed organic semiconductor
WO2005101373A1 (en) 2004-04-02 2005-10-27 Tdk Corporation Laminated free layer for stabilizing magnetoresistive head having low magnetostriction
JP3863536B2 (ja) 2004-05-17 2006-12-27 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP4868198B2 (ja) * 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US20060042930A1 (en) 2004-08-26 2006-03-02 Daniele Mauri Method for reactive sputter deposition of a magnesium oxide (MgO) tunnel barrier in a magnetic tunnel junction
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
US7582923B2 (en) 2004-11-16 2009-09-01 Nec Corporation Magnetic memory and manufacturing method for the same
JP2006156608A (ja) 2004-11-29 2006-06-15 Hitachi Ltd 磁気メモリおよびその製造方法
JP2006165327A (ja) 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
JP4575136B2 (ja) * 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
US7230265B2 (en) 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US8068317B2 (en) 2005-07-22 2011-11-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent
US7372674B2 (en) 2005-07-22 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent and stronger pinning
US7349187B2 (en) 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7791844B2 (en) 2005-12-14 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a magnetically stable free layer with a positive magnetostriction
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
JP2007250094A (ja) 2006-03-16 2007-09-27 Fujitsu Ltd 磁気記録媒体、磁気記録媒体の製造方法、及び磁気記録装置
JP2008010590A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP4862564B2 (ja) * 2006-08-30 2012-01-25 Ｔｄｋ株式会社 トンネル型磁気検出素子およびその製造方法
JP4496189B2 (ja) 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
JP4384183B2 (ja) 2007-01-26 2009-12-16 株式会社東芝 磁気抵抗素子および磁気メモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US8623452B2 (en) 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
US7682841B2 (en) 2007-05-02 2010-03-23 Qimonda Ag Method of forming integrated circuit having a magnetic tunnel junction device
US7486552B2 (en) 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7602033B2 (en) 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
EP2015307B8 (en) 2007-07-13 2013-05-15 Hitachi Ltd. Magnetoresistive device
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
TW200907964A (en) * 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
JP4738395B2 (ja) 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4649457B2 (ja) * 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8497559B2 (en) 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US7488609B1 (en) 2007-11-16 2009-02-10 Hitachi Global Storage Technologies Netherlands B.V. Method for forming an MgO barrier layer in a tunneling magnetoresistive (TMR) device
US7919794B2 (en) 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
JP5150284B2 (ja) 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
US7727834B2 (en) 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
JP2009194210A (ja) 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US9021685B2 (en) 2008-03-12 2015-05-05 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
US7885105B2 (en) 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8274818B2 (en) 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
US8134864B2 (en) * 2008-08-14 2012-03-13 Regents Of The University Of Minnesota Exchange-assisted spin transfer torque switching
US8803263B2 (en) 2008-09-03 2014-08-12 Fuji Electric Co., Ltd. Magnetic memory element and storage device using the same
KR101004506B1 (ko) 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8487390B2 (en) 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
KR101178767B1 (ko) 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US9165625B2 (en) 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7835173B2 (en) 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
FR2939955B1 (fr) 2008-12-11 2011-03-11 Commissariat Energie Atomique Procede pour la realisation d'une jonction tunnel magnetique et jonction tunnel magnetique ainsi obtenue.
US20100148167A1 (en) 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
JP4952725B2 (ja) 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
JP4738499B2 (ja) 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法
JP5150531B2 (ja) 2009-03-03 2013-02-20 ルネサスエレクトロニクス株式会社 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US7969774B2 (en) 2009-03-10 2011-06-28 Micron Technology, Inc. Electronic devices formed of two or more substrates bonded together, electronic systems comprising electronic devices and methods of making electronic devices
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
ATE544153T1 (de) 2009-05-08 2012-02-15 Crocus Technology Magnetischer speicher mit wärmeunterstütztem schreibverfahren und niedrigem schreibstrom
WO2010134378A1 (ja) 2009-05-19 2010-11-25 富士電機ホールディングス株式会社 磁気メモリ素子およびそれを用いる記憶装置
US20100327248A1 (en) 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
KR101716515B1 (ko) 2009-07-03 2017-03-14 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자 및 그 구동 방법
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US8125746B2 (en) 2009-07-13 2012-02-28 Seagate Technology Llc Magnetic sensor with perpendicular anisotrophy free layer and side shields
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US20110031569A1 (en) 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8779538B2 (en) 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
JP5527649B2 (ja) 2009-08-28 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8284594B2 (en) 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8072800B2 (en) 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8169821B1 (en) 2009-10-20 2012-05-01 Avalanche Technology, Inc. Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM)
US8184411B2 (en) 2009-10-26 2012-05-22 Headway Technologies, Inc. MTJ incorporating CoFe/Ni multilayer film with perpendicular magnetic anisotropy for MRAM application
KR101740040B1 (ko) 2010-07-16 2017-06-09 삼성전자주식회사 패턴 구조물, 패턴 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
KR101658394B1 (ko) 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
KR101608671B1 (ko) 2009-12-16 2016-04-05 삼성전자주식회사 휴대 단말기의 프로세서 간 데이터 통신 방법 및 장치
US8238151B2 (en) 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
KR20110071710A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법
KR20110071702A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 그라핀을 이용한 스핀밸브소자 및 그 제조방법과 스핀밸브소자를 포함하는 자성소자
TWI398973B (zh) * 2009-12-31 2013-06-11 Ind Tech Res Inst 垂直式磁性磁阻元件結構
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US9093163B2 (en) 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US8149614B2 (en) 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
KR101766899B1 (ko) * 2010-04-21 2017-08-10 삼성전자주식회사 자기 메모리 소자
US9287321B2 (en) 2010-05-26 2016-03-15 Samsung Electronics Co., Ltd. Magnetic tunnel junction device having amorphous buffer layers that are magnetically connected together and that have perpendicular magnetic anisotropy
US8920947B2 (en) * 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
JP5502627B2 (ja) 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US20120015099A1 (en) 2010-07-15 2012-01-19 Everspin Technologies, Inc. Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US8564080B2 (en) 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
KR101746615B1 (ko) 2010-07-22 2017-06-14 삼성전자 주식회사 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8772886B2 (en) 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
JP2012043967A (ja) * 2010-08-19 2012-03-01 Sony Corp 磁気メモリ素子
JP5093910B2 (ja) * 2010-09-16 2012-12-12 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
KR101739952B1 (ko) 2011-02-25 2017-05-26 삼성전자주식회사 자기 메모리 장치
JP2012182219A (ja) 2011-02-28 2012-09-20 Toshiba Corp 磁気ランダムアクセスメモリ
US8947914B2 (en) 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
US20120241878A1 (en) 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8508006B2 (en) 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
JP6029020B2 (ja) 2011-05-20 2016-11-24 国立大学法人東北大学 磁気メモリ素子および磁気メモリ
JP2013008868A (ja) 2011-06-24 2013-01-10 Toshiba Corp 半導体記憶装置
EP2541554B1 (en) 2011-06-30 2015-12-30 Hitachi, Ltd. Magnetic functional device
KR20130015929A (ko) 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 자기 메모리 소자 및 그 제조 방법
KR101831931B1 (ko) 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US20130059168A1 (en) 2011-08-31 2013-03-07 Agency Fo Science, Technology And Research Magnetoresistance Device
US8704320B2 (en) 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
JP5767925B2 (ja) 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP5867030B2 (ja) 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US8823117B2 (en) 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9214624B2 (en) 2012-07-27 2015-12-15 Qualcomm Incorporated Amorphous spacerlattice spacer for perpendicular MTJs
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US20150069556A1 (en) 2013-09-11 2015-03-12 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040075959A1 (en) * 2002-10-21 2004-04-22 International Business Machines Corporation Insulative in-stack hard bias for GMR sensor stabilization
US20050068683A1 (en) * 2003-09-26 2005-03-31 Hitachi Global Technologies Netherlands B.V. Method for providing a self-pinned differential GMR sensor and self-pinned differential GMR sensor
US20070297220A1 (en) * 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
US20080205130A1 (en) * 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Mram free layer synthetic antiferromagnet structure and methods
US20110309418A1 (en) * 2008-03-25 2011-12-22 Kabushiki Kaisha Toshiba Magnetoresistance effect element and magnetic random access memory
US20110049658A1 (en) * 2008-09-29 2011-03-03 Seagate Technology Llc Magnetic tunnel junction with electronically reflective insulative spacer
US8102700B2 (en) * 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7929370B2 (en) * 2008-11-24 2011-04-19 Magic Technologies, Inc. Spin momentum transfer MRAM design
US20120012953A1 (en) * 2010-07-16 2012-01-19 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having laminated free layers and memories using such magnetic elements
US20120069647A1 (en) * 2010-09-17 2012-03-22 Micron Technology, Inc. Spin torque transfer memory cell structures and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI716666B (zh) * 2017-08-08 2021-01-21 日商日立全球先端科技股份有限公司 磁性穿隧接合元件、使用此之磁性記憶體及磁性穿隧接合元件之製造方法

Also Published As

Publication number Publication date
KR20150031280A (ko) 2015-03-23
US20180366516A1 (en) 2018-12-20
JP2015521795A (ja) 2015-07-30
WO2013191958A2 (en) 2013-12-27
US10121824B2 (en) 2018-11-06
US20150263269A1 (en) 2015-09-17
EP2862173A4 (en) 2016-03-02
JP6096290B2 (ja) 2017-03-15
US20160276405A1 (en) 2016-09-22
US9711565B2 (en) 2017-07-18
US10586830B2 (en) 2020-03-10
US20130334631A1 (en) 2013-12-19
US20170309680A1 (en) 2017-10-26
EP2862173A2 (en) 2015-04-22
US9054030B2 (en) 2015-06-09
KR101749840B1 (ko) 2017-06-21
US11158670B2 (en) 2021-10-26
CN104395964A (zh) 2015-03-04
US20200194497A1 (en) 2020-06-18
EP2862173B1 (en) 2021-02-17
CN104395964B (zh) 2017-07-21
US9356229B2 (en) 2016-05-31
WO2013191958A3 (en) 2014-05-01
TW201411619A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
TWI512721B (zh) 記憶體單元、半導體裝置結構、記憶體系統及製造方法
US11211554B2 (en) Electronic systems including magnetic regions
US10276781B2 (en) Magnetoresistive structures, semiconductor devices, and related systems