TWI716666B - 磁性穿隧接合元件、使用此之磁性記憶體及磁性穿隧接合元件之製造方法 - Google Patents
磁性穿隧接合元件、使用此之磁性記憶體及磁性穿隧接合元件之製造方法 Download PDFInfo
- Publication number
- TWI716666B TWI716666B TW107103019A TW107103019A TWI716666B TW I716666 B TWI716666 B TW I716666B TW 107103019 A TW107103019 A TW 107103019A TW 107103019 A TW107103019 A TW 107103019A TW I716666 B TWI716666 B TW I716666B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- magnetic
- ferromagnetic
- ferromagnetic layer
- magnetization
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 213
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 230000005294 ferromagnetic effect Effects 0.000 claims abstract description 220
- 230000005415 magnetization Effects 0.000 claims abstract description 128
- 230000004888 barrier function Effects 0.000 claims abstract description 54
- 229910000859 α-Fe Inorganic materials 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 58
- 239000000463 material Substances 0.000 claims description 28
- 238000001020 plasma etching Methods 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000009825 accumulation Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000005001 laminate film Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 150000002505 iron Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000009467 reduction Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 385
- 230000008569 process Effects 0.000 description 49
- 238000012545 processing Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 229910019236 CoFeB Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008034 disappearance Effects 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 240000004050 Pentaglottis sempervirens Species 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910003321 CoFe Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005292 diamagnetic effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
[課題]提供抑制減少在反平行狀態下的記錄保持時間，並且適合微細化之磁性穿隧接合元件。 [解決手段]磁性穿隧接合元件具有第1強磁性層(101)，和與第1強磁性層(101)相接之障壁層(102)，和與障壁層(102)相接而面對著第1強磁性層(101)之疊層鐵氧體型參照層(203)，疊層鐵氧體型參照層(203)具有與障壁層相接而具有第1磁化方向之第2強磁性層(103)，和具有與第1磁化方向成反平行之第2磁化方向的磁性層(201)，和介於第2強磁性層(103)和磁性層(201)之間的第1非磁性層(202)，疊層鐵氧體型參照層之磁性層(201)之面積被設成大於第1強磁性層(101)及第2強磁性層(103)之面積。
Description
[0001] 本發明係關於磁性記憶體(MRAM: Magnetoresistive Random Access Memory)及構成MRAM之記憶體單元之磁性穿隧接合(MTJ: Magnetic Tunnel Junction)元件所涉及的高積體化及安定性並存的構造及其製造方法。
[0002] MRAM係MTJ元件構成記憶體單元之電阻變化型之非揮發記憶體。MTJ元件之基板構造係疊層第1強磁性層、障壁層、第2強磁性層的3層構造。通常，將第1強磁性層、第2強磁性層中之任一方設為磁化可變的記錄層，將另一方設為磁化難反轉之參照層。MTJ元件之特徵係元件電阻係因應兩個強磁性層之磁化的相對角而變化之點。當第1強磁性層之磁化及第2強磁性層之磁化成為互相平行之時(平行狀態)，MTJ元件電阻成為低的狀態，於成為反平行之時(反平行狀態)，MTJ元件成為高電阻。在MRAM中，使該兩個電阻狀態對應於位元資訊。因此，因即使截斷電源亦能夠持續保持磁化方向，故具有非揮發性。再者，以藉由在對MTJ元件施加電流而產生的自旋轉扭矩，誘發記錄層之磁化反轉，寫入資訊的方式為主流。 [0003] 於以往，普遍地將MTJ元件之磁化方向相對於膜面成為水平方向的磁性體，適用於第1強磁性層、第2強磁性層。但是，MTJ元件之磁化方向垂直於膜面比較朝向微細化。因此，開發了表示大的電阻變化，並且實現垂直磁化之材料技術。專利文獻1等為其例。 [先前技術文獻] [專利文獻] [0004] [專利文獻1]日本特開2011-258596號公報 [專利文獻2]日本特開2012-248688號公報 [專利文獻3]日本特開2014-179639號公報
[發明之概要]
持有相對於膜面呈垂直方向之磁化的MTJ元件(垂直磁化MTJ元件)，在平行狀態和反平行狀態下，記錄層之磁化的安定性具有差異。以圖1A、1B所示之持有3層構造之基本的MTJ元件100為例說明該理由。MTJ元件100係疊層第1強磁性層101、障壁層102、第2強磁性層103而構成。圖1A表示第1強磁性層101之磁化104和第2強磁性層103之磁化105互相平行之平行狀態。圖1B表示第1強磁性層101之磁化104和第2強磁性層103之磁化105互相反平行之反平行狀態。
在圖1A所示之平行狀態中，因不同的磁極(磁化104之S極和磁化105之N極)隔著障壁層102而接近，故在磁化104和磁化105之間，產生引力作用。另外，在圖1B所示之反平行狀態中，因不同的磁極(磁化104之N極和磁化105之N極)隔著障壁層102而接近，故在磁化104和磁化105之間，產生排斥力作用。因此，比起平行狀態，反平行狀態因磁極彼此排斥，故成為不安定，增加了磁化反轉而無法維持反平行狀態之機率。其結果，在反平行狀態下保證的記錄保持時間減少。
針對該課題，在專利文獻2中，藉由使參照層之面積大於記錄層之面積，降低施加至第1強磁性層101(記錄層)的從第2強磁性層103(參照層)產生的洩漏磁場。依此MTJ元件成為在障壁層102之上側界面或下側界面設置階差的構造。在該構造中，由於相較於記錄層，越增大參照層之面積時，越可以抑制記錄保持時間之減少，故為了取得大的記錄保持效果，必須使參照層之面積成為巨大。因此，有阻礙MTJ元件之微細化之虞。
專利文獻3揭示著與專利文獻2同樣地使參照層之面積大於記錄層之面積，並且將參照層設為疊層鐵氧體構造之MTJ元件。疊層鐵氧體型構造因基本上適用強磁性層/非磁性層/強磁性層之3層構造，故在參照層採用疊層強磁性型構造之情況，採用具備強磁性層/非磁性層/強磁性層之3層，以取代第2強磁性層103(參照層)之構造。
此時，2層之強磁性層之磁化係以互相被固定成反平行之方式，選擇非磁性層之材質和膜厚。以從互相反平行之2層的強磁性層產生的洩漏磁場在記錄層互相抵銷之方式，設定各強磁性層之飽和磁化、平面尺寸、厚度。但是，在該構造中，必須以原子層水準精密地控制各個膜厚，難以降低被施加於記錄層之洩漏磁場。
在本案所揭示的發明中，若簡單說明代表性者，則如下述般。在一實施形態中之MTJ元件具備疊層鐵氧鐵型構造作為參照層，並且構成疊層鐵氧體構造之2層磁性層之面積不同。
提供抑制減少在反平行狀態下的記錄保持時間，並且適合微細化之MTJ元件。
[0012] 在以下之實施形態中，為了方便起見在其需要之時，雖然分割成複數區段或實施形態而予以說明，但是除了特別明確表示之情況，該些互相並非無相關，一方與另一方的一部分或全部之變形例、詳細、補充說明等相關。 [0013] 再者，提及要素之數量(包含個數、數值、量、範圍等)之情況，除了特別明確表示之情況及原則上很清楚地被限定於特定數量之情況等外，並不限定於其特定之數量，即使特定之數量以上亦可，以下亦可。 [0014] 並且，其構成要素(也包含要素步驟等)除了考慮到特別明確表示之情況及原則上必須很清楚之情況等之外，這不一定必要。 [0015] 同樣地，除了考慮到提及構成要之形狀、位置關係等之時特別明確表示之情況及原則上顯然並非如此之情況等之外，實質上包含與其形狀等近似或類似等。此情形，即使針對數值也相同。 [0016] 再者，在用以說明實施形態之全圖中，原則上對相同構件標示相同符號，省略其重複說明。另外，為了容易了解圖面，即使俯視圖，亦有標示影線之情況，另外即使剖面圖亦有省略影線之情況。 [實施例1] [0017] 使用圖2說明與實施形態有關之MTJ元件之構造(第1構造例)。圖2為表示與實施形態有關之MTJ元件之一例的剖面圖。MTJ元件200係加工從下方依序疊層第3強磁性層201、第1非磁性層202、第2強磁性層103、障壁層102、第1強磁性層101之疊層體而被製作出。構成第3強磁性層201、第1非磁性層202及第2強磁性層103構成疊層鐵氧體型參照層203。因此，以第3強磁性層201之磁化204及第2強磁性層103之磁化105互相結合成反平行之方式，決定第1非磁性層202之材料和膜厚。第1強磁性層101當作記錄層而動作。 [0018] MTJ元件被加工成圓柱等之柱狀，被加工成構成疊層鐵氧體型參照層203之第3強磁性層201之面積和第2強磁性層103之面積不同。在圖2之例中，第1強磁性層101、障壁層102及第2強磁性層103構成第1圓柱形狀，第3強磁性層201構成具有較在疊層方向投影第1圓柱之區域大的剖面之第2圓柱形狀。依此，成為在第3強磁性層201和第2強磁性層103之間具有階差之構造。另外，將疊層鐵氧體型參照層203之剖面加工成推拔狀，雖然即使第3強磁性層201之面積和第2強磁性層103之面積不連續亦可取得效果，但是以形成面積不同之柱狀的第3強磁性層201和柱狀之第2強磁性層103(設置階差)較容易使性能最佳化，較為理想。 [0019] 疊層鐵氧體型參照層203係藉由磁化204和磁化105結合成反平行，具有抑制從參照層產生的洩漏磁場之效果。但是，從參照層203出現在記錄層101之洩漏磁場當在參照層之邊緣附近急遽地變大。此係邊緣附近之反磁場小之原因。於是，以第3強磁性層201之洩漏磁場在不對第1強磁性層101(記錄層)影響之程度，增大第3強磁性層201之面積。洩漏磁場變大之部分(邊緣附近)一般而言認定在從邊緣大約2nm至5nm的範圍。 [0020] 圖3表示圖2所示之MTJ元件中從疊層鐵氧體型參照層203被施加至記錄層(第1之強磁性層101)之洩漏磁場之大小。將記錄層(第1強磁性層101)之直徑設為20nm，且以20、30、40、50nm之4種類模擬構成疊層鐵氧體型參照層203之第3強磁性層201之直徑。MTJ元件之記錄層在圖3之橫軸中，位於從20nm至40nm之範圍，第3強磁性層在圖3之橫軸中，分別位於從20nm至40nm、從15nm至45nm、從10nm至50nm、從5nm至55nm之範圍。縱軸表示在各個情況中，在其位置施加至記錄層之洩漏磁場。可以說記錄層存在橫軸20nm至40nm之範圍的洩漏磁場的絕對值越接近零，作為疊層鐵氧體型參照層更優良的特性。 [0021] 從圖3可知將第3強磁性層201之直徑設為30nm之情況(實線之波形)，橫軸20nm至40nm之範圍的洩漏磁場之絕對值可以接近零。當與將第3強磁性層201之直徑設為30nm的情況進行比較時，將第3強磁性層201之直徑設為20nm之情況，洩漏磁場對記錄層朝負方向被大量施加。再者，於將第3強磁性層201之直徑增大成40nm、50nm之情況，對記錄層施加之洩漏磁場朝負方向漸漸地變大。藉由上述，可以說將第3強磁性層201之直徑設為30nm之時，特性最優良。 [0022] 如此一來，MTJ元件200與先前技術所揭示之MTJ元件顯然不同。因專利文獻2、專利文獻3所揭示之MTJ元件在剖面構造中於障壁層之處具有階差，故越增大較障壁層下方的參照層，被施加至記錄層之洩漏磁場越小之構造。對此，如MTJ元件200般，在構成疊層鐵氧體型參照層203之兩個強磁性層間設置階差之情況，可知在第3強磁性層201之面積與記錄層之面積的關係下，擁有最佳值。因此，可以說係不需要將記憶體之設置面積過於增大，適合微細化之構造。 [0023] 障壁層102若為MTJ元件之平行狀態和反平行狀態中之電阻變化變大的材料即可，常使用氧化物。尤其，因MgO顯示大的電阻變化被眾所皆知，故以使用MgO為佳。再者，與障壁層102相接之第1強磁性層101及第2強磁性層103使用至少包含3d遷移金屬元素之磁性材料。尤其，適用藉由與MgO組合顯示優良特性之CoFeB之情形為多。在本實施形態中之MTJ元件200之情況，雖然第3強磁性層201與同樣適用CoFeB，但是並不限定於此，可以使用至少包含一個3d遷移金屬元件的磁性材料。對於第1非磁性層202之材料，為了取得第3強磁性層201之磁化204和第2強磁性層103之磁化105之間的強反平行結合，以使用Ru為佳。 [0024] 如上述般，與MgO相接之面使用CoFeB為佳。但是，除此之外的磁性層有以非CoFeB為佳之情況。尤其，為了增大參照層之磁性各向異性，有使用Co/Pt多層膜等之情形。圖4表示此情況之MTJ元件400之構造(第2構造例)。加工從下方依序疊層第1磁性多層膜層401、第1非磁性層402、第2磁性多層膜層403、第2非磁性層404、第2強磁性層103、障壁層102及第1強磁性層101之疊層膜而被製作出。第1磁性多層膜層401、第1非磁性層402、第2磁性多層膜層403、第2非磁性層404及第2強磁性層103構成疊層鐵氧體型參照層405。以第1磁性多層膜層401之磁化406及第2磁性多層膜層403之磁化407結合成互相反平行之方式，決定第1非磁性層402之材料和膜厚。並且，以第2磁性多層膜層403之磁化407及第2強磁性層103之磁化105互相結合成反平行之方式，決定第2非磁性層404之材料和膜厚。第1強磁性層101當作記錄層而動作。 [0025] 在圖4之例中，第1強磁性層101、障壁層102、第2強磁性層103、第2非磁性層404及第2磁性多層膜層403構成第1圓柱形狀，第1磁性多層膜層401構成具有較在疊層方向投影第1圓柱之區域大的剖面之第2圓柱形狀。依此，成為在第1磁性多層膜層401和第2磁性多層膜層403之間具有階差之構造。 [0026] 第1磁性多層膜層401之材料能夠利用Co/Pt、Co/Pd、CoFe/Pt等。再者，有非磁性多層膜而亦可以利用TbFeCo等之合金的可能性。第1非磁性層402之材料係以第1磁性多層膜層401之磁化406和第2磁性多層膜層403之磁化407反平行結合之方式，選擇Ru之情況為多。膜厚為0.3nm左右。再者，第2非磁性層404之材料係以第2磁性多層膜層403之磁化407和第2強磁性層103之磁化105平行結合之方式，選擇Ta之情況為多。膜厚為0.5nm左右。 [0027] 第2構造例之優點在於參照層之磁化方向的安定性。比起CoFeB，以Co/Pt多層膜為代表之垂直磁化之磁性多層膜，一般來說其磁性各向異性較大，磁化方向容易安定化之故。此結果，有助於MRAM之錯誤動作抑制。 [0028] 接著，說明製作圖2所示之第1構造例之MTJ元件之製程。圖5A係表示在形成MTJ元件之下部電極上，從下方依序疊層第3強磁性層201、第1非磁性層202、第2強磁性層103、障壁層102、第1強磁性層101，並且疊層加工用之硬遮罩層701之疊層膜700。將第3強磁性層201之膜厚設為1nm，將第1非磁性層202之膜厚設為0.5nm，將第2強磁性層103之膜厚設為1nm，將障壁層102之膜厚設為1nm，將第1強磁性層101之膜厚設為1.5nm，將硬遮罩層701之膜厚設為150nm。雖然表示使用1層之Ta作為硬遮罩層701之例，但是即使為與氧化物等之其他材料組合的複數層之構造亦可。在MTJ元件之支柱形成位置使用微影技術形成光阻遮罩，在硬遮罩層701轉印圖案。圖5B表示將光阻圖案轉印至硬遮罩層701，且將硬遮罩層701設為直徑20nm之圓狀形狀之後的剖面構造。 [0029] 接著，使用電漿蝕刻，將硬遮罩層701予以遮罩，加工第1強磁性層101、障壁層102、第2強磁性層103、第1非磁性層202。圖5C為施予藉由電漿蝕刻的加工之後的剖面形狀。另外，在圖5C中，雖然表示電漿蝕刻在第3強磁性層201之表面停止，但是實際上即使第1非磁性層202之途中(到達第3強磁性層201之表面之前)停止亦可。若在第3強磁性層201和第1強磁性層101之間形成階差即可之故。另外，藉由電漿蝕刻之作用，硬遮罩層701之膜厚也從當初之厚度變薄(～50nm)。 [0030] 接著，圖5D表示使用化學氣相沉積(CVD: Chemical Vapor Deposition)將側壁堆積層702形成正形遮罩之時的剖面圖。該工程之前的MTJ元件之狀態因強磁性層及障壁層露出，故以非曝露於大氣而係在真空中搬運至CVD成膜裝置為佳。側壁堆積層702雖然使用SiN，但是即使係具有SiO等之絕緣性的其他材料亦可適用。該側壁堆積層702具有成為對第3強磁性層201進行電漿蝕刻之時的遮罩之作用。針對所製作之MTJ元件，將第1非磁性層202、第2強磁性層103、障壁層102、第1強磁性層101設為直徑20nm之圓柱形狀，將第3強磁性層201設為直徑30nm之圓柱形狀。因此，若堆積在第1非磁性層202、第2強磁性層103、障壁層102及第1強磁性層101之側壁的側壁堆積層702之膜厚為5nm即可。藉由將5nm之膜厚之側壁堆積層702和原本20nm之硬遮罩層701作為遮罩而進行電漿蝕刻，可取得5nm+20nm+5nm=30nm直徑之圓柱形狀的第3強磁性層201。圖5E表示以電漿蝕刻加工第3強磁性層201之後的剖面形狀。 [0031] 之後，並且藉由CVD堆積層間絕緣膜703，藉由化學機械研磨(CMP: Chemical Mechanical Polishing)或蝕刻處理，使硬遮罩層701之上部形成接觸開口，製作上部電極704而完成製程。圖5F表示製程完成之後的剖面形狀。該製程之優點在於因係將疊層在側壁之層間絕緣膜設為遮罩的自行對準之製程，故不需要追加遮罩能抑制成本之點。再者，各層之膜厚或面積之差等在自行對準之製程容易適用的點也有優點。 [0032] 在以圖5A～圖5F說明的製程(第1製程)中，作為遮罩之側壁堆積層702，例示1層SiN層。但是，在考慮電漿蝕刻之時，與作為被蝕刻材料之磁性體的選擇比之情況，以使用以Ta為代表作為蝕刻遮罩之金屬遮罩為佳。於是，以下說明在側壁疊層Ta而予以利用之製程例(第2製程)。 [0033] 因圖5A～圖5C為相同製程流程，故省略說明。之後，如圖6A所示般，依序疊層2nm膜厚之側壁堆積層801及3nm膜厚之側壁金屬(Ta)遮罩層802。之後，將該些側壁堆積層801及側壁金屬遮罩層802作為遮罩而以電漿蝕刻加工第3強磁性層201。圖6B表示藉由電漿蝕刻的加工後之剖面形狀。並且，並且藉由CVD堆積層間絕緣膜803，藉由CMP或蝕刻處理，使硬遮罩層701之上部形成接觸開口，製作上部電極804而完成製程。圖6C表示製程完成之後的剖面形狀。 [0034] 藉由使用與磁性膜之選擇比大的側壁金屬遮罩，將加工中之遮罩之後退抑制成最小限度，加工後之形狀中的側壁蝕刻角度更接近90度。再者，側壁金屬遮罩層802即使加工第3強磁性層201之後除去亦可。於使用Ta作為側壁金屬遮罩層802之情況，於圖6B之製程之後，氧化側壁金屬遮罩層802之Ta後，能夠以藉由草酸的濕蝕刻予以除去。當先殘留側壁金屬遮罩層802時，因側壁金屬遮罩層802有成為MTJ元件之短路原因而作為短通(short pass)的可能性，故藉由除去側壁金屬遮罩層802，可以降低在MTJ元件產生短路之虞。 [0035] 第1、第2製程也可以適用於圖4所示之MTJ元件之製作。此情況，配合元件之構造，在下部電極上，從下方依序疊層第1磁性多層膜層、第1非磁性層、第2磁性多層膜層、第2非磁性層、第2強磁性層、障壁層、第1強磁性層，並且疊層加工用之硬遮罩層而成為疊層膜。之後之加工即使針對任何的製程也幾乎相同。在圖4之構造中，因在第2磁性多層膜層和第1磁性多層膜層之間設置階差，故在圖5C中所示之電漿蝕刻之工程中，在第1磁性多層膜層之表面或第1非磁性層之途中(到達第1磁性多層膜層之表面之前)停止。 [0036] 在以上之實施形態中，表示藉由使構成疊層鐵氧體型參照層之兩個強磁性層之物理性面積不同，製作階差之例。對此，說明並非造成物理性的面積差而設置階差，而係藉由在兩個強磁性層之間使作為磁性體有效作用的面積不同，達到相同效果之MTJ元件之構造及其製作方法(第3製程)。 [0037] 因圖5A～圖5B為相同製程流程，故省略說明。之後，使用電漿蝕刻，將硬遮罩層701作為遮罩，依序對第1強磁性層101、障壁層102施予加工。圖7A為施予藉由電晶體蝕刻的加工之後的剖面形狀。在圖7A中，雖然表示電漿蝕刻在第2強磁性層103之表面停止，但是實際上即使第2強磁性層103之途中(到達第1非磁性層202之表面之前)停止亦可。 [0038] 在接下來的工程中，相對於第2強磁性層103，使障壁層102正下方部分的磁畫殘留，使剩下的部分之磁化消失。使磁化消失之方法之一個為氧化。作為氧化之方法，可考慮自然氧化、電漿氧化等。於自然氧化之情況，MTJ元件移動至能夠導入氧之處理室之後，導入氧。此時，以不曝露於大氣而可以移動至處理室為佳。再者，於電漿氧化之情況，可考慮僅導入氧自由基之情況，和導入氧離子之情況。任何的情況，皆以氧化處理在與電漿蝕刻室不同的處理室進行氧化之時，避免曝露大氣為佳。 [0039] 一般而言，氧自由基之情況，有比起導入氧離子之情況，損傷較小之優點。另外，於導入氧離子之情況，雖然因離子被加速，故損傷大，但是因離子從上方朝向第2強磁性層103被注入，故也有容易促進氧化之優點。藉由經過如此之工程，如圖7B所示般，使障壁層102正下方部分之磁化殘留，使剩下之部分的磁化消失，能夠成為磁化消失層901。 [0040] 在該製程中，有藉由對第1強磁性層101及障壁層102進行電漿蝕刻之時，附著於MTJ元件側壁之側壁再附著物，也在第2強磁性層103之氧化製程中同時氧化而成為不導體化，可以抑制來自側壁之洩漏電流之優點。 [0041] 氧化工程之後，如圖7C所示般，藉由CVD疊層5nm之膜厚的側壁堆積層902。之後，將側壁堆積層902作為遮罩而以電漿蝕刻加工磁化消失層901、第1非磁性層202、第3強磁性層201。圖7D表示藉由電漿蝕刻的加工後之剖面形狀。並且，藉由CVD堆積層間絕緣膜903，藉由CMP或蝕刻處理，使硬遮罩層701之上部形成接觸開口，製作上部電極904而完成製程。圖7E表示製程完成之後的剖面形狀。如此一來，構成疊層鐵氧體型參照層之各層之面積相同，但是在上層中，由於作為強磁性層之有效面積變窄，故可以取得與物理性地設置階差相同的效果。另外，即使於氧化工程之後，如第2製程般，在側壁堆積層形成金屬層，將側壁堆積層及側壁金屬遮罩層作為遮罩而進行電漿蝕刻亦可。 [0042] 在上述製程中，為了製作磁化消失層901雖然施予氧化處理，但是亦能夠藉由離子注入照射高能量之離子來使磁化消失。在使用此方法之情況，因可以控制離子進入至第2強磁性層103，故磁化消失層901之厚度控制變得容易。 [0043] 如此一來，在第3製程中被形成之MTJ元件構成第1強磁性層101具有第1直徑的第1圓柱形狀，具有與在疊層方向投影第1圓柱之區域相同大小的剖面之第2強磁性層103，及被形成至少在第2強磁性層103與第1非磁性層202相接之面覆蓋第2強磁性層103之全周的磁化消失層901，構成具有大於第1直徑之第2直徑的第2圓柱形狀，第3強磁性層201具有與在疊層方向投影第2圓柱之區域相同之大小的剖面。 [0044] 第3製程也可以適用於圖4所示之MTJ元件之製作。此情況，配合元件之構造，在下部電極上，從下方依序疊層第1磁性多層膜層、第1非磁性層、第2磁性多層膜層、第2非磁性層、第2強磁性層、障壁層、第1強磁性層，並且疊層加工用之硬遮罩層而成為疊層膜。之後之加工即使針對任何的製程也幾乎相同。在圖4之構造中，在圖7B所示之電漿蝕刻之工程中，使在第2磁性多層膜層之表面或途中(到達第1非磁性層之表面之前)停止。 [0045] 如此一來，在第3製程中被形成之MTJ元件構成第1強磁性層101、障壁層102、第2強磁性層103具有第1直徑的第1圓柱形狀，具有與在疊層方向投影第1圓柱之區域相同大小的剖面之第2磁性多層膜層403，及被形成至少在第2磁性多層膜層403與第1非磁性層402相接之面覆蓋第2磁性多層膜層403之全周的磁化消失層901，構成具有大於第1直徑之第2直徑的第2圓柱形狀，第1磁性多層膜層401具有與在疊層方向投影第2圓柱之區域相同之大小的剖面。 [實施例2] [0046] 實施例1之MTJ元件係記錄層位於參照層之上方的構造(稱為「下銷型構造」)。同樣地，即使在記錄層位於參照層之下方的構造(「稱為上銷型構造」)中，藉由將參照層設為疊層鐵氧體型參照層，使兩個強磁性層之面積不同，可以取得相同之效果。 [0047] 針對設為上銷型構造之優點予以說明。 在MRAM中，一個選擇電晶體串聯連接於一個MTJ元件。圖8表示MRAM之一位元的鳥瞰圖。在矽基板300形成選擇電晶體301，在選擇電晶體301之汲極電極302和位元線303之間形成MTJ元件304。如圖所示般，選擇電晶體301被配置在MTJ元件304之下層。此情況，如圖8所示般，於對MTJ元件寫入時，選擇電晶體可以供給之電流，在從選擇電晶體流至MTJ元件之時((b)、(d))小，在從MTJ元件流至選擇電晶體之時((a)、(c))大。另外，為了進行MTJ元件之磁化反轉動作所需之電流一般從平行狀態朝向反平行狀態寫入之情況大。MTJ元件為下銷型構造之情況，因從平行狀態朝向反平行狀態寫入之電流方向成為從選擇電晶體朝向MTJ元件之方向，故為了流通所需之電流，必須提高選擇電晶體之電流供給能力。MTJ元件為上銷構造之情況，因在電流從MTJ元件流至選擇電晶體之情況下從平行狀態朝向反平行狀態寫入，故即使為電流供給能力更低的選擇電晶體，可以毫無問題地進行朝向反平行狀態的寫入，具有優勢。 [0048] 針對設為上銷構造之MTJ元件之構造(第3構造例)，使用圖9進行說明。圖9為MTJ元件(第3構造例)之剖面圖。加工在下部電極上從下方依序疊層第1強磁性層501、障壁層502、第2強磁性層503、第1非磁性層504、第3強磁性層505的疊層膜而被製作出。構成第2強磁性層503、第1非磁性層504、第3強磁性層505構成疊層鐵氧體型參照層506。以第2強磁性層503之磁化508及第3強磁性層505之磁化509結合成互相反平行之方式，決定第1非磁性層504之材料和膜厚。第1強磁性層501當作記錄層而動作。 [0049] MTJ元件被加工成柱狀，被加工成構成疊層鐵氧體型參照層506之第2強磁性層503和第3強磁性層505之面積不同。在圖9之例中，被加工成第2強磁性層503之面積小於第3強磁性層505。依此，成為在第2強磁性層503和第3強磁性層505之間具有階差之構造。 [0050] 同樣地，亦能夠製作出使用Co/Pt多層膜之情況的上銷構造。圖10表示使用Co/Pt多層膜之上銷構造之MTJ元件600之剖面圖。加工在下部電極上從下方依序疊層第1強磁性層601、障壁層602、第2強磁性層603、第2非磁性層604、第2磁性多層膜層605、第1非磁性層606及第1磁性多層膜層607的疊層膜而被製作出。第2強磁性層603、第2非磁性層604、第2磁性多層膜層605、第1非磁性層606、第1磁性多層膜層607構成疊層鐵氧體型參照層608。以第2強磁性層603之磁化610及第2磁性多層膜層605之磁化611結合成互相平行之方式，決定第2非磁性層604之材料和膜厚。以第2磁性多層膜層605之磁化611及第1磁性多層膜層607之磁化612結合成互相反平行之方式，決定第1非磁性層606之材料和膜厚。第1強磁性層601當作記錄層而動作。 [實施例3] [0051] 可以將上述說明之MTJ元件作為記憶體單元之記憶元件而構成MRAM。圖11表示MRAM之記憶體陣列1100。如圖8所示般，記憶體單元1000係以MTJ元件和其源極･汲極路徑與MTJ元件串聯連接的選擇電晶體所構成。在此，作為MTJ元件使用圖2所示之MTJ元件200。 [0052] 記憶體單元1000之MTJ元件200係與被配置在第3強磁性層201之下部之下部電極與選擇電晶體1001之汲極電極電性連接。再者，被配置在第1強磁性層101之上部之上部電極與位元線(BL)1002電性連接。選擇電晶體1001之源極電極被電性連接於與位元線1002平行配置之源極線(SL)1003。選擇電晶體1001之閘極電極與被配置成與位元線和源極線正交之字元線(WL)1004連接。 [0053] 如圖11所示般，配置複數位元線1002、源極線1003及字元線1004，在位元線1002、源極線1003及字元線1004交叉之各點，配置記憶體單元1000。各位元線1002、源極線1003、字元線1004設置有分別獨立控制電壓之機構。 [0054] 當選擇特定之記憶體單元1000之時，成為藉由控制電性連接其記憶體單元1000之位元線1002及源極線1003之電壓，對連接其MTJ元件之字元線1004施加電壓，選擇電晶體1001被施加電流的狀態。例如，在將MTJ元件200寫入至低電阻狀態之情況，設定成與源極線1003之電位做比較，位元線1002之電位較高。在該狀態下，當對字元線1004施加電壓時，電流從MTJ元件200之上部電極朝向下部電極。當電流超過MTJ元件200之寫入臨界值電流時，MTJ元件200成為低電阻狀態。 [0055] 另外，作為使用MTJ元件之裝置例，雖然表示MRAM記憶體陣列1100，但是亦能夠適用於磁性感測器、其他裝置。 [0056] 以上，本發明並非限定於上述實施例，包含各種變形例。例如，上述實施例係為了容易理解地說明本發明，進行詳細說明，但並非限定於具備所說明之所有構成者。再者，針對各實施例之構成之一部分，可進行追加、刪除、置換其他構成。
[0057]100、200、400‧‧‧MTJ元件101‧‧‧第1強磁性層102‧‧‧障壁層103‧‧‧第2強磁性層201‧‧‧第3強磁性層202‧‧‧第1非磁性層203、405‧‧‧疊層鐵氧體型參照層401‧‧‧第1磁性多層膜層402‧‧‧第1非磁性層403‧‧‧第2磁性多層膜層404‧‧‧第2非磁性層500、600‧‧‧MTJ元件501、601‧‧‧第1強磁性層502、602‧‧‧障壁層503、603‧‧‧第2強磁性層504‧‧‧第1非磁性層505‧‧‧第3強磁性層506、608‧‧‧疊層鐵氧體型參照層604‧‧‧第2非磁性層605‧‧‧第2磁性多層膜層606‧‧‧第1非磁性層607‧‧‧第1磁性多層膜層700‧‧‧疊層膜701‧‧‧硬遮罩702、801、902‧‧‧側壁堆積層703、803、903‧‧‧層間絕緣膜704、804、904‧‧‧上部電極802‧‧‧側壁金屬遮罩層901‧‧‧磁化消失層1000‧‧‧記憶體單元1001‧‧‧選擇電晶體1002‧‧‧位元線1003‧‧‧源極線1004‧‧‧字元線1100‧‧‧記憶體陣列
[圖1A]為說明垂直磁化MTJ元件之磁化配置(平行狀態)之圖示。
[圖1B]為說明垂直磁化MTJ元件之磁化配置(反平行狀態)之圖示。
[圖2]為垂直磁化MTJ元件(第1構造例)之剖面圖。
[圖3]為表示從參照層被施加至記錄層之洩漏磁場之大小的曲線圖。
[圖4]為垂直磁化MTJ元件(第2構造例)之剖面圖。
[圖5A]為垂直磁化MTJ元件之製程流程。
[圖5B]為垂直磁化MTJ元件之製程流程。
[圖5C]為垂直磁化MTJ元件之製程流程。
[圖5D]為垂直磁化MTJ元件之製程流程。
[圖5E]為垂直磁化MTJ元件之製程流程。
[圖5F]為垂直磁化MTJ元件之製程流程。
[圖6A]為垂直磁化MTJ元件之製程流程。
[圖6B]為垂直磁化MTJ元件之製程流程。
[圖6C]為垂直磁化MTJ元件之製程流程。
[圖7A]為垂直磁化MTJ元件之製程流程。
[圖7B]為垂直磁化MTJ元件之製程流程。
[圖7C]為垂直磁化MTJ元件之製程流程。
[圖7D]為垂直磁化MTJ元件之製程流程。
[圖7E]為垂直磁化MTJ元件之製程流程。
[圖8]為MRAM之1位元的鳥瞰圖。
[圖9]為垂直磁化MTJ元件(第3構造例)之剖面圖。
[圖10]為垂直磁化MTJ元件(第4構造例)之剖面圖。
[圖11]為MRAM之記憶體單元陣列。
200‧‧‧MTJ元件
101‧‧‧第1強磁性層
102‧‧‧障壁層
103‧‧‧第2強磁性層
104‧‧‧磁化
105‧‧‧磁化
201‧‧‧第3強磁性層
202‧‧‧第1非磁性層
203‧‧‧疊層鐵氧體型參照層
204‧‧‧磁化
Claims (16)
- 一種磁性穿隧接合元件，具有：第1強磁性層，其具有第1磁化方向；障壁層，其係與上述第1強磁性層相接；及疊層鐵氧體型參照層，其係面對上述第1強磁性層且與上述障壁層相接，上述疊層鐵氧體型參照層具有：第2強磁性層，其具有第1磁化方向且與上述障壁層相接；磁性層，其具有與上述第1磁化方向成反平行的第2磁化方向；及第1非磁性層，其係被配置在上述第2強磁性層和上述磁性層之間，上述第1磁化方向與上述第1強磁性層和上述障壁層和上述疊層鐵氧體型參照層被疊層的方向亦即疊層方向成平行，藉由相對於上述疊層方向的垂直面切斷上述磁性層之時的剖面積大於上述第1強磁性層之剖面積、上述障壁層之剖面積、上述第2強磁性層之剖面積及上述第1非磁性層之剖面積。
- 如請求項1所記載之磁性穿隧接合元件，其中上述磁性層為第3強磁性層， 上述第1非磁性層係使上述第2強磁性層之磁化和上述第3強磁性層之磁化結合成互相反平行的層。
- 如請求項2所記載之磁性穿隧接合元件，其中上述第1強磁性層、上述障壁層及上述第2強磁性層構成第1圓柱形狀，上述第3強磁性層構成具有大於在疊層方向投影上述第1圓柱之區域大之剖面的第2圓柱形狀。
- 如請求項2所記載之磁性穿隧接合元件，其中上述第1強磁性層構成具有第1直徑之第1圓柱形狀，上述第2強磁性層及磁化消失層構成具有大於上述第1直徑之第2直徑的第2圓柱形狀，上述第2強磁性層具有與在疊層方向投影上述第1圓柱之區域相同大小之剖面，上述第3強磁性層具有與在疊層方向投影上述第2圓柱之區域相同大小之剖面，上述磁化消失層被形成至少在上述第2強磁性層與上述第1非磁性層相接之面覆蓋上述第2強磁性層之全周。
- 如請求項1所記載之磁性穿隧接合元件，其中上述磁性層為第1磁性多層膜層，上述疊層鐵氧體型參照層進一步具有與上述第2強磁性層相接之第2非磁性層，和面對上述第2強磁性層且與第 2非磁性層相接的第2磁性多層膜層，上述第1非磁性層被配置在上述第1磁性多層膜層和上述第2磁性多層膜層之間，上述第2磁性多層膜層具有與上述第1磁化方向成平行之磁化方向。
- 如請求項5所記載之磁性穿隧接合元件，其中上述第1強磁性層、上述障壁層、上述第2強磁性層、上述第2非磁性層及上述第2磁性多層膜層構成第1圓柱形狀，上述第1磁性多層膜層構成具有大於在疊層方向投影上述第1圓柱之區域大之剖面的第2圓柱形狀。
- 如請求項5所記載之磁性穿隧接合元件，其中上述第1強磁性層、上述障壁層及上述第2強磁性層構成具有第1直徑之第1圓柱形狀，上述第2磁性多層膜層及磁化消失層構成具有大於上述第1直徑之第2直徑的第2圓柱形狀，上述第1磁性多層膜層具有與在疊層方向投影上述第2圓柱之區域相同大小的剖面，上述第2磁性多層膜層具有與在疊層方向投影上述第1圓柱之區域相同大小之剖面，上述磁化消失層被形成至少在上述第2磁性多層膜層與上述第1非磁性層相接之面覆蓋上述第2磁性多層膜層之 全周。
- 一種磁性記憶體，具有：複數位元線，其係在第1方向延伸；複數源極線，其係在上述第1方向延伸；複數字元線，其係在與上述第1方向交叉的第2方向延伸；及記憶體單元，其係被配置在上述位元線、上述源極線及上述字元線之交點，具有磁性穿隧接合元件，和其源極、汲極路徑與上述磁性穿隧接合元件串聯連接的選擇電晶體，上述磁性穿隧接合元件具有：第1強磁性層，其具有第1磁化方向；障壁層，其係與上述第1強磁性層相接；及疊層鐵氧體型參照層，其係面對上述第1強磁性層且與上述障壁層相接，上述疊層鐵氧體型參照層具有：第2強磁性層，其具有第1磁化方向且與上述障壁層相接；磁性層，其具有與上述第1磁化方向成反平行的第2磁化方向；及第1非磁性層，其係被配置在上述第2強磁性層和上述磁性層之間，上述第1磁化方向與上述第1強磁性層和上述障壁層和 上述疊層鐵氧體型參照層被疊層的方向亦即疊層方向成平行，藉由相對於疊層方向的垂直面切斷上述磁性層之時的剖面積大於上述第1強磁性層之剖面積、上述障壁層之剖面積、上述第2強磁性層之剖面積及上述第1非磁性層之剖面積，上述磁性穿隧接合元件及上述源極、汲極路徑被連接於上述位元線和源極線之間，上述選擇電晶體之閘極被連接於上述字元線。
- 一種磁性穿隧接合元件之製造方法，其係形成疊層膜，該疊層膜具有：持有第1磁化方向的第1強磁性層、被配置在上述第1強磁性層之下方的障壁層、具有上述第1磁化方向且被配置在上述障壁層之下方的第2強磁性層、被配置在上述第2強磁性層之下方的第1非磁性層，及具有與上述第1磁化方向成反平行的第2磁化方向且被配置在上述第1非磁性層之下方的第3強磁性層，在上述第1強磁性層之上方形成有硬遮罩層，將上述硬遮罩層圖案製作成圓柱形狀，將被圖案製作之上述硬遮罩層作為遮罩而對上述疊層膜進行電漿蝕刻直至上述第3強磁性層表面或上述第1非磁性層之途中，藉由化學氣相沉積在被圖案製作之上述疊層膜疊層側壁堆積層， 將被圖案製作之上述硬遮罩層及上述側壁堆積層作為遮罩而對上述第3強磁性層進行電漿蝕刻，上述第1磁化方向與上述疊層膜之疊層方向成平行，上述第1非磁性層之材料及膜厚被設為上述第3強磁性層之磁化方向與上述第2強磁性層之磁化方向成為反平行的材料及膜厚，藉由被圖案製作之上述第2強磁性層、上述第1非磁性層及上述第3強磁性層，構成上述磁性穿隧接合元件之疊層鐵氧體型參照層。
- 一種磁性穿隧接合元件之製造方法，其係形成從上層依序具有第1強磁性層、障壁層、第2強磁性層、第1非磁性層及第3強磁性層且在上述第1強磁性層之上方形成有硬遮罩層的疊層膜，將上述硬遮罩層圖案製作成圓柱形狀，將被圖案製作之上述硬遮罩層作為遮罩而對上述疊層膜進行電漿蝕刻直至上述第2強磁性層表面或途中，藉由使較被圖案製作之上述硬遮罩層更外側區域之磁化消失，在上述第2強磁性層形成磁化消失層，藉由化學氣相沉積在被圖案製作之上述疊層膜疊層側壁堆積層，將被圖案製作之上述硬遮罩層及上述側壁堆積層作為遮罩而對上述磁化消失層、上述第1非磁性層及上述第3強磁性層進行電漿蝕刻， 上述第1非磁性層之材料及膜厚被設為上述第3強磁性層之磁化方向與上述第2強磁性層之磁化方向成為反平行的材料及膜厚，藉由被圖案製作之上述第2強磁性層、上述第1非磁性層及上述第3強磁性層，構成上述磁性穿隧接合元件之疊層鐵氧體型參照層。
- 一種磁性穿隧接合元件之製造方法，其係形成從上層依序具有第1強磁性層、障壁層、第2強磁性層、第2非磁性層、第2磁性多層膜層、第1非磁性層及第1磁性多層膜層且在上述第1強磁性層之上方形成有硬遮罩層的疊層膜，將上述硬遮罩層圖案製作成圓柱形狀，將被圖案製作之上述硬遮罩層作為遮罩而對上述疊層膜進行電漿蝕刻直至上述第1磁性多層膜層表面或上述第1非磁性層之途中，藉由化學氣相沉積在被圖案製作之上述疊層膜疊層側壁堆積層，將被圖案製作之上述硬遮罩層及上述側壁堆積層作為遮罩而對上述第1磁性多層膜層進行電漿蝕刻，上述第1非磁性層之材料及膜厚被設為上述第1磁性多層膜層之磁化方向與上述第2磁性多層膜層之磁化方向成為反平行的材料及膜厚，上述第2非磁性層之材料及膜厚被設為上述第2強磁性 層之磁化方向與上述第2磁性多層膜層之磁化方向成為平行的材料及膜厚，藉由被圖案製作之上述第2強磁性層、上述第2非磁性層、上述第2磁性多層膜層、上述第1非磁性層及上述第1磁性多層膜層，構成上述磁性穿隧接合元件之疊層鐵氧體型參照層。
- 一種磁性穿隧接合元件之製造方法，其係形成從上層依序具有第1強磁性層、障壁層、第2強磁性層、第2非磁性層、第2磁性多層膜層、第1非磁性層及第1磁性多層膜層且在上述第1強磁性層之上方形成有硬遮罩層的疊層膜，將上述硬遮罩層圖案製作成圓柱形狀，將被圖案製作之上述硬遮罩層作為遮罩而對上述疊層膜進行電漿蝕刻直至上述第2磁性多層膜層表面或途中，藉由使較被圖案製作之上述硬遮罩層更外側區域之磁化消失，在上述第2磁性多層膜層形成磁化消失層，藉由化學氣相沉積在被圖案製作之上述疊層膜疊層側壁堆積層，將被圖案製作之上述硬遮罩層及上述側壁堆積層作為遮罩而對上述磁化消失層、上述第1非磁性層及上述第1磁性多層膜層進行電漿蝕刻，上述第1非磁性層之材料及膜厚被設為上述第1磁性多層膜層之磁化方向與上述第2磁性多層膜層之磁化方向成 為反平行的材料及膜厚，上述第2非磁性層之材料及膜厚被設為上述第2強磁性層之磁化方向與上述第2磁性多層膜層之磁化方向成為平行的材料及膜厚，藉由被圖案製作之上述第2強磁性層、上述第2非磁性層、上述第2磁性多層膜層、上述第1非磁性層及上述第1磁性多層膜層，構成上述磁性穿隧接合元件之疊層鐵氧體型參照層。
- 如請求項9~12中之任一項所記載之磁性穿隧接合元件之製造方法，其中上述側壁堆積層為矽氧化物或矽氮化物。
- 如請求項9~12中之任一項所記載之磁性穿隧接合元件之製造方法，其中在上述側壁堆積層疊層金屬層，將被圖案製作之上述硬遮障層、上述側壁堆積層及上述金屬層作為遮罩而進行電漿蝕刻。
- 如請求項14所記載之磁性穿隧接合元件之製造方法，其中於將被圖案製作之上述硬遮罩層、上述側壁堆積層及上述金屬層作為遮罩而進行電漿蝕刻之後，除去上述金屬層。
- 如請求項10或12所記載之磁性穿隧接合元件之製造方法，其中藉由氧化或離子注入形成上述磁化消失層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017153003A JP7023637B2 (ja) | 2017-08-08 | 2017-08-08 | 磁気トンネル接合素子の製造方法 |
| JP2017-153003 | 2017-08-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201911536A TW201911536A (zh) | 2019-03-16 |
| TWI716666B true TWI716666B (zh) | 2021-01-21 |
Family
ID=65275889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107103019A TWI716666B (zh) | 2017-08-08 | 2018-01-29 | 磁性穿隧接合元件、使用此之磁性記憶體及磁性穿隧接合元件之製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11165015B2 (zh) |
| JP (1) | JP7023637B2 (zh) |
| KR (1) | KR102285125B1 (zh) |
| TW (1) | TWI716666B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018125634A1 (en) * | 2016-12-27 | 2018-07-05 | Everspin Technologies, Inc. | Data storage in synthetic antiferromagnets included in magnetic tunnel junctions |
| CN109904309B (zh) * | 2019-03-19 | 2023-04-18 | 中国科学院微电子研究所 | 一种多态磁存储器及其制造方法 |
| CN112531106A (zh) * | 2019-09-18 | 2021-03-19 | 中电海康集团有限公司 | 磁性隧道结的制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6852550B2 (en) * | 2002-08-29 | 2005-02-08 | Micron Technology, Inc. | MRAM sense layer area control |
| US20110133298A1 (en) * | 2009-12-08 | 2011-06-09 | Qualcomm Incorporated | Spin-Transfer Switching Magnetic Element Utilizing a Composite Free Layer Comprising a Superparamagnetic Layer |
| US20140315329A1 (en) * | 2012-08-14 | 2014-10-23 | Everspin Technologies, Inc. | Method of manufacturing a magnetoresistive-based device |
| TWI474472B (zh) * | 2009-04-14 | 2015-02-21 | Qualcomm Inc | 磁性穿隧接面及其方法，以及使用其之磁性隨機存取記憶體 |
| TWI512721B (zh) * | 2012-06-19 | 2015-12-11 | Micron Technology Inc | 記憶體單元、半導體裝置結構、記憶體系統及製造方法 |
| TWI514638B (zh) * | 2010-03-29 | 2015-12-21 | Qualcomm Inc | 製造一磁性穿隧接面儲存元件 |
| TWI542052B (zh) * | 2012-09-13 | 2016-07-11 | 美光科技公司 | 形成記憶體單元及磁性記憶體單元結構的陣列之方法，以及相關之記憶體單元及記憶體單元結構 |
| TWI565111B (zh) * | 2013-06-21 | 2017-01-01 | 英特爾股份有限公司 | 磁性穿隧接面（ｍｔｊ）自旋霍爾磁性隨機存取記憶體（ｍｒａｍ）位元胞及陣列 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261592A (ja) | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 磁気抵抗効果素子及びその製造方法 |
| US7301801B2 (en) | 2005-10-28 | 2007-11-27 | International Business Machines Corporation | Tuned pinned layers for magnetic tunnel junctions with multicomponent free layers |
| JP2007266498A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 磁気記録素子及び磁気メモリ |
| JP2008283018A (ja) * | 2007-05-11 | 2008-11-20 | Tdk Corp | トンネル型磁気検出素子及びその製造方法 |
| JP5157268B2 (ja) | 2007-06-13 | 2013-03-06 | 株式会社日立製作所 | スピン蓄積磁化反転型のメモリ素子及びスピンｒａｍ |
| JP5260040B2 (ja) | 2007-12-19 | 2013-08-14 | 株式会社日立製作所 | 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置 |
| US8223533B2 (en) * | 2008-09-26 | 2012-07-17 | Kabushiki Kaisha Toshiba | Magnetoresistive effect device and magnetic memory |
| JP5725735B2 (ja) | 2010-06-04 | 2015-05-27 | 株式会社日立製作所 | 磁気抵抗効果素子及び磁気メモリ |
| JP5492144B2 (ja) | 2011-05-27 | 2014-05-14 | 株式会社日立製作所 | 垂直磁化磁気抵抗効果素子及び磁気メモリ |
| JP2013093349A (ja) | 2011-10-24 | 2013-05-16 | Toshiba Corp | 磁気記憶素子 |
| US9231191B2 (en) * | 2012-08-20 | 2016-01-05 | Industrial Technology Research Institute | Magnetic tunnel junction device and method of making same |
| JP5571142B2 (ja) | 2012-09-25 | 2014-08-13 | 株式会社東芝 | 磁気メモリ |
| JP2014229758A (ja) | 2013-05-22 | 2014-12-08 | ソニー株式会社 | 半導体装置およびその製造方法 |
| JP5752831B2 (ja) | 2014-05-07 | 2015-07-22 | 株式会社東芝 | 磁気メモリ |
| US9576636B1 (en) * | 2015-04-03 | 2017-02-21 | Everspin Technologies, Inc. | Magnetic memory having ROM-like storage and method therefore |
| JP6130886B2 (ja) | 2015-09-16 | 2017-05-17 | 株式会社東芝 | 磁気素子及び記憶装置 |
| US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| JP2018073913A (ja) * | 2016-10-26 | 2018-05-10 | 株式会社デンソー | 磁気センサおよびその製造方法 |
| WO2018125634A1 (en) * | 2016-12-27 | 2018-07-05 | Everspin Technologies, Inc. | Data storage in synthetic antiferromagnets included in magnetic tunnel junctions |
| US10794968B2 (en) * | 2017-08-24 | 2020-10-06 | Everspin Technologies, Inc. | Magnetic field sensor and method of manufacture |
-
2017
- 2017-08-08 JP JP2017153003A patent/JP7023637B2/ja active Active
- 2017-12-28 KR KR1020170181971A patent/KR102285125B1/ko active IP Right Grant
-
2018
- 2018-01-29 TW TW107103019A patent/TWI716666B/zh active
- 2018-02-27 US US15/906,775 patent/US11165015B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6852550B2 (en) * | 2002-08-29 | 2005-02-08 | Micron Technology, Inc. | MRAM sense layer area control |
| TWI474472B (zh) * | 2009-04-14 | 2015-02-21 | Qualcomm Inc | 磁性穿隧接面及其方法，以及使用其之磁性隨機存取記憶體 |
| US20110133298A1 (en) * | 2009-12-08 | 2011-06-09 | Qualcomm Incorporated | Spin-Transfer Switching Magnetic Element Utilizing a Composite Free Layer Comprising a Superparamagnetic Layer |
| TWI514638B (zh) * | 2010-03-29 | 2015-12-21 | Qualcomm Inc | 製造一磁性穿隧接面儲存元件 |
| TWI512721B (zh) * | 2012-06-19 | 2015-12-11 | Micron Technology Inc | 記憶體單元、半導體裝置結構、記憶體系統及製造方法 |
| US20140315329A1 (en) * | 2012-08-14 | 2014-10-23 | Everspin Technologies, Inc. | Method of manufacturing a magnetoresistive-based device |
| TWI542052B (zh) * | 2012-09-13 | 2016-07-11 | 美光科技公司 | 形成記憶體單元及磁性記憶體單元結構的陣列之方法，以及相關之記憶體單元及記憶體單元結構 |
| TWI565111B (zh) * | 2013-06-21 | 2017-01-01 | 英特爾股份有限公司 | 磁性穿隧接面（ｍｔｊ）自旋霍爾磁性隨機存取記憶體（ｍｒａｍ）位元胞及陣列 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102285125B1 (ko) | 2021-08-04 |
| TW201911536A (zh) | 2019-03-16 |
| JP2019033167A (ja) | 2019-02-28 |
| US20190051819A1 (en) | 2019-02-14 |
| KR20190016420A (ko) | 2019-02-18 |
| JP7023637B2 (ja) | 2022-02-22 |
| US11165015B2 (en) | 2021-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI575788B (zh) | 磁性記憶體及製造磁性記憶體之方法 | |
| JP5571142B2 (ja) | 磁気メモリ | |
| JP5502627B2 (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
| TWI584506B (zh) | 磁性記憶體及其製造方法 | |
| KR102447763B1 (ko) | 자기 터널 접합 소자, 그것을 이용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법 | |
| TWI716666B (zh) | 磁性穿隧接合元件、使用此之磁性記憶體及磁性穿隧接合元件之製造方法 | |
| JP2008193103A (ja) | 磁気記憶セルの製造方法 | |
| JP2009099994A (ja) | Ｍｔｊ素子の製造方法 | |
| JP2012199431A (ja) | 磁気メモリの製造方法 | |
| WO2006092849A1 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| US20130037895A1 (en) | Method for fabricating semiconductor device | |
| JP5019344B2 (ja) | 均一な厚さのトンネル膜を有するｍｔｊ層を含む磁気抵抗メモリ及びその製造方法 | |
| US9368717B2 (en) | Magnetoresistive element and method for manufacturing the same | |
| JP2017208546A (ja) | Ｓｔｔ‐ｍｒａｍ積層体の加法的形成のための方法 | |
| US20160087004A1 (en) | Magnetic memory and method of manufacturing the same | |
| US10230042B2 (en) | Magnetoresistive element and method of manufacturing the same | |
| JP5752831B2 (ja) | 磁気メモリ | |
| WO2011148944A1 (ja) | 薄膜磁気デバイス及びその製造方法 | |
| US10305025B2 (en) | Magnetic memory device | |
| KR100684893B1 (ko) | 자기 메모리 장치 및 그 제조방법 | |
| KR20130034260A (ko) | 반도체 장치의 제조방법 | |
| KR20030089977A (ko) | 엠.티.제이. 셀 및 그 제조방법 | |
| JP2017126613A (ja) | 磁気抵抗効果素子及びその製造方法 |