JP7023637B2 - 磁気トンネル接合素子の製造方法 - Google Patents

Description

本発明は、磁気メモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）及びＭＲＡＭのメモリセルを構成する磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）素子に係る、高集積化と安定性を両立する構造及びその製造方法に関する。

ＭＲＡＭは、ＭＴＪ素子がメモリセルを構成する抵抗変化型の不揮発メモリである。ＭＴＪ素子の基本構造は、第１の強磁性層、障壁層、第２の強磁性層を積層した３層構造である。通常、第１の強磁性層、第２の強磁性層のうちどちらか一方を磁化が可変である記録層とし、他方を磁化が反転しづらい参照層とする。ＭＴＪ素子の特徴は、２つの強磁性層の磁化の相対角に応じて素子抵抗が変化する点である。第１の強磁性層の磁化及び第２の強磁性層の磁化が互いに平行になるとき（平行状態）にＭＴＪ素子抵抗は低い状態となり、反平行になるとき（反平行状態）にＭＴＪ素子は高抵抗となる。ＭＲＡＭでは、この２つの抵抗状態をビット情報に対応させる。このため、電源を遮断しても磁化方向を保ち続けることが可能であるため不揮発性を有する。また、ＭＴＪ素子に電流を印加することで発生するスピントランスファートルクによって、記録層の磁化反転を誘起し、情報を書き込む方式が主流である。

従来、ＭＴＪ素子の磁化方向は、膜面に対して水平方向となる磁性体を、第１の強磁性層、第２の強磁性層に適用することが一般的であった。しかし、ＭＴＪ素子の磁化方向は、膜面に対して垂直であるほうが微細化に向く。そのため、大きな抵抗変化を示し、且つ垂直磁化を実現する材料技術が開発されてきている。特許文献１などがその例である。

特開２０１１－２５８５９６号公報 特開２０１２－２４８６８８号公報 特開２０１４－１７９６３９号公報

膜面に対して垂直方向の磁化を持つＭＴＪ素子（垂直磁化ＭＴＪ素子）は、平行状態と反平行状態で記録層の磁化の安定性に差がある。この理由を、図１Ａ，Ｂに示した３層構造を持つ基本的なＭＴＪ素子１００を例に説明する。ＭＴＪ素子１００は、第１の強磁性層１０１、障壁層１０２、第２の強磁性層１０３が積層されて構成されている。図１Ａは、第１の強磁性層１０１の磁化１０４と第２の強磁性層１０３の磁化１０５とが互いに平行である平行状態を示している。図１Ｂは、第１の強磁性層１０１の磁化１０４と第２の強磁性層１０３の磁化１０５とが互いに反平行である反平行状態を示している。

図１Ａに示す平行状態では、障壁層１０２を介して異なる磁極（磁化１０４のＳ極と磁化１０５のＮ極）が接近しているため、磁化１０４と磁化１０５との間には引力がはたらく。一方、図１Ｂに示す反平行状態では、障壁層１０２を介して同じ磁極（磁化１０４のＮ極と磁化１０５のＮ極）が接近しているため、磁化１０４と磁化１０５との間には斥力がはたらく。従って、平行状態と比較して、反平行状態は磁極同士が反発するため不安定となり、磁化が反転して反平行状態を維持できなくなる確率が増加する。この結果、反平行状態では保証される記録保持時間が減少する。

この課題に対し、特許文献２では、参照層の面積を記録層の面積より大きくすることで、第１の強磁性層１０１（記録層）にかかる第２の強磁性層１０３（参照層）からの漏れ磁場を低減する。これによりＭＴＪ素子は、障壁層１０２の上側界面または下側界面で段差を設ける構造となる。この構造では、記録層と比較して参照層の面積が増大する程、記録保持時間の減少を抑制できることから、大きな記録保持効果を得るためには参照層の面積を巨大にしていかなければならない。このため、ＭＴＪ素子の微細化を阻害するおそれがある。

特許文献３は、特許文献２と同様に参照層の面積を記録層の面積より大きくし、さらに参照層を積層フェリ型構造としたＭＴＪ素子を開示する。積層フェリ型構造は基本的に強磁性層／非磁性層／強磁性層の３層構造が適用されるため、参照層に積層フェリ型構造を採用する場合は、第２の強磁性層１０３（参照層）の代わりに、強磁性層／非磁性層／強磁性層の３層を備えた構造を採用する。このとき２層の強磁性層の磁化は互いに反平行に固定されるように非磁性層の材質と膜厚が選択される。互いに反平行な２層の強磁性層からの漏れ磁界が記録層において互いに相殺されるように、各強磁性層の飽和磁化、平面サイズ、厚さを設定する。しかしながら、この構造ではそれぞれの膜厚を原子層レベルで精密に制御する必要があり、記録層に印加される漏れ磁場を低減することは困難である。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。一実施の形態におけるＭＴＪ素子は、参照層として積層フェリ型構造を備え、かつ積層フェリ構造を構成する２層の磁性層の面積が異なっている。

反平行状態における記録保持時間の減少を抑制し、かつ微細化に適したＭＴＪ素子を提供する。

垂直磁化ＭＴＪ素子の磁化配置（平行状態）を説明する図である。 垂直磁化ＭＴＪ素子の磁化配置（反平行状態）を説明する図である。 垂直磁化ＭＴＪ素子（第１の構造例）の断面図である。 参照層から記録層に印加される漏れ磁場の大きさを示すグラフである。 垂直磁化ＭＴＪ素子（第２の構造例）の断面図である。 垂直磁化ＭＴＪ素子のプロセスフローである。 垂直磁化ＭＴＪ素子のプロセスフローである。 垂直磁化ＭＴＪ素子のプロセスフローである。 垂直磁化ＭＴＪ素子のプロセスフローである。 垂直磁化ＭＴＪ素子のプロセスフローである。 垂直磁化ＭＴＪ素子のプロセスフローである。 垂直磁化ＭＴＪ素子のプロセスフローである。 垂直磁化ＭＴＪ素子のプロセスフローである。 垂直磁化ＭＴＪ素子のプロセスフローである。 垂直磁化ＭＴＪ素子のプロセスフローである。 垂直磁化ＭＴＪ素子のプロセスフローである。 垂直磁化ＭＴＪ素子のプロセスフローである。 垂直磁化ＭＴＪ素子のプロセスフローである。 垂直磁化ＭＴＪ素子のプロセスフローである。 ＭＲＡＭの１ビットの鳥瞰図である。 垂直磁化ＭＴＪ素子（第３の構造例）の断面図である。 垂直磁化ＭＴＪ素子（第４の構造例）の断面図である。 ＭＲＡＭのメモリセルアレイである。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。

同様に、構成要素等の形状、位置関係等に言及するときは特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、数値についても同様である。

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために、平面図であってもハッチングを付す場合があり、また断面図であってもハッチングを省略する場合がある。

実施の形態に係るＭＴＪ素子の構造（第１の構造例）を、図２を用いて説明する。図２は、実施の形態に係るＭＴＪ素子の一例を示す断面図である。ＭＴＪ素子２００は、第３の強磁性層２０１、第１の非磁性層２０２、第２の強磁性層１０３、障壁層１０２、第１の強磁性層１０１を下から順に積層した積層膜を加工して作製される。第３の強磁性層２０１、第１の非磁性層２０２、及び第２の強磁性層１０３は積層フェリ型参照層２０３を構成する。このため、第３の強磁性層２０１の磁化２０４及び第２の強磁性層１０３の磁化１０５が互いに反平行に結合するように、第１の非磁性層２０２の材料と膜厚が決定されている。第１の強磁性層１０１は記録層として動作する。

ＭＴＪ素子は円柱などの柱状に加工され、積層フェリ型参照層２０３を構成する第３の強磁性層２０１の面積と第２の強磁性層１０３の面積とが異なるように加工されている。図２の例では、第１の強磁性層１０１、障壁層１０２及び第２の強磁性層１０３が第１の円柱形状をなし、第３の強磁性層２０１は第１の円柱を積層方向に投影した領域よりも大きい断面を有する第２の円柱形状をなしている。これにより、第３の強磁性層２０１と第２の強磁性層１０３との間で段差がある構造となる。なお、積層フェリ型参照層２０３の断面をテーパー状に加工し、第３の強磁性層２０１の面積と第２の強磁性層１０３の面積とを不連続にすることでも効果は得られるが、面積の異なる柱状の第３の強磁性層２０１と柱状の第２の強磁性層１０３とを形成する（段差を設ける）方が性能を最適化しやすく、望ましい。

積層フェリ型参照層２０３は磁化２０４と磁化１０５とが反平行に結合することにより、参照層から発生する漏れ磁場を抑制する効果を有している。しかしながら、参照層２０３から記録層１０１に出る漏れ磁場は、参照層のエッジ付近になると急激に大きくなる。これは、エッジ付近の反磁場が小さいことが原因である。そこで、第３の強磁性層２０１の漏れ磁場が第１の強磁性層１０１（記録層）に影響を与えない程度に、第３の強磁性層２０１の面積を大きくする。漏れ磁場が大きくなる部分（エッジ付近）は、一般的にエッジからおよそ２ｎｍから５ｎｍの範囲と考えられる。

図３は、図２に示すＭＴＪ素子における積層フェリ型参照層２０３から記録層（第１の強磁性層１０１）に印加される漏れ磁場の大きさを表している。記録層（第１の強磁性層１０１）の直径を２０ｎｍとし、積層フェリ型参照層２０３を構成する第３の強磁性層２０１の直径を２０、３０、４０、５０ｎｍの４種類で漏れ磁場の大きさをシミュレーションしたものである。ＭＴＪ素子の記録層は、図３の横軸において、２０ｎｍから４０ｎｍの範囲に位置し、第３の強磁性層は、図３の横軸において、それぞれ２０ｎｍから４０ｎｍ、１５ｎｍから４５ｎｍ、１０ｎｍから５０ｎｍ、５ｎｍから５５ｎｍの範囲に位置する。縦軸はそれぞれの場合において、その位置において記録層にかかる漏れ磁場を示している。記録層が存在する横軸２０ｎｍから４０ｎｍの範囲の漏れ磁場の絶対値がゼロに近いほど、積層フェリ型参照層として優れた特性であるといえる。

図３から、第３の強磁性層２０１の直径を３０ｎｍとした場合（実線の波形）に、横軸２０ｎｍから４０ｎｍの範囲の漏れ磁場の絶対値がゼロに近くできることがわかる。第３の強磁性層２０１の直径を３０ｎｍとした場合と比較すると、第３の強磁性層２０１の直径を２０ｎｍとした場合には、記録層に対して漏れ磁場はマイナス方向に大きく印加されている。また、第３の強磁性層２０１の直径を４０ｎｍ、５０ｎｍと大きくした場合、記録層に対して印加される漏れ磁場はプラス方向に徐々に大きくなっている。以上より、第３の強磁性層２０１の直径を３０ｎｍとしたときに最も特性が優れているといえる。

このようにＭＴＪ素子２００は、先行技術文献に開示されるＭＴＪ素子とは明らかな違いがある。特許文献２、特許文献３に開示されているＭＴＪ素子は、断面構造において障壁層のところに段差があるため、障壁層より下の参照層が増大するほど、記録層に印加される漏れ磁場が小さくなる構造である。これに対して、ＭＴＪ素子２００のように積層フェリ型参照層２０３を構成する２つの強磁性層間で段差を設けた場合には、第３の強磁性層２０１の面積には記録層の面積との関係で最適値があることが分かる。このため、メモリセルのフットプリントをそれほど大きくする必要がなく、微細化に適した構造であるといえる。

障壁層１０２は、ＭＴＪ素子の平行状態と反平行状態とにおける抵抗変化が大きくなる材料であれば良く、酸化物がよく用いられる。特に、ＭｇＯが大きな抵抗変化を示すことが知られているため、ＭｇＯを用いることが望ましい。また、障壁層１０２に接する第１の強磁性層１０１及び第２の強磁性層１０３には、３ｄ遷移金属元素を少なくとも一つ含む磁性材料が用いられる。特に、ＭｇＯと組み合わせることで優れた特性を示すＣｏＦｅＢを適用する場合が多い。本実施の形態におけるＭＴＪ素子２００の場合は、第３の強磁性層２０１も同様にＣｏＦｅＢを適用するが、これに限られず３ｄ遷移金属元素を少なくとも一つ含む磁性材料を用いることができる。第１の非磁性層２０２の材料には、第３の強磁性層２０１の磁化２０４及び第２の強磁性層１０３の磁化１０５の間の強い反平行結合を得るためにＲｕを用いることが望ましい。

前述のようにＭｇＯと接する面にはＣｏＦｅＢを用いるのが望ましい。しかし、それ以外の磁性層はＣｏＦｅＢでないほうが望ましい場合がある。特に、参照層の磁気異方性を大きくするために、Ｃｏ／Ｐｔ多層膜などが用いられることがある。その場合のＭＴＪ素子４００の構造（第２の構造例）を図４に示す。第１の磁性多層膜層４０１、第１の非磁性層４０２、第２の磁性多層膜層４０３、第２の非磁性層４０４、第２の強磁性層１０３、障壁層１０２、及び第１の強磁性層１０１を下から順に積層した積層膜を加工して作製される。第１の磁性多層膜層４０１、第１の非磁性層４０２、第２の磁性多層膜層４０３、第２の非磁性層４０４、及び第２の強磁性層１０３は積層フェリ型参照層４０５を構成する。第１の磁性多層膜層４０１の磁化４０６及び第２の磁性多層膜層４０３の磁化４０７が互いに反平行に結合するように、第１の非磁性層４０２の材料と膜厚が決定される。さらに、第２の磁性多層膜層４０３の磁化４０７及び第２の強磁性層１０３の磁化１０５が互いに平行に結合するように、第２の非磁性層４０４の材料と膜厚が決定される。第１の強磁性層１０１は記録層として動作する。

図４の例では、第１の強磁性層１０１、障壁層１０２、第２の強磁性層１０３、第２の非磁性層４０４及び第２の磁性多層膜層４０３は第１の円柱形状をなし、第１の磁性多層膜層４０１は第１の円柱を積層方向に投影した領域よりも大きい断面を有する第２の円柱形状をなしている。これにより、第１の磁性多層膜層４０１と第２の磁性多層膜層４０３との間で段差がある構造となる。

第１の磁性多層膜層４０１にはＣｏ／Ｐｔ、Ｃｏ／Ｐｄ、ＣｏＦｅ／Ｐｔなどが材料として利用可能である。また、磁性多層膜ではなくＴｂＦｅＣｏなどの合金も利用できる可能性がある。第１の非磁性層４０２の材料は、第１の磁性多層膜層４０１の磁化４０６と第２の磁性多層膜層４０３の磁化４０７が反平行結合するようＲｕが選択される場合が多い。膜厚は０．３ｎｍ程度である。また、第２の非磁性層４０４の材料は、第２の磁性多層膜層４０３の磁化４０７と第２の強磁性層１０３の磁化１０５が平行結合するようＴａが選択される場合が多い。膜厚は０．５ｎｍ程度である。

第２の構造例の利点は、参照層の磁化方向の安定性にある。ＣｏＦｅＢと比較してＣｏ／Ｐｔ多層膜に代表される垂直磁化の磁気多層膜のほうが、一般的に磁気異方性が大きく、磁化方向が安定化しやすいためである。これは結果としてＭＲＡＭの誤動作抑制に寄与する。

次に、図２に示した第１の構造例のＭＴＪ素子を作製するプロセスを説明する。図５Ａは、ＭＴＪ素子を形成する下部電極上に、第３の強磁性層２０１、第１の非磁性層２０２、第２の強磁性層１０３、障壁層１０２、第１の強磁性層１０１を下から順に積層し、さらに加工のためのハードマスク層７０１を積層した積層膜７００を示している。第３の強磁性層２０１の膜厚は１ｎｍ、第１の非磁性層２０２の膜厚は０．５ｎｍ、第２の強磁性層１０３の膜厚は１ｎｍ、障壁層１０２の膜厚は１ｎｍ、第１の強磁性層１０１の膜厚は１．５ｎｍ、ハードマスク層７０１の膜厚は１５０ｎｍとする。ハードマスク層７０１としては１層のＴａを用いる例を示しているが、酸化物などの他の材料と組み合わせた複数層の構造でも良い。ＭＴＪ素子のピラー形成位置に、リソグラフィーを用いてレジストマスクを形成し、ハードマスク層７０１にパタンを転写する。図５Ｂは、レジストパタンをハードマスク層７０１に転写し、ハードマスク層７０１を直径２０ｎｍの円柱形状とした後の断面構造を示している。

次にプラズマエッチングを用いて、ハードマスク層７０１をマスクとして、第１の強磁性層１０１、障壁層１０２、第２の強磁性層１０３、第１の非磁性層２０２を加工する。図５Ｃはプラズマエッチングによる加工を施した後の断面形状である。なお、図５Ｃでは、プラズマエッチングは第３の強磁性層２０１の表面で停止したように示しているが、実際は、第１の非磁性層２０２の途中（第３の強磁性層２０１の表面に達する前）で停止しても良い。第３の強磁性層２０１と第１の強磁性層１０１との間に段差が形成されていればよいためである。なお、プラズマエッチングの作用により、ハードマスク層７０１の膜厚も当初の厚さから薄くなる（～５０ｎｍ）。

次に、化学気相成長（ＣＶＤ：Chemical Vapor Deposition）を用いて側壁堆積層７０２をコンフォーマルに成膜したときの断面図を図５Ｄに示す。この工程直前のＭＴＪ素子の状態は、強磁性層及び障壁層が露出しているので、大気に曝すことなく真空中でＣＶＤ成膜装置まで搬送することが望ましい。側壁堆積層７０２にはＳｉＮを用いるが、ＳｉＯなどの絶縁性を有する他の材料でも適用することが可能である。この側壁堆積層７０２は、第３の強磁性層２０１をプラズマエッチングする際のマスクになる役割がある。作製するＭＴＪ素子について、第１の非磁性層２０２、第２の強磁性層１０３、障壁層１０２、第１の強磁性層１０１は直径２０ｎｍの円柱形状とし、第３の強磁性層２０１は直径３０ｎｍの円柱形状とする。このため、第１の非磁性層２０２、第２の強磁性層１０３、障壁層１０２及び第１の強磁性層１０１の側壁に堆積する側壁堆積層７０２の膜厚は５ｎｍであれば良い。５ｎｍの膜厚の側壁堆積層７０２と元々の２０ｎｍのハードマスク層７０１をマスクとしてプラズマエッチングすることで、５ｎｍ＋２０ｎｍ＋５ｎｍ＝３０ｎｍ直径の円柱形状である第３の強磁性層２０１が得られる。プラズマエッチングで第３の強磁性層２０１を加工した後の断面形状を図５Ｅに示す。

その後、さらに層間絶縁膜７０３をＣＶＤによって堆積し、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）やエッチングバック処理によってハードマスク層７０１の上部をコンタクト開口し、上部電極７０４を作製してプロセスが完了する。プロセス完了後の断面形状を図５Ｆに示す。このプロセスの利点は、側壁に積層した層間絶縁膜をマスクとしたセルフアライメントのプロセスであるため、マスクを追加する必要がなくコストが抑えられる点である。また、各層の膜厚や面積の差などがセルフアライメントのプロセスが適用しやすいという点も有利である。

図５Ａ～図５Ｆにて説明したプロセス（第１のプロセス）では、マスクとする側壁堆積層７０２として１層のＳｉＮ層を例示した。しかし、プラズマエッチングする際の、被エッチング材料である磁性体との選択比を考慮した場合、エッチングマスクとしてＴａに代表される金属マスクを用いることが望ましい。そこでＴａを側壁に積層してマスクとして利用するプロセス例（第２のプロセス）を以下に説明する。

図５Ａ～図５Ｃまでは同じプロセスフローであるので、説明を省略する。この後、図６Ａに示すように、２ｎｍ膜厚の側壁堆積層８０１及び３ｎｍ膜厚の側壁金属（Ｔａ）マスク層８０２をこの順に積層する。その後、これらの側壁堆積層８０１及び側壁金属マスク層８０２をマスクとしてプラズマエッチングで第３の強磁性層２０１を加工する。プラズマエッチングによる加工後の断面形状を図６Ｂに示す。さらに層間絶縁膜８０３をＣＶＤによって堆積し、ＣＭＰやエッチングバック処理によってハードマスク層７０１の上部をコンタクト開口し、上部電極８０４を作製してプロセスが完了する。プロセス完了後の断面形状を図６Ｃに示す。

磁性膜との選択比が大きい側壁金属マスクを用いることで、加工中のマスクの後退を最小限に抑えられ、加工後の形状における側壁エッチング角度が９０度により近くなる。また、側壁金属マスク層８０２は、第３の強磁性層２０１を加工した後に除去しても良い。側壁金属マスク層８０２としてＴａを用いた場合は、図６Ｂのプロセスの後、側壁金属マスク層８０２のＴａを酸化後に、シュウ酸によるウェットエッチングで除去可能である。側壁金属マスク層８０２を残しておくと、側壁金属マスク層８０２がショートパスとしてＭＴＪ素子の短絡原因になる可能性があるため、側壁金属マスク層８０２を除去することによりＭＴＪ素子で短絡が生じるおそれを低減できる。

第１、第２のプロセスは、図４に示したＭＴＪ素子の作製にも適用できる。この場合は、素子の構造にあわせて、下部電極上に、第１の磁性多層膜層、第１の非磁性層、第２の磁性多層膜層、第２の非磁性層、第２の強磁性層、障壁層、第１の強磁性層を下から順に積層し、さらに加工のためのハードマスク層を積層して積層膜とする。その後の加工は、どちらのプロセスについてもほぼ同様である。図４の構造では、第２の磁性多層膜層と第１の磁性多層膜層との間に段差を設けるため、図５Ｃに示したプラズマエッチングの工程においては第１の磁性多層膜層の表面または第１の非磁性層の途中（第１の磁性多層膜層の表面に達する前）で停止するようにする。

以上の実施の形態では、積層フェリ型参照層を構成する２つの強磁性層の物理的な面積を異ならせることにより段差を作製する例を示した。これに対して、物理的な面積差をつけて段差を設けるのではなく、２つの強磁性層の間で磁性体として有効に作用する面積を異ならせることで同様の効果を奏するＭＴＪ素子の構造及びその作製方法を説明する（第３のプロセス）。

図５Ａ～図５Ｂまでは同じプロセスフローであるので、説明を省略する。その後、プラズマエッチングを用いて、ハードマスク層７０１をマスクとして、第１の強磁性層１０１、障壁層１０２の順に加工を施す。図７Ａはプラズマエッチングによる加工を施した後の断面形状である。図７Ａでは、プラズマエッチングは第２の強磁性層１０３の表面で停止したように示しているが、実際は、第２の強磁性層１０３の途中（第１の非磁性層２０２の表面に達する前）で停止しても良い。

次の工程では、第２の強磁性層１０３に対して、障壁層１０２直下部分の磁化は残し、残りの部分の磁化を消失させる。磁化を消失させる方法の一つは酸化である。酸化の方法としては自然酸化、プラズマ酸化などが考えられる。自然酸化の場合は、酸素導入可能な処理室にＭＴＪ素子を移してから酸素を導入する。この際、大気曝露せずに処理室に移動できるほうが望ましい。また、プラズマ酸化の場合、酸素ラジカルのみ導入する場合と、酸素イオンを導入する場合が考えられる。どちらの場合も、酸化処理をプラズマエッチング室と別の処理室で酸化する場合は、大気曝露を避けるほうが望ましい。

一般的に酸素ラジカルの場合は、酸素イオンを導入する場合と比較してダメージが小さいことが利点である。一方、酸素イオンを導入する場合、イオンが加速されるためダメージが大きいが、第２の強磁性層１０３に向かって上方からイオンが注入されるため酸化を促進しやすいという利点もある。このような工程を経ることによって、図７Ｂに示したように、障壁層１０２直下部分の磁化は残し、残りの部分の磁化を消失させ磁化消失層９０１とすることが可能である。

このプロセスでは、第１の強磁性層１０１及び障壁層１０２をプラズマエッチングする際にＭＴＪ素子側壁に付着する側壁再付着物も、第２の強磁性層１０３の酸化プロセスにおいて同時に酸化して不導体化することにより、側壁からのリーク電流を抑制できる利点がある。

酸化工程の後、図７Ｃに示すように、５ｎｍの膜厚の側壁堆積層９０２をＣＶＤによって積層する。その後、側壁堆積層９０２をマスクとしてプラズマエッチングで磁化消失層９０１、第１の非磁性層２０２、第３の強磁性層２０１を加工する。プラズマエッチングによる加工後の断面形状を図７Ｄに示す。さらに層間絶縁膜９０３をＣＶＤによって堆積し、ＣＭＰやエッチングバック処理によってハードマスク層７０１の上部をコンタクト開口し、上部電極９０４を作製してプロセスが完了する。プロセス完了後の断面形状を図７Ｅに示す。このように、積層フェリ型参照層を構成する各層の面積は同じであるが、上層において強磁性層としての有効面積が狭められたことにより、物理的に段差を設けたのと同様の効果を得ることができる。なお、酸化工程の後、第２のプロセスのように側壁堆積層に金属層を形成し、側壁堆積層及び側壁金属マスク層をマスクとしてプラズマエッチングを行うようにしてもよい。

上述のプロセスでは磁化消失層９０１を作製するために酸化処理を施したが、イオン注入により高エネルギーのイオンを照射することにより磁化を消失させることも可能である。この方法を用いる場合は、イオンが第２の強磁性層１０３に進入する深さを制御できるため、磁化消失層９０１の厚さ制御が容易になる。

このように第３のプロセスで形成されたＭＴＪ素子は、第１の強磁性層１０１が第１の径を有する第１の円柱形状をなし、第１の円柱を積層方向に投影した領域と同じ大きさの断面を有する第２の強磁性層１０３、及び少なくとも第２の強磁性層１０３が第１の非磁性層２０２に接する面において第２の強磁性層１０３の全周を覆うように形成された磁化消失層９０１が、第１の径よりも大きい第２の径を有する第２の円柱形状をなし、第３の強磁性層２０１は、第２の円柱を積層方向に投影した領域と同じ大きさの断面を有する。

第３のプロセスもまた、図４に示したＭＴＪ素子の作製にも適用できる。この場合は、素子の構造にあわせて、下部電極上に、第１の磁性多層膜層、第１の非磁性層、第２の磁性多層膜層、第２の非磁性層、第２の強磁性層、障壁層、第１の強磁性層を下から順に積層し、さらに加工のためのハードマスク層を積層して積層膜とする。その後の加工は、どちらのプロセスについてもほぼ同様である。図４の構造では、図７Ｂに示したプラズマエッチングの工程においては第２の磁性多層膜層の表面または途中（第１の非磁性層の表面に達する前）で停止するようにする。

このように第３のプロセスで形成されたＭＴＪ素子は、第１の強磁性層１０１、障壁層１０２、第２の強磁性層１０３が第１の径を有する第１の円柱形状をなし、第１の円柱を積層方向に投影した領域と同じ大きさの断面を有する第２の磁性多層膜層４０３、及び少なくとも第２の磁性多層膜層４０３が第１の非磁性層４０２に接する面において第２の磁性多層膜層４０３の全周を覆うように形成された磁化消失層９０１が、第１の径よりも大きい第２の径を有する第２の円柱形状をなし、第１の磁性多層膜層４０１は、第２の円柱を積層方向に投影した領域と同じ大きさの断面を有する。

実施例１のＭＴＪ素子は、記録層が参照層の上方に位置する構造（「ボトムピン型構造」という）であった。同様に、記録層が参照層の下方に位置する構造（「トップピン型構造」という）においても、参照層を積層フェリ型参照層とし、２つの強磁性層の面積を異ならせることにより、同様の効果を得ることができる。

トップピン型構造とする利点について説明する。ＭＲＡＭでは１個のＭＴＪ素子に対して１個の選択トランジスタが直列に接続されている。図８にＭＲＡＭの１ビットの鳥瞰図を示す。シリコン基板３００に選択トランジスタ３０１が形成され、選択トランジスタ３０１のドレイン電極３０２とビット線３０３との間にＭＴＪ素子３０４が形成されている。図に示されるように、選択トランジスタ３０１はＭＴＪ素子３０４の下層に配置される。この場合、図８に示すように、ＭＴＪ素子への書き込み時に選択トランジスタが供給できる電流は、選択トランジスタからＭＴＪ素子に流れるとき（（ｂ），（ｄ））に小さく、ＭＴＪ素子から選択トランジスタに流れるとき（（ａ），（ｃ））に大きい。一方、ＭＴＪ素子の磁化反転動作を行うために必要な電流は、一般的に平行状態から反平行状態への書き込みの場合が大きい。ＭＴＪ素子がボトムピン型構造の場合は、平行状態から反平行状態への書き込みの電流方向が選択トランジスタからＭＴＪ素子方向となるため、必要な電流を流すために選択トランジスタの電流供給能力を高める必要がある。ＭＴＪ素子がトップピン構造の場合は、電流がＭＴＪ素子から選択トランジスタに流れる場合に平行状態から反平行状態への書き込みとなるため、より電流供給能力の低い選択トランジスタでも反平行状態への書き込みが問題なく行えることとなり、有利である。

トップピン構造としたＭＴＪ素子の構造（第３の構造例）について図９を用いて説明する。図９はＭＴＪ素子（第３の構造例）の断面図である。第１の強磁性層５０１、障壁層５０２、第２の強磁性層５０３、第１の非磁性層５０４、第３の強磁性層５０５を下部電極の上に下から順に積層した積層膜を加工して作製される。第２の強磁性層５０３、第１の非磁性層５０４、第３の強磁性層５０５は積層フェリ型参照層５０６を構成する。第２の強磁性層５０３の磁化５０８、及び第３の強磁性層５０５の磁化５０９が互いに反平行に結合するように、第１の非磁性層５０４の材料と膜厚が決定される。第１の強磁性層５０１は記録層として動作する。

ＭＴＪ素子は柱状に加工され、積層フェリ型参照層５０６を構成する第２の強磁性層５０３と第３の強磁性層５０５の面積が異なるように加工されている。図９の例では、第２の強磁性層５０３の面積が、第３の強磁性層５０５より小さくなるように加工されている。これにより、第２の強磁性層５０３と第３の強磁性層５０５との間で段差がある構造となる。

同様に、Ｃｏ／Ｐｔ多層膜を用いた場合のトップピン構造も作製可能である。Ｃｏ／Ｐｔ多層膜を用いたトップピン構造のＭＴＪ素子６００の断面図を図１０に示す。第１の強磁性層６０１、障壁層６０２、第２の強磁性層６０３、第２の非磁性層６０４、第２の磁性多層膜層６０５、第１の非磁性層６０６、第１の磁性多層膜層６０７を下部電極の上に下から順に積層した積層膜を加工して作製される。第２の強磁性層６０３、第２の非磁性層６０４、第２の磁性多層膜層６０５、第１の非磁性層６０６、第１の磁性多層膜層６０７は積層フェリ型参照層６０８を構成する。第２の強磁性層６０３の磁化６１０、及び第２の磁性多層膜層６０５の磁化６１１は互いに平行に結合するように、第２の非磁性層６０４の材料と膜厚が決定される。第２の磁性多層膜層６０５の磁化６１１、及び第１の磁性多層膜層６０７の磁化６１２は互いに反平行に結合するように、第１の非磁性層６０６の材料と膜厚が決定される。第１の強磁性層６０１は記録層として動作する。

以上説明したＭＴＪ素子をメモリセルの記憶素子としてＭＲＡＭを構成することができる。図１１にＭＲＡＭのメモリアレイ１１００を示す。図８に示したようにメモリセル１０００は、ＭＴＪ素子とそのソース・ドレイン経路がＭＴＪ素子に直列接続される選択トランジスタとで構成される。ここでは、ＭＴＪ素子として図２に示したＭＴＪ素子２００を用いている。

メモリセル１０００のＭＴＪ素子２００は、第３の強磁性層２０１の下部に配置されている下部電極が選択トランジスタ１００１のドレイン電極と電気的に接続されている。また、第１の強磁性層１０１の上部に配置されている上部電極はビット線（ＢＬ）１００２に電気的に接続されている。選択トランジスタ１００１のソース電極は、ビット線１００２と平行に配置されるソース線（ＳＬ）１００３に電気的に接続されている。選択トランジスタ１００１のゲート電極は、ビット線及びソース線と直交するように配置されるワード線（ＷＬ）１００４に接続されている。

図１１に示される通り、ビット線１００２、ソース線１００３、及びワード線１００４は複数配置され、ビット線１００２及びソース線１００３とワード線１００４とが交差する各点に、メモリセル１０００が配置される。各ビット線１００２、ソース線１００３、ワード線１００４はそれぞれ独立に電圧を制御する機構が設置されている。

特定のメモリセル１０００を選択するときは、そのメモリセル１０００が電気的に接続しているビット線１００２及びソース線１００３の電圧を制御し、そのＭＴＪ素子が接続しているワード線１００４に電圧を印加することで選択トランジスタ１００１に電流が印加される状態となる。例えば、ＭＴＪ素子２００を低抵抗状態に書き込みする場合、ソース線１００３の電位と比較してビット線１００２の電位が高くなるように設定する。この状態でワード線１００４に電圧を印加すると、ＭＴＪ素子２００の上部電極から下部電極に向かって電流が流れる。電流がＭＴＪ素子２００の書き込み閾値電流を超えるとＭＴＪ素子２００は低抵抗状態になる。

なお、ＭＴＪ素子を使用するデバイス例として、ＭＲＡＭメモリアレイ１１００を示したが、磁気センサ等、他のデバイスにも適用することが可能である。

以上、本発明について説明したが、実施の形態に限定されるものではなく、様々な変形例が含まれる。実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、実施の形態の構成の一部について、他の構成の追加、削除、置換をすることも可能である。

１００，２００，４００：ＭＴＪ素子、１０１：第１の強磁性層、１０２：障壁層、１０３：第２の強磁性層、２０１：第３の強磁性層、２０２：第１の非磁性層、２０３，４０５：積層フェリ型参照層、４０１：第１の磁性多層膜層、４０２：第１の非磁性層、４０３：第２の磁性多層膜層、４０４：第２の非磁性層、５００，６００：ＭＴＪ素子、５０１，６０１：第１の強磁性層、５０２，６０２：障壁層、５０３，６０３：第２の強磁性層、５０４：第１の非磁性層、５０５：第３の強磁性層、５０６，６０８：積層フェリ型参照層、６０４：第２の非磁性層、６０５：第２の磁性多層膜層、６０６：第１の非磁性層、６０７：第１の磁性多層膜層、７００：積層膜、７０１：ハードマスク層、７０２，８０１，９０２：側壁堆積層、７０３，８０３，９０３：層間絶縁膜、７０４，８０４，９０４：上部電極、８０２：側壁金属マスク層、９０１：磁化消失層、１０００：メモリセル、１００１：選択トランジスタ、１００２：ビット線、１００３：ソース線、１００４：ワード線、１１００：メモリアレイ。

Claims (6)

1. 磁気トンネル接合素子の製造方法において、
   第１の強磁性層と、前記第１の強磁性層の下方に配置された障壁層と、第１の磁化方向を有し前記障壁層の下方に配置された第２の強磁性層と、前記第２の強磁性層の下方に配置された第１の非磁性層と、前記第１の磁化方向と反平行である第２の磁化方向を有し前記第１の非磁性層の下方に配置された第３の強磁性層とを有しハードマスク層が前記第１の強磁性層の上方に形成された積層膜を形成し、
   前記ハードマスク層を円柱形状にパターニングし、
   前記パターニングされたハードマスク層をマスクとして前記積層膜を前記第３の強磁性層表面または前記第１の非磁性層の途中までプラズマエッチングし、
   前記パターニングされた前記積層膜に側壁堆積層を化学気相成長により積層し、
   金属層を前記側壁堆積層に積層して前記パターニングされたハードマスク層、前記側壁堆積層および前記金属層をマスクとして前記第３の強磁性層をプラズマエッチングし、
   前記パターニングされたハードマスク層、前記側壁堆積層および前記金属層をマスクとしてプラズマエッチングを行った後、前記金属層を除去し、
   前記第１の磁化方向は、前記積層膜の積層方向と平行であり、
   前記第１の非磁性層の材料および膜厚は、前記第３の強磁性層の磁化方向が前記第２の強磁性層の磁化方向と反平行となる材料および膜厚とされ、
   前記パターニングされた第２の強磁性層、第１の非磁性層および第３の強磁性層により前記磁気トンネル接合素子の積層フェリ型参照層が構成され、
   前記第３の強磁性層の直径は、前記積層フェリ型参照層から前記第１の強磁性層への漏れ磁場の絶対値が概ね０となる直径とされていることを特徴とする磁気トンネル接合素子の製造方法。
2. 磁気トンネル接合素子の製造方法において、
   上層から順に第１の強磁性層、障壁層、第２の強磁性層、第１の非磁性層および第３の強磁性層を有しハードマスク層が前記第１の強磁性層の上方に形成された積層膜を形成し、
   前記ハードマスク層を円柱形状にパターニングし、
   前記パターニングされたハードマスク層をマスクとして前記積層膜を前記第２の強磁性層表面または途中までプラズマエッチングし、
   前記パターニングされたハードマスク層よりも外側領域の磁化を消失させることにより磁化消失層を前記第２の強磁性層に形成し、
   パターニングされた前記積層膜に側壁堆積層を化学気相成長により積層し、
   金属層を前記側壁堆積層に積層して前記パターニングされたハードマスク層、前記側壁堆積層および前記金属層をマスクとして前記磁化消失層、前記第１の非磁性層および前記第３の強磁性層をプラズマエッチングし、
   前記パターニングされたハードマスク層、前記側壁堆積層および前記金属層をマスクとしてプラズマエッチングを行った後、前記金属層を除去し、
   前記第２の強磁性層の材料および膜厚は、磁化方向が積層方向に対して平行となる材料および膜厚とされ、
   前記第１の非磁性層の材料および膜厚は、前記第３の強磁性層の磁化方向が前記第２の強磁性層の磁化方向と反平行となる材料および膜厚とされ、
   前記パターニングされた第２の強磁性層、第１の非磁性層および第３の強磁性層により前記磁気トンネル接合素子の積層フェリ型参照層が構成され、
   前記磁化消失層の幅は、前記積層フェリ型参照層から前記第１の強磁性層への漏れ磁場の絶対値が概ね０となる幅とされていることを特徴とする磁気トンネル接合素子の製造方法。
3. 磁気トンネル接合素子の製造方法において、
   上層から順に第１の強磁性層、障壁層、第２の強磁性層、第２の非磁性層、第２の磁性多層膜層、第１の非磁性層および第１の磁性多層膜層を有しハードマスク層が前記第１の強磁性層の上方に形成された積層膜を形成し、
   前記ハードマスク層を円柱形状にパターニングし、
   前記パターニングされたハードマスク層をマスクとして前記積層膜を前記第１の磁性多層膜層表面または前記第１の非磁性層の途中までプラズマエッチングし、
   前記パターニングされた積層膜に側壁堆積層を化学気相成長により積層し、
   金属層を前記側壁堆積層に積層して前記パターニングされたハードマスク層、前記側壁堆積層および前記金属層をマスクとして前記第１の磁性多層膜層をプラズマエッチングし、
   前記パターニングされたハードマスク層、前記側壁堆積層および前記金属層をマスクとしてプラズマエッチングを行った後、前記金属層を除去し、
   前記第１の非磁性層の材料および膜厚は、前記第１の磁性多層膜層の磁化方向が前記第２の磁性多層膜層の磁化方向と反平行となる材料及び膜厚とされ、
   前記第２の非磁性層の材料および膜厚は、前記第２の強磁性層の磁化方向が前記第２の磁性多層膜層の磁化方向と平行となる材料及び膜厚とされ、
   前記パターニングされた第２の強磁性層、第２の非磁性層、第２の磁性多層膜層、第１の非磁性層および第１の磁性多層膜層により前記磁気トンネル接合素子の積層フェリ型参照層が構成され、
   前記第１の磁性多層膜層の直径は、前記積層フェリ型参照層から前記第１の強磁性層への漏れ磁場の絶対値が概ね０となる直径とされていることを特徴とする磁気トンネル接合素子の製造方法。
4. 磁気トンネル接合素子の製造方法において、
   上層から順に第１の強磁性層、障壁層、第２の強磁性層、第２の非磁性層、第２の磁性多層膜層、第１の非磁性層および第１の磁性多層膜層を有しハードマスク層が前記第１の強磁性層の上方に形成された積層膜を形成し、
   前記ハードマスク層を円柱形状にパターニングし、
   前記パターニングされたハードマスク層をマスクとして前記積層膜を前記第２の磁性多層膜層表面または途中までプラズマエッチングし、
   前記パターニングされたハードマスク層よりも外側領域の磁化を消失させることにより磁化消失層を前記第２の磁性多層膜層に形成し、
   前記パターニングされた積層膜に側壁堆積層を化学気相成長により積層し、
   金属層を前記側壁堆積層に積層して前記パターニングされたハードマスク層、前記側壁堆積層および前記金属層をマスクとして前記磁化消失層、前記第１の非磁性層および前記第１の磁性多層膜層をプラズマエッチングし、
   前記パターニングされたハードマスク層、前記側壁堆積層および前記金属層をマスクとしてプラズマエッチングを行った後、前記金属層を除去し、
   前記第１の非磁性層の材料および膜厚は、前記第１の磁性多層膜層の磁化方向が前記第２の磁性多層膜層の磁化方向と反平行となる材料及び膜厚とされ、
   前記第２の非磁性層の材料および膜厚は、前記第２の強磁性層の磁化方向が前記第２の磁性多層膜層の磁化方向と平行となる材料及び膜厚とされ、
   前記パターニングされた第２の強磁性層、第２の非磁性層、第２の磁性多層膜層、第１の非磁性層および第１の磁性多層膜層により前記磁気トンネル接合素子の積層フェリ型参照層が構成され、
   前記磁化消失層の幅は、前記積層フェリ型参照層から前記第１の強磁性層への漏れ磁場の絶対値が概ね０となる幅とされていることを特徴とする磁気トンネル接合素子の製造方法。
5. 請求項１ないし請求項４のいずれか一項に記載の磁気トンネル接合素子の製造方法において、
   前記側壁堆積層は、シリコン酸化物またはシリコン窒化物であることを特徴とする磁気トンネル接合素子の製造方法。
6. 請求項２または請求項４に記載の磁気トンネル接合素子の製造方法において、
   酸化またはイオン注入により前記磁化消失層を形成することを特徴とする磁気トンネル接合素子の製造方法。

Images