JP2012043967A - 磁気メモリ素子 - Google Patents
磁気メモリ素子 Download PDFInfo
- Publication number
- JP2012043967A JP2012043967A JP2010183631A JP2010183631A JP2012043967A JP 2012043967 A JP2012043967 A JP 2012043967A JP 2010183631 A JP2010183631 A JP 2010183631A JP 2010183631 A JP2010183631 A JP 2010183631A JP 2012043967 A JP2012043967 A JP 2012043967A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copt
- thickness
- magnetic memory
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
Abstract
【課題】垂直磁化を用いた磁気メモリ素子において、作製プロセスに耐え、薄い膜厚で大きな保磁力と高い耐熱性を有する参照層を実現する。
【解決手段】参照層は、２０原子％以上５０原子％以下のＰｔを含有し、１ｎｍ以上５ｎｍ以下の膜厚を有する、少なくとも２以上のＣｏＰｔ層が、Ｒｕ層を介して積層された構造を有するものとする。そしてＲｕ層の厚みは、０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍとする。またＣｏＰｔ層の結晶の３回対称軸が膜面垂直に配向する。またスピン注入層との界面を、１．５ｎｍ以下のＣｏ又はＦｅを主成分とする高スピン分極層とする。
【選択図】図２
【解決手段】参照層は、２０原子％以上５０原子％以下のＰｔを含有し、１ｎｍ以上５ｎｍ以下の膜厚を有する、少なくとも２以上のＣｏＰｔ層が、Ｒｕ層を介して積層された構造を有するものとする。そしてＲｕ層の厚みは、０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍとする。またＣｏＰｔ層の結晶の３回対称軸が膜面垂直に配向する。またスピン注入層との界面を、１．５ｎｍ以下のＣｏ又はＦｅを主成分とする高スピン分極層とする。
【選択図】図２
Description
本発明は、記憶層と参照層となる複数層の垂直磁化膜が非磁性体を介して積層された層構造を備える磁気メモリ素子に関し、特に参照層の構造に関する。
コンピュータなどの情報機器ではＲＡＭ（ランダム・アクセス・メモリ）として、動作が高速で、高密度なＤＲＡＭ（Dynamic Random Access Memory）が広く使われている。しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
不揮発メモリの候補として、磁性体の磁化で情報を記憶するＭＲＡＭ（磁気ランダム・アクセス・メモリ）が注目され、開発が進められている。
ＭＲＡＭの記憶を行う方法としては、電流磁場によって磁化を反転させる方法や、例えば上記特許文献１のようにスピン分極した電子を直接記憶層に注入して磁化反転を起こさせる方法がある。特に、素子のサイズが小さくなるのに伴い記憶電流を小さくできるスピン注入磁化反転が注目されている。
さらに、素子を微細化するために、例えば特許文献２のように磁性体の磁化方向を垂直方向に向けた垂直磁化膜を用いた方法が検討されている。
不揮発メモリの候補として、磁性体の磁化で情報を記憶するＭＲＡＭ（磁気ランダム・アクセス・メモリ）が注目され、開発が進められている。
ＭＲＡＭの記憶を行う方法としては、電流磁場によって磁化を反転させる方法や、例えば上記特許文献１のようにスピン分極した電子を直接記憶層に注入して磁化反転を起こさせる方法がある。特に、素子のサイズが小さくなるのに伴い記憶電流を小さくできるスピン注入磁化反転が注目されている。
さらに、素子を微細化するために、例えば特許文献２のように磁性体の磁化方向を垂直方向に向けた垂直磁化膜を用いた方法が検討されている。
磁気メモリ素子は、磁化層としての記憶層と参照層が、非磁性体を介して積層された層構造を備える。
垂直磁化を有する磁気メモリ素子の垂直磁化膜としては、参照層、記録層ともに同じＴｂＦｅＣｏ、ＦｅＰｔ、ＣｏＰｔ、Ｃｏ／Ｐｔ連続積層膜、Ｃｏ／Ｐｄ連続積層膜など、ほぼ同じ材料系が提案されている。
垂直磁化を有する磁気メモリ素子の垂直磁化膜としては、参照層、記録層ともに同じＴｂＦｅＣｏ、ＦｅＰｔ、ＣｏＰｔ、Ｃｏ／Ｐｔ連続積層膜、Ｃｏ／Ｐｄ連続積層膜など、ほぼ同じ材料系が提案されている。
しかしながら、参照層と記録層には求められる特性が著しく異なるため、既存の材料で参照層の特性を満足するのは難しい。
参照層に要求される特性としては、微細な素子において、熱や外部磁場、あるいは記録時の電流に対して安定した垂直磁化が求められている。さらに微細加工を施すためにはできるだけ薄い膜で高い保磁力を実現する必要があり、少なくとも５ｋＯｅ以上の保磁力が望まれる。
参照層に要求される特性としては、微細な素子において、熱や外部磁場、あるいは記録時の電流に対して安定した垂直磁化が求められている。さらに微細加工を施すためにはできるだけ薄い膜で高い保磁力を実現する必要があり、少なくとも５ｋＯｅ以上の保磁力が望まれる。
本発明は、このような認識に基づいてなされたものであり、垂直磁化を用いた磁気メモリ素子において、作製プロセスに耐え、薄い膜厚で大きな保磁力と高い耐熱性を有する磁化参照層を実現することを目的とする。
本発明の磁気メモリ素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、膜面に垂直な磁化を有すると共に情報の基準となる参照層と、上記記憶層と上記参照層の間に設けられる非磁性体によるスピン注入層とを有し、上記記憶層、上記スピン注入層、上記参照層を有する層構造に対して電流を流した際に発生するスピントルクで上記記憶層の磁化反転を行って情報を記憶する。そして上記参照層は、２０原子％以上５０原子％以下のＰｔを含有し、１ｎｍ以上５ｎｍ以下の膜厚とされた、少なくとも２以上のＣｏＰｔ層が、Ｒｕ層を介して積層された構造を有する。また上記Ｒｕ層の厚みは、０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍである。また上記ＣｏＰｔ層の結晶の３回対称軸が膜面垂直に配向する。また上記スピン注入層との界面が、１．５ｎｍ以下のＣｏ又はＦｅを主成分とする高スピン分極層で構成されている。
また上記参照層における上記高スピン分極層は、ＣｏＦｅＢ層とされる。
また上記参照層における上記ＣｏＰｔ層は、Ｐｔの５０％未満がＮｉで置換されているようにしてもよい。
また上記参照層における上記高スピン分極層は、ＣｏＦｅＢ層とされる。
また上記参照層における上記ＣｏＰｔ層は、Ｐｔの５０％未満がＮｉで置換されているようにしてもよい。
また上記参照層は、第１のＣｏＰｔ層、Ｒｕ層、第２のＣｏＰｔ層、Ｒｕ層、高スピン分極層が順に積層された構成とする。この場合、上記第２のＣｏＰｔ層の厚さを、上記第１のＣｏＰｔ層の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くする。
また上記参照層は、第１のＣｏＰｔ層、Ｒｕ層、第２のＣｏＰｔ層、緩衝層、高スピン分極層が順に積層された構成とする。この場合、上記緩衝層は、厚さ０．３ｎｍ以下のＴｉ、Ｃｒ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、Ｚｎ、Ｍｇ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｒｅ、Ｒｕ、ＭｇＯ、Ａｌ2Ｏ3、ＴｉＯ2、ＳｉＯ2の少なくとも１つからなる層とされ、また上記第１のＣｏＰｔ層の厚さを、上記第２のＣｏＰｔ層の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くする。
また上記参照層は、第１のＣｏＰｔ層、Ｒｕ層、第２のＣｏＰｔ層、Ｒｕ層、第３のＣｏＰｔ層、Ｒｕ層、高スピン分極層が順に積層された構成とする。この場合、上記第１のＣｏＰｔ層の厚さと上記第３のＣｏＰｔ層との厚さの和が、上記第２のＣｏＰｔ層の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くなるようにする。
また上記参照層は、第１のＣｏＰｔ層、Ｒｕ層、第２のＣｏＰｔ層、Ｒｕ層、第３のＣｏＰｔ層、緩衝層、高スピン分極層が順に積層された構成とする。この場合、上記緩衝層は、厚さ０．３ｎｍ以下のＴｉ、Ｃｒ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、Ｚｎ、Ｍｇ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｒｅ、Ｒｕ、ＭｇＯ、Ａｌ2Ｏ3、ＴｉＯ2、ＳｉＯ2の少なくとも１つからなる層とされ、上記第２のＣｏＰｔ層の厚さが、上記第１のＣｏＰｔ層の厚さと上記第３のＣｏＰｔ層の厚さの和よりも１ｎｍ以上２ｎｍ以下だけ厚くされているようにする。
また上記参照層は、第１のＣｏＰｔ層、Ｒｕ層、第２のＣｏＰｔ層、緩衝層、高スピン分極層が順に積層された構成とする。この場合、上記緩衝層は、厚さ０．３ｎｍ以下のＴｉ、Ｃｒ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、Ｚｎ、Ｍｇ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｒｅ、Ｒｕ、ＭｇＯ、Ａｌ2Ｏ3、ＴｉＯ2、ＳｉＯ2の少なくとも１つからなる層とされ、また上記第１のＣｏＰｔ層の厚さを、上記第２のＣｏＰｔ層の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くする。
また上記参照層は、第１のＣｏＰｔ層、Ｒｕ層、第２のＣｏＰｔ層、Ｒｕ層、第３のＣｏＰｔ層、Ｒｕ層、高スピン分極層が順に積層された構成とする。この場合、上記第１のＣｏＰｔ層の厚さと上記第３のＣｏＰｔ層との厚さの和が、上記第２のＣｏＰｔ層の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くなるようにする。
また上記参照層は、第１のＣｏＰｔ層、Ｒｕ層、第２のＣｏＰｔ層、Ｒｕ層、第３のＣｏＰｔ層、緩衝層、高スピン分極層が順に積層された構成とする。この場合、上記緩衝層は、厚さ０．３ｎｍ以下のＴｉ、Ｃｒ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、Ｚｎ、Ｍｇ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｒｅ、Ｒｕ、ＭｇＯ、Ａｌ2Ｏ3、ＴｉＯ2、ＳｉＯ2の少なくとも１つからなる層とされ、上記第２のＣｏＰｔ層の厚さが、上記第１のＣｏＰｔ層の厚さと上記第３のＣｏＰｔ層の厚さの和よりも１ｎｍ以上２ｎｍ以下だけ厚くされているようにする。
垂直磁化を有する参照層と記録層とを非磁性層（スピン注入層）を介して積層した磁気メモリ素子においては、参照層に熱に対して安定な六方晶あるいは六方晶と面心立方が混ざったＰｔ含有量が２０原子％以上５０原子％以下のＣｏＰｔの合金を用い、３回対称軸を膜面垂直に配向させると、安定した垂直磁気異方性が得られる。
但し、その構成のみでは参照層として保磁力は十分ではない。そこで、少なくとも２以上のＣｏＰｔ合金層の間にＲｕ層を介した反強磁性的な磁気結合によって、保磁力を増加させる。特にＣｏＰｔ合金膜の厚さが１ｎｍ以上５ｎｍ以下で、Ｒｕ層厚を０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍにすることによって、優れた保磁力増加効果を持ちながら高いプロセス温度まで安定した特性が得られる。
但し、その構成のみでは参照層として保磁力は十分ではない。そこで、少なくとも２以上のＣｏＰｔ合金層の間にＲｕ層を介した反強磁性的な磁気結合によって、保磁力を増加させる。特にＣｏＰｔ合金膜の厚さが１ｎｍ以上５ｎｍ以下で、Ｒｕ層厚を０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍにすることによって、優れた保磁力増加効果を持ちながら高いプロセス温度まで安定した特性が得られる。
本発明により、薄い膜厚で大きな保磁力と高い耐熱性を有する参照層を実現でき、温度変化や外部磁場などの影響を受けにくく、安定した動作が可能な磁気メモリを実現できる。
以下、本発明の実施の形態を次の順序で説明する。
＜１．磁気メモリ構造の概略＞
＜２．実施の形態の磁気メモリ素子の構造例＞
＜３．各種検討結果＞
［３−１：ＣｏＰｔ層のＰｔ組成］
［３−２：ＣｏＰｔ合金に対するＮｉ添加効果］
［３−３：２以上のＣｏＰｔ層をＲｕ層を介して積層した構造］
［３−４：Ｒｕ層の膜厚］
［３−５：ＣｏＰｔ層の膜厚］
［３−６：高スピン分極層の膜厚］
［３−７：緩衝層］
［３−８：各ＣｏＰｔ層の膜厚比］
［３−９：まとめ］
＜１．磁気メモリ構造の概略＞
＜２．実施の形態の磁気メモリ素子の構造例＞
＜３．各種検討結果＞
［３−１：ＣｏＰｔ層のＰｔ組成］
［３−２：ＣｏＰｔ合金に対するＮｉ添加効果］
［３−３：２以上のＣｏＰｔ層をＲｕ層を介して積層した構造］
［３−４：Ｒｕ層の膜厚］
［３−５：ＣｏＰｔ層の膜厚］
［３−６：高スピン分極層の膜厚］
［３−７：緩衝層］
［３−８：各ＣｏＰｔ層の膜厚比］
［３−９：まとめ］
＜１．磁気メモリ構造の概略＞
まず、本発明の実施の形態の磁気メモリ素子が用いられる磁気メモリの構造を説明する。図１は磁気メモリの構造の概略を模式的に示したものである。
磁気メモリ１０は、互いに交叉する２種類のアドレス様の配線、例えばワード線とビット線とを備え、その交点付近で、これら２種類の配線の間に磁気メモリ素子１が配置されて成る。この磁気メモリ素子１が、後述する本実施の形態としての構造を備えるものとなる。
まず、本発明の実施の形態の磁気メモリ素子が用いられる磁気メモリの構造を説明する。図１は磁気メモリの構造の概略を模式的に示したものである。
磁気メモリ１０は、互いに交叉する２種類のアドレス様の配線、例えばワード線とビット線とを備え、その交点付近で、これら２種類の配線の間に磁気メモリ素子１が配置されて成る。この磁気メモリ素子１が、後述する本実施の形態としての構造を備えるものとなる。
磁気メモリ１０においては、例えばＳｉ等の半導体基板の素子分離層２によって分離された領域に、各磁気メモリ素子１を選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、ゲート電極３がそれぞれ形成される。
ゲート電極３は、図中前後方向に伸びる一方のアドレス用の配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
ゲート電極３は、図中前後方向に伸びる一方のアドレス用の配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
そして、ソース領域７と、上方に配置された図中左右方向に延びる他方のアドレス用の配線（例えばビット線）６との間に、磁気メモリ素子１が配置される。
この磁気メモリ素子１は、垂直磁化を有しスピン注入により磁化の向きが反転する強磁性層から成る記憶層と、この記憶層に記憶された情報の基準となる磁化方向を有する参照層と、記憶層と参照層の間に設けられる非磁性体によるスピン注入層を備える。
この磁気メモリ素子１は、垂直磁化を有しスピン注入により磁化の向きが反転する強磁性層から成る記憶層と、この記憶層に記憶された情報の基準となる磁化方向を有する参照層と、記憶層と参照層の間に設けられる非磁性体によるスピン注入層を備える。
そしてこの磁気メモリ素子１は、２種類のアドレス用の配線となるゲート電極３及び配線６の交点付近に配置され、上下のコンタクト層４を介して接続される。これにより、２種類の配線、すなわちゲート電極３及び配線６を通じて、磁気メモリ素子１に上下方向の電流を流して、スピン注入により、記憶層の磁化の向きを情報に対応して反転させることができる。
なお、この図１の構造は磁気メモリの説明のための一例に過ぎない。例えば磁気メモリ素子１の上のコンタクト層４を設けずに配線６が形成される場合もある。
なお、この図１の構造は磁気メモリの説明のための一例に過ぎない。例えば磁気メモリ素子１の上のコンタクト層４を設けずに配線６が形成される場合もある。
＜２．実施の形態の磁気メモリ素子の構造例＞
上述したように本発明では、作製プロセスに耐え、薄い膜厚で大きな保磁力と高い耐熱性を有する磁化参照層を実現することで、垂直磁化膜を用いた磁気メモリ素子として安定した動作が可能な磁気メモリ素子を実現することを目的とする。
上述したように本発明では、作製プロセスに耐え、薄い膜厚で大きな保磁力と高い耐熱性を有する磁化参照層を実現することで、垂直磁化膜を用いた磁気メモリ素子として安定した動作が可能な磁気メモリ素子を実現することを目的とする。
本願発明者らは、この目的を達成するために検討を重ねた結果、垂直磁化を有する参照層と記録層とを非磁性層（スピン注入層）を介して積層した磁気メモリ素子において、次のことを見いだした。
即ち参照層に、熱に対して安定な六方晶あるいは六方晶と面心立方が混じったＰｔ含有量が２０原子％以上５０原子％以下のＣｏＰｔの合金を用い、３回対称軸を膜面垂直に配向させると、安定した垂直磁気異方性が得られる。
但し、この構成のみでは参照層として保磁力は十分ではない。そこで、少なくとも２以上のＣｏＰｔ合金層の間にＲｕ層を介した反強磁性的な磁気結合によって、保磁力を増加させる検討を行った。その結果、特にＣｏＰｔ合金膜の厚さが１ｎｍ以上５ｎｍ以下で、Ｒｕ層厚を０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍにすることによって、優れた保磁力増加効果を持ちながら高いプロセス温度まで安定した特性が得られることを見いだした。
即ち参照層に、熱に対して安定な六方晶あるいは六方晶と面心立方が混じったＰｔ含有量が２０原子％以上５０原子％以下のＣｏＰｔの合金を用い、３回対称軸を膜面垂直に配向させると、安定した垂直磁気異方性が得られる。
但し、この構成のみでは参照層として保磁力は十分ではない。そこで、少なくとも２以上のＣｏＰｔ合金層の間にＲｕ層を介した反強磁性的な磁気結合によって、保磁力を増加させる検討を行った。その結果、特にＣｏＰｔ合金膜の厚さが１ｎｍ以上５ｎｍ以下で、Ｒｕ層厚を０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍにすることによって、優れた保磁力増加効果を持ちながら高いプロセス温度まで安定した特性が得られることを見いだした。
実施の形態としての磁気メモリ素子１の基本的な構成例を図２，図３に示す。特に参照層の構成として構成例Ｉ、II、III、IVを挙げる。
図２（ａ）は磁気メモリ素子１の層構造の例を示している。磁気メモリ素子１は例えば円柱状、楕円柱状、円錐台状などの形状とされることが多い。ここでは例えば多数の膜が積層されて円柱状等とされる磁気メモリ素子１における、順次積層される層構造を示している。
図２（ａ）に示すように、垂直磁化を有する本実施の形態の磁気メモリ素子１は、下部電極１６と上部電極１７の間に、下地層１１、参照層１２、スピン注入層１３、記憶層１４、保護層１５が順に積層されている。
図２（ａ）は磁気メモリ素子１の層構造の例を示している。磁気メモリ素子１は例えば円柱状、楕円柱状、円錐台状などの形状とされることが多い。ここでは例えば多数の膜が積層されて円柱状等とされる磁気メモリ素子１における、順次積層される層構造を示している。
図２（ａ）に示すように、垂直磁化を有する本実施の形態の磁気メモリ素子１は、下部電極１６と上部電極１７の間に、下地層１１、参照層１２、スピン注入層１３、記憶層１４、保護層１５が順に積層されている。
記憶層１４は、磁化方向が層面垂直方向に自由に変化する磁気モーメントを有する強磁性体から構成されている。記録層１４としては、例えばＴｂＣｏＦｅ等の希土類−遷移金属合金、Ｃｏ／Ｐｄ多層膜等の金属多層膜、ＦｅＰｔ等の規則合金など、垂直異方性を有する磁性材料が適用可能である。なお、保磁力を低下させたり磁気ダンピング定数を低下させるために、組成の調整や、あるいは添加元素を加えたりしてもよい。
参照層１２は、磁化が膜面垂直方向に固定された磁気モーメントを有する強磁性体から構成されている。参照層１２の構成については後述する。
この記憶層１４と参照層１２が、スピン注入層１３を介して配置される。スピン注入層１３の材料にはＣｕ、Ａｇ等の金属膜、Ａｌ2Ｏ3、ＴｉＯ2、ＭｇＯ等の酸化物膜が利用可能である。
情報の記憶は一軸異方性を有する記憶層１４の磁化の向きにより行う。書込みは、膜面垂直方向に電流を印加し、スピントルク磁化反転を起こすことにより行う。このように、スピン注入により磁化の向きが反転する記憶層１４に対して、下層に磁化固定層としての参照層１２が設けられ、記憶層１４の記憶情報（磁化方向）の基準とされる。
参照層１２は情報の基準であるので、記録や読み出しによって磁化の方向が変化してはいけないが、必ずしも特定の方向に固定されている必要はなく、記録層よりも保磁力を大きくするか、膜厚を厚くするか、あるいは磁気ダンピング定数を大きくして記録層よりも動きにくくすればよい。
磁化を固定する場合にはＰｔＭｎ、ＩｒＭｎなどの反強磁性体を参照層１２に接触させるか、あるいはそれらの反強磁性体に接触した磁性体をＲｕ等の非磁性体を介して磁気的に結合させ、参照層１２を間接的に固定しても良い。
参照層１２は情報の基準であるので、記録や読み出しによって磁化の方向が変化してはいけないが、必ずしも特定の方向に固定されている必要はなく、記録層よりも保磁力を大きくするか、膜厚を厚くするか、あるいは磁気ダンピング定数を大きくして記録層よりも動きにくくすればよい。
磁化を固定する場合にはＰｔＭｎ、ＩｒＭｎなどの反強磁性体を参照層１２に接触させるか、あるいはそれらの反強磁性体に接触した磁性体をＲｕ等の非磁性体を介して磁気的に結合させ、参照層１２を間接的に固定しても良い。
保護層１５は、例えば、Ｌｉ、Ｂｅ、Ｎａ、Ｍｇ、Ｎｂ、Ｔｉ、Ｖ、Ｔａ及びＢａのうち１つ以上の元素、若しくは、これら元素を含む酸化物、又は、Ｔｉ及びＶのうち１つ以上の元素の窒化物から構成される。
また、下地層１１は、例えば、Ｒｕ、Ｍｇ、Ｃａ、Ｖ、Ｎｂ、Ｍｎ、Ｆｅ、Ｃｏ及びＮｉのうちの少なくとも１つ以上の元素、若しくは、これら元素を含む酸化物から構成される。下地層１２は、厚すぎると平滑性が低下し、薄すぎると機能しないため３〜３０ｎｍで形成される。
また、下地層１１は、例えば、Ｒｕ、Ｍｇ、Ｃａ、Ｖ、Ｎｂ、Ｍｎ、Ｆｅ、Ｃｏ及びＮｉのうちの少なくとも１つ以上の元素、若しくは、これら元素を含む酸化物から構成される。下地層１２は、厚すぎると平滑性が低下し、薄すぎると機能しないため３〜３０ｎｍで形成される。
なお、この図２（ａ）では、参照層１２が下に、記憶層１４が上に配置された場合を示すが、記憶層１４が下、参照層１２が上でもかまわない。
図２（ａ）は本実施の形態の磁気メモリ素子１の層構造の一例にすぎない。
図２（ａ）は本実施の形態の磁気メモリ素子１の層構造の一例にすぎない。
また垂直磁化の記憶層１４を有する磁気メモリ素子１の記憶層１４の形状は円柱状あるいは若干上幅が狭まった円錐台状が好ましく、楕円柱状や楕円錐台状としてもアスペクト比の小さなものが好ましい。
参照層１２の形状は記憶層１４と同じ形状に形成されていてもよいが、参照層１２が下の場合、記憶層１４よりも大きければ形状は任意でかまわない。
また通常は磁気メモリ素子１の周囲は絶縁層で埋め込まれている。
参照層１２の形状は記憶層１４と同じ形状に形成されていてもよいが、参照層１２が下の場合、記憶層１４よりも大きければ形状は任意でかまわない。
また通常は磁気メモリ素子１の周囲は絶縁層で埋め込まれている。
本実施の形態では、特に参照層１２の構成に特徴を有する。
図２（ｂ）は、参照層１２の構成例Ｉを示している。
これは２つのＣｏＰｔ層を有する例であり、参照層１２は、下地層１１側から順に、第１ＣｏＰｔ層２１、Ｒｕ（ルテニウム）層２２、第２ＣｏＰｔ層２３、Ｒｕ層２４、高スピン分極層２５が積層される。高スピン分極層２５がスピン注入層１３との界面の層となる。
図２（ｂ）は、参照層１２の構成例Ｉを示している。
これは２つのＣｏＰｔ層を有する例であり、参照層１２は、下地層１１側から順に、第１ＣｏＰｔ層２１、Ｒｕ（ルテニウム）層２２、第２ＣｏＰｔ層２３、Ｒｕ層２４、高スピン分極層２５が積層される。高スピン分極層２５がスピン注入層１３との界面の層となる。
図２（ｃ）は、参照層１２の構成例IIを示している。
これは２つのＣｏＰｔ層を有するとともに緩衝層を備える例である。参照層１２は、下地層１１側から順に、第１ＣｏＰｔ層２１、Ｒｕ層２２、第２ＣｏＰｔ層２３、緩衝層２６、高スピン分極層２５が積層される。高スピン分極層２５がスピン注入層１３との界面の層となる。
これは２つのＣｏＰｔ層を有するとともに緩衝層を備える例である。参照層１２は、下地層１１側から順に、第１ＣｏＰｔ層２１、Ｒｕ層２２、第２ＣｏＰｔ層２３、緩衝層２６、高スピン分極層２５が積層される。高スピン分極層２５がスピン注入層１３との界面の層となる。
図３（ｂ）は、参照層１２の構成例IIIを示している。なお、図３（ａ）は図２（ａ）と同じ磁気メモリ素子１の層構造を示している。
この図３（ｂ）は３つのＣｏＰｔ層を有する例である。この場合の参照層１２は、下地層１１側から順に、第１ＣｏＰｔ層２１、Ｒｕ層２２、第２ＣｏＰｔ層２３、Ｒｕ層２４、第３ＣｏＰｔ層２７、Ｒｕ層２８、高スピン分極層２５が積層される。高スピン分極層２５がスピン注入層１３との界面の層となる。
この図３（ｂ）は３つのＣｏＰｔ層を有する例である。この場合の参照層１２は、下地層１１側から順に、第１ＣｏＰｔ層２１、Ｒｕ層２２、第２ＣｏＰｔ層２３、Ｒｕ層２４、第３ＣｏＰｔ層２７、Ｒｕ層２８、高スピン分極層２５が積層される。高スピン分極層２５がスピン注入層１３との界面の層となる。
図３（ｃ）は、参照層１２の構成例IVを示している。
この図３（ｃ）は３つのＣｏＰｔ層を有するとともに緩衝層を備える例である。この場合の参照層１２は、下地層１１側から順に、第１ＣｏＰｔ層２１、Ｒｕ層２２、第２ＣｏＰｔ層２３、Ｒｕ層２４、第３ＣｏＰｔ層２７、緩衝層２６、高スピン分極層２５が積層される。高スピン分極層２５がスピン注入層１３との界面の層となる。
この図３（ｃ）は３つのＣｏＰｔ層を有するとともに緩衝層を備える例である。この場合の参照層１２は、下地層１１側から順に、第１ＣｏＰｔ層２１、Ｒｕ層２２、第２ＣｏＰｔ層２３、Ｒｕ層２４、第３ＣｏＰｔ層２７、緩衝層２６、高スピン分極層２５が積層される。高スピン分極層２５がスピン注入層１３との界面の層となる。
なお、同様に４つのＣｏＰｔ層を用いた構成も可能であるが、特性の改善は少ないにもかかわらず、膜構成が複雑になるため、あまり効果的ではない。
上述したように、参照層１２には、熱に対して安定な六方晶あるいは六方晶の面心立方が混ざったＰｔ含有量が２０原子％以上５０原子％以下のＣｏＰｔの合金を用い、３回対称軸を膜面垂直に配向させると、安定した垂直磁気異方性が得られる。
そして参照層１２として十分な保磁力を得るため、少なくとも２以上のＣｏＰｔ層（２１，２３，２７）の間にＲｕ層（２２，２４）を介した反強磁性的な磁気結合によって、保磁力を増加させる。
この場合に、ＣｏＰｔ層（２１，２３，２７）の厚さが１ｎｍ以上５ｎｍ以下で、Ｒｕ層（２２，２４）の厚みを０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍにする。これによって、優れた保磁力増加効果を持ちながら高いプロセス温度まで安定した特性が得られる。
そして参照層１２として十分な保磁力を得るため、少なくとも２以上のＣｏＰｔ層（２１，２３，２７）の間にＲｕ層（２２，２４）を介した反強磁性的な磁気結合によって、保磁力を増加させる。
この場合に、ＣｏＰｔ層（２１，２３，２７）の厚さが１ｎｍ以上５ｎｍ以下で、Ｒｕ層（２２，２４）の厚みを０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍにする。これによって、優れた保磁力増加効果を持ちながら高いプロセス温度まで安定した特性が得られる。
但し、２以上のＣｏＰｔ層（２１，２３，２７）の間となるＲｕ層（２２，２４）の厚さが上記の範囲を超えるか、もしくはＣｏＰｔ合金層の膜厚が１ｎｍより薄い場合や５ｎｍよりも厚い場合には、ＣｏＰｔ合金膜に垂直磁気異方性とＲｕ層を介した磁気的相互作用のバランスが悪く、安定した保磁力が得られない。
特にスピン注入層１３との界面に、高スピン分極のＣｏやＦｅを主成分とした材料を用いて高スピン分極層２５を形成する場合は、上記の条件以外では安定した参照層を実現できない。
特にスピン注入層１３との界面に、高スピン分極のＣｏやＦｅを主成分とした材料を用いて高スピン分極層２５を形成する場合は、上記の条件以外では安定した参照層を実現できない。
なお、本実施の形態の磁気メモリ素子１の参照層１２に用いるＣｏＰｔ層（２１，２３，２７）は、耐食性の改善や飽和磁束密度の磁気異方性の調整のための添加元素としてＣｒ、Ｆｅ、Ｃｕ、Ｐｄ、Ａｕなどを１０原子％以内で加えても良い。
さらに、材料価格を下げるためにＣｏＰｔ合金のＰｔの５０％までをＮｉで置換してもかまわない。
また、高スピン分極層２５の材料はＦｅまたはＣｏ単体あるいはＦｅＣｏの合金、さらにはホウ素を添加したＣｏＦｅＢ合金などが適応可能である。さらに、耐食性等の改善のためにその他の元素を１０原子％以内で添加してもよい。
さらに、材料価格を下げるためにＣｏＰｔ合金のＰｔの５０％までをＮｉで置換してもかまわない。
また、高スピン分極層２５の材料はＦｅまたはＣｏ単体あるいはＦｅＣｏの合金、さらにはホウ素を添加したＣｏＦｅＢ合金などが適応可能である。さらに、耐食性等の改善のためにその他の元素を１０原子％以内で添加してもよい。
構成例II、IVにおける緩衝層２６は、ＣｏＰｔ層と高スピン分極層２５との相互拡散等の影響を低減するためのものである。緩衝層２６がなくとも参照層１２として機能するが、Ｔｉ、Ｃｒ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、Ｚｎ、Ｍｇ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｒｅ、Ｒｕ、ＭｇＯ、Ａｌ2Ｏ3、ＴｉＯ2、ＳｉＯ2の少なくとも１つからなる材料を用いると磁気抵抗比向上に効果的である。但し磁気的相互作用を保つためには緩衝層２６の厚さは０．３ｎｍ以下が好ましい。
＜３．各種検討結果＞
以下、実施の形態の参照層１２の構成に至った各種の検討結果について説明する。
以下、実施の形態の参照層１２の構成に至った各種の検討結果について説明する。
［３−１：ＣｏＰｔ層のＰｔ組成］
図４に膜厚１０ｎｍのＣｏＰｔ合金を単結晶ＭｇＯの（１００）面と（１１１）面それぞれの上に成膜したときのＰｔ組成と垂直異方性磁界（Ｈｋ）の関係を示す。垂直異方性磁界は試料の膜面内に磁場をかけて磁化が飽和する磁場で示す。
図からわかるように、ＭｇＯ（１００）上に成膜したＣｏＰｔ合金膜では、垂直磁気異方性がほとんど観測されない。一方、ＭｇＯ（１１１）上に成膜したＣｏＰｔ合金膜では垂直磁気異方性が見られ、特にＰｔの組成が２０〜５０原子％で大きな垂直磁気異方性（例えば５ｋＯｅ以上）が見られる。なお、特にはＰｔの組成が３０〜４０原子％のときに垂直磁気異方性が大きく、参照層１２に用いる場合に好ましいが、５ｋＯｅ以上という条件で考えれば、Ｐｔの組成が２０〜５０原子％の範囲が適切となる。
図４に膜厚１０ｎｍのＣｏＰｔ合金を単結晶ＭｇＯの（１００）面と（１１１）面それぞれの上に成膜したときのＰｔ組成と垂直異方性磁界（Ｈｋ）の関係を示す。垂直異方性磁界は試料の膜面内に磁場をかけて磁化が飽和する磁場で示す。
図からわかるように、ＭｇＯ（１００）上に成膜したＣｏＰｔ合金膜では、垂直磁気異方性がほとんど観測されない。一方、ＭｇＯ（１１１）上に成膜したＣｏＰｔ合金膜では垂直磁気異方性が見られ、特にＰｔの組成が２０〜５０原子％で大きな垂直磁気異方性（例えば５ｋＯｅ以上）が見られる。なお、特にはＰｔの組成が３０〜４０原子％のときに垂直磁気異方性が大きく、参照層１２に用いる場合に好ましいが、５ｋＯｅ以上という条件で考えれば、Ｐｔの組成が２０〜５０原子％の範囲が適切となる。
図５（ａ）（ｂ）は、単結晶ＭｇＯ（１１１）上に成膜したＣｏ80Ｐｔ20膜の電子顕微鏡の格子像と回折像である。
結晶構造としては細密六方格子と面心立方格子の中間的状態に当たる積層欠陥を含んだ細密六方格子であるが、結晶の対称性は膜面垂直方向に３回対称である。
ＣｏＰｔ合金膜の結晶の３回対称軸を膜面垂直方向に配向させる方法は、ＭｇＯ（１１１）のように単結晶の３回対称軸面上に成膜しても良いが、より簡便には、細密六方構造のＲｕ、Ｒｅや面心立方構造のＣｕ、Ａｕ、Ｐｔを下地にしてその上に成膜すればよい。
特にＲｕは薄い膜厚で配向しやすいので、下地層１１として適している。
結晶構造としては細密六方格子と面心立方格子の中間的状態に当たる積層欠陥を含んだ細密六方格子であるが、結晶の対称性は膜面垂直方向に３回対称である。
ＣｏＰｔ合金膜の結晶の３回対称軸を膜面垂直方向に配向させる方法は、ＭｇＯ（１１１）のように単結晶の３回対称軸面上に成膜しても良いが、より簡便には、細密六方構造のＲｕ、Ｒｅや面心立方構造のＣｕ、Ａｕ、Ｐｔを下地にしてその上に成膜すればよい。
特にＲｕは薄い膜厚で配向しやすいので、下地層１１として適している。
［３−２：ＣｏＰｔ合金に対するＮｉ添加効果］
次にＣｏＰｔ合金に対するＮｉ添加効果を調べた。
図６は厚さ５ｎｍのＲｕ膜上に成膜した、厚さ１０ｎｍのＣｏＮｉＰｔ膜のＰｔとＮｉの比に対する垂直磁気異方性（Ｈｋ）の変化を示している。
図では「Ｘ」がＮｉ添加割合としており、これを横軸としている。Ｃｏ70Ｐｔ30膜の場合と、Ｃｏ50Ｐｔ50膜の場合で、それぞれＰｔのうちの割合「Ｘ」をＮｉに置き換えた場合の各サンプルについて、垂直磁気異方性（Ｈｋ）を示す。
次にＣｏＰｔ合金に対するＮｉ添加効果を調べた。
図６は厚さ５ｎｍのＲｕ膜上に成膜した、厚さ１０ｎｍのＣｏＮｉＰｔ膜のＰｔとＮｉの比に対する垂直磁気異方性（Ｈｋ）の変化を示している。
図では「Ｘ」がＮｉ添加割合としており、これを横軸としている。Ｃｏ70Ｐｔ30膜の場合と、Ｃｏ50Ｐｔ50膜の場合で、それぞれＰｔのうちの割合「Ｘ」をＮｉに置き換えた場合の各サンプルについて、垂直磁気異方性（Ｈｋ）を示す。
ＰｔをＮｉで置換すると徐々に垂直磁気異方性（Ｈｋ）は減少する傾向であるが、５０％程度までの置換であれば垂直磁気異方性は５ｋＯｅ以上が得られる。
従って、ＣｏＰｔ層（２１，２３，２７）として、ＣｏＰｔ合金のＰｔの５０％までをＮｉで置換してもかまわないことがわかる。これは特に材料コスト低減に有効である。
従って、ＣｏＰｔ層（２１，２３，２７）として、ＣｏＰｔ合金のＰｔの５０％までをＮｉで置換してもかまわないことがわかる。これは特に材料コスト低減に有効である。
［３−３：２以上のＣｏＰｔ層をＲｕ層を介して積層した構造］
図７に、膜厚５ｎｍのＲｕを下地として成膜したＣｏ70Ｐｔ30の、膜厚に対する保磁力の変化を示す。
図７に示されるように、Ｃｏ70Ｐｔ30の膜厚を２ｎｍ以上に増やしても保磁力はほとんど増えないので、このままでは参照層１２としての使用には適さない。
図７に、膜厚５ｎｍのＲｕを下地として成膜したＣｏ70Ｐｔ30の、膜厚に対する保磁力の変化を示す。
図７に示されるように、Ｃｏ70Ｐｔ30の膜厚を２ｎｍ以上に増やしても保磁力はほとんど増えないので、このままでは参照層１２としての使用には適さない。
図８（ａ）は、図８（ｂ）に示すように、膜厚５ｎｍのＲｕを下地にして、２層の膜厚３ｎｍのＣｏ70Ｐｔ30を、膜厚０．９ｎｍのＲｕを間に積層した場合の磁化を、光磁気効果で測定したした結果である。
なお、この図８（ｂ）の構造は、上記図２，図３に示した構成例において、下地層１１、第１ＣｏＰｔ層２１、Ｒｕ層２２、第２ＣｏＰｔ層２３に相当する構成である。
なお、この図８（ｂ）の構造は、上記図２，図３に示した構成例において、下地層１１、第１ＣｏＰｔ層２１、Ｒｕ層２２、第２ＣｏＰｔ層２３に相当する構成である。
図８（ａ）では、縦軸は磁気カー効果による回転角であり、磁化量に相当する。図中、上側のＣｏＰｔ層と下側のＣｏＰｔ層の磁化方向を示した矢印を加えてある。
この状態では図中にＨｃと示した磁場までは、磁化状態が変化せず、十分に安定した磁気メモリ素子１の参照層１２として機能する。
つまり、少なくとも２以上のＣｏＰｔ層が、Ｒｕ層を介して積層された構造が、参照層１２として有効であることがわかる。
なお実施の形態で用いる磁性膜は単純な磁場に対して単純な磁化変化ではないので、磁場を強めていったときに、磁化配置が非可逆的に変化し元に戻らなくなったところを保磁力Ｈｃと定義している。
この状態では図中にＨｃと示した磁場までは、磁化状態が変化せず、十分に安定した磁気メモリ素子１の参照層１２として機能する。
つまり、少なくとも２以上のＣｏＰｔ層が、Ｒｕ層を介して積層された構造が、参照層１２として有効であることがわかる。
なお実施の形態で用いる磁性膜は単純な磁場に対して単純な磁化変化ではないので、磁場を強めていったときに、磁化配置が非可逆的に変化し元に戻らなくなったところを保磁力Ｈｃと定義している。
［３−４：Ｒｕ層の膜厚］
次に、２以上のＣｏＰｔ層をＲｕ層を介して積層した構造におけるＲｕ層の膜厚を検討した。
図９（ａ）は、図９（ｂ）のように、２つのＣｏＰｔ層の間のＲｕ層の膜厚を変化させたときの保磁力Ｈｃの変化を示している。
図９（ａ）において縦軸は保持力Ｈｃ、横軸はＲｕ層の厚みｔRUである。
次に、２以上のＣｏＰｔ層をＲｕ層を介して積層した構造におけるＲｕ層の膜厚を検討した。
図９（ａ）は、図９（ｂ）のように、２つのＣｏＰｔ層の間のＲｕ層の膜厚を変化させたときの保磁力Ｈｃの変化を示している。
図９（ａ）において縦軸は保持力Ｈｃ、横軸はＲｕ層の厚みｔRUである。
図９（ａ）から、Ｒｕ層の膜厚が０．４５ｎｍと０．９ｎｍの２つの極大があることがわかる。そして、それぞれ十分な保磁力、ここでは５ｋＯｅ以上が得られる膜厚範囲としては、０．４５ｎｍの時は±０．０５ｎｍ、０．９ｎｍの時は±０．１ｎｍである。
つまり、例えば図２，図３の構成例Ｉ〜IVにおける第１ＣｏＰｔ層２１、Ｒｕ層２２、第２ＣｏＰｔ層２３に相当する構成、もしくは図３の構成例III、IVにおける第２ＣｏＰｔ層２３、Ｒｕ層２４、第３ＣｏＰｔ層２７に相当する構成において、Ｒｕ層の厚みは、０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍが適切である。
つまり、例えば図２，図３の構成例Ｉ〜IVにおける第１ＣｏＰｔ層２１、Ｒｕ層２２、第２ＣｏＰｔ層２３に相当する構成、もしくは図３の構成例III、IVにおける第２ＣｏＰｔ層２３、Ｒｕ層２４、第３ＣｏＰｔ層２７に相当する構成において、Ｒｕ層の厚みは、０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍが適切である。
［３−５：ＣｏＰｔ層の膜厚］
次に、２以上のＣｏＰｔ層をＲｕ層を介して積層した構造におけるＣｏＰｔ層の膜厚を検討した。
図１０（ａ）は、図１０（ｂ）のように、２つのＣｏＰｔ層の間のＲｕ層を配置した構成で、Ｒｕ層の膜厚を０．４５ｎｍに固定して、ＣｏＰｔ層（Ｃｏ70Ｐｔ30）の厚さｔcoptを変化させた時の保磁力変化を示している。
図１０（ａ）において縦軸は保持力Ｈｃ、横軸はＣｏＰｔ層の厚みｔcoptである。
次に、２以上のＣｏＰｔ層をＲｕ層を介して積層した構造におけるＣｏＰｔ層の膜厚を検討した。
図１０（ａ）は、図１０（ｂ）のように、２つのＣｏＰｔ層の間のＲｕ層を配置した構成で、Ｒｕ層の膜厚を０．４５ｎｍに固定して、ＣｏＰｔ層（Ｃｏ70Ｐｔ30）の厚さｔcoptを変化させた時の保磁力変化を示している。
図１０（ａ）において縦軸は保持力Ｈｃ、横軸はＣｏＰｔ層の厚みｔcoptである。
ＣｏＰｔ合金の膜厚が１ｎｍ以上５ｎｍ以下であると、５ｋＯｅ以上の大きな保磁力が得られる。特に２ｎｍ付近では測定限界の１７ｋＯｅ以上の保磁力が得られている。
この結果から、図２，図３の構成例Ｉ〜IVにおける第１ＣｏＰｔ層２１、第２ＣｏＰｔ層２３、第３ＣｏＰｔ層２７としては、１ｎｍ以上５ｎｍ以下の膜厚が適切であることがわかる。
この結果から、図２，図３の構成例Ｉ〜IVにおける第１ＣｏＰｔ層２１、第２ＣｏＰｔ層２３、第３ＣｏＰｔ層２７としては、１ｎｍ以上５ｎｍ以下の膜厚が適切であることがわかる。
［３−６：高スピン分極層の膜厚］
磁気メモリ素子１において、トンネル磁気抵抗効果を利用して情報を読み出す場合には、磁気抵抗比（ＭＲ比）が大きい方がよいが、ＭＲ比を向上させる方法としては、スピン注入層１３と参照層１２との界面に、スピン分極率の高いＦｅやＣｏの合金を用いるのが好ましい。特にスピン注入層１３がＭｇＯの場合には、高スピン分極層２５としてＣｏＦｅＢ合金を用いることが適している。
しかし、高スピン分極率材料は垂直磁気異方性が弱いか、あるいは面内磁気異方性である。
本実施の形態の磁気メモリ素子１の参照層１２においては、高スピン分極層２５として、高スピン分極材料を垂直磁化膜との磁気的な結合によって垂直方向に磁化して用いる。
磁気メモリ素子１において、トンネル磁気抵抗効果を利用して情報を読み出す場合には、磁気抵抗比（ＭＲ比）が大きい方がよいが、ＭＲ比を向上させる方法としては、スピン注入層１３と参照層１２との界面に、スピン分極率の高いＦｅやＣｏの合金を用いるのが好ましい。特にスピン注入層１３がＭｇＯの場合には、高スピン分極層２５としてＣｏＦｅＢ合金を用いることが適している。
しかし、高スピン分極率材料は垂直磁気異方性が弱いか、あるいは面内磁気異方性である。
本実施の形態の磁気メモリ素子１の参照層１２においては、高スピン分極層２５として、高スピン分極材料を垂直磁化膜との磁気的な結合によって垂直方向に磁化して用いる。
図１１（ａ）に、高スピン分極層２５となるＣｏＦｅＢ層の厚さを変えた場合の光磁気カー曲線を示す。
この場合、図１１（ｂ）のように、下地層１１として５ｎｍ厚のＴａ層と５ｎｍ厚のＲｕ層を設けた。またスピン注入層１３は１ｎｍ厚のＭｇＯとした。参照層１２については、図２（ｂ）の構成例Ｉに相当する構造とした。
即ち２ｎｍ厚のＣｏ70Ｐｔ30（第１ＣｏＰｔ層２１）、０．４５ｎｍ厚のＲｕ層２２、４ｎｍ厚のＣｏ70Ｐｔ30（第２ＣｏＰｔ層２３）、０．９ｎｍ厚のＲｕ層２４を設け、高スピン分極層２５としては、「ｔ」ｎｍ厚のＣｏ50Ｆｅ30Ｂ20とした。
そしてＣｏ50Ｆｅ30Ｂ20層の膜厚ｔを、２ｎｍ、１．５ｎｍ、１ｎｍ、０．５ｎｍとした各場合についての調べた。
この場合、図１１（ｂ）のように、下地層１１として５ｎｍ厚のＴａ層と５ｎｍ厚のＲｕ層を設けた。またスピン注入層１３は１ｎｍ厚のＭｇＯとした。参照層１２については、図２（ｂ）の構成例Ｉに相当する構造とした。
即ち２ｎｍ厚のＣｏ70Ｐｔ30（第１ＣｏＰｔ層２１）、０．４５ｎｍ厚のＲｕ層２２、４ｎｍ厚のＣｏ70Ｐｔ30（第２ＣｏＰｔ層２３）、０．９ｎｍ厚のＲｕ層２４を設け、高スピン分極層２５としては、「ｔ」ｎｍ厚のＣｏ50Ｆｅ30Ｂ20とした。
そしてＣｏ50Ｆｅ30Ｂ20層の膜厚ｔを、２ｎｍ、１．５ｎｍ、１ｎｍ、０．５ｎｍとした各場合についての調べた。
図１１（ａ）の各厚みの場合の光磁気カー曲線では、平行な領域が、ＣｏＦｅＢ膜の磁化が垂直を保っている領域である。
図中にＨｆで示した磁場より上ではＣｏＦｅＢ膜の磁化は垂直を保てなくなっている。
従って、Ｈｆが磁場ゼロより大きいことが必須であり、十分に大きい必要がある。この結果より高スピン分極層２５の膜厚は１．５ｎｍ以下が好ましいことが分かる。なお、高スピン分極層２５の膜厚は、０．５ｎｍよりも薄くてもよいが、これ以下であると磁化が消失する。従って磁化が消失しない限度が適切であり、実際には１．５ｎｍ〜０．５ｎｍの範囲が好ましい。
図中にＨｆで示した磁場より上ではＣｏＦｅＢ膜の磁化は垂直を保てなくなっている。
従って、Ｈｆが磁場ゼロより大きいことが必須であり、十分に大きい必要がある。この結果より高スピン分極層２５の膜厚は１．５ｎｍ以下が好ましいことが分かる。なお、高スピン分極層２５の膜厚は、０．５ｎｍよりも薄くてもよいが、これ以下であると磁化が消失する。従って磁化が消失しない限度が適切であり、実際には１．５ｎｍ〜０．５ｎｍの範囲が好ましい。
［３−７：緩衝層］
図２，図３に示した構成例II、IVでは緩衝層２６を設けている。この場合の緩衝層２６の材料について述べる。
図２，図３に示した構成例II、IVでは緩衝層２６を設けている。この場合の緩衝層２６の材料について述べる。
ここでは、５ｎｍ厚のＴａ、５ｎｍ厚のＲｕ、４ｎｍ厚のＣｏ70Ｐｔ30、０．４５ｎｍ厚のＲｕ、２ｎｍ厚のＣｏ70Ｐｔ30、緩衝層、１ｎｍ厚のＣｏ50Ｆｅ30Ｂ20、１．５ｎｍ厚のＭｇＯ、２ｎｍ厚のＣｏ５０Ｆｅ３０Ｂ２０：２ｎｍを成膜した。
このように各層を成膜した後、４００℃で熱処理し、さらに上のＣｏＦｅＢの磁化を垂直にするために１０ｎｍのＴｂＦｅＣｏ膜を成膜してトンネル磁気抵抗を測定した。
このように各層を成膜した後、４００℃で熱処理し、さらに上のＣｏＦｅＢの磁化を垂直にするために１０ｎｍのＴｂＦｅＣｏ膜を成膜してトンネル磁気抵抗を測定した。
図１２に各種緩衝層の材料と厚さの試料のＭＲ比を示す。
緩衝層がない場合のＭＲ比が２０％であることを基準とすると、斜線を伏した材料及び厚みの場合は、緩衝層として適切ではないこととなる。
図から、主に面心立方構造の材料が悪く、それ以外であれば効果がある。
膜厚は０．３ｎｍを超えると磁気的相互作用が弱くなるので、高スピン分極層２５が垂直磁化を保てなくなる。
緩衝層がない場合のＭＲ比が２０％であることを基準とすると、斜線を伏した材料及び厚みの場合は、緩衝層として適切ではないこととなる。
図から、主に面心立方構造の材料が悪く、それ以外であれば効果がある。
膜厚は０．３ｎｍを超えると磁気的相互作用が弱くなるので、高スピン分極層２５が垂直磁化を保てなくなる。
［３−８：各ＣｏＰｔ層の膜厚比］
次にＣｏＰｔ層の膜厚比を変えた検討を行った。
まず図１３は、ＣｏＰｔが２層の、図２の構成例Ｉ，IIに相当する試料１，２の場合を示す。
次にＣｏＰｔ層の膜厚比を変えた検討を行った。
まず図１３は、ＣｏＰｔが２層の、図２の構成例Ｉ，IIに相当する試料１，２の場合を示す。
試料１の層構造を図１３（ｂ）に示す。
この試料１では、下地層１１として５ｎｍ厚のＴａ層と５ｎｍ厚のＲｕ層を設けた。
またスピン注入層１３は１ｎｍ厚のＭｇＯとした。
参照層１２については、「ｔ１」ｎｍ厚のＣｏ70Ｐｔ30（第１ＣｏＰｔ層２１）、０．４５ｎｍ厚のＲｕ層２２、「ｔ２」ｎｍ厚のＣｏ70Ｐｔ30（第２ＣｏＰｔ層２３）、０．９ｎｍ厚のＲｕ層２４、１ｎｍ厚のＣｏ50Ｆｅ30Ｂ20（高スピン分極層２５）を順に積層した。
この試料１では、下地層１１として５ｎｍ厚のＴａ層と５ｎｍ厚のＲｕ層を設けた。
またスピン注入層１３は１ｎｍ厚のＭｇＯとした。
参照層１２については、「ｔ１」ｎｍ厚のＣｏ70Ｐｔ30（第１ＣｏＰｔ層２１）、０．４５ｎｍ厚のＲｕ層２２、「ｔ２」ｎｍ厚のＣｏ70Ｐｔ30（第２ＣｏＰｔ層２３）、０．９ｎｍ厚のＲｕ層２４、１ｎｍ厚のＣｏ50Ｆｅ30Ｂ20（高スピン分極層２５）を順に積層した。
試料２の層構造を図１３（ｃ）に示す。
この試料２では、下地層１１として５ｎｍ厚のＴａ層と５ｎｍ厚のＲｕ層を設けた。
またスピン注入層１３は１ｎｍ厚のＭｇＯとした。
参照層１２については、「ｔ１」ｎｍ厚のＣｏ70Ｐｔ30（第１ＣｏＰｔ層２１）、０．４５ｎｍ厚のＲｕ層２２、「ｔ２」ｎｍ厚のＣｏ70Ｐｔ30（第２ＣｏＰｔ層２３）、０．２ｎｍ厚のＴａ層（緩衝層２６）、１ｎｍ厚のＣｏ50Ｆｅ30Ｂ20（高スピン分極層２５）を順に積層した。
この試料２では、下地層１１として５ｎｍ厚のＴａ層と５ｎｍ厚のＲｕ層を設けた。
またスピン注入層１３は１ｎｍ厚のＭｇＯとした。
参照層１２については、「ｔ１」ｎｍ厚のＣｏ70Ｐｔ30（第１ＣｏＰｔ層２１）、０．４５ｎｍ厚のＲｕ層２２、「ｔ２」ｎｍ厚のＣｏ70Ｐｔ30（第２ＣｏＰｔ層２３）、０．２ｎｍ厚のＴａ層（緩衝層２６）、１ｎｍ厚のＣｏ50Ｆｅ30Ｂ20（高スピン分極層２５）を順に積層した。
図１３（ａ）には、試料１、２において第１ＣｏＰｔ層２１の厚みｔ１と、第２ＣｏＰｔ層２３の厚みｔ２の差に対する保磁力の変化を示している。縦軸は保持力、横軸はｔ１−ｔ２の値としている。
試料１においては第１ＣｏＰｔ層２１の厚みｔ１を固定、試料２においては第２ＣｏＰｔ層２３の厚みｔ２を固定で示す。
即ち試料１では、第１ＣｏＰｔ層２１の厚みｔ１を２ｎｍとした場合と、３ｎｍとした場合のそれぞれについて、第２ＣｏＰｔ層２３の厚みを各種変化させた場合の保持力を示している。
また試料２については、第２ＣｏＰｔ層２３の厚みｔ２を、２ｎｍ，３ｎｍ，４ｎｍとした各場合のそれぞれについて、第１ＣｏＰｔ層２１の厚みを各種変化させた場合の保持力を示している。
試料１においては第１ＣｏＰｔ層２１の厚みｔ１を固定、試料２においては第２ＣｏＰｔ層２３の厚みｔ２を固定で示す。
即ち試料１では、第１ＣｏＰｔ層２１の厚みｔ１を２ｎｍとした場合と、３ｎｍとした場合のそれぞれについて、第２ＣｏＰｔ層２３の厚みを各種変化させた場合の保持力を示している。
また試料２については、第２ＣｏＰｔ層２３の厚みｔ２を、２ｎｍ，３ｎｍ，４ｎｍとした各場合のそれぞれについて、第１ＣｏＰｔ層２１の厚みを各種変化させた場合の保持力を示している。
この図から、試料１では、横軸で−１〜−２の範囲、つまり厚みｔ２が厚みｔ１よりも１〜２ｎｍ厚い場合に、保磁力Ｈｃが最大になることがわかる。
即ち第２のＣｏＰｔ層２３の厚さが、第１のＣｏＰｔ層２１の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くされている場合である。
即ち第２のＣｏＰｔ層２３の厚さが、第１のＣｏＰｔ層２１の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くされている場合である。
また試料２では、横軸で１〜２の範囲、つまり厚みｔ１が厚みｔ２よりも１〜２ｎｍ厚い場合に保磁力Ｈｃが最大となる。即ち第１のＣｏＰｔ層２１の厚さが、第２のＣｏＰｔ層２３の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くされている場合である。
次にＣｏＰｔが３層の例として、図３の構成例III，IVに相当する試料３，４の場合を図１４に示す。
試料３の層構造を図１４（ｂ）に示す。
この試料３では、下地層１１として５ｎｍ厚のＴａ層と５ｎｍ厚のＲｕ層を設けた。
またスピン注入層１３は１ｎｍ厚のＭｇＯとした。
参照層１２については、２ｎｍ厚のＣｏ70Ｐｔ30（第１ＣｏＰｔ層２１）、０．４５ｎｍ厚のＲｕ層２２、「ｔ２」ｎｍ厚のＣｏ70Ｐｔ30（第２ＣｏＰｔ層２３）、０．４５ｎｍ厚のＲｕ層２４、２ｎｍ厚のＣｏ70Ｐｔ30（第３ＣｏＰｔ層２７）、０．９ｎｍ厚のＲｕ層２８、１ｎｍ厚のＣｏ50Ｆｅ30Ｂ20（高スピン分極層２５）を順に積層した。
この試料３では、下地層１１として５ｎｍ厚のＴａ層と５ｎｍ厚のＲｕ層を設けた。
またスピン注入層１３は１ｎｍ厚のＭｇＯとした。
参照層１２については、２ｎｍ厚のＣｏ70Ｐｔ30（第１ＣｏＰｔ層２１）、０．４５ｎｍ厚のＲｕ層２２、「ｔ２」ｎｍ厚のＣｏ70Ｐｔ30（第２ＣｏＰｔ層２３）、０．４５ｎｍ厚のＲｕ層２４、２ｎｍ厚のＣｏ70Ｐｔ30（第３ＣｏＰｔ層２７）、０．９ｎｍ厚のＲｕ層２８、１ｎｍ厚のＣｏ50Ｆｅ30Ｂ20（高スピン分極層２５）を順に積層した。
試料４の層構造を図１４（ｃ）に示す。
この試料４では、下地層１１として５ｎｍ厚のＴａ層と５ｎｍ厚のＲｕ層を設けた。
またスピン注入層１３は１ｎｍ厚のＭｇＯとした。
参照層１２については、２ｎｍ厚のＣｏ70Ｐｔ30（第１ＣｏＰｔ層２１）、０．４５ｎｍ厚のＲｕ層２２、「ｔ２」ｎｍ厚のＣｏ70Ｐｔ30（第２ＣｏＰｔ層２３）、０．４５ｎｍ厚のＲｕ層２４、１ｎｍ厚のＣｏ70Ｐｔ30（第３ＣｏＰｔ層２７）、０．２ｎｍ厚のＴａ層（緩衝層２６）、１ｎｍ厚のＣｏ50Ｆｅ30Ｂ20（高スピン分極層２５）を順に積層した。
この試料４では、下地層１１として５ｎｍ厚のＴａ層と５ｎｍ厚のＲｕ層を設けた。
またスピン注入層１３は１ｎｍ厚のＭｇＯとした。
参照層１２については、２ｎｍ厚のＣｏ70Ｐｔ30（第１ＣｏＰｔ層２１）、０．４５ｎｍ厚のＲｕ層２２、「ｔ２」ｎｍ厚のＣｏ70Ｐｔ30（第２ＣｏＰｔ層２３）、０．４５ｎｍ厚のＲｕ層２４、１ｎｍ厚のＣｏ70Ｐｔ30（第３ＣｏＰｔ層２７）、０．２ｎｍ厚のＴａ層（緩衝層２６）、１ｎｍ厚のＣｏ50Ｆｅ30Ｂ20（高スピン分極層２５）を順に積層した。
この試料３、試料４について、保磁力の第２ＣｏＰｔ層２３の厚みｔ２に対する依存性を図１４（ａ）に示している。縦軸は保持力、横軸はｔ２の値である。試料３，４とも、第２ＣｏＰｔ層２３の厚みｔ２を変化させた場合の保持力を示している。
試料３においては厚みｔ２が２ｎｍ〜３ｎｍで保磁力が大きくなる。すなわち、試料３においては、第１ＣｏＰｔ層２１と第３ＣｏＰｔ層２７の厚さの和が、第２ＣｏＰｔ層２３の厚さよりも１ｎｍ〜２ｎｍ厚い場合に十分な保磁力が得られている。
試料４においては厚みｔが４ｎｍ〜５ｎｍで大きくなる。すなわち、試料４では第２ＣｏＰｔ層２３の厚さが、第１ＣｏＰｔ層２１と第３ＣｏＰｔ層２７の厚さの和よりも１ｎｍ〜２ｎｍ厚いときに十分な保磁力が得られる。
［３−９：まとめ］
以上の検討結果から次のことが言える。
参照層１２は、２０原子％以上５０原子％以下のＰｔを含有するＣｏＰｔ層を有すること、またＣｏＰｔ層の結晶の３回対称軸が膜面垂直に配向することが適切である。
また、ＣｏＰｔ層としては、１ｎｍ以上５ｎｍ以下の膜厚とされた、少なくとも２以上のＣｏＰｔ層が、Ｒｕ層を介して積層された構造とされることが適切である。
またＣｏＰｔ層に挟まれたＲｕ層の厚みは、０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍとすることが適切である。
また参照層１２において、スピン注入層１３との界面は、１．５ｎｍ以下のＣｏ又はＦｅを主成分とする高スピン分極層２５とされていることが適切である。
以上の検討結果から次のことが言える。
参照層１２は、２０原子％以上５０原子％以下のＰｔを含有するＣｏＰｔ層を有すること、またＣｏＰｔ層の結晶の３回対称軸が膜面垂直に配向することが適切である。
また、ＣｏＰｔ層としては、１ｎｍ以上５ｎｍ以下の膜厚とされた、少なくとも２以上のＣｏＰｔ層が、Ｒｕ層を介して積層された構造とされることが適切である。
またＣｏＰｔ層に挟まれたＲｕ層の厚みは、０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍとすることが適切である。
また参照層１２において、スピン注入層１３との界面は、１．５ｎｍ以下のＣｏ又はＦｅを主成分とする高スピン分極層２５とされていることが適切である。
つまり図２，図３における参照層構成例Ｉ〜IVのような参照層１２の構造とし、上記各条件を満たすことで、薄くても安定した保磁力が得られる垂直磁気メモリ用の参照層１２が実現できる。そしてその参照層１２を用いた磁気メモリ素子１では、温度変化や外部磁場などの影響を受けにくく、安定した動作が可能な磁気メモリを実現できる。
さらに、参照層構成例Ｉの場合、第２ＣｏＰｔ層２３の厚さが、第１ＣｏＰｔ層２１の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くされていると、十分な保持力が得られる。
参照層構成例IIの場合、第１ＣｏＰｔ層２１の厚さが、第２ＣｏＰｔ層２３の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くされていると、十分な保持力が得られる。
参照層構成例IIIの場合、第１ＣｏＰｔ層２１の厚さと第３のＣｏＰｔ層２７との厚さの和が、第２ＣｏＰｔ層２３の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くされていると、十分な保持力が得られる。
参照層構成例IVの場合、第２ＣｏＰｔ層２３の厚さが、第１ＣｏＰｔ層２１の厚さと第３ＣｏＰｔ層２７の厚さの和よりも１ｎｍ以上２ｎｍ以下だけ厚くされていると、十分な保持力が得られる。
さらに、参照層構成例Ｉの場合、第２ＣｏＰｔ層２３の厚さが、第１ＣｏＰｔ層２１の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くされていると、十分な保持力が得られる。
参照層構成例IIの場合、第１ＣｏＰｔ層２１の厚さが、第２ＣｏＰｔ層２３の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くされていると、十分な保持力が得られる。
参照層構成例IIIの場合、第１ＣｏＰｔ層２１の厚さと第３のＣｏＰｔ層２７との厚さの和が、第２ＣｏＰｔ層２３の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くされていると、十分な保持力が得られる。
参照層構成例IVの場合、第２ＣｏＰｔ層２３の厚さが、第１ＣｏＰｔ層２１の厚さと第３ＣｏＰｔ層２７の厚さの和よりも１ｎｍ以上２ｎｍ以下だけ厚くされていると、十分な保持力が得られる。
以上、実施の形態について説明してきたが、本発明の磁気メモリ素子１の形状、各層の厚み、膜材料等は上記例に限られず、多様な例が考えられる。
１ 磁気メモリ素子、１２ 参照層、１３ スピン注入層、１４ 記憶層、２１ 第１ＣｏＰｔ層、２２，２４，２８ Ｒｕ層、２３ 第２ＣｏＰｔ層、２５ 高スピン分極層、２６ 緩衝層、２７ 第３ＣｏＰｔ層
Claims (7)
- 膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
膜面に垂直な磁化を有すると共に情報の基準となる参照層と、
上記記憶層と上記参照層の間に設けられる非磁性体によるスピン注入層と、
を有し、
上記記憶層、上記スピン注入層、上記参照層を有する層構造に対して電流を流した際に発生するスピントルクで上記記憶層の磁化反転を行って情報を記憶するとともに、
上記参照層は、
２０原子％以上５０原子％以下のＰｔを含有し、１ｎｍ以上５ｎｍ以下の膜厚とされた、少なくとも２以上のＣｏＰｔ層が、Ｒｕ層を介して積層された構造を有し、
上記Ｒｕ層の厚みは、０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍであり、
上記ＣｏＰｔ層の結晶の３回対称軸が膜面垂直に配向し、
上記スピン注入層との界面が、１．５ｎｍ以下のＣｏ又はＦｅを主成分とする高スピン分極層で構成されている磁気メモリ素子。 - 上記参照層における上記高スピン分極層は、ＣｏＦｅＢ層とされる請求項１に記載の磁気メモリ素子。
- 上記参照層における上記ＣｏＰｔ層は、Ｐｔの５０％未満がＮｉで置換されている請求項１に記載の磁気メモリ素子。
- 上記参照層は、
第１のＣｏＰｔ層、Ｒｕ層、第２のＣｏＰｔ層、Ｒｕ層、高スピン分極層が順に積層されて構成され、
上記第２のＣｏＰｔ層の厚さが、上記第１のＣｏＰｔ層の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くされている請求項１に記載の磁気メモリ素子。 - 上記参照層は、
第１のＣｏＰｔ層、Ｒｕ層、第２のＣｏＰｔ層、緩衝層、高スピン分極層が順に積層されて構成され、
上記緩衝層は、厚さ０．３ｎｍ以下のＴｉ、Ｃｒ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、Ｚｎ、Ｍｇ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｒｅ、Ｒｕ、ＭｇＯ、Ａｌ2Ｏ3、ＴｉＯ2、ＳｉＯ2の少なくとも１つからなる層とされ、
上記第１のＣｏＰｔ層の厚さが、上記第２のＣｏＰｔ層の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くされている請求項１に記載の磁気メモリ素子。 - 上記参照層は、
第１のＣｏＰｔ層、Ｒｕ層、第２のＣｏＰｔ層、Ｒｕ層、第３のＣｏＰｔ層、Ｒｕ層、高スピン分極層が順に積層されて構成され、
上記第１のＣｏＰｔ層の厚さと上記第３のＣｏＰｔ層との厚さの和が、上記第２のＣｏＰｔ層の厚さよりも１ｎｍ以上２ｎｍ以下だけ厚くされている請求項１に記載の磁気メモリ素子。 - 上記参照層は、
第１のＣｏＰｔ層、Ｒｕ層、第２のＣｏＰｔ層、Ｒｕ層、第３のＣｏＰｔ層、緩衝層、高スピン分極層が順に積層されて構成され、
上記緩衝層は、厚さ０．３ｎｍ以下のＴｉ、Ｃｒ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｚｒ、Ｈｆ、Ｓｉ、Ｇｅ、Ｚｎ、Ｍｇ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｒｅ、Ｒｕ、ＭｇＯ、Ａｌ2Ｏ3、ＴｉＯ2、ＳｉＯ2の少なくとも１つからなる層とされ、
上記第２のＣｏＰｔ層の厚さが、上記第１のＣｏＰｔ層の厚さと上記第３のＣｏＰｔ層の厚さの和よりも１ｎｍ以上２ｎｍ以下だけ厚くされている請求項１に記載の磁気メモリ素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010183631A JP2012043967A (ja) | 2010-08-19 | 2010-08-19 | 磁気メモリ素子 |
| US13/193,935 US8546897B2 (en) | 2010-08-19 | 2011-07-29 | Magnetic memory element |
| CN2011102288698A CN102376873A (zh) | 2010-08-19 | 2011-08-10 | 磁存储器元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010183631A JP2012043967A (ja) | 2010-08-19 | 2010-08-19 | 磁気メモリ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012043967A true JP2012043967A (ja) | 2012-03-01 |
Family
ID=45593399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010183631A Pending JP2012043967A (ja) | 2010-08-19 | 2010-08-19 | 磁気メモリ素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8546897B2 (ja) |
| JP (1) | JP2012043967A (ja) |
| CN (1) | CN102376873A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013038421A (ja) * | 2011-08-10 | 2013-02-21 | Samsung Electronics Co Ltd | 磁気トンネリング接合装置、メモリ、メモリシステム及び電子装置 |
| JP2013187409A (ja) * | 2012-03-08 | 2013-09-19 | Renesas Electronics Corp | 磁気メモリセル、磁気メモリセルの製造方法 |
| WO2014050379A1 (ja) * | 2012-09-28 | 2014-04-03 | ソニー株式会社 | 記憶素子、記憶装置、磁気ヘッド |
| JP2014072392A (ja) * | 2012-09-28 | 2014-04-21 | Sony Corp | 記憶素子、記憶装置、磁気ヘッド |
| JP2015088520A (ja) * | 2013-10-28 | 2015-05-07 | ソニー株式会社 | 記憶素子、記憶装置、磁気ヘッド |
| KR20150066858A (ko) * | 2013-12-09 | 2015-06-17 | 삼성전자주식회사 | 자기 기억 소자 및 그 제조 방법 |
| JP2015521795A (ja) * | 2012-06-19 | 2015-07-30 | マイクロン テクノロジー， インク． | メモリセル、半導体デバイス構造、メモリシステムおよび作製方法 |
| JP2017212464A (ja) * | 2017-08-09 | 2017-11-30 | ソニー株式会社 | 記憶素子、記憶装置、磁気ヘッド |
| US10897007B2 (en) | 2018-11-28 | 2021-01-19 | Kabushiki Kaisha Toshiba | Magnetic memory device |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9450177B2 (en) | 2010-03-10 | 2016-09-20 | Tohoku University | Magnetoresistive element and magnetic memory |
| KR101766899B1 (ko) | 2010-04-21 | 2017-08-10 | 삼성전자주식회사 | 자기 메모리 소자 |
| JP5725735B2 (ja) * | 2010-06-04 | 2015-05-27 | 株式会社日立製作所 | 磁気抵抗効果素子及び磁気メモリ |
| US8907436B2 (en) | 2010-08-24 | 2014-12-09 | Samsung Electronics Co., Ltd. | Magnetic devices having perpendicular magnetic tunnel junction |
| US9299923B2 (en) | 2010-08-24 | 2016-03-29 | Samsung Electronics Co., Ltd. | Magnetic devices having perpendicular magnetic tunnel junction |
| JP5786341B2 (ja) * | 2010-09-06 | 2015-09-30 | ソニー株式会社 | 記憶素子、メモリ装置 |
| CN102709467A (zh) * | 2012-06-04 | 2012-10-03 | 清华大学 | 一种高灵敏度的CoFeB基磁隧道结 |
| CN102789786B (zh) * | 2012-07-16 | 2015-05-20 | 华中科技大学 | CoPt/Ta垂直磁化膜的双层结构材料及其制备方法 |
| KR102099879B1 (ko) | 2013-05-03 | 2020-04-10 | 삼성전자 주식회사 | 자기 소자 |
| GB2514829A (en) * | 2013-06-06 | 2014-12-10 | Ibm | Current-perpendicular-to-plane magnetoresistive read sensor |
| US10361361B2 (en) | 2016-04-08 | 2019-07-23 | International Business Machines Corporation | Thin reference layer for STT MRAM |
| CN109087995B (zh) * | 2017-06-14 | 2021-04-13 | 中电海康集团有限公司 | 垂直磁化mtj器件及stt-mram |
| US10461242B2 (en) * | 2017-12-30 | 2019-10-29 | Spin Memory, Inc. | Antiferromagnetic exchange coupling enhancement in perpendicular magnetic tunnel junction stacks for magnetic random access memory applications |
| FR3077917B1 (fr) * | 2018-02-15 | 2022-02-04 | Commissariat Energie Atomique | Empilement magnetique, jonction tunnel, point memoire et capteur comportant un tel empilement |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792564A (en) * | 1993-03-10 | 1998-08-11 | Kabushiki Kaisha Toshiba | Perpendicular recording medium and magnetic recording apparatus |
| JP4371781B2 (ja) | 2002-11-26 | 2009-11-25 | 株式会社東芝 | 磁気セル及び磁気メモリ |
| US6956766B2 (en) | 2002-11-26 | 2005-10-18 | Kabushiki Kaisha Toshiba | Magnetic cell and magnetic memory |
| JP2009081215A (ja) * | 2007-09-25 | 2009-04-16 | Toshiba Corp | 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ |
-
2010
- 2010-08-19 JP JP2010183631A patent/JP2012043967A/ja active Pending
-
2011
- 2011-07-29 US US13/193,935 patent/US8546897B2/en not_active Expired - Fee Related
- 2011-08-10 CN CN2011102288698A patent/CN102376873A/zh active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013038421A (ja) * | 2011-08-10 | 2013-02-21 | Samsung Electronics Co Ltd | 磁気トンネリング接合装置、メモリ、メモリシステム及び電子装置 |
| JP2013187409A (ja) * | 2012-03-08 | 2013-09-19 | Renesas Electronics Corp | 磁気メモリセル、磁気メモリセルの製造方法 |
| US9356229B2 (en) | 2012-06-19 | 2016-05-31 | Micron Technology, Inc. | Memory cells and methods of fabrication |
| US11158670B2 (en) | 2012-06-19 | 2021-10-26 | Micron Technology, Inc. | Magnetic structures, semiconductor structures, and semiconductor devices |
| US10586830B2 (en) | 2012-06-19 | 2020-03-10 | Micron Technology, Inc. | Magnetic structures, semiconductor structures, and semiconductor devices |
| US10121824B2 (en) | 2012-06-19 | 2018-11-06 | Micron Technology, Inc. | Magnetic structures, semiconductor structures, and semiconductor devices |
| US9711565B2 (en) | 2012-06-19 | 2017-07-18 | Micron Technology, Inc. | Semiconductor devices comprising magnetic memory cells |
| JP2015521795A (ja) * | 2012-06-19 | 2015-07-30 | マイクロン テクノロジー， インク． | メモリセル、半導体デバイス構造、メモリシステムおよび作製方法 |
| EP2901507B1 (en) * | 2012-09-28 | 2018-06-27 | Sony Corporation | Storage element, storage apparatus, and magnetic head |
| US9196336B2 (en) | 2012-09-28 | 2015-11-24 | Sony Corporation | Storage cell, storage device, and magnetic head |
| JP2014072392A (ja) * | 2012-09-28 | 2014-04-21 | Sony Corp | 記憶素子、記憶装置、磁気ヘッド |
| WO2014050379A1 (ja) * | 2012-09-28 | 2014-04-03 | ソニー株式会社 | 記憶素子、記憶装置、磁気ヘッド |
| JP2015088520A (ja) * | 2013-10-28 | 2015-05-07 | ソニー株式会社 | 記憶素子、記憶装置、磁気ヘッド |
| JP2015115610A (ja) * | 2013-12-09 | 2015-06-22 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 磁気記憶素子及びその製造方法 |
| KR20150066858A (ko) * | 2013-12-09 | 2015-06-17 | 삼성전자주식회사 | 자기 기억 소자 및 그 제조 방법 |
| KR102126975B1 (ko) * | 2013-12-09 | 2020-06-25 | 삼성전자주식회사 | 자기 기억 소자 및 그 제조 방법 |
| JP2017212464A (ja) * | 2017-08-09 | 2017-11-30 | ソニー株式会社 | 記憶素子、記憶装置、磁気ヘッド |
| US10897007B2 (en) | 2018-11-28 | 2021-01-19 | Kabushiki Kaisha Toshiba | Magnetic memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120043631A1 (en) | 2012-02-23 |
| US8546897B2 (en) | 2013-10-01 |
| CN102376873A (zh) | 2012-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012043967A (ja) | 磁気メモリ素子 | |
| US10692521B2 (en) | Storage element | |
| US8790798B2 (en) | Magnetoresistive element and method of manufacturing the same | |
| JP5867030B2 (ja) | 記憶素子、記憶装置 | |
| US8758909B2 (en) | Scalable magnetoresistive element | |
| TWI509603B (zh) | Memory elements and memory devices | |
| TWI514637B (zh) | Memory elements and memory devices | |
| JP5987613B2 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
| JP2011129933A (ja) | 垂直磁気トンネル接合構造体並びにそれを含む磁性素子、及びその製造方法 | |
| JP2013115413A (ja) | 記憶素子、記憶装置 | |
| TWI482152B (zh) | Memory device, memory device | |
| JP2008109118A (ja) | 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ | |
| JP2012235015A (ja) | 記憶素子及び記憶装置 | |
| WO2014050379A1 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
| JP2012151213A (ja) | 記憶素子、メモリ装置 | |
| JP2012151213A5 (ja) | ||
| JP2015088520A (ja) | 記憶素子、記憶装置、磁気ヘッド | |
| JP2012160681A (ja) | 記憶素子、メモリ装置 | |
| JP2013115319A (ja) | 記憶素子、記憶装置 | |
| JP2013115412A (ja) | 記憶素子、記憶装置 | |
| JP2012129225A (ja) | 記憶素子、メモリ装置 | |
| JP6028834B2 (ja) | スピントランスファトルク記憶素子、記憶装置 | |
| JP2017212464A (ja) | 記憶素子、記憶装置、磁気ヘッド |