TWI509603B - Memory elements and memory devices - Google Patents

Memory elements and memory devices Download PDF

Info

Publication number
TWI509603B
TWI509603B TW101109749A TW101109749A TWI509603B TW I509603 B TWI509603 B TW I509603B TW 101109749 A TW101109749 A TW 101109749A TW 101109749 A TW101109749 A TW 101109749A TW I509603 B TWI509603 B TW I509603B
Authority
TW
Taiwan
Prior art keywords
layer
memory
magnetization
memory element
thickness
Prior art date
Application number
TW101109749A
Other languages
English (en)
Other versions
TW201246209A (en
Inventor
Hiroyuki Ohmori
Masanori Hosomi
Kazuhiro Bessho
Yutaka Higo
Kazutaka Yamane
Hiroyuki Uchida
Tetsuya Asayama
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201246209A publication Critical patent/TW201246209A/zh
Application granted granted Critical
Publication of TWI509603B publication Critical patent/TWI509603B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/303—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices with exchange coupling adjustment of magnetic film pairs, e.g. interface modifications by reduction, oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/325—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film applying a noble metal capping on a spin-exchange-coupled multilayer, e.g. spin filter deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

記憶元件及記憶裝置
本揭示係關於一種記憶元件，其具有將強磁性層之磁化狀態作為資訊予以記憶之記憶層及固定磁化方向之磁化固定層，並藉由流動電流使記憶層之磁化方向改變，及有關具備該記憶元件之記憶裝置。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2004-193595號公報
[專利文獻2]日本特開2009-81215號公報
[非專利文獻]
[非專利文獻1]Nature Materials，Vol 9，p.721(2010)。
在電腦等中之資訊機器，作為隨機存取記憶體，已廣泛使用有動作高速且高密度之DRAM(Dynamic Random Access Memory動態隨機存取記憶體)。然而，由於DRAM係若切斷電源則會導致資訊消失之揮發性記憶體，故期望有資訊不會消失之非揮發性記憶體。
作為非揮發性記憶體之候選，已著眼於以磁體之磁化來記憶資訊之磁性隨機存取記憶體(MRAM：Magnetic Random Access Memory磁性隨機存取記憶體)，並已進行開發。作為進行MRAM之記憶之方法，例如上述專利文獻1所示，以於兩個磁體間流動之自旋轉矩，使負責記憶之磁體之磁化反轉之自旋轉矩磁化反轉之記憶元件由於結構較簡單， 且重寫次數多而備受矚目。
自旋轉矩磁化反轉之記憶元件多數情形下係由與MRAM相同之MTJ(Magnetic Tunnel Junction，磁穿隧接面)構成。由於該構成係利用通過固定於某一方向之磁性層之自旋極化電子，在進入其他自由(未固定方向)磁性層時，對該磁性層施以轉矩(亦稱其為自旋轉移扭矩)者，故若流動某臨限值以上之電流，則自由磁性層反轉。0/1之重寫係藉由改變電流極性而進行。
用於該反轉之電流之絕對值在0.1 μm左右規模之元件中為1 mA以下。此外，由於該電流值與元件體積成比例減少，故可進行縮放。再者，由於無需MRAM中所需之記憶用電流磁場產生用之字元線，故亦有使單元結構簡單化之優點。
以下，將利用自旋轉矩磁化反轉之MRAM稱為「自旋轉矩型MRAM」或「ST-MRAM(Spin Torque-Magnetic Random Access Memory，自旋轉矩-磁性隨機存取記憶體)」。自旋轉矩磁化反轉亦有被稱為自旋注入磁化反轉之情形。
作為ST-MRAM已開發有例如上述專利文獻1所示之使用平面內磁化者、與例如上述專利文獻2所示之使用垂直磁化者。
使用平面內磁化者，材料之自由度高，且固定磁化之方法亦較簡單。然而，使用垂直磁化膜之情形，僅限具有垂直磁異向性之材料。
近年來，例如非專利文獻1之利用於Fe與氧化物之結晶 界面所顯現之垂直磁異向性之界面異向性型垂直磁化膜備受矚目。
由於若使用界面異向性，則磁體可使用FeCoB合金，氧化物可使用MgO，從而獲得垂直磁化膜，可兼具高磁性電阻比(MR比)與垂直磁化，且記憶層與參照層兩者皆有其前途，故期待對垂直磁化型之自旋轉矩型MRAM之應用。
然而，為使該等之磁性記憶體成高密度，記憶元件必須對熱起伏具備大量異向性能量。
為增加異向性能量，有效之方法係增加矯頑磁力，且加厚記憶層之膜厚。但，由於界面異向性係僅在磁體與氧化物之間之界面可獲得垂直磁異向性，故若增加磁體之膜厚，則會導致矯頑磁力減少，從而無法簡單地增加異向性能量。
因此，本揭示之目的在於實現一種即使在自旋轉矩型MRAM中，異向性能量變大，且元件微細化仍具有足夠之熱起伏耐受性之非揮發性記憶體。
本揭示之記憶元件具有：記憶層，其具有相對於膜面垂直之磁化，並藉由磁體之磁化狀態保持資訊；磁化固定層，其具有作為記憶於上述記憶層之資訊基準之相對於膜面垂直之磁化；中間層，其設置於上述記憶層與上述磁化固定層之間，由非磁體構成；矯頑磁力強化層，其鄰接於 上述記憶層，且設置於與上述中間層相反之側並包含Cr、Ru、W、Si、Mn中至少一者；及自旋障壁層，其鄰接上述矯頑磁力強化層，設置於與上述記憶層相反之側，且由氧化物構成。且，係利用隨著於具有上述記憶層、上述中間層、及上述磁化固定層之層結構之積層方向流動之電流所產生之自旋轉矩磁化反轉，而使上述記憶層之磁化反轉，藉此進行資訊之記憶。
本揭示之記憶裝置具備：利用磁體之磁化狀態而保持資訊之記憶元件，及相互交叉之2種配線。上述記憶元件之構成為包含：記憶層，其具有相對於膜面垂直之磁化，並藉由磁體之磁化狀態保持資訊；磁化固定層，其具有作為記憶於上述記憶層之資訊基準之相對於膜面垂直之磁化；中間層，其設置於上述記憶層與上述磁化固定層之間，由非磁體構成；矯頑磁力強化層，其鄰接於上述記憶層，且設置於與上述中間層相反側並包含Cr、Ru、W、Si、Mn中至少一者；及自旋障壁層，其鄰接上述矯頑磁力強化層，且設置於與上述記憶層相反之側，由氧化物構成；且該記憶元件係利用隨著於具有上述記憶層、上述中間層、及上述磁化固定層之層結構之積層方向流動之電流所產生之自旋轉矩磁化反轉，而使上述記憶層之磁化反轉，藉此進行資訊之記憶。且，在上述2種配線之間，配置有上述記憶元件，通過上述2種配線，使上述積層方向之電流於上述記憶元件中流動，而隨之引起自旋轉矩磁化反轉。
如此之本揭示之技術，作為ST-MRAM係採用MTJ結構， 以作為記憶層、中間層(通道障壁層)、磁化固定層。其上設置有矯頑磁力強化層，其鄰接於記憶層，且包含Cr、Ru、W、Si、Mn中至少一者；及自旋障壁層，其鄰接於上述矯頑磁力強化層，由氧化物構成。藉由設置矯頑磁力強化層，可增加記憶層之矯頑磁力，且增大異向性能量。藉此，即使元件微細化，仍可實現具有足夠熱起伏耐受性之非揮發性記憶體。
根據本揭示之技術，作為利用垂直磁化型ST-MRAM之非揮發性記憶體，可獲得在微細之元件尺寸中仍具有足夠之磁異向性能量之元件，可實現一種高密度，且資訊之保持能力優良之記憶元件及記憶裝置。
以下，按以下順序將本揭示之實施形態進行說明。
<1.實施形態之記憶裝置之構成>
<2.實施形態之記憶元件之概要>
<3.實施形態之具體構成>
<4.實施形態相關之實驗>
<1.實施形態之記憶裝置之構成>
首先對作為本揭示之實施形態之記憶裝置之構成進行說明。
於圖1及圖2顯示實施形態之記憶裝置之模式圖。圖1係立體圖，圖2係剖面圖。
如圖1所示，實施形態之記憶裝置係在相互正交之2種位 址配線(例如字元線與位元線)之交點附近，配置能夠以磁化狀態保持資訊之ST-MRAM之記憶元件3而成。
即，在矽基板等之半導體基體10之由元件分離層2分離之部分，分別形成有構成用以選擇各記憶裝置之選擇用電晶體之汲極區域8、源極區域7、及閘極電極1。其中，閘極電極1兼具於圖中前後方向延伸之一側之位址配線(字元線)。
汲極區域8共通形成於圖1中左右之選擇用電晶體，且於該汲極區域8連接有配線9。
且，在源極區域7、與配置於上方且於圖1中左右方向延伸之位元線6之間，配置有具有藉由自旋轉矩磁化反轉使磁化方向反轉之記憶層之記憶元件3。該記憶元件3係由例如磁穿隧接面元件(MTJ元件)構成。
如圖2所示，記憶元件3具有2個磁性層15、17。該2層磁性層15、17中，將1個磁性層作為磁化M15之方向經固定之磁化固定層15，而另一個磁性層作為磁化M17之方向會產生變化之磁化自由層，即記憶層17。
又，記憶元件3係分別經由上下之接觸層4，連接於位元線6及源極區域7。
藉此，可通過2種位址配線1、6，使上下方向之電流於記憶元件3流動，藉由自旋轉矩磁化反轉，使記憶層17之磁化M17之方向反轉。
在此種記憶裝置中，由於已知必須以選擇電晶體之飽和電流以下之電流進行寫入，且電晶體之飽和電流會隨著尺 寸微細化而下降，故為使記憶裝置微細化，較好改善自旋轉移之效率，且減少於記憶元件3流動之電流。
又，為增大讀取訊號，必須確保較大之磁性電阻變化率，為此，有效的是採用如上所述之MTJ結構，即，採用在2層磁性層15、17之間，將中間層作為通道絕緣層(通道障壁層)之記憶元件3之構成。
如此使用通道絕緣層作為中間層之情形，為防止通道絕緣層之絕緣性被破壞，需對於記憶元件3流動之電流量加以限制。即，從確保記憶元件3之重複寫入之可靠性之觀點來看，亦較佳為抑制自旋轉矩磁化反轉所需之電流。另，自旋轉矩磁化反轉所需之電流有時被稱為反轉電流、記憶電流等。
又，由於記憶裝置係非揮發性記憶體裝置，故必須穩定記憶藉由電流寫入之資訊。即，必須確保記憶層之磁化對熱起伏之穩定性(熱穩定性)。
若無法確保記憶層之熱穩定性，則已反轉之磁化方向有因熱(動作環境之溫度)而再度發生反轉之情形，從而導致寫入錯誤。
本記憶裝置之記憶元件3(ST-MRAM)與先前之MRAM相比，雖然比例縮放方面較為有利，亦即可縮小體積，但若體積縮小而使其他特性相同，則熱穩定性會有下降之趨勢。
在發展ST-MRAM之大容量化之情形下，由於記憶元件3之體積進一步縮小，故確保熱穩定性成為重要之問題。
因此，在ST-MRAM之記憶元件3中，熱穩定性係非常重要之特性，且必須設計成即使體積減小，仍可確保其熱穩定性。
<2.實施形態之記憶元件之概要>
繼而對本揭示之實施形態之記憶元件之概要進行說明。
實施形態之記憶元件係作為ST-MRAM而構成。ST-MRAM係藉由自旋轉矩磁化反轉，使記憶元件之記憶層之磁化方向反轉，從而進行資訊之記憶者。
記憶層係由包含強磁性層之磁體構成，且藉由磁體之磁化狀態(磁化方向)保持資訊者。
細節予以後述，實施形態之記憶元件3採用例如圖3之一例所示之層結構，至少具備作為2個強磁體層之記憶層17、磁化固定層15，此外，具備該兩個磁性層之間之中間層16。
記憶層17係具有垂直於膜面之磁化，並對應於資訊，改變磁化之方向。
磁化固定層15具有成為記憶於記憶層17之資訊基準之垂直於膜面之磁化。
中間層16係例如作為由非磁體構成之絕緣層，設置於記憶層17與磁化固定層15之間。
且，於具有記憶層17、中間層16、及磁化固定層15之層結構之積層方向注入自旋極化之電子，藉此使記憶層17之磁化方向產生變化，而對記憶層17進行資訊之記憶。
此處，對自旋轉矩磁化反轉簡單地進行說明。
電子具有2種自旋角動量。假設將其定義為向上、向下。在非磁體內部，兩者數量相同，而在強磁體內部，兩者數量有差異。在構成記憶元件3之2層強磁體、即磁化固定層15及記憶層17中，彼此之磁矩方向成相反狀態時，考慮使電子自磁化固定層15向記憶層17移動之情形。
磁化固定層15係為獲得高矯頑磁力而將磁矩之方向固定之固定磁性層。
通過磁化固定層15之電子自旋極化，亦即向上與向下之數量產生差異。若非磁性層即中間層16之厚度構成為足夠薄，則在因通過磁化固定層15導致自旋極化緩和而成為普通之非磁體之非極化(向上與向下之數量相同)狀態前，電子會到達另一方之磁體，即記憶層17。
在記憶體17中，藉由自旋極化度之符號變成相反，而使一部分電子反轉，亦即使自旋角動量之方向改變，以降低系統之能量。此時，由於必須保存系統之全角動量，故亦需對記憶層17之磁矩施以與改變方向之電子導致之角動量變化之總和等價之反作用。
電流亦即單位時間內通過之電子數較少之情形，由於改變方向之電子總數亦較少，故記憶層17之磁矩所產生之角動量變化亦較小，但若電流增大，則可在單位時間內賦予較多之角動量變化。
角動量之時間變化為轉矩，若轉矩超過某一臨限值，則記憶層17之磁矩開始進動運動，並藉由其單軸各向異性，在旋轉180度後變得穩定。即，引起從反向狀態向同向狀 態之反轉。
磁化為同向狀態時，若使電流相反而於將電子自記憶層17向磁化固定層15傳送之方向流動，則此次在磁化固定層15反射時經自旋反轉之電子在進入記憶層17時可賦予轉矩，使磁矩向反方向狀態反轉。惟此時，引起反轉所需之電流量多於自反向狀態向同向狀態反轉之情形。
磁矩自同向狀態向反向狀態之反轉較難直觀理解，但亦可認為為了固定磁化固定層15而不使磁矩反轉，且為了保存系統整體之角動量而使記憶層17反轉。如此，0/1之記憶係藉由使對應各自之極性且為某一臨限值以上之電流從磁化固定層15向記憶層17之方向或其反方向流動而進行。
資訊之讀取與先前型之MRAM相同，係使用磁阻效應進行。即，與上述記憶之情形相同，使電流於膜面垂直方向流動。接著，記憶層17之磁矩係根據相對於磁化固定層15之磁矩為同向或反向，而利用元件顯示之電阻產生變化之現象。
作為磁化固定層15與記憶層17之間之中間層16所使用之材料可為金屬亦可為絕緣體，但為獲得更高之讀取訊號(電阻之變化率)，且能夠藉由更低之電流進行記憶，有時使用絕緣體作為中間層。將此時之元件稱為強磁穿隧接面(Magnetic Tunnel Junction：MTJ)。
藉由自旋轉矩磁化反轉使磁性層之磁化方向反轉時，必要之電流臨限值Ic隨著磁性層之磁化容易軸之平面內方向或垂直方向而不同。
本實施形態之記憶元件雖係垂直磁化型，但若將先前之平面內磁化型記憶元件之情形中使磁性層之磁化方向反轉之反轉電流設為Ic_para，則自同向向反向(另，同向、反向係以磁化固定層之磁化方向為基準來看之記憶層之磁化方向)反轉之情形，為Ic_para=(A．α．Ms．V/g(0)/P)(Hk+2πMs)，自反向向同向反轉之情形，為Ic_para=-(A．α．Ms．V/g(π)/P)(Hk+2πMs)(以上設為公式(1))。
另一方面，若將本例所示之垂直磁化型記憶元件之反轉電流設為Ic_perp，則自同向向反向反轉之情形，為Ic_perp=(A．α．Ms．V/g(0)/P)(Hk-4πMs)，自反向向同向反轉之情形，為Ic_perp=-(A．α．Ms．V/g(π)/P)(Hk-4πMs)(以上設為公式(2))。
其中，A為常數，α為阻尼常數，Ms為飽和磁化，V為元件體積，P為自旋極化率，g(0)、g(π)分別為同向時、反向時自旋轉矩傳達至對方磁性層之效率所對應之係數，Hk為磁異向性。
上述各公式中，若將垂直磁化型之情形之(Hk-4πMs)與平面內磁化型之情形之(Hk+2πMs)進行比較，則可理解垂直磁化型更適於低記憶電流化。
本實施形態中，構成了具有可藉由磁化狀態保持資訊之磁性層(記憶層17)、及磁化方向經固定之磁化固定層15之 記憶元件3。
為了能夠作為記憶體存在，必須能夠保持已寫入之資訊。作為保持資訊之能力之指標，係以熱穩定性之指標△(=KV/kBT)之值來判斷。該△由下述公式(3)表示。
△=KU V/kB T=Ms．V．Hk．(1/2kB．T) 公式(3)
此處，Hk：實效異向性磁場，kB：玻耳茲曼常數，T：絕對溫度，Ms：飽和磁化量，V：記憶層17之體積，KU ：異向性能量。
在實效異向性磁場Hk受形狀磁異向性、感應磁異向性、結晶磁異向性等之影響，且假定為在單磁區同時旋轉模式之情形下，其與矯頑磁力同等。
熱穩定性指標△與電流臨限值Ic多數情形下係為折衝關係。因此，為維持記憶體特性，使該等兩者兼具大多有問題。
使記憶層17之磁化狀態變化之電流臨限值，實際上在例如記憶層17之厚度為2 nm，平面圖案為100 nm×150 nm之大致橢圓形TMR元件中，+側之臨限值+Ic=+0.5 mA，-側之臨限值-Ic=-0.3 mA，此時之電流密度約為3.5×106 A/cm2 。該等係大致與上述公式(1)一致。
相對於此，藉由電流磁場進行磁化反轉之普通MRAM中，寫入電流必須為數mA以上。
因此，在ST-MRAM之情形下，可知如上所述由於寫入電流之臨限值變得足夠小，故對降低積體電路之耗電量有效。
又，由於無需普通MRAM所必備之電流磁場產生用之配線，故積體度相較於普通MRAM，亦有優勢。
接著，在進行自旋轉矩磁化反轉之情形下，因於記憶元件3直接流動電流進行資訊寫入(記憶)，故將記憶元件3與選擇電晶體連接構成記憶裝置，以選擇進行寫入之記憶元件3。
該情形，於記憶元件3流動之電流係根據可於選擇電晶體流動之電流(選擇電晶體之飽和電流)之大小予以限制。
為減少記憶電流，較佳為如上所述採用垂直磁化型。又，由於垂直磁化膜一般具有高於平面內磁化膜之磁異向性，故亦較佳為將上述熱穩定性之指標△保持為較大。
具有垂直異向性之磁性材料有稀土類-過渡金屬合金(TbCoFe等)、金屬多層膜(Co/Pd多層膜等)、有序合金(FePt等)、利用氧化物與磁性金屬之間之界面異向性(Co/MgO等)等若干種，但由於稀土類-過渡金屬合金若因加熱而擴散、結晶化，則會失去垂直磁異向性，故不適合用作ST-MRAM材料。又，已知由於金屬多層膜亦會因加熱而擴散，且垂直磁異向性劣化，進而垂直磁異向性所展現者係成面心立方之(111)配向之情形，故難以實現MgO或與其鄰接配置之Fe、CoFe、CoFeB等之高極化率層所要求之(001)定向。由於L10有序合金在高溫下亦表現穩定，且在(001)配向時顯示垂直磁異向性，故不會引起上述問題，但其在製造時需要以500℃以上之高溫進行充分加熱，或在製造後以500℃以上之高溫進行熱處理，從而使原子有 序排列，且在通道障壁等積層膜之其他部分中有引起不良擴散或界面粗糙度增大之可能性。
相對於此，利用界面磁異向性之材料，亦即於通道障壁的MgO上積層有Co系或Fe系材料者均不易引起上述任一問題，因此，被視為有望作為ST-MRAM之記憶層材料。
再者，考慮選擇電晶體之飽和電流值，作為記憶層17與磁化固定層15之間之非磁性中間層16，係使用包含絕緣體之通道絕緣層而構成磁穿隧接面(MTJ)元件。
其原因為藉由使用通道絕緣層構成磁穿隧接面(MTJ)元件，與使用非磁性導電層構成巨磁阻效應(GMR)元件之情形比較，可使磁阻變化率(MR比)增大，且可使讀取訊號強度增大。
且，尤其是可藉由使用氧化鎂(MgO)來作為被當作該通道絕緣層之中間層16之材料，而使磁阻變化率(MR比)增大。
此外，一般而言，自旋轉移之效率可依存於MR比，MR比越大，自旋轉移之效率越高，且磁化反轉電流密度越減低。
因此，可藉由使用氧化鎂作為通道絕緣層之材料，同時使用上述記憶層17，減低利用自旋轉矩磁化反轉之寫入之臨限值電流，從而可以較少電流進行資訊寫入(記憶)。又，可增大讀取訊號強度。
藉此，可確保MR比(TMR比)，減低利用自旋轉矩磁化反轉之寫入之臨限值電流，從而可以較少電流進行資訊寫入 (記憶)。又，亦可使讀取訊號強度變大。
如此，在藉由氧化鎂(MgO)膜形成通道絕緣層之情形，更宜使MgO膜結晶化，且於001方向維持結晶配向性。
通道絕緣層之面積電阻值從為獲得藉由自旋轉矩磁化反轉而反轉記憶層17之磁化方向所需之電流密度之觀點來看，必須控制在數十Ωμm2 左右以下。
且，由MgO膜所成之通道絕緣層中，為使面積電阻值在上述範圍內，必須將MgO膜之膜厚設定成1.5 nm以下。
又，宜縮小記憶元件3，以便可以小電流容易地反轉記憶層17之磁化方向，。
因此，較佳的是將記憶元件3之面積設為0.01 μm2 以下。
<3.實施形態之具體構成>
繼而，對本揭示之實施形態之具體構成進行說明。
記憶裝置之構成係如先前之圖1所述，為在正交之2種位址配線1、6(例如字元線與位元線)之交點附近，配置可在磁化狀態下保持資訊之記憶元件3者。
接著，可通過2種位元配線1、6，於記憶元件3流動上下方向之電流，藉由自旋轉矩磁化反轉使記憶層17之磁化方向反轉。
圖3A、圖3B係分別表示實施形態之記憶元件3(ST-MRAM)之層結構之例。
圖3A之例中，記憶元件3具有：基底層14、磁化固定層15、中間層16、記憶層17、矯頑磁力強化層18、自旋障壁層19、及保護層20。
圖3B之例係除圖3A之層結構以外，為提高磁化固定層15之矯頑磁力，而在磁化固定層15與基底層14之間，形成有磁性耦合層13與高矯頑磁力層12之例。
如圖3A、圖3B之各例，記憶元件3係相對於藉由自旋轉矩磁化反轉而反轉磁化M17方向之記憶層17，於下層設置磁化固定層15。
在ST-MRAM中，利用記憶層17之磁化M17與磁化固定層15之磁化M15之相對角度規定資訊之0、1。
在記憶層17與磁化固定層15之間，設置有作為通道障壁層(通道絕緣層)之中間層16，且藉由記憶層17與磁化固定層15構成MTJ元件。
記憶層17與磁化固定層15具有相對於膜面垂直之磁化。
又，於磁化固定層15下形成有基底層14。
於記憶層17上(亦即從記憶層17觀察，與中間層16相反之側)形成有矯頑磁力強化層18。
再者，於矯頑磁力強化層18上(亦即從矯頑磁力強化層18觀察，與記憶層17相反之側)形成有自旋障壁層19。
於自旋障壁層19上形成有保護層20。
本實施形態中，記憶層17及磁化固定層15係以Fe、Co、Ni中至少一者作為主成分，且較佳為包含B、C中至少一者之合金，B、C之含有量較好為5原子%以上30原子%以下。
例如，作為記憶層17及磁化固定層15適合的有FeCoB或FeNiC等之包含Fe之合金。
記憶層17及磁化固定層15較佳為在與中間層16之界面附近包含至少30%以上之Fe，在該數值以下則無法獲得足夠之垂直磁異向性。
中間層16(通道障壁層)係採用例如MgO。採用MgO(氧化鎂)層之情形，可提高磁阻變化率(MR比)。如此，藉由提高MR比，可提高自旋注入之效率，從而可降低反轉記憶層17之磁化M17之方向所需之電流密度。
另，中間層16除採用由氧化鎂所成之構成之外，亦可利用Al2 O3 、Al2 MgO4 、及TiO等。
矯頑磁力強化層18可使用Cr、Ru、Si、W、Mn中之任一者。
自旋障壁層19可使用氧化鎂、氧化鉻、氧化鋇、氧化鋁、及氧化鈣中之任一者。
作為基底層14及保護層20可使用Ta、Ti、W、Ru等各種金屬及TiN等之導電性氮化物。此外，基底層14及保護層20係可單層使用，亦可積層複數層不同之材料。
作為圖3B之構成中高矯頑磁力層12可使用CoPt、FePt、MnAl、TbFeCo、Co/Pt積層膜、及Co/Pd積層膜等。
作為磁性耦合層13可利用Ru、Re、Os等。
本實施形態之記憶元件3在真空裝置內將基底層14至保護層20之各層依序連續成膜，形成積層結構。其後可藉由蝕刻等之加工形成記憶元件3之圖案而製造。
如先前所述，為高密度化，記憶元件必須相對於熱起伏具備較大之異向性能量。為增大異向性能量，有效的是增 加矯頑磁力，且加厚記憶層之膜厚。
然而，由於用於獲得良好之垂直磁化之界面異向性僅可在磁體與氧化物之間之界面獲得垂直磁異向性，故若磁體之膜厚增加，則會導致矯頑磁力降低，從而無法簡單地增加異向性能量。
因此，本實施形態即使在自旋轉矩型MRAM中異向性能量增大，且使元件微細化，仍可實現具有足夠熱起伏耐受性之非揮發性記憶體。
首先，除在中間層16與記憶層17之間發揮作用之界面磁異向性之外，在與記憶層17之中間層16側相反側之面上，亦形成有氧化物層(自旋障壁層19)，且使記憶層17之兩側具備界面異向性，藉此可強化垂直磁異向性能量。
此時，若在記憶層17與自旋障壁層19之間插入包含Cr、Ru、W、Si、Mn中之至少一者之矯頑磁力強化層18，則發現可更有效地提高垂直磁異向性。
矯頑磁力強化層18於包含Cr、Ru、W、Si、Mn中之至少一者之層係有效，且其厚度為0.03 nm以上係有效，而較其薄之情形時效果較小。
矯頑磁力強化層18為Cr之情形，其厚度較佳為0.3 nm以下。
矯頑磁力強化層18為Ru之情形，其厚度較佳為0.2 nm以下。
矯頑磁力強化層18為W、Si、Mn之情形，其厚度較佳為0.1 nm以下。
若矯頑磁力強化層18之膜厚小於0.03 nm或超過上述各情形之厚度，則無法獲得提高垂直磁異向性之效果。
作為自旋障壁層19，可利用各種氧化物，但氧化鎂、氧化鉻、氧化鋇、氧化鋁、及氧化鈣對矯頑磁力提高效果優良故較佳。自旋障壁層19之氧化程度可為經充分氧化之氧化物，亦可為氧缺欠之氧化物。
作為製作本實施形態所使用之材料之方法，可使用濺鍍法、真空蒸鍍法、或化學氣相沉積法(CVD)等。再者，自旋障壁層19(氧化物層)亦可在將金屬成膜後，藉由氧電漿等使金屬氧化而製作。
作為磁記憶體(ST-MRAM)構成時，亦可於矽晶圓上形成CMOS邏輯電路，並在下部電極上構成上述積層膜後，以反應性離子蝕刻(RIE)、離子研磨、化學蝕刻等方法形成適當形狀，進而形成上部電極，且以對上部電極與下部電極之間可施加適當電壓之方式，與CMOS電路連接使用。元件之形狀雖為任意，但由於圓形之製作尤為簡單，且可高密度配置，故較佳。
在如此之垂直磁化型ST-MRAM中，具備矯頑磁力強化層18、自旋障壁層19之實施形態即使元件尺寸微細，仍可製得足夠磁異向性能量之元件，從而可實現高密度且資訊保持能力優良之非揮發性記憶體。
又，由於記憶元件3之記憶層17為垂直磁化膜，故可降低反轉記憶層17之磁化M17之方向所需之寫入電流量。因此，可降低對記憶元件3進行寫入時之耗電量。
又，因可充分確保資訊保持能力即熱穩定性，故可構成特性平衡優良之記憶元件3。
藉此，可消除動作誤差，且充分獲得記憶元件3之動作裕度，從而可使記憶元件3穩定動作。即，可實現穩定動作且可靠性高之記憶裝置。
綜上所述，可實現資訊保持特性優良、穩定動作且可靠性高之記憶元件3，且於具備記憶元件3之記憶裝置中，可提高可靠性且降低耗電量。
又，在製造具備如圖3所示之記憶元件3且如圖1所示之構成之記憶裝置時，具有可應用一般半導體MOS形成製程之優點。
因此，本實施形態之記憶體可作為通用記憶體應用。
另，亦可對作為本揭示之實施形態之記憶層17添加Co、Fe、Ni以外之元素。
藉由添加異種元素，可獲得利用擴散之防止而得之耐熱性之提高，或隨著磁阻效應之增大、平坦化而得之絕緣耐壓之增大等效果。作為該情形之添加元素之材料可使用B、C、N、O、F、Mg、Si、P、Ti、V、Cr、Mn、Ni、Cu、Ge、Nb、Mo、Ru、Rh、Pd、Ag、Ta、W、Ir、Pt、Au、Zr、Hf、Re、Os或該等之合金。
又，本揭示之記憶層17亦可使組成不同之其他強磁性層直接積層。又，亦可使強磁性層與軟磁性層積層，或使複數層強磁性層介隔軟磁性層或非磁性層而積層。在如此積層之情形下，亦可獲得本揭示中所述之效果。
尤其在作為複數層強磁性層介隔非磁性層而積層之構成時，由於可調整強磁性層層間之相互作用之強度，故即使記憶元件3之尺寸為次微米以下，仍可獲得抑制磁化反轉電流變大之效果。作為該情形之非磁性層之材料，可使用Ru、Os、Re、Ir、Au、Ag、Cu、Al、Bi、Si、B、C、Cr、Ta、Pd、Pt、Zr、Hf、W、Mo、Nb或該等之合金。
磁化固定層15及記憶層17各自之膜厚較佳為0.5 nm~30 nm。
記憶元件3之其他構成可設為與藉由自旋轉矩磁化反轉而記憶資訊之記憶元件3之先前眾所周知之構成相同。
磁化固定層15可設為僅藉由強磁性層，或藉由利用反鐵磁性層與強磁性層之反鐵磁性耦合，而固定其磁化方向之構成。
又，磁化固定層15可設為包含單層強磁性層之構成，或介隔非磁性層而積層複數層強磁性層之積層鐵氧體銷結構。
作為構成積層鐵氧體銷結構之磁化固定層15之強磁性層之材料可使用Co、CoFe、CoFeB等。此外，作為非磁性層之材料係可使用Ru、Re、Ir、Os等。
作為反鐵磁性層之材料可例舉FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO、及Fe2 O3 等之磁體。
又，可對該等磁體添加Ag、Cu、Au、Al、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Hf、Ir、W、Mo、Nb等 非磁性元素，調整磁特性，或調整其他結晶結構、結晶性或物質之穩定性等各種物性。
此外，記憶元件3之膜構成亦可為將記憶層17配置於磁化固定層15下側之構成。
<4.實施形態相關之實驗>
以下，對用以檢證本實施形態之記憶元件3之效果之實驗進行說明。
[實驗1]
首先，為觀察自旋障壁層19之效果，於基底層14上直接成膜記憶層17，並於其上成膜矯頑磁力強化層18、自旋障壁層19、及保護層20而製作試料。
試料之層結構如圖4所示。
試料係如圖4所示於附有氧化皮膜之矽基板上積層各層。
．基底層14：Ta厚度5 nm
．記憶層17：Fe64 Co16 B20 厚度0.8 nm
．矯頑磁力強化層18：以各種厚度tM 成膜各種元素
．自旋障壁層19：MgO厚度1 nm
．保護層20：Ru厚度3 nm
作為矯頑磁力強化層18係將Ru、Cu、Cr、Mn、Si、Nb、Ta、Al、W、Ti、Zr、及V之各材料之試料以各種膜厚生成。
圖5係顯示各試料之矯頑磁力Hc與對矯頑磁力強化層18所使用之各種元素之厚度tM 之依存性。
圖5A、圖5B係在300℃下熱處理1小時後之結果，圖5C、圖5D係在350℃下熱處理1小時後之結果。
此處，厚度=0是指未形成矯頑磁力強化層18之試料之情形。
例如，若就圖5A之Ru(以Ru形成矯頑磁力強化層18之試料)進行觀察，厚度tM 為0.03 nm、0.05 nm、0.1 nm、0.15 nm之各情形，相較於厚度=0，即未設置矯頑磁力強化層18之情形，矯頑磁力c上升。因此可知，矯頑磁力強化層18使用Ru之情形下，在某厚度範圍內矯頑磁力強化有效。
另一方面，若同樣觀察圖5A中以Nb形成矯頑磁力強化層18之情形，任意厚度之情形相較於厚度=0，即未設置矯頑磁力強化層18之情形，矯頑磁力Hc均下降。其係顯示Nb不適合作為矯頑磁力強化層18者。
若如此就各試料之結果進行觀察，則作為矯頑磁力強化層18而對提高矯頑磁力有效者於300℃熱處理之情形時為Ru與Cr，於350℃熱處理之情形時為Ru、Cr、Mn、及Si。自300℃熱處理之情形與350℃熱處理之情形之結果來看，以下厚度較合適。
由Cr形成矯頑磁力強化層18之情形，將厚度設為0.03 nm以上0.3 nm以下。
由Ru形成矯頑磁力強化層18之情形，將厚度設為0.03 nm以上0.2 nm以下。
由Si、W、Mn中之任一者形成矯頑磁力強化層18之情形，將厚度設為0.03 nm以上0.1 nm以下。
[實驗2]
其次，作為實際用於磁記憶體之強磁性通道元件之構成，以附加磁化固定層15之試料進行實驗。
於圖6A顯示試料之層結構。
．基底層14：厚度5 nm之Ta與厚度5 nm之Ru
．高矯頑磁力層12：厚度2 nm之CoPt
．磁性耦合層13：厚度0.9 nm之Ru
．磁化固定層15：厚度0.8 nm之Fe64 Co16 B20
．中間層16：厚度0.8 nm之MgO
．記憶層17：厚度tFeCoB 之Fe64 Co16 B20
．矯頑磁力強化層18：厚度tCr 之Cr
．自旋障壁層19：厚度0.6 nm之MgO
．保護層20：厚度3 nm之Ru
製作如此之試料，於圖6B顯示測定垂直異向性磁場(Hk )之結果。
熱處理為300℃、1小時，Hk為未進行反磁場修正之值，其中Hk為正之情形係垂直磁化膜，負之情形係平面內磁化膜。
在未插入作為矯頑磁力強化層18之Cr層，tcr =0 nm之情形，FeCoB記憶層17之厚度tFeCoB 僅在1.1 nm至1.3 nm之狹窄範圍內形成垂直磁化膜，隨著膜厚變化Hk 之變化亦急遽，最佳條件亦較窄。
相對於此，在插入有作為矯頑磁力強化層18之Cr層之情形，tcr =0.1 nm、tcr =0.2 nm中任一者垂直磁異向性均增 加，且獲得垂直磁化之FeCoB記憶層17之厚度tFeCoB 從0.9 nm擴大至2.2 nm之範圍內，相對於FeCoB膜厚之垂直磁異向性之變化亦變平緩。
[實驗3]
其次，為調查自旋障壁層19之影響，以在記憶磁性層上設置若干個作為自旋障壁層之各種氧化物之製作方法製作試料。
於圖7A顯示試料之層結構。
．基底層14：厚度5 nm之Ta與厚度5 nm之Ru
．記憶層17：厚度0.7 nm之Fe40 Co40 B20
．矯頑磁力強化層18：厚度0.2 nm之Cr
．自旋障壁層19：各種材料
．保護層20：厚度3 nm之Ru
熱處理設為300℃、1小時。
自旋障壁層19之厚度係製作成在RF濺鍍中為0.7 nm，而在自然氧化及電漿氧化中，氧化後之膜厚為0.6 nm至0.8 nm。
圖7B、圖7C中，關於以各種自旋障壁層19之材料與製作方法所製作之試料，區分顯示為獲得垂直磁化者與未獲得垂直磁化者。關於獲得垂直磁化者(圖7B)亦顯示垂直方向之矯頑磁力(HC⊥)。
獲得垂直磁化之自旋障壁層19為氧化鎂、氧化鉻、氧化鋇、氧化鋁、及氧化鈣。
[實驗4]
其次，為調查熱起伏耐受性，形成直徑70 nm之圓形元件，嘗試調查熱起伏耐受性之指標△=KU V/KB T。(參照上述公式(3))
測定係重複測定矯頑磁力，根據其分布求得。
測定時，係使用未設置矯頑磁力強化層18之試料A作為比較例，及相當於實施形態之設置有矯頑磁力強化層18之試料B、C。
試料A、B、C之層結構如圖8所示。
-試料A
．基底層14：厚度5 nm之Ta與厚度5 nm之Ru
．高矯頑磁力層12：厚度2 nm之CoPt
．磁性耦合層13：厚度0.8 nm之Ru
．磁化固定層15：厚度0.8 nm之Fe64 Co16 B20
．中間層16：厚度0.8 nm之MgO
．記憶層17：厚度1.2 nm之Fe64 Co16 B20
．自旋障壁層19：厚度0.6 nm之MgO
．保護層20：厚度3 nm之Ru
-試料B
．基底層14：厚度5 nm之Ta與厚度5 nm之Ru
．高矯頑磁力層12：厚度2 nm之CoPt
．磁性耦合層13：厚度0.8 nm之Ru
．磁化固定層15：厚度0.8 nm之Fe64 Co16 B20
．中間層16：厚度0.8 nm之MgO
．記憶層17：厚度1.6 nm之Fe64 Co16 B20
．矯頑磁力強化層18：厚度0.2 nm之Cr
．自旋障壁層19：厚度0.6 nm之MgO
．保護層20：厚度3 nm之Ru
-試料C
．基底層14：厚度5 nm之Ta與厚度5 nm之Ru
．高矯頑磁力層12：厚度2 nm之CoPt
．磁性耦合層13：厚度0.8 nm之Ru
．磁化固定層15：厚度0.8 nm之Fe64 Co16 B20
．中間層16：厚度0.8 nm之MgO
．記憶層17：厚度1.5 nm之Fe50 Ni30 C20
．矯頑磁力強化層18：厚度0.05 nm之Ru
．自旋障壁層19：厚度0.6 nm之CaO
．保護層20：厚度3 nm之Ru
試料A及試料B之熱處理係於300℃進行1小時，而試料C係於350℃進行1小時。於圖8下部顯示各試料於室溫下之KU V/kB T之值。
試料A(比較例)為35，試料B為76，試料C為68。
由於為將資訊保持10年以上則KU V/kB T必須在60左右以上，故可知實施形態之記憶元件係滿足該條件，可有效作為非揮發性記憶體元件。
從上述實驗1~實驗4之結果亦可得知，若在使用垂直磁化膜之自旋轉矩型之MRAM中使用實施形態之構成之膜，則可實現保磁特性優良，且高密度之非揮發型記憶體。
另，本技術亦可採用如下之構成。
(1)一種記憶元件，其包含：記憶層，其具有相對於膜面垂直之磁化，且藉由磁體之磁化狀態保持資訊；磁化固定層，其係具有作為記憶於上述記憶層之資訊基準之相對於膜面垂直之磁化；中間層，其設置於上述記憶層與上述磁化固定層之間，由非磁體構成；矯頑磁力強化層，其係鄰接於上述記憶層，且設置於與上述中間層相反之側，包含Cr、Ru、W、Si、Mn中至少一者；及自旋障壁層，其係鄰接於上述矯頑磁力強化層，且設置於與上述記憶層相反之側，由氧化物構成；且該記憶元件係利用隨著於具有上述記憶層、上述中間層、及上述磁化固定層之層結構之積層方向流動之電流所產生之自旋轉矩磁化反轉，使上述記憶層之磁化反轉，藉此進行資訊之記憶。
(2)如上述(1)之記憶元件，其中上述記憶層係以Fe、Co、Ni中至少一者作為主成分，且包含B、C中至少一者。
(3)如上述(1)或(2)之記憶元件，其中上述矯頑磁力強化層包含Cr，其厚度為0.03 nm以上且0.3 nm以下。
(4)如上述(1)或(2)之記憶元件，其中上述矯頑磁力強化層包含Ru，其厚度為0.03 nm以上且0.2 nm以下。
(5)如上述(1)或(2)之記憶元件，其中上述矯頑磁力強 化層至少具有Si、W、Mn中至少1者，其厚度為0.03 nm以上且0.1 nm以下。
(6)如上述(1)至(5)中任一項之記憶元件，其中上述自旋障壁層至少包含氧化鎂、氧化鉻、氧化鋇、氧化鋁、及氧化鈣中至少一者。
1‧‧‧閘極電極
2‧‧‧元件分離層
3‧‧‧記憶元件
4‧‧‧接觸層
6‧‧‧位元線
7‧‧‧源極區域
8‧‧‧汲極區域
9‧‧‧配線
10‧‧‧半導體基體
12‧‧‧高矯頑磁力層
13‧‧‧磁性耦合層
14‧‧‧基底層
15‧‧‧磁化固定層
16‧‧‧中間層
17‧‧‧記憶層
18‧‧‧矯頑磁力強化層
19‧‧‧自旋障壁層
20‧‧‧保護層
圖1係實施形態之記憶裝置之概略構成之立體圖。
圖2係實施形態之記憶裝置之剖面圖。
圖3A、B係顯示實施形態之記憶元件之層結構之剖面圖。
圖4係關於實施形態之實驗之試料之說明圖。
圖5A-D係顯示各種材料之矯頑磁力Hc對矯頑磁力強化層及對膜厚之依存性之實驗結果之圖。
圖6A、B係異向性磁場之大小之矯頑磁力強化與記憶層之膜厚依存性之實驗之說明圖。
圖7A-C係關於自旋障壁層之各種材料之垂直磁化之實驗之說明圖。
圖8係室溫下Ku V/kB T之值之實驗之說明圖。
3‧‧‧記憶元件
12‧‧‧高矯頑磁力層
13‧‧‧磁性耦合層
14‧‧‧基底層
15‧‧‧磁化固定層
16‧‧‧中間層
17‧‧‧記憶層
18‧‧‧矯頑磁力強化層
19‧‧‧自旋障壁層
20‧‧‧保護層

Claims (6)

  1. 一種記憶元件，其包含：記憶層，其具有相對於膜面垂直之磁化，且藉由磁體之磁化狀態保持資訊；磁化固定層，其具有作為記憶於上述記憶層之資訊之基準之相對於膜面垂直之磁化；中間層，其設置於上述記憶層與上述磁化固定層之間，由非磁體構成；矯頑磁力強化層，其鄰接於上述記憶層，且設置於與上述中間層相反之側，由Cr所成，厚度為0.03nm以上且為0.3nm以下；及自旋障壁層，其鄰接於上述矯頑磁力強化層，且設置於與上述記憶層相反之側，由氧化物構成；且該記憶元件係利用隨著於具有上述記憶層、上述中間層、及上述磁化固定層之層結構之積層方向流動之電流所產生之自旋轉矩磁化反轉，而使上述記憶層之磁化反轉，藉此進行資訊之記憶。
  2. 如請求項1之記憶元件，其中上述記憶層係以Fe、Co、Ni中至少一者作為主成分，且包含B、C中至少一者。
  3. 如請求項1之記憶元件，其中上述自旋障壁層至少包含氧化鎂、氧化鉻、氧化鋇、氧化鋁、及氧化鈣中至少一者。
  4. 一種記憶裝置，其包含：利用磁體之磁化狀態而保持資訊之記憶元件，及相互 交叉之2種配線，且上述記憶元件之構成為包含：記憶層，其具有相對於膜面垂直之磁化，並藉由磁體之磁化狀態保持資訊；磁化固定層，其具有作為記憶於上述記憶層之資訊基準之相對於膜面垂直之磁化；中間層，其設置於上述記憶層與上述磁化固定層之間，由非磁體構成；矯頑磁力強化層，其係(1)鄰接於上述記憶層，且設置於與上述中間層相反之側，(2)由Cr所成，且(3)厚度為0.03nm以上且0.3nm以下；及自旋障壁層，其鄰接上述矯頑磁力強化層，且設置於與上述記憶層相反之側，由氧化物構成；且該記憶元件係利用隨著於具有上述記憶層、上述中間層、及上述磁化固定層之層結構之積層方向流動之電流所產生之自旋轉矩磁化反轉，而使上述記憶層之磁化反轉，藉此進行資訊之記憶；在上述2種配線之間配置上述記憶元件；通過上述2種配線，使上述積層方向之電流於上述記憶元件中流動，而隨之引起自旋轉矩磁化反轉。
  5. 如請求項4之記憶裝置，其中上述記憶層係具有Fe、Co及Ni中至少一者作為主成分，且包含B、C中至少一者。
  6. 如請求項4之記憶裝置，其中上述自旋障壁層包含氧化鎂、氧化鉻、氧化鋇、氧化鋁及氧化鈣中至少一者。
TW101109749A 2011-05-10 2012-03-21 Memory elements and memory devices TWI509603B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011104877A JP2012238631A (ja) 2011-05-10 2011-05-10 記憶素子、記憶装置

Publications (2)

Publication Number Publication Date
TW201246209A TW201246209A (en) 2012-11-16
TWI509603B true TWI509603B (zh) 2015-11-21

Family

ID=47124786

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109749A TWI509603B (zh) 2011-05-10 2012-03-21 Memory elements and memory devices

Country Status (4)

Country Link
US (2) US9093211B2 (zh)
JP (1) JP2012238631A (zh)
CN (1) CN102779939A (zh)
TW (1) TWI509603B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
KR101487635B1 (ko) * 2010-12-22 2015-01-29 가부시키가이샤 아루박 터널 자기 저항 소자의 제조 방법
JP2012235015A (ja) * 2011-05-06 2012-11-29 Sony Corp 記憶素子及び記憶装置
JP2012238631A (ja) * 2011-05-10 2012-12-06 Sony Corp 記憶素子、記憶装置
US9231194B2 (en) 2013-03-28 2016-01-05 Intel Corporation High stability spintronic memory
TWI569483B (zh) 2013-06-05 2017-02-01 財團法人工業技術研究院 垂直磁化穿隧式磁阻元件及其製造方法
KR102067442B1 (ko) * 2014-03-20 2020-01-17 코쿠리츠켄큐카이하츠호징 붓시쯔 자이료 켄큐키코 수직 자화막용 하지, 수직 자화막 구조, 수직 mtj 소자 및 이들을 사용한 수직 자기기록매체
CN104733606B (zh) * 2015-04-01 2017-12-15 上海磁宇信息科技有限公司 一种具有双层优化层的磁电阻元件
US10109676B2 (en) 2015-10-15 2018-10-23 Samsung Electronics Co., Ltd. MTJ structures including magnetism induction pattern and magnetoresistive random access memory devices including the same
KR20180098248A (ko) 2015-11-18 2018-09-03 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 자기 터널 접합 소자 및 자기 메모리
US10170691B2 (en) * 2016-01-28 2019-01-01 SK Hynix Inc. Electronic device and method for fabricating the same
US12022742B2 (en) * 2018-07-04 2024-06-25 Sony Semiconductor Solutions Corporation Magnetic tunnel junction element and semiconductor device
KR20220125050A (ko) * 2021-03-04 2022-09-14 삼성전자주식회사 자기터널접합 소자, 자기터널접합 소자를 포함하는 메모리 장치, 및 자기터널접합 소자의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080096055A1 (en) * 2006-10-12 2008-04-24 Fuji Electric Device Technology Co., Ltd Perpendicular magnetic recording medium
US20090080124A1 (en) * 2007-09-25 2009-03-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetoresistive random access memory including the same
US20100080036A1 (en) * 2008-09-30 2010-04-01 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US20100309712A1 (en) * 2008-02-19 2010-12-09 Shunsuke Fukami Magnetic random access memory
US20110013448A1 (en) * 2009-07-14 2011-01-20 Crocus Technology Magnetic element with a fast spin transfer torque writing procedure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4371781B2 (ja) 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
JP2007103471A (ja) * 2005-09-30 2007-04-19 Sony Corp 記憶素子及びメモリ
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US7985994B2 (en) * 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US8558331B2 (en) * 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
US20120104522A1 (en) * 2010-11-01 2012-05-03 Seagate Technology Llc Magnetic tunnel junction cells having perpendicular anisotropy and enhancement layer
US8592927B2 (en) * 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
JP2012238631A (ja) * 2011-05-10 2012-12-06 Sony Corp 記憶素子、記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080096055A1 (en) * 2006-10-12 2008-04-24 Fuji Electric Device Technology Co., Ltd Perpendicular magnetic recording medium
US20090080124A1 (en) * 2007-09-25 2009-03-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetoresistive random access memory including the same
US20100309712A1 (en) * 2008-02-19 2010-12-09 Shunsuke Fukami Magnetic random access memory
US20100080036A1 (en) * 2008-09-30 2010-04-01 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US20110013448A1 (en) * 2009-07-14 2011-01-20 Crocus Technology Magnetic element with a fast spin transfer torque writing procedure

Also Published As

Publication number Publication date
US20120287696A1 (en) 2012-11-15
US9847161B2 (en) 2017-12-19
US20150325782A1 (en) 2015-11-12
TW201246209A (en) 2012-11-16
US9093211B2 (en) 2015-07-28
JP2012238631A (ja) 2012-12-06
CN102779939A (zh) 2012-11-14

Similar Documents

Publication Publication Date Title
TWI509603B (zh) Memory elements and memory devices
JP6090800B2 (ja) 磁気抵抗効果素子および磁気メモリ
TWI530945B (zh) Memory elements and memory devices
TWI467703B (zh) Memory elements and memory devices
CN106887247B (zh) 信息存储元件和存储装置
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
TWI639155B (zh) 儲存元件、儲存裝置及磁頭
JP2012235015A (ja) 記憶素子及び記憶装置
JP2013115413A (ja) 記憶素子、記憶装置
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080436A1 (ja) 記憶素子、記憶装置
JP2013115400A (ja) 記憶素子、記憶装置
JP2013115399A (ja) 記憶素子、記憶装置
JP2013115412A (ja) 記憶素子、記憶装置
JP6028834B2 (ja) スピントランスファトルク記憶素子、記憶装置
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
WO2013080437A1 (ja) 記憶素子、記憶装置
KR20120126014A (ko) 기억 소자, 기억 장치