JP2013187409A - 磁気メモリセル、磁気メモリセルの製造方法 - Google Patents

磁気メモリセル、磁気メモリセルの製造方法 Download PDF

Info

Publication number
JP2013187409A
JP2013187409A JP2012052070A JP2012052070A JP2013187409A JP 2013187409 A JP2013187409 A JP 2013187409A JP 2012052070 A JP2012052070 A JP 2012052070A JP 2012052070 A JP2012052070 A JP 2012052070A JP 2013187409 A JP2013187409 A JP 2013187409A
Authority
JP
Japan
Prior art keywords
layer
film
magnetic
memory cell
magnetic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012052070A
Other languages
English (en)
Other versions
JP5836163B2 (ja
Inventor
Hidetsugu Kariyada
英嗣 苅屋田
Katsumi Suemitsu
克巳 末光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012052070A priority Critical patent/JP5836163B2/ja
Priority to US13/752,210 priority patent/US9065041B2/en
Publication of JP2013187409A publication Critical patent/JP2013187409A/ja
Priority to US14/724,530 priority patent/US9337419B2/en
Application granted granted Critical
Publication of JP5836163B2 publication Critical patent/JP5836163B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】磁気メモリセルのショートや磁性体層の特性の劣化を抑制する。
【解決手段】磁気メモリセル１が、データ記憶層３と、データ記憶層３の上に形成されたトンネルバリア層４と、トンネルバリア層４の一部を覆うようにトンネルバリア層４の上に形成された参照層５と、トンネルバリア層４の参照層５に被覆されていない部分に形成された金属酸化物層７とを具備する。金属酸化物層７は、参照層５のトンネルバリア層４に接している部分の材料の酸化物で形成されている。
【選択図】図２

Description

本発明は、磁気メモリセル及びその製造方法に関し、特に、磁気トンネル接合を備える磁気メモリセル及びその製造方法に関する。
磁気ランダムアクセスメモリ（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の磁気メモリでは、磁気的にデータを記憶する磁気メモリセルとして磁気抵抗効果素子が用いられる。典型的な磁気抵抗効果素子は、トンネルバリア層が２層の磁性体層で挟まれた磁気トンネル接合（ＭＴＪ：Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）を備える。
磁気メモリセルには、２つの磁性体層のうち上方に位置する磁性体層がトンネルバリア層を部分的にしか被覆しない、即ち、上方に位置する磁性体層がアイランド状に形成された構造を有するものがある。
このような構造を有する磁気メモリセルを形成する場合の一つの問題は、アイランド状に形成されるべき上方の磁性体層のエッチングをトンネルバリア層のちょうど表面で止めることは、実際上、困難であることである。例えば、トンネルバリア層の上に磁性体層の残渣が残らないようにするためにはオーバーエッチングが必要になるが、オーバーエッチングを行うと、トンネルバリア層を突き破るトレンチが形成されることがあり、これは、磁気メモリセルのショートの問題を引き起こし得る。
加えて、磁性体層のエッチングの工程の特に最終段階では、下方の磁性体層が薄いトンネルバリア層のみに被覆される状態になり、トンネルバリア層、及び、下方の磁性体層にプラズマダメージが加わる。これは、下方の磁性体層の特性の劣化の問題を引き起こし得る。
Djayaprawira et al., "230%room-temperaturemagnetoresistance in CoFeB/MgO/CoFeB magnetic tunnel junctions", AppliedPhysics Letters, 86, 092502, 2005.
このように、従来の磁気メモリセルの構造及び製造方法においては、磁気メモリセルのショートや磁性体層の特性の劣化の問題が発生する。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施形態では、磁気メモリセルが、第１磁性体層と、第１磁性体層の上に形成されたトンネルバリア層と、トンネルバリア層の一部を覆うようにトンネルバリア層の上に形成された第２磁性体層と、トンネルバリア層の第２磁性体層に被覆されていない部分に形成された金属酸化物層とを具備する。金属酸化物層は、第２磁性体層のトンネルバリア層に接している部分の材料の酸化物で形成されている。
このような磁気メモリセルは、磁気ランダムアクセスメモリに好適に使用される。
他の実施形態では、磁気メモリセルの製造方法が、第１磁性体層の上にトンネルバリア層を形成する工程と、トンネルバリア層の上に第２磁性体層を形成する工程と、第２磁性体層の上にマスクを形成する工程と、第２磁性体層のうちのマスクによって被覆されていない非被覆部分を、第２磁性体層の厚さ方向の途中の位置までエッチングする工程と、第２磁性体層の非被覆部分のうちエッチングされずに残された残存部分を酸化して金属酸化物層を形成する工程とを備えている。
前記実施形態によれば、磁気メモリセルのショートや磁性体層の特性の劣化を抑制することができる。
磁気メモリセルの構造の例を示す断面図である。 図１Ａの構造の磁気メモリセルを形成する際におけるショートの問題を示す断面図である。 一実施形態の磁気メモリセルの構造を示す断面図である。 図２の磁気メモリセルにデータ“１”を書き込む書き込み動作を示す断面図である。 図２の磁気メモリセルにデータ“０”を書き込む書き込み動作を示す断面図である。 図２の磁気メモリセルの読み出し動作を示す断面図である。 図２の磁気メモリセルのＩ−Ｉ断面における構造の例を示す断面図である。 図２の磁気メモリセルのＩＩ−ＩＩ断面における構造の例を示す断面図である。 図２の磁気メモリセルのキャップ層、参照層、及び金属酸化物層の形成工程を説明する断面図である。 図２の磁気メモリセルのキャップ層、参照層、及び金属酸化物層の形成工程を説明する断面図である。 図２の磁気メモリセルのキャップ層、参照層、及び金属酸化物層の形成工程を説明する断面図である。 図２の磁気メモリセルの構造においてショートが防がれるメカニズムを図示する断面図である。 参照層の途中にエンドポイントを設定してエッチングした磁気メモリセルと、ＭｇＯ層の上面にエンドポイントを設定してエッチングした磁気メモリセルにおけるショートの発生の割合を示す表である。 参照層のエッチングのエンドポイントと、飽和磁化の関係を示すグラフである。 参照層とキャップ層のエッチングを行わない場合の磁気メモリセルのＭＨループを示すグラフである。 図１０に示された位置（１）までエッチングを行った場合の磁気メモリセルのＭＨループを示すグラフである。 図１０に示された位置（２）までエッチングを行った場合の磁気メモリセルのＭＨループを示すグラフである。 図１０に示された位置（３）までエッチングを行った場合の磁気メモリセルのＭＨループを示すグラフである。 図１０に示された位置（４）までエッチングを行った場合の磁気メモリセルのＭＨループを示すグラフである。 図１０に示された位置（５）までエッチングを行った場合の磁気メモリセルのＭＨループを示すグラフである。 参照層とキャップ層のエッチングを行わない場合の磁気メモリセルのマイナーループを示すグラフである。 図１０に示された位置（１）までエッチングを行った場合の磁気メモリセルのマイナーループを示すグラフである。 図１０に示された位置（２）までエッチングを行った場合の磁気メモリセルのマイナーループを示すグラフである。 図１０に示された位置（３）までエッチングを行った場合の磁気メモリセルのマイナーループを示すグラフである。 図１０に示された位置（４）までエッチングを行った場合の磁気メモリセルのマイナーループを示すグラフである。 図１０に示された位置（５）までエッチングを行った場合の磁気メモリセルのマイナーループを示すグラフである。 参照層とキャップ層のエッチングを行わない場合の磁気メモリセルのマイナーループの拡大図である。 図１０に示された位置（５）までエッチングを行った場合の磁気メモリセルのマイナーループの拡大図である。 ＭｇＯ層の上に残存される層の膜厚と、ＭｇＯ層の下のＣｏＦｅＢ層の磁気的特性の関係を調べるために使用された試料＃１〜＃５、＃８、＃９の構造を示す断面図である。 図１６の試料＃１〜＃５、＃８、＃９のＣｏＦｅＢ層のＭＨループを示すグラフである。 本実施形態の磁気メモリセルを集積化した磁気ランダムアクセスメモリ（ＭＲＡＭ）の構造の一例を示す断面図である。 図１８のＭＲＡＭの製造方法を示す断面図である。 図１８のＭＲＡＭの製造方法を示す断面図である。 図１８のＭＲＡＭの製造方法を示す断面図である。 図１８のＭＲＡＭの製造方法を示す断面図である。 図１８のＭＲＡＭの製造方法を示す断面図である。 図１８のＭＲＡＭの製造方法を示す断面図である。 図１８のＭＲＡＭの製造方法を示す断面図である。 図１８のＭＲＡＭの製造方法を示す断面図である。 図１８のＭＲＡＭの製造方法を示す断面図である。 図１８のＭＲＡＭの製造方法を示す断面図である。 図１８のＭＲＡＭの製造方法を示す断面図である。 図１８のＭＲＡＭの製造方法を示す断面図である。
本実施形態の磁気メモリセル及びその製造方法の技術的意義を一層に明らかにするために、２つの磁性体層のうち上方に位置する磁性体層がアイランド状に形成された構造において起こり得る問題について、より詳細に説明する。図１Ａは、このような構造の磁気メモリセルの例を示している。磁性体層２０１の上にトンネルバリア層２０２が形成され、トンネルバリア層２０２の上に磁性体層２０３が形成される。磁性体層２０３は、トンネルバリア層２０２の一部のみを被覆するように設けられている。
図１Ａのような構造の磁気メモリセルは、まず、磁性体層２０１とトンネルバリア層２０２と磁性体層２０３の積層体を形成し、その後、磁性体層２０３をエッチングによってパターニングすることで形成される。磁性体層２０３のエッチングは、一般的には、トンネルバリア層２０２の表面で止まるような条件で行われる。
図１Ａの磁気メモリセルの構造には、以下の２つの問題がある。第１に、磁性体層２０１、２０３の間でショートが発生することがある。これは、磁性体層２０３のエッチングを、トンネルバリア層２０２の表面で完全に止まるようにすることは、実際上困難であるためである。トンネルバリア層２０２の上に磁性体層２０３の残渣が残らないようにするためにはオーバーエッチングが必要になるが、オーバーエッチングを行うと、図１Ｂに図示されているように、磁性体層２０１の端の近傍に、トンネルバリア層２０２を突き破るトレンチ２０４が形成されることがある。エッチングの工程において、このトレンチ２０４の内面にトンネルバリア層２０２と磁性体層２０３の材料を含む再付着物層２０５が付着すると、磁性体層２０１と磁性体層２０３とがショートすることがある。磁性体層２０１と磁性体層２０３とがショートすると、メモリセルは機能しない。
第２に、磁性体層２０１の特性の劣化の問題を引き起こし得る。これは、磁性体層２０３のエッチングの工程の特に最終段階では、磁性体層２０１が薄いトンネルバリア層２０２のみに被覆される状態になり、磁性体層２０１にプラズマダメージが加わるためである。
磁性体層２０１の特性の劣化の問題は、特に、磁性体層２０１、２０３の材料として垂直磁気異方性を有する材料を用いると共にトンネルバリア層２０２としてＭｇＯ膜を用いる場合に顕著に表れる。磁性体層２０１、２０３の材料として垂直磁気異方性を有する材料を用いると共にトンネルバリア層２０２としてＭｇＯ膜を用いると良好なＭＲ比が用いられることが知られているが、このような場合に、磁性体層２０３のエッチングをトンネルバリア層２０２（ＭｇＯ層）の上面に到達するまで行うと、磁性体層２０１の垂直磁気異方性が劣化し、場合によっては消失してしまうという現象が現れる。発明者らは、この現象について、下記のように考察している。
まず、磁性体層２０１の材料としてＣｏ／Ｎｉ積層膜（薄いＣｏ膜とＮｉ膜とが繰り返し積層された積層体）を用いた場合には、垂直磁気異方性の起源は、Ｃｏ膜とＮｉ膜の界面にあることが知られている。垂直磁気異方性を持つＣｏ／Ｎｉ積層膜においては、Ｃｏ膜とＮｉ膜がｆｃｃ（１１１）配向で成長される。一方、エッチングのエンドポイントをトンネルバリア層２０２（ＭｇＯ膜）の上面に設定してエッチング処理を行った場合、エッチング時のプラズマ等の影響により、トンネルバリア層２０２を介して、Ｃｏ膜とＮｉ膜の積層構造に乱れが生じ、理想的なｆｃｃ（１１１）配向からずれた状態になる。発明者らは、これがＣｏ／Ｎｉ積層膜の垂直磁気異方性が低下する原因であると推定している。
一方、磁性体層２０１の材料としてＣｏＦｅＢ膜を用い、トンネルバリア層２０２としてＭｇＯ膜を用いた場合には、磁性体層２０１の垂直磁気異方性の起源は、ＣｏＦｅＢ膜とＭｇＯ膜の界面である。詳細には、ＣｏＦｅＢ膜及びＭｇＯ膜は、成膜直後はいずれも非晶質であるが、成膜後の熱処理によって、ＭｇＯ膜がｂｃｃ（１００）に配向し、この影響を受けてＣｏＦｅＢ膜も配向することでＣｏＦｅＢ膜に垂直磁気異方性が発現する。しかしながら、エッチングのエンドポイントをトンネルバリア層２０２（ＭｇＯ膜）の上面に設定してエッチング処理を行った場合、ＣｏＦｅＢ膜とＭｇＯ膜の界面に乱れが生じ、熱処理を行っても、ＭｇＯ膜が理想的にｂｃｃ（１００）配向できなくなる。発明者らは、これがＣｏＦｅＢ膜の垂直磁気異方性が発現しなくなる原因であると考えている。
このように、磁性体層２０１、２０３の材料として垂直磁気異方性を有する材料を用い、トンネルバリア層２０２としてＭｇＯ膜を用いた構造において、磁性体層２０３のエッチングの際にトンネルバリア層２０２の上面をエッチングのエンドポイントに設定すると、磁性体層２０１の垂直磁気異方性が劣化又は消失して、磁気トンネル接合としての本来の性能を発揮できなくなる。プロセスパラメータの変動により、エッチングがトンネルバリア層２０２の内部にまで進行した場合には、上述した影響がより深刻となり、磁性体層２０１が完全に垂直磁気異方性を消失したり、磁化自体が消失したりすることが、実験的に観測されている。
以下に述べられる本実施形態の磁気メモリセルの構造及び製造方法は、このような問題に対処するためのものであり、磁気メモリセルのショートや磁性体層の特性の劣化を効果的に抑制する。以下、本実施形態の磁気メモリセルの構造及び製造方法について詳細に説明する。
図２は、本実施形態の磁気メモリセル１の構造を示す断面図である。磁気メモリセル１は、いわゆる磁壁移動型の磁気メモリセルとして構成されており、磁化固定層２−１、２−２と、データ記憶層３と、トンネルバリア層４と、参照層５と、キャップ層６とを備えている。以下においては、磁気メモリセル１を構成するこれらの層の積層方向がＺ方向であり、Ｚ方向に直交する平面がＸＹ面であると定義して説明を行う。
磁化固定層２−１、２−２は、固定された磁化を有する層であり、磁気的にハードであり、且つ、垂直磁気異方性を有する強磁性体で構成されている。磁化固定層２−１、２−２の磁化は、互いに反平行な方向に（逆方向に）固定されている。本実施形態では、磁化固定層２−１の磁化が＋Ｚ方向（上方向）に、磁化固定層２−２の磁化が−Ｚ方向（下方向）に固定されている。磁化固定層２−１、２−２は、データ記憶層３の一部分の磁化を交換結合又は静磁結合によって固定する機能を有している。
データ記憶層３は、磁化の向きとしてデータを記録する層であり、磁化固定層２−１、２−２の上に形成されている。データ記憶層３は、磁気的にソフトであり、且つ、垂直磁気異方性を有するように構成されている。データ記憶層３のうち、磁化固定層２−１に接合する部分（以下、「磁化固定領域３１−１」という。）の磁化は磁化固定層２−１の磁化と同一方向に固定され、磁化固定層２−２に接合する部分（以下、「磁化固定領域３１−２」という。）の磁化は磁化固定層２−２の磁化と同一方向に固定される。即ち、本実施形態では、磁化固定領域３１−１の磁化が＋Ｚ方向に固定され、磁化固定領域３１−２の磁化が＋Ｚ方向に固定される。一方、データ記憶層３のうちの磁化固定領域３１−１、３１−２の間の部分（以下、「磁化反転領域３２」という。）の磁化は、＋Ｚ方向、−Ｚ方向の間で反転可能である。磁化反転領域３２の磁化の向きが、データに対応づけられている。例えば、磁化反転領域３２の磁化が−Ｚ方向（下方向）である状態がデータ“１”、＋Ｚ方向（上方向）である状態がデータ“０”に対応づけられている。
トンネルバリア層４は、データ記憶層３の上面を覆うように形成されている、薄い、非磁性の絶縁膜である。本実施形態では、トンネルバリア層４としてＭｇＯ層が使用される。
参照層５は、固定された磁化を有する層であり、トンネルバリア層４の上面の一部を覆うように形成されている。参照層５は、第１強磁性層５１と、非磁性層５２と、第２強磁性層５３とを備えている。第１強磁性層５１、第２強磁性層５３は、いずれも、磁気的にハードであり、且つ、垂直磁気異方性を有している。非磁性層５２は、第１強磁性層５１と第２強磁性層５３とを反強磁性的に結合する非磁性の金属層である。第１強磁性層５１と第２強磁性層５３とを反強磁性的に結合することで、第１強磁性層５１と第２強磁性層５３の磁化は、互いに逆の方向に固定されている。本実施形態では、第１強磁性層５１の磁化は＋Ｚ方向（上方向）に固定され、第２強磁性層５３の磁化は−Ｚ方向（上方向）に固定されている。
キャップ層６は、参照層５を覆うように設けられた金属層であり、参照層５を保護するために用いられる。
金属酸化物層７は、トンネルバリア層４の上面のうち、参照層５によって被覆されていない部分を覆う層であり、金属酸化物で形成されている。後述されるように、金属酸化物層７は、製造工程において、第１強磁性層５１の一部分（図２では符号５１ａで示されている部分）を構成する材料の酸化物で形成される。データ記憶層３、トンネルバリア層４、参照層５、キャップ層６、及び、金属酸化物層７の構造や形成方法については、後に詳細に説明する。
上述のデータ記憶層３の磁化反転領域３２とトンネルバリア層４と参照層５の第１強磁性層５１とは磁気トンネル接合を構成しており、該磁気トンネル接合の抵抗値は、磁化反転領域３２の磁化と参照層５の第１強磁性層５１の相対方向に応じて変化する。データ記憶層３の磁化反転領域３２が参照層５の第１強磁性層５１と同じ＋Ｚ方向（上方向）に向けられると、該磁気トンネル接合の抵抗は相対的に小さくなる。一方、データ記憶層３の磁化反転領域３２が参照層５の第１強磁性層５１と反対の−Ｚ方向（下方向）に向けられると、該磁気トンネル接合の抵抗は相対的に大きくなる。
図２の構成の磁気メモリセル１へのデータ書き込みは、磁化反転領域３２を通過する書き込み電流を磁気固定領域３１−１、３１−２の間で流すことで行われる。例えば、磁化反転領域３２の磁化が−Ｚ方向（下方向）である状態がデータ“１”、＋Ｚ方向（上方向）である状態がデータ“０”に対応づけられている場合を考える。この場合、図３Ａに図示されているように、データ“１”を書き込むには、磁気固定領域３１−１から磁化反転領域３２を介して磁化固定領域３１−２に書き込み電流ＩＷが流される。これにより、磁化固定領域３１−２から磁化反転領域３２にスピン偏極電子が注入され、このスピン偏極電子によって磁壁３３が磁化固定領域３１−１と磁化反転領域３２の境界に移動し、磁化反転領域３２の磁化が磁化固定領域３１−２と同一方向、即ち、−Ｚ方向に向けられる。これにより、データ“１”が書き込まれる。一方、図３Ｂに図示されているように、データ“０”を書き込むには、磁気固定領域３１−１から磁化反転領域３２を介して磁化固定領域３１−２に書き込み電流ＩＷが流される。これにより、磁化固定領域３１−２から磁化反転領域３２にスピン偏極電子が注入され、このスピン偏極電子によって磁壁３３が磁化固定領域３１−２と磁化反転領域３２の境界に移動し、磁化反転領域３２の磁化が磁化固定領域３１−１と同一方向、即ち、＋Ｚ方向に向けられる。これにより、データ“０”が書き込まれる。書き込み電流ＩＷは、例えば、磁化固定層２−１、２−２の間に電圧を加えることで流すことができる。
一方、磁気メモリセル１からのデータ読み出しは、図４に図示されているように、磁化反転領域３２とトンネルバリア層４と第１強磁性層５１とで形成されている磁気トンネル接合に読み出し電流ＩＲを流すことで行われる。該磁気トンネル接合の抵抗値は、磁化反転領域３２と第１強磁性層５１の磁化の相対方向、即ち、磁気メモリセル１に書き込まれているデータに応じて変化するので、該磁気トンネル接合の抵抗値の変化を検知することで磁気メモリセル１に書き込まれているデータを判別することができる。例えば、磁化固定層２−１、２−２を接地すると共にキャップ層６に所定電圧を印加し、この時に流れる読み出し電流ＩＲの大きさを検知することで、磁気メモリセル１に書き込まれているデータを判別してもよい。また、キャップ層６に接続されている配線（読み出し配線）を通じて一定の読み出し電流ＩＲを流し、該配線の電位を検知することで磁気メモリセル１に書き込まれているデータを判別してもよい。
続いて、データ記憶層３、トンネルバリア層４、参照層５、キャップ層６、及び、金属酸化物層７の構造及び形成方法について、詳細に説明する。
図５は、図２のＩ−Ｉ断面における磁気メモリセル１の構造を示す断面図である。本実施形態では、トンネルバリア層４としてｂｃｃ（００１）配向の結晶性のＭｇＯ層が用いられる。該ＭｇＯ層の厚さは、一例では１．４５ｎｍである。以下において、トンネルバリア層４の材料に着目する場合には、ＭｇＯ層４と記載することがある。
データ記憶層３としては、例えば、垂直磁化膜３４と、該垂直磁化膜３４の上面に形成された極めて薄い膜厚のＴａ膜３５と、該Ｔａ膜３５の上面に形成されたＣｏＦｅＢ膜３６とで構成される積層体が用いられる。垂直磁化膜３４としては、例えば、Ｃｏ／Ｎｉ積層膜と、その上面に形成されたＰｔ膜と、該Ｐｔ膜の上面に形成されたＣｏ膜との積層体を使用してもよい。ここで、Ｃｏ／Ｎｉ積層膜とは、薄いＣｏ膜と薄いＮｉ膜とが繰り返して積層されている積層体である。このような構造の垂直磁化膜３４は、ｆｃｃ（１１１）配向を持つように形成することで、強い垂直磁気異方性を持たせることができる。
上記の構造のデータ記憶層３は、磁気トンネル接合のＭＲ比の向上に有効な上に、良好な垂直磁気異方性を示す。例えば非特許文献１に開示されているように、トンネルバリア層４としてＭｇＯ層を用いる場合、データ記憶層３の少なくともトンネルバリア層４に接する部分にＣｏＦｅＢ膜３６を用いることで磁気トンネル接合のＭＲ比を向上させることができる。ここで、ＣｏＦｅＢ膜は本来的には面内磁気異方性を持ちやすい材料であるが、垂直磁化膜３４として強い垂直磁気異方性を示す膜（例えば、上記のＣｏ／Ｎｉ積層膜とその上面に形成されたＰｔ膜と該Ｐｔ膜の上面に形成されたＣｏ膜とで構成される積層体）と組み合わせて用いることで、ＣｏＦｅＢ膜３６にも垂直磁気異方性を発現させることができる。
ここで、垂直磁化膜３４とＣｏＦｅＢ膜３６の間に挿入された極めて薄いＴａ膜３５は、アモルファス相の中間層として機能し、ｆｃｃ（１１１）配向の垂直磁化膜３４の上方にＣｏＦｅＢ膜３６を形成した場合に、垂直磁化膜３４の結晶配向の影響がＣｏＦｅＢ膜３６に及ばないようにする機能を有している。トンネルバリア層４としてｂｃｃ（００１）配向のＭｇＯ層を用いる場合、ＣｏＦｅＢ膜３６をｂｃｃ（１００）配向を持つように形成することでＭＲ比を向上させることができる。Ｔａ膜３５は、垂直磁化膜３４のｆｃｃ（１１１）配向の影響がＣｏＦｅＢ膜３６に及ぶことを妨げ、ＣｏＦｅＢ膜３６をｂｃｃ（１００）配向を持つように形成することを容易にする。
一実施形態では、垂直磁化膜３４のＣｏ／Ｎｉ積層膜は、５枚の膜厚０．３ｎｍのＣｏ膜と４枚の０．６ｎｍのＮｉ膜が交互に積層された構成を有していてもよい（この場合、最上層と最下層がＣｏ膜になる）。又、該Ｃｏ／Ｎｉ積層膜の上に形成されるＰｔ膜、Ｃｏ膜の膜厚は、例えば、１．４ｎｍ、０．８ｎｍである。この場合、垂直磁化膜３４全体の膜厚は、６．１ｎｍになる。また、Ｔａ膜３５、ＣｏＦｅＢ膜３６の膜厚は、例えば、０．４５ｎｍ、０．９ｎｍである。Ｔａ膜３５は、必ずしも、連続膜として形成されなくてもよい。Ｔａ膜３５は、垂直磁化膜３４を部分的に被覆する島状の構造を有するように形成されてもよい。
なお、データ記憶層３としては、垂直磁化膜３４とＴａ膜３５とＣｏＦｅＢ膜３６とで構成される積層体の代わりに、垂直磁化膜３４を除いたＴａ膜３５とＣｏＦｅＢ膜３６の積層体を使用してもよく、また、（Ｃｏ／Ｎｉ）ｎ／Ｐｔ／Ｃｏ積層膜３４のみを使用してもよい。また、磁化固定層２−１、２−２とデータ記憶層３の間に、データ記憶層３を構成する膜の膜質を向上させるための薄い下地層を挿入してもよい。
参照層５は、上述の通り、第１強磁性層５１と非磁性層５２と第２強磁性層５３とを備えている。本実施形態では、非磁性層５２としては、本実施形態では、Ｒｕ膜が使用され、第２強磁性層５３としてはＣｏ／Ｐｔ積層膜が使用される。ここで、Ｃｏ／Ｐｔ積層膜とは、薄いＣｏ膜と薄いＰｔ膜とが繰り返して積層された積層体を意味しており、垂直磁気異方性を有している。
一方、第１強磁性層５１としては、ＣｏＦｅＢ膜５１１と、極めて膜厚が薄いＴａ膜５１２と、Ｃｏ／Ｐｔ積層膜５１３とが積層された積層体が使用される。ＣｏＦｅＢ膜５１１と、Ｔａ膜５１２と、Ｃｏ／Ｐｔ積層膜５１３とが積層された積層体を第１強磁性層５１として使用することで、第１強磁性層５１に強い垂直磁気異方性を発現させると共にＭＲ比を向上することが可能になる。詳細には、ｂｃｃ（００１）配向のＭｇＯ層４の上にｂｃｃ（１００）配向のＣｏＦｅＢ膜５１１が形成された構造は、例えば非特許文献１に開示されているように、大きなＭＲ比を得るために好適である。
ただし、ＣｏＦｅＢ膜５１１は、面内磁気異方性を持ちやすい材料であり、これは、垂直磁気異方性を持つ強磁性層で磁気メモリセル１を構成する上で問題になり得る。この問題を解決するために垂直磁気異方性を発現するｆｃｃ（１１１）配向のＣｏ／Ｐｔ積層膜５１３が使用される。垂直磁気異方性を発現するＣｏ／Ｐｔ積層膜５１３をＣｏＦｅＢ膜５１１と磁気的に結合させることで、ＣｏＦｅＢ膜５１１にも垂直磁気異方性を発現させることができる。
その一方で、ｆｃｃ（１１１）配向のＣｏ／Ｐｔ積層膜５１３がＣｏＦｅＢ膜５１１に直接に接していると、製造工程において参照層５の成膜後に高温熱処理が行われた場合に、Ｃｏ／Ｐｔ積層膜５１３の結晶構造がＣｏＦｅＢ膜５１１に影響を及ぼし、ＣｏＦｅＢ膜５１１が良好なｂｃｃ構造に遷移することが妨げられる。そうなると、ＣｏＦｅＢ膜５１１に接するＭｇＯ層もｂｃｃ構造をとることが困難となる。結果として、本来期待される高いＭＲ比が実現されなくなる。
極めて膜厚が薄いＴａ膜５１２は、ｂｃｃ（１００）配向のＣｏＦｅＢ膜５１１とｆｃｃ（１１１）配向のＣｏ／Ｐｔ積層膜５１３との間の結晶構造の連続性を遮断する役割を果たす。極めて膜厚が薄いＴａ膜５１２は、アモルファス相を持つ中間層として成長されるため、高温熱処理においてＣｏ／Ｐｔ積層膜５１３からＣｏＦｅＢ膜５１１にｆｃｃ結晶配向が伝播することを防ぐ。これは、ＭｇＯ層４とＣｏＦｅＢ膜５１１とが良好なｂｃｃ構造をとることを可能にし、ＭＲ比を有効に向上させる。
本実施形態では、第１強磁性層５１のＣｏＦｅＢ膜５１１、Ｔａ膜５１２、Ｃｏ／Ｐｔ積層膜５１３の膜厚は、それぞれ、１．２ｎｍ、０．４５ｎｍ、３．６ｎｍである。Ｔａ膜５１２は、必ずしも、連続膜として形成されなくてもよい。Ｔａ膜５１２は、ＣｏＦｅＢ膜５１１を部分的に被覆する島状の構造を有するように形成されてもよい。また、厚さ３．６ｎｍのＣｏ／Ｐｔ積層膜５１３は、例えば、厚さ０．４ｎｍの５層のＣｏ膜と、厚さ０．４ｎｍの４層のＰｔ膜とを交互に積層して形成可能である。この場合、Ｃｏ／Ｐｔ積層膜５１３の最下部、最上部にＣｏ膜が位置することになる。
また、キャップ層６としては、Ｐｔ膜６１、Ｒｕ膜６２、Ｐｔ膜６３、Ｒｕ膜６４、及び、Ｔａ膜６５の積層体が使用される。本実施形態では、Ｐｔ膜６１、Ｒｕ膜６２、Ｐｔ膜６３、Ｒｕ膜６４、及び、Ｔａ膜６５の膜厚は、それぞれ、０．８ｎｍ、７ｎｍ、５ｎｍ、５ｎｍ、５０ｎｍである。
一方、図６は、ＩＩ−ＩＩ断面における磁気メモリセル１の構造を示す断面図である。トンネルバリア層４が参照層５に被覆されていない位置にあるＩＩ−ＩＩ断面においては、トンネルバリア層４（ＭｇＯ層）の上に金属酸化物層７が形成されている。金属酸化物層７は、参照層５の一部分の材料が酸化された酸化物として形成されている。本実施形態では、参照層５がＣｏＦｅＢ膜５１１とＴａ膜５１２とを含んでいる一方で、金属酸化物層７が、ＣｏＦｅＢが酸化されて形成される酸化物、及び、Ｔａが酸化されて形成される酸化物とで形成されている。
図７Ａ〜図７Ｃは、磁気メモリセル１の形成工程、より具体的には、参照層５、キャップ層６（図５参照）、及び、金属酸化物層７（図６参照）の形成工程を示す断面図である。まず、図７Ａに図示されているように、磁化固定層２−１、２−２が形成された後、データ記憶層３、トンネルバリア層４、参照層５、キャップ層６が成膜され、パターニングされる。
続いて、図７Ｂに図示されているように、キャップ層６の上にハードマスク９が形成される。ハードマスク９は、例えば、シリコン酸化膜とシリコン窒化膜の積層体で形成される。続いて、図７Ｃに図示されているように、キャップ層６及び参照層５のうち、ハードマスク９によって被覆されていない部分がエッチングされる。
詳細には、まず、キャップ層６のうち、最上層に位置するＴａ膜６５が、塩素ガスをエッチングガスとして用いながらエッチングされる。このエッチングは、エンドポイント検出を行いながら行われ、エッチングのエンドポイントが検出されたあと、一定のオーバーエッチングが行われる。続いて、Ａｒガスでパージがなされた後、Ｈｅガスを主成分とし、少量のＨ２ガスを含んだ還元ガス雰囲気中で、還元処理が行われる。
更に、キャップ層６の残部と参照層５とがエッチングされる。このエッチングには、アルコール系のガス、具体的にはメタノール（ＣＨ３ＯＨ）がエッチングガスとして用いられる。
ただし、参照層５は厚さ方向の途中の位置までしかエッチングされない。エッチングポイントの検出を行いながら、所望の位置でエッチングが停止される。一例としては、キャップ層６の残部（即ち、Ｐｔ膜６１、Ｒｕ膜６２、Ｐｔ膜６３及びＲｕ膜６４）と参照層５の第２強磁性層５３（Ｃｏ／Ｐｔ積層膜）、非磁性層５２（Ｒｕ膜）、及び、Ｃｏ／Ｐｔ積層膜５１３がエッチングされる一方で、Ｔａ膜５１２とＣｏＦｅＢ膜５１１とがエッチングされずに残存される。
ここで、アルコール系のエッチングガスは酸化性を有しているので、エッチング処理の過程において参照層５の残存された部分のうち、ハードマスク９によって被覆されずに露出されている部分が酸化され、絶縁体の金属酸化物層７が形成される。例えば、Ｔａ膜５１２とＣｏＦｅＢ膜５１１とがエッチングされずに残存される場合、Ｔａ膜５１２とＣｏＦｅＢ膜５１１のうち、ハードマスク９によって被覆されていない部分が酸化され、Ｔａの酸化物とＣｏＦｅＢの酸化物とを含む金属酸化物層７が形成される。この金属酸化物層７は、絶縁性を有し、参照層５とデータ記憶層３とを電気的に分離する役割を果たす。このような工程により、図２に図示されている磁気メモリセル１を形成することができる。
酸化性を有しないエッチングガスでキャップ層６と参照層５をエッチングしてもよい。このような場合には、参照層５の残存された部分はエッチングにおいては酸化されないので、酸化雰囲気におけるアニール処理を追加的に行うことで、ハードマスク９によって被覆されていない部分を酸化して金属酸化物層７を形成することができる。ただし、上記の実施形態のように酸化性を有するアルコール系のエッチングガスを用いることは、金属酸化物層７の形成のために酸化雰囲気におけるアニール処理を追加する必要がなく、工程の簡略化のために好ましい。
本実施形態の磁気メモリセル１の構造及び形成工程の一つの利点は、磁気メモリセル１のショートを抑制できる点にある。本実施形態では、トンネルバリア層４の上に金属酸化物層７が存在する状態でエッチングが停止される。このため、図８に図示されているように、トレンチ１１が参照層５の端の近傍に形成されても、トレンチ１１がトンネルバリア層４を突き破る可能性を抑制することができる。したがって、エッチングの過程で再付着物１２がトレンチ１１の内面に付着しても、参照層５とデータ記憶層３とがショートする事態の発生が抑制される。
発明者は、本実施形態の磁気メモリセル１の形成工程によるショートの抑制の効果を実証する実験を行った。具体的には、参照層５の途中の位置（具体的には、Ｔａ膜５１２の上面の位置）をエンドポイントに設定してエッチングを行った場合（実施例）と、ＭｇＯ層４の上面をエンドポイントに設定してエッチングを行った場合（比較例）のそれぞれについて、所定数の磁気メモリセル１が形成されたウェハが６枚ずつ作製された。他の作製条件は同一である。各ウェハについて、ショートしている磁気メモリセル１の割合が電気的測定により測定された。
図９は、本実施形態の磁気メモリセル１の形成工程によるショートの抑制の効果を示す表である。図９から理解されるように、ＭｇＯ層４の上面をエンドポイントに設定してエッチングを行った比較例では、ショートしている磁気メモリセル１の割合が９５．２％以上と高くなっていた。一方、参照層５の途中の位置をエンドポイントに設定してエッチングを行った実施例では、ショートしている磁気メモリセル１の比率を１．３〜３．５％に抑制することができた。
本実施形態の磁気メモリセル１の構造及び形成工程の更なる利点は、エッチング処理によってデータ記憶層３に加わるダメージを低減し、磁気メモリセル１の磁気的特性を向上させることができることである。本実施形態の磁気メモリセル１の構造及び形成工程では、エッチング処理の間において、データ記憶層３がトンネルバリア層４と金属酸化物層７とによって被覆された状態を維持することができる。即ち、データ記憶層３を被覆する層の膜厚を増大させることができる。したがって、データ記憶層３に加わるダメージを低減することができる。
参照層５及びキャップ層６のエッチング処理において、エッチングが停止される位置は、磁気メモリセル１の磁気的特性、特に、データ記憶層３の磁気的特性に影響を及ぼす。以下では、エッチングが停止される位置と磁気的特性の関係について議論する。
図１０は、エッチングが停止される位置と、磁気メモリセル１全体の飽和磁化の関係を示すグラフである。図１０のグラフは、次のような実験によって得られている。磁化固定層２−１、２−２を形成した後、データ記憶層３、トンネルバリア層４、参照層５及びキャップ層６が成膜され、ハードマスク９が形成された。その後、次の位置（１）〜（５）をエッチングのエンドポイントに設定してエッチング処理が行われた：
位置（１）：Ｐｔ膜６１の上面
位置（２）：第２強磁性層５３（Ｃｏ／Ｐｔ積層膜）の厚さ方向の中間の位置
位置（３）：非磁性層５２（Ｒｕ膜）の厚さ方向の中間の位置
位置（４）：第１強磁性層５１のＣｏ／Ｐｔ積層膜５１３の厚さ方向の中間の位置
位置（５）：Ｔａ膜５１２の上面
なお、位置（０）は、ハードマスク９の形成後、エッチング処理を行わずにハードマスク９を除去したことを意味している。
図１０から理解されるように、エッチングの進行に伴い試料（即ち、磁気メモリセル１の全体）の飽和磁化が低下している。第２強磁性層５３及び第１強磁性層５１のうち除去される部分が多くなるほど飽和磁化が小さくなることが予期されることを考慮すると、図１０の結果は、参照層５及びキャップ層６のエッチング処理において、概ね、狙い通りの位置までエッチングできていることを意味している。
図１１は、エッチング処理を行っていない試料（位置（０））のＭＨループ（磁化−磁場特性のループ）を示しており、図１２Ａ〜図１２Ｅは、それぞれ、位置（１）〜（５）までエッチングを行った試料のＭＨループを示している。これらのＭＨループの測定においては、各試料に＋Ｚ方向に−１００００（Ｏｅ）から１００００（Ｏｅ）の間で磁場を変化させている。Ｚ軸方向（試料の上下方向）に磁場が印加されているから、図１１、図１２Ａ〜図１２ＥのＭＨループは、試料の垂直磁気異方性を示している。
エッチングを行っていない試料（位置（０）の試料）については、磁場の印加により、第１強磁性層５１のＣｏ／Ｐｔ積層膜５１３及び第２強磁性層５３（Ｃｏ／Ｐｔ積層膜）の磁化が反転するため、いわゆるバタフライ型のＭＨループが得られる。また、磁化が反転した後の磁化の増加が少なく、磁化の飽和が明瞭に観察される。
位置（１）〜（５）の試料では、バタフライ型のＭＨループが観察されなくなる。ただし、位置（１）〜（３）の試料では、磁場が小さい領域においても磁化の緩やかな増加が観察され、磁化の飽和が不完全である一方で、位置（４）、（５）の試料では、磁化の飽和が観察される。
この結果は、エッチング処理に、Ｃｏ／Ｐｔ積層膜（第１強磁性層５１のＣｏ／Ｐｔ積層膜５１３及び第２強磁性層５３）が残存するような位置でエッチングが止められた場合（即ち、位置（１）〜（３）の場合）、残存されたＣｏ／Ｐｔ積層膜が、垂直磁気異方性を失って面内磁気異方性を持つようになることを反映していると考えられる。参照層５がエッチングされていない位置（１）の試料、参照層５の第２強磁性層５３（Ｃｏ／Ｐｔ積層膜）の一部のみがエッチングされている位置（２）の試料、及び、参照層５の第２強磁性層５３のみがエッチングされている位置（３）の試料においては、第１強磁性層５１のＣｏ／Ｐｔ積層膜５１３が完全に残存している。加えて、位置（１）の試料については第２強磁性層５３も完全に残存しており、位置（２）の試料においては第２強磁性層５３の一部が残存している。エッチング処理により面内磁気異方性を示すＣｏ／Ｐｔ積層膜が残存する位置（１）〜（３）の試料では、磁化の飽和が悪くなる。一方、第１強磁性層５１のＣｏ／Ｐｔ積層膜５１３と第２強磁性層５３（Ｃｏ／Ｐｔ積層膜）とが完全に除去されている位置（５）の試料、及び、Ｃｏ／Ｐｔ積層膜５１３と第２強磁性層５３の大半が除去される位置（４）の試料では、面内磁気異方性を持つＣｏ／Ｐｔ積層膜が概ね残存していないため、比較的明瞭な磁化の飽和が観察される。ここで、位置（４）の試料では、第１強磁性層５１のＣｏ／Ｐｔ積層膜５１３の一部が残存しているが、酸化性を有するアルコール系のエッチングガスの使用により、残存しているＣｏ／Ｐｔ積層膜５１３が酸化し、面内磁気異方性を失っていると考えられる。
面内磁気異方性を示すＣｏ／Ｐｔ積層膜が磁気メモリセル１に残存することは、データ記憶層３の垂直磁気異方性を劣化させるため好ましくない。発明者らは、各試料のマイナーループを評価することにより、この事実を実証した。マイナーループは、各試料に＋Ｚ方向に−５００（Ｏｅ）から５００（Ｏｅ）の間で磁場を変化させながら測定されている。マイナーループは、データ記憶層３の磁化反転を示しており、角型のマイナーループは、データ記憶層３が垂直磁気異方性を保っていることを示している。
図１３は、エッチング処理を行っていない試料（位置（０）の試料）の磁化−磁場特性のマイナーループを示しており、図１４Ａ〜図１４Ｅは、それぞれ、位置（１）〜（５）までエッチングを行った試料のマイナーループを示している。
エッチング処理を行っていない位置（０）の試料では、角型のマイナーループが得られている。これは、データ記憶層３が垂直磁気異方性を有していることを意味している。ここで、位置（０）の試料における磁化−磁場特性のオフセットは、Ｃｏ／Ｐｔ積層膜（第１強磁性層５１のＣｏ／Ｐｔ積層膜５１３及び第２強磁性層５３）が発生する磁場の影響によるものと考えられる。
エッチング処理により面内磁気異方性を示すＣｏ／Ｐｔ積層膜が磁気メモリセル１に残存している位置（１）〜（３）の試料では、マイナーループにおいて、明瞭なヒステリシスが現れない。これは、面内磁気異方性を持つＣｏ／Ｐｔ積層膜により、データ記憶層３に面内磁気異方性が誘起されるためと考えられる。
一方、面内磁気異方性を示すＣｏ／Ｐｔ積層膜が磁気メモリセル１から概ね除去されている位置（４）、（５）の試料では、マイナーループにおいてヒステリシスが観察される。これは、データ記憶層３において垂直磁気異方性が得られていることを意味している。特に、位置（５）の試料（即ち、第１強磁性層５１のＣｏ／Ｐｔ積層膜５１３及び第２強磁性層５３が完全に除去されている試料）では、明瞭な角型のマイナーループが得られる。これは、位置（５）の試料では、データ記憶層３において良好な垂直磁気異方性が得られていることを意味している。
図１５Ａは、試料（０）のマイナーループの拡大図であり、図１５Ｂは、試料（５）のマイナーループの拡大図である。図１５Ａ、図１５Ｂから飽和磁化を読み取ると、エッチング処理が行われていない試料（０）の飽和磁化は７．９×１０−５（ｅｍｕ／ｃｍ２）であり、第１強磁性層５１のＣｏ／Ｐｔ積層膜５１３及び第２強磁性層５３が完全に除去されている試料（５）の飽和磁化は８．５×１０−５（ｅｍｕ／ｃｍ２）である。即ち、第１強磁性層５１のＣｏ／Ｐｔ積層膜５１３及び第２強磁性層５３を完全に除去することで、エッチング処理を行わない場合と同程度の良好な垂直磁気異方性をデータ記憶層３に発現させることができる。
以上の議論から、参照層５のエッチングを停止させる位置は、面内磁気異方性を持つＣｏ／Ｐｔ積層膜が磁気メモリセル１に残存しないような位置、即ち、第２強磁性層５３を完全に除去し、更に、少なくとも、Ｃｏ／Ｐｔ積層膜５１３の一部を除去するように設定されることが好ましいことが理解される。加えて、Ｔａ膜５１２の上面まで参照層５をエッチングしてＣｏ／Ｐｔ積層膜５１３を完全に除去することで、良好な垂直磁気異方性をデータ記憶層３に発現させることができる。
ここで、参照層５のエッチングにおいて、Ｔａ膜５１２が除去されずＴａ膜５１２の上面に到達するまで行うことは、ショート欠陥の抑制にも有効である。Ｔａ膜５１２は、比較的酸化されやすく、また、良好な絶縁性を有している。参照層５のエッチングをＴａ膜５１２を除去せずに停止した場合、金属酸化物層７の最上部が主としてＴａの酸化物で形成されることになり、これは、ショート欠陥の抑制に寄与する。
面内磁気異方性を示すＣｏ／Ｐｔ積層膜を磁気メモリセル１に残存させないという観点では、第１強磁性層５１のＴａ膜５１２を除去し、又は、Ｔａ膜５１２の下のＣｏＦｅＢ膜５１１を一部除去してもよい。ただし、トンネルバリア層４の上に残存している層が薄くなりすぎると、エッチング処理においてデータ記憶層３にダメージが加えられ、データ記憶層３の磁気的特性が劣化するため、一定程度の膜厚の層がトンネルバリア層４の上に残存していることが望ましい。以下に述べられるような発明者の検討によると、トンネルバリア層４の上に残存している金属酸化物層７の膜厚は、１．０ｎｍ以上であることが好ましい。
発明者は、トンネルバリア層４の上に残存している層の膜厚と、データ記憶層３の磁気特性の関係を、図１６に図示されているような試料のＭＨループを計測することによって調べた。試料＃８、＃９では、基板の上に、膜厚０．８ｎｍの第１Ｔａ膜、１．０ｎｍのＣｏＦｅＢ膜、１．４５ｎｍのＭｇＯ膜及び５．０ｎｍの第２Ｔａ膜で構成される積層体が形成されている。第２Ｔａ膜及びＭｇＯ膜のエッチングは行われていない。試料＃１は、試料＃８、＃９と同一構造の積層体を基板の上に形成した後、第２Ｔａ膜を３．０ｎｍだけエッチングすることで得られている。試料＃１では、厚さ２．０ｎｍの第２Ｔａ膜が残存している。同様に、試料＃２は、試料＃８、＃９と同一構造の積層体を基板の上に形成した後、第２Ｔａ膜を４ｎｍだけエッチングすることで得られている。試料＃２では、厚さ１．０ｎｍの第２Ｔａ膜が残存している。試料＃３は、試料＃８、＃９と同一構造の積層体を基板の上に形成した後、第２Ｔａ膜を完全にエッチングすることで得られている。試料＃４、＃５は、試料＃８、＃９と同一構造の積層体を基板の上に形成した後、第２Ｔａ膜をエッチングし、更に、オーバーエッチングをすることで得られている。ここで、試料＃５のオーバーエッチング時間のほうが、試料＃４のオーバーエッチング時間よりも長く、試料＃５のＭｇＯ膜の膜厚（１．４５−β（ｎｍ））は、試料＃４のＭｇＯ膜の膜厚（１．４５−α（ｎｍ））よりも薄い。
図１７は、図１６に図示されている各試料のＣｏＦｅＢ膜のＭＨループを示すグラフである。ＭＨループの測定では、−１０００（Ｏｅ）から１０００（Ｏｅ）の間で変化する磁場が、第１Ｔａ膜、ＣｏＦｅＢ膜、ＭｇＯ膜及び第２Ｔａ膜の積層方向に印加されている。図１７から理解されるように、ＭｇＯ膜の上に１．０ｎｍの第２Ｔａ膜が残存されている試料＃２、及び、ＭｇＯ膜の上に膜が存在しない試料＃３〜＃５については、ＭＨループが発現せず、垂直磁気異方性が失われていた。一方、ＭｇＯ膜の上に２．０ｎｍの第２Ｔａ膜が残存している試料＃１については、ＭＨループが観察される。この結果は、垂直磁気異方性の維持という観点からは、ＭｇＯ膜の上に１．０ｎｍを超える膜が残存していることが望ましいことを意味している。即ち、図２に図示されているような磁気メモリセル１については、トンネルバリア層４の上に残存している金属酸化物層７の膜厚が１．０ｎｍを超えていることが望ましいことを意味している。
以上に説明されているように、本実施形態の磁気メモリセル１の構造及び形成工程によれば、トンネルバリア層４の上に金属酸化物層７を残存させることで、データ記憶層３と参照層５の間のショートの発生を抑制することができる。加えて、本実施形態の磁気メモリセル１の構造及び形成工程によれば、データ記憶層３に作用するダメージを抑制し、データ記憶層３の磁気特性を向上させることができる。
なお、本実施形態では、第１強磁性層５１として、ＣｏＦｅＢ膜５１１と、極めて膜厚が薄いＴａ膜５１２と、Ｃｏ／Ｐｔ積層膜５１３とが積層された積層体が使用されるが、第１強磁性層５１として用いられる積層体が、異なる材料で形成されてもよい。例えば、Ｔａ膜５１２の代わりに、他の材料の極めて膜厚が薄い非磁性の高融点金属膜を使用してもよい。例えば、Ｔａ膜５１２の代わりに、Ｗ膜やＴｉ膜等を使用してもよい。また、Ｃｏ／Ｐｔ積層膜５１３の代わりに、他の垂直磁気異方性を示す強磁性膜又は積層体を使用してもよい。例えば、薄いＣｏ膜、Ｐｔ膜、Ｎｉ膜が繰り返して積層されているＣｏ／Ｐｔ／Ｎｉ膜が、Ｃｏ／Ｐｔ積層膜５１３の代わりに使用されてもよい。
また、非磁性層５２としては、Ｒｕ膜の代わりに、第１強磁性層５１、第２強磁性層５３を反強磁性的に結合する非磁性の金属膜を使用することができる。更に、第２強磁性層５３としては、Ｃｏ／Ｐｔ積層膜の代わりに、他の垂直磁気異方性を示す強磁性膜又は積層体を使用してもよい。例えば、薄いＣｏ膜、Ｐｔ膜、Ｎｉ膜が繰り返して積層されているＣｏ／Ｐｔ／Ｎｉ膜が第２強磁性層５３として用いられてもよい。また、キャップ層６を構成する積層体の材料、構造についても、適宜変更してもよい。
また、以上にはデータ記憶層の面内方向に書き込み電流を流す磁壁移動型の磁気メモリセルの実施形態が述べられているが、トンネルバリア層の上に形成された層のエッチングの際、該層の一部分を敢えて残存させ、残存した部分を酸化して金属酸化物層を形成する本実施形態の手法は、図１Ａに図示されているような、アイランド状に磁性体層が形成された磁気メモリセル一般に適用可能である。
上記の磁気メモリセル１は、ＭＲＡＭのメモリセルとして集積化されてもよい。図１８は、上記の磁気メモリセル１を集積化したＭＲＡＭの構造を示す断面図である。図１８には、磁気メモリセル１が設けられるＭＲＡＭ部１０１Ａの構造と、周辺回路が設けられる周辺部１０１Ｂの構造が図示されている。
ＭＯＳトランジスタその他の能動素子が集積化されている基板１０２の上に、５０ｎｍのＳｉＣＮ膜１０３が形成され、そのＳｉＣＮ膜１０３の上に層間絶縁層１０４が形成される。更に、基板１０２の上には、ＳｉＣＮ膜１０３及び層間絶縁層１０４に埋め込まれた金属配線１０５、１０６が設けられている。ここで、金属配線１０５は、ＭＲＡＭ部１０１Ａに設けられた配線であり、金属配線１０６は、周辺部１０１Ｂに設けられた配線である。
層間絶縁層１０４と金属配線１０５、１０６とを被覆するようにＳｉＣＮ膜１０７、層間絶縁層１０８が形成されており、更に、それらのＳｉＣＮ膜１０７、層間絶縁層１０８を貫通して金属配線１０５、１０６に到達するビア１０９、１１０が形成されている。ビア１０９は、各磁気メモリセル１に２つずつ設けられる。
ＭＲＡＭ部１０１Ａの各磁気メモリセル１の一方のビア１０９の上に磁気固定層２−１が形成され、他方のビア１０９の上に磁気固定層２−２が形成されている。更に、周辺部１０１Ｂのビア１１０の上に、磁性体層１１２が形成されている。層間絶縁層１０８の上には、ビア１０９、１１０、磁気固定層２−１、２−２及び磁性体層１１２を埋め込む埋め込み酸化膜１１１が形成される。
磁気固定層２−１、２−２及び埋め込み酸化膜１１１の上面にデータ記憶層３及びトンネルバリア層４が形成されており、トンネルバリア層４の一部分を被覆するように参照層５、及び、キャップ層６が順次に形成されている。トンネルバリア層４のうち参照層５によって被覆されていない部分には上述の金属酸化物層７が形成されている。上述のように、磁気固定層２−１、２−２、データ記憶層３、トンネルバリア層４、参照層５、キャップ層６、及び、金属酸化物層７は、磁気メモリセル１を構成している。
一方、周辺部１０１Ｂにおいては、磁性体層１１２の上に磁性体層１１３、絶縁層１１４、及び、金属酸化物層１１５が順次に形成される。磁性体層１１３、絶縁層１１４及び金属酸化物層１１５は、それぞれ、ＭＲＡＭ部１０１Ａにデータ記憶層３、トンネルバリア層４及び金属酸化物層７が形成される際に同時に形成される構成要素であり、データ記憶には寄与しない。磁性体層１１２及び磁性体層１１３は、単に、ビア１１０に電気的に接続されるビア（後述のビア１１９）を形成するビアホールの深さを浅くするための導電体として機能する。
埋め込み酸化膜１１１、磁気メモリセル１、磁性体層１１３、絶縁層１１４及び金属酸化物層１１５を被覆するように埋め込み酸化膜１１６が形成され、その埋め込み酸化膜１１６の上に層間絶縁層１１７が形成されている。更に、ＭＲＡＭ部１０１Ａには、層間絶縁層１１７と埋め込み酸化膜１１６とを貫通してキャップ層６に到達するビア１１８が形成され、周辺部１０１Ｂには、層間絶縁層１１７と埋め込み酸化膜１１６と金属酸化物層１１５と絶縁層１１４とを貫通してキャップ層に到達するビア１１９が形成されている。層間絶縁層１１７を被覆するようにＳｉＣＮ層１２０が形成され、更に、ビア１１８、１１９に接続する金属配線１２１、１２２が形成されている。
図１９〜図３０は、図１８のＭＲＡＭの製造工程の一例を示す断面図である。図１９を参照して、まず、ＭＯＳトランジスタその他の能動素子が集積化されている基板１０２の上に５０ｎｍのＳｉＣＮ膜１０３が形成され、そのＳｉＣＮ膜１０３の上に層間絶縁層１０４が形成される。更に、ＳｉＣＮ膜１０３及び層間絶縁層１０４に設けられた溝に金属配線１０５、１０６が埋め込まれて形成される。
更に、層間絶縁層１０４及び金属配線１０５、１０６を被覆するようにＳｉＣＮ膜１０７が形成され、そのＳｉＣＮ膜１０７の上に層間絶縁層１０８が形成される。更に、ＳｉＣＮ膜１０７及び層間絶縁層１０８を貫通するビア１０９、１１０が形成される。ビア１０９は、ＭＲＡＭ部１０１Ａにおいて金属配線１０５に到達するように形成され、ビア１１０は、周辺部１０１Ｂにおいて金属配線１０６に到達するように形成される。
更に、後の工程で磁化固定層２−１に加工される強磁性膜が全面を被覆するように形成され、更に、該強磁性膜の上にハードマスク１３１、１３２が形成される。このハードマスク１３１、１３２を用いて該強磁性膜をエッチングすることにより、ビア１０９の上に磁化固定層２−１が形成され、ビア１１０の上に磁性体層１１２が形成される。
続いて、図２０に図示されているように、後の工程で磁化固定層２−２に加工される強磁性膜１３３、及び、後の工程でハードマスクとなる絶縁膜１３４が全面を被覆するように積層される。続いて、図２１に図示されているように、絶縁膜１３４がパターニングされてハードマスク１３６が形成される。このハードマスク１３６を用いて強磁性膜１３３がエッチングされて磁化固定層２−２が形成される。ここで、図２１において符号１３５、１３７は、先の工程で残存されていたハードマスク１３１、１３２と、ハードマスク１３６及び磁化固定層２−２のパターニングの際に残存した絶縁膜１３４の部分とで構成される絶縁膜を示している。
続いて、図２２に図示されているように、磁化固定層２−１、２−２、及び、磁性体層１１２を被覆するシリコン酸化膜１３８が全面に形成される。更に、図２３に図示されているように、磁化固定層２−１、２−２及び磁性体層１１２の上面が露出されるようにシリコン酸化膜１３８がエッチバックされ、埋め込み酸化膜１１１が形成される。
続いて、図２４に図示されているように、磁性体膜１３９、絶縁膜１４０、磁性体膜１４１、導電膜１４２、シリコン窒化膜１４３ａ、シリコン酸化膜１４３ｂが順次に積層される。ここで、磁性体膜１３９は、後の工程でデータ記憶層３に加工される膜（又は、膜の積層体）であり、絶縁膜１４０は、後の工程でトンネルバリア層４に加工される膜である。また、磁性体膜１４１は、後の工程で参照層５に加工される膜（又は、膜の積層体）であり、導電膜１４２は、後の工程でキャップ層６に加工される膜である。図５に図示されている構造の磁気メモリセル１を形成する場合、絶縁膜１４０としては薄いＭｇＯ膜が形成され、磁性体膜１４１としてはＣｏＦｅＢ膜、Ｔａ膜、第１のＣｏ／Ｐｔ積層膜、Ｒｕ膜及び第２のＣｏ／Ｐｔ積層膜の積層体が形成され、導電膜１４２としては、第１のＰｔ膜、第１のＲｕ膜、第２のＰｔ膜、第２のＲｕ膜、及び、Ｔａ膜の積層体が形成される。
続いて、図２５に図示されているように、シリコン酸化膜１４３ｂがエッチバックされた後に、シリコン窒化膜１４３ａ、シリコン酸化膜１４３ｂがパターニングされ、ハードマスク１４４、１４７が形成される。ハードマスク１４４は、シリコン窒化膜１４４ａ、シリコン酸化膜１４４ｂを含む積層膜として形成され、ハードマスク１４７は、シリコン窒化膜１４７ａ、シリコン酸化膜１４７ｂを含む積層膜として形成される。更に、ハードマスク１４４、１４７を用いて導電膜１４２、磁性体膜１４１、絶縁膜１４０、磁性体膜１３９がエッチングされ、これにより、データ記憶層３、トンネルバリア層４、参照層５、キャップ層６、及び、磁性体層１１３、絶縁層１１４、磁性体層１４５、及び導電層１４６が形成される。
続いて、参照層５及びキャップ層６をパターニングする工程が行われる。より具体的には、図２６に図示されているように、例えば厚さ３０ｎｍのシリコン窒化膜１４８が全面に形成された後、シリコン窒化膜１４８の上にシリコン酸化膜１４９が形成される。その後、研磨により、シリコン酸化膜１４９の上面が平坦化される。
更に、図２７に図示されているように、シリコン酸化膜１４９がエッチバックされた後でシリコン窒化膜１４８とシリコン酸化膜１４９とがパターニングされる。これにより、ＭＲＡＭ部１０１Ａでは、データ記憶層３、トンネルバリア層４、参照層５及びキャップ層６の積層体の上に、シリコン窒化膜１４８ａとシリコン酸化膜１４９ａとで構成されるハードマスク１５０が形成される。
続いて、図２８に図示されているように、キャップ層６と参照層５の一部が、ハードマスク１５０を用いて所望パターンにエッチングされる。参照層５及びキャップ層６のエッチングの条件及び手順については、図７Ａ乃至図７Ｃを参照しながら上述されている通りである。塩素ガスをエッチングガスとして用いるエッチングによってキャップ層６のＴａ膜６５がエッチングされた後、キャップ層６の残部と参照層５の一部分がアルコール系のエッチングガス（例えば、ＣＨ３ＯＨ）を用いてエッチングされる。このエッチングの際、参照層５の一部分（最も好適にはＣｏＦｅＢ膜５１１及びＴａ膜５１２）が残存されると共に、アルコール系のエッチングガスによって残存された部分が酸化されて、金属酸化物層７が形成される。
キャップ層６と参照層５のエッチングと同時に、周辺部１０１Ｂでは導電層１４６と磁性体層１４５とがエッチングされる。上記のように参照層５の一部が残存されるようなエッチングが行われるので、磁性体層１４５の一部が残存され、更に、残存した部分が酸化されて金属酸化物層１１５が形成される。
続いて、図２９に図示されているように、全面が埋め込み酸化膜１１６によって被覆され、更に、埋め込み酸化膜１１６の上に層間絶縁層１１７が形成される。更に、図３０に図示されているように、ＭＲＡＭ部１０１Ａには、層間絶縁層１１７と埋め込み酸化膜１１６とを貫通してキャップ層６に到達するビア１１８が形成され、周辺部１０１Ｂには、層間絶縁層１１７と埋め込み酸化膜１１６と金属酸化物層１１５と絶縁層１１４とを貫通してキャップ層に到達するビア１１９が形成される。続いて、全面にＳｉＣＮ層１２０が形成された後で金属配線１２１、１２２が形成されて、図１８のＭＲＡＭの製造が完了する。
以上、本発明によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１ ：磁気メモリセル
２ ：磁化固定領域
３ ：データ記憶層
４ ：トンネルバリア層（ＭｇＯ層）
５ ：参照層
６ ：キャップ層
７ ：金属酸化物層
９ ：ハードマスク
１１ ：トレンチ
１２ ：再付着物
３１ ：磁化固定領域
３２ ：磁化反転領域
３３ ：磁壁
３４ ：垂直磁化膜
３５ ：Ｔａ膜
３６ ：ＣｏＦｅＢ膜
５１ ：第１強磁性層
５１１ ：ＣｏＦｅＢ膜
５１２ ：Ｔａ膜
５１３ ：Ｐｔ積層膜
５２ ：非磁性層
５３ ：第２強磁性層
６１ ：Ｐｔ膜
６２ ：Ｒｕ膜
６３ ：Ｐｔ膜
６４ ：Ｒｕ膜
６５ ：Ｔａ膜
１０１Ａ ：ＭＲＡＭ部
１０１Ｂ ：周辺部
１０２ ：基板
１０３ ：ＳｉＣＮ膜
１０４ ：層間絶縁層
１０５ ：金属配線
１０６ ：金属配線
１０７ ：ＳｉＣＮ膜
１０８ ：層間絶縁層
１０９ ：ビア
１１０ ：ビア
１１１ ：埋め込み酸化膜
１１２ ：磁性体層
１１３ ：磁性体層
１１４ ：絶縁層
１１５ ：金属酸化物層
１１６ ：埋め込み酸化膜
１１７ ：層間絶縁層
１１８ ：ビア
１１９ ：ビア
１２０ ：ＳｉＣＮ層
１２１ ：金属配線
１３１ ：ハードマスク
１３３ ：強磁性膜
１３４ ：絶縁膜
１３６ ：ハードマスク
１３８ ：シリコン酸化膜
１３９ ：磁性体膜
１４０ ：絶縁膜
１４１ ：磁性体膜
１４２ ：導電膜
１４３ａ ：シリコン窒化膜
１４３ｂ ：シリコン酸化膜
１４４ ：ハードマスク
１４４ａ ：シリコン窒化膜
１４４ｂ ：シリコン酸化膜
１４５ ：磁性体層
１４６ ：導電層
１４７ ：ハードマスク
１４７ａ ：シリコン窒化膜
１４７ｂ ：シリコン酸化膜
１４８ ：シリコン窒化膜
１４８ａ ：シリコン窒化膜
１４９ ：シリコン酸化膜
１４９ａ ：シリコン酸化膜
１５０ ：ハードマスク
２０１ ：磁性体層
２０２ ：トンネルバリア層
２０３ ：磁性体層
２０４ ：トレンチ
２０５ ：再付着物層
ＩＷ ：書き込み電流
ＩＲ ：読み出し電流

Claims (12)

  1. 第１磁性体層と、
    第１磁性体層の上に形成されたトンネルバリア層と、
    前記トンネルバリア層の一部を覆うように前記トンネルバリア層の上に形成された第２磁性体層と、
    前記トンネルバリア層の前記第２磁性体層に被覆されていない部分に形成された金属酸化物層
    とを具備し、
    前記金属酸化物層は、前記第２磁性体層の前記トンネルバリア層に接している部分の材料の酸化物で形成された
    磁気メモリセル。
  2. 請求項１に記載の磁気メモリセルであって、
    前記トンネルバリア層は、ＭｇＯ層であり、
    前記第２磁性体層は、
    前記トンネルバリア層の上に形成されたＣｏＦｅＢ層と、
    前記ＣｏＦｅＢ層の上に形成された中間層と、
    前記中間層の上に形成され、垂直磁気異方性を示す垂直磁化層
    とを含み、
    前記金属酸化物層は、ＣｏＦｅＢを酸化して得られる酸化物と、前記中間層を酸化して得られる酸化物とを含んでいる
    磁気メモリセル。
  3. 請求項１又は２に記載の磁気メモリセルであって、
    前記金属酸化物層は、１．０ｎｍを超える膜厚を有している
    磁気メモリセル。
  4. 請求項２に記載の磁気メモリセルであって、
    前記中間層がＴａ膜である
    磁気メモリセル。
  5. 請求項２に記載の磁気メモリセルであって、
    前記金属酸化物層は、前記垂直磁化層の材料の酸化物を含まない
    磁気メモリセル。
  6. 請求項１に記載の磁気メモリセルを含む
    磁気ランダムアクセスメモリ。
  7. 第１磁性体層の上にトンネルバリア層を形成する工程と、
    前記トンネルバリア層の上に第２磁性体層を形成する工程と、
    前記第２磁性体層の上にマスクを形成する工程と、
    前記第２磁性体層のうちの前記マスクによって被覆されていない非被覆部分を、前記第２磁性体層の厚さ方向の途中の位置までエッチングする工程と、
    前記第２磁性体層の前記非被覆部分のうちエッチングされずに残された残存部分を酸化して金属酸化物層を形成する工程
    とを備えた
    磁気メモリセルの製造方法。
  8. 請求項７に記載の磁気メモリセルの製造方法であって、
    前記第２磁性体層の前記非被覆部分をエッチングする工程では、前記第２磁性体層を構成する材料を酸化する成分を含むエッチングガスが用いられ、
    前記残存部分の酸化が、前記第２磁性体層の前記非被覆部分をエッチングする工程において行われる
    磁気メモリセルの製造方法。
  9. 請求項７に記載の磁気メモリセルの製造方法であって、
    前記トンネルバリア層は、ＭｇＯ層であり、
    前記第２磁性体層は、
    前記トンネルバリア層の上に形成されたＣｏＦｅＢ層と、
    前記ＣｏＦｅＢ層の上に形成された中間層と、
    前記中間層の上に形成され、垂直磁気異方性を示す垂直磁化層
    とを含み、
    前記第２磁性体層の前記非被覆部分をエッチングする工程では、前記ＣｏＦｅＢ層と前記中間層が残存されると共に前記垂直磁化層が除去され、
    前記金属酸化物層は、前記非被覆部分の前記ＣｏＦｅＢ層と前記中間層とを酸化することで形成される
    磁気メモリセルの製造方法。
  10. 請求項７に記載の磁気メモリセルの製造方法であって、
    前記トンネルバリア層は、ＭｇＯ層であり、
    前記第２磁性体層は、
    前記トンネルバリア層の上に形成されたＣｏＦｅＢ層と、
    前記ＣｏＦｅＢ層の上に形成された中間層と、
    前記中間層の上に形成され、垂直磁気異方性を示す第１垂直磁化層と、
    前記第１垂直磁化層の上に形成された非磁性層と、
    前記非磁性層の上に形成された第２垂直磁化層
    とを含み、
    前記第２磁性体層の前記非被覆部分をエッチングする工程では、前記非磁性層と前記第２垂直磁化層とが除去され、且つ、前記ＣｏＦｅＢ層と前記中間層と前記第１垂直磁化層の一部が残存され、
    前記金属酸化物層は、前記非被覆部分の前記ＣｏＦｅＢ層と前記中間層と前記第１垂直磁化層の一部とを酸化することで形成される
    磁気メモリセルの製造方法。
  11. 請求項７又は８のいずれかに記載の磁気メモリセルの製造方法であって、
    前記金属酸化物層は、１．０ｎｍを超える膜厚を有している
    磁気メモリセルの製造方法。
  12. 請求項９又は１０に記載の磁気メモリセルの製造方法であって、
    前記中間層がＴａ膜である
    磁気メモリセルの製造方法。
JP2012052070A 2012-03-08 2012-03-08 磁気メモリセル、磁気メモリセルの製造方法 Expired - Fee Related JP5836163B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012052070A JP5836163B2 (ja) 2012-03-08 2012-03-08 磁気メモリセル、磁気メモリセルの製造方法
US13/752,210 US9065041B2 (en) 2012-03-08 2013-01-28 Magnetic memory cell and method of manufacturing the same
US14/724,530 US9337419B2 (en) 2012-03-08 2015-05-28 Magnetic memory cell and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012052070A JP5836163B2 (ja) 2012-03-08 2012-03-08 磁気メモリセル、磁気メモリセルの製造方法

Publications (2)

Publication Number Publication Date
JP2013187409A true JP2013187409A (ja) 2013-09-19
JP5836163B2 JP5836163B2 (ja) 2015-12-24

Family

ID=49113341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012052070A Expired - Fee Related JP5836163B2 (ja) 2012-03-08 2012-03-08 磁気メモリセル、磁気メモリセルの製造方法

Country Status (2)

Country Link
US (2) US9065041B2 (ja)
JP (1) JP5836163B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5952519B1 (ja) * 2015-05-22 2016-07-13 キヤノンアネルバ株式会社 磁気抵抗効果素子
JP2016181598A (ja) * 2015-03-24 2016-10-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2016189772A1 (ja) * 2015-05-22 2016-12-01 キヤノンアネルバ株式会社 磁気抵抗効果素子
JP6066251B1 (ja) * 2013-12-17 2017-01-25 クアルコム，インコーポレイテッド 垂直磁気トンネル接合（ｍｔｊ）のためのハイブリッド合成反強磁性層
JP2017224709A (ja) * 2016-06-15 2017-12-21 国立研究開発法人産業技術総合研究所 トンネル磁気抵抗素子及びその製造方法並びに縦型電界効果型スピントランジスタ
JP2018521511A (ja) * 2015-07-13 2018-08-02 マイクロン テクノロジー， インク． 磁気トンネル接合

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011152281A1 (ja) * 2010-06-03 2011-12-08 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP6191966B2 (ja) * 2012-06-21 2017-09-06 日本電気株式会社 半導体装置及びその製造方法
KR102240769B1 (ko) * 2014-08-14 2021-04-16 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US20170279040A1 (en) * 2014-09-25 2017-09-28 Agency For Science, Technology And Research Magnetic element and method of fabrication thereof
CN105633276B (zh) * 2014-10-29 2018-06-26 华为技术有限公司 一种基于磁性合金复合薄膜的存储单元及其制备方法和磁存储装置
KR102511828B1 (ko) 2016-06-29 2023-03-21 삼성전자주식회사 자기 메모리 소자의 제조 방법
EP3343655B1 (en) * 2016-12-29 2022-03-02 IMEC vzw Magnetic tunnel junction device
US10650873B2 (en) * 2017-06-16 2020-05-12 Carnegie Mellon University 3D perpendicular magnetic crossbar memory
JP2019047119A (ja) * 2017-09-04 2019-03-22 Tdk株式会社 磁気抵抗効果素子、磁気メモリ、および磁気デバイス
EP3757997A1 (en) * 2019-06-24 2020-12-30 IMEC vzw Spintronic device with a synthetic antiferromagnet hybrid storage layer

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001007926A1 (en) * 1999-07-22 2001-02-01 Koninklijke Philips Electronics N.V. Method of manufacturing a magnetic tunnel junction device
JP2001052316A (ja) * 1999-05-31 2001-02-23 Nec Corp 磁気抵抗効果ヘッド、その製造方法、及びそれを用いた磁気記録装置
US20030151859A1 (en) * 1999-05-31 2003-08-14 Nec Corporation Magnetoresistive effect element, magneto-resistive effect head, method for manufacturing the same and magnetic recording apparatus using the same
JP2005277249A (ja) * 2004-03-26 2005-10-06 Sony Corp プラズマ処理方法および磁気記憶装置の製造方法
JP2009081216A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US20110059557A1 (en) * 2009-09-04 2011-03-10 Sony Corporation Method of manufacturing nonvolatile memory device
JP2011119755A (ja) * 2011-02-03 2011-06-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
WO2011121777A1 (ja) * 2010-03-31 2011-10-06 株式会社 東芝 磁気抵抗素子及び磁気メモリ
WO2011148944A1 (ja) * 2010-05-28 2011-12-01 日本電気株式会社 薄膜磁気デバイス及びその製造方法
JP2012043967A (ja) * 2010-08-19 2012-03-01 Sony Corp 磁気メモリ素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8040724B2 (en) * 2007-08-03 2011-10-18 Nec Corporation Magnetic domain wall random access memory
WO2010095589A1 (ja) * 2009-02-17 2010-08-26 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
JP5740878B2 (ja) * 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001052316A (ja) * 1999-05-31 2001-02-23 Nec Corp 磁気抵抗効果ヘッド、その製造方法、及びそれを用いた磁気記録装置
US20030151859A1 (en) * 1999-05-31 2003-08-14 Nec Corporation Magnetoresistive effect element, magneto-resistive effect head, method for manufacturing the same and magnetic recording apparatus using the same
WO2001007926A1 (en) * 1999-07-22 2001-02-01 Koninklijke Philips Electronics N.V. Method of manufacturing a magnetic tunnel junction device
JP2003505873A (ja) * 1999-07-22 2003-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 磁気トンネル接合装置を製造する方法
US7001777B1 (en) * 1999-07-22 2006-02-21 Koninklijke Philips Electronics N.V. Method of manufacturing a magnetic tunnel junction device
JP2005277249A (ja) * 2004-03-26 2005-10-06 Sony Corp プラズマ処理方法および磁気記憶装置の製造方法
JP2009081216A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US20110059557A1 (en) * 2009-09-04 2011-03-10 Sony Corporation Method of manufacturing nonvolatile memory device
JP2011054873A (ja) * 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
WO2011121777A1 (ja) * 2010-03-31 2011-10-06 株式会社 東芝 磁気抵抗素子及び磁気メモリ
WO2011148944A1 (ja) * 2010-05-28 2011-12-01 日本電気株式会社 薄膜磁気デバイス及びその製造方法
JP2012043967A (ja) * 2010-08-19 2012-03-01 Sony Corp 磁気メモリ素子
JP2011119755A (ja) * 2011-02-03 2011-06-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6066251B1 (ja) * 2013-12-17 2017-01-25 クアルコム，インコーポレイテッド 垂直磁気トンネル接合（ｍｔｊ）のためのハイブリッド合成反強磁性層
US9614147B2 (en) 2013-12-17 2017-04-04 Qualcomm Incorporated Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (MTJ)
JP2016181598A (ja) * 2015-03-24 2016-10-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10121958B2 (en) 2015-03-24 2018-11-06 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
JP5952519B1 (ja) * 2015-05-22 2016-07-13 キヤノンアネルバ株式会社 磁気抵抗効果素子
WO2016189772A1 (ja) * 2015-05-22 2016-12-01 キヤノンアネルバ株式会社 磁気抵抗効果素子
KR101800237B1 (ko) 2015-05-22 2017-11-22 캐논 아네르바 가부시키가이샤 자기저항 효과 소자
US9853207B2 (en) 2015-05-22 2017-12-26 Canon Anelva Corporation Magnetoresistance effect element
TWI632711B (zh) * 2015-05-22 2018-08-11 佳能安內華股份有限公司 Magnetoresistance effect element
JP2018521511A (ja) * 2015-07-13 2018-08-02 マイクロン テクノロジー， インク． 磁気トンネル接合
JP2017224709A (ja) * 2016-06-15 2017-12-21 国立研究開発法人産業技術総合研究所 トンネル磁気抵抗素子及びその製造方法並びに縦型電界効果型スピントランジスタ

Also Published As

Publication number Publication date
US9065041B2 (en) 2015-06-23
US20130234268A1 (en) 2013-09-12
US20150263276A1 (en) 2015-09-17
US9337419B2 (en) 2016-05-10
JP5836163B2 (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
JP5836163B2 (ja) 磁気メモリセル、磁気メモリセルの製造方法
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP5609652B2 (ja) 磁気トンネル接合素子、その製造方法、及びｍｒａｍ
US8264023B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2016018964A (ja) 磁気抵抗効果素子
JP2017059594A (ja) 磁気メモリ
JP5585212B2 (ja) 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法
JP2013008868A (ja) 半導体記憶装置
CN110246962B (zh) 磁存储装置及其制造方法
JP2012119564A (ja) 磁気抵抗効果素子及びその製造方法
JP2012019163A (ja) 磁気ランダムアクセスメモリ及びその製造方法
TWI734064B (zh) 磁穿隧接面元件、使用其之磁記憶體及磁穿隧接面元件之製造方法
TWI680596B (zh) 磁阻元件以及磁性記憶體
TWI673710B (zh) 磁性記憶裝置
JP2011166015A (ja) 半導体装置および半導体装置の製造方法
KR20110002706A (ko) 자기터널접합 장치 제조방법
JP2013247198A (ja) 磁気抵抗素子及びその製造方法
JP5691604B2 (ja) 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
JP2013012681A (ja) 磁気抵抗効果素子及びその製造方法
JP2004319725A (ja) 磁気ランダムアクセスメモリ装置
JP2011134976A (ja) 半導体装置
US10734386B2 (en) Memory element and manufacturing method of memory element
JP2013008870A (ja) 半導体記憶装置
JP2019160972A (ja) 磁気メモリ
JP5696537B2 (ja) 磁気デバイス及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151102

R150 Certificate of patent or registration of utility model

Ref document number: 5836163

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees