TWI681576B

TWI681576B - 磁性記憶裝置及其製造方法

Info

Publication number: TWI681576B
Application number: TW107127003A
Authority: TW
Inventors: 園田康幸
Original assignee: 日商東芝記憶體股份有限公司
Priority date: 2018-03-09
Filing date: 2018-08-03
Publication date: 2020-01-01
Also published as: TW201939777A; CN110246962A; US10790442B2; US20190280195A1; CN110246962B; JP2019160938A

Abstract

本發明之實施形態係關於一種磁性記憶裝置(magnetic memory device)及其製造方法。該磁性記憶裝置具備：下部結構；積層結構，其設置於前述下部結構上，且包含：具有可變之磁化方向之第1磁性層、具有固定之磁化方向之第2磁性層、及設置於前述第1磁性層與前述第2磁性層之間之非磁性層；及第1側壁絕緣層，其沿前述積層結構之側壁設置，且其上端位處低於前述非磁性層之上表面之位置。

Description

磁性記憶裝置及其製造方法

本實施形態係關於一種磁性記憶裝置(magnetic memory device)及其製造方法。

業界曾提案磁阻效應元件(magnetoresistive element)及MOS電晶體在半導體基板上積體化而成之磁性記憶裝置(半導體積體電路裝置)。

上述之磁阻效應元件之積層結構(積層圖案)係藉由蝕刻包含磁性層之積層膜(stacked film)而形成。

然而，卻有經蝕刻之金屬材料再次附著(redeposition)於積層結構之側壁而產生電氣短路不良(electrical short failure)之問題。

本實施形態提供一種能夠降低電氣短路不良之磁性記憶裝置及其製造方法。

本實施形態之磁性記憶裝置具備：下部結構；積層結構，其設置於前述下部結構上，且包含：具有可變之磁化方向之第1磁性層、具有固定之磁化方向之第2磁性層、及設置於前述第1磁性層與前述第2磁性層之間之非磁性層；及第1側壁絕緣層，其沿前述積層結構之側壁設置且其上端位處低於前述非磁性層之上表面之位置。

以下參照圖式說明實施形態。

圖1係示意性地顯示實施形態之磁性記憶裝置(半導體積體電路裝置)之構成之剖視圖。

下部結構10包含半導體基板(未圖示)、MOS電晶體(未圖示)、層間絕緣膜11及下部電極(bottom electrode)12等。MOS電晶體設置於半導體基板之表面區域。下部電極12設置於層間絕緣膜11內，並且電性地連接MOS電晶體與後述之磁阻效應元件(magnetoresistive element)。

於下部結構10上設置有磁阻效應元件用之積層結構(stacked structure)20。又，磁阻效應元件亦稱為MTJ(magnetic tunnel junction)元件。

積層結構20包含：作為第1磁性層之記憶層(storage layer)21、作為第2磁性層之參考層(reference layer)22、作為非磁性層(nonmagnetic layer)之穿隧障壁層23、作為第3磁性層之移位消除層24、基底層(under layer)25、罩蓋層26、及中間層(intermediate layer)27。

記憶層(第1磁性層)21係具有垂直磁化(perpendicular magnetization)（具有垂直於主面之磁化方向）之強磁性層(ferromagnetic layer)，且具有可變之磁化方向(variable magnetization direction)。在本實施形態中，記憶層21由CoFeB、FeB或MgFeO等形成。

參考層(第2磁性層)22係具有垂直磁化之強磁性層，且具有固定之磁化方向(fixed magnetization direction)。參考層22包含第1層部分22a及第2層部分22b。在本實施形態中，第1層部分22a由CoFeB、FeB或MgFeO等形成。第2層部分22b包含選自鈷(Co)、鉑(Pt)、鎳(Ni)、及鈀(Pd)之至少一種元素。在本實施形態中，第2層部分22b由Co/Pt、Co/Ni、或Co/Pd等之人工晶格(superlattice，超晶格)形成。

另外，所謂磁化方向可變係表示磁化方向相對於特定之寫入電流改變。所謂磁化方向固定係表示磁化方向相對於特定之寫入電流不變。

穿隧障壁層(非磁性層)23係設置於記憶層21與參考層22之間之絕緣層。在本實施形態中，穿隧障壁層23由MgO或AlO等形成。可將Al、Si、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr、Hf等之元素之氮化物用於穿隧障壁層23。

移位消除層(第3磁性層)24係具有垂直磁化之強磁性層，且具有反平行(antiparallel)於參考層22之磁化方向之固定之磁化方向。藉由設置移位消除層24，而可消除自參考層22施加於記憶層21之磁場。移位消除層24包含選自鈷(Co)、鉑(Pt)、鎳(Ni)、及鈀(Pd)之至少一種元素。在本實施形態中，移位消除層24由Co/Pt、Co/Ni、或Co/Pd等之人工晶格形成。

由上述內容可知，在本實施形態中，參考層22設置於下部結構10與穿隧障壁層23之間，移位消除層24設置於下部結構10與參考層22之間。因此，記憶層21設置於較參考層22及移位消除層24更上層側。

基底層25設置於下部電極12上，且包含第1層部分25a及第2層部分25b。第1層部分25a包含難以氧化之難氧化金屬(hardly oxidizable metal)，例如W、Ta、Ru、Ti等。第1層部分25a亦可為TaN或TiN等之化合物。第2層部分25b包含與用於第1層部分25a之難氧化金屬相比易於氧化之易氧化金屬(easily oxidizable metal)，例如選自Al、Be、Mg、Ca、Sr、Hf、Ba、Sc、Y、La、及Zr之至少一種元素。第2層部分25b例如由HfB、MgAlB、HfAlB、ScAlB、ScHfB、HfMgB等形成。

難氧化金屬及易氧化金屬例如可由標準電極電位(standard electrode potential)決定。亦即，當第2層部分25b內之第2金屬具有低於第1層部分25a內之第1金屬之標準電極電位時，第2金屬可定義為易氧化金屬。又，當第1層部分25a內之第1金屬具有高於第2層部分25b內之第2金屬之標準電極電位時，第1金屬可定義為難氧化金屬。

罩蓋層26設置於記憶層21與硬遮罩層30之間，並使用特定之金屬材料形成。例如，可由氮化合物或氧化合物、進而由其等之化合物形成。又，於記憶層21與罩蓋層26之間設置有中間層27。

設置於積層結構20上之硬遮罩層30用作利用IBE(ion beam etching，離子束蝕刻)形成積層結構20之圖案時之蝕刻遮罩。

於積層結構20之側壁上設置有第1側壁絕緣層41。第1側壁絕緣層41係沿積層結構20之側壁設置，且第1側壁絕緣層41之上端位處低於穿隧障壁層23之上表面之位置。在本實施形態中，第1側壁絕緣層41之上端位處低於穿隧障壁層23之下表面之位置。又，在本實施形態中，第1側壁絕緣層41之上端位處高於參考層22之下表面之位置。更具體而言，第1側壁絕緣層41之上端位處高於參考層22之第1層部分22a之下表面之位置。第1側壁絕緣層41由氮化物或氧化物等之絕緣物形成。如下文所述般，第1側壁絕緣層41主要作為相對於IBE之保護膜而發揮功能。

於積層結構20之側壁上設置有第2側壁絕緣層42。第2側壁絕緣層42沿積層結構20之側壁設置並覆蓋第1側壁絕緣層41。在本實施形態中，第2側壁絕緣層42覆蓋積層結構20之側壁整體及硬遮罩層30之側壁整體。具體而言，第2側壁絕緣層42由氮化矽(SiN)層、氮化鋁(AlN)層、或氮化鉿(HfN)層等之氮化物層形成。第2側壁絕緣層42主要作為用於保護磁阻效應元件之保護膜而發揮功能。

於積層結構20與第1側壁絕緣層41之間介置有難氧化金屬之再附著層(第1再附著層)43。再附著層43沿積層結構20之側壁設置，再附著層43之上端之高度方向之位置與第1側壁絕緣層41之上端之高度方向之位置實質上相同。再附著層43係當利用IBE形成積層結構20之圖案時再次附著於積層結構20之側壁之層。因此，在再附著層43中含有與積層結構20所含有之金屬元素相同之金屬元素。例如，在再附著層43中含有難氧化金屬等。

在積層結構20之側壁之位處高於第1側壁絕緣層41之上端之位置的部分上未設置再附著層，或設置有薄於第1再附著層43之第2再附著層(未圖示)。

包含積層結構20、硬遮罩層30、第1側壁絕緣層41、第2側壁絕緣層42及第1再附著層43之結構由層間絕緣膜51覆蓋。在層間絕緣膜51及第2側壁絕緣層42形成有孔，且於該孔內設置有上部電極(top electrode)52。藉由上部電極52而磁阻效應元件與位元線(未圖示)被電性地連接。

上述之磁阻效應元件係具有垂直磁化(perpendicular magnetization)之STT(spin transfer torque，自旋轉移力矩)型之磁阻效應元件。亦即，記憶層21、參考層22及移位消除層24均具有垂直於各自主面之之磁化方向。

又，上述之磁阻效應元件用之積層結構20之電阻在記憶層21之磁化方向平行於參考層22之磁化方向時與在記憶層21之磁化方向反平行於參考層22之磁化方向時相比為低。亦即，當記憶層21之磁化方向平行於參考層22之磁化方向時，積層結構20顯示低電阻狀態，當記憶層21之磁化方向反平行於參考層22之磁化方向時，積層結構20顯示高電阻狀態。因此，磁阻效應元件可相應於電阻狀態(低電阻狀態及高電阻狀態)記憶二進制(binary)資料(0或1)。又，磁阻效應元件之電阻狀態可相應於流經磁阻效應元件(積層結構20)之寫入電流之方向設定。

其次，參照圖2至圖6及圖1說明本實施形態之磁性記憶裝置(半導體積體電路裝置)之製造方法。

首先，如圖2所示般，形成包含半導體基板(未圖示)、MOS電晶體(未圖示)、層間絕緣膜11及下部電極12等之下部結構10。

其次，於下部結構10上主要利用濺射形成積層膜20S。具體而言，於下部結構10上依次堆積基底層25(第1層部分25a及第2層部分25b)、移位消除層24、參考層22(第1層部分22a及第2層部分22b)、穿隧障壁層23、記憶層21、中間層27及罩蓋層26。繼而，對積層膜20S進行退火。藉此，積層膜20S所包含之層被結晶化。

其次，於積層膜20S上利用光微影術及蝕刻形成硬遮罩層30之圖案。

其次，如圖3所示般將積層膜20S圖案化而形成積層結構20。具體而言，將硬遮罩層30用作蝕刻遮罩，一面使設置有積層膜20S之半導體晶圓以其中心軸為旋轉軸旋轉，一面利用IBE將積層膜20S圖案化。具體而言，一面改變離子束之入射角θ(相對於下部結構10之主面之入射角、亦即、垂直於下部結構10之主面之方向與離子束所形成之角度)一面將離子束朝積層膜20S照射。例如，自IBE之開始時點t0至時刻t1係以大於30度之入射角照射離子束，自時刻t1至時刻t2以小於30度之入射角照射離子束，自時點t2至時刻t3以大於30度之入射角照射離子束。

在本圖案化步驟中，於積層結構20之側壁形成難氧化金屬之再附著層43a。亦即，形成含有與積層結構20(積層膜20S)所含有之金屬元素相同之金屬元素的導電性之再附著層43a。又，由於硬遮罩層30亦由IBE蝕刻，故硬遮罩層30之厚度減少。

其次，如圖4所示般，將導電性之再附著層43a氧化而將再附著層43絕緣化。繼而，沿積層結構20之側壁形成第1側壁絕緣層41。第1側壁絕緣層41只要至少沿積層結構20之側壁面形成即可，實際上係沿硬遮罩層30之上表面、硬遮罩層30之側壁面、積層結構20之側壁面及下部結構10之上表面形成。於第1側壁絕緣層41例如使用氮化物或氧化物等。再附著層43由第1側壁絕緣層41覆蓋。

其次，如圖5所示般，一面使設置有積層結構20之半導體晶圓以其中心軸作為旋轉軸旋轉，一面利用IBE對第1側壁絕緣層41予以蝕刻。具體而言，以小於30度之第1入射角θ1(相對於下部結構10之主面之入射角)朝第1側壁絕緣層41照射離子束。其結果為，沿積層結構20之側壁形成之第1側壁絕緣層41之上端後退。利用該IBE步驟亦去除形成於硬遮罩層30之上表面、硬遮罩層30之側面及下部結構10之上表面之第1側壁絕緣層41。又，藉由使第1側壁絕緣層41之上端後退而露出之再附著層43亦由該IBE步驟蝕刻，沿積層結構20之側壁形成之再附著層43之上端亦後退。

在該IBE步驟(以第1入射角θ1之IBE步驟)中，以在本IBE步驟結束之時點第1側壁絕緣層41之上端及再附著層43之上端位處高於穿隧障壁層23之上表面之位置之方式控制IBE步驟。在本實施形態中，以在本IBE步驟結束之時點第1側壁絕緣層41之上端及再附著層43之上端位處高於記憶層21之上表面之位置之方式控制IBE步驟。

其次，如圖6所示般，改變IBE之相對於下部結構10之主面之入射角而對第1側壁絕緣層41予以蝕刻。具體而言，以大於第1入射角θ1之第2入射角θ2(相對於下部結構10之主面之入射角)朝第1側壁絕緣層41照射離子束。更具體而言，以大於30度之第2入射角θ2朝第1側壁絕緣層41照射離子束。其結果為，沿積層結構20之側壁形成之第1側壁絕緣層41之上端進一步後退。藉由使第1側壁絕緣層41之上端進一步後退而進一步露出之再附著層43亦由該IBE步驟蝕刻，沿積層結構20之側壁形成之再附著層43之上端亦進一步後退。

在本IBE步驟(以第2入射角θ2之IBE步驟)中，以在該IBE步驟結束之時點第1側壁絕緣層41之上端及再附著層43之上端位處低於穿隧障壁層23之上表面之位置之方式控制IBE步驟。更佳的是，以在該IBE步驟結束之時點第1側壁絕緣層41之上端及再附著層43之上端位處低於穿隧障壁層23之下表面之位置之方式控制IBE步驟。具體而言，以第1側壁絕緣層41之上端及再附著層43之上端位於參考層22之下表面與上表面之間之方式控制IBE步驟。在本實施形態中，緊接著第1側壁絕緣層41之上端及再附著層43之上端低於穿隧障壁層23之下表面後結束IBE。

第2入射角θ2如下述般決定。如圖6所示般將彼此最相鄰之硬遮罩層30間之空間寬度設為S。又，將自穿隧障壁層23之上表面至硬遮罩層30之上表面之高度設為H1，將自穿隧障壁層23之下表面至硬遮罩層30之上表面之高度設為H2。此時，較佳的是「tanθ2＜S/H1」，更佳的是「tanθ2＜S/H2」。以下加以說明。

當利用IBE形成複數個積層結構20時，因所謂之蔭蔽效果(shadow effect)而可產生離子束被遮擋之區域(蔭蔽區域)。蔭蔽區域依存於離子束之角度。具體而言，隨著離子束之入射角變大蔭蔽區域變大。若從幾何學考量，則理論上當「tanθ2=S/H1」時，於低於穿隧障壁層23之上表面之位置產生蔭蔽區域。因此，藉由設為「tanθ2＜S/H1」，而於高於穿隧障壁層23之上表面之位置未產生蔭蔽區域，而可確實地將第1側壁絕緣層41及再附著層43至少蝕刻至與穿隧障壁層23之上表面對應之位置。又，藉由設為「tanθ2＜S/H2」而可確實地將第1側壁絕緣層41及再附著層43蝕刻至與穿隧障壁層23之下表面對應之位置。

然而，若入射角θ2過小(tanθ2過小)，則難以在IBE之結束時點將第1側壁絕緣層41之上端及再附著層43之上端設定於適切之位置。因此，入射角θ2有其適切之下限。例如，當以第1側壁絕緣層41之上端及再附著層43之上端位於參考層22之下表面與上表面之間之方式予以控制時，以成為「S/H3＜tanθ2＜S/H2」之方式設定入射角θ2。惟，H3係自參考層22之下表面至硬遮罩層30之上表面之高度。

如上述般，藉由在以第1入射角θ1進行完IBE後，以大於第1入射角θ1之第2入射角θ2進行IBE，而如下述般可確實地去除含有難氧化金屬之再附著層43，而可抑制電氣短路不良。

在圖5之步驟中，以相對小之第1入射角θ1進行IBE。因此，於積層結構20之側壁上，可使第1側壁絕緣層41之上端及再附著層43之上端確實地後退。惟，由於以相對小之第1入射角θ1進行IBE，故無法利用該IBE完全去除形成於積層結構20之側壁上之再附著層。在圖6之步驟中，以相對大之第2入射角θ2進行IBE。因此，在圖5之步驟中可有效地去除形成於積層結構20之側壁上之再附著層。又，藉由考量蔭蔽效果而確實地設定第2入射角θ2，而可將第1側壁絕緣層41之上端及再附著層43之上端設定為低於穿隧障壁層23之上表面(較佳的是低於穿隧障壁層23之下表面)之所期望之適切之位置。因此，可有效地抑制起因於穿隧障壁層23之側壁上之再附著層之電氣短路不良(記憶層21與參考層22之間之電氣短路不良)。

此外，當以第1側壁絕緣層41之上端及再附著層43之上端低於穿隧障壁層23之下表面之方式控制IBE時，由於可自穿隧障壁層23之側壁上整體去除再附著層，故可更確實地抑制記憶層21與參考層22之間之電氣短路不良。

如上述般在結束圖6之步驟後，如圖1所示般沿積層結構20之側壁形成覆蓋第1側壁絕緣層41之第2側壁絕緣層42。更具體而言，第2側壁絕緣層42係沿硬遮罩層30之上表面、硬遮罩層30之側壁面、積層結構20之側壁面及下部結構10之上表面形成。

其次，以覆蓋包含積層結構20、硬遮罩層30、第1側壁絕緣層41、第2側壁絕緣層42及第1再附著層43之結構之方式形成層間絕緣膜51。繼而，於層間絕緣膜51及第2側壁絕緣層42形成到達硬遮罩層30之孔。進而，於該孔內形成上部電極52。

其後之步驟雖未圖示，但藉由進行在層間絕緣膜51上形成連接於上部電極52之位元線的步驟等，而形成磁性記憶裝置。

如上述般，在本實施形態中，使沿積層結構20之側壁形成之第1側壁絕緣層41之上端後退，而使第1側壁絕緣層41之上端及再附著層43之上端位處低於穿隧障壁層(非磁性層)23之上表面(更佳的是下表面)之位置。如此，藉由使第1側壁絕緣層41之上端後退至適切之位置，而可有效地抑制起因於穿隧障壁層23之側壁上之再附著層之電氣短路不良。其結果為，可獲得具有優異之特性及可靠性之磁阻效應元件。

尤其是，在本實施形態中，參考層22設置於下部結構10與穿隧障壁層23之間，移位消除層24設置於下部結構10與參考層22之間。亦即，於穿隧障壁層23之下側設置有參考層22及移位消除層24。一般而言，參考層22及移位消除層24厚於記憶層21。因此，當利用IBE形成積層結構20之圖案時，在對穿隧障壁層23予以蝕刻後必須對膜厚較厚之參考層22及移位消除層24予以蝕刻，而導電性之再附著層易於附著於穿隧障壁層23之側壁上。又，亦有在參考層22及移位消除層24中含有難氧化金屬之情形。藉由利用本實施形態之構成及方法，而可確實地去除穿隧障壁層23之側壁上之再附著層，而有效地抑制電氣短路不良。

圖7係示意性地顯示本實施形態之變化例之磁性記憶裝置之構成的剖視圖。此外，由於基本的事項與上述之實施形態相同，故省略在上述之實施形態中所說明之事項之說明。又，對於與上述之實施形態所示之構成要素對應之構成要素賦予同一參考符號。

在上述實施形態中，於下部結構10與穿隧障壁層23(非磁性層)之間設置有參考層(第2磁性層)22及移位消除層(第3磁性層)24。在本變化例中，記憶層(第1磁性層)21設置於下部結構10與穿隧障壁層23(非磁性層)之間。亦即，在本變化例中，積層結構20以基底層25、記憶層21、穿隧障壁層23、參考層22、移位消除層24及罩蓋層26之順序積層。

在本變化例中亦然，於積層結構20之側壁上沿積層結構20之側壁設置有第1側壁絕緣層41。在本變化例中亦然，第1側壁絕緣層41之上端位處低於穿隧障壁層23之上表面之位置，更佳的是位處低於穿隧障壁層23之下表面之位置。又，較佳的是第1側壁絕緣層41之上端位處高於記憶層21之下表面之位置。又，在本變化例中亦然，於積層結構20之側壁上沿積層結構20之側壁設置有第2側壁絕緣層42，且第2側壁絕緣層42覆蓋第1側壁絕緣層41。

基本的製造方法亦與上述之實施形態之製造方法相同，圖7所示之第1側壁絕緣層41係如下述般形成。首先，以第1側壁絕緣層41之上端及再附著層43之上端位處高於穿隧障壁層23之上表面之位置之方式，以第1入射角θ1進行IBE步驟。繼而，以第1側壁絕緣層41之上端及再附著層43之上端位處低於穿隧障壁層23之上表面之位置之方式(更佳的是位處低於穿隧障壁層23之下表面之位置之方式)，以大於第1入射角θ1之第2入射角θ2進行IBE步驟。具體而言，以第1側壁絕緣層41之上端及再附著層43之上端位於記憶層21之下表面與上表面之間之方式進行IBE步驟。其結果為可獲得如圖7所示之第1側壁絕緣層41及再附著層43。

此外，與第1實施形態之圖1相同定義H1、H2、及S，若將H3定義為自記憶層21之下表面至硬遮罩層30之上表面之高度，則較佳的是以成為「S/H3＜tanθ2＜S/H2」之方式設定入射角θ2。

在本變化例中亦然，與上述之實施形態相同地，藉由將第1側壁絕緣層41之上端及再附著層43之上端之高度設定為適切之位置，而可有效地抑制電氣短路不良，且可獲得具有優異之特性及可靠性之磁阻效應元件。

圖8係示意性地顯示應用上述實施形態所示之磁阻效應元件之半導體積體電路裝置之一般性構成之一例的剖視圖。

於半導體基板SUB內形成有埋入閘極(buried gate)型之MOS電晶體TR。MOS電晶體TR之閘極電極被用作字元線WL。於MOS電晶體TR之源極/汲極區域S/D之一者連接有下部電極BEC，於源極/汲極區域S/D之另一者連接有源極線接點SC。

於下部電極BEC上形成有磁阻效應元件MTJ，於磁阻效應元件MTJ上形成有上部電極TEC。於上部電極TEC連接有位元線BL。於源極線接點SC連接有源極線SL。

藉由將如上述之實施形態所說明之磁阻效應元件應用於如圖8所示之半導體積體電路裝置，而可獲得優異之半導體積體電路裝置。

對本發明之若干個實施形態進行了說明，該等實施形態係作為例子而提出者，並不意欲限定發明之範圍。該等新穎之實施形態，亦可以其他各種形態實施，在不脫離發明之要旨之範圍內可進行各種之省略、置換、及變更。該等實施形態及其變化包含於本發明之範圍及要旨內，且包含於申請專利範圍所記載之發明及其均等之範圍內。

[相關申請案] 本發明申請案享有將日本專利申請案2018-43467號(申請日：2018年3月9日)作為基礎申請案之優先權。本發明申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。

10	下部結構
11	層間絕緣膜
12	下部電極
20	積層結構
20S	積層膜
21	記憶層/第1磁性層
22	參考層/第2磁性層
22a	第1層部分
22b	第2層部分
23	穿隧障壁層/非磁性層
24	移位消除層/第3磁性層
25	基底層
25a	第1層部分
25b	第2層部分
26	罩蓋層
27	中間層
30	硬遮罩層
41	第1側壁絕緣層
42	第2側壁絕緣層
43	再附著層/第1再附著層
43a	再附著層
51	層間絕緣膜
52	上部電極
θ	入射角
θ1	第1入射角
θ2	第2入射角
BEC	下部電極
BL	位元線
H1	高度
H2	高度
H3	高度
MTJ	磁阻效應元件
S	寬度
SC	源極線接點
S/D	源極/汲極區域
SL	源極線
SUB	半導體基板
TEC	上部電極
TR	MOS電晶體
WL	字元線

圖1係示意性地顯示實施形態之磁性記憶裝置之構成之剖視圖。圖2係示意性地顯示實施形態之磁性記憶裝置之製造方法之一部分的剖視圖。圖3係示意性地顯示實施形態之磁性記憶裝置之製造方法之一部分的剖視圖。圖4係示意性地顯示實施形態之磁性記憶裝置之製造方法之一部分的剖視圖。圖5係示意性地顯示實施形態之磁性記憶裝置之製造方法之一部分的剖視圖。圖6係示意性地顯示實施形態之磁性記憶裝置之製造方法之一部分的剖視圖。圖7係示意性地顯示實施形態之磁性記憶裝置之變化例之構成的剖視圖。圖8係示意性地顯示應用實施形態之磁阻效應元件之半導體積體電路裝置之一般性構成之一例的剖視圖。

10	下部結構
11	層間絕緣膜
12	下部電極
20	積層結構
21	記憶層/第1磁性層
22	參考層/第2磁性層
22a	第1層部分
22b	第2層部分
23	穿隧障壁層/非磁性層
24	移位消除層/第3磁性層
25	基底層
25a	第1層部分
25b	第2層部分
26	罩蓋層
27	中間層
30	硬遮罩層
41	第1側壁絕緣層
42	第2側壁絕緣層
43	再附著層/第1再附著層
51	層間絕緣膜
52	上部電極

Claims

一種磁性記憶裝置，其具備：下部結構；積層結構，其設置於下部結構上，且包含：具有可變之磁化方向之第1磁性層、具有固定之磁化方向之第2磁性層、及設置於前述第1磁性層與前述第2磁性層之間之非磁性層；及第1側壁絕緣層，其沿前述積層結構之側壁設置，且其上端位處低於前述非磁性層之上表面之位置。
如請求項1之磁性記憶裝置，其中前述第1側壁絕緣層其上端位處低於前述非磁性層之下表面之位置。
如請求項1之磁性記憶裝置，其更具備沿前述積層結構之側壁設置且覆蓋前述第1側壁絕緣層之第2側壁絕緣層。
如請求項1之磁性記憶裝置，其中前述第1側壁絕緣層至少含有矽(Si)。
如請求項1之磁性記憶裝置，其更具備介置於前述積層結構與前述第1側壁絕緣層之間，且含有與前述積層結構所含有之金屬元素相同之金屬元素的第1再附著層。
如請求項5之磁性記憶裝置，其中在前述積層結構之側壁之位處高於前述第1側壁絕緣層之上端之部分上未設置再附著層，或設置有薄於前述第1再附著層之第2再附著層。
如請求項5之磁性記憶裝置，其中前述第1再附著層含有難氧化金屬。
如請求項1之磁性記憶裝置，其中前述第2磁性層設置於前述下部結構與前述非磁性層之間。
如請求項8之磁性記憶裝置，其中前述積層結構更包含設置於前述下部結構與前述第2磁性層之間且具有反平行於前述第2磁性層之磁化方向之固定之磁化方向的第3磁性層。
如請求項1之磁性記憶裝置，其中前述第1磁性層設置於前述下部結構與前述非磁性層之間。
一種磁性記憶裝置之製造方法，其包含以下步驟：於下部結構上形成積層膜，該積層膜包含：具有可變之磁化方向之第1磁性層、具有固定之磁化方向之第2磁性層、及設置於前述第1磁性層與前述第2磁性層之間之非磁性層；將前述積層膜圖案化而形成積層結構；沿前述積層結構之側壁形成第1側壁絕緣層；及使沿前述積層結構之側壁形成之第1側壁絕緣層之上端後退，並使前述第1側壁絕緣層之上端位處低於前述非磁性層之上表面之位置。
如請求項11之磁性記憶裝置之製造方法，其中使沿前述積層結構之側壁形成之第1側壁絕緣層之上端後退，並使前述第1側壁絕緣層之上端位處低於前述非磁性層之上表面之位置的步驟包含：使沿前述積層結構之側壁形成之第1側壁絕緣層之上端後退，並使前述第1側壁絕緣層之上端位處低於前述非磁性層之下表面之位置。
如請求項11之磁性記憶裝置之製造方法，其更包含沿前述積層結構之側壁形成覆蓋上端位處低於前述非磁性層之上表面之位置之前述第1側壁絕緣層的第2側壁絕緣層的步驟。
如請求項11之磁性記憶裝置之製造方法，其中藉由將前述積層膜圖案化而形成積層結構，而於前述積層結構之側壁形成含有與前述積層結構所含有之金屬元素相同之金屬元素的再附著層。
如請求項14之磁性記憶裝置之製造方法，其中在使沿前述積層結構之側壁形成之第1側壁絕緣層之上端後退，並使前述第1側壁絕緣層之上端位處低於前述非磁性層之上表面之位置的步驟中，前述再附著層之上端後退。
如請求項11之磁性記憶裝置之製造方法，其中將前述積層膜圖案化而形成積層結構之步驟係由IBE(ion beam etching，離子束蝕刻)進行。
如請求項11之磁性記憶裝置之製造方法，其中使沿前述積層結構之側壁形成之第1側壁絕緣層之上端後退，並使前述第1側壁絕緣層之上端位處低於前述非磁性層之上表面之位置的步驟，係由IBE(ion beam etching，離子束蝕刻)進行。
如請求項11之磁性記憶裝置之製造方法，其中使沿前述積層結構之側壁形成之第1側壁絕緣層之上端後退，並使前述第1側壁絕緣層之上端位處低於前述非磁性層之上表面之位置的步驟包含：以相對於前述下部結構之主面之第1入射角朝前述第1側壁絕緣層照射離子束；及以相對於前述下部結構之主面之第2入射角且大於前述第1入射角之第2入射角朝前述第1側壁絕緣層照射離子束。
如請求項11之磁性記憶裝置之製造方法，其中前述第2磁性層設置於前述下部結構與前述非磁性層之間。
如請求項11之磁性記憶裝置之製造方法，其中前述第1磁性層設置於前述下部結構與前述非磁性層之間。