JP2019161180A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2019161180A
JP2019161180A JP2018049873A JP2018049873A JP2019161180A JP 2019161180 A JP2019161180 A JP 2019161180A JP 2018049873 A JP2018049873 A JP 2018049873A JP 2018049873 A JP2018049873 A JP 2018049873A JP 2019161180 A JP2019161180 A JP 2019161180A
Authority
JP
Japan
Prior art keywords
layer
submagnetic
magnetic
magnetization direction
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018049873A
Other languages
English (en)
Inventor
吉川 将寿
Masahisa Yoshikawa
将寿 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2018049873A priority Critical patent/JP2019161180A/ja
Priority to US16/126,823 priority patent/US20190287590A1/en
Publication of JP2019161180A publication Critical patent/JP2019161180A/ja
Priority to US16/904,080 priority patent/US11322189B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】 参照層の磁化方向が反転してしまうことを防止することが可能な磁気記憶装置を提供する。【解決手段】 実施形態に係る磁気記憶装置は、可変の磁化方向を有する第1の磁性層10と、固定された磁化方向を有する第2の磁性層20と、第1の磁性層と第2の磁性層との間に設けられた非磁性層30とを備え、第1の磁性層は、第1のサブ磁性層11と、第2のサブ磁性層12と、第1のサブ磁性層と第2のサブ磁性層との間に設けられた第1の中間層13とを含み、第1のサブ磁性層は、非磁性層と第2のサブ磁性層との間に設けられ、第2のサブ磁性層の磁化方向に対して反平行の磁化方向を有し、第2のサブ磁性層よりも小さい磁化量を有する。【選択図】図1

Description

本発明の実施形態は、磁気記憶装置(magnetic memory device)に関する。
半導体基板上に磁気抵抗効果素子(magnetoresistive element)及びトランジスタが集積化された磁気記憶装置(半導体集積回路装置)が提案されている。磁気抵抗効果素子は、可変の磁化方向(magnetization direction)を有する記憶層と、固定された磁化方向を有する参照層と、記憶層と参照層との間に設けられたトンネルバリア層とを含んでいる。
磁気抵抗効果素子として、スピン注入効果(スピン注入磁化反転)を利用したSTT(spin transfer torque)型の磁気抵抗効果素子が提案されている。このSTT型の磁気抵抗効果素子では、磁気抵抗効果素子を構成する各層の膜面に対して垂直な電流を流すことにより、記憶層の磁化方向を反転させる。この場合、記憶層の磁化方向は反転しても、参照層の磁化方向は反転しないようにすることが必要である。
上述したように、スピン注入磁化反転を用いて記憶層を磁化反転させる場合、参照層の磁化方向は固定されていなければならない。すなわち、参照層は記憶層に比べて十分に安定である必要がある。ところが、磁気抵抗効果素子に電流を流して記憶層の磁化反転を行うスピン注入磁化反転では、記憶層にスピントルクが印加される。記憶層の磁化方向が反転した後は、その反作用として参照層にもスピントルクが作用する。その結果、参照層の磁化方向が反転してしまう場合がある。特に、磁気抵抗効果素子が微細化されると、参照層の磁化方向が反転する確率が大きくなる傾向がある。そのため、磁気抵抗効果素子が微細化されるにしたがって、磁気抵抗効果素子の正常な動作が困難になる。
したがって、素子が微細化されても、参照層の磁化方向が反転してしまうことを防止することが可能な磁気記憶装置が要求されている。
特開2008−010590号公報
参照層の磁化方向が反転してしまうことを防止することが可能な磁気記憶装置を提供する。
実施形態に係る磁気記憶装置は、可変の磁化方向を有する第1の磁性層と、固定された磁化方向を有する第2の磁性層と、前記第1の磁性層と前記第2の磁性層との間に設けられた非磁性層と、を備え、前記第1の磁性層は、第1のサブ磁性層と、第2のサブ磁性層と、前記第1のサブ磁性層と前記第2のサブ磁性層との間に設けられた第1の中間層とを含み、前記第1のサブ磁性層は、前記非磁性層と前記第2のサブ磁性層との間に設けられ、前記第2のサブ磁性層の磁化方向に対して反平行の磁化方向を有し、前記第2のサブ磁性層よりも小さい磁化量を有する。
第1の実施形態に係る磁気記憶装置の構成を模式的に示した断面図である。 RHループを示した図である。 磁気抵抗効果素子のサイズとHoffとの関係を示した図である。 記憶層のMstとHoffとの関係を示した図である。 磁気抵抗効果素子のサイズと隣接セルの記憶層からの積算漏洩磁界との関係を示した図である。 記憶層の飽和磁化Msと隣接セルの記憶層からの積算漏洩磁界との関係を示した図である。 第2の実施形態に係る磁気記憶装置の構成を模式的に示した断面図である。 磁気抵抗効果素子を用いた磁気メモリ装置の構成を模式的に示した断面図である。
以下、図面を参照して実施形態を説明する。
(実施形態1)
図1は、第1の実施形態に係る磁気記憶装置の構成を模式的に示した断面図であり、主として磁気抵抗効果素子(magnetoresistive element)の構成を示している。なお、磁気抵抗効果素子は、MTJ(magnetic tunnel junction)素子とも呼ばれる。
図1に示した磁気抵抗効果素子は、記憶層(storage layer、第1の磁性層)10と、参照層(reference layer、第2の磁性層)20と、記憶層10と参照層20との間に設けられたトンネルバリア層(非磁性層(nonmagnetic layer))30と、シフトキャンセリング層40と、参照層20とシフトキャンセリング層(第3の磁性層)40との間に設けられた中間層50とを備えている。記憶層10は下地層(under layer)60上に設けられ、シフトキャンセリング層40上にはキャップ層70が設けられている。
記憶層(第1の磁性層)10は、可変の磁化方向を有しており、第1のサブ磁性層11と、第2のサブ磁性層12と、第1のサブ磁性層11と第2のサブ磁性層12との間に設けられた中間層(第1の中間層)13とを含んでいる。第1のサブ磁性層11は、トンネルバリア層30と第2のサブ磁性層12との間に設けられ、第2のサブ磁性層12の磁化方向に対して反平行(antiparallel)の磁化方向を有している。また、第1のサブ磁性層11は、第2のサブ磁性層12よりも小さい磁化量Mstを有している。第1のサブ磁性層11は第2のサブ磁性層12よりも小さい厚さtを有していてもよいし、第1のサブ磁性層11は第2のサブ磁性層12よりも小さい飽和磁化Msを有していてもよい。なお、磁化量Mstは、飽和磁化Msと厚さtとの積(Ms×t)に対応する。
第1のサブ磁性層11及び第2のサブ磁性層12はいずれも、少なくともコバルト(Co)を含有している。第1のサブ磁性層11及び第2のサブ磁性層12は、コバルト(Co)に加えてさらに、鉄(Fe)及びボロン(B)を含有していてもよい。本実施形態では、第1のサブ磁性層11及び第2のサブ磁性層12はCoFeBで形成されている。
中間層(第1の中間層)13は、ルテニウム(Ru)、ロジウム(Rh)、オスミウム(Os)及びイリジウム(Ir)から選択された少なくとも1つの元素を含有している。具体的には、中間層13は、ルテニウム(Ru)膜、ロジウム(Rh)膜、オスミウム(Os)膜或いはイリジウム(Ir)膜の単層膜で形成されていてもよいし、ルテニウム(Ru)膜、ロジウム(Rh)膜、オスミウム(Os)膜及びイリジウム(Ir)膜の任意の組み合わせの積層膜で形成されていてもよい。また、中間層13は、ルテニウム(Ru)、ロジウム(Rh)、オスミウム(Os)及びイリジウム(Ir)の少なくとも1つを含有する合金膜で形成されていてもよい。中間層13の厚さは、1nm以下であることが好ましい。第1のサブ磁性層11と第2のサブ磁性層12とは、中間層13を介して反強磁性結合(antiferromagnetic coupling)している。
参照層(第2の磁性層)20は、固定された磁化方向を有している。参照層20は、少なくとも鉄(Fe)、コバルト(Co)及びボロン(B)を含有する第1のサブ磁性層と、コバルト(Co)とプラチナ(Pt)、ニッケル(Ni)、鉄(Fe)及びパラジウム(Pd)の少なくとも1つの元素とを含有する第2のサブ磁性層との積層膜で形成されている。本実施形態では、参照層20は、CoFeBとCo/Pt(或いは、Co/Ni又はCo/Pd)の積層膜で形成されている。
トンネルバリア層(非磁性層)30は、記憶層10と参照層20との間に介在し、マグネシウム(Mg)及び酸素(O)を含有している。本実施形態では、トンネルバリア層30は、MgOで形成されている。
シフトキャンセリング層(第3の磁性層)40は、参照層20の磁化方向に対して反平行の固定された磁化方向を有している。シフトキャンセリング層40からの磁界により、参照層20から記憶層10に印加される磁界をキャンセルすることが可能である。シフトキャンセリング層40は、コバルト(Co)とプラチナ(Pt)、ニッケル(Ni)、鉄(Fe)及びパラジウム(Pd)の少なくとも1つの元素とを含有している。本実施形態では、シフトキャンセリング層40は、Co/Pt、Co/Ni或いはCo/Pdで形成されている。
中間層50は、参照層20とシフトキャンセリング層40との間に介在し、ルテニウム(Ru)で形成されている。
下地層60及びキャップ層70は、いずれも導電材料で形成されている。下地層60には図示しない下部電極(bottom electrode)が接続され、キャップ層70には図示しない上部電極(top electrode)が接続されている。
以上のように、本実施形態では、第1のサブ磁性層11が第2のサブ磁性層12よりも小さい磁化量Mstを有している。このような構成により、本実施形態では、記憶層10から参照層20へのトータルの漏洩磁場(stray magnetic field)を低減することができ、参照層20の磁化方向が反転することを効果的に防止することができる。すなわち、安定な参照層20を得ることができる。このとき、参照層20は十分に大きなHoffを得ることになる。以下、説明を加える。
図2は、一般的なR−H(抵抗−磁界)ループを示した図である。横軸は磁界Hであり、縦軸は抵抗Rである。記憶層及び参照層はいずれも、ヒステリシスループを描く。記憶層及び参照層のヒステリシスループの開き量を保持力Hcという。記憶層だけが安定に磁化反転するためには、記憶層のHcを超える磁界或いはそれに相応するスピントルクを印加することになる。また、参照層のヒステリシスループは、磁界Hoff分だけシフトした状態になっている。このHoffは、基本的にはシフトキャンセリング層と参照層との反強磁性結合磁界によるが、記憶層及びシフトキャンセリング層からの漏洩磁界で弱められる。磁界Hが小さい範囲では参照層の磁化方向は反転しないが、磁界Hが(Hoff+参照層のHc)よりも大きくなると参照層の磁化方向が反転する。したがって、磁気抵抗効果素子を正常に動作させるためには、十分に大きなHoffが必要であり、参照層に印加されるスピントルクにより参照層の磁化が反転しないようにする必要がある。しかしながら、磁気抵抗効果素子が微細化されてくると、記憶層及びシフトキャンセリング層からの漏洩磁界が大きくなり、Hoffが小さくなる。
一般に、Hoffは、
Hoff=Hex−Hs1−Hs2
Hs1>0
Hs2>0
と表される。
ただし、Hexは、交換結合磁界(exchange coupling field)であり、
Hex=2Jex/Mst>0
である。
Hs1は、シフトキャンセリング層からの漏洩磁界であり、シフトキャンセリング層の飽和磁化Msとシフトキャンセリング層の厚さtに比例する。Hs2は、記憶層からの漏洩磁界であり、記憶層の飽和磁化Msと記憶層の厚さtに比例する。
交換結合磁界Hexは、材料特性Jexに依存する。また、シフトキャンセリング層からの漏洩磁界Hs1は、シフトキャンセリング層のMst及び磁気抵抗効果素子のサイズによって自動的に決まる。したがって、Hoffを改善するためには、記憶層からの漏洩磁界Hs2を小さくしなければならない。
十分に安定な参照層特性を得て、記憶層が十分に安定にスピン注入磁化反転をするためには、十分に大きなHoffが必要である。Hoffを最大化するには、記憶層およびシフトキャンセリング層からの漏洩磁界を小さくすることが必要である。特に、記憶層はシフトキャンセリング層に比べて膜厚が薄く、磁化量の重心がシフトキャンセリング層に比べて参照層に近いため、記憶層の漏洩磁界を低減することは参照層の安定には効果的である。
図3及び図4は、上述した問題点について示した図であり、記憶層を単層で形成した場合のシミュレーション結果を示している。
図3は、磁気抵抗効果素子のサイズとHoffとの関係を示した図である。磁気抵抗効果素子のサイズが減少すると、Hoffの値も減少している。飽和磁化Msの値が1700emu/ccの場合、磁気抵抗効果素子のサイズが減少すると、Hoffの値はターゲットラインTを大きく下回っている。
図4は、記憶層のMstとHoffとの関係を示した図である。記憶層のMstが増加するにしたがって、Hoffの値がターゲットラインTを大きく下回るようになる。
本実施形態では、図1に示したような構成により、Hoffの値が小さくならないようにしている。すなわち、本実施形態では、記憶層10を、第1のサブ磁性層11と、第2のサブ磁性層12と、第1のサブ磁性層11と第2のサブ磁性層12との間の中間層13で形成しており、第1のサブ磁性層11の磁化方向と第2のサブ磁性層12の磁化方向とは互いに反平行である。そのため、記憶層10のトータルの漏洩磁界を小さくすること(理想的にはゼロ)が可能である。
ただし、第2のサブ磁性層12の方が第1のサブ磁性層11よりも参照層20から離れているため、第1のサブ磁性層11のMstと第2のサブ磁性層12のMstとが等しいと、参照層20に対する記憶層10からのトータルの漏洩磁界をゼロにすることはできない。本実施形態では、第1のサブ磁性層11が第2のサブ磁性層12よりも小さい磁化量Mstを有しているため、参照層20に対する記憶層10からのトータルの漏洩磁界をゼロにすることが可能である。同じMstを有している場合でも、膜厚tが同じで、且つ、第1のサブ磁性層11の飽和磁化Msが第2のサブ磁性層12の飽和磁化Msよりも大きい方がより好ましい。これは、第1のサブ磁性層11と第2のサブ磁性層12の磁化量の重心が近くなり、それらから発する漏洩磁界を制御し易くなるからである。第1のサブ磁性層11と第2のサブ磁性層12の飽和磁化は、例えば、スレーターポーリング則を利用すれば、CoとFeを主成分に用いた合金を使うことで操作できる。したがって、本実施形態によれば、磁気抵抗効果素子が微細化されても、参照層の磁化方向が反転してしまうことを効果的に抑制することが可能である。
また、本実施形態によれば、隣接セル(周囲のセル)からの漏洩磁界の影響を低減することも可能である。以下、説明を加える。
図5及び図6は、隣接セルからの漏洩磁界の影響について、記憶層を単層で形成した場合のシミュレーション結果を示している。
図5は、磁気抵抗効果素子のサイズと隣接セルの記憶層からの積算漏洩磁界との関係を示した図である。磁気抵抗効果素子のサイズが10nm世代になると、隣接セルからの積算漏洩磁界の影響が大きくなり、限界値Lを大きく上回ってしまう。
図6は、記憶層の飽和磁化Msと隣接セルの記憶層からの積算漏洩磁界との関係を示した図である。記憶層の飽和磁化Msが大きくなると、隣接セルからの積算漏洩磁界の影響が大きくなり、限界値Lを大きく上回ってしまう。
本実施形態では、上述したように、記憶層からの漏洩磁界を低減することができるため、隣接セルからの積算漏洩磁界の影響を低減することができ、優れた磁気記憶装置を得ることが可能となる。
(実施形態2)
次に、第2の実施形態について説明する。なお、基本的な事項は第1の実施形態と類似しているため、第1の実施形態で説明した事項の説明は省略する。
図7は、本実施形態に係る磁気記憶装置の構成を模式的に示した断面図であり、主として磁気抵抗効果素子の構成を示している。
図7に示すように、本実施形態では、記憶層(第1の磁性層)10が、第1のサブ磁性層11、第2のサブ磁性層12及び第1の中間層13に加えて、第3のサブ磁性層14及び第2の第2の中間層15を含んでいる。具体的には、第2のサブ磁性層12と第3のサブ磁性層14との間に第2の中間層15が設けられ、第1のサブ磁性層11と第3のサブ磁性層14との間に第2のサブ磁性層12が設けられている。第3のサブ磁性層14は、第2のサブ磁性層12の磁化方向に対して反平行の磁化方向を有している。第1のサブ磁性層11、第2のサブ磁性層12、第1の中間層13、第3のサブ磁性層14及び第2の中間層15は記憶層全体100を構成し、記憶層全体100は一体として磁化反転する。
第1のサブ磁性層11、第2のサブ磁性層12及び第3のサブ磁性層14はいずれも、少なくともコバルト(Co)を含有している。第1のサブ磁性層11、第2のサブ磁性層12及び第3のサブ磁性層14は、コバルト(Co)に加えてさらに、鉄(Fe)及びボロン(B)を含有していてもよい。本実施形態では、第1のサブ磁性層11、第2のサブ磁性層12及び第3のサブ磁性層14はCoFeBで形成されている。
第2の中間層15は、第1の中間層13と同様に、ルテニウム(Ru)、ロジウム(Rh)、オスミウム(Os)及びイリジウム(Ir)から選択された少なくとも1つの元素を含有している。第2の中間層15の具体的な構成は、第1の実施形態で述べた第1の中間層13と同様である。第2のサブ磁性層11と第3のサブ磁性層12とは、第2の中間層15を介して反強磁性結合している。
本実施形態でも、第1の実施形態と同様に、第1のサブ磁性層11が第2のサブ磁性層12よりも小さい磁化量Mstを有している。また、本実施形態では、第3のサブ磁性層14は、第2のサブ磁性層12よりも小さい磁化量Mstを有している。このような構成により、本実施形態でも、第1の実施形態と同様に、参照層20に対する記憶層10からのトータルの漏洩磁界をゼロにすることが可能であり、且つ、記憶層全体100(第1のサブ磁性層11、第2のサブ磁性層12、第1の中間層13、第3のサブ磁性層14及び第2の中間層15)自身の隣接ビットに対する漏洩磁界をゼロにすることが可能となる。したがって、磁気抵抗効果素子が微細化されても、参照層20の磁化方向が反転してしまうことを効果的に抑制することが可能である。また、本実施形態でも、第1の実施形態と同様に、記憶層10からの漏洩磁界を低減することができるため、隣接セルからの積算漏洩磁界の影響を低減することができ、優れた磁気記憶装置を得ることが可能となる。
また、本実施形態では、第1のサブ磁性層11の磁化量Mstと第3のサブ磁性層14の磁化量Mstとの和は、第2のサブ磁性層12の磁化量Mstに等しいことが好ましい。第1のサブ磁性層11、第2のサブ磁性層12及び第3のサブ磁性層14の飽和磁化Msが互いに等しい場合には、第1のサブ磁性層11の厚さtと第3のサブ磁性層14の厚さtとの和が第2のサブ磁性層12の厚さtに等しいことが好ましい。このような構成により、記憶層10から生じるトータルの漏洩磁場をゼロにすることが可能である。したがって、本実施形態では、記憶層10からの漏洩磁場の影響をより効果的に抑制することが可能である。
なお、上述した第1及び第2の実施形態では、記憶層10が参照層20よりも下層側に位置する所謂ボトムフリー型の磁気抵抗効果素子について説明したが、上述した第1及び第2の実施形態の記憶層10の構成は、記憶層10が参照層20よりも上層側に位置する所謂トップフリー型の磁気抵抗効果素子についても適用可能である。
図8は、上述した磁気抵抗効果素子を用いた磁気メモリ装置の構成を模式的に示した断面図である。
半導体基板SUB内に、埋め込みゲート(buried gate)型のMOSトランジスタTRが形成されている。MOSトランジスタTRのゲート電極は、ワード線WLとして用いられる。MOSトランジスタTRのソース/ドレイン領域S/Dの一方には下部電極(bottom electrode)BECが接続され、ソース/ドレイン領域S/Dの他方にはソース線コンタクトSCが接続されている。
下部電極BEC上には磁気抵抗効果素子MTJが形成され、磁気抵抗効果素子MTJ上には上部電極(top electrode)TECが形成されている。上部電極TECにはビット線BLが接続されている。ソース線コンタクトSCにはソース線SLが接続されている。
上述した磁気抵抗効果素子を図8に示したような磁気記憶装置に適用することで、優れた磁気記憶装置を得ることが可能である。
以下、上述した実施形態の内容を付記する。
[付記1]
可変の磁化方向を有する第1の磁性層と、
固定された磁化方向を有する第2の磁性層と、
前記第1の磁性層と前記第2の磁性層との間に設けられた非磁性層と、
を備えた磁気記憶装置であって、
前記第1の磁性層は、第1のサブ磁性層と、第2のサブ磁性層と、前記第1のサブ磁性層と前記第2のサブ磁性層との間に設けられた第1の中間層とを含み、
前記第1のサブ磁性層は、前記非磁性層と前記第2のサブ磁性層との間に設けられ、前記第2のサブ磁性層の磁化方向に対して反平行の磁化方向を有し、前記第2のサブ磁性層よりも小さい磁化量を有する
ことを特徴とする磁気記憶装置。
[付記2]
前記第1の磁性層は、前記第2のサブ磁性層の磁化方向に対して反平行の磁化方向を有する第3のサブ磁性層と、前記第2のサブ磁性層と前記第3のサブ磁性層との間に設けられた第2の中間層とをさらに含み、
前記第2のサブ磁性層は、前記第1のサブ磁性層と前記第3のサブ磁性層との間に設けられている
ことを特徴とする付記1に記載の磁気記憶装置。
[付記3]
前記第3のサブ磁性層は、前記第2のサブ磁性層よりも小さい磁化量を有する
ことを特徴とする付記2に記載の磁気記憶装置。
[付記4]
前記第1のサブ磁性層の磁化量と前記第3のサブ磁性層の磁化量との和は、前記第2のサブ磁性層の磁化量に等しい
ことを特徴とする付記2に記載の磁気記憶装置。
[付記5]
前記第2の磁性層の磁化方向に対して反平行の固定された磁化方向を有し、前記第2の磁性層から前記第1の磁性層に印加される磁界をキャンセルする第3の磁性層をさらに備える
ことを特徴とする付記1に記載の磁気記憶装置。
[付記6]
前記第1のサブ磁性層及び前記第2のサブ磁性層は、少なくともコバルト(Co)を含有する
ことを特徴とする付記1に記載の磁気記憶装置。
[付記7]
前記第1の中間層は、ルテニウム(Ru)、ロジウム(Rh)、オスミウム(Os)及びイリジウム(Ir)から選択された少なくとも1つの元素を含有する
ことを特徴とする付記1に記載の磁気記憶装置。
[付記8]
可変の磁化方向を有する第1の磁性層と、
固定された磁化方向を有する第2の磁性層と、
前記第1の磁性層と前記第2の磁性層との間に設けられた非磁性層と、
を備えた磁気記憶装置であって、
前記第1の磁性層は、第1のサブ磁性層と、第2のサブ磁性層と、前記第1のサブ磁性層と前記第2のサブ磁性層との間に設けられた第1の中間層とを含み、
前記第1のサブ磁性層は、前記非磁性層と前記第2のサブ磁性層との間に設けられ、前記第2のサブ磁性層の磁化方向に対して反平行の磁化方向を有し、前記第2のサブ磁性層よりも小さい厚さを有する
ことを特徴とする磁気記憶装置。
[付記9]
前記第1の磁性層は、前記第2のサブ磁性層の磁化方向に対して反平行の磁化方向を有する第3のサブ磁性層と、前記第2のサブ磁性層と前記第3のサブ磁性層との間に設けられた第2の中間層とをさらに含み、
前記第2のサブ磁性層は、前記第1のサブ磁性層と前記第3のサブ磁性層との間に設けられている
ことを特徴とする付記8に記載の磁気記憶装置。
[付記10]
前記第3のサブ磁性層は、前記第2のサブ磁性層よりも小さい厚さを有する
ことを特徴とする付記9に記載の磁気記憶装置。
[付記11]
前記第2の磁性層の磁化方向に対して反平行の固定された磁化方向を有し、前記第2の磁性層から前記第1の磁性層に印加される磁界をキャンセルする第3の磁性層をさらに備える
ことを特徴とする付記8に記載の磁気記憶装置。
[付記12]
前記第1のサブ磁性層及び前記第2のサブ磁性層は、少なくともコバルト(Co)を含有する
ことを特徴とする付記8に記載の磁気記憶装置。
[付記13]
前記第1の中間層は、ルテニウム(Ru)、ロジウム(Rh)、オスミウム(Os)及びイリジウム(Ir)から選択された少なくとも1つの元素を含有する
ことを特徴とする付記8に記載の磁気記憶装置。
[付記14]
可変の磁化方向を有する第1の磁性層と、
固定された磁化方向を有する第2の磁性層と、
前記第1の磁性層と前記第2の磁性層との間に設けられた非磁性層と、
を備えた磁気記憶装置であって、
前記第1の磁性層は、第1のサブ磁性層と、第2のサブ磁性層と、前記第1のサブ磁性層と前記第2のサブ磁性層との間に設けられた第1の中間層とを含み、
前記第1のサブ磁性層は、前記非磁性層と前記第2のサブ磁性層との間に設けられ、前記第2のサブ磁性層の磁化方向に対して反平行の磁化方向を有し、前記第2のサブ磁性層よりも小さい飽和磁化を有する
ことを特徴とする磁気記憶装置。
[付記15]
前記第1の磁性層は、前記第2のサブ磁性層の磁化方向に対して反平行の磁化方向を有する第3のサブ磁性層と、前記第2のサブ磁性層と前記第3のサブ磁性層との間に設けられた第2の中間層とをさらに含み、
前記第2のサブ磁性層は、前記第1のサブ磁性層と前記第3のサブ磁性層との間に設けられている
ことを特徴とする付記14に記載の磁気記憶装置。
[付記16]
前記第3のサブ磁性層は、前記第2のサブ磁性層よりも小さい飽和磁化を有する
ことを特徴とする付記15に記載の磁気記憶装置。
[付記17]
前記第2の磁性層の磁化方向に対して反平行の固定された磁化方向を有し、前記第2の磁性層から前記第1の磁性層に印加される磁界をキャンセルする第3の磁性層をさらに備える
ことを特徴とする付記14に記載の磁気記憶装置。
[付記18]
前記第1のサブ磁性層及び前記第2のサブ磁性層は、少なくともコバルト(Co)を含有する
ことを特徴とする付記14に記載の磁気記憶装置。
[付記19]
前記第1の中間層は、ルテニウム(Ru)、ロジウム(Rh)、オスミウム(Os)及びイリジウム(Ir)から選択された少なくとも1つの元素を含有する
ことを特徴とする付記14に記載の磁気記憶装置。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…記憶層(第1の磁性層)
11…第1のサブ磁性層 12…第2のサブ磁性層 13…第1の中間層
14…第3のサブ磁性層 15…第2の中間層
20…参照層(第2の磁性層) 30…トンネルバリア層(非磁性層)
40…シフトキャンセリング層(第3の磁性層)
50…中間層 60…下地層 70…キャップ層

Claims (7)

  1. 可変の磁化方向を有する第1の磁性層と、
    固定された磁化方向を有する第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層との間に設けられた非磁性層と、
    を備えた磁気記憶装置であって、
    前記第1の磁性層は、第1のサブ磁性層と、第2のサブ磁性層と、前記第1のサブ磁性層と前記第2のサブ磁性層との間に設けられた第1の中間層とを含み、
    前記第1のサブ磁性層は、前記非磁性層と前記第2のサブ磁性層との間に設けられ、前記第2のサブ磁性層の磁化方向に対して反平行の磁化方向を有し、前記第2のサブ磁性層よりも小さい磁化量を有する
    ことを特徴とする磁気記憶装置。
  2. 前記第1の磁性層は、前記第2のサブ磁性層の磁化方向に対して反平行の磁化方向を有する第3のサブ磁性層と、前記第2のサブ磁性層と前記第3のサブ磁性層との間に設けられた第2の中間層とをさらに含み、
    前記第2のサブ磁性層は、前記第1のサブ磁性層と前記第3のサブ磁性層との間に設けられている
    ことを特徴とする請求項1に記載の磁気記憶装置。
  3. 前記第3のサブ磁性層は、前記第2のサブ磁性層よりも小さい磁化量を有する
    ことを特徴とする請求項2に記載の磁気記憶装置。
  4. 前記第1のサブ磁性層の磁化量と前記第3のサブ磁性層の磁化量との和は、前記第2のサブ磁性層の磁化量に等しい
    ことを特徴とする請求項2に記載の磁気記憶装置。
  5. 可変の磁化方向を有する第1の磁性層と、
    固定された磁化方向を有する第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層との間に設けられた非磁性層と、
    を備えた磁気記憶装置であって、
    前記第1の磁性層は、第1のサブ磁性層と、第2のサブ磁性層と、前記第1のサブ磁性層と前記第2のサブ磁性層との間に設けられた第1の中間層とを含み、
    前記第1のサブ磁性層は、前記非磁性層と前記第2のサブ磁性層との間に設けられ、前記第2のサブ磁性層の磁化方向に対して反平行の磁化方向を有し、前記第2のサブ磁性層よりも小さい厚さを有する
    ことを特徴とする磁気記憶装置。
  6. 可変の磁化方向を有する第1の磁性層と、
    固定された磁化方向を有する第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層との間に設けられた非磁性層と、
    を備えた磁気記憶装置であって、
    前記第1の磁性層は、第1のサブ磁性層と、第2のサブ磁性層と、前記第1のサブ磁性層と前記第2のサブ磁性層との間に設けられた第1の中間層とを含み、
    前記第1のサブ磁性層は、前記非磁性層と前記第2のサブ磁性層との間に設けられ、前記第2のサブ磁性層の磁化方向に対して反平行の磁化方向を有し、前記第2のサブ磁性層よりも小さい飽和磁化を有する
    ことを特徴とする磁気記憶装置。
  7. 前記第1の中間層は、ルテニウム(Ru)、ロジウム(Rh)、オスミウム(Os)及びイリジウム(Ir)から選択された少なくとも1つの元素を含有する
    ことを特徴とする請求項1、5又は6のいずれか1項に記載の磁気記憶装置。
JP2018049873A 2018-03-16 2018-03-16 磁気記憶装置 Pending JP2019161180A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018049873A JP2019161180A (ja) 2018-03-16 2018-03-16 磁気記憶装置
US16/126,823 US20190287590A1 (en) 2018-03-16 2018-09-10 Magnetic memory device
US16/904,080 US11322189B2 (en) 2018-03-16 2020-06-17 Magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018049873A JP2019161180A (ja) 2018-03-16 2018-03-16 磁気記憶装置

Publications (1)

Publication Number Publication Date
JP2019161180A true JP2019161180A (ja) 2019-09-19

Family

ID=67906001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018049873A Pending JP2019161180A (ja) 2018-03-16 2018-03-16 磁気記憶装置

Country Status (2)

Country Link
US (2) US20190287590A1 (ja)
JP (1) JP2019161180A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021166892A1 (ja) * 2020-02-19 2021-08-26 Tdk株式会社 磁壁移動素子および磁気記録アレイ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230032857A1 (en) * 2021-07-30 2023-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. In situ and tunable deposition of a film

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
JP2008010590A (ja) 2006-06-28 2008-01-17 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP4970113B2 (ja) 2007-03-30 2012-07-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
US9070855B2 (en) * 2010-12-10 2015-06-30 Avalanche Technology, Inc. Magnetic random access memory having perpendicular enhancement layer
US9396781B2 (en) * 2010-12-10 2016-07-19 Avalanche Technology, Inc. Magnetic random access memory having perpendicular composite reference layer
US8995181B2 (en) * 2013-03-21 2015-03-31 Daisuke Watanabe Magnetoresistive element
US9385304B2 (en) * 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
JP6237162B2 (ja) 2013-11-27 2017-11-29 富士通株式会社 磁気抵抗メモリ素子および磁気抵抗メモリ
KR20170064054A (ko) * 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US20170256706A1 (en) * 2016-03-04 2017-09-07 Kabushiki Kaisha Toshiba Magnetic storage device and manufacturing method of magnetic storage device
JP2017195269A (ja) * 2016-04-20 2017-10-26 ソニー株式会社 磁気記憶素子
JP2018152432A (ja) 2017-03-10 2018-09-27 東芝メモリ株式会社 磁気記憶装置
JP2019160938A (ja) * 2018-03-09 2019-09-19 東芝メモリ株式会社 磁気記憶装置及びその製造方法
US10522590B2 (en) * 2018-03-14 2019-12-31 Avalanche Technology, Inc. Magnetic memory incorporating dual selectors
JP2020043202A (ja) 2018-09-10 2020-03-19 キオクシア株式会社 磁気記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021166892A1 (ja) * 2020-02-19 2021-08-26 Tdk株式会社 磁壁移動素子および磁気記録アレイ

Also Published As

Publication number Publication date
US20200321040A1 (en) 2020-10-08
US11322189B2 (en) 2022-05-03
US20190287590A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
US10804457B2 (en) Magnetoresistive element and magnetic memory
JP6374452B2 (ja) 磁気メモリ
US9780298B2 (en) Magnetoresistive element
CN102629659B (zh) 半导体器件
US7606063B2 (en) Magnetic memory device
US10263178B2 (en) Magnetic memory device
US9305576B2 (en) Magnetoresistive element
JP2018163921A (ja) 磁気記憶装置
JP2013093349A (ja) 磁気記憶素子
US8729648B2 (en) Magnetic body device and manufacturing method thereof
JP5701701B2 (ja) 磁気抵抗素子及び磁気メモリ
JP2006216965A (ja) スピン分極電流を利用したマルチビット磁気メモリ素子とその製造及び駆動方法
TWI716830B (zh) 磁性裝置
JP2020035975A (ja) 磁気記憶装置
JP2020035976A (ja) 磁気記憶装置
US20130240964A1 (en) Magnetic storage apparatus
KR101049651B1 (ko) 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법
US11322189B2 (en) Magnetic memory device
TW202239030A (zh) 磁性記憶裝置
JP2013089890A (ja) 磁気記憶素子
JP2004303837A (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
KR20120002443A (ko) 자기 기억 소자 및 자기 메모리
US20170263678A1 (en) Magnetic memory device
US20100219492A1 (en) Low switching field low shape sensitivity mram cell
US10573802B2 (en) Magnetic memory device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180830