JP2018152432A - 磁気記憶装置 - Google Patents

Abstract

【課題】一方向の書込み電流で互いに異なる２つのデータ書込みを行う。【解決手段】一実施形態の磁気記憶装置は、磁気抵抗効果素子と、上記磁気抵抗効果素子に電気的に接続されたセレクタと、ビット線に電気的に接続された第１端と、ワード線に電気的に接続された第２端と、を含むメモリセルを備える。上記磁気抵抗効果素子は、第１強磁性層と、第２強磁性層と、第３強磁性層と、第１非磁性層と、第２非磁性層と、を含む。上記第１非磁性層は、上記第１強磁性層及び上記第２強磁性層の間に設けられる。上記第２非磁性層は、上記第２強磁性層及び上記第３強磁性層の間に設けられて上記第２強磁性層及び上記第３強磁性層を反強磁性的に結合する。上記第１強磁性層の膜厚は、上記第２強磁性層の膜厚より大きい。【選択図】図１０

Description

実施形態は、磁気記憶装置に関する。

磁気抵抗効果素子を記憶素子として用いた磁気記憶装置（ＭＲＡＭ：Magnetoresistive Random Access Memory）が知られている。

特許第５０６２５３８号公報 特開２０１３−１７５６８０号公報 米国特許第８２３３３１９号明細書

一方向の書込み電流で互いに異なる２つのデータの書込みを行う。

実施形態の磁気記憶装置は、磁気抵抗効果素子と、上記磁気抵抗効果素子に電気的に接続されたセレクタと、ビット線に電気的に接続された第１端と、ワード線に電気的に接続された第２端と、を含むメモリセルを備える。上記磁気抵抗効果素子は、第１強磁性層と、第２強磁性層と、第３強磁性層と、第１非磁性層と、第２非磁性層と、を含む。上記第１非磁性層は、上記第１強磁性層及び上記第２強磁性層の間に設けられる。上記第２非磁性層は、上記第２強磁性層及び上記第３強磁性層の間に設けられて上記第２強磁性層及び上記第３強磁性層を反強磁性的に結合する。上記第１強磁性層の膜厚は、上記第２強磁性層の膜厚より大きい。

第１実施形態に係る磁気記憶装置の構成を説明するためのブロック図。 第１実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための回路図。 第１実施形態に係る磁気記憶装置のメモリセルの構成を説明するための斜視図。 第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図。 第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の磁気抵抗特性を説明するためのダイアグラム。 第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の磁化反転特性を説明するためのダイアグラム。 第１実施形態に係る磁気記憶装置における書込み動作を説明するためのタイミングチャート。 第１実施形態に係る磁気記憶装置におけるデータ“０”の書込み動作を説明するための模式図。 第１実施形態に係る磁気記憶装置におけるデータ“０”の書込み動作を説明するための模式図。 第１実施形態に係る磁気記憶装置におけるデータ“１”の書込み動作を説明するための模式図。 第１実施形態に係る磁気記憶装置におけるデータ“１”の書込み動作を説明するための模式図。 第２実施形態に係る磁気記憶装置の磁気抵抗効果素子の磁気抵抗特性を説明するためのダイアグラム。 第２実施形態に係る磁気記憶装置におけるデータ“１”の書込み動作を説明するための模式図。 第２実施形態に係る磁気記憶装置におけるデータ“０”の書込み動作を説明するための模式図。 変形例に係る磁気記憶装置における書込み動作を説明するためのタイミングチャート。 変形例に係る磁気記憶装置のメモリセルの構成を説明するための斜視図。 変形例に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図。

以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、共通する参照符号を有する複数の構成要素を区別する場合、当該共通する参照符号に添え字を付して区別する。なお、複数の構成要素について特に区別を要さない場合、当該複数の構成要素には、共通する参照符号のみが付され、添え字は付さない。

１．第１実施形態
第１実施形態に係る磁気記憶装置について説明する。第１実施形態に係る磁気記憶装置は、例えば磁気抵抗効果（ＭＴＪ：Magnetic Tunnel Junction）素子を記憶素子として用いた、垂直磁化方式による磁気記憶装置である。

１．１ 構成について
まず、第１実施形態に係る磁気記憶装置の構成について説明する。

１．１．１． 磁気記憶装置の構成について
図１は、第１実施形態に係る磁気記憶装置の構成を示すブロック図である。図１に示すように、磁気記憶装置１は、メモリセルアレイ１１、書込み回路及び読出し回路（ＷＣ／ＲＣ）１２、ロウデコーダ１３、ページバッファ１４、入出力回路１５、並びに制御部１６を備えている。

メモリセルアレイ１１は、行（row）及び列（column）に対応付けられた複数のメモリセルＭＣを備えている。そして、同一行にあるメモリセルＭＣは、同一のワード線ＷＬに接続され、同一列にあるメモリセルＭＣは、同一のビット線ＢＬに接続される。

ＷＣ／ＲＣ１２は、ビット線ＢＬを介してメモリセルアレイ１１と接続される。ＷＣ／ＲＣ１２は、ビット線ＢＬを介して動作対象のメモリセルＭＣに電流を供給し、メモリセルＭＣへのデータの書込み及び読出しを行う。より具体的には、ＷＣ／ＲＣ１２の書込み回路が、メモリセルＭＣへのデータの書込みを行い、ＷＣ／ＲＣ１２の読出し回路が、メモリセルＭＣからのデータの読出しを行う。

ロウデコーダ１３は、ワード線ＷＬを介してメモリセルアレイ１１と接続される。ロウデコーダ１３は、メモリセルアレイ１１のロウ方向を指定するロウアドレスをデコードする。そして、デコード結果に応じてワード線ＷＬを選択し、選択されたワード線ＷＬにデータの書込み及び読出し等の動作に必要な電圧を印加する。

ページバッファ１４は、メモリセルアレイ１１内に書込まれるデータ、及びメモリセルアレイ１１から読出されたデータを、ページと呼ばれるデータ単位で一時的に保持する。

入出力回路１５は、磁気記憶装置１の外部から受信した各種信号を制御部１６及びページバッファ１４へと送信し、制御部１６及びページバッファ１４からの各種信号を磁気記憶装置１の外部へと送信する。

制御部１６は、ＷＣ／ＲＣ１２、ロウデコーダ１３、ページバッファ１４、及び入出力回路１５と接続される。制御部１６は、入出力回路１５が磁気記憶装置１の外部から受信した各種信号に従い、ＷＣ／ＲＣ１２、ロウデコーダ１３、及びページバッファ１４を制御する。

１．１．２． メモリセルアレイの構成について
次に、第１実施形態に係る磁気記憶装置のメモリセルアレイの構成について図２を用いて説明する。図２は、第１実施形態に係る磁気記憶装置のメモリセルアレイの構成を示す回路図である。

図２に示すように、メモリセルＭＣは、メモリセルアレイ１１内でマトリクス状に配置され、ｍ本のビット線ＢＬ（ＢＬ０、ＢＬ１、…、ＢＬ（ｍ−１）（ｍは自然数））のうちの１本と、ｎ本のワード線ＷＬ（ＷＬ０、ＷＬ１、…、ＷＬ（ｎ−１）（ｎは自然数））のうちの１本との組に対応付けられる。すなわち、或るメモリセルＭＣの第１端はｍ本のビット線ＢＬのいずれかに接続され、第２端はｎ本のワード線ＷＬのいずれかに接続される。また、同一列のメモリセルＭＣの第１端は、同一のビット線ＢＬに共通接続される。同一行のメモリセルＭＣの第２端は、同一のワード線ＷＬに共通接続される。

メモリセルＭＣは、直列に接続されたセレクタＳＥＬ及び磁気抵抗効果素子ＭＴＪを含む。より具体的には、セレクタＳＥＬは入力端及び出力端を含み、磁気抵抗効果素子ＭＴＪは第１端及び第２端を含む。セレクタＳＥＬの出力端は、磁気抵抗効果素子ＭＴＪの第１端と電気的に接続される。図３の例では、セレクタＳＥＬの入力端はメモリセルＭＣの第１端に対応し、磁気抵抗効果素子ＭＴＪの第２端はメモリセルＭＣの第２端に対応する。

セレクタＳＥＬは、磁気抵抗効果素子ＭＴＪへのデータ書込み及び読出し時において、磁気抵抗効果素子ＭＴＪへの電流の供給を制御するスイッチとしての機能を有する。より具体的には、例えば、或るメモリセルＭＣ内のセレクタＳＥＬは、当該メモリセルＭＣに対応するビット線ＢＬからワード線ＷＬへと流れる電流を通し、当該メモリセルＭＣに対応するワード線ＷＬからビット線ＢＬへと流れる電流を遮断する。すなわち、セレクタＳＥＬは、一方向から他方向への電流を通し、他方向から一方向への電流を遮断する整流機能を有する。

なお、セレクタＳＥＬは、例えば、Oxide - PN接合素子、Metal − Oxide Schottkyダイオード素子、ＭＩＭ（Metal − Insulator − Metal）ダイオード素子、ＭＳＭ（Metal − Semiconductor − Metal）ダイオード素子、及びＯＴＳ（Ovonic Threshold Switch）素子等が適用可能であるが、これに限られず、上述の如き整流機能を有する任意の素子が適用可能である。

磁気抵抗効果素子ＭＴＪは、セレクタＳＥＬによって供給を制御された電流により、抵抗値を低抵抗状態と高抵抗状態とに切替わることができる。磁気抵抗効果素子ＭＴＪは、その抵抗状態の変化によってデータを書込み可能であり、書込まれたデータを不揮発に保持し、読出し可能である記憶素子として機能する。

以上のように構成されることにより、メモリセルアレイ１１は、１つのビット線ＢＬ及び１つのワード線ＷＬの組を選択することによって１つのメモリセルＭＣを選択可能なクロスポイント構造を有する。

１．１．３． メモリセルの構成について
次に、第１実施形態に係る磁気記憶装置のメモリセルの構成について図３を用いて説明する。以下の説明では、磁気記憶装置１は、図示しない半導体基板上に設けられているものとする。そして、当該半導体基板の上面に平行な面をｘｙ平面として定義し、当該ｘｙ平面に垂直な軸をｚ軸として定義する。以下の説明では、ｚ軸方向は、膜厚方向とも言う。ｘ軸及びｙ軸は、ｘｙ平面内で互いに直交する軸として定義される。

図３は、第１実施形態に係る磁気記憶装置のメモリセルの３次元構造の一例を模式的に説明するための斜視図である。図３に示すように、メモリセルＭＣは、例えば、ビット線ＢＬとして機能する配線層２１と、ワード線ＷＬとして機能する配線層２７に挟まれる。配線層２１及び２７はそれぞれ、例えば、ｙ軸方向及びｘ軸方向に沿って延びる。メモリセルＭＣは、導電層２２、素子層２３、導電層２４、素子層２５、及び導電層２６を含む。

配線層２１の上面上に、下部電極ＢＥ（Bottom Electrode）として機能する導電層２２が設けられる。導電層２２は、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、及び窒化タンタル（ＴａＮ）を含む。

導電層２２の上面上には、セレクタＳＥＬとして機能する素子層（例えば半導体層）２３が設けられる。

素子層２３の上面上には、中間電極ＭＥ（Middle Electrode）として機能する導電層２４が設けられる。導電層２４は、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、及び窒化タンタル（ＴａＮ）を含む。

導電層２４の上面上には、磁気抵抗効果素子ＭＴＪとして機能する素子層２５が設けられる。素子層２５の詳細については後述する。

素子層２５の上面上には、上部電極ＴＥ（Top Electrode）として機能する導電層２６が設けられる。導電層２６は、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、及びチタン（Ｔｉ）を含む。そして、導電層２６の上面上には、配線層２７が設けられる。

なお、配線層２１の上面上には、ｙ軸に沿って設けられた図示しない複数の他のメモリセルＭＣが設けられる。また、配線層２７の下面上には、ｘ軸方向に沿って設けられた図示しない複数の他のメモリセルＭＣが共通して設けられる。

１．１．４． 磁気抵抗効果素子の構成について
次に、第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成について図４を用いて説明する。図４は、第１実施形態に係る磁気記憶装置のメモリセルのｘｚ平面に沿った断面図の一例である。

図４に示すように、素子層２５は、下地層として機能する非磁性層２５０、記憶層ＳＬ（Storage Layer）として機能する強磁性層２５１、トンネルバリア層として機能する非磁性層２５２、参照層ＲＬ（Reference Layer）として機能する強磁性層２５３、スペーサ層として機能する非磁性層２５４、シフトキャンセル層ＳＣＬ（Shift Cancelling Layer）として機能する強磁性層２５５、及びキャップ層として機能する非磁性層２５６を含む。強磁性層２５１、非磁性層２５２、及び強磁性層２５３は、磁気トンネル接合を構成している。

素子層２５は、例えば、ビット線ＢＬ側から非磁性層２５０、強磁性層２５１、非磁性層２５２、強磁性層２５３、非磁性層２５４、強磁性層２５５、及び非磁性層２５６の順に、ｚ軸方向に複数の膜が積層される。素子層２５は、強磁性層２５１、２５３、及び２５５の磁化方向がそれぞれ膜面に対して垂直方向を向く、垂直磁化型ＭＴＪ素子として機能する。

非磁性層２５０は、非磁性の膜であり、例えば酸化マグネシウム（ＭｇＯ）、窒化マグネシウム（ＭｇＮ）、窒化ジルコニウム（ＺｒＮ）、窒化ニオブ（ＮｂＮ）、窒化シリコン（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）、窒化ハフニウム（ＨｆＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化クロム（ＣｒＮ）、窒化モリブデン（ＭｏＮ）、窒化チタン（ＴｉＮ）、及び窒化バナジウム（ＶＮ）等の窒素化合物又は酸素化合物を含む。また、非磁性層２５０は、上述の窒素化合物又は酸素化合物の混合物を含んでも良い。つまり、非磁性層２５０は、２種類の元素からなる二元化合物に限らず、３種類の元素からなる三元化合物、例えば、窒化チタンアルミニウム（ＡｌＴｉＮ）等を含んでも良い。窒素化合物及び酸素化合物は、それらに接する磁性層のダンピング定数上昇を抑制し、書き込み電流低減の効果が得られる。さらに高融点金属の窒素化合物または酸素化合物を用いることで、下地層材料の磁性層への拡散を抑制できＭＲ比の劣化を防ぐことができる。ここで高融点金属とは、鉄（Ｆｅ）、コバルト（Ｃｏ）より融点が高い材料であり、例えば、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、タンタル（Ｔａ）、及びバナジウム（Ｖ）である。

強磁性層２５１は、強磁性を有し、膜面に垂直な方向に磁化容易軸方向を有する。強磁性層２５１は、ビット線ＢＬ側、ワード線ＷＬ側のいずれかの方向に向かう磁化方向を有する。強磁性層２５１は、例えば、コバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含み、ｚ軸方向に膜厚ｔＳＬを有する。

なお、強磁性層２５１は、例えば、上面の面積が下面の面積よりも小さい。より具体的には、強磁性層２５１は、ｘｙ平面に沿った断面の断面積は、ｚ軸方向に沿って徐々に小さくなる部分を含む。つまり、強磁性層２５１のｘｙ平面に垂直な断面は、例えば、上底の長さが下底の長さよりも短い台形形状の部分を有する。すなわち、強磁性層２５１は、テーパ角θＳＬ（θ＞０）でテーパしている部分を含む。強磁性層２５１のうち、テーパ角θＳＬでテーパしている部分は、膜厚ｔＳＬ＿Ｔを有する。強磁性層２５１のテーパ部分は、例えば、非磁性層２５０との界面付近に設けられている。

なお、図４の例では、強磁性層２５１のｘｙ平面に垂直な断面がｚ軸方向に沿って線形に変化する例について説明したが、これに限られない。例えば、強磁性層２５１のｘｙ平面に垂直な断面は、ｚ軸方向に沿って非線形に変化してもよい。

非磁性層２５２は、非磁性の絶縁膜であり、例えば酸化マグネシウム（ＭｇＯ）を含む。

強磁性層２５３は、強磁性を有し、膜面に垂直な方向に磁化容易軸方向を有し、ｚ軸方向に膜厚ｔＲＬを有する。より具体的には、強磁性層２５３は、界面参照層ＩＲＬ（Interface Reference Layer）として機能する強磁性層２５３ａ、スペーサ層として機能する非磁性層２５３ｂ、及び主参照層ＭＲＬ（Main Reference Layer）として機能する強磁性層２５３ｃを含む。強磁性層２５３は、例えば、強磁性層２５１側から強磁性層２５３ａ、非磁性層２５３ｂ、及び強磁性層２５３ｃの順に、ｚ軸方向に複数の膜が積層される。強磁性層２５３ａ、非磁性層２５３ｂ、及び強磁性層２５３ｃはそれぞれ、ｚ軸方向に膜厚ｔＩＲＬ、ｔＳ１、及びｔＭＲＬを有する。すなわち、膜厚ｔＲＬは、膜厚ｔＩＲＬ、ｔＳ１、及びｔＭＲＬを含む。

強磁性層２５３ａは、強磁性を有し、膜面に垂直な方向に磁化容易軸方向を有する。強磁性層２５３ａは、ビット線ＢＬ側、ワード線ＷＬ側のいずれかの方向に向かう磁化方向を有する。強磁性層２５３ａは、例えば、コバルト、鉄、又はニッケル（Ｎｉ）から選ばれる元素と、ボロン（Ｂ）、リン（Ｐ）、炭素（Ｃ）、又は窒素（Ｎ）から選ばれる元素を含む化合物を含む。

なお、強磁性層２５３ａは、例えば、上面の面積が下面の面積よりも小さい。より具体的には、強磁性層２５３ａは、ｘｙ平面に沿った断面の断面積は、ｚ軸方向に沿って徐々に小さくなる部分を含む。つまり、強磁性層２５３ａのｘｙ平面に垂直な断面は、例えば、上底の長さが下底の長さよりも短い台形形状の部分を有する。すなわち、強磁性層２５３ａは、テーパ角θＩＲＬ（θ＞０）でテーパしている部分を含む。強磁性層２５３ａのうち、テーパ角θＩＲＬでテーパしている部分は、膜厚ｔＩＲＬ＿Ｔを有する。強磁性層２５３ａのテーパ部分は、例えば、非磁性層２５３ｂとの界面付近に設けられている。

なお、図４の例では、強磁性層２５３ａのｘｙ平面に垂直な断面がｚ軸方向に沿って線形に変化する例について説明したが、これに限られない。例えば、強磁性層２５３ａのｘｙ平面に垂直な断面は、ｚ軸方向に沿って非線形に変化してもよい。

非磁性層２５３ｂは、非磁性の導電膜であり、例えば、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、又はチタン（Ｔｉ）を含む。

強磁性層２５３ｃは、強磁性を有し、膜面に垂直な方向に磁化容易軸方向を有する。強磁性層２５３ｃは、ビット線ＢＬ側、ワード線ＷＬ側のいずれかの方向に向かう磁化方向を有する。強磁性層２５３ｃは、例えば、コバルト白金（ＣｏＰｔ）、コバルトニッケル（ＣｏＮｉ）、又はコバルトパラジウム（ＣｏＰｄ）を含む。強磁性層２５３ｃは、例えば、上述の化合物の多層膜を含む。具体的には、例えば、強磁性層２５３ｃは、コバルト（Ｃｏ）と白金（Ｐｔ）との多層膜（Ｃｏ／Ｐｔ多層膜）、コバルト（Ｃｏ）とニッケル（Ｎｉ）との多層膜（Ｃｏ／Ｎｉ多層膜）、又はコバルト（Ｃｏ）とパラジウム（Ｐｄ）との多層膜（Ｃｏ／Ｐｄ多層膜）を含む。

強磁性層２５３ａ及び強磁性層２５３ｃは、非磁性層２５３ｂによって強磁性的に結合される。すなわち、強磁性層２５３ａ及び強磁性層２５３ｃは、外部磁場による影響がない場合、互いに平行な磁化方向を有するように結合される。以下の説明では、強磁性層２５３ａ及び強磁性層２５３ｃの間の強磁性結合は、単に“強磁性結合”とも言う。

強磁性結合の強さは、例えば、強磁性層２５３ａ及び強磁性層２５３ｃの間の強磁性結合の単位面積当たりの結合エネルギＪｅｘ１の絶対値｜Ｊｅｘ１｜で示される。結合エネルギＪｅｘ１は、強磁性結合であるので、“０”以上の数値となる（Ｊｅｘ１＞０）。強磁性結合の強さ｜Ｊｅｘ１｜は、非磁性層２５３ｂの膜厚ｔＳ１の厚さに応じて変化する。反強磁性結合の強さ｜Ｊｅｘ１｜は、例えば、膜厚ｔＳ１が薄くなるに伴い、単調増加する。

非磁性層２５４は、非磁性の導電膜であり、例えばルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、バナジウム（Ｖ）、又はクロム（Ｃｒ）を含む。非磁性層２５４は、膜厚ｔＳ２を有する。

強磁性層２５５は、強磁性を有し、膜面に垂直な方向に磁化容易軸方向を有する。強磁性層２５５は、例えばコバルト白金合金（ＣｏＰｔ）、コバルトニッケル合金（ＣｏＮｉ）、又はコバルトパラジウム合金（ＣｏＰｄ）を含む。強磁性層２５５は、例えば、上述の化合物の多層膜を含む。具体的には、例えば、強磁性層２５５は、コバルト（Ｃｏ）と白金（Ｐｔ）との多層膜（Ｃｏ／Ｐｔ多層膜）、コバルト（Ｃｏ）とニッケル（Ｎｉ）との多層膜（Ｃｏ／Ｎｉ多層膜）、又はコバルト（Ｃｏ）とパラジウム（Ｐｄ）との多層膜（Ｃｏ／Ｐｄ多層膜）を含む。なお、強磁性層２５５に含まれる化合物の多層膜の周期数は、例えば、強磁性層２５３ｃに含まれる化合物の多層膜の周期数よりも大きい。強磁性層２５５は、ビット線ＢＬ側、ワード線ＷＬ側のいずれかの方向に向かう磁化方向を有する。強磁性層２５５の磁化方向は、固定されており、図４の例では、強磁性層２５３の方向を向いている。なお、「磁化方向が固定されている」とは、強磁性層２５１の磁化方向を反転させ得る大きさの電流（スピントルク）によって、磁化方向が変化しないことを意味する。

強磁性層２５３ｃ及び強磁性層２５５は、非磁性層２５４によって反強磁性的に結合される。すなわち、強磁性層２５３ｃ及び強磁性層２５５は、外部磁場による影響がない場合、互いに反平行な磁化方向を有するように結合される。このため、図４の例では、強磁性層２５３ｃの磁化方向は、強磁性層２５５の方向を向いている。このような強磁性層２５３ｃ、非磁性層２５４、及び強磁性層２５５の結合構造を、ＳＡＦ（Synthetic Anti-Ferromagnetic）構造という。以下の説明では、強磁性層２５３ｃ及び強磁性層２５５の間の反強磁性結合は、単に“反強磁性結合”とも言う。

反強磁性結合の強さは、例えば、強磁性層２５３ｃ及び強磁性層２５５の間の反強磁性結合の単位面積当たりの結合エネルギＪｅｘ２の絶対値｜Ｊｅｘ２｜で示される。反強磁性結合の強さ｜Ｊｅｘ２｜は、非磁性層２５４の膜厚ｔＳ２の厚さに応じて変化する。反強磁性結合の強さ｜Ｊｅｘ２｜は、例えば、膜厚ｔＳ２が或る値の近辺になった場合に局所的に大きくなる。つまり、反強磁性結合の強さ｜Ｊｅｘ２｜は、膜厚ｔＳ２の複数の値の各々に対応する複数のピーク値を有する。

なお、強磁性層２５３及び２５５は、周囲の強磁性層（例えば強磁性層２５１）の磁化方向に影響を与え得る磁場を形成する。当該磁場は、漏れ磁場（Stray field）と称される。強磁性層２５５の磁化方向が強磁性層２５３の磁化方向と反平行な場合、強磁性層２５５からの漏れ磁場は、強磁性層２５３からの漏れ磁場が強磁性層２５１の磁化方向に与える影響を低減し得る。図４の例では、強磁性層２５５からの漏れ磁場は、例えば、強磁性層２５３からの漏れ磁場を打ち消すように設計される。

非磁性層２５６は、非磁性の導電膜であり、例えば、白金（Ｐｔ）、タングステン（Ｗ）、タンタル（Ｔａ）、ルテニウム（Ｒｕ）等を含む。

以上のように構成された磁気抵抗効果素子ＭＴＪにおいて、第１実施形態では、強磁性結合の強さ｜Ｊｅｘ１｜が、反強磁性結合の強さ｜Ｊｅｘ２｜よりも大きくなるように設計される。より具体的には、膜厚ｔＳ１及び膜厚ｔＳ２を調整することにより、強磁性結合の強さ｜Ｊｅｘ１｜が反強磁性結合の強さ｜Ｊｅｘ２｜よりも大きくなる（｜Ｊｅｘ１｜＞｜Ｊｅｘ２｜）ように設計される。これにより、第１実施形態では、例えば、強磁性結合を切るために必要な磁界の大きさは、反強磁性結合を切るために必要な磁界の大きさよりも、大きくなる。この場合、強磁性層２５３ｃと強磁性層２５５とが反強磁性的に結合している間では、強磁性層２５３ａと強磁性層２５３ｃとは強磁性的に結合している。このため、強磁性層２５３ｃと強磁性層２５５とが反強磁性的に結合している間では、強磁性層２５３ａの磁化方向と強磁性層２５３ｃの磁化方向とは平行になる。すなわち、強磁性層２５３ａ、非磁性層２５３ｂ、及び強磁性層２５３ｃは、強磁性層２５３ｃ及び強磁性層２５５が反強磁性的に結合している場合、参照層ＲＬとして１つの磁化方向を有する１つの強磁性層２５３とみなし得る。第１実施形態に係る以下の説明では、強磁性層２５３ａ、非磁性層２５３ｂ、及び強磁性層２５３ｃは、参照層ＲＬとして機能する、１つの磁化方向を有する１つの強磁性層２５３とみなせるものとして説明する。

また、第１実施形態では、強磁性層２５３は、強磁性層２５１よりも磁化エネルギΔＥが小さくなるように設計される。磁化エネルギΔＥは、例えば、スピントルクに対する磁化反転のしにくさを示す指標であり、磁化エネルギΔＥが大きいほど、スピントルクに対して磁化反転しにくい。磁化エネルギΔＥは、熱安定性Δと等価であり、例えば、以下の式により示される。

ΔＥ＝Ｋｕ×Ｖｏｌ／（ｋＢ×Ｔ）≒Ｍｓ×Ｈｃ×Ａ×ｔ／（ｋＢ×Ｔ）
ここで、Ｋｕは、異方性エネルギであり、Ｋｕ＝Ｍｓ×Ｈｋである。Ｍｓ及びＨｋはそれぞれ、飽和磁化及び異方性磁界である。異方性磁界Ｈｋは、強磁性層が単磁区構造とみなせる場合、Ｈｋ≒Ｈｃと近似できる。Ｈｃは、保磁力である。Ｖｏｌは、体積であり、Ｖｏｌ＝Ａ×ｔである。Ａ及びｔはそれぞれ、ｘｙ平面に沿った断面積、及びｚ軸方向に沿った膜厚である。ｋＢ及びＴはそれぞれ、ボルツマン定数、及び温度である。

強磁性層２５３の磁化エネルギΔＥ＿ＲＬが強磁性層２５１の磁化エネルギΔＥ＿ＳＬよりも小さくなるためには、例えば、強磁性層２５３の飽和磁化Ｍｓ＿ＲＬと膜厚ｔＲＬとの積Ｍｓ＿ＲＬ×ｔＲＬが、強磁性層２５１の飽和磁化Ｍｓ＿ＳＬと膜厚ｔＳＬとの積Ｍｓ＿ＳＬ×ｔＳＬよりも小さいことが望ましい。具体的には、例えば、強磁性層２５３の飽和磁化Ｍｓ＿ＲＬが、強磁性層２５１の飽和磁化Ｍｓ＿ＳＬよりも小さい、又は強磁性層２５３の膜厚ｔＲＬが、強磁性層２５１の膜厚ｔＳＬよりも小さいことのいずれか１つを少なくとも満たすことが望ましい。また、例えば、強磁性層２５３の保磁力Ｈｃ＿ＲＬが、強磁性層２５１の保磁力Ｈｃ＿ＳＬよりも小さいことが望ましい。また、例えば、強磁性層２５３の体積Ｖｏｌ＿ＲＬが、強磁性層２５１の体積Ｖｏｌ＿ＳＬよりも小さいことが望ましい。

テーパ角θＳＬ及びθＩＲＬは、強磁性層２５１の体積Ｖｏｌ＿ＳＬが強磁性層２５３の体積Ｖｏｌ＿ＲＬよりも大きくする観点から、０度より大きく９０度未満（０＜θＳＬ、θＩＲＬ＜９０）の値を有することが望ましい。しかしながら、強磁性層２５１及び２５３ａは、非磁性層２５２との界面での界面磁気異方性により垂直磁化を維持している。このため、強磁性層２５１のうち非磁性層２５２との界面付近がテーパ角θＳＬ（＞０）でテーパしている場合、当該テーパ部分は、界面磁気異方性の影響を受けられない可能性がある。この場合、強磁性層２５１の異方性エネルギＫｕは、テーパしていない強磁性層２５１の異方性エネルギＫｕと比較して小さくなり得る。このため、非磁性層２５２付近をテーパさせることは望ましくない。また、一般的に、テーパ部分は、磁気抵抗効果素子ＭＴＪが設けられる際に磁気によるダメージを受けやすいため、急激にテーパさせることは望ましくない。

上述の要件を満たすために、膜厚ｔＳＬは、例えば、０．５ｎｍ（ナノメートル）以上３．０ｎｍ以下であることが望ましい。また、膜厚ｔＩＲＬは、０．５ｎｍ以上２．０ｎｍ以下であることが望ましい。テーパ角θＳＬ及びθＩＲＬは、例えば、７０度以上９０度未満（７０≦θＳＬ、θＩＲＬ＜９０）の範囲で設定されることが望ましく、膜厚ｔＳＬ＿Ｔ及びｔＩＲＬ＿Ｔは、１．０ｎｍ以下であることが望ましい。また、異方性エネルギＫｕを実行的な値に維持させる観点から、より好ましくは、テーパ角θＳＬ及びθＩＲＬは、例えば、８０度以上９０度未満（８０≦θＳＬ、θＩＲＬ＜９０）の範囲で設定されることが望ましく、膜厚ｔＳＬ＿Ｔ及びｔＩＲＬ＿Ｔは、０．５ｎｍ以下であることが望ましい。

なお、第１実施形態では、このような磁気抵抗効果素子ＭＴＪに直接書込み電流を流し、この書込み電流によって記憶層ＳＬ及び参照層ＲＬにスピントルクを注入し、記憶層ＳＬの磁化方向及び参照層ＲＬの磁化方向を制御するスピン注入書込み方式を採用する。磁気抵抗効果素子ＭＴＪは、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係が平行か反平行かによって、低抵抗状態及び高抵抗状態のいずれかを取ることが出来る。

磁気抵抗効果素子ＭＴＪに、図４における矢印ａ１の方向、即ち記憶層ＳＬから参照層ＲＬに向かう方向に、或る大きさの書込み電流Ｉｗ０を流すと、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係は、平行になる。この平行状態の場合、磁気抵抗効果素子ＭＴＪの抵抗値は最も低くなり、磁気抵抗効果素子ＭＴＪは低抵抗状態に設定される。この低抵抗状態は、「Ｐ（Parallel）状態」と呼ばれ、例えばデータ“０”の状態と規定される。

また、磁気抵抗効果素子ＭＴＪに、図４における矢印ａ２の方向、即ち記憶層ＳＬから参照層ＲＬに向かう方向（矢印ａ１と同じ方向）に、書込み電流Ｉｗ０より大きい書込み電流Ｉｗ１を流すと、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係は、反平行になる。この反平行状態の場合、磁気抵抗効果素子ＭＴＪの抵抗値は最も高くなり、磁気抵抗効果素子ＭＴＪは高抵抗状態に設定される。この高抵抗状態は、「ＡＰ（Anti-Parallel）状態」と呼ばれ、例えばデータ“１”の状態と規定される。

なお、以下の説明では、上述したデータの規定方法に従って説明するが、データ“１”及びデータ“０”の規定の仕方は、上述した例に限られない。例えば、Ｐ状態をデータ“１”と規定し、ＡＰ状態をデータ“０”と規定してもよい。

１．１．５． 磁気抵抗効果素子の特性について
次に、上述のように構成された第１実施形態に係る磁気記憶装置の磁気抵抗効果素子が有する特性について説明する。

図５は、第１実施形態に係る磁気記憶装置の磁気抵抗効果素子ＭＴＪの磁気抵抗特性（Ｒ−Ｈ特性）を示すダイアグラムである。図５では、上述した記憶層ＳＬと参照層ＲＬとの間の磁化エネルギΔＥに係る条件を満たすために、記憶層ＳＬの保磁力Ｈｃ＿ＳＬが参照層ＲＬの保磁力Ｈｃ＿ＲＬよりも大きい（Ｈｃ＿ＳＬ＞Ｈｃ＿ＲＬ）磁気抵抗効果素子ＭＴＪのＲ−Ｈ特性が示される。なお、Ｒ−Ｈ特性は、外部から印加される磁界の大きさに応じて抵抗値が変化する様子を示す。また、図５では、磁界の大きさに応じて変化する記憶層ＳＬ及び参照層ＲＬの磁化反転挙動が併せて示される。

記憶層ＳＬ及び参照層ＲＬの磁化反転挙動を含むＲ−Ｈ特性は、メジャーループとも言い、記憶層ＳＬのみの磁化反転挙動を示すＲ−Ｈ特性（マイナーループ）と区別される。なお、上述の通り、シフトキャンセル層ＳＣＬの磁化方向は固定されているため、図５では、シフトキャンセル層ＳＣＬの磁化反転挙動は示されていない。したがって、図５に示される磁界の範囲においては、シフトキャンセル層ＳＣＬの磁化方向は、参照層ＲＬ側に矢印が向く方向に固定されているものとしている。これに伴い、図５における磁界の大きさは、便宜的に、固定されたシフトキャンセル層ＳＣＬの磁化方向と平行な方向が正方向としている。

図５に示すように、初期状態（１ａ）において、参照層ＲＬ及びシフトキャンセル層ＳＣＬの磁化方向は反平行であり、参照層ＲＬ及び記憶層ＳＬの磁化方向は平行である。つまり、初期状態（１ａ）において、磁気抵抗効果素子ＭＴＪは、抵抗値Ｒ０を有する低抵抗状態である。この状態からシフトキャンセル層ＳＣＬから記憶層ＳＬに向かう方向の磁界が印加されると、磁界Ｈ＿ＳＬ１付近において、記憶層ＳＬの磁化方向が反転し、磁気抵抗効果素子ＭＴＪは抵抗値Ｒ１を有する高抵抗状態となる（１ｂ）。より具体的には、例えば、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＳＬ１において抵抗値Ｒ０と抵抗値Ｒ１の中間の抵抗値（Ｒ１＋Ｒ０）／２に達する。そして、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＳＬ１より大きくなった後速やかに抵抗値Ｒ１に達する。

更に印加される磁界を強めていくと、磁界Ｈ＿ＲＬ１付近において、参照層ＲＬの磁化方向が反転し、磁気抵抗効果素子ＭＴＪは低抵抗状態となる（１ｃ）。より具体的には、例えば、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＲＬ１において抵抗値（Ｒ１＋Ｒ０）／２に達する。そして、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＲＬ１より大きくなった後速やかに抵抗値Ｒ０に達する。状態（１ｃ）において、記憶層ＳＬ、参照層ＲＬ、及びシフトキャンセル層ＳＣＬの磁化方向は平行となる。

この状態（１ｃ）から印加される磁界を弱めていくと、磁界Ｈ＿ＲＬ２付近において、参照層ＲＬの磁化方向が反転し、磁気抵抗効果素子ＭＴＪは高抵抗状態となる（１ｂ）。より具体的には、例えば、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＲＬ２において抵抗値（Ｒ１＋Ｒ０）／２に達する。そして、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＲＬ２より小さくなった後速やかに抵抗値Ｒ１に達する。

更に印加される磁界を弱めていくと、負の磁界Ｈ＿ＳＬ２付近において、記憶層ＳＬの磁化方向が反転し、磁気抵抗効果素子ＭＴＪは低抵抗状態となり、初期状態（１ａ）に戻る。より具体的には、例えば、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＳＬ２において抵抗値（Ｒ１＋Ｒ０）／２に達する。そして、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＳＬ２より小さくなった後速やかに抵抗値Ｒ０に達する。

以上のように、第１実施形態に係る磁気抵抗効果素子ＭＴＪによれば、参照層ＲＬが１つの磁化方向を有するとみなせる場合、参照層ＲＬ内の主参照層ＭＲＬ及び界面参照層ＩＲＬは、メジャーループ内において互いに平行な磁化方向を保ちつつ、シフトキャンセル層ＳＣＬに対して磁化方向を反転させる。

なお、上述の通り、図５の例では、記憶層ＳＬの保磁力Ｈｃ＿ＳＬは、参照層ＲＬの保磁力Ｈｃ＿ＲＬより大きい。Ｒ−Ｈ特性において、記憶層ＳＬの保磁力Ｈｃ＿ＳＬの大きさは、例えば、磁界Ｈ＿ＳＬ１と磁界Ｈ＿ＳＬ２との差の半分の値（Ｈｃ＿ＳＬ＝（Ｈ＿ＳＬ１−Ｈ＿ＳＬ２）／２）で表される。言い換えると、保磁力Ｈｃ＿ＳＬの大きさは、磁界Ｈ＿ＳＬ１と磁界Ｈ＿ＳＬ２との中間値（Ｈ＿ＳＬ１＋Ｈ＿ＳＬ２）／２から、磁界Ｈ＿ＳＬ１又はＨ＿ＳＬ２までの大きさで表される。同様に、Ｒ−Ｈ特性において、参照層ＲＬの保磁力Ｈｃ＿ＲＬの大きさは、例えば、磁界Ｈ＿ＲＬ１と磁界Ｈ＿ＲＬ２との差の半分の値（Ｈｃ＿ＲＬ＝（Ｈ＿ＲＬ１−Ｈ＿ＲＬ２）／２）で表される。言い換えると、保磁力Ｈｃ＿ＲＬの大きさは、磁界Ｈ＿ＲＬ１と磁界Ｈ＿ＲＬ２との中間値（Ｈ＿ＲＬ１＋Ｈ＿ＲＬ２）／２から、磁界Ｈ＿ＲＬ１又はＨ＿ＲＬ２までの大きさで表される。

また、図６は、第１実施形態に係る磁気記憶装置の磁気抵抗効果素子ＭＴＪの磁化反転特性を説明するためのダイアグラムである。図６では、磁気抵抗効果素子ＭＴＪに印加される電圧と、当該電圧が印加された場合の記憶層ＳＬ及び参照層ＲＬの磁化反転確率と、が示される。図６における磁化反転確率は、記憶層ＳＬの磁化方向及び参照層ＲＬの磁化方向が平行である確率として定義される。つまり、磁化反転確率が“０”の場合、記憶層ＳＬ及び参照層ＲＬの磁化方向は、０％の確率で互いに平行となっている（つまり、１００％の確率で互いに反平行となっている）。また、磁化反転確率が“０．５”の場合、記憶層ＳＬ及び参照層ＲＬの磁化方向は、５０％の確率で互いに平行となっている（つまり、５０％の確率で互いに反平行となっている）。また、磁化反転確率が“１”の場合、記憶層ＳＬ及び参照層ＲＬの磁化方向は、１００％の確率で互いに平行となっている（つまり、０％の確率で互いに反平行となっている）。また、図６において印加される電圧は、磁気抵抗効果素子ＭＴＪの記憶層ＳＬ側が参照層ＲＬ側に対して高い場合を正とする。なお、図６は、電圧が印加されていない状態において、記憶層ＳＬの磁化方向と参照層ＲＬの磁化方向とが互いに反平行状態である（磁化反転確率が“０”である）ものとして示される。

図６に示すように、磁気抵抗効果素子ＭＴＪに対して印加する電圧を“０”から徐々に上げていくに伴い、磁化反転確率が上昇していく。具体的には、磁化反転確率は、電圧Ｖｃ０において“０．５”に達し、電圧Ｖｃ０より大きいＶｃ０ｍａｘにおいて“１”に達する。そして、電圧Ｖｃ０ｍａｘから当該電圧Ｖｃ０ｍａｘより大きい電圧Ｖｃ１ｍｉｎまでの間は、磁化反転確率は“１”のままとなる。

磁気抵抗効果素子ＭＴＪに対して印加する電圧を電圧Ｖｃ１ｍｉｎから更に徐々に上げていくに伴い、磁化反転確率が低下していく。具体的には、磁化反転確率は、電圧Ｖｃ１ｍｉｎより大きい電圧Ｖｃ１において“０．５”に達し、電圧Ｖｃ１より大きいＶｃ１ｍａｘにおいて“０”に達する。そして、電圧Ｖｃ１ｍａｘから当該電圧Ｖｃ１ｍａｘより大きい電圧Ｖｃ２ｍｉｎの間は、磁化反転確率は“０”のままとなる。

磁気抵抗効果素子ＭＴＪに対して印加する電圧を電圧Ｖｃ２ｍｉｎから更に徐々に上げていくに伴い、磁化反転確率が再度上昇していく。

以上のように、第１実施形態に係る磁気抵抗効果素子ＭＴＪによれば、記憶層ＳＬの磁化方向と参照層ＲＬの磁化方向が平行となるような電圧Ｖｗ０が電圧Ｖｃ０ｍａｘと電圧Ｖｃ１ｍｉｎとの間に存在する。また、第１実施形態に係る磁気抵抗効果素子ＭＴＪによれば、記憶層ＳＬの磁化方向と参照層ＲＬの磁化方向が反平行となるような電圧Ｖｗ１が電圧Ｖｃ１ｍａｘと電圧Ｖｃ２ｍｉｎとの間に存在する。

１．２． 書込み動作について
次に、第１実施形態に係る磁気記憶装置の書込み動作について説明する。以下の説明では、磁気抵抗効果素子ＭＴＪ内の各要素のうち、強磁性層（記憶層ＳＬ、参照層ＲＬ、及びシフトキャンセル層ＳＣＬ）の磁化方向について説明するものとし、その他の非磁性層については、簡単のため、その説明を省略する。

１．２．１ 書込み動作の概要について
まず、第１実施形態に係る磁気記憶装置における書込み動作の概要について図７を用いて説明する。図７は、第１実施形態に係る磁気記憶装置の書込み動作の概要を説明するためのタイミングチャートである。図７では、時刻Ｔ１０から時刻Ｔ１２までの期間において、書込み対象のメモリセルＭＣへデータ“０”を書込むための電圧が供給される様子が示される。また、図７では、時刻Ｔ１４から時刻Ｔ１６までの期間において、データ“１”を書込むための電圧が供給される様子が示される。また、図７では、書込み対象のメモリセルＭＣへの書込みの際に、当該書込み対象のメモリセルＭＣに対応するビット線ＢＬ及びワード線ＷＬ、並びに当該書込み対象のメモリセルＭＣに対応しないビット線ＢＬ及びワード線ＷＬに供給される電圧が示される。

以下の説明では、書込み対象のメモリセルＭＣを「選択メモリセルＭＣ」と言い、選択メモリセルＭＣに対応するビット線ＢＬ及びワード線ＷＬを「選択ビット線ＢＬ及び選択ワード線ＷＬ」と言う。また、選択メモリセルＭＣに対応しないビット線ＢＬ及びワード線ＷＬを「非選択ビット線ＢＬ及び非選択ワード線ＷＬ」と言う。

まず、データ“０”が書込まれる場合の動作について説明する。

図７に示すように、時刻Ｔ１０に至るまで、ビット線ＢＬ及びワード線ＷＬには、例えば、電圧ＶＳＳが供給される。

時刻Ｔ１０において、選択ビット線ＢＬ及び選択ワード線ＷＬにはそれぞれ、電圧Ｖｗ０及び電圧ＶＳＳが供給される。これにより、選択メモリセルＭＣは、第１端が電圧Ｖｗ０となり、第２端が電圧ＶＳＳとなるため、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪに、選択ビット線ＢＬから選択ワード線ＷＬに向けて電流Ｉｗ０が流れる。

一方、非選択ビット線ＢＬ及び非選択ワード線ＷＬにはそれぞれ、電圧ＶＳＳ及び電圧Ｖｗ０が供給される。

これにより、第１端が選択ビット線ＢＬに接続され、第２端が非選択ワード線ＷＬに接続された非選択メモリセルＭＣは、第１端及び第２端がいずれも電圧Ｖｗ０で同電位となるため、電流が流れない。また、第１端が非選択ビット線ＢＬに接続され、第２端が選択ワード線ＷＬに接続された非選択メモリセルＭＣは、第１端及び第２端がいずれも電圧ＶＳＳで同電位となるため、電流が流れない。また、第１端が非選択ビット線ＢＬに接続され、第２端が非選択ワード線ＷＬに接続された非選択メモリセルＭＣは、第１端が電圧ＶＳＳとなり、第２端がＶｗ０となるため、セレクタＳＥＬの入力端よりも出力端の電位の方が高くなる。このため、セレクタＳＥＬの整流機能により、非選択ワード線ＷＬから非選択ビット線ＢＬ側への電流は流れない。したがって、選択ビット線ＢＬから選択ワード線ＷＬに向けてのみ、電流Ｉｗ０が流れる。

時刻Ｔ１２において、選択ビット線ＢＬには電圧ＶＳＳが供給される。また、非選択ワード線ＷＬは、例えば、電圧ＶＳＳが供給される。これにより、選択メモリセルＭＣへの電流の供給が停止する。

以上で、選択メモリセルＭＣへのデータ“０”の書込みが終了する。

次に、データ“１”が書込まれる場合の動作について引き続き図７を用いて説明する。

時刻Ｔ１４に至るまで、ビット線ＢＬ及びワード線ＷＬには、例えば、電圧ＶＳＳが供給される。

時刻Ｔ１４において、選択ビット線ＢＬには電圧Ｖｗ０より大きい電圧Ｖｗ１が供給され、選択ワード線ＷＬには電圧ＶＳＳが供給される。これにより、選択メモリセルＭＣは、第１端が電圧Ｖｗ１となり、第２端が電圧ＶＳＳとなるため、磁気抵抗効果素子ＭＴＪに電流Ｉｗ０より大きい電流Ｉｗ１が流れる。

一方、非選択ビット線ＢＬ及び非選択ワード線ＷＬにはそれぞれ、電圧ＶＳＳ及び電圧Ｖｗ１が供給される。

これにより、第１端が選択ビット線ＢＬに接続され、第２端が非選択ワード線ＷＬに接続された非選択メモリセルＭＣは、第１端及び第２端がいずれも電圧Ｖｗ１で同電位となるため、電流が流れない。また、第１端が非選択ビット線ＢＬに接続され、第２端が選択ワード線ＷＬに接続された非選択メモリセルＭＣは、第１端及び第２端がいずれも電圧ＶＳＳで同電位となるため、電流が流れない。また、第１端が非選択ビット線ＢＬに接続され、第２端が非選択ワード線ＷＬに接続された非選択メモリセルＭＣは、第１端が電圧ＶＳＳとなり、第２端がＶｗ１となるため、セレクタＳＥＬの入力端よりも出力端の電位の方が高くなる。このため、セレクタＳＥＬの整流機能により、非選択ワード線ＷＬから非選択ビット線ＢＬ側への電流は流れない。したがって、選択ビット線ＢＬから選択ワード線ＷＬに向けてのみ、電流Ｉｗ１が流れる。

時刻Ｔ１６において、選択ビット線ＢＬには電圧ＶＳＳが供給される。また、非選択ワード線ＷＬは、例えば、電圧ＶＳＳが供給される。これにより、選択メモリセルＭＣへの電流の供給が停止する。

以上で、選択メモリセルＭＣへのデータ“１”の書込みが終了する。

１．２．２ 書込み動作の際の磁化方向の変化について
次に、第１実施形態に係る磁気記憶装置における書込み動作の際の磁化方向の変化について図８〜図１１を用いて説明する。図８及び図９は、第１実施形態に係る磁気記憶装置におけるデータ“０”書込み動作の際の磁気抵抗効果素子の磁化方向の変化の一例を示す模式図である。図８は、データ“１”が書込まれた状態からデータ“０”を書込む場合を示し、図９は、データ“０”が書込まれた状態からデータ“０”を書込む場合を示している。図１０及び図１１は、第１実施形態に係る磁気記憶装置におけるデータ“１”書込み動作の際の磁気抵抗効果素子の磁化方向の変化の一例を示す模式図である。図１０は、データ“０”が書込まれた状態からデータ“１”を書込む場合を示し、図１１は、データ“１”が書込まれた状態からデータ“１”を書込む場合を示している。なお、図８及び図９における時刻Ｔ１０〜Ｔ１２、並びに図１０及び図１１における時刻Ｔ１４〜Ｔ１６は、図７における時刻Ｔ１０〜Ｔ１６に対応する。

まず、データ“１”が書込まれた状態からデータ“０”を書込む際の磁化方向の変化について説明する。

図８に示すように、時刻Ｔ１０に至るまで、参照層ＲＬの磁化方向は、シフトキャンセル層ＳＣＬの磁化方向と反平行な方向である。記憶層ＳＬの磁化方向は、参照層ＲＬの磁化方向と反平行な方向である。時刻Ｔ１０に至るまで、データ“０”書込みにおいて、制御部１６は、選択メモリセルＭＣを選択しないため、磁気抵抗効果素子ＭＴＪには電流は流れない。

時刻Ｔ１０から時刻Ｔ１２の間、制御部１６は、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪに電圧Ｖｗ０を印加し、記憶層ＳＬからシフトキャンセル層ＳＣＬに向けて電流Ｉｗ０を流す。電流Ｉｗ０によって、記憶層ＳＬには、参照層ＲＬの磁化方向と平行な磁化方向を有するスピントルクが注入される。これにより、記憶層ＳＬの磁化方向は、参照層ＲＬの磁化方向と平行な方向に反転する。

時刻Ｔ１２において、制御部１６は、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪへの電圧Ｖｗ０の印加を停止する。これにより、記憶層ＳＬの磁化方向と、参照層ＲＬの磁化方向とが互いに平行となり、データ“０”が書込まれる。

次に、データ“０”が書込まれた状態からデータ“０”を書込む際の磁化方向の変化について説明する。

図９に示すように、時刻Ｔ１０に至るまで、参照層ＲＬの磁化方向は、シフトキャンセル層ＳＣＬの磁化方向と反平行な方向である。記憶層ＳＬの磁化方向は、参照層ＲＬの磁化方向と平行な方向である。時刻Ｔ１０に至るまで、データ“０”書込みにおいて、制御部１６は、選択メモリセルＭＣを選択しないため、磁気抵抗効果素子ＭＴＪには電流は流れない。

時刻Ｔ１０から時刻Ｔ１２の間、制御部１６は、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪに電圧Ｖｗ０を印加し、記憶層ＳＬからシフトキャンセル層ＳＣＬに向けて電流Ｉｗ０を流す。これに伴い、記憶層ＳＬには参照層ＲＬの磁化方向と平行なスピントルクが注入される。しかしながら、記憶層ＳＬの磁化方向は、既に参照層ＲＬの磁化方向と平行であるため、電流Ｉｗ０によって記憶層ＳＬの磁化方向は変化しない。一方、電流Ｉｗ０によって、参照層ＲＬには、記憶層ＳＬの磁化方向と反平行な磁化方向を有するスピントルクが注入される。しかしながら、電流Ｉｗ０によって参照層ＲＬに注入されるスピントルクは、参照層ＲＬの磁化方向を反転させる程度に大きくないため、参照層ＲＬの磁化方向は変化しない。

時刻Ｔ１２において、制御部１６は、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪへの電圧Ｖｗ０の印加を停止する。これにより、記憶層ＳＬの磁化方向と、参照層ＲＬの磁化方向とが互いに平行となり、データ“０”が書込まれる。

以上で、選択メモリセルＭＣへのデータ“０”の書込みが終了する。

次に、データ“０”が書込まれた状態からデータ“１”の書込む際の磁化方向の変化について説明する。

図１０に示すように、時刻Ｔ１４に至るまで、参照層ＲＬの磁化方向は、シフトキャンセル層ＳＣＬの磁化方向と反平行な方向である。記憶層ＳＬの磁化方向は、参照層ＲＬの磁化方向と平行な方向である。時刻Ｔ１４に至るまで、データ“１”書込みにおいて、制御部１６は、選択メモリセルＭＣを選択しないため、磁気抵抗効果素子ＭＴＪには電流は流れない。

時刻Ｔ１４から時刻Ｔ１６の間、制御部１６は、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪに電圧Ｖｗ１を印加し、記憶層ＳＬからシフトキャンセル層ＳＣＬに向けて電流Ｉｗ１を流す。電流Ｉｗ１によって、参照層ＲＬには、記憶層ＳＬの磁化方向と反平行な磁化方向を有するスピントルクが注入される。電流Ｉｗ１によって参照層ＲＬに注入されるスピントルクは、参照層ＲＬの磁化方向を反転させる程度に大きい。このため、参照層ＲＬの磁化方向は、記憶層ＳＬの磁化方向と反平行な方向に反転する。

続いて、電流Ｉｗ１によって、記憶層ＳＬには、参照層ＲＬの磁化方向と平行な磁化方向を有するスピントルクが注入される。これにより、記憶層ＳＬの磁化方向は、参照層ＲＬの磁化方向と平行な方向に反転する。

時刻Ｔ１６において、制御部１６は、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪへの電圧Ｖｗ１の印加を停止する。これに伴い、参照層ＲＬ及び記憶層ＳＬへのスピントルクの注入が停止する。参照層ＲＬの磁化方向は、シフトキャンセル層ＳＣＬとの反強磁性結合によって、シフトキャンセル層ＳＣＬの磁化方向と反平行な方向に反転する。これにより、記憶層ＳＬの磁化方向と、参照層ＲＬとが互いに反平行となり、データ“１”が書込まれる。

次に、データ“１”が書込まれた状態からデータ“１”の書込む際の磁化方向の変化について説明する。

図１１に示すように、時刻Ｔ１４に至るまで、参照層ＲＬの磁化方向は、シフトキャンセル層ＳＣＬの磁化方向と反平行な方向である。記憶層ＳＬの磁化方向は、参照層ＲＬの磁化方向と反平行な方向である。時刻Ｔ１４に至るまで、データ“１”書込みにおいて、制御部１６は、選択メモリセルＭＣを選択しないため、磁気抵抗効果素子ＭＴＪには電流は流れない。

時刻Ｔ１４から時刻Ｔ１６の間、制御部１６は、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪに電圧Ｖｗ１を印加し、記憶層ＳＬからシフトキャンセル層ＳＣＬに向けて電流Ｉｗ１を流す。電流Ｉｗ１によって、記憶層ＳＬには、参照層ＲＬの磁化方向と平行な磁化方向を有するスピントルクが注入される。これにより、記憶層ＳＬの磁化方向は、参照層ＲＬの磁化方向と平行な方向に反転する。

続いて、電流Ｉｗ１によって、参照層ＲＬには、記憶層ＳＬの磁化方向と反平行な磁化方向を有するスピントルクが注入される。電流Ｉｗ１によって参照層ＲＬに注入されるスピントルクは、参照層ＲＬの磁化方向を反転させる程度に大きい。このため、参照層ＲＬの磁化方向は、記憶層ＳＬの磁化方向と反平行な方向に反転する。

続いて、電流Ｉｗ１によって、記憶層ＳＬには、参照層ＲＬの磁化方向と平行な磁化方向を有するスピントルクが注入される。これにより、記憶層ＳＬの磁化方向は、参照層ＲＬの磁化方向と平行な方向に反転する。

時刻Ｔ１６において、制御部１６は、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪへの電圧Ｖｗ１の印加を停止する。これに伴い、参照層ＲＬ及び記憶層ＳＬへのスピントルクの注入が停止する。参照層ＲＬの磁化方向は、シフトキャンセル層ＳＣＬとの反強磁性結合によって、シフトキャンセル層ＳＣＬの磁化方向と反平行な方向に反転する。これにより、記憶層ＳＬの磁化方向と、参照層ＲＬとが互いに反平行となり、データ“１”が書込まれる。

以上で、選択メモリセルＭＣへのデータ“１”の書込みが終了する。

１．３ 本実施形態に係る効果について
第１実施形態によれば、一方向の書込み電流によって互いに異なる２つのデータの書込みを行うことができる。本効果につき、以下に説明する。

一般に、記憶層から参照層に向けて電流が流れる場合、参照層には、記憶層の磁化方向と反平行のスピントルクが注入される。つまり、記憶層の磁化方向が参照層の磁化方向と平行な場合、記憶層から参照層に向けて電流が流れることによって、参照層には、磁化方向を反転させる方向のスピントルクが注入される。一方、参照層は、磁化エネルギが大きければ大きいほど、磁化方向が強く固定され、外部の磁界やスピントルクによって反転しにくい性質を有する。

第１実施形態によれば、参照層ＲＬの磁化エネルギΔＥ＿ＲＬは、記憶層ＳＬの磁化エネルギΔＥ＿ＳＬよりも小さい。上述の関係を満たすためには、例えば、参照層ＲＬの保磁力Ｈｃ＿ＲＬは、記憶層ＳＬの保磁力Ｈｃ＿ＳＬより小さい。また、例えば、参照層ＲＬの飽和磁化Ｍｓ＿ＲＬ及び膜厚ｔＲＬの積Ｍｓ＿ＲＬ×ｔＲＬは、記憶層ＳＬの飽和磁化Ｍｓ＿ＳＬ及び膜厚ｔＳＬの積Ｍｓ＿ＳＬ×ｔＳＬより小さい。また、例えば、参照層ＲＬの体積Ｖｏｌ＿ＲＬは、記憶層ＳＬの体積Ｖｏｌ＿ＳＬより小さい。これにより、記憶層ＳＬの磁化方向と平行な磁化方向を有する参照層ＲＬは、記憶層ＳＬから参照層ＲＬに向けて電流が流れる場合に、記憶層ＳＬから注入されるスピントルクによって、磁化方向を反転されやすくなる。

また、制御部１６は、データ“０”の書込みの際に、記憶層ＳＬから参照層ＲＬに向けて電流Ｉｗ０が流れるように、メモリセルＭＣに電圧Ｖｗ０を印加する。電流Ｉｗ０は、参照層ＲＬの磁化エネルギΔＥ＿ＲＬが記憶層ＳＬの磁化エネルギΔＥ＿ＳＬよりも小さい場合に、参照層ＲＬの磁化方向と記憶層ＳＬの磁化方向を平行状態にする（磁化反転確率が“１”となる）大きさに設定される。これにより、電流Ｉｗ０によって参照層ＲＬに注入されるスピントルクでは、参照層ＲＬの磁化方向は反転しない。このため、磁気抵抗効果素子ＭＴＪは、データ“０”を書込まれることができる。

また、制御部１６は、データ“１”の書込みの際に、記憶層ＳＬから参照層ＲＬに向けて電流Ｉｗ０より大きい電流Ｉｗ１が流れるように、メモリセルＭＣに電圧Ｖｗ１を印加する。電流Ｉｗ１は、参照層ＲＬの磁化エネルギΔＥ＿ＲＬが記憶層Ｓｌの磁化エネルギΔＥ＿ＳＬよりも小さい場合に、参照層ＲＬの磁化方向と記憶層ＳＬの磁化方向を反平行状態にする（磁化反転確率が“０”となる）大きさに設定される。これにより、参照層ＲＬは、電流Ｉｗ１によって注入されるスピントルクによって磁化反転する。このため、磁気抵抗効果素子ＭＴＪは、データ“１”を書込まれることができる。

また、主参照層ＭＲＬと界面参照層ＩＲＬとの間の強磁性結合は、主参照層ＭＲＬとシフトキャンセル層ＳＣＬとの間の反強磁性結合よりも強い。これにより、外部磁場又はスピントルクの影響に対して、反強磁性結合よりも強磁性結合の方が切れにくい。このため、主参照層ＭＲＬ及び界面参照層ＩＲＬは、主参照層ＭＲＬ及びシフトキャンセル層ＳＣＬが反強磁性的に結合している場合、平行な磁化方向を有するとみなすことができる。

また、メモリセルアレイ１１内におけるメモリセルＭＣの集積度が高くなるほど、磁気抵抗効果素子ＭＴＪのｘｙ平面に沿った断面の断面積は、例えば、大きな割合で変化し得る。そこで、磁気抵抗効果素子ＭＴＪは、記憶層ＳＬの上方に参照層ＲＬを設けられる。これにより、磁気抵抗効果素子ＭＴＪに含まれる積層構造のうちの上層の断面積が下層の断面積に対して小さくなる場合において、記憶層ＳＬの断面積を参照層ＲＬの断面積に対して、大きくすることができる。このため、記憶層ＳＬの体積Ｖｏｌ＿ＳＬが参照層ＲＬの体積Ｖｏｌ＿ＲＬに対して大きくなるように設計しやすくすることができる。

また、セレクタＳＥＬは、一方向の電流を通し、他方向の電流を遮断する整流機能を有する。これにより、磁気抵抗効果素子ＭＴＪに対して書込み電流と逆方向に流れる電流を遮断することができる。

また、セレクタＳＥＬは、Oxide-PN接合素子、Metal-Oxide Schottkyダイオード素子、MIMダイオード(Metal-Insulator-Metal:金属-絶縁体-金属)素子、MSMダイオード(Metal-Semiconductor-Metal:金属-半導体-金属)素子、及びOTS(Ovonic Threshold Switch)素子のいずれか１つを含む。これにより、セレクタＳＥＬは、電流経路がｚ軸方向に沿うように設けられることができる。このため、平面型トランジスタのように電流経路がｘｙ平面に沿ったセレクタを用いることなく、メモリセルＭＣを設けることができる。したがって、メモリセルアレイ１１を、６Ｆ２サイズより稠密な４Ｆ２サイズで設けることができる。

２． 第２実施形態
次に、第２実施形態に係る磁気記憶装置について説明する。第２実施形態は、強磁性層２５３ａ、非磁性層２５３ｂ、及び強磁性層２５３ｃが１体の強磁性層２５３とみなせない点において、第１実施形態と相違する。以下では、第１実施形態と異なる点についてのみ説明する。

２．１ 磁気抵抗効果素子の構成について
第２実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成について説明する。第２実施形態に係る磁気抵抗効果素子ＭＴＪとして機能する素子層２５の積層構造は、第１実施形態と同様であるため、その説明を省略する。

第２実施形態では、強磁性層２５３ａ及び強磁性層２５３ｃの間の強磁性結合の結合力が、強磁性層２５３ｃ及び強磁性層２５５の間の反強磁性結合の結合力よりも小さくなるように設計される。より具体的には、非磁性層２５３ｂの膜厚ｔＳ１及び非磁性層２５４の膜厚ｔＳ２を調整することにより、絶対値｜Ｊｅｘ１｜が絶対値｜Ｊｅｘ２｜よりも小さくなる（｜Ｊｅｘ１｜＜｜Ｊｅｘ２｜）ように設計される。これにより、第２実施形態では、例えば、強磁性層２５３ａ及び強磁性層２５３ｃの間の強磁性結合を切るために必要な磁界の大きさは、強磁性層２５３ｃ及び強磁性層２５５の間の反強磁性結合を切るために必要な磁界の大きさよりも、大きくなる。この場合、強磁性層２５３ｃと強磁性層２５５とが反強磁性的に結合している間に、強磁性層２５３ａの磁化方向と強磁性層２５３ｃの磁化方向とが反平行になり得る。すなわち、強磁性層２５３ａ、非磁性層２５３ｂ、及び強磁性層２５３ｃは、参照層ＲＬとして機能する１つの強磁性層２５３とみなせない。第２実施形態に係る以下の説明では、強磁性層２５３ａ及び強磁性層２５３ｃは、各々が互いに異なる磁化方向を有し得るものとして説明する。

また、第２実施形態では、強磁性層２５３ａは、強磁性層２５１よりも磁化エネルギΔＥが小さくなるように設計される。

強磁性層２５３ａの磁化エネルギΔＥ＿ＩＲＬが強磁性層２５１の磁化エネルギΔＥ＿ＳＬよりも小さくなるためには、例えば、強磁性層２５３ａの膜厚ｔＩＲＬが、強磁性層２５１の膜厚ｔＳＬよりも小さいことが望ましい。また、例えば、強磁性層２５３ａの保磁力Ｈｃ＿ＩＲＬが、強磁性層２５１の保磁力Ｈｃ＿ＳＬよりも小さいことが望ましい。また、例えば、強磁性層２５３ａの体積Ｖｏｌ＿ＩＲＬが、強磁性層２５１の体積Ｖｏｌ＿ＳＬよりも小さいことが望ましい。

２．２ 磁気抵抗効果素子の磁気抵抗特性について
次に、第２実施形態に係る磁気記憶装置の磁気抵抗効果素子が有する磁気抵抗特性について説明する。

図１２は、第２実施形態に係る磁気記憶装置の磁気抵抗効果素子ＭＴＪの磁気抵抗特性（Ｒ−Ｈ特性）を示すダイアグラムである。図１２のＲ−Ｈ特性は、図５のＲ−Ｈ特性と同様、外部から印加される磁界の大きさに応じて、記憶層ＳＬ及び参照層ＲＬ（主参照層ＭＲＬ及び界面参照層ＩＲＬ）の磁化反転挙動が示される。図１２における磁界の大きさは、便宜的に、シフトキャンセル層ＳＣＬの磁化方向と平行な方向が正方向としている。なお、上述の通り、シフトキャンセル層ＳＣＬの磁化方向は固定されているため、図１２では、シフトキャンセル層ＳＣＬの磁化反転挙動は示されていない。したがって、図１２に示される磁界の範囲においては、シフトキャンセル層ＳＣＬの磁化方向は、参照層ＲＬ側に矢印が向く方向に固定されているものとしている。

図１２に示すように、初期状態（２ａ）において、参照層ＲＬ及びシフトキャンセル層ＳＣＬの磁化方向は反平行であり、参照層ＲＬ及び記憶層ＳＬの磁化方向は平行である。つまり、初期状態（２ａ）において、磁気抵抗効果素子ＭＴＪは、抵抗値Ｒ０を有する低抵抗状態である。この状態からシフトキャンセル層ＳＣＬから記憶層ＳＬに向かう方向の磁界が印加されると、磁界Ｈ＿ＳＬ１付近において、記憶層ＳＬの磁化方向が反転し、磁気抵抗効果素子ＭＴＪは抵抗値Ｒ１を有する高抵抗状態となる（２ｂ）。より具体的には、例えば、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＳＬ１において抵抗値（Ｒ１＋Ｒ０）／２に達する。そして、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＳＬ１より大きくなった後速やかに抵抗値Ｒ１に達する。

更に印加される磁界を強めていくと、界面参照層ＩＲＬの磁化方向が主参照層ＭＲＬの磁化方向と反平行となるように徐々に反転していく。これに伴い、磁気抵抗効果素子ＭＴＪは、抵抗値が抵抗値Ｒ１から徐々に低くなる（２ｂ’）。なお、界面参照層ＩＲＬの磁化方向が徐々に反転している間、主参照層ＭＲＬの磁化方向は変化しない。そして、抵抗値がＲ１より小さいＲ１’まで低下すると、主参照層ＭＲＬ及び界面参照層ＩＲＬの磁化方向は、記憶層ＳＬの磁化方向と平行な方向になるように急激に反転し始め、磁気抵抗効果素子ＭＴＪは低抵抗状態となる（２ｃ）。より具体的には、例えば、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＲＬ１において抵抗値（Ｒ１＋Ｒ０）／２に達する。そして、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＲＬ１より大きくなった後速やかに抵抗値Ｒ０に達する。状態（２ｃ）では、記憶層ＳＬ、参照層ＲＬ、及びシフトキャンセル層ＳＣＬの磁化方向は平行となる。

この状態（２ｃ）から印加される磁界を弱めていくと、磁界Ｈ＿ＲＬ２付近において、主参照層ＭＲＬ及び界面参照層ＩＲＬの磁化方向が同時に反転する。より具体的には、例えば、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＲＬ２において、抵抗値（Ｒ１＋Ｒ０）／２に達する。なお、界面参照層ＩＲＬの磁化方向は、磁界Ｈ＿ＲＬ２において完全には反転しない（２ｂ’）。そして、磁界Ｈ＿ＳＬ１付近まで印加される磁界を弱めていくと抵抗値は徐々に上昇し、抵抗値Ｒ１に達する（２ｂ）。

更に印加される磁界を弱めていくと、負の磁界Ｈ＿ＳＬ２付近において、記憶層ＳＬの磁化方向が反転し、磁気抵抗効果素子ＭＴＪは低抵抗状態となる。より具体的には、例えば、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＳＬ２において、抵抗値（Ｒ１＋Ｒ０）／２に達する。そして、磁気抵抗効果素子ＭＴＪの抵抗値は、磁界Ｈ＿ＲＬ２より小さくなった後速やかに抵抗値Ｒ０に達し、初期状態（１ａ）に戻る。

このように、強磁性層２５３ａ、非磁性層２５３ｂ、及び強磁性層２５３ｃが参照層ＲＬとして機能する１つの強磁性層２５３であるとみなせない場合、主参照層ＭＲＬ及び界面参照層ＩＲＬの磁化方向は、メジャーループ内において互いに平行とならない状態（２ｂ’）を含む。なお、図１２における状態（２ｂ’）の形状は、界面参照層ＩＲＬと主参照層ＭＲＬの間の強磁性結合の強さに応じて変化する。状態（２ｂ’）の形状は、例えば、以下の式に示される強磁性結合の劣化比Ｓで定義される。

Ｓ＝（Ｒ１’−Ｒ０）／（Ｒ１−Ｒ０）
劣化比Ｓは、その値が小さいほど、強磁性結合が、界面参照層ＩＲＬとシフトキャンセル層ＳＣＬの間の反強磁性結合に対して弱いことを示す。例えば、劣化比Ｓの値は、０．８以上１．０未満（０．８≦Ｓ＜１．０）が望ましく、０．８以上０．９５以下（０．８≦Ｓ≦０．９５）が更に望ましく、０．８以上０．９以下（０．８≦Ｓ≦０．９）が更に望ましい。

２．３ 書込み動作の際の磁化方向の変化について
次に、第２実施形態に係る磁気記憶装置における書込み動作の際の磁化方向の変化について図１３及び図１４を用いて説明する。図１３及び図１４は、第２実施形態に係る磁気記憶装置におけるデータ“１”書込み動作の際の磁気抵抗効果素子の磁化方向の変化の様子の一例を示す模式図である。図１３は、データ“０”が書込まれた状態からデータ“１”を書込む場合を示し、図１４は、データ“１”が書込まれた状態からデータ“１”を書込む場合を示している。なお、図１３及び図１４における時刻Ｔ１４〜Ｔ１６は、図７における時刻Ｔ１４〜Ｔ１６に対応する。

まず、データ“０”が書込まれた状態からデータ“１”の書込む際の磁化方向の変化について説明する。

図１３に示すように、時刻Ｔ１４に至るまで、主参照層ＭＲＬの磁化方向は、シフトキャンセル層ＳＣＬの磁化方向と反平行な方向であり、界面参照層ＩＲＬの磁化方向と平行な方向である。記憶層ＳＬの磁化方向は、例えば主参照層ＭＲＬ及び界面参照層ＩＲＬの磁化方向と平行な方向である。時刻Ｔ１４に至るまで、データ“１”書込みにおいて、制御部１６は、選択メモリセルＭＣを選択しない。

時刻Ｔ１４から時刻Ｔ１６の間、制御部１６は、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪに電圧Ｖｗ１を印加し、記憶層ＳＬからシフトキャンセル層ＳＣＬに向けて電流Ｉｗ１を流す。電流Ｉｗ１によって、界面参照層ＩＲＬには、記憶層ＳＬの磁化方向と反平行な磁化方向を有するスピントルクが注入される。電流Ｉｗ１によって界面参照層ＩＲＬに注入されるスピントルクは、界面参照層ＩＲＬの磁化方向を反転させる程度に大きい。このため、界面参照層ＩＲＬの磁化方向は、記憶層ＳＬの磁化方向と反平行な方向に反転する。

その後、引き続き電流Ｉｗ１によって、記憶層ＳＬには、界面参照層ＩＲＬの磁化方向と平行な磁化方向を有するスピントルクが注入される。これにより、記憶層ＳＬの磁化方向は、界面参照層ＩＲＬの磁化方向と平行な方向に反転する。

時刻Ｔ１６において、制御部１６は、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪへの電圧Ｖｗ１の印加を停止する。これに伴い、界面参照層ＩＲＬ及び記憶層ＳＬへのスピントルクの注入が停止する。界面参照層ＩＲＬの磁化方向は、主参照層ＭＲＬとの強磁性結合によって、主参照層ＭＲＬの磁化方向と平行な方向に反転する。これにより、記憶層ＳＬの磁化方向と、界面参照層ＩＲＬ及び主参照層ＭＲＬの磁化方向とが互いに反平行となり、データ“１”が書込まれる。

次に、データ“１”が書込まれた状態からデータ“１”の書込む際の磁化方向の変化について説明する。

図１４に示すように、時刻Ｔ１４に至るまで、主参照層ＭＲＬの磁化方向は、シフトキャンセル層ＳＣＬの磁化方向と反平行な方向であり、界面参照層ＩＲＬの磁化方向と平行な方向である。記憶層ＳＬの磁化方向は、例えば主参照層ＭＲＬ及び界面参照層ＩＲＬの磁化方向と反平行な方向である。時刻Ｔ１４に至るまで、データ“１”書込みにおいて、制御部１６は、選択メモリセルＭＣを選択しない。

時刻Ｔ１４から時刻Ｔ１６の間、制御部１６は、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪに電圧Ｖｗ１を印加し、記憶層ＳＬからシフトキャンセル層ＳＣＬに向けて電流Ｉｗ１を流す。電流Ｉｗ１によって、記憶層ＳＬには、界面参照層ＩＲＬの磁化方向と平行な磁化方向を有するスピントルクが注入される。これにより、記憶層ＳＬの磁化方向は、界面参照層ＩＲＬの磁化方向と平行な方向に反転する。

続いて、電流Ｉｗ１によって、界面参照層ＩＲＬには、記憶層ＳＬの磁化方向と反平行な磁化方向を有するスピントルクが注入される。電流Ｉｗ１によって界面参照層ＩＲＬに注入されるスピントルクは、界面参照層ＩＲＬの磁化方向を反転させる程度に大きい。このため、界面参照層ＩＲＬの磁化方向は、記憶層ＳＬの磁化方向と反平行な方向に反転する。

続いて、電流Ｉｗ１によって、記憶層ＳＬには、界面参照層ＩＲＬの磁化方向と平行な磁化方向を有するスピントルクが注入される。これにより、記憶層ＳＬの磁化方向は、界面参照層ＩＲＬの磁化方向と平行な方向に反転する。

時刻Ｔ１６において、制御部１６は、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪへの電圧Ｖｗ１の印加を停止する。これに伴い、界面参照層ＩＲＬ及び記憶層ＳＬへのスピントルクの注入が停止する。界面参照層ＩＲＬの磁化方向は、主参照層ＭＲＬとの強磁性結合によって、主参照層ＭＲＬの磁化方向と平行な方向に反転する。これにより、記憶層ＳＬの磁化方向と、界面参照層ＩＲＬ及び主参照層ＭＲＬの磁化方向とが互いに反平行となり、データ“１”が書込まれる。

以上で、選択メモリセルＭＣへのデータ“１”の書込みが終了する。

２．４ 本実施形態に係る効果について
第２実施形態によれば、主参照層ＭＲＬと界面参照層ＩＲＬとの間の強磁性結合は、主参照層ＭＲＬとシフトキャンセル層ＳＣＬとの間の反強磁性結合よりも弱い。これにより、外部磁場又はスピントルクの影響に対して、反強磁性結合よりも強磁性結合の方が切れやすい。このため、主参照層ＭＲＬ及び界面参照層ＩＲＬは、主参照層ＭＲＬ及びシフトキャンセル層ＳＣＬが反強磁性的に結合されている間においても、平行でない磁化方向を有し得る。

また、界面参照層ＩＲＬの磁化エネルギΔＥ＿ＲＬは、記憶層ＳＬの磁化エネルギΔＥ＿ＳＬよりも小さい。より具体的には、界面参照層ＩＲＬの保磁力Ｈｃ＿ＩＲＬは、記憶層ＳＬの保磁力Ｈｃ＿ＳＬより小さい。及び／又は、界面参照層ＩＲＬの飽和磁化Ｍｓ＿ＩＲＬ及び膜厚ｔＩＲＬの積Ｍｓ＿ＩＲＬ×ｔＩＲＬは、記憶層ＳＬの飽和磁化Ｍｓ＿ＳＬ及び膜厚ｔＳＬの積Ｍｓ＿ＳＬ×ｔＳＬより小さい。及び／又は、界面参照層ＩＲＬの体積Ｖｏｌ＿ＩＲＬは、記憶層ＳＬの体積Ｖｏｌ＿ＳＬより小さい。これにより、記憶層ＳＬの磁化方向と平行な磁化方向を有する界面参照層ＩＲＬは、記憶層ＳＬから界面参照層ＩＲＬに向けて電流が流れる場合に、記憶層ＳＬから注入されるスピントルクによって、磁化方向を反転されやすくなる。

また、制御部１６は、データ“０”の書込みの際に、記憶層ＳＬから界面参照層ＩＲＬに向けて電流Ｉｗ０が流れるように、メモリセルＭＣに電圧Ｖｗ０を印加する。電流Ｉｗ０は、界面参照層ＩＲＬの磁化エネルギΔＥ＿ＩＲＬが記憶層Ｓｌの磁化エネルギΔＥ＿ＳＬよりも小さい場合に、界面参照層ＩＲＬの磁化方向と記憶層ＳＬの磁化方向を平行状態にする（磁化反転確率が“１”となる）大きさに設定される。これにより、電流Ｉｗ０によって界面参照層ＩＲＬに注入されるスピントルクでは、界面参照層ＩＲＬの磁化方向は反転しない。このため、磁気抵抗効果素子ＭＴＪは、データ“０”を書込まれることができる。

また、制御部１６は、データ“１”の書込みの際に、記憶層ＳＬから界面参照層ＩＲＬに向けて電流Ｉｗ０より大きい電流Ｉｗ１が流れるように、メモリセルＭＣに電圧Ｖｗ１を印加する。電流Ｉｗ１は、界面参照層ＩＲＬの磁化エネルギΔＥ＿ＩＲＬが記憶層Ｓｌの磁化エネルギΔＥ＿ＳＬよりも小さい場合に、界面参照層ＩＲＬの磁化方向と記憶層ＳＬの磁化方向を反平行状態にする（磁化反転確率が“０”となる）大きさに設定される。これにより、界面参照層ＩＲＬは、電流Ｉｗ１によって注入されるスピントルクによって磁化反転する。このため、磁気抵抗効果素子ＭＴＪは、データ“１”を書込まれることができる。

３． 変形例等
上述の第１実施形態及び第２実施形態で述べた形態に限らず、種々の変形が可能である。

３．１ 第１変形例
第１実施形態及び第２実施形態では、電圧Ｖｗ１が電圧Ｖｗ０より大きい場合について説明したが、これに限られない。

図１５は、第１変形例に係る磁気記憶装置の書込み動作の概要を説明するためのタイミングチャートである。図１５では、時刻Ｔ２０から時刻Ｔ２２までの期間において書込み対象のメモリセルＭＣへデータ“０”が書込まれ、時刻Ｔ２４から時刻Ｔ２６までの期間においてデータ“１”が書込まれる様子が示される。

まず、データ“０”が書込まれる場合の動作について説明する。

図１５に示すように、時刻Ｔ２０に至るまで、ビット線ＢＬ及びワード線ＷＬには、例えば、電圧ＶＳＳが供給される。

時刻Ｔ２０において、選択ビット線ＢＬ及び選択ワード線ＷＬにはそれぞれ、電圧Ｖｗ２及び電圧ＶＳＳが供給される。これにより、選択メモリセルＭＣは、第１端が電圧Ｖｗ２となり、第２端が電圧ＶＳＳとなるため、選択メモリセルＭＣ内の磁気抵抗効果素子ＭＴＪに、選択ビット線ＢＬから選択ワード線ＷＬに向けて或る電流が流れる。

一方、非選択ビット線ＢＬ及び非選択ワード線ＷＬにはそれぞれ、電圧ＶＳＳ及び電圧Ｖｗ２が供給される。

これにより、第１端が選択ビット線ＢＬに接続され、第２端が非選択ワード線ＷＬに接続された非選択メモリセルＭＣは、第１端及び第２端がいずれも電圧Ｖｗ２で同電位となるため、電流が流れない。また、第１端が非選択ビット線ＢＬに接続され、第２端が選択ワード線ＷＬに接続された非選択メモリセルＭＣは、第１端及び第２端がいずれも電圧ＶＳＳで同電位となるため、電流が流れない。また、第１端が非選択ビット線ＢＬに接続され、第２端が非選択ワード線ＷＬに接続された非選択メモリセルＭＣは、第１端が電圧ＶＳＳとなり、第２端がＶｗ２となるため、セレクタＳＥＬの入力端よりも出力端の電位の方が高くなる。このため、セレクタＳＥＬの整流機能により、非選択ワード線ＷＬから非選択ビット線ＢＬ側への電流は流れない。

時刻Ｔ２２において、選択ビット線ＢＬには電圧ＶＳＳが供給される。また、非選択ワード線ＷＬは、例えば、電圧ＶＳＳが供給される。これにより、選択メモリセルＭＣへの電流の供給が停止する。このため、時刻Ｔ２０から時刻Ｔ２２の期間Ｄ０において、選択メモリセルＭＣにのみ、或る電流が流れる。

以上で、選択メモリセルＭＣへのデータ“０”の書込みが終了する。

次に、データ“１”が書込まれる場合の動作について引き続き図１５を用いて説明する。

時刻Ｔ２４に至るまで、ビット線ＢＬ及びワード線ＷＬには、例えば、電圧ＶＳＳが供給される。

時刻Ｔ２４において、選択ビット線ＢＬには電圧Ｖｗ２が供給され、選択ワード線ＷＬには電圧ＶＳＳが供給される。これにより、選択メモリセルＭＣは、第１端が電圧Ｖｗ２となり、第２端が電圧ＶＳＳとなるため、磁気抵抗効果素子ＭＴＪに電流が流れる。

一方、非選択ビット線ＢＬ及び非選択ワード線ＷＬにはそれぞれ、電圧ＶＳＳ及び電圧Ｖｗ１が供給される。これにより、選択メモリセルには或る電流が流れ、非選択メモリセルには電流が流れない。

時刻Ｔ２６において、選択ビット線ＢＬには電圧ＶＳＳが供給される。また、非選択ワード線ＷＬは、例えば、電圧ＶＳＳが供給される。これにより、選択メモリセルＭＣへの電流の供給が停止する。このため、時刻Ｔ２４から時刻Ｔ２６の期間Ｄ１において、選択メモリセルＭＣにのみ、或る電流が流れる。

以上で、選択メモリセルＭＣへのデータ“１”の書込みが終了する。

なお、期間Ｄ１は、期間Ｄ０より長く設定される。これにより、データ“０”の書込みの際に印加される電圧に対してデータ“１”の書込みの際に印加される電圧の大きさを大きくすることなく、参照層ＲＬ又は界面参照層ＩＲＬに対して注入するスピントルクを大きくすることができる。このため、参照層ＲＬ又は界面参照層ＩＲＬは、期間Ｄ１の方が期間Ｄ０よりも磁化反転し易くなる。したがって、変形例に係る書込み動作は、第１実施形態及び第２実施形態に係る書込み動作と実質的に同じ効果を得ることができる。

３．２ 第２変形例
上述の各実施形態及びその変形例で述べた磁気抵抗効果素子ＭＴＪは、参照層ＲＬが記憶層ＳＬの上方に設けられるボトムフリー型である場合について説明したが、記憶層ＳＬが参照層ＲＬの上方に設けられるトップフリー型であってもよい。

図１６及び図１７は、トップフリー型が適用された場合の構成例を示す。図１６は、第２変形例に係るメモリセルの構成を説明するための斜視図である。図１７は、第２変形例に係る磁気抵抗効果素子の構成を説明するための断面図である。

図１６に示すように、図示しない半導体基板上に、配線層２７、導電層２６、素子層２５、導電層２４、素子層２３、導電層２２、及び配線層２１が、この順に順次積層される。

図１７に示すように、素子層２５は、例えば、ワード線ＷＬ側から非磁性層２５６（キャップ層）、強磁性層２５５（シフトキャンセル層ＳＣＬ）、非磁性層２５４（第２スペーサ層）、強磁性層２５３（参照層ＲＬ）、非磁性層２５２（トンネルバリア層）、強磁性層２５１（記憶層ＳＬ）、及び非磁性層２５０（下地層）の順に、ｚ軸方向に複数の膜が積層される。また、強磁性層２５３は、強磁性層２５３ｃ（主参照層ＭＲＬ）、非磁性層２５３ｂ（第１スペーサ層）、及び強磁性層２５３ａ（界面参照層ＩＲＬ）の順に、ｚ軸方向に複数の膜が積層される。

磁気抵抗効果素子ＭＴＪに、図１７における矢印ａ３の方向、即ち記憶層ＳＬから参照層ＲＬに向かう方向に、或る大きさの書込み電流Ｉｗ０を流すと、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係は、平行になる。また、磁気抵抗効果素子ＭＴＪに、図１７における矢印ａ４の方向、即ち記憶層ＳＬから参照層ＲＬに向かう方向（矢印ａ３と同じ方向）に、書込み電流Ｉｗ０より大きい書込み電流Ｉｗ１を流すと、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係は、反平行になる。

強磁性層２５１及び２５３ａは、例えば、上面の面積が下面の面積よりも大きい。より具体的には、強磁性層２５１及び２５３ａは、ｘｙ平面に沿った断面の断面積が＋ｚ軸方向に沿って徐々に大きくなる部分を含む。つまり、強磁性層２５１及び２５３ａのｘｙ平面に垂直な断面は、例えば、上底の長さが下底の長さよりも長い台形形状の部分を有する。すなわち、強磁性層２５１及び２５３ａはそれぞれ、テーパ角θＳＬ及びθＩＲＬ（θＳＬ＜０、θＩＲＬ＜０）でテーパしている部分を含む。テーパ角θＳＬ及びθＩＲＬは、例えば、−９０度より大きく−７０度以下（−７０≧θＳＬ、θＩＲＬ＞−９０）、より好ましくは−９０度より大きく−８０度以下（−８０≧θＳＬ、θＩＲＬ＞−９０）の範囲で設定されることが望ましい。

以上のように構成することにより、記憶層ＳＬの磁化エネルギΔＥ＿ＳＬが参照層ＲＬの磁化エネルギΔＥ＿ＲＬよりも大きくなるように設計し易くなる。これにより、トップフリー型を適用した場合においても、一方向の電流で互いに異なる２つのデータを書込むことが容易になる。

３．３ その他
上述の各実施形態及びその変形例で述べた磁気記憶装置１の書込み動作では、制御部１６が電圧を制御することによってメモリセルＭＣに電流を供給する場合について説明したが、これに限られない。例えば、制御部１６は、メモリセルＭＣに流す電流を直接制御することによって書込み動作を実行してもよい。この場合、具体的には例えば、第１実施形態及び第２実施形態においては、制御部１６は、データ“０”及び“１”を書込む際に、メモリセルＭＣにそれぞれ電流Ｉｗ０及びＩｗ１が流れるようにＳＡ／ＣＤ１２及びロウデコーダ１３を制御してもよい。また、例えば、変形例においては、制御部１６は、データ“０”及び“１”を書込む際に、メモリセルＭＣに或る電流を流す期間がそれぞれ期間Ｄ０及びＤ１になるようにＳＡ／ＣＤ１２及びロウデコーダ１３を制御してもよい。

また、上述の各実施形態及びその変形例で述べた磁気抵抗効果素子ＭＴＪは、垂直磁化ＭＴＪである場合について説明したが、これに限らず、水平磁気異方性を有する水平磁化ＭＴＪ素子であってもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…磁気記憶装置、１１…メモリセルアレイ、１２…書込み回路及び読出し回路、１３…ロウデコーダ、１４…ページバッファ、１５…入出力回路、１６…制御部、２１、２７…配線層、２２、２４、２６…導電層、２３、２５…素子層、２５０、２５２、２５３ｂ、２５４、２５６…非磁性層、２５１、２５３、２５３ａ、２５３ｃ、２５５…強磁性層。

Claims (20)

1. 磁気抵抗効果素子と、
   前記磁気抵抗効果素子に電気的に接続されたセレクタと、
   ビット線に電気的に接続された第１端と、ワード線に電気的に接続された第２端と、
   を含むメモリセルを備え、
   前記磁気抵抗効果素子は、第１強磁性層と、第２強磁性層と、第３強磁性層と、前記第１強磁性層及び前記第２強磁性層の間に設けられる第１非磁性層と、前記第２強磁性層及び前記第３強磁性層の間に設けられて前記第２強磁性層及び前記第３強磁性層を反強磁性的に結合する第２非磁性層と、を含み、
   前記第１強磁性層の膜厚（ｔＳＬ）は、前記第２強磁性層の膜厚（ｔＲＬ）より大きい、
   磁気記憶装置。
2. 前記第１強磁性層の体積は、前記第２強磁性層の体積より大きい、請求項１記載の磁気記憶装置。
3. 前記第２強磁性層は、前記第１強磁性層の上方に設けられ、
   前記磁気抵抗効果素子の上面の面積は、前記磁気抵抗効果素子の下面の面積より小さい、
   請求項１記載の磁気記憶装置。
4. 前記第２強磁性層は、前記第１強磁性層の下方に設けられ、
   前記磁気抵抗効果素子の上面の面積は、前記磁気抵抗効果素子の下面の面積より大きい、
   請求項１記載の磁気記憶装置。
5. 前記セレクタは、Oxide-PN接合素子、Metal-Oxide Schottkyダイオード素子、MIMダイオード(Metal-Insulator-Metal:金属-絶縁体-金属)素子、MSMダイオード(Metal-Semiconductor-Metal:金属-半導体-金属)素子、及びOTS(Ovonic Threshold Switch)素子のいずれか１つを含む、請求項１記載の磁気記憶装置。
6. 前記磁気記憶装置は、制御部を更に備え、
   前記制御部は、
   前記メモリセルの第１端に、前記メモリセルの第２端の電圧より高い第１電圧を供給し、第１データを書込む第１動作と、
   前記メモリセルの第１端に、前記第１電圧と異なり、前記メモリセルの第２端に電圧より高い第２電圧を供給し、前記第１データと異なる第２データを書込む第２動作と、
   を実行する、
   請求項１記載の磁気記憶装置。
7. 磁気抵抗効果素子と、前記磁気抵抗効果素子に電気的に接続されたセレクタと、を含むメモリセルと、
   制御部と、を備え、
   前記磁気抵抗効果素子は、第１強磁性層と、第２強磁性層と、第３強磁性層と、前記第１強磁性層及び前記第２強磁性層の間に設けられる第１非磁性層と、前記第２強磁性層及び前記第３強磁性層の間に設けられて前記第２強磁性層及び前記第３強磁性層を反強磁性的に結合する第２非磁性層と、を含み、
   前記制御部は、
   前記メモリセルの第１端に、前記メモリセルの第２端の電圧より高い第１電圧を供給し、第１データを書込む第１動作と、
   前記メモリセルの第１端に、前記メモリセルの第２端の電圧より高く、前記第１電圧と異なる第２電圧を供給し、前記第１データと異なる第２データを書込む第２動作と、
   を実行する、
   請求項１記載の磁気記憶装置。
8. 前記第２電圧は、前記第１電圧より大きい、請求項７記載の磁気記憶装置。
9. 前記第２電圧のパルス幅は、前記第１電圧のパルス幅より大きい、請求項７記載の磁気記憶装置。
10. 磁気抵抗効果素子と、
    前記磁気抵抗効果素子に電気的に接続されたセレクタと、
    を含むメモリセルを備え、
    前記磁気抵抗効果素子は、第１強磁性層と、第２強磁性層と、第３強磁性層と、前記第１強磁性層及び前記第２強磁性層の間に設けられる第１非磁性層と、前記第２強磁性層及び前記第３強磁性層の間に設けられて前記第２強磁性層及び前記第３強磁性層を反強磁性的に結合する第２非磁性層と、を含み、
    前記第１強磁性層の磁化エネルギは、前記第２強磁性層の磁化エネルギより大きい、
    磁気記憶装置。
11. 前記第１強磁性層の保磁力は、前記第２強磁性層の保磁力より大きい、請求項１０記載の磁気記憶装置。
12. 前記第１強磁性層の飽和磁化と膜厚との積は、前記第２強磁性層の飽和磁化と膜厚との積より大きい、請求項１０記載の磁気記憶装置。
13. 前記第１強磁性層の飽和磁化は、前記第２強磁性層の飽和磁化より大きい、請求項１０記載の磁気記憶装置。
14. 前記第１強磁性層の膜厚は、前記第２強磁性層の膜厚より大きい、請求項１０記載の磁気記憶装置。
15. 前記第１強磁性層の体積は、前記第２強磁性層の体積より大きい、請求項１０記載の磁気記憶装置。
16. 磁気抵抗効果素子と、
    前記磁気抵抗効果素子に電気的に接続されたセレクタと、
    ビット線に電気的に接続された第１端と、ワード線に電気的に接続された第２端と、
    を含むメモリセルを備え、
    前記磁気抵抗効果素子は、第１強磁性層と、第２強磁性層と、第３強磁性層と、前記第１強磁性層及び前記第２強磁性層の間に設けられる第１非磁性層と、前記第２強磁性層及び前記第３強磁性層の間に設けられて前記第２強磁性層及び前記第３強磁性層を反強磁性的に結合する第２非磁性層と、を含み、
    前記第２強磁性層は、
    第３非磁性層と、
    前記第１非磁性層及び前記第３非磁性層との間に設けられる第４強磁性層と、
    前記第２非磁性層及び前記第３非磁性層との間に設けられる第５強磁性層と、
    を含み、
    前記第１強磁性層の膜厚（ｔＳＬ）は、前記第４強磁性層の膜厚（ｔＩＲＬ）より大きい、
    磁気記憶装置。
17. 前記第３非磁性層は、前記第４強磁性層及び前記第５強磁性層を強磁性的に結合し、
    前記第１強磁性層の磁化エネルギは、前記第４強磁性層の磁化エネルギより大きい、請求項１６記載の磁気記憶装置。
18. 前記第１強磁性層の体積は、前記第４強磁性層の体積より大きい、請求項１６記載の磁気記憶装置。
19. 前記第２強磁性層は、前記第１強磁性層の上方に設けられ、
    前記磁気抵抗効果素子の上面の面積は、前記磁気抵抗効果素子の下面の面積より小さい、
    請求項１６記載の磁気記憶装置。
20. 前記第２強磁性層は、前記第１強磁性層の下方に設けられ、
    前記磁気抵抗効果素子の上面の面積は、前記磁気抵抗効果素子の下面の面積より大きい、
    請求項１６記載の磁気記憶装置。