TW201834283A - 磁性記憶裝置 - Google Patents

磁性記憶裝置 Download PDF

Info

Publication number
TW201834283A
TW201834283A TW106123578A TW106123578A TW201834283A TW 201834283 A TW201834283 A TW 201834283A TW 106123578 A TW106123578 A TW 106123578A TW 106123578 A TW106123578 A TW 106123578A TW 201834283 A TW201834283 A TW 201834283A
Authority
TW
Taiwan
Prior art keywords
layer
ferromagnetic layer
effect element
ferromagnetic
memory cell
Prior art date
Application number
TW106123578A
Other languages
English (en)
Other versions
TWI677119B (zh
Inventor
吉川将寿
杉浦邦晃
Original Assignee
東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝記憶體股份有限公司 filed Critical 東芝記憶體股份有限公司
Publication of TW201834283A publication Critical patent/TW201834283A/zh
Application granted granted Critical
Publication of TWI677119B publication Critical patent/TWI677119B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明之實施形態提供一種能夠以單向寫入電流進行互不相同之兩種資料之寫入之磁性記憶裝置。 一實施形態之磁性記憶裝置具備記憶胞，該記憶胞包含磁阻效應元件、電性連接於上述磁阻效應元件之選擇器、電性連接於位元線之第1端、及電性連接於字元線之第2端。上述磁阻效應元件包含第1強磁性層、第2強磁性層、第3強磁性層、第1非磁性層及第2非磁性層。上述第1非磁性層設置於上述第1強磁性層與上述第2強磁性層之間。上述第2非磁性層設置於上述第2強磁性層與上述第3強磁性層之間，且將上述第2強磁性層與上述第3強磁性層反強磁性地耦合。上述第1強磁性層之膜厚大於上述第2強磁性層之膜厚。

Description

磁性記憶裝置
實施形態係關於一種磁性記憶裝置。
已知有使用磁阻效應元件作為記憶元件之磁性記憶裝置(MRAM：Magnetoresistive Random Access Memory，磁阻式隨機存取記憶體)。
本發明之實施形態提供一種能夠以單向寫入電流進行互不相同之兩種資料之寫入之磁性記憶裝置。 實施形態之磁性記憶裝置具備記憶胞，該記憶胞包含磁阻效應元件、電性連接於上述磁阻效應元件之選擇器、電性連接於位元線之第1端及電性連接於字元線之第2端。上述磁阻效應元件包含第1強磁性層、第2強磁性層、第3強磁性層、第1非磁性層及第2非磁性層。上述第1非磁性層設置於上述第1強磁性層與上述第2強磁性層之間。上述第2非磁性層設置於上述第2強磁性層與上述第3強磁性層之間，且將上述第2強磁性層與上述第3強磁性層反強磁性地耦合。上述第1強磁性層之膜厚大於上述第2強磁性層之膜厚。
以下，參照圖式對實施形態進行說明。再者，於以下之說明中，對具有相同之功能及構成之構成要素標註共通之參照符號。又，於區分具有共通之參照符號之複數個構成要素之情形時，對該共通之參照符號標註下標加以區分。再者，於關於複數個構成要素無需特別區分之情形時，對該複數個構成要素僅標註共通之參照符號，不標註下標。1.第1實施形態對第1實施形態之磁性記憶裝置進行說明。第1實施形態之磁性記憶裝置是使用例如磁阻效應(MTJ：Magnetic Tunnel Junction，磁穿隧接面)元件作為記憶元件之垂直磁化方式之磁性記憶裝置。1.1關於構成首先，對第1實施形態之磁性記憶裝置之構成進行說明。1.1.1.關於磁性記憶裝置之構成圖1係表示第1實施形態之磁性記憶裝置之構成之方塊圖。如圖1所示，磁性記憶裝置1具備記憶胞陣列11、寫入電路及讀出電路(WC/RC) 12、列解碼器13、頁面緩衝器14、輸入輸出電路15、以及控制部16。記憶胞陣列11具備與列(row)及行(colμmn)建立對應之複數個記憶胞MC。而且，位於同一列之記憶胞MC連接於同一字元線WL，位於同一行之記憶胞MC連接於同一位元線BL。WC/RC12經由位元線BL而與記憶胞陣列11連接。WC/RC12經由位元線BL而對動作對象之記憶胞MC供給電流，進行對記憶胞MC之資料之寫入及讀出。更具體而言，WC/RC12之寫入電路進行對記憶胞MC之資料之寫入，WC/RC12之讀出電路進行自記憶胞MC之資料之讀出。列解碼器13經由字元線WL而與記憶胞陣列11連接。列解碼器13將指定記憶胞陣列11之列方向之列位址解碼。繼而，對應於解碼結果，選擇字元線WL，對所選擇之字元線WL施加資料之寫入及讀出等動作所需要之電壓。頁面緩衝器14以被稱為頁面之資料單位暫時保持寫入至記憶胞陣列11內之資料、及自記憶胞陣列11讀出之資料。輸入輸出電路15將自磁性記憶裝置1之外部接收到之各種信號發送至控制部16及頁面緩衝器14，將來自控制部16及頁面緩衝器14之各種信號發送至磁性記憶裝置1之外部。控制部16與WC/RC12、列解碼器13、頁面緩衝器14、及輸入輸出電路15連接。控制部16依照輸入輸出電路15自磁性記憶裝置1之外部所接收到之各種信號，控制WC/RC12、列解碼器13、及頁面緩衝器14。1.1.2.關於記憶胞陣列之構成其次，使用圖2對第1實施形態之磁性記憶裝置之記憶胞陣列之構成進行說明。圖2係表示第1實施形態之磁性記憶裝置之記憶胞陣列之構成之電路圖。如圖2所示，記憶胞MC於記憶胞陣列11內呈矩陣狀配置，與m條位元線BL(BL0、BL1、…、BL(m－1)(m為自然數))中之1條及n條字元線WL(WL0、WL1、…、WL(n－1)(n為自然數))中之1條之組建立對應。即，某一記憶胞MC之第1端連接於m條位元線BL之任一者，第2端連接於n條字元線WL之任一者。又，同一行之記憶胞MC之第1端共通連接於同一位元線BL。同一列之記憶胞MC之第2端共通連接於同一字元線WL。記憶胞MC包含串聯連接之選擇器SEL及磁阻效應元件MTJ。更具體而言，選擇器SEL包含輸入端及輸出端，磁阻效應元件MTJ包含第1端及第2端。選擇器SEL之輸出端與磁阻效應元件MTJ之第1端電性連接。於圖3之例中，選擇器SEL之輸入端對應於記憶胞MC之第1端，磁阻效應元件MTJ之第2端對應於記憶胞MC之第2端。選擇器SEL具有作為開關之功能，即，於對磁阻效應元件MTJ之資料寫入及讀出時，控制對磁阻效應元件MTJ之電流之供給。更具體而言，例如某一記憶胞MC內之選擇器SEL使自對應於該記憶胞MC之位元線BL流向字元線WL之電流通過，且阻斷自對應於該記憶胞MC之字元線WL流向位元線BL之電流。即，選擇器SEL具有使自一方向朝向另一方向之電流通過，且阻斷自另一方向朝向一方向之電流之整流功能。再者，選擇器SEL例如可應用氧化物(Oxide)-PN接合元件、金屬氧化物肖特基二極體(Metal-Oxide Schottky Diode)元件、MIM(Metal-Insulator-Metal，金屬-絕緣體-金屬)二極體元件、MSM(Metal-Semiconductor-Metal，金屬-半導體-金屬)二極體元件、及OTS(Ovonic Threshold Switch，雙向定限開關)元件等，但並不限於此，可應用如上所述般具有整流功能之任意元件。磁阻效應元件MTJ可藉由經選擇器SEL控制供給之電流，將電阻值切換為低電阻狀態與高電阻狀態。磁阻效應元件MTJ可根據其電阻狀態之變化而寫入資料，作為非揮發性地保持所寫入之資料且能夠讀出之記憶元件發揮功能。藉由如上所述般構成，記憶胞陣列11具有可藉由選擇1條位元線BL及1條字元線WL之組而選擇1個記憶胞MC之交叉點構造。1.1.3.關於記憶胞之構成其次，使用圖3對第1實施形態之磁性記憶裝置之記憶胞之構成進行說明。於以下之說明中，磁性記憶裝置1設為設置於未圖示之半導體基板上者。而且，將與該半導體基板之上表面平行之面定義為xy平面，將與該xy平面垂直之軸定義為z軸。於以下之說明中，z軸方向亦稱為膜厚方向。x軸及y軸被定義為於xy平面內相互正交之軸。圖3係用以模式性地說明第1實施形態之磁性記憶裝置之記憶胞之三維構造之一例的立體圖。如圖3所示，記憶胞MC例如夾於作為位元線BL發揮功能之配線層21與作為字元線WL發揮功能之配線層27之間。配線層21及27例如分別沿y軸方向及x軸方向延伸。記憶胞MC包含導電層22、元件層23、導電層24、元件層25及導電層26。於配線層21之上表面上設置作為下部電極BE(Bottom Electrode)發揮功能之導電層22。導電層22包含例如鉭(Ta)、鎢(W)、氮化鈦(TiN)、及氮化鉭(TaN)。於導電層22之上表面上設置作為選擇器SEL發揮功能之元件層(例如半導體層)23。於元件層23之上表面上設置作為中間電極ME(Middle Electrode)發揮功能之導電層24。導電層24包含例如鉭(Ta)、鎢(W)、氮化鈦(TiN)、及氮化鉭(TaN)。於導電層24之上表面上設置作為磁阻效應元件MTJ發揮功能之元件層25。關於元件層25之詳細情況於下文敍述。於元件層25之上表面上設置作為上部電極TE(Top Electrode)發揮功能之導電層26。導電層26包含例如鉭(Ta)、鎢(W)、氮化鈦(TiN)、氮化鉭(TaN)、及鈦(Ti)。而且，於導電層26之上表面上設置配線層27。再者，於配線層21之上表面上設置沿y軸設置之未圖示之複數個其他記憶胞MC。又，於配線層27之下表面上共通地設置沿x軸方向設置之未圖示之複數個其他記憶胞MC。1.1.4.關於磁阻效應元件之構成其次，使用圖4對第1實施形態之磁性記憶裝置之磁阻效應元件之構成進行說明。圖4係第1實施形態之磁性記憶裝置之記憶胞之沿xz平面之剖視圖之一例。如圖4所示，元件層25包含作為基底層發揮功能之非磁性層250、作為記憶層SL(Storage Layer)發揮功能之強磁性層251、作為隧道勢壘層發揮功能之非磁性層252、作為參照層RL(Reference Layer)發揮功能之強磁性層253、作為間隔層發揮功能之非磁性層254、作為偏移消除層SCL(Shift Cancelling Layer)發揮功能之強磁性層255、及作為上覆層發揮功能之非磁性層256。強磁性層251、非磁性層252、及強磁性層253構成磁穿隧接面。元件層25例如自位元線BL側按照非磁性層250、強磁性層251、非磁性層252、強磁性層253、非磁性層254、強磁性層255、及非磁性層256之順序於z軸方向上積層複數個膜。元件層25作為強磁性層251、253、及255之磁化方向分別朝向相對於膜面垂直之方向之垂直磁化型MTJ元件發揮功能。非磁性層250為非磁性膜，例如包含氧化鎂(MgO)、氮化鎂(MgN)、氮化鋯(ZrN)、氮化鈮(NbN)、氮化矽(SiN)、氮化鋁(AlN)、氮化鉿(HfN)、氮化鉭(TaN)、氮化鎢(WN)、氮化鉻(CrN)、氮化鉬(MoN)、氮化鈦(TiN)、及氮化釩(VN)等氮化合物或氧化合物。又，非磁性層250亦可包含上述氮化合物或氧化合物之混合物。即，非磁性層250並不限於由2種元素所構成之二元化合物，亦可包含由3種元素所構成之三元化合物、例如包含氮化鈦鋁(AlTiN)等。氮化合物及氧化合物可獲得抑制接觸於其等之磁性層之阻尼常數上升、減少寫入電流之效果。進而，藉由使用高熔點金屬之氮化合物或氧化合物，可抑制基底層材料向磁性層之擴散，可防止MR(magnetic resistance，磁阻)比之劣化。此處，所謂高熔點金屬係指熔點高於鐵(Fe)、鈷(Co)之材料，例如鋯(Zr)、鉿(Hf)、鎢(W)、鉻(Cr)、鉬(Mo)、鈮(Nb)、鈦(Ti)、鉭(Ta)、及釩(V)。強磁性層251具有強磁性，於與膜面垂直之方向上具有易磁化軸方向。強磁性層251具有朝向位元線BL側、字元線WL側之任一方向之磁化方向。強磁性層251例如含有鈷鐵硼(CoFeB)或硼化鐵(FeB)，於z軸方向上具有膜厚tSL。再者，強磁性層251例如上表面之面積小於下表面之面積。更具體而言，強磁性層251包含沿xy平面之截面之截面積沿z軸方向逐漸變小之部分。即，強磁性層251之與xy平面垂直之截面例如具有上底之長度短於下底之長度之梯形形狀之部分。即，強磁性層251包含以傾斜角θSL(θ＞0)傾斜之部分。強磁性層251中以傾斜角θSL傾斜之部分具有膜厚tSL_T。強磁性層251之傾斜部分例如設置於與非磁性層250之界面附近。再者，於圖4之例中，對強磁性層251之與xy平面垂直之截面沿z軸方向線形地變化之例進行了說明，但並不限於此。例如，強磁性層251之與xy平面垂直之截面亦可沿z軸方向非線形地變化。非磁性層252為非磁性絕緣膜，例如含有氧化鎂(MgO)。強磁性層253具有強磁性，於與膜面垂直之方向上具有易磁化軸方向，於z軸方向上具有膜厚tRL。更具體而言，強磁性層253包含作為界面參照層IRL(Interface Reference Layer)發揮功能之強磁性層253a、作為間隔層發揮功能之非磁性層253b、及作為主參照層MRL(Main Reference Layer)發揮功能之強磁性層253c。強磁性層253例如自強磁性層251側按照強磁性層253a、非磁性層253b、及強磁性層253c之順序於z軸方向上積層複數個膜。強磁性層253a、非磁性層253b、及強磁性層253c分別於z軸方向上具有膜厚tIRL、tS1、及tMRL。即，膜厚tRL包含膜厚tIRL、tS1、及tMRL。強磁性層253a具有強磁性，於與膜面垂直之方向上具有易磁化軸方向。強磁性層253a具有朝向位元線BL側、字元線WL側之任一方向之磁化方向。強磁性層253a例如包含含有選自鈷、鐵、或鎳(Ni)中之元素及選自硼(B)、磷(P)、碳(C)、或氮(N)中之元素之化合物。再者，強磁性層253a例如上表面之面積小於下表面之面積。更具體而言，強磁性層253a包含沿xy平面之截面之截面積沿z軸方向逐漸變小之部分。即，強磁性層253a之與xy平面垂直之截面例如具有上底之長度短於下底之長度之梯形形狀之部分。即，強磁性層253a包含以傾斜角θIRL(θ＞0)傾斜之部分。強磁性層253a中以傾斜角θIRL傾斜之部分具有膜厚tIRL_T。強磁性層253a之傾斜部分例如設置於與非磁性層253b之界面附近。再者，於圖4之例中，對強磁性層253a之與xy平面垂直之截面沿z軸方向線形地變化之例進行了說明，但並不限於此。例如強磁性層253a之與xy平面垂直之截面亦可沿z軸方向非線形地變化。非磁性層253b為非磁性導電膜，例如包含鉭(Ta)、鉿(Hf)、鎢(W)、鋯(Zr)、鉬(Mo)、鈮(Nb)、或鈦(Ti)。強磁性層253c具有強磁性，於與膜面垂直之方向上具有易磁化軸方向。強磁性層253c具有朝向位元線BL側、字元線WL側之任一方向之磁化方向。強磁性層253c例如包含鈷鉑(CoPt)、鈷鎳(CoNi)、或鈷鈀(CoPd)。強磁性層253c例如包含上述化合物之多層膜。具體而言，例如強磁性層253c包含鈷(Co)與鉑(Pt)之多層膜(Co/Pt多層膜)、鈷(Co)與鎳(Ni)之多層膜(Co/Ni多層膜)、或鈷(Co)與鈀(Pd)之多層膜(Co/Pd多層膜)。強磁性層253a及強磁性層253c藉由非磁性層253b而強磁性地耦合。即，於無由外部磁場所產生之影響之情形時，強磁性層253a與強磁性層253c以具有相互平行之磁化方向之方式耦合。於以下之說明中，強磁性層253a與強磁性層253c之間之強磁性耦合亦簡稱為“強磁性耦合”。強磁性耦合之強度例如以強磁性層253a與強磁性層253c之間之強磁性耦合之每單位面積之耦合能Jex1之絕對值｜Jex1｜表示。由於為強磁性耦合，故而耦合能Jex1成為“0”以上之數值(Jex1＞0)。強磁性耦合之強度｜Jex1｜相應於非磁性層253b之膜厚tS1之厚度而變化。反強磁性耦合之強度｜Jex1｜例如隨著膜厚tS1變薄而單調遞增。非磁性層254為非磁性導電膜，例如包含釕(Ru)、鋨(Os)、銥(Ir)、釩(V)、或鉻(Cr)。非磁性層254具有膜厚tS2。強磁性層255具有強磁性，於與膜面垂直之方向上具有易磁化軸方向。強磁性層255例如包含鈷鉑合金(CoPt)、鈷鎳合金(CoNi)、或鈷鈀合金(CoPd)。強磁性層255例如包含上述化合物之多層膜。具體而言，例如強磁性層255包含鈷(Co)與鉑(Pt)之多層膜(Co/Pt多層膜)、鈷(Co)與鎳(Ni)之多層膜(Co/Ni多層膜)、或鈷(Co)與鈀(Pd)之多層膜(Co/Pd多層膜)。再者，強磁性層255中所含之化合物之多層膜之週期數大於例如強磁性層253c中所含之化合物之多層膜之週期數。強磁性層255具有朝向位元線BL側、字元線WL側之任一方向之磁化方向。強磁性層255之磁化方向被固定，於圖4之例中朝向強磁性層253之方向。再者，所謂「磁化方向被固定」是指磁化方向不會因可使強磁性層251之磁化方向反轉之大小之電流(自旋轉矩)而變化。強磁性層253c與強磁性層255藉由非磁性層254而反強磁性地耦合。即，於無由外部磁場所產生之影響之情形時，強磁性層253c與強磁性層255以具有相互反平行之磁化方向之方式耦合。因此，於圖4之例中，強磁性層253c之磁化方向朝向強磁性層255之方向。將此種強磁性層253c、非磁性層254、及強磁性層255之耦合構造稱為SAF(Synthetic Anti-Ferromagnetic，合成反強磁性)構造。於以下之說明中，強磁性層253c與強磁性層255之間之反強磁性耦合亦簡稱為“反強磁性耦合”。反強磁性耦合之強度例如以強磁性層253c與強磁性層255之間之反強磁性耦合之每單位面積之耦合能Jex2之絕對值｜Jex2｜表示。反強磁性耦合之強度｜Jex2｜相應於非磁性層254之膜厚tS2之厚度而變化。反強磁性耦合之強度｜Jex2｜於例如膜厚tS2成為某值附近之情形時局部地變大。即，反強磁性耦合之強度｜Jex2｜具有與膜厚tS2之複數個值之各者對應之複數個峰值。再者，強磁性層253及255形成可對周圍之強磁性層(例如強磁性層251)之磁化方向產生影響之磁場。該磁場被稱為漏磁場(Stray field)。於強磁性層255之磁化方向與強磁性層253之磁化方向反平行之情形時，來自強磁性層255之漏磁場可降低來自強磁性層253之漏磁場對強磁性層251之磁化方向產生之影響。於圖4之例中，來自強磁性層255之漏磁場例如以抵消來自強磁性層253之漏磁場之方式設計。非磁性層256為非磁性導電膜，例如包含鉑(Pt)、鎢(W)、鉭(Ta)、釕(Ru)等。於以如上方式構成之磁阻效應元件MTJ中，於第1實施形態中，以強磁性耦合強度｜Jex1｜較反強磁性耦合強度｜Jex2｜變大之方式設計。更具體而言，以藉由調整膜厚tS1及膜厚tS2，而使強磁性耦合強度｜Jex1｜較反強磁性耦合強度｜Jex2｜變大(｜Jex1｜＞｜Jex2｜)之方式設計。藉此，於第1實施形態中，例如為了切斷強磁性耦合所需要之磁場之大小較為了切斷反強磁性耦合所需要之磁場之大小變大。於此情形時，於強磁性層253c與強磁性層255反強磁性地耦合之期間，強磁性層253a與強磁性層253c強磁性地耦合。因此，於強磁性層253c與強磁性層255反強磁性地耦合之期間，強磁性層253a之磁化方向與強磁性層253c之磁化方向變得平行。即，於強磁性層253c與強磁性層255反強磁性地耦合之情形時，強磁性層253a、非磁性層253b、及強磁性層253c可視為作為參照層RL之具有1個磁化方向之1個強磁性層253。於第1實施形態之以下之說明中，將強磁性層253a、非磁性層253b、及強磁性層253c視為作為參照層RL發揮功能之具有1個磁化方向之1個強磁性層253進行說明。又，於第1實施形態中，強磁性層253被設計為磁化能ΔE較強磁性層251變小。磁化能ΔE例如為表示相對於自旋轉矩之磁化反轉難易度之指標，磁化能ΔE越大，則越難以相對於自旋轉矩而磁化反轉。磁化能ΔE與熱穩定性Δ等效，例如由以下之式表示。ΔE＝Ku×Vol/(kB×T)≒Ms×Hc×A×t/(kB×T)此處，Ku為各向異性能量，Ku＝Ms×Hk。Ms及Hk分別為飽和磁化及各向異性磁場。關於各向異性磁場Hk，於將強磁性層視為單磁區構造之情形時，可近似於Hk≒Hc。Hc為保磁力。Vol為體積，Vol＝A×t。A及t分別為沿xy平面之截面積、及沿z軸方向之膜厚。kB及T分別為玻耳茲曼常數及溫度。為了使強磁性層253之磁化能ΔE_RL小於強磁性層251之磁化能ΔE_SL，例如較理想為強磁性層253之飽和磁化Ms_RL與膜厚tRL之積Ms_RL×tRL小於強磁性層251之飽和磁化Ms_SL與膜厚tSL之積Ms_SL×tSL。具體而言，例如較理想為至少滿足強磁性層253之飽和磁化Ms_RL小於強磁性層251之飽和磁化Ms_SL、或強磁性層253之膜厚tRL小於強磁性層251之膜厚tSL中之任一者。又，例如較理想為強磁性層253之保磁力Hc_RL小於強磁性層251之保磁力Hc_SL。又，例如較理想為強磁性層253之體積Vol_RL小於強磁性層251之體積Vol_SL。就強磁性層251之體積Vol_SL大於強磁性層253之體積Vol_RL之觀點而言，傾斜角θSL及θIRL較理想為具有大於0度且未達90度(0＜θSL、θIRL＜90)之值。然而，強磁性層251及253a藉由與非磁性層252之界面之界面磁各向異性而維持垂直磁化。因此，於強磁性層251中之與非磁性層252之界面附近以傾斜角θSL(＞0)傾斜之情形時，有該傾斜部分不會受到界面磁各向異性之影響之可能性。於此情形時，強磁性層251之各向異性能量Ku可能變得較未傾斜之強磁性層251之各向異性能量Ku更小。因此，不宜使非磁性層252附近傾斜。又，一般而言，傾斜部分於設置磁阻效應元件MTJ時容易因磁性受到損傷，因此不宜急遽地傾斜。為了滿足上述必要條件，膜厚tSL例如較理想為0.5 nm(奈米)以上且3.0 nm以下。又，膜厚tIRL較理想為0.5 nm以上且2.0 nm以下。傾斜角θSL及θIRL例如較理想為以70度以上且未達90度(70≦θSL、θIRL＜90)之範圍設定，膜厚tSL_T及tIRL_T較理想為1.0 nm以下。又，就使各向異性能量Ku維持為執行值之觀點而言，更佳為傾斜角θSL及θIRL例如較理想為以80度以上且未達90度(80≦θSL、θIRL＜90)之範圍設定，膜厚tSL_T及tIRL_T較理想為0.5 nm以下。再者，於第1實施形態中，採用如下自旋注入寫入方式，即，於此種磁阻效應元件MTJ中直接流通寫入電流，藉由該寫入電流而對記憶層SL及參照層RL注入自旋轉矩，控制記憶層SL之磁化方向及參照層RL之磁化方向。磁阻效應元件MTJ可根據記憶層SL及參照層RL之磁化方向之相對關係為平行或反平行而獲得低電阻狀態及高電阻狀態之任一者。若於磁阻效應元件MTJ中沿圖4中之箭頭a1之方向、即自記憶層SL朝向參照層RL之方向流通某種大小之寫入電流Iw0，則記憶層SL及參照層RL之磁化方向之相對關係成為平行。於該平行狀態之情形時，磁阻效應元件MTJ之電阻值變得最低，磁阻效應元件MTJ被設定為低電阻狀態。該低電阻狀態稱為「P(Parallel，平行)狀態」，例如規定為資料“0”之狀態。又，若於磁阻效應元件MTJ中沿圖4中之箭頭a2之方向、即自記憶層SL朝向參照層RL之方向(與箭頭a1相同之方向)流通大於寫入電流Iw0之寫入電流Iw1，則記憶層SL及參照層RL之磁化方向之相對關係成為反平行。於該反平行狀態之情形時，磁阻效應元件MTJ之電阻值變得最高，磁阻效應元件MTJ被設定為高電阻狀態。該高電阻狀態稱為「AP(Anti-Parallel，反平行)狀態」，例如規定為資料“1”之狀態。再者，於以下之說明中，依照上述資料之規定方法進行說明，資料“1”及資料“0”之規定方式並不限於上述例。例如，亦可將P狀態規定為資料“1”，將AP狀態規定為資料“0”。1.1.5.關於磁阻效應元件之特性其次，對以上述方式構成之第1實施形態之磁性記憶裝置之磁阻效應元件所具有之特性進行說明。圖5係表示第1實施形態之磁性記憶裝置之磁阻效應元件MTJ之磁阻特性(R-H特性)之圖式。於圖5中表示為了滿足上述記憶層SL與參照層RL之間之磁化能ΔE之條件而使記憶層SL之保磁力Hc_SL大於參照層RL之保磁力Hc_RL(Hc_SL＞Hc_RL)的磁阻效應元件MTJ之R-H特性。再者，R-H特性表示電阻值對應於自外部施加之磁場之大小而變化之情況。又，於圖5中一併表示對應於磁場之大小而變化之記憶層SL及參照層RL之磁化反轉行為。包含記憶層SL及參照層RL之磁化反轉行為之R-H特性亦稱為主迴路，與表示僅記憶層SL之磁化反轉行為之R-H特性(次迴路)相區分。再者，如上所述，由於偏移消除層SCL之磁化方向被固定，故而於圖5中未表示偏移消除層SCL之磁化反轉行為。因此，於圖5所示之磁場之範圍內，偏移消除層SCL之磁化方向被固定為箭頭所示之朝向參照層RL側之方向。隨之，為方便起見，圖5中之磁場之大小係將與經固定之偏移消除層SCL之磁化方向平行之方向作為正方向。如圖5所示，於初始狀態(1a)下，參照層RL及偏移消除層SCL之磁化方向為反平行，參照層RL及記憶層SL之磁化方向為平行。即，於初始狀態(1a)下，磁阻效應元件MTJ為具有電阻值R0之低電阻狀態。若於該狀態下施加自偏移消除層SCL朝向記憶層SL之方向之磁場，則於磁場H_SL1附近，記憶層SL之磁化方向反轉，磁阻效應元件MTJ成為具有電阻值R1之高電阻狀態(1b)。更具體而言，例如磁阻效應元件MTJ之電阻值於磁場H_SL1達到電阻值R0與電阻值R1之中間之電阻值(R1＋R0)/2。而且，磁阻效應元件MTJ之電阻值於較磁場H_SL1變大後迅速地達到電阻值R1。若進而增強所施加之磁場，則於磁場H_RL1附近，參照層RL之磁化方向反轉，磁阻效應元件MTJ成為低電阻狀態(1c)。更具體而言，例如磁阻效應元件MTJ之電阻值於磁場H_RL1達到電阻值(R1＋R0)/2。而且，磁阻效應元件MTJ之電阻值於較磁場H_RL1變大後迅速地達到電阻值R0。於狀態(1c)下，記憶層SL、參照層RL、及偏移消除層SCL之磁化方向變得平行。若於該狀態(1c)下減弱所施加之磁場，則於磁場H_RL2附近，參照層RL之磁化方向反轉，磁阻效應元件MTJ成為高電阻狀態(1b)。更具體而言，例如磁阻效應元件MTJ之電阻值於磁場H_RL2達到電阻值(R1＋R0)/2。而且，磁阻效應元件MTJ之電阻值於較磁場H_RL2變小後迅速地達到電阻值R1。若進而減弱所施加之磁場，則於負的磁場H_SL2附近，記憶層SL之磁化方向反轉，磁阻效應元件MTJ成為低電阻狀態，恢復至初始狀態(1a)。更具體而言，例如磁阻效應元件MTJ之電阻值於磁場H_SL2達到電阻值(R1＋R0)/2。而且，磁阻效應元件MTJ之電阻值於較磁場H_SL2變小後迅速地達到電阻值R0。如以上所述，根據第1實施形態之磁阻效應元件MTJ，於視為參照層RL具有1個磁化方向之情形時，參照層RL內之主參照層MRL及界面參照層IRL於主迴路內保持相互平行之磁化方向並且相對於偏移消除層SCL使磁化方向反轉。再者，如上所述，於圖5之例中，記憶層SL之保磁力Hc_SL大於參照層RL之保磁力Hc_RL。於R-H特性中，記憶層SL之保磁力Hc_SL之大小例如以磁場H_SL1與磁場H_SL2之差之一半之值(Hc_SL＝(H_SL1－H_SL2)/2)表示。換言之，保磁力Hc_SL之大小以磁場H_SL1與磁場H_SL2之中間值(H_SL1＋H_SL2)/2至磁場H_SL1或H_SL2之大小表示。同樣地，於R-H特性中，參照層RL之保磁力Hc_RL之大小例如以磁場H_RL1與磁場H_RL2之差之一半之值(Hc_RL＝(H_RL1－H_RL2)/2)表示。換言之，保磁力Hc_RL之大小以磁場H_RL1與磁場H_RL2之中間值(H_RL1＋H_RL2)/2至磁場H_RL1或H_RL2之大小表示。又，圖6係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件MTJ之磁化反轉特性之圖式。於圖6中，表示施加於磁阻效應元件MTJ之電壓與施加有該電壓之情形時之記憶層SL及參照層RL之磁化反轉機率。圖6中之磁化反轉機率定義為記憶層SL之磁化方向與參照層RL之磁化方向平行之機率。即，於磁化反轉機率為“0”之情形時，記憶層SL與參照層RL之磁化方向相互平行之機率為0%(即，以100%之機率相互反平行)。又，於磁化反轉機率為“0.5”之情形時，記憶層SL與參照層RL之磁化方向相互平行之機率為50%(即，以50%之機率相互反平行)。又，於磁化反轉機率為“1”之情形時，記憶層SL與參照層RL之磁化方向相互平行之機率為100%(即，以0%之機率相互反平行)。又，關於圖6中所施加之電壓，將磁阻效應元件MTJ之記憶層SL側高於參照層RL側之情形設為正。再者，圖6表示於未施加電壓之狀態下，記憶層SL之磁化方向與參照層RL之磁化方向為相互反平行狀態(磁化反轉機率為“0”)者。如圖6所示，隨著對磁阻效應元件MTJ施加之電壓自“0”逐漸上升，磁化反轉機率逐漸上升。具體而言，磁化反轉機率於電壓Vc0下達到“0.5”，於大於電壓Vc0之Vc0max下達到“1”。而且，於電壓Vc0max至大於該電壓Vc0max之電壓Vc1min之間，磁化反轉機率保持“1”。隨著對磁阻效應元件MTJ施加之電壓自電壓Vc1min進一步逐漸上升，磁化反轉機率逐漸降低。具體而言，磁化反轉機率於大於電壓Vc1min之電壓Vc1下達到“0.5”，於大於電壓Vc1之Vc1max下達到“0”。而且，於電壓Vc1max至大於該電壓Vc1max之電壓Vc2min之間，磁化反轉機率保持“0”。隨著對磁阻效應元件MTJ施加之電壓自電壓Vc2min進一步逐漸上升，磁化反轉機率再次上升。如以上所述，根據第1實施形態之磁阻效應元件MTJ，如記憶層SL之磁化方向與參照層RL之磁化方向變得平行般之電壓Vw0存在於電壓Vc0max與電壓Vc1min之間。又，根據第1實施形態之磁阻效應元件MTJ，如記憶層SL之磁化方向與參照層RL之磁化方向變得反平行般之電壓Vw1存在於電壓Vc1max與電壓Vc2min之間。1.2.關於寫入動作其次，對第1實施形態之磁性記憶裝置之寫入動作進行說明。於以下之說明中，對磁阻效應元件MTJ內之各要素中之強磁性層(記憶層SL、參照層RL、及偏移消除層SCL)之磁化方向進行說明，關於其他非磁性層，為了簡單起見而省略其說明。1.2.1關於寫入動作之概要首先，使用圖7對第1實施形態之磁性記憶裝置中之寫入動作之概要進行說明。圖7係用以說明第1實施形態之磁性記憶裝置之寫入動作之概要之時序圖。於圖7中表示於時刻T10至時刻T12之期間供給用以對寫入對象之記憶胞MC寫入資料“0”之電壓之情況。又，於圖7中表示於時刻T14至時刻T16之期間供給用以寫入資料“1”之電壓之情況。又，於圖7中表示對寫入對象之記憶胞MC進行寫入時供給至與該寫入對象之記憶胞MC對應之位元線BL及字元線WL、以及不與該寫入對象之記憶胞MC對應之位元線BL及字元線WL的電壓。於以下之說明中，將寫入對象之記憶胞MC稱為「選擇記憶胞MC」，將與選擇記憶胞MC對應之位元線BL及字元線WL稱為「選擇位元線BL及選擇字元線WL」。又，將不與選擇記憶胞MC對應之位元線BL及字元線WL稱為「非選擇位元線BL及非選擇字元線WL」。首先，對寫入資料“0”之情形時之動作進行說明。如圖7所示，於達到時刻T10之前，對位元線BL及字元線WL供給例如電壓VSS。於時刻T10，對選擇位元線BL及選擇字元線WL分別供給電壓Vw0及電壓VSS。藉此，選擇記憶胞MC之第1端成為電壓Vw0，第2端成為電壓VSS，因此於選擇記憶胞MC內之磁阻效應元件MTJ上自選擇位元線BL朝向選擇字元線WL流通電流Iw0。另一方面，對非選擇位元線BL及非選擇字元線WL分別供給電壓VSS及電壓Vw0。藉此，第1端連接於選擇位元線BL且第2端連接於非選擇字元線WL的非選擇記憶胞MC由於第1端及第2端均為電壓Vw0而成為等電位，故而不會流通電流。又，第1端連接於非選擇位元線BL且第2端連接於選擇字元線WL的非選擇記憶胞MC由於第1端及第2端均為電壓VSS而成為等電位，故而不會流通電流。又，第1端連接於非選擇位元線BL且第2端連接於非選擇字元線WL的非選擇記憶胞MC由於第1端成為電壓VSS，第2端成為Vw0，故而選擇器SEL之輸出端之電位變得高於輸入端。因此，藉由選擇器SEL之整流功能，不會自非選擇字元線WL向非選擇位元線BL側流通電流。因此，僅自選擇位元線BL朝向選擇字元線WL流通電流Iw0。於時刻T12，對選擇位元線BL供給電壓VSS。又，非選擇字元線WL例如被供給電壓VSS。藉此，停止對選擇記憶胞MC供給電流。藉由以上，結束對選擇記憶胞MC之資料“0”之寫入。其次，繼而使用圖7對寫入資料“1”之情形時之動作進行說明。於達到時刻T14之前，對位元線BL及字元線WL供給例如電壓VSS。於時刻T14，對選擇位元線BL供給大於電壓Vw0之電壓Vw1，對選擇字元線WL供給電壓VSS。藉此，選擇記憶胞MC之第1端成為電壓Vw1，第2端成為電壓VSS，因此於磁阻效應元件MTJ上流通大於電流Iw0之電流Iw1。另一方面，對非選擇位元線BL及非選擇字元線WL分別供給電壓VSS及電壓Vw1。藉此，第1端連接於選擇位元線BL且第2端連接於非選擇字元線WL的非選擇記憶胞MC由於第1端及第2端均為電壓Vw1而成為等電位，故而不會流通電流。又，第1端連接於非選擇位元線BL且第2端連接於選擇字元線WL的非選擇記憶胞MC由於第1端及第2端均為電壓VSS而成為等電位，故而不會流通電流。又，第1端連接於非選擇位元線BL且第2端連接於非選擇字元線WL之非選擇記憶胞MC由於第1端成為電壓VSS且第2端成為Vw1，故而選擇器SEL之輸出端之電位變得高於輸入端。因此，藉由選擇器SEL之整流功能，不會自非選擇字元線WL向非選擇位元線BL側流通電流。因此，僅自選擇位元線BL朝向選擇字元線WL流通電流Iw1。於時刻T16，對選擇位元線BL供給電壓VSS。又，非選擇字元線WL例如被供給電壓VSS。藉此，對選擇記憶胞MC停止供給電流。藉由以上，結束對選擇記憶胞MC之資料“1”之寫入。1.2.2關於寫入動作時之磁化方向之變化其次，使用圖8～圖11對第1實施形態之磁性記憶裝置中之寫入動作時之磁化方向之變化進行說明。圖8及圖9係表示第1實施形態之磁性記憶裝置中之資料“0”寫入動作時之磁阻效應元件之磁化方向之變化之一例的模式圖。圖8表示於已寫入資料“1”之狀態下寫入資料“0”之情形，圖9表示於已寫入資料“0”之狀態下寫入資料“0”之情形。圖10及圖11係表示第1實施形態之磁性記憶裝置中之資料“1”寫入動作時之磁阻效應元件之磁化方向之變化之一例的模式圖。圖10表示於已寫入資料“0”之狀態下寫入資料“1”之情形，圖11表示於已寫入資料“1”之狀態下寫入資料“1”之情形。再者，圖8及圖9中之時刻T10～T12、以及圖10及圖11中之時刻T14～T16與圖7中之時刻T10～T16對應。首先，對在已寫入資料“1”之狀態下寫入資料“0”時之磁化方向之變化進行說明。如圖8所示，於達到時刻T10之前，參照層RL之磁化方向為與偏移消除層SCL之磁化方向反平行之方向。記憶層SL之磁化方向為與參照層RL之磁化方向反平行之方向。於達到時刻T10之前，資料“0”寫入時，控制部16不會選擇選擇記憶胞MC，因此磁阻效應元件MTJ上不會流通電流。於時刻T10至時刻T12之間，控制部16對選擇記憶胞MC內之磁阻效應元件MTJ施加電壓Vw0，自記憶層SL朝向偏移消除層SCL流通電流Iw0。藉由電流Iw0，對記憶層SL注入具有與參照層RL之磁化方向平行之磁化方向之自旋轉矩。藉此，記憶層SL之磁化方向朝與參照層RL之磁化方向平行之方向反轉。於時刻T12，控制部16停止對選擇記憶胞MC內之磁阻效應元件MTJ施加電壓Vw0。藉此，記憶層SL之磁化方向與參照層RL之磁化方向變得相互平行，寫入資料“0”。其次，對在已寫入資料“0”之狀態下寫入資料“0”時之磁化方向之變化進行說明。如圖9所示，於達到時刻T10之前，參照層RL之磁化方向為與偏移消除層SCL之磁化方向反平行之方向。記憶層SL之磁化方向為與參照層RL之磁化方向平行之方向。於達到時刻T10之前，資料“0”寫入時，控制部16不會選擇選擇記憶胞MC，因此磁阻效應元件MTJ上不會流通電流。於時刻T10至時刻T12之間，控制部16對選擇記憶胞MC內之磁阻效應元件MTJ施加電壓Vw0，自記憶層SL朝向偏移消除層SCL流通電流Iw0。隨之，對記憶層SL注入與參照層RL之磁化方向平行之自旋轉矩。但是，由於記憶層SL之磁化方向已與參照層RL之磁化方向平行，故而記憶層SL之磁化方向不會因電流Iw0而變化。另一方面，藉由電流Iw0，對參照層RL注入具有與記憶層SL之磁化方向反平行之磁化方向的自旋轉矩。但是，藉由電流Iw0注入至參照層RL之自旋轉矩並未大至使參照層RL之磁化方向反轉之程度，因此參照層RL之磁化方向不會變化。於時刻T12，控制部16停止對選擇記憶胞MC內之磁阻效應元件MTJ施加電壓Vw0。藉此，記憶層SL之磁化方向與參照層RL之磁化方向變得相互平行，寫入資料“0”。藉由以上，結束對選擇記憶胞MC之資料“0”之寫入。其次，對在已寫入資料“0”之狀態下寫入資料“1”時之磁化方向之變化進行說明。如圖10所示，於達到時刻T14之前，參照層RL之磁化方向為與偏移消除層SCL之磁化方向反平行之方向。記憶層SL之磁化方向為與參照層RL之磁化方向平行之方向。於達到時刻T14之前，寫入資料“1”時，控制部16不會選擇選擇記憶胞MC，因此磁阻效應元件MTJ上不會流通電流。於時刻T14至時刻T16之間，控制部16對選擇記憶胞MC內之磁阻效應元件MTJ施加電壓Vw1，自記憶層SL朝向偏移消除層SCL流通電流Iw1。藉由電流Iw1，對參照層RL注入具有與記憶層SL之磁化方向反平行之磁化方向之自旋轉矩。藉由電流Iw1注入至參照層RL之自旋轉矩大至使參照層RL之磁化方向反轉之程度。因此，參照層RL之磁化方向朝與記憶層SL之磁化方向反平行之方向反轉。繼而，藉由電流Iw1，對記憶層SL注入具有與參照層RL之磁化方向平行之磁化方向之自旋轉矩。藉此，記憶層SL之磁化方向朝與參照層RL之磁化方向平行之方向反轉。於時刻T16，控制部16停止對選擇記憶胞MC內之磁阻效應元件MTJ施加電壓Vw1。隨之，停止對參照層RL及記憶層SL之自旋轉矩之注入。參照層RL之磁化方向藉由與偏移消除層SCL之反強磁性耦合而朝與偏移消除層SCL之磁化方向反平行之方向反轉。藉此，記憶層SL之磁化方向與參照層RL變得相互反平行，寫入資料“1”。其次，對在已寫入資料“1”之狀態下寫入資料“1”時之磁化方向之變化進行說明。如圖11所示，於達到時刻T14之前，參照層RL之磁化方向為與偏移消除層SCL之磁化方向反平行之方向。記憶層SL之磁化方向為與參照層RL之磁化方向反平行之方向。於達到時刻T14之前，寫入資料“1”時，控制部16不會選擇選擇記憶胞MC，因此磁阻效應元件MTJ上不會流通電流。於時刻T14至時刻T16之間，控制部16對選擇記憶胞MC內之磁阻效應元件MTJ施加電壓Vw1，自記憶層SL朝向偏移消除層SCL流通電流Iw1。藉由電流Iw1，對記憶層SL注入具有與參照層RL之磁化方向平行之磁化方向之自旋轉矩。藉此，記憶層SL之磁化方向朝與參照層RL之磁化方向平行之方向反轉。繼而，藉由電流Iw1，對參照層RL注入具有與記憶層SL之磁化方向反平行之磁化方向之自旋轉矩。藉由電流Iw1注入至參照層RL之自旋轉矩大至使參照層RL之磁化方向反轉之程度。因此，參照層RL之磁化方向朝與記憶層SL之磁化方向反平行之方向反轉。繼而，藉由電流Iw1，對記憶層SL注入具有與參照層RL之磁化方向平行之磁化方向之自旋轉矩。藉此，記憶層SL之磁化方向朝與參照層RL之磁化方向平行之方向反轉。於時刻T16，控制部16停止對選擇記憶胞MC內之磁阻效應元件MTJ施加電壓Vw1。隨之，停止對參照層RL及記憶層SL之自旋轉矩之注入。參照層RL之磁化方向藉由與偏移消除層SCL之反強磁性耦合而朝與偏移消除層SCL之磁化方向反平行之方向反轉。藉此，記憶層SL之磁化方向與參照層RL變得相互反平行，寫入資料“1”。藉由以上，結束對選擇記憶胞MC之資料“1”之寫入。1.3關於本實施形態之效果根據第1實施形態，可藉由單向寫入電流而進行互不相同之兩種資料之寫入。以下對本效果進行說明。一般而言，於電流自記憶層流向參照層之情形時，會對參照層注入與記憶層之磁化方向反平行之自旋轉矩。即，於記憶層之磁化方向與參照層之磁化方向平行之情形時，藉由使電流自記憶層流向參照層，而對參照層注入使磁化方向反轉之方向之自旋轉矩。另一方面，參照層具有如下性質：磁化能越大則磁化方向被越強地固定，越不易因外部之磁場或自旋轉矩而反轉。根據第1實施形態，參照層RL之磁化能ΔE_RL小於記憶層SL之磁化能ΔE_SL。為了滿足上述關係，例如參照層RL之保磁力Hc_RL小於記憶層SL之保磁力Hc_SL。又，例如參照層RL之飽和磁化Ms_RL與膜厚tRL之積Ms_RL×tRL小於記憶層SL之飽和磁化Ms_SL與膜厚tSL之積Ms_SL×tSL。又，例如參照層RL之體積Vol_RL小於記憶層SL之體積Vol_SL。藉此，於電流自記憶層SL流向參照層RL之情形時，具有與記憶層SL之磁化方向平行之磁化方向之參照層RL容易藉由自記憶層SL注入之自旋轉矩而使磁化方向反轉。又，控制部16於寫入資料“0”時，以自記憶層SL朝向參照層RL流通電流Iw0之方式對記憶胞MC施加電壓Vw0。於參照層RL之磁化能ΔE_RL小於記憶層SL之磁化能ΔE_SL之情形時，電流Iw0設定為使參照層RL之磁化方向與記憶層SL之磁化方向為平行狀態(磁化反轉機率成為“1”)之大小。藉此，於藉由電流Iw0注入至參照層RL之自旋轉矩下，參照層RL之磁化方向不會反轉。因此，磁阻效應元件MTJ可寫入資料“0”。又，控制部16於寫入資料“1”時，以自記憶層SL朝向參照層RL流通大於電流Iw0之電流Iw1之方式對記憶胞MC施加電壓Vw1。於參照層RL之磁化能ΔE_RL小於記憶層Sl之磁化能ΔE_SL之情形時，電流Iw1設定為使參照層RL之磁化方向與記憶層SL之磁化方向為反平行狀態(磁化反轉機率成為“0”)之大小。藉此，參照層RL藉由利用電流Iw1注入之自旋轉矩而磁化反轉。因此，磁阻效應元件MTJ可被寫入資料“1”。又，主參照層MRL與界面參照層IRL之間之強磁性耦合強於主參照層MRL與偏移消除層SCL之間之反強磁性耦合。藉此，對於外部磁場或自旋轉矩之影響，強磁性耦合較反強磁性耦合更不易被切斷。因此，於主參照層MRL與偏移消除層SCL反強磁性地耦合之情形時，主參照層MRL及界面參照層IRL可視為具有平行之磁化方向。又，記憶胞陣列11內之記憶胞MC之積體度越高，則磁阻效應元件MTJ之沿xy平面之截面之截面積例如能以越大之比率變化。因此，磁阻效應元件MTJ係於記憶層SL之上方設置參照層RL。藉此，於磁阻效應元件MTJ中所含之積層構造中之上層之截面積相對於下層之截面積變小之情形時，可使記憶層SL之截面積相對於參照層RL之截面積變大。因此，可容易以記憶層SL之體積Vol_SL相對於參照層RL之體積Vol_RL變大之方式設計。又，選擇器SEL具有使一方向之電流通過，且阻斷另一方向之電流之整流功能。藉此，可對磁阻效應元件MTJ阻斷沿與寫入電流相反之方向上流通之電流。又，選擇器SEL包含氧化物-PN接合元件、金屬氧化物肖特基二極體元件、MIM二極體(Metal-Insulator-Metal：金屬-絕緣體-金屬)元件、MSM二極體(Metal-Semiconductor-Metal：金屬-半導體-金屬)元件、及OTS(Ovonic Threshold Switch)元件中之任一者。藉此，選擇器SEL可以電流路徑沿z軸方向之方式設置。因此，可不如平面型電晶體般使用電流路徑沿xy平面之選擇器而設置記憶胞MC。因此，可將記憶胞陣列11以較6F2尺寸緊密之4F2尺寸設置。2.第2實施形態其次，對第2實施形態之磁性記憶裝置進行說明。第2實施形態於強磁性層253a、非磁性層253b、及強磁性層253c未視作一體之強磁性層253之方面與第1實施形態不同。以下，僅對與第1實施形態不同之方面進行說明。2.1關於磁阻效應元件之構成對第2實施形態之磁性記憶裝置之磁阻效應元件之構成進行說明。由於作為第2實施形態之磁阻效應元件MTJ發揮功能之元件層25之積層構造與第1實施形態相同，故而省略其說明。於第2實施形態中，以強磁性層253a與強磁性層253c之間之強磁性耦合之耦合力較強磁性層253c與強磁性層255之間之反強磁性耦合之耦合力變小之方式設計。更具體而言，以藉由調整非磁性層253b之膜厚tS1及非磁性層254之膜厚tS2，而設計為絕對值｜Jex1｜較絕對值｜Jex2｜更小(｜Jex1｜＜｜Jex2｜)。藉此，於第2實施形態中，例如為了切斷強磁性層253a與強磁性層253c之間之強磁性耦合所需要之磁場之大小，較為了切斷強磁性層253c與強磁性層255之間之反強磁性耦合所需要之磁場之大小更大。於此情形時，於強磁性層253c與強磁性層255反強磁性地耦合之期間，強磁性層253a之磁化方向與強磁性層253c之磁化方向可能變成反平行。即，強磁性層253a、非磁性層253b、及強磁性層253c不可視為作為參照層RL發揮功能之1個強磁性層253。於第2實施形態之以下之說明中，將強磁性層253a及強磁性層253c作為可各自具有互不相同之磁化方向者進行說明。又，於第2實施形態中，強磁性層253a以磁化能ΔE小於強磁性層251之方式設計。為了使強磁性層253a之磁化能ΔE_IRL小於強磁性層251之磁化能ΔE_SL，例如較理想為強磁性層253a之膜厚tIRL小於強磁性層251之膜厚tSL。又，例如較理想為強磁性層253a之保磁力Hc_IRL小於強磁性層251之保磁力Hc_SL。又，例如較理想為強磁性層253a之體積Vol_IRL小於強磁性層251之體積Vol_SL。2.2關於磁阻效應元件之磁阻特性其次，對第2實施形態之磁性記憶裝置之磁阻效應元件所具有之磁阻特性進行說明。圖12係表示第2實施形態之磁性記憶裝置之磁阻效應元件MTJ之磁阻特性(R-H特性)之圖。圖12之R-H特性與圖5之R-H特性同樣地，對應於自外部施加之磁場之大小而顯示記憶層SL及參照層RL(主參照層MRL及界面參照層IRL)之磁化反轉行為。為方便起見，圖12中之磁場之大小係將與偏移消除層SCL之磁化方向平行之方向作為正方向。再者，如上所述，由於偏移消除層SCL之磁化方向為固定，故而於圖12中未顯示偏移消除層SCL之磁化反轉行為。因此，於圖12所示之磁場之範圍內，將偏移消除層SCL之磁化方向設為固定為箭頭所示之朝向參照層RL側之方向。如圖12所示，於初始狀態(2a)下，參照層RL與偏移消除層SCL之磁化方向反平行，參照層RL與記憶層SL之磁化方向平行。即，於初始狀態(2a)下，磁阻效應元件MTJ為具有電阻值R0之低電阻狀態。若於該狀態下施加自偏移消除層SCL朝向記憶層SL之方向之磁場，則於磁場H_SL1附近，記憶層SL之磁化方向反轉，磁阻效應元件MTJ成為具有電阻值R1之高電阻狀態(2b)。更具體而言，例如磁阻效應元件MTJ之電阻值於磁場H_SL1達到電阻值(R1＋R0)/2。而且，磁阻效應元件MTJ之電阻值於較磁場H_SL1變大後迅速地達到電阻值R1。若進而增強施加之磁場，則界面參照層IRL之磁化方向以與主參照層MRL之磁化方向成為反平行之方式逐漸反轉。隨之，磁阻效應元件MTJ之電阻值自電阻值R1逐漸降低(2b')。再者，於界面參照層IRL之磁化方向逐漸反轉之期間，主參照層MRL之磁化方向不會變化。而且，若電阻值降低至小於R1之R1'，則主參照層MRL及界面參照層IRL之磁化方向以成為與記憶層SL之磁化方向平行之方向之方式開始急遽地反轉，磁阻效應元件MTJ成為低電阻狀態(2c)。更具體而言，例如磁阻效應元件MTJ之電阻值於磁場H_RL1達到電阻值(R1＋R0)/2。而且，磁阻效應元件MTJ之電阻值於較磁場H_RL1變大後迅速地達到電阻值R0。於狀態(2c)下，記憶層SL、參照層RL、及偏移消除層SCL之磁化方向變得平行。若於該狀態(2c)下減弱所施加之磁場，則於磁場H_RL2附近，主參照層MRL及界面參照層IRL之磁化方向同時反轉。更具體而言，例如磁阻效應元件MTJ之電阻值於磁場H_RL2達到電阻值(R1＋R0)/2。再者，界面參照層IRL之磁化方向於磁場H_RL2完全未反轉(2b')。而且，若減弱施加至磁場H_SL1附近之磁場，則電阻值逐漸上升，達到電阻值R1(2b)。若進而減弱所施加之磁場，則於負磁場H_SL2附近，記憶層SL之磁化方向反轉，磁阻效應元件MTJ成為低電阻狀態。更具體而言，例如磁阻效應元件MTJ之電阻值於磁場H_SL2達到電阻值(R1＋R0)/2。而且，磁阻效應元件MTJ之電阻值於較磁場H_RL2變小後迅速地達到電阻值R0，恢復至初始狀態(1a)。如此，於不將強磁性層253a、非磁性層253b、及強磁性層253c視為作為參照層RL發揮功能之1個強磁性層253之情形時，主參照層MRL及界面參照層IRL之磁化方向包含於主迴路內相互不平行之狀態(2b')。再者，圖12中之狀態(2b')之形狀對應於界面參照層IRL與主參照層MRL之間之強磁性耦合之強度而變化。狀態(2b')之形狀例如由以下之式所示之強磁性耦合之劣化比S定義。S＝(R1'－R0)/(R1－R0)關於劣化比S，其值越小，表示強磁性耦合相對於界面參照層IRL與偏移消除層SCL之間之反強磁性耦合越弱。例如，劣化比S之值較理想為0.8以上且未達1.0(0.8≦S＜1.0)，進而較理想為0.8以上且0.95以下(0.8≦S≦0.95)，進而較理想為0.8以上且0.9以下(0.8≦S≦0.9)。2.3關於寫入動作時之磁化方向之變化其次，使用圖13及圖14對第2實施形態之磁性記憶裝置中之寫入動作時之磁化方向之變化進行說明。圖13及圖14係表示第2實施形態之磁性記憶裝置中之資料“1”寫入動作時之磁阻效應元件之磁化方向之變化情況之一例的模式圖。圖13表示於已寫入資料“0”之狀態下寫入資料“1”之情形，圖14表示於已寫入資料“1”之狀態下寫入資料“1”之情形。再者，圖13及圖14中之時刻T14～T16與圖7中之時刻T14～T16對應。首先，對在已寫入資料“0”之狀態下寫入資料“1”時之磁化方向之變化進行說明。如圖13所示，於達到時刻T14之前，主參照層MRL之磁化方向為與偏移消除層SCL之磁化方向反平行之方向，為與界面參照層IRL之磁化方向平行之方向。記憶層SL之磁化方向例如為與主參照層MRL及界面參照層IRL之磁化方向平行之方向。於達到時刻T14之前，寫入資料“1”時，控制部16不會選擇選擇記憶胞MC。於時刻T14至時刻T16之間，控制部16對選擇記憶胞MC內之磁阻效應元件MTJ施加電壓Vw1，自記憶層SL朝向偏移消除層SCL流通電流Iw1。藉由電流Iw1，對界面參照層IRL注入具有與記憶層SL之磁化方向反平行之磁化方向之自旋轉矩。藉由電流Iw1而注入至界面參照層IRL之自旋轉矩大至使界面參照層IRL之磁化方向反轉之程度。因此，界面參照層IRL之磁化方向朝與記憶層SL之磁化方向反平行之方向反轉。其後，繼而藉由電流Iw1，對記憶層SL注入具有與界面參照層IRL之磁化方向平行之磁化方向之自旋轉矩。藉此，記憶層SL之磁化方向朝與界面參照層IRL之磁化方向平行之方向反轉。於時刻T16，控制部16停止對選擇記憶胞MC內之磁阻效應元件MTJ施加電壓Vw1。隨之，停止對界面參照層IRL及記憶層SL之自旋轉矩之注入。界面參照層IRL之磁化方向藉由與主參照層MRL之強磁性耦合而朝與主參照層MRL之磁化方向平行之方向反轉。藉此，記憶層SL之磁化方向與界面參照層IRL及主參照層MRL之磁化方向變得相互反平行，寫入資料“1”。其次，對在已寫入資料“1”之狀態下寫入資料“1”時之磁化方向之變化進行說明。如圖14所示，於達到時刻T14之前，主參照層MRL之磁化方向為與偏移消除層SCL之磁化方向反平行之方向，且為與界面參照層IRL之磁化方向平行之方向。記憶層SL之磁化方向例如為與主參照層MRL及界面參照層IRL之磁化方向反平行之方向。於達到時刻T14之前，寫入資料“1”時，控制部16不會選擇選擇記憶胞MC。於時刻T14至時刻T16之間，控制部16對選擇記憶胞MC內之磁阻效應元件MTJ施加電壓Vw1，自記憶層SL朝向偏移消除層SCL流通電流Iw1。藉由電流Iw1，對記憶層SL注入具有與界面參照層IRL之磁化方向平行之磁化方向之自旋轉矩。藉此，記憶層SL之磁化方向朝與界面參照層IRL之磁化方向平行之方向反轉。繼而，藉由電流Iw1，對界面參照層IRL注入具有與記憶層SL之磁化方向反平行之磁化方向之自旋轉矩。藉由電流Iw1注入至界面參照層IRL之自旋轉矩大至使界面參照層IRL之磁化方向反轉之程度。因此，界面參照層IRL之磁化方向朝與記憶層SL之磁化方向反平行之方向反轉。繼而，藉由電流Iw1，對記憶層SL注入具有與界面參照層IRL之磁化方向平行之磁化方向之自旋轉矩。藉此，記憶層SL之磁化方向朝與界面參照層IRL之磁化方向平行之方向反轉。於時刻T16，控制部16停止對選擇記憶胞MC內之磁阻效應元件MTJ施加電壓Vw1。隨之，停止對界面參照層IRL及記憶層SL之自旋轉矩之注入。界面參照層IRL之磁化方向藉由與主參照層MRL之強磁性耦合而朝與主參照層MRL之磁化方向平行之方向反轉。藉此，記憶層SL之磁化方向與界面參照層IRL及主參照層MRL之磁化方向變得相互反平行，寫入資料“1”。藉由以上，結束對選擇記憶胞MC之資料“1”之寫入。2.4關於本實施形態之效果根據第2實施形態，主參照層MRL與界面參照層IRL之間之強磁性耦合弱於主參照層MRL與偏移消除層SCL之間之反強磁性耦合。藉此，對於外部磁場或自旋轉矩之影響，強磁性耦合較反強磁性耦合更容易切斷。因此，主參照層MRL及界面參照層IRL即便於主參照層MRL與偏移消除層SCL反強磁性地耦合之期間亦可具有不平行之磁化方向。又，界面參照層IRL之磁化能ΔE_RL小於記憶層SL之磁化能ΔE_SL。更具體而言，界面參照層IRL之保磁力Hc_IRL小於記憶層SL之保磁力Hc_SL。及/或，界面參照層IRL之飽和磁化Ms_IRL與膜厚tIRL之積Ms_IRL×tIRL小於記憶層SL之飽和磁化Ms_SL與膜厚tSL之積Ms_SL×tSL。及/或，界面參照層IRL之體積Vol_IRL小於記憶層SL之體積Vol_SL。藉此，於電流自記憶層SL流向界面參照層IRL之情形時，具有與記憶層SL之磁化方向平行之磁化方向之界面參照層IRL容易藉由自記憶層SL注入之自旋轉矩而使磁化方向反轉。又，控制部16於寫入資料“0”時，以自記憶層SL朝向界面參照層IRL流通電流Iw0之方式對記憶胞MC施加電壓Vw0。於界面參照層IRL之磁化能ΔE_IRL小於記憶層Sl之磁化能ΔE_SL之情形時，電流Iw0設定為使界面參照層IRL之磁化方向與記憶層SL之磁化方向為平行狀態(磁化反轉機率成為“1”)之大小。藉此，於藉由電流Iw0注入至界面參照層IRL之自旋轉矩下，界面參照層IRL之磁化方向不會反轉。因此，磁阻效應元件MTJ可被寫入資料“0”。又，控制部16於寫入資料“1”時，以自記憶層SL朝向界面參照層IRL流通大於電流Iw0之電流Iw1之方式對記憶胞MC施加電壓Vw1。於界面參照層IRL之磁化能ΔE_IRL小於記憶層Sl之磁化能ΔE_SL之情形時，電流Iw1設定為使界面參照層IRL之磁化方向與記憶層SL之磁化方向為反平行狀態(磁化反轉機率成為“0”)之大小。藉此，界面參照層IRL藉由利用電流Iw1注入之自旋轉矩而磁化反轉。因此，磁阻效應元件MTJ可被寫入資料“1”。3.變化例等並不限於上述第1實施形態及第2實施形態所敍述之形態，可進行各種變化。3.1第1變化例於第1實施形態及第2實施形態中，對電壓Vw1大於電壓Vw0之情形進行了說明，但並不限於此。圖15係用以說明第1變化例之磁性記憶裝置之寫入動作之概要之時序圖。圖15中表示於時刻T20至時刻T22之期間對寫入對象之記憶胞MC寫入資料“0”，於時刻T24至時刻T26之期間寫入資料“1”之情況。首先，對寫入資料“0”之情形時之動作進行說明。如圖15所示，於達到時刻T20之前，對位元線BL及字元線WL供給例如電壓VSS。於時刻T20，對選擇位元線BL及選擇字元線WL分別供給電壓Vw2及電壓VSS。藉此，選擇記憶胞MC由於第1端成為電壓Vw2，第2端成為電壓VSS，故而於選擇記憶胞MC內之磁阻效應元件MTJ上自選擇位元線BL朝向選擇字元線WL流通某一電流。另一方面，對非選擇位元線BL及非選擇字元線WL分別供給電壓VSS及電壓Vw2。藉此，第1端連接於選擇位元線BL且第2端連接於非選擇字元線WL的非選擇記憶胞MC由於第1端及第2端均為電壓Vw2而成為等電位，故而不會流通電流。又，第1端連接於非選擇位元線BL且第2端連接於選擇字元線WL的非選擇記憶胞MC由於第1端及第2端均為電壓VSS而成為等電位，故而不會流通電流。又，第1端連接於非選擇位元線BL且第2端連接於非選擇字元線WL的非選擇記憶胞MC由於第1端成為電壓VSS，第2端成為Vw2，故而選擇器SEL之輸出端之電位變得高於輸入端。因此，藉由選擇器SEL之整流功能，而不會自非選擇字元線WL向非選擇位元線BL側流通電流。於時刻T22，對選擇位元線BL供給電壓VSS。又，非選擇字元線WL例如被供給電壓VSS。藉此，停止對選擇記憶胞MC之電流之供給。因此，於時刻T20至時刻T22之期間D0，僅於選擇記憶胞MC上流通某一電流。藉由以上，結束對選擇記憶胞MC之資料“0”之寫入。其次，繼而使用圖15對寫入資料“1”之情形時之動作進行說明。於達到時刻T24之前，對位元線BL及字元線WL供給例如電壓VSS。於時刻T24，對選擇位元線BL供給電壓Vw2，對選擇字元線WL供給電壓VSS。藉此，由於選擇記憶胞MC之第1端成為電壓Vw2，第2端成為電壓VSS，故而於磁阻效應元件MTJ上流通電流。另一方面，對非選擇位元線BL及非選擇字元線WL分別供給電壓VSS及電壓Vw1。藉此，於選擇記憶胞上流通某一電流，於非選擇記憶胞上無電流流通。於時刻T26，對選擇位元線BL供給電壓VSS。又，非選擇字元線WL例如被供給電壓VSS。藉此，停止對選擇記憶胞MC之電流之供給。因此，於時刻T24至時刻T26之期間D1，僅於選擇記憶胞MC上流通某一電流。藉由以上，結束對選擇記憶胞MC之資料“1”之寫入。再者，期間D1設定為長於期間D0。藉此，不使寫入資料“1”時施加之電壓之大小相對於寫入資料“0”時施加之電壓變大，便可增大對參照層RL或界面參照層IRL注入之自旋轉矩。因此，參照層RL或界面參照層IRL於期間D1較期間D0更容易磁化反轉。因此，變化例之寫入動作可獲得與第1實施形態及第2實施形態之寫入動作實質上相同之效果。3.2第2變化例上述各實施形態及其變化例中所述之磁阻效應元件MTJ係對參照層RL設置於記憶層SL之上方之無底(bottom free)型之情形進行了說明，亦可為記憶層SL設置於參照層RL之上方之無頂(top free)型。圖16及圖17表示應用無頂型之情形時之構成例。圖16係用以說明第2變化例之記憶胞之構成之立體圖。圖17係用以說明第2變化例之磁阻效應元件之構成之剖視圖。如圖16所示，於未圖示之半導體基板上依序積層有配線層27、導電層26、元件層25、導電層24、元件層23、導電層22、及配線層21。如圖17所示，元件層25，例如自字元線WL側按照非磁性層256(上覆層)、強磁性層255(偏移消除層SCL)、非磁性層254(第2間隔層)、強磁性層253(參照層RL)、非磁性層252(隧道勢壘層)、強磁性層251(記憶層SL)、及非磁性層250(基底層)之順序於z軸方向上積層有複數個膜。又，強磁性層253係按照強磁性層253c(主參照層MRL)、非磁性層253b(第1間隔層)、及強磁性層253a(界面參照層IRL)之順序於z軸方向上積層有複數個膜。若磁阻效應元件MTJ上沿圖17中之箭頭a3之方向、即自記憶層SL朝向參照層RL之方向流通某一大小之寫入電流Iw0，則記憶層SL及參照層RL之磁化方向之相對關係變得平行。又，若磁阻效應元件MTJ上沿圖17中之箭頭a4之方向、即自記憶層SL朝向參照層RL之方向(與箭頭a3相同之方向)流通大於寫入電流Iw0之寫入電流Iw1，則記憶層SL及參照層RL之磁化方向之相對關係變得反平行。強磁性層251及253a例如上表面之面積大於下表面之面積。更具體而言，強磁性層251及253a包含沿xy平面之截面之截面積沿+z軸方向逐漸變大之部分。即，強磁性層251及253a之與xy平面垂直之截面例如具有上底之長度長於下底之長度之梯形形狀之部分。即，強磁性層251及253a分別包含以傾斜角θSL及θIRL(θSL＜0、θIRL＜0)傾斜之部分。傾斜角θSL及θIRL例如較理想為於大於-90度且為-70度以下(-70≧θSL、θIRL＞-90)、更佳為-90度且為-80度以下(-80≧θSL、θIRL＞-90)之範圍內設定。藉由以如上方式構成，容易設計為記憶層SL之磁化能ΔE_SL大於參照層RL之磁化能ΔE_RL。藉此，於應用無頂型之情形時，亦容易以單向電流寫入互不相同之兩種資料。3.3其他於上述各實施形態及其變化例中所述之磁性記憶裝置1之寫入動作中，對藉由控制部16控制電壓而對記憶胞MC供給電流之情形進行了說明，但並不限於此。例如控制部16亦可藉由直接控制流經記憶胞MC之電流而執行寫入動作。於此情形時，具體而言，例如於第1實施形態及第2實施形態中，控制部16亦可於寫入資料“0”及“1”時，以於記憶胞MC上分別流通電流Iw0及Iw1之方式控制SA/CD12及列解碼器13。又，例如於變化例中，控制部16亦可於寫入資料“0”及“1”時，以於記憶胞MC上流通某一電流之期間分別成為期間D0及D1之方式控制SA/CD12及列解碼器13。又，關於上述各實施形態及其變化例中所述之磁阻效應元件MTJ，係對為垂直磁化MTJ之情形進行了說明，但並不限於此，亦可為具有水平磁各向異性之水平磁化MTJ元件。雖然對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出者，並非意圖限定發明之範圍。該等新穎之實施形態能以其他各種形態實施，可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨內，並且包含於申請專利範圍所記載之發明及其均等之範圍內。[相關申請案]本申請案享有以日本專利申請案2017-46567號(申請日：2017年3月10日)作為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
1‧‧‧磁性記憶裝置
1a‧‧‧初始狀態
1b‧‧‧高電阻狀態
1c‧‧‧低電阻狀態
2a‧‧‧初始狀態
2b‧‧‧高電阻狀態
2b'‧‧‧狀態
2c‧‧‧低電阻狀態
11‧‧‧記憶胞陣列
12‧‧‧寫入電路及讀出電路
13‧‧‧列解碼器
14‧‧‧頁面緩衝器
15‧‧‧輸入輸出電路
16‧‧‧控制部
21‧‧‧配線層
22‧‧‧導電層
23‧‧‧元件層
24‧‧‧導電層
25‧‧‧元件層
26‧‧‧導電層
27‧‧‧配線層
250‧‧‧非磁性層
251‧‧‧強磁性層
252‧‧‧非磁性層
253‧‧‧強磁性層
253a‧‧‧強磁性層
253b‧‧‧非磁性層
253c‧‧‧強磁性層
254‧‧‧非磁性層
255‧‧‧強磁性層
256‧‧‧非磁性層
a1‧‧‧箭頭
a2‧‧‧箭頭
a3‧‧‧箭頭
a4‧‧‧箭頭
BE‧‧‧下部電極
BL‧‧‧位元線
D0‧‧‧期間
D1‧‧‧期間
H_RL1‧‧‧磁場
H_RL2‧‧‧磁場
H_SL1‧‧‧磁場
H_SL2‧‧‧磁場
Hc_SL‧‧‧保磁力
IRL‧‧‧界面參照層
Iw0‧‧‧電流
Iw1‧‧‧電流
MC‧‧‧記憶胞
ME‧‧‧中間電極
MRL‧‧‧主參照層
MTJ‧‧‧磁阻效應元件
R0‧‧‧電阻值
R1‧‧‧電阻值
R1'‧‧‧電阻值
RL‧‧‧參照層
SCL‧‧‧偏移消除層
SEL‧‧‧選擇器
SL‧‧‧記憶層
tIRL‧‧‧膜厚
tIRL_T‧‧‧膜厚
tMRL‧‧‧膜厚
tRL‧‧‧膜厚
tS1‧‧‧膜厚
tS2‧‧‧膜厚
tSL‧‧‧膜厚
tSL_T‧‧‧膜厚
TE‧‧‧上部電極
T10‧‧‧時刻
T12‧‧‧時刻
T14‧‧‧時刻
T16‧‧‧時刻
T20‧‧‧時刻
T22‧‧‧時刻
T24‧‧‧時刻
T26‧‧‧時刻
Vc0‧‧‧電壓
Vc0max‧‧‧電壓
Vc1‧‧‧電壓
Vc1min‧‧‧電壓
Vc1max‧‧‧電壓
Vc2min‧‧‧電壓
VSS‧‧‧電壓
Vw0‧‧‧電壓
Vw1‧‧‧電壓
WL‧‧‧字元線
x‧‧‧方向
y‧‧‧方向
z‧‧‧方向
圖1係用以說明第1實施形態之磁性記憶裝置之構成之方塊圖。圖2係用以說明第1實施形態之磁性記憶裝置之記憶胞陣列之構成之電路圖。圖3係用以說明第1實施形態之磁性記憶裝置之記憶胞之構成之立體圖。圖4係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之構成之剖視圖。圖5係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之磁阻特性之圖式。圖6係用以說明第1實施形態之磁性記憶裝置之磁阻效應元件之磁化反轉特性之圖式。圖7係用以說明第1實施形態之磁性記憶裝置中之寫入動作之時序圖。圖8係用以說明第1實施形態之磁性記憶裝置中之資料“0”之寫入動作之模式圖。圖9係用以說明第1實施形態之磁性記憶裝置中之資料“0”之寫入動作之模式圖。圖10係用以說明第1實施形態之磁性記憶裝置中之資料“1”之寫入動作之模式圖。圖11係用以說明第1實施形態之磁性記憶裝置中之資料“1”之寫入動作之模式圖。圖12係用以說明第2實施形態之磁性記憶裝置之磁阻效應元件之磁阻特性之圖式。圖13係用以說明第2實施形態之磁性記憶裝置中之資料“1”之寫入動作之模式圖。圖14係用以說明第2實施形態之磁性記憶裝置中之資料“0”之寫入動作之模式圖。圖15係用以說明變化例之磁性記憶裝置中之寫入動作之時序圖。圖16係用以說明變化例之磁性記憶裝置之記憶胞之構成之立體圖。 圖17係用以說明變化例之磁性記憶裝置之磁阻效應元件之構成之剖視圖。

Claims (20)

  1. 一種磁性記憶裝置，其具備記憶胞，該記憶胞包含：磁阻效應元件，電性連接於上述磁阻效應元件之選擇器，電性連接於位元線之第1端、及電性連接於字元線之第2端；上述磁阻效應元件包含第1強磁性層、第2強磁性層、第3強磁性層、設置於上述第1強磁性層與上述第2強磁性層之間之第1非磁性層、及設置於上述第2強磁性層與上述第3強磁性層之間且將上述第2強磁性層與上述第3強磁性層反強磁性地耦合之第2非磁性層，且 上述第1強磁性層之膜厚大於上述第2強磁性層之膜厚。
  2. 如請求項1之磁性記憶裝置，其中上述第1強磁性層之體積大於上述第2強磁性層之體積。
  3. 如請求項1之磁性記憶裝置，其中上述第2強磁性層設置於上述第1強磁性層之上方，且 上述磁阻效應元件之上表面之面積小於上述磁阻效應元件之下表面之面積。
  4. 如請求項1之磁性記憶裝置，其中上述第2強磁性層設置於上述第1強磁性層之下方，且 上述磁阻效應元件之上表面之面積大於上述磁阻效應元件之下表面之面積。
  5. 如請求項1之磁性記憶裝置，其中上述選擇器包含氧化物(Oxide)-PN接合元件、金屬氧化物肖特基(Metal-Oxide Schottky Diode)二極體元件、MIM(Metal-Insulator-Metal：金屬-絕緣體-金屬)二極體元件、MSM(Metal-Semiconductor-Metal：金屬-半導體-金屬)二極體元件、及OTS(Ovonic Threshold Switch：雙向定限開關)元件中之任一者。
  6. 如請求項1之磁性記憶裝置，其中上述磁性記憶裝置進而具備控制部，且上述控制部執行如下動作：第1動作，其對上述記憶胞之第1端供給高於上述記憶胞之第2端之電壓之第1電壓，寫入第1資料；及 第2動作，其對上述記憶胞之第1端供給與上述第1電壓不同且高於上述記憶胞之第2端之電壓之第2電壓，寫入與上述第1資料不同之第2資料。
  7. 一種磁性記憶裝置，其具備：記憶胞，其包含磁阻效應元件及電性連接於上述磁阻效應元件之選擇器；以及控制部；上述磁阻效應元件包含第1強磁性層、第2強磁性層、第3強磁性層、設置於上述第1強磁性層與上述第2強磁性層之間之第1非磁性層、及設置於上述第2強磁性層與上述第3強磁性層之間且將上述第2強磁性層與上述第3強磁性層反強磁性地耦合之第2非磁性層；且上述控制部執行如下動作：第1動作，其對上述記憶胞之第1端供給高於上述記憶胞之第2端之電壓之第1電壓，寫入第1資料；及 第2動作，其對上述記憶胞之第1端供給高於上述記憶胞之第2端之電壓且與上述第1電壓不同之第2電壓，寫入與上述第1資料不同之第2資料。
  8. 如請求項7之磁性記憶裝置，其中上述第2電壓大於上述第1電壓。
  9. 如請求項7之磁性記憶裝置，其中上述第2電壓之脈衝寬度大於上述第1電壓之脈衝寬度。
  10. 一種磁性記憶裝置，其具備記憶胞，該記憶胞包含：磁阻效應元件，及電性連接於上述磁阻效應元件之選擇器；上述磁阻效應元件包含第1強磁性層、第2強磁性層、第3強磁性層、設置於上述第1強磁性層與上述第2強磁性層之間之第1非磁性層、及設置於上述第2強磁性層與上述第3強磁性層之間且將上述第2強磁性層與上述第3強磁性層反強磁性地耦合之第2非磁性層，且 上述第1強磁性層之磁化能大於上述第2強磁性層之磁化能。
  11. 如請求項10之磁性記憶裝置，其中上述第1強磁性層之保磁力大於上述第2強磁性層之保磁力。
  12. 如請求項10之磁性記憶裝置，其中上述第1強磁性層之飽和磁化與膜厚之積大於上述第2強磁性層之飽和磁化與膜厚之積。
  13. 如請求項10之磁性記憶裝置，其中上述第1強磁性層之飽和磁化大於上述第2強磁性層之飽和磁化。
  14. 如請求項10之磁性記憶裝置，其中上述第1強磁性層之膜厚大於上述第2強磁性層之膜厚。
  15. 如請求項10之磁性記憶裝置，其中上述第1強磁性層之體積大於上述第2強磁性層之體積。
  16. 一種磁性記憶裝置，其具備記憶胞，該記憶胞包含：磁阻效應元件，電性連接於上述磁阻效應元件之選擇器，電性連接於位元線之第1端、及電性連接於字元線之第2端；上述磁阻效應元件包含第1強磁性層、第2強磁性層、第3強磁性層、設置於上述第1強磁性層與上述第2強磁性層之間之第1非磁性層、及設置於上述第2強磁性層與上述第3強磁性層之間且將上述第2強磁性層與上述第3強磁性層反強磁性地耦合之第2非磁性層，上述第2強磁性層包含：第3非磁性層、設置於上述第1非磁性層與上述第3非磁性層之間之第4強磁性層、及設置於上述第2非磁性層與上述第3非磁性層之間之第5強磁性層，且 上述第1強磁性層之膜厚大於上述第4強磁性層之膜厚。
  17. 如請求項16之磁性記憶裝置，其中上述第3非磁性層係將上述第4強磁性層與上述第5強磁性層強磁性地耦合，且 上述第1強磁性層之磁化能大於上述第4強磁性層之磁化能。
  18. 如請求項16之磁性記憶裝置，其中上述第1強磁性層之體積大於上述第4強磁性層之體積。
  19. 如請求項16之磁性記憶裝置，其中上述第2強磁性層設置於上述第1強磁性層之上方，且上述磁阻效應元件之上表面之面積小於上述磁阻效應元件之下表面之面積。
  20. 如請求項16之磁性記憶裝置，其中上述第2強磁性層設置於上述第1強磁性層之下方，且 上述磁阻效應元件之上表面之面積大於上述磁阻效應元件之下表面之面積。
TW106123578A 2017-03-10 2017-07-14 磁性記憶裝置 TWI677119B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2017-046567 2017-03-10
JP2017046567A JP2018152432A (ja) 2017-03-10 2017-03-10 磁気記憶装置

Publications (2)

Publication Number Publication Date
TW201834283A true TW201834283A (zh) 2018-09-16
TWI677119B TWI677119B (zh) 2019-11-11

Family

ID=63445485

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123578A TWI677119B (zh) 2017-03-10 2017-07-14 磁性記憶裝置

Country Status (4)

Country Link
US (1) US10304509B2 (zh)
JP (1) JP2018152432A (zh)
CN (1) CN108573725B (zh)
TW (1) TWI677119B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746186B (zh) * 2019-10-01 2021-11-11 台灣積體電路製造股份有限公司 磁阻隨機存取記憶體單元裝置及其形成方法
TWI834232B (zh) * 2021-09-16 2024-03-01 日商鎧俠股份有限公司 磁性記憶裝置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161180A (ja) 2018-03-16 2019-09-19 東芝メモリ株式会社 磁気記憶装置
JP2020155460A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
JP2020155630A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 不揮発性記憶装置
US11289538B2 (en) 2019-07-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and semiconductor die, and method of fabricating memory device
JP2021044444A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 磁気記憶装置
JP2021129071A (ja) 2020-02-17 2021-09-02 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
JP2022049883A (ja) 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置
JP2022051104A (ja) 2020-09-18 2022-03-31 キオクシア株式会社 スイッチング素子

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970590B2 (ja) * 1997-05-14 1999-11-02 日本電気株式会社 磁気抵抗効果素子並びにこれを用いた磁気抵抗効果センサ、磁気抵抗検出システム及び磁気記憶システム
TW595025B (en) * 2002-03-29 2004-06-21 Toshiba Corp Solid-state magnetic element and solid-state magnetic element array
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
JP2005043537A (ja) * 2003-07-25 2005-02-17 Canon Inc プロセスカートリッジ及びこれを用いた画像形成装置
JP2005294376A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 磁気記録素子及び磁気メモリ
TW200816878A (en) * 2006-09-27 2008-04-01 Silicon Motion Inc Electrostatic discharge (ESD) protection device
US8058697B2 (en) * 2007-03-26 2011-11-15 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic synthetic free layer
US7688616B2 (en) * 2007-06-18 2010-03-30 Taiwan Semicondcutor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US8279661B2 (en) 2007-12-19 2012-10-02 Fuji Electric Co., Ltd. Magnetic memory element, driving method for the same, and nonvolatile storage device
JP4724196B2 (ja) * 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5356377B2 (ja) 2008-05-28 2013-12-04 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
US8233319B2 (en) 2008-07-18 2012-07-31 Seagate Technology Llc Unipolar spin-transfer switching memory unit
US8102700B2 (en) * 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
JP5150673B2 (ja) * 2010-03-19 2013-02-20 株式会社東芝 スピンメモリおよびスピントランジスタ
JP5655391B2 (ja) 2010-06-23 2015-01-21 ソニー株式会社 記憶素子及び記憶装置
EP2479759A1 (en) * 2011-01-19 2012-07-25 Crocus Technology S.A. Low power magnetic random access memory cell
JP6017149B2 (ja) 2012-02-27 2016-10-26 日本放送協会 スピン注入磁化反転素子および磁気抵抗ランダムアクセスメモリ
US20150263068A1 (en) * 2014-03-13 2015-09-17 Kabushiki Kaisha Toshiba Variable resistance memory and the method of controlling the same
CN106025063B (zh) * 2016-05-19 2019-11-19 华为技术有限公司 磁隧道结以及磁存储器
CN106449970B (zh) * 2016-11-03 2019-03-15 北京航空航天大学 一种低功耗磁性存储单元

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746186B (zh) * 2019-10-01 2021-11-11 台灣積體電路製造股份有限公司 磁阻隨機存取記憶體單元裝置及其形成方法
US11211426B2 (en) 2019-10-01 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel junction selector MRAM
US11737284B2 (en) 2019-10-01 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel junction selector MRAM
TWI834232B (zh) * 2021-09-16 2024-03-01 日商鎧俠股份有限公司 磁性記憶裝置

Also Published As

Publication number Publication date
CN108573725B (zh) 2022-05-10
TWI677119B (zh) 2019-11-11
US20180261270A1 (en) 2018-09-13
US10304509B2 (en) 2019-05-28
JP2018152432A (ja) 2018-09-27
CN108573725A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
TWI677119B (zh) 磁性記憶裝置
US7835210B2 (en) Magnetic random access memory and data read method of the same
US20180040807A1 (en) Magnetic memory
US10490736B2 (en) Magnetic memory
JP2007115956A (ja) 半導体記憶装置
US10854252B2 (en) Magnetic storage device with a stack of magnetic layers including iron (Fe) and cobalt (co)
US11217288B2 (en) Magnetic device and memory device
JP2020035976A (ja) 磁気記憶装置
JP2020155488A (ja) 磁気記憶装置
US10943632B2 (en) Magnetic storage device
US20100091564A1 (en) Magnetic stack having reduced switching current
TW202011624A (zh) 磁性裝置
TWI791141B (zh) 磁性裝置
US8514614B2 (en) Magnetic memory
WO2011065323A1 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
TWI698865B (zh) 磁性記憶裝置
CN113380944A (zh) 磁存储装置
TWI794931B (zh) 磁性記憶裝置
US10867650B2 (en) Magnetic storage device
JP2023140671A (ja) 磁気記憶装置
TW202404105A (zh) 磁性記憶裝置
TW202324402A (zh) 磁性記憶體裝置
CN116806114A (zh) 磁存储装置