JP2020155460A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2020155460A
JP2020155460A JP2019049889A JP2019049889A JP2020155460A JP 2020155460 A JP2020155460 A JP 2020155460A JP 2019049889 A JP2019049889 A JP 2019049889A JP 2019049889 A JP2019049889 A JP 2019049889A JP 2020155460 A JP2020155460 A JP 2020155460A
Authority
JP
Japan
Prior art keywords
layer
magnetic layer
magnetic
storage layer
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019049889A
Other languages
English (en)
Inventor
大輔 渡邉
Daisuke Watanabe
大輔 渡邉
永瀬 俊彦
Toshihiko Nagase
俊彦 永瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019049889A priority Critical patent/JP2020155460A/ja
Priority to CN201910592931.8A priority patent/CN111725387A/zh
Priority to TW108124420A priority patent/TWI731371B/zh
Priority to US16/566,557 priority patent/US10964884B2/en
Publication of JP2020155460A publication Critical patent/JP2020155460A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】 高い垂直磁気異方性を有する磁気抵抗効果素子を含む磁気記憶装置を提供する。【解決手段】 実施形態に係る磁気記憶装置は、可変の磁化方向を有する第1の磁性層21と、固定された磁化方向を有する第2の磁性層22と、第1の磁性層と第2の磁性層との間に設けられた非磁性層23とを含む積層構造20を備え、第1の磁性層は、非磁性層に接する第1の面S1と、第1の面と逆側の第2の面S2とを含み、第1の磁性層の第2の面の直径は、第1の磁性層の第1の面の直径よりも小さく且つ10nm以上であり、第1の磁性層の第2の面の直径に対する第1の磁性層の高さの比率は、0.9以上である。【選択図】 図1

Description

本発明の実施形態は、磁気記憶装置に関する。
半導体基板上に磁気抵抗効果素子及びトランジスタが集積化された磁気記憶装置(半導体集積回路装置)が提案されている。特に、磁気記憶装置の高集積化に対しては、垂直磁化を有する磁気抵抗効果素子が有効である。
しかしながら、磁気抵抗効果素子が微細化されるにしたがって、高い垂直磁気異方性を有する磁気抵抗効果素子を得ることが難しくなってくる。
特許第4384183号公報
高い垂直磁気異方性を有する磁気抵抗効果素子を含む磁気記憶装置を提供する。
実施形態に係る磁気記憶装置は、可変の磁化方向を有する第1の磁性層と、固定された磁化方向を有する第2の磁性層と、前記第1の磁性層と前記第2の磁性層との間に設けられた非磁性層と、を含む積層構造を備え、前記第1の磁性層は、前記非磁性層に接する第1の面と、前記第1の面と逆側の第2の面とを含み、前記第1の磁性層の第2の面の直径は、前記第1の磁性層の第1の面の直径よりも小さく且つ10nm以上であり、前記第1の磁性層の第2の面の直径に対する前記第1の磁性層の高さの比率は、0.9以上である。
実施形態に係る磁気記憶装置の構成を模式的に示した断面図である。 実施形態に係る磁気記憶装置における記憶層の第1の面と第2の面との関係を模式的に示した図である。 記憶層としてCoFeB層を用いたときの、記憶層の直径D及び厚さt(高さHに対応)と記憶層の室温における熱安定性Δとの関係を示した図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。 実施形態に係る磁気記憶装置における記憶層の第1の変更例の構成を模式的に示した断面図である。 実施形態に係る磁気記憶装置における記憶層の第2の変更例の構成を模式的に示した断面図である。 実施形態に係る磁気記憶装置における記憶層の第3の変更例の構成を模式的に示した断面図である。 実施形態の変更例に係る磁気記憶装置の構成を模式的に示した断面図である。 実施形態の変更例に係る磁気記憶装置の製造方法の一部を模式的に示した断面図である。
以下、図面を参照して実施形態を説明する。
図1は、実施形態に係る磁気記憶装置の構成を模式的に示した断面図である。
図1に示すように、下部構造10上に磁気抵抗効果素子を構成する積層構造20が設けられている。なお、磁気抵抗効果素子は、MTJ(magnetic tunnel junction)素子とも呼ばれる。
下部構造10には、半導体基板(図示せず)、トランジスタ(図示せず)、磁気抵抗効果素子用の下部電極11、層間絶縁膜12、等が含まれる。
積層構造20は、記憶層(第1の磁性層)21と、参照層(第2の磁性層)22と、記憶層21と参照層22との間に設けられたトンネルバリア層(非磁性層)23とを含んでいる。本実施形態では、積層構造20は、さらに、シフトキャンセリング層24、中間層25、バッファ層26、キャップ層27及びハードマスク層28を含んでいる。
記憶層(第1の磁性層)21は、可変の磁化方向を有する強磁性層であり、鉄(Fe)及びコバルト(Co)の少なくとも一方を含有している。記憶層21は、ボロン(B)をさらに含有していてもよい。本実施形態では、記憶層21は、CoFeB層で形成されている。なお、磁化方向が可変とは、所定の書き込み電流に対して磁化方向が変わることを意味する。記憶層21については、後で詳細に説明する。
参照層(第2の磁性層)22は、固定された磁化方向を有する強磁性層である。参照層22は、トンネルバリア層23側の第1の層部分と、シフトキャンセリング層24側の第2の層部分とを含んでいる。第1の層部分は、鉄(Fe)及びコバルト(Co)の少なくとも一方を含有している。第1の層部分は、ボロン(B)をさらに含有していてもよい。本実施形態では、第1の層部分は、CoFeB層で形成されている。第2の層部分は、コバルト(Co)と、プラチナ(Pt)、ニッケル(Ni)及びパラジウム(Pd)から選択された少なくとも1つの元素とを含有している。本実施形態では、第2の層部分は、Co/Pt、Co/Ni或いはCo/Pdの人工格子で形成されている。なお、磁化方向が不変とは、所定の書き込み電流に対して磁化方向が変わらないことを意味する。
トンネルバリア層(非磁性層)23は、記憶層21と参照層22との間に介在する絶縁層であり、マグネシウム(Mg)及び酸素(O)を含有している。本実施形態では、トンネルバリア層23は、MgO層で形成されている。
シフトキャンセリング層24は、固定された磁化方向を有する強磁性層であり、参照層22から記憶層21に印加される磁界をキャンセルする機能を有している。シフトキャンセリング層24は、コバルト(Co)と、プラチナ(Pt)、ニッケル(Ni)及びパラジウム(Pd)から選択された少なくとも1つの元素とを含有している。本実施形態では、シフトキャンセリング層24、Co/Pt、Co/Ni或いはCo/Pdの人工格子で形成されている。
上述した積層構造20を備えた磁気抵抗効果素子は、垂直磁化を有するSTT(spin transfer torque)型の磁気抵抗効果素子である。すなわち、記憶層21の磁化方向はその主面に対して垂直な方向であり、参照層22の磁化方向はその主面に対して垂直な方向である。
また、上述した磁気抵抗効果素子では、記憶層21の磁化方向が参照層22の磁化方向に対して平行である場合には、磁気抵抗効果素子は低抵抗状態であり、記憶層21の磁化方向が参照層22の磁化方向に対して反平行である場合には、磁気抵抗効果素子は高抵抗状態である。したがって、記憶層21の抵抗状態(低抵抗状態/高抵抗状態)に基づいて磁気抵抗効果素子に2値情報を設定することができる。記憶層21の磁化方向は、磁気抵抗効果素子に対する書き込み電流の方向に応じて設定することが可能である。
次に、記憶層(第1の磁性層)21について詳細に説明する。
記憶層21は、トンネルバリア層23に接する第1の面(図1では、下面)S1と、第1の面S1と逆側の第2の面(図1では、上面)S2とを含んでいる。
図2は、記憶層21の第1の面S1と、第2の面S2との関係を模式的に示した図である。図2に示すように、第2の面S2の直径D2は、第1の面S1の直径D1よりも小さく且つ10nm以上である。また、第2の面S2の直径D2は、30nm以下であることが好ましい。
なお、理想的には、図2に示すように、記憶層21の第1の面S1及び第2の面S2は完全な円(真円)であることが好ましく、記憶層21の断面(第1の面S1及び第2の面S2に平行な)も完全な円(真円)であることが好ましい。しかしながら、実際には、製造プロセス等に起因して、第1の面S1及び第2の面S2が完全な円になるように記憶層21を形成することは難しい。そこで、ここでは、記憶層21の第1の面S1の直径D1及び第2の面S2の直径D2は、円の面積を求める公式に基づいて規定する。すなわち、第1の面S1の面積をA1、第2の面S2の面積をA2として、以下の式
A1=π(D1/2)2
A2=π(D2/2)2
から、第1の面S1の直径D1及び第2の面S2の直径D2を規定する。
また、図1に示すように、記憶層21の第2の面S2の直径D2に対する記憶層21の高さ(第1の面S1から第2の面S2までの高さ)Hの比率(H/D2)は、0.9以上である。
また、記憶層21の側面は、第1の面S1側の第1の側面部分SP1と、第2の面S2側の第2の側面部分SP2と、第1の側面部分SP1と第2の側面部分SP2との間の第3の側面部分SP3とを含み、第3の側面部分SP3の傾斜は、第1の側面部分SP1の傾斜及び第2の側面部分SP2の傾斜よりも緩やかである。すなわち、第1の側面部分SP1及び第2の側面部分SP2は、90度又は90度に近い傾斜角を有しており、第3の側面部分SP3の傾斜角は、90度又は90度に近い傾斜角から0度又は0度に近い傾斜角へと変化している。
なお、記憶層21の第1の側面部分SP1に対応する部分を第1の層部分21a、記憶層21の第2の側面部分SP2に対応する部分を第2の層部分21b、記憶層21の第3の側面部分SP3に対応する部分を第3の層部分21cと呼ぶことにする。このように規定すると、記憶層21の第2の層部分21bの高さHbは、記憶層21の第1の層部分21aの高さHaよりも大きい。また、記憶層21の第1の層部分21aの高さHaは、3nm以下であることが好ましく、2nm以下であることがより好ましい。
一例をあげると、記憶層21の第1の面S1の直径D1は20nm程度、第2の面S2の直径D2は10nm程度であり、記憶層21の第1の層部分21aの高さHaは1.5nm程度、第2の層部分21bの高さHbは15nm程度である。
本実施形態の磁気記憶装置は、上述したような構成を有しているため、高い垂直磁気異方性を有する磁気抵抗効果素子を得ることができる。以下、説明を加える。
記憶層の磁気異方性には、結晶磁気異方性、形状磁気異方性及び界面磁気異方性が含まれる。形状磁気異方性に基づく垂直磁気異方性を大きくするためには、記憶層のアスペクト比(記憶層の直径Dに対する高さHの比(H/D))を大きくすることが有効である。界面磁気異方性に基づく垂直磁気異方性を大きくするためには、記憶層の面積を大きくすることが有効である。
しかしながら、磁気抵抗効果素子のサイズが小さくなってくると、記憶層の面積も小さくなる。また、製造プロセス等の観点から高いアスペクト比を有する記憶層を形成することが困難になってくる。したがって、磁気抵抗効果素子のサイズが小さくなってくると、高い垂直磁気異方性を有する磁気抵抗効果素子を得ることが難しくなる。
図3は、記憶層としてCoFeB層を用いたときの、記憶層の直径D及び厚さt(高さHに対応)と記憶層の室温における熱安定性Δとの関係を示した図である。
高い垂直磁気異方性を有する記憶層を得るためには、記憶層の熱安定性Δを高めることが重要である。一般的には、記憶層の室温における熱安定性Δが80以上であることが要請されている。
図3において、領域R1は形状磁気異方性が支配的な領域、領域R2は界面磁気異方性が支配的な領域であり、領域R3はIn−plane磁化(水平方向(面方向)磁化)が優勢となる領域である。
図3に示すように、記憶層の直径Dが小さくなると、界面磁気異方性が支配的な領域R2において、80程度以上の高い熱安定性Δを有する記憶層を得ることは難しくなる。形状磁気異方性が支配的な領域R1では、アスペクト比(H/D)を大きくすることで、80程度以上の高い熱安定性Δを有する記憶層を得ることは可能である。しかしながら、領域R1においても、記憶層の直径Dが10nm程度よりも小さくなると、極めて高いアスペクト比(H/D)を有する記憶層でなければ、80程度以上の高い熱安定性Δを有する記憶層を得ることは難しくなる。直径Dが10nm程度よりも小さく且つ高アスペクト比(H/D)を有する記憶層を形成することは、非常に難しい。
また、図3に示すように、記憶層の直径Dが10nm程度以上の領域において、Δ=80のラインの傾き(直線Lの傾き)はほぼ一定になっている。直線Lの傾きは、アスペクト比(H/D)に対応し、0.9程度である。したがって、記憶層の直径Dが10nm程度以上の領域において、アスペクト比(H/D)を0.9以上にすることで、80程度以上の高い熱安定性Δを有する記憶層を得ることが可能である。
上述した議論は、記憶層の材料にCoFeBを用いた場合のみならず、他の強磁性材料を用いた場合、特に記憶層がFe及びCoの少なくとも一方を含有している場合にも、概ね成立すると考えられる。
本実施形態では、記憶層21の第2の面S2の直径D2が10nm程度以上で、且つ記憶層21の第2の面S2の直径D2に対する記憶層21の高さHの比率(H/D2)が0.9以上であるため、80程度以上の高い熱安定性Δを有する記憶層21を得ることができる。さらに、本実施形態では、記憶層21の第1の面S1の直径D1が第2の面S2の直径D2よりも大きい(記憶層21の第2の面S2の直径D2が第1の面S1の直径D1よりも小さい)ため、記憶層21の第1の面S1とトンネルバリア層23との界面における垂直磁気異方性(界面磁気異方性に基づく垂直磁気異方性)を大きくすることが可能である。
したがって、本実施形態によれば、高い垂直磁気異方性を有する磁気抵抗効果素子を得ることができ、高い熱安定性Δを有する磁気抵抗効果素子を得ることができる。
また、本実施形態では、記憶層21の第2の層部分21bの高さが第1の層部分21aの高さよりも高い(記憶層21の第1の層部分21aの高さが第2の層部分21bの高さよりも低い)ため、上述したような特性を効果的に実現することが可能な磁気抵抗効果素子を得ることができる。
次に、図4〜図7及び図1を参照して、本実施形態に係る磁気記憶装置の製造方法を説明する。
まず、図4に示すように、下部構造10上に磁気抵抗効果素子用の積層膜を形成する。すなわち、下部構造10上に、バッファ層26、シフトキャンセリング層24、中間層25、参照層22、トンネルバリア層23、記憶層21、キャップ層27及びハードマスク層28を順次、形成する。続いて、ハードマスク層28をパターニングしてハードマスクパターンを形成する。
次に、図5に示すように、パターニングされたハードマスク層28をマスクとして用いて、キャップ層27及び記憶層21をエッチングする。具体的には、IBE(ion beam etching)やRIE(reactive ion etching)によってキャップ層27及び記憶層21をエッチングする。このエッチング工程において、記憶層21の下層部分が残るようにする。その結果、図1の第1の層部分21a、第2の層部分21b及び第3の層部分21cに対応した構成が得られる。また、このエッチングの際に、第3の層部分21cの側面は緩やかに傾斜する。
次に、図6に示すように、記憶層21の側面に側壁マスク層29を形成する。具体的には、図5に示した構造を覆うように、全面に側壁マスク層29用の絶縁層を形成する。さらに、異方性エッチングによって該絶縁層をエッチングすることで、側壁マスク層29が形成される。
次に、図7に示すように、側壁マスク層29をマスクとして用いて、記憶層21、トンネルバリア層23、参照層22、中間層25、シフトキャンセリング層24及びバッファ層26をエッチングする。
さらに、側壁マスク層29を除去することで、図1に示したような構成を形成することができる。
図8は、本実施形態に係る磁気記憶装置における記憶層21の第1の変更例の構成を模式的に示した断面図である。本変更例は、理想的な形状を有する記憶層21を示したものである。すなわち、本変更例では、上述した実施形態で示した第3の層部分21cが実質的に無く、第1の層部分21aの上面と第2の側面部分SP2とが垂直になっている。このような構成であっても、記憶層21の基本的な構成が上述した実施形態と同様の構成を有していれば、上述した実施形態と同様の効果を得ることができる。
図9は、本実施形態に係る磁気記憶装置における記憶層21の第2の変更例の構成を模式的に示した断面図である。上述した実施形態では、第2の側面部分SP2が垂直であったが、本変更例は、第2の側面部分SP2が傾斜している。このような構成であっても、記憶層21の基本的な構成が上述した実施形態と同様の構成を有していれば、上述した実施形態と同様の効果を得ることができる。
図10は、本実施形態に係る磁気記憶装置における記憶層21の第3の変更例の構成を模式的に示した断面図である。本変更例では、記憶層21の側面全体が傾斜している。このような構成であっても、記憶層21の基本的な構成が上述した実施形態と同様の構成を有していれば、上述した実施形態と同様の効果を得ることができる。
次に、本実施形態に係る磁気記憶装置の変更例について説明する。
図11は、本実施形態の変更例に係る磁気記憶装置の構成を模式的に示した断面図である。
上述した実施形態では、下層側から参照層22、トンネルバリア層23及び記憶層21の順序で積層されたトップフリー型の磁気抵抗効果素子であったが、本変更例では、下層側から記憶層21、トンネルバリア層23及び参照層22の順序で積層されたボトムフリー型の磁気抵抗効果素子である。
本変更例でも、上述した実施形態と同様に、記憶層21は、トンネルバリア層23に接する第1の面S1と、第1の面S1と逆側の第2の面S2とを含んでいる。ただし、本変更例では、上述した実施形態とは逆に、記憶層21の上面が第1の面S1に対応し、記憶層21の下面が第2の面S2に対応している。
本変更例でも、記憶層21の第1の面S1と第2の面S2との関係は、上述した実施形態と同様である。すなわち、第2の面S2の直径D2は、第1の面S1の直径D1よりも小さく且つ10nm以上であり、記憶層21の第2の面S2の直径D2に対する記憶層21の高さHの比率(H/D2)は、0.9以上である。また、第2の面S2の直径D2は、30nm以下であることが好ましい。
次に、図11及び図12を参照して、本変更例に係る磁気記憶装置の製造方法を説明する。
まず、図12に示すように、下部構造10上に層間絶縁膜13を形成する。続いて、層間絶縁膜13に穴を形成し、穴内にバッファ層26及び記憶層21の第2の層部分21bを形成する。
次に、図11に示すように、図12で形成された構造の全面上に、記憶層21の第2の層部分21a、トンネルバリア層23、参照層22、中間層25、シフトキャンセリング層24、キャップ層27及びハードマスク層28の積層膜を形成する。続いて、ハードマスク層28をパターニングしてハードマスクパターンを形成する。さらに、パターニングされたハードマスク層28をマスクとして用いて、上記の積層膜をエッチングすることで、図11に示すような構造が得られる。
このように、記憶層21が参照層22よりも下層側に位置するボトムフリー型の磁気抵抗効果素子の場合にも、上述した実施形態と同様に、高い垂直磁気異方性を有する磁気抵抗効果素子を得ることが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…下部構造 11…下部電極 12、13…層間絶縁膜
20…積層構造 21…記憶層(第1の磁性層)
21a…第1の層部分 21b…第2の層部分 21c…第3の層部分
22…参照層(第2の磁性層) 23…トンネルバリア層(非磁性層)
24…シフトキャンセリング層 25…中間層 26…バッファ層
27…キャップ層 28…ハードマスク層 29…側壁マスク層
S1…第1の面 S2…第2の面
SP1…第1の側面部分 SP2…第2の側面部分
SP3…第3の側面部分

Claims (10)

  1. 可変の磁化方向を有する第1の磁性層と、
    固定された磁化方向を有する第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層との間に設けられた非磁性層と、
    を含む積層構造を備え、
    前記第1の磁性層は、前記非磁性層に接する第1の面と、前記第1の面と逆側の第2の面とを含み、
    前記第1の磁性層の第2の面の直径は、前記第1の磁性層の第1の面の直径よりも小さく且つ10nm以上であり、
    前記第1の磁性層の第2の面の直径に対する前記第1の磁性層の高さの比率は、0.9以上である
    ことを特徴とする磁気記憶装置。
  2. 前記第1の磁性層の第2の面の直径は、30nm以下である
    ことを特徴とする請求項1に記載の磁気記憶装置。
  3. 前記第1の磁性層の側面は、前記第1の面側の第1の側面部分と、前記第2の面側の第2の側面部分と、前記第1の側面部分と前記第2の側面部分との間の第3の側面部分とを含み、
    前記第3の側面部分の傾斜は、前記第1の側面部分の傾斜及び前記第2の側面部分の傾斜よりも緩やかである
    ことを特徴とする請求項1に記載の磁気記憶装置。
  4. 前記第1の磁性層の前記第2の側面部分に対応する部分の高さは、前記第1の磁性層の前記第1の側面部分に対応する部分の高さよりも大きい
    ことを特徴とする請求項3に記載の磁気記憶装置。
  5. 可変の磁化方向を有する第1の磁性層と、
    固定された磁化方向を有する第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層との間に設けられた非磁性層と、
    を含む積層構造を備え、
    前記第1の磁性層は、前記非磁性層に接する第1の面と、前記第1の面と逆側の第2の面とを含み、
    前記第1の磁性層の側面は、前記第1の面側の第1の側面部分と、前記第2の面側の第2の側面部分と、前記第1の側面部分と前記第2の側面部分との間の第3の側面部分とを含み、
    前記第3の側面部分の傾斜は、前記第1の側面部分の傾斜及び前記第2の側面部分の傾斜の傾斜よりも緩やかである
    ことを特徴とする磁気記憶装置。
  6. 前記第1の磁性層の前記第2の側面部分に対応する部分の高さは、前記第1の磁性層の前記第1の側面部分に対応する部分の高さよりも大きい
    ことを特徴とする請求項5に記載の磁気記憶装置。
  7. 前記第1の磁性層の前記第1の側面部分に対応する部分の高さは、3nm以下である
    ことを特徴とする請求項5に記載の磁気記憶装置。
  8. 前記第1の磁性層は、鉄(Fe)及びコバルト(Co)の少なくとも一方を含有する
    ことを特徴とする請求項1又は5に記載の磁気記憶装置。
  9. 前記第1の磁性層は、ボロン(B)をさらに含有する
    ことを特徴とする請求項8に記載の磁気記憶装置。
  10. 前記積層構造は、下層側から前記第2の磁性層、前記非磁性層及び前記第1の磁性層の順序で積層されている
    ことを特徴とする請求項1又は5に記載の磁気記憶装置。
JP2019049889A 2019-03-18 2019-03-18 磁気記憶装置 Pending JP2020155460A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019049889A JP2020155460A (ja) 2019-03-18 2019-03-18 磁気記憶装置
CN201910592931.8A CN111725387A (zh) 2019-03-18 2019-07-03 磁存储装置
TW108124420A TWI731371B (zh) 2019-03-18 2019-07-11 磁性記憶裝置
US16/566,557 US10964884B2 (en) 2019-03-18 2019-09-10 Magnetic memory device having an incline side surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019049889A JP2020155460A (ja) 2019-03-18 2019-03-18 磁気記憶装置

Publications (1)

Publication Number Publication Date
JP2020155460A true JP2020155460A (ja) 2020-09-24

Family

ID=72514778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019049889A Pending JP2020155460A (ja) 2019-03-18 2019-03-18 磁気記憶装置

Country Status (4)

Country Link
US (1) US10964884B2 (ja)
JP (1) JP2020155460A (ja)
CN (1) CN111725387A (ja)
TW (1) TWI731371B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020035976A (ja) 2018-08-31 2020-03-05 キオクシア株式会社 磁気記憶装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5214691B2 (ja) 1971-12-14 1977-04-23
JPS53133662A (en) 1977-04-27 1978-11-21 Oguraya Konbu Shiyokuhin Kk Production of dainty kombu with coating
JP4384183B2 (ja) 2007-01-26 2009-12-16 株式会社東芝 磁気抵抗素子および磁気メモリ
JP5542831B2 (ja) 2009-09-24 2014-07-09 株式会社東芝 磁気メモリ
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
WO2015060239A1 (ja) * 2013-10-22 2015-04-30 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
US20160072045A1 (en) * 2014-09-08 2016-03-10 Hiroyuki Kanaya Magnetic memory and method for manufacturing the same
US9461240B2 (en) * 2015-02-26 2016-10-04 Kabushiki Kaisha Toshiba Magnetoresistive memory device
JP2016174103A (ja) * 2015-03-17 2016-09-29 株式会社東芝 磁気記憶素子及び磁気メモリ
US9564577B1 (en) * 2015-11-16 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method
US10490732B2 (en) * 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
TWI688001B (zh) 2016-09-14 2020-03-11 東芝記憶體股份有限公司 半導體裝置及其製造方法
JP2018152432A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 磁気記憶装置
US10388855B2 (en) * 2017-03-17 2019-08-20 Toshiba Memory Corporation Magnetic memory device
US9966529B1 (en) * 2017-03-17 2018-05-08 Headway Technologies, Inc. MgO insertion into free layer for magnetic memory applications

Also Published As

Publication number Publication date
TW202036555A (zh) 2020-10-01
CN111725387A (zh) 2020-09-29
TWI731371B (zh) 2021-06-21
US20200303626A1 (en) 2020-09-24
US10964884B2 (en) 2021-03-30

Similar Documents

Publication Publication Date Title
US10658577B2 (en) Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy
JP5214691B2 (ja) 磁気メモリ及びその製造方法
US9425387B1 (en) Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
JP5535161B2 (ja) 磁気抵抗効果素子およびその製造方法
JP5179711B2 (ja) 磁気トンネル接合、磁気ランダムアクセスメモリ、渦磁化状態の形成方法および渦磁化状態の切り換え方法
TWI583034B (zh) 半導體裝置、磁穿隧接面及其製造方法
JP5542761B2 (ja) 磁気抵抗効果素子およびその製造方法
JP2018157111A (ja) 磁気記憶装置
JP2013041912A (ja) 磁気ランダムアクセスメモリ
US9466786B2 (en) Magnetic electronic device and manufacturing method thereof
JP2013140891A (ja) 磁気抵抗効果素子の製造方法
JP2012099741A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JPWO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
US10388855B2 (en) Magnetic memory device
JP2005515625A (ja) 低減された粗さを有する抵抗性メモリ素子
TWI514373B (zh) 上固定型垂直磁化穿隧磁阻元件
JP2008153527A (ja) 記憶素子及びメモリ
US20140048895A1 (en) Magnetic Tunnel Junction Device
WO2016139878A1 (ja) 記憶素子、記憶装置、磁気ヘッド、及び電子機器
JP2020155460A (ja) 磁気記憶装置
TW202121709A (zh) 磁性接面、用於提供所述磁性接面的方法以及磁性裝置
JP2007317734A (ja) 記憶素子及びメモリ
US20170069683A1 (en) Magnetoresistive memory device and manufacturing method of the same
JP2010177256A (ja) 磁気メモリ装置
JP2019165076A (ja) 磁気記憶装置