TWI731371B - 磁性記憶裝置 - Google Patents
磁性記憶裝置 Download PDFInfo
- Publication number
- TWI731371B TWI731371B TW108124420A TW108124420A TWI731371B TW I731371 B TWI731371 B TW I731371B TW 108124420 A TW108124420 A TW 108124420A TW 108124420 A TW108124420 A TW 108124420A TW I731371 B TWI731371 B TW I731371B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- magnetic layer
- magnetic
- memory
- memory device
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本發明之實施形態提供一種包含具有高垂直磁性各向異性之磁阻效應元件之磁性記憶裝置。
實施形態之磁性記憶裝置具備:積層構造20,其包含:第1磁性層21,其具有可變之磁化方向;第2磁性層22,其具有固定之磁化方向;及非磁性層23,其設置於第1磁性層與第2磁性層之間;且第1磁性層包含與非磁性層連接之第1面S1、及第1面之相反側之第2面S2,第1磁性層之第2面之直徑小於第1磁性層之第1面之直徑且為10 nm以上,第1磁性層之高度相對於第1磁性層之第2面之直徑之比率為0.9以上。
Description
本發明之實施形態係關於一種磁性記憶裝置。
本發明提出一種磁阻效應元件及電晶體於半導體基板上積體化之磁性記憶裝置(半導體積體電路裝置)。尤其,對於磁性記憶裝置之高積體化,具有垂直磁化之磁阻效應元件較為有效。
然而,隨著磁阻效應元件細微化,獲得具有高垂直磁性各向異性之磁阻效應元件變得困難。
實施形態提供一種包含具有高垂直磁性各向異性之磁阻效應元件之磁性記憶裝置。
實施形態之磁性記憶裝置具備:積層構造,其包含:第1磁性層,其具有可變之磁化方向;第2磁性層,其具有固定之磁化方向;及非磁性層,其設置於上述第1磁性層與上述第2磁性層之間;且上述第1磁性層包含與上述非磁性層連接之第1面、及上述第1面之相反側之第2面;上述第1磁性層之第2面之直徑小於上述第1磁性層之第1面之直徑且為10 nm以上;上述第1磁性層之高度相對於上述第1磁性層之第2面之直徑之比率為0.9以上。
以下,參照圖式說明實施形態。
圖1係示意性顯示實施形態之磁性記憶裝置之構成之剖視圖。
如圖1所示,於下部構造10上設置有構成磁阻效應元件之積層構造20。另,磁阻效應元件亦稱為MTJ(magnetic tunnel junction:磁穿隧結)元件。
於下部構造10,包含有半導體基板(未圖示)、電晶體(未圖示)、磁阻效應元件用之下部電極11、及層間絕緣膜12等。
積層構造20包含記憶層(第1磁性層)21、參照層(第2磁性層)22、及設置於記憶層21與參照層22之間之穿隧障壁層(非磁性層)23。於本實施形態中,積層構造20進而包含位移消除層24、中間層25、緩衝層26、覆蓋層27及硬遮罩層28。
記憶層(第1磁性層)21係具有可變之磁化方向之鐵磁性層,含有鐵(Fe)及鈷(Co)之至少一者。記憶層21亦可進而含有硼(B)。於本實施形態中,記憶層21由CoFeB層形成。另,磁化方向可變意為磁化方向相對於特定之寫入電流而變化。針對記憶層21,於後進行詳細說明。
參照層(第2磁性層)22係具有固定之磁化方向之鐵磁性層。參照層22包含穿隧障壁層23側之第1層部分、及位移消除層24側之第2層部分。第1層部分含有鐵(Fe)及鈷(Co)之至少一者。第1層部分亦可進而含有硼(B)。於本實施形態中,第1層部分由CoFeB層形成。第2層部分含有自鈷(Co)、鉑(Pt)、鎳(Ni)及鈀(Pd)選擇之至少一者之元素。於本實施形態中,第2層部分由Co/Pt、Co/Ni或Co/Pd之人工格柵形成。另,磁化方向不變意為磁化方向相對於特定之寫入電流不變。
穿隧障壁層(非磁性層)23係介存於記憶層21與參照層22之間之絕緣層,含有鎂(Mg)及氧(O)。於本實施形態中,穿隧障壁層23由MgO層形成。
位移消除層24係具有固定之磁化方向之鐵磁性層,並具有消除自參照層22施加於記憶層21之磁場之功能。位移消除層24含有自鈷(Co)、鉑(Pt)、鎳(Ni)及鈀(Pd)中選擇之至少一者之元素。於本實施形態中,位移消除層24由Co/Pt、Co/Ni或Co/Pd之人工格柵形成。
具備上述積層構造20之磁阻效應元件係具有垂直磁化之STT(spin transfer torque:自旋轉移力矩)型之磁阻效應元件。即,記憶層21之磁化方向係相對於其主表面垂直之方向,參照層22之磁化方向係相對於其主表面垂直之方向。
又,於上述磁阻效應元件中,於記憶層21之磁化方向相對於參照層22之磁化方向平行之情形時,磁阻效應元件為低電阻狀態,於記憶層21之磁化方向相對於參照層22之磁化方向反平行之情形時,磁阻效應元件為高電阻狀態。因此,可基於記憶層21之電阻狀態(低電阻狀態/高電阻狀態)對磁阻效應元件設定二進制資訊。記憶層21之磁化方向可根據寫入電流相對於磁阻效應元件之方向而設定。
其次,對記憶層(第1磁性層)21進行詳細說明。
記憶層21包含與穿隧障壁層23連接之第1面(於圖1中為下表面)S1、及第1面S1之相反側之第2面(於圖1中為上表面)S2。
圖2係示意性顯示記憶層21之第1面S1、及第2面S2之關係之圖。如圖2所示,第2面S2之直徑D2小於第1面S1之直徑D1且為10 nm以上。又,第2面S2之直徑D2較佳為30 nm以下。
另,理想而言,如圖2所示,記憶層21之第1面S1及第2面S2較佳為完全之圓(正圓),且記憶層21之剖面亦較佳為(平行於第1面S1及第2面S2)完全之圓(正圓)。然而,實際上因製造製程等之原因,較難以第1面S1及第2面S2呈完全之圓之方式形成記憶層21。因此,此處,記憶層21之第1面S1之直徑D1及第2面S2之直徑D2基於求出圓之面積之公式而規定。即,將第1面S1之面積設為A1,將第2面S2之面積設為A2,根據以下之式
A1=π(D1/2)2
A2=π(D2/2)2
規定第1面S1之直徑D1及第2面S2之直徑D2。
又,如圖1所示,記憶層21之高度H(第1面S1至第2面S2之高度)相對於記憶層21之第2面S2之直徑D2之比率(H/D2)為0.9以上。
又,記憶層21之側面包含第1面S1側之第1側面部分SP1、第2面S2側之第2側面部分SP2、及第1側面部分SP1與第2側面部分SP2之間之第3側面部分SP3,第3側面部分SP3之傾斜較第1側面部分SP1之傾斜及第2側面部分SP2之傾斜平緩。即,第1側面部分SP1及第2側面部分SP2具有90度或接近90度之傾斜角,第3側面部分SP3之傾斜角自90度或接近90度之傾斜角向0度或接近0度之傾斜角變化。
另,將與記憶層21之第1側面部分SP1對應之部分稱為第1層部分21a,將與記憶層21之第2側面部分SP2對應之部分稱為第2層部分21b,將與記憶層21之第3側面部分SP3對應之部分稱為第3層部分21c。若如此規定,則記憶層21之第2層部分21b之高度Hb高於記憶層21之第1層部分21a之高度Ha。又,記憶層21之第1層部分21a之高度Ha較佳為3 nm以下,更佳為2 nm以下。
若列舉一例,則記憶層21之第1面S1之直徑D1為20 nm左右,第2面S2之直徑D2為10 nm左右,記憶層21之第1層部分21a之高度Ha為1.5 nm左右,第2層部分21b之高度Hb為15 nm左右。
本實施形態之磁性記憶裝置因具有上述般構成,故可獲得具有高垂直磁性各向異性之磁阻效應元件。以下,追加說明。
於記憶層之磁性各向異性,包含結晶磁性各向異性、形狀磁性各向異性及界面磁性各向異性。為增大基於形狀磁性各向異性之垂直磁性各向異性,較有效為增大記憶層之縱橫比(高度H相對於記憶層之直徑D之比(H/D))。為增大基於界面磁性各向異性之垂直磁性各向異性,較有效為增大記憶層之面積。
然而,若磁阻效應元件之尺寸變小,則記憶層之面積亦變小。此外,根據製造製程等之觀點,難以形成具有較高之縱橫比之記憶層。因此,若磁阻效應元件之尺寸變小,則變得難以獲得具有高垂直磁性各向異性之磁阻效應元件。
圖3係顯示使用CoFeB層作為記憶層時之記憶層之直徑D及厚度t(與高度H對應)與記憶層之室溫之熱穩定性Δ之關係之圖。
為獲得具有高垂直磁性各方異性之記憶層,重要的是提高記憶層之熱穩定性Δ。一般而言,要求記憶層之室溫之熱穩定性Δ為80以上。
於圖3中,區域R1為形狀磁性各向異性支配性區域,區域R2為界面磁性各向異性支配性區域,區域R3為In-plane磁化(水平方向(面方向)磁化)成為優勢之區域。
如圖3所示,若記憶層之直徑D變小,則於界面磁性各向異性支配性區域R2中,難以獲得具有80左右以上之高熱穩定性Δ之記憶層。於形狀磁性各向異性支配性區域R1中,藉由增大縱橫比(H/D),可獲得具有80左右以上之高熱穩定性Δ之記憶層。然而,於區域R1中,若記憶層之直徑D小於10 nm左右,則若非具有極高縱橫比(H/D)之記憶層,則難以獲得具有80左右以上之高熱穩定性Δ之記憶層。形成直徑D小於10 nm左右且具有高縱橫比(H/D)之記憶層非常困難。
又,如圖3所示,於記憶層之直徑D為10 nm左右以上之區域,Δ=80之直線之斜率(直線L之斜率)為大致特定。直線L之斜率與縱橫比(H/D)對應,為0.9左右。因此,於記憶層之直徑D為10 nm左右以上之區域,藉由將縱橫比(H/D)設為0.9以上,可獲得具有80左右以上之高熱穩定性Δ之記憶層。
上述議論認為除對記憶層之材料使用CoFeB之情形外,於使用其他鐵磁性材料之情形時,尤其記憶層含有Fe及Co之至少一者之情形時,亦大致成立。
於本實施形態中,記憶層21之第2面S2之直徑D2為10 nm左右以上,且記憶層21之高度H相對於記憶層21之第2面S2之直徑D2之比率(H/D2)為0.9以上,因而可獲得具有80左右以上之高熱穩定性Δ之記憶層21。進而,於本實施形態中,因記憶層21之第1面S1之直徑D1大於第2面S2之直徑D2(記憶層21之第2面S2之直徑D2小於第1面S1之直徑D1),故可增大記憶層21之第1面S1與穿隧障壁層23之界面之垂直磁性各向異性(基於界面磁性各向異性之垂直磁性各向異性)。
因此,根據本實施形態,可獲得具有高垂直磁性各向異性之磁阻效應元件,並可獲得具有高熱穩定性Δ之磁阻效應元件。
又,於本實施形態中,因記憶層21之第2層部分21b之高度高於第1層部分21a之高度(記憶層21之第1層部分21a之高度低於第2層部分21b之高度),故可獲得能夠有效實現上述特性之磁阻效應元件。
其次,參照圖4~圖7及圖1,說明本實施形態之磁性記憶裝置之製造方法。
首先,如圖4所示,於下部構造10上形成磁阻效應元件用之積層膜。即,於下部構造10上,依序形成緩衝層26、位移消除層24、中間層25、參照層22、穿隧障壁層23、記憶層21、覆蓋層27及硬遮罩層28。接著,將硬遮罩層28圖案化而形成硬遮罩圖案。
其次,如圖5所示,將圖案化之硬遮罩層28用作掩模,蝕刻覆蓋層27及記憶層21。具體而言,藉由IBE(ion beam etching:離子束蝕刻)或RIE(reactive ion etching:反應性離子蝕刻)而蝕刻覆蓋層27及記憶層21。於該蝕刻步驟中,保留記憶層21之下層部分。其結果,可獲得與圖1之第1層部分21a、第2層部分21b及第3層部分21c對應之構成。又,於該蝕刻時,第3層部分21c之側面平緩地傾斜。
其次,如圖6所示,於記憶層21之側面形成側壁遮罩層29。具體而言,以覆蓋圖5所示之構造之方式,於整面形成側壁遮罩層29用之絕緣層。進而,藉由利用各向異性蝕刻而蝕刻該絕緣層,形成側壁遮罩層29。
其次,如圖7所示,使用側壁遮罩層29作為掩模,蝕刻記憶層21、穿隧障壁層23、參照層22、中間層25、位移消除層24及緩衝層26。
進而,可藉由去除側壁遮罩層29,形成圖1所示之構成。
圖8係示意性顯示本實施形態之磁性記憶裝置之記憶層21之第1變更例之構成之剖視圖。本變更例係顯示具有理想形狀之記憶層21者。即,於本變更例中,無實質性之上述實施形態所示之第3層部分21c,第1層部分21a之上表面與第2側面部分SP2呈垂直。於此種構成時,若記憶層21之基本構成具有與上述實施形態同樣之構成,則可獲得與上述實施形態同樣之效果。
圖9係示意性顯示本實施形態之磁性記憶裝置之記憶層21之第2變更例之構成之剖視圖。於上述實施形態中,第2側面部分SP2垂直,但本變更例中第2側面部分SP2傾斜。於該構成時,若記憶層21之基本之構成具有與上述實施形態同樣之構成,則可獲得與上述實施形態同樣之效果。
圖10係示意性顯示本實施形態之磁性記憶裝置之記憶層21之第3變更例之構成之剖視圖。於本變更例中,記憶層21之側面整體傾斜。於此種構成時,若記憶層21之基本構成具有與上述實施形態同樣之構成,則可獲得與上述實施形態同樣之效果。
其次,對本實施形態之磁性記憶裝置之變更例進行說明。
圖11係示意性顯示本實施形態之變更例之磁性記憶裝置之構成之剖視圖。
於上述實施形態中,為自下層側按照參照層22、穿隧障壁層23及記憶層21之順序積層之頂部自由型之磁阻效應元件,於本變更例中,為自下層側按照記憶層21、穿隧障壁層23及參照層22之順序積層之底部自由型之磁阻效應元件。
於本變更例中,與上述實施形態同樣,記憶層21包含與穿隧障壁層23連接之第1面S1、及第1面S1之相反側之第2面S2。其中,於本變更例中,與上述實施形態相反,記憶層21之上表面與第1面S1對應,記憶層21之下表面與第2面S2對應。
於本變更例中,記憶層21之第1面S1與第2面S2之關係與上述實施形態同樣。即,第2面S2之直徑D2小於第1面S1且為10 nm以上,記憶層21之高度H相對於記憶層21之第2面S2之直徑D2(H/D2)之比率為0.9以上。又,第2面S2之直徑D2較佳為30 nm以下。
其次,參照圖11及圖12,說明本變更例之磁性記憶裝置之製造方法。
首先,如圖12所示,於下部構造10上形成層間絕緣膜13。接著,於層間絕緣膜13形成孔,於孔內形成緩衝層26及記憶層21之第2層部分21b。
其次,如圖11所示,於圖12所形成之構造之整面上,形成記憶層21之第2層部分21a、穿隧障壁層23、參照層22、中間層25、位移消除層24、覆蓋層27及硬遮罩層28之積層膜。接著,將硬遮罩層28圖案化並形成硬遮罩圖案。進而,將圖案化之硬遮罩層28用作掩模,蝕刻上述積層膜,藉此獲得圖11所示之構造。
如此,於記憶層21位於較參照層22更下層側之底部自由型之磁阻效應元件之情形時,亦與上述實施形態同樣,可獲得具有高垂直磁性各向異性之磁阻效應元件。
雖已說明本發明之數個實施形態,但該等實施形態係作為例而提示者,並未意欲限定發明之範圍。該等新穎之實施形態係可以其他多種形態實施,於未脫離發明之主旨之範圍內,可進行多種省略、置換、變更。該等實施形態或其變化係包含於發明之範圍或主旨,且包含於專利申請範圍所記述之發明及其均等之範圍內。
[相關申請案]
本申請案係享受以日本專利申請案第2019-49889號(申請日:2019年3月18日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
10:下部構造
11:下部電極
12:層間絕緣膜
13:層間絕緣膜
20:積層構造
21:記憶層(第1磁性層)
21a:第1層部分
21b:第2層部分
21c:第3層部分
22:參照層(第2磁性層)
23:穿隧障壁層(非磁性層)
24:位移消除層
25:中間層
26:緩衝層
27:覆蓋層
28:硬遮罩層
29:側壁遮罩層
D:直徑
D1:直徑
D2:直徑
H:高度
Ha:高度
Hb:高度
L:直線
R1:區域
R2:區域
R3:區域
SP1:第1側面部分
SP2:第2側面部分
SP3:第3側面部分
S1:第1面
S2:第2面
t:厚度
Δ:熱穩定性
圖1係示意性顯示實施形態之磁性記憶裝置之構成之剖視圖。
圖2係示意性顯示實施形態之磁性記憶裝置之記憶層之第1面與第2面之關係之圖。
圖3係顯示使用CoFeB層作為記憶層時之記憶層之直徑D及厚度t(與高度H對應)與記憶層之室溫之熱穩定性Δ之關係之圖。
圖4係示意性顯示實施形態之磁性記憶裝置之製造方法之一部分之剖視圖。
圖5係示意性顯示實施形態之磁性記憶裝置之製造方法之一部分之剖視圖。
圖6係示意性顯示實施形態之磁性記憶裝置之製造方法之一部分之剖視圖。
圖7係示意性顯示實施形態之磁性記憶裝置之製造方法之一部分之剖視圖。
圖8係示意性顯示實施形態之磁性記憶裝置之記憶層之第1變更例之構成之剖視圖。
圖9係示意性顯示實施形態之磁性記憶裝置之記憶層之第2變更例之構成之剖視圖。
圖10係示意性顯示實施形態之磁性記憶裝置之記憶層之第3變更例之構成之剖視圖。
圖11係示意性顯示實施形態之變更例之磁性記憶裝置之構成之剖視圖。
圖12係示意性顯示實施形態之變更例之磁性記憶裝置之製造方法之一部分之剖視圖。
10:下部構造
11:下部電極
12:層間絕緣膜
20:積層構造
21:記憶層(第1磁性層)
21a:第1層部分
21b:第2層部分
21c:第3層部分
22:參照層(第2磁性層)
23:穿隧障壁層(非磁性層)
24:位移消除層
25:中間層
26:緩衝層
27:覆蓋層
28:硬遮罩層
D1:直徑
D2:直徑
H:高度
Ha:高度
Hb:高度
SP1:第1側面部分
SP2:第2側面部分
SP3:第3側面部分
S1:第1面
S2:第2面
Claims (10)
- 一種磁性記憶裝置,其具備: 積層構造,其包含: 第1磁性層,其具有可變之磁化方向; 第2磁性層,其具有固定之磁化方向;及 非磁性層,其設置於上述第1磁性層與上述第2磁性層之間;且 上述第1磁性層包含與上述非磁性層連接之第1面、及上述第1面之相反側之第2面; 上述第1磁性層之第2面之直徑小於上述第1磁性層之第1面之直徑且為10 nm以上; 上述第1磁性層之高度相對於上述第1磁性層之第2面之直徑之比率為0.9以上。
- 如請求項1之磁性記憶裝置,其中上述第1磁性層之第2面之直徑為30 nm以下。
- 如請求項1之磁性記憶裝置,其中上述第1磁性層之側面包含上述第1面側之第1側面部分、上述第2面側之第2側面部分、及上述第1側面部分與上述第2側面部分之間之第3側面部分; 上述第3側面部分之傾斜較上述第1側面部分之傾斜及上述第2側面部分之傾斜更為平緩。
- 如請求項3之磁性記憶裝置,其中上述第1磁性層之上述第2側面部分所對應之部分之高度較上述第1磁性層之上述第1側面部分所對應之部分之高度更高。
- 一種磁性記憶裝置,其具備: 積層構造,其包含: 第1磁性層,其具有可變之磁化方向; 第2磁性層,其具有固定之磁化方向;及 非磁性層,其設置於上述第1磁性層與上述第2磁性層之間;且 上述第1磁性層包含與上述非磁性層連接之第1面、及上述第1面之相反側之第2面; 上述第1磁性層之側面包含上述第1面側之第1側面部分、上述第2面側之第2側面部分、及上述第1側面部分與上述第2側面部分之間之第3側面部分; 上述第3側面部分之傾斜較上述第1側面部分之傾斜及上述第2側面部分之傾斜更為平緩。
- 如請求項5之磁性記憶裝置,其中上述第1磁性層之上述第2側面部分所對應之部分之高度較上述第1磁性層之上述第1側面部分所對應之部分之高度更高。
- 如請求項5之磁性記憶裝置,其中上述第1磁性層之上述第1側面部分所對應之部分之高度為3 nm以下。
- 如請求項1或5之磁性記憶裝置,其中上述第1磁性層含有鐵(Fe)及鈷(Co)之至少一者。
- 如請求項8之磁性記憶裝置,其中上述第1磁性層進而含有硼(B)。
- 如請求項1或5之磁性記憶裝置,其中上述積層構造自下層側起按照上述第2磁性層、上述非磁性層及上述第1磁性層之順序積層。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019049889A JP2020155460A (ja) | 2019-03-18 | 2019-03-18 | 磁気記憶装置 |
JP2019-049889 | 2019-03-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202036555A TW202036555A (zh) | 2020-10-01 |
TWI731371B true TWI731371B (zh) | 2021-06-21 |
Family
ID=72514778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108124420A TWI731371B (zh) | 2019-03-18 | 2019-07-11 | 磁性記憶裝置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10964884B2 (zh) |
JP (1) | JP2020155460A (zh) |
CN (1) | CN111725387A (zh) |
TW (1) | TWI731371B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020035976A (ja) | 2018-08-31 | 2020-03-05 | キオクシア株式会社 | 磁気記憶装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8531875B2 (en) * | 2009-09-24 | 2013-09-10 | Kabushiki Kaisha Toshiba | Magnetic memory |
US9461240B2 (en) * | 2015-02-26 | 2016-10-04 | Kabushiki Kaisha Toshiba | Magnetoresistive memory device |
US20170263858A1 (en) * | 2016-03-11 | 2017-09-14 | Kabushiki Kaisha Toshiba | Magnetic memory device and manufacturing method of magnetic memory device |
TWI621120B (zh) * | 2013-10-22 | 2018-04-11 | Univ Tohoku | Magnetoresistance effect element and magnetic memory |
US20180269387A1 (en) * | 2017-03-17 | 2018-09-20 | Headway Technologies, Inc. | MgO Insertion into Free Layer for Magnetic Memory Applications |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5214691B2 (zh) | 1971-12-14 | 1977-04-23 | ||
JPS53133662A (en) | 1977-04-27 | 1978-11-21 | Oguraya Konbu Shiyokuhin Kk | Production of dainty kombu with coating |
JP4384183B2 (ja) | 2007-01-26 | 2009-12-16 | 株式会社東芝 | 磁気抵抗素子および磁気メモリ |
JP5214691B2 (ja) | 2010-09-17 | 2013-06-19 | 株式会社東芝 | 磁気メモリ及びその製造方法 |
US20160072045A1 (en) * | 2014-09-08 | 2016-03-10 | Hiroyuki Kanaya | Magnetic memory and method for manufacturing the same |
JP2016174103A (ja) * | 2015-03-17 | 2016-09-29 | 株式会社東芝 | 磁気記憶素子及び磁気メモリ |
US9564577B1 (en) * | 2015-11-16 | 2017-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device and fabrication method |
TWI688131B (zh) | 2016-09-14 | 2020-03-11 | 日商東芝記憶體股份有限公司 | 半導體裝置 |
JP2018152432A (ja) * | 2017-03-10 | 2018-09-27 | 東芝メモリ株式会社 | 磁気記憶装置 |
US10388855B2 (en) * | 2017-03-17 | 2019-08-20 | Toshiba Memory Corporation | Magnetic memory device |
-
2019
- 2019-03-18 JP JP2019049889A patent/JP2020155460A/ja active Pending
- 2019-07-03 CN CN201910592931.8A patent/CN111725387A/zh active Pending
- 2019-07-11 TW TW108124420A patent/TWI731371B/zh active
- 2019-09-10 US US16/566,557 patent/US10964884B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8531875B2 (en) * | 2009-09-24 | 2013-09-10 | Kabushiki Kaisha Toshiba | Magnetic memory |
TWI621120B (zh) * | 2013-10-22 | 2018-04-11 | Univ Tohoku | Magnetoresistance effect element and magnetic memory |
US9461240B2 (en) * | 2015-02-26 | 2016-10-04 | Kabushiki Kaisha Toshiba | Magnetoresistive memory device |
US20170263858A1 (en) * | 2016-03-11 | 2017-09-14 | Kabushiki Kaisha Toshiba | Magnetic memory device and manufacturing method of magnetic memory device |
US20180269387A1 (en) * | 2017-03-17 | 2018-09-20 | Headway Technologies, Inc. | MgO Insertion into Free Layer for Magnetic Memory Applications |
Non-Patent Citations (1)
Title |
---|
U * |
Also Published As
Publication number | Publication date |
---|---|
US10964884B2 (en) | 2021-03-30 |
CN111725387A (zh) | 2020-09-29 |
JP2020155460A (ja) | 2020-09-24 |
US20200303626A1 (en) | 2020-09-24 |
TW202036555A (zh) | 2020-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10658577B2 (en) | Maintaining coercive field after high temperature anneal for magnetic device applications with perpendicular magnetic anisotropy | |
JP5451977B2 (ja) | 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ | |
JP5618474B2 (ja) | ボトムスピンバルブ型磁気トンネル接合素子、mram、stt−ram、mramの製造方法、stt−ramの製造方法 | |
JP5104090B2 (ja) | 記憶素子及びメモリ | |
US10622552B2 (en) | Magnetoresistive stacks and methods therefor | |
JP5535161B2 (ja) | 磁気抵抗効果素子およびその製造方法 | |
JP2006005356A (ja) | 磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド | |
JP2006041537A (ja) | 磁気トンネル接合、磁気ランダムアクセスメモリ、渦磁化状態の形成方法および渦磁化状態の切り換え方法 | |
JP6985220B2 (ja) | 磁気トンネル接合素子、それを用いた磁気メモリおよび磁気トンネル接合素子の製造方法 | |
JP2008507854A (ja) | 磁気トンネル接合素子構造と磁気トンネル接合素子構造の製造方法 | |
JP2008235528A (ja) | 磁気抵抗効果素子、磁性積層構造体、及び磁性積層構造体の製造方法 | |
JP2007048790A (ja) | 記憶素子及びメモリ | |
JP2007305882A (ja) | 記憶素子及びメモリ | |
JP2004253807A (ja) | Mtj素子、mtj素子アレイ、ならびにmtj素子の製造方法 | |
TW201435867A (zh) | 磁性電子裝置及其製造方法 | |
JP2005515625A (ja) | 低減された粗さを有する抵抗性メモリ素子 | |
JP2008153527A (ja) | 記憶素子及びメモリ | |
JP2006295000A (ja) | 記憶素子及びメモリ | |
TWI731371B (zh) | 磁性記憶裝置 | |
JP5034317B2 (ja) | 記憶素子及びメモリ | |
JP4843194B2 (ja) | マグネチックラムのmtjセル形成方法 | |
US10867651B2 (en) | Initialization process for magnetic random access memory (MRAM) production | |
JP2006049436A (ja) | 記憶素子及びメモリ | |
JP2010177256A (ja) | 磁気メモリ装置 | |
TW201611362A (zh) | 磁性記憶體元件及磁性記憶體 |